JPH09237182A - Communication equipment - Google Patents

Communication equipment

Info

Publication number
JPH09237182A
JPH09237182A JP8283212A JP28321296A JPH09237182A JP H09237182 A JPH09237182 A JP H09237182A JP 8283212 A JP8283212 A JP 8283212A JP 28321296 A JP28321296 A JP 28321296A JP H09237182 A JPH09237182 A JP H09237182A
Authority
JP
Japan
Prior art keywords
system program
ram
address space
updating
volatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8283212A
Other languages
Japanese (ja)
Inventor
Hirosuke Gotou
寛介 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP8283212A priority Critical patent/JPH09237182A/en
Publication of JPH09237182A publication Critical patent/JPH09237182A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To enable executing restoration even when abnormality such as power source disconnection, etc., occurs in the midst of the updating of a system program and also to facilitate addressing at the time of updating in a communication equipment having a function for updating the old system program into a received new system program. SOLUTION: A communication equipment is provided with a non-volatile memory 3 storing the system programs and RAM 2a with a back-up function whereby the old system program is temporarily stored at the time of updating and also a power source is supplied by a battery at the time of power source disconnection and constituted so as to store the new system program received based on the old system program which is stored in RAM 2a with the back-up function in the non-volatile memory 3. An address space control part 4 which mutually exchanges the address space of the non-volatile memory 3 and the address space of RAM 2a with the back-up function at the time of updating is also provided.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明はファクシミリ装置、
通信手段を備えたパーソナルコンピュータ、複合装置な
どの通信装置に係り、特にシステムプログラムを受信し
た新たなシステムプログラムに更新する機能を備えた通
信装置において、更新処理途中に電源断等の異常が発生
した場合であっても、旧プログラムが失われることがな
いようにした通信装置に関する。
The present invention relates to a facsimile machine,
Regarding a communication device such as a personal computer or a multi-function device having a communication means, particularly in a communication device having a function of updating a system program received to a new system program, an abnormality such as power interruption occurs during the updating process. Even if it is, it relates to a communication device that prevents an old program from being lost.

【0002】[0002]

【従来の技術】互いに多数の端末装置間にて通信を行う
際に、通信装置相互間のプログラムの互換性がしばしば
問題になる。特に、多数の端末装置が互換性のあるプロ
グラムによって通信可能な状態にセットされたシステム
において、プログラムを更新する場合は、すべての端末
装置を一挙に更新し得ることが望ましい。そのため、従
来から通信装置のプログラム更新に際しては、新プログ
ラムをネットワークを介してそれぞれの更新先の端末装
置に配布し、自動的に更新する手段が採用されるように
なった。ところで、プログラムの種類は、ハードウェア
などが関係する制御・管理などを行うシステムプログラ
ムと、上記システムプログラムの上で動作するアプリケ
ーションプログラムに大別することができる。例えば、
受信したプログラム(システムプログラムやアプリケー
ションプログラム)を所定のメモリに書き込む(記憶さ
せる)ような処理はシステムプログラムに基づいて行
う。システムプログラムを更新する場合においても、受
信した新システムプログラムをRAMに書き込む処理は
旧システムプログラムで行う必要があり、すべてのプロ
グラムを正常にRAMに書き込んだ後に、新プログラム
による処理に移行することになる。従って、プログラム
の更新に際しては、先ず、受信した新システムプログラ
ムをRAMに書き込み、例えば不揮発性メモリ内などに
記憶されている旧システムプログラムをこの旧システム
プログラムに従って一旦RAMにコピーすると共に、該
RAMにコピーした旧システムプログラムの所要アドレ
スにジャンプし、以下、ジャンプ先の旧システムプログ
ラムに従って、上記RAM内に記憶した新システムプロ
グラムを旧システムプログラムが記憶されていた上記不
揮発性メモリ内に書き込む。
2. Description of the Related Art When communicating between a large number of terminal devices, the compatibility of programs between communication devices often becomes a problem. In particular, in a system in which a large number of terminal devices are set to be communicable by compatible programs, it is desirable to be able to update all the terminal devices at once when updating the programs. For this reason, conventionally, when updating a program of a communication device, a means has been adopted in which a new program is distributed to each update destination terminal device via a network and automatically updated. By the way, the types of programs can be roughly classified into system programs that perform control and management related to hardware and the like, and application programs that operate on the system programs. For example,
Processing such as writing (storing) the received program (system program or application program) in a predetermined memory is performed based on the system program. Even when updating the system program, the process of writing the received new system program in the RAM must be performed by the old system program. After all the programs are normally written in the RAM, the process shifts to the process of the new program. Become. Therefore, when updating the program, first, the received new system program is written in the RAM, and the old system program stored in, for example, a non-volatile memory is once copied to the RAM according to the old system program and is also stored in the RAM. After jumping to the required address of the copied old system program, the new system program stored in the RAM is written in the nonvolatile memory in which the old system program was stored, in accordance with the jumped old system program.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上記し
たような従来の手法では、不揮発性メモリに新システム
プログラムを書き込み途中で電源断などが発生すると、
RAM内の旧システムプログラムが失われ、しかも上記
不揮発性メモリ内のシステムプログラムも一部が移転し
ていることから不完全なものとなり、電源が回復して
も、新旧いづれのプログラムにも復旧が不可能になる。
また、不揮発性メモリへの新システムプログラムの書き
込みが終了している場合であっても、チェックが不完全
で新システムプログラムの書き込みミスが訂正されてい
ない場合は、同様に復旧が不可能になる。また、旧シス
テムプログラムをコピー後、新システムプログラムを不
揮発性メモリに書き込み、その書き込みチェックが終了
するまで旧システムプログラムが新アドレス空間で動作
するので、その間のサブルーチンの使用や割込み処理な
どの際のアドレス変換が複雑になるというアドレッシン
グ上の問題があった。
However, in the conventional method as described above, if a power failure occurs during writing the new system program in the non-volatile memory,
The old system program in RAM is lost, and the system program in the non-volatile memory is partially transferred, so it becomes incomplete, and even when the power is restored, both the old and new programs can be restored. It will be impossible.
Even if the writing of the new system program to the non-volatile memory is completed, if the check is incomplete and the writing mistake of the new system program has not been corrected, the recovery is also impossible. . In addition, after copying the old system program, the new system program is written to the non-volatile memory, and the old system program operates in the new address space until the write check is completed. There was an addressing problem that address translation became complicated.

【0004】本発明は上記のような従来の通信装置にお
けるプログラム更新の際の諸問題を解決するためになさ
れたものであって、システムプログラムの更新時に電源
断などの異常が発生しても復旧が可能な通信装置を提供
すること、および更新時のアドレッシングを容易にし、
且つ、高信頼性で実現できる通信装置を提供することを
目的としている。
The present invention has been made in order to solve various problems at the time of updating a program in the conventional communication apparatus as described above, and recovers even if an abnormality such as a power failure occurs at the time of updating the system program. Providing a communication device capable of performing, and facilitating addressing at the time of updating,
Moreover, it is an object of the present invention to provide a communication device that can be realized with high reliability.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するため
に、請求項1記載の通信装置では、旧システムプログラ
ムを受信した新システムプログラムに更新する機能を持
った通信装置において、システムプログラムを記憶して
おく不揮発性メモリと、更新時に一時的に旧システムプ
ログラムを記憶し、且つ、電源断時にバッテリにより電
源供給が可能なバックアップ機能付きRAMとを備え、
上記バックアップ付きRAM内に記憶した旧システムプ
ログラムに基づいて受信した新システムプログラムを上
記不揮発メモリに記憶するように構成にしたことを特徴
とする。請求項2記載の通信装置では、上記請求項1の
通信装置において、更新時に上記不揮発性メモリのアド
レス空間とバックアップ付きRAMのアドレス空間とを
互いに交換するアドレス空間制御部を備えたことを特徴
とする。請求項3記載の通信装置では、上記請求項1の
通信装置において、上記バックアップ機能付きRAMは
少なくとも新システムプログラムを記憶させる第1の領
域と、旧システムプログラムを記憶させる第2の領域と
を有し、且つ、更新時に不揮発性メモリのアドレス空間
と上記バックアップ機能付きRAMの第2の領域のアド
レス空間とを互いに交換するアドレス空間制御部を備え
たことを特徴とする。請求項4記載の通信装置では、上
記請求項1の通信装置において、上記バックアップ機能
付きRAMは少なくとも新システムプログラムを記憶さ
せる第1の領域と旧システムプログラムの一部、すなわ
ち旧システムプログラムのうち更新中に使用されるプロ
グラムのみを記憶する第2の領域とを有し、且つ、更新
時に上記バックアップ付きRAMの第2の領域のアドレ
ス空間を不揮発性メモリの所定のアドレス空間に移転す
ると共に上記不揮発性メモリのアドレス空間を任意の未
使用アドレス空間に移転するアドレス空間制御部を備え
たことを特徴とする。
In order to achieve the above object, the communication device according to claim 1 stores a system program in a communication device having a function of updating an old system program to a new system program received. A non-volatile memory and a RAM with a backup function that temporarily stores the old system program when updating and that can be powered by a battery when the power is cut off,
The new system program received based on the old system program stored in the backup RAM is stored in the non-volatile memory. The communication apparatus according to claim 2 is characterized in that, in the communication apparatus according to claim 1, an address space control unit is provided for exchanging the address space of the non-volatile memory and the address space of the RAM with backup when updating. To do. In the communication device according to claim 3, in the communication device according to claim 1, the RAM with backup function has at least a first area for storing a new system program and a second area for storing an old system program. In addition, an address space control unit for exchanging the address space of the non-volatile memory and the address space of the second area of the RAM with backup function with each other at the time of updating is provided. The communication device according to claim 4, wherein in the communication device according to claim 1, the RAM with backup function is at least a first area for storing a new system program and a part of the old system program, that is, an update of the old system program. A second area for storing only a program used therein, and when updating, the address space of the second area of the RAM with backup is transferred to a predetermined address space of the non-volatile memory and the non-volatile Address memory control unit for transferring the address space of the local memory to an arbitrary unused address space.

【0006】[0006]

【作用】本発明は上記のように構成したので、請求項1
記載の通信装置では、システムプログラムの更新時に電
源が切断されても旧システムプログラムは破壊されな
い。また、請求項2乃至4記載の通信装置では、システ
ムプログラム更新中も、システムプログラムのフェッチ
(取り込み)はそれまで通りのアドレス空間から行われ
る。
Since the present invention is constructed as described above, it is preferable that the invention is as follows.
In the communication device described, the old system program is not destroyed even if the power is turned off when the system program is updated. Further, in the communication device according to any one of claims 2 to 4, even during updating of the system program, the fetching of the system program is performed from the address space as it is.

【0007】[0007]

【発明の実施の形態】以下、図面に示した実施例に基づ
いて本発明を詳細に説明する。図1(a)は本発明に係
る通信装置の実施の形態の一例を示すブロック構成図で
あり、この例ではファクシミリ通信機能を備えた通信装
置が例示されている。図示するようにこの通信装置は、
システムプログラムを記憶している例えばフラッシュメ
モリのような不揮発性メモリ3と、上記システムプログ
ラムに従って装置全体を管理、制御するCPU5と、操
作者が通信装置に指示を与えるためのキーボードやファ
クシミリ装置から操作者にメッセージ等を与えるための
表示手段などから成る操作表示部6と、スキャナ7から
読み取った画情報及びそれを符号化復号化部(DCR)
10によって圧縮した画情報データや、受信した圧縮画情
報データ及びそれをDCR10によって伸長した画情報な
どを一時的に格納しておく第1のRAM1と、DCR10
によって伸長された受信画情報を上記第1のRAM1を
介して出力するプロッタ8と、モデムおよび網制御装置
(NCU)を含み公衆電話網を介してファクシミリ送受
信などを行う通信部9などを備えている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail based on embodiments shown in the drawings. FIG. 1A is a block configuration diagram showing an example of an embodiment of a communication device according to the present invention. In this example, a communication device having a facsimile communication function is illustrated. As shown, this communication device
A non-volatile memory 3 such as a flash memory that stores a system program, a CPU 5 that manages and controls the entire apparatus according to the system program, and a keyboard or a facsimile machine for an operator to give instructions to the communication apparatus. An operation display unit 6 including display means for giving a message or the like to a person, image information read by the scanner 7, and an encoding / decoding unit (DCR) for the image information.
The first RAM 1 for temporarily storing the image information data compressed by 10, the received compressed image information data and the image information expanded by the DCR 10, and the DCR 10
A plotter 8 for outputting the received image information decompressed by the first RAM 1 through the first RAM 1 and a communication unit 9 including a modem and a network control unit (NCU) for performing facsimile transmission / reception through a public telephone network are provided. There is.

【0008】この構成においてファクシミリを送信する
場合の制御例を説明すれば、まずCPU5の制御に従っ
てスキャナ7により画情報を第1のRAM1に読み込
む。その画情報はDCR10によって圧縮され再び第1の
RAM1に格納される。また、操作表示部6により指定
された宛先などの発呼時指定情報がCPU5によって取
得され、この宛先情報を受け取った通信部9は指定され
た宛先との間に呼を設定する。続いて、通信部9により
フェーズB伝送手順が実行された後、フェーズCに移行
し、第1のRAM1内に記憶された上記画情報データが
通信部9内のモデムによって変調され、NCUを介して
送出される。受信時は、NCUにより呼が設定された
後、フェーズBにおいてモデムを介して所定の交信が行
われ、フェーズCに移行し圧縮された画情報データを受
信する。その画情報データは通信部9を介して第1のR
AM1に格納され、更にDCR10により伸長された後、
第1のRAM1を介してプロッタ8に出力される。
A control example for transmitting a facsimile in this configuration will be described. First, the image information is read into the first RAM 1 by the scanner 7 under the control of the CPU 5. The image information is compressed by the DCR 10 and stored again in the first RAM 1. Further, the call designation information such as the destination designated by the operation display unit 6 is acquired by the CPU 5, and the communication unit 9 having received this destination information sets a call with the designated destination. Subsequently, after the communication unit 9 executes the phase B transmission procedure, the process shifts to the phase C, and the image information data stored in the first RAM 1 is modulated by the modem in the communication unit 9 and passed through the NCU. Sent out. At the time of reception, after a call is set up by the NCU, predetermined communication is performed via the modem in phase B, the phase shifts to phase C, and compressed image information data is received. The image information data is transferred to the first R via the communication unit 9.
After being stored in AM1 and further expanded by DCR10,
It is output to the plotter 8 via the first RAM 1.

【0009】なお、通信部9はデータモデムおよびデー
タ通信用NCUを含み、公衆回線を介して他の通信装置
との間でデータ通信を行うこともできる。
The communication unit 9 includes a data modem and a NCU for data communication, and can perform data communication with other communication devices via a public line.

【0010】また、この実施の形態に示す通信装置は、
システムプログラムなどの更新時に一時的に不揮発性メ
モリ3内のシステムプログラムなどを記憶するための揮
発性メモリを用いたRAM(以下第2のRAMと称す)
2aを備えている。この第2のRAM2aにはバックア
ップ電源12が接続されており、図示しない手段により
システムの電源断が検出されると、そのバックアップ電
源12から自動的に電源が供給されるようになってい
る。したがって、この第2のRAM2a自体は揮発性メ
モリであるが、システム電源が断状態になってもこれに
記憶されているデータが失われることがない。また、こ
の実施の形態に示す通信装置はアドレス空間制御部4を
備えている。このアドレス空間制御部4は、図1
(b)、(c)にも示すように、チップセレクト信号線
(CS)を介して第2のRAM2a及び不揮発性メモリ
3と接続されたアドレスデーコーダ4aとメモリ管理ブ
ロック11とを含んでおり、メモリ管理ブロック11内のフ
ラグの状態に基づいてアドレスデーコーダ4aがチップ
セレクト信号線を切り換えることにより、システムプロ
グラムなどの更新時に不揮発性メモリ3のアドレス空間
と第2のRAM2aのアドレス空間とを互いに交換す
る。
Further, the communication device shown in this embodiment is
A RAM using a volatile memory for temporarily storing the system program or the like in the nonvolatile memory 3 when the system program or the like is updated (hereinafter referred to as a second RAM)
2a. A backup power supply 12 is connected to the second RAM 2a, and when a power failure of the system is detected by means (not shown), the backup power supply 12 automatically supplies power. Therefore, although the second RAM 2a itself is a volatile memory, the data stored therein is not lost even when the system power is turned off. The communication device shown in this embodiment includes an address space control unit 4. This address space control unit 4 is shown in FIG.
As shown in (b) and (c), it includes an address decoder 4a and a memory management block 11 connected to the second RAM 2a and the non-volatile memory 3 via the chip select signal line (CS). The address decoder 4a switches the chip select signal line based on the state of the flag in the memory management block 11 so that the address space of the non-volatile memory 3 and the address space of the second RAM 2a are updated when the system program or the like is updated. Exchange each other.

【0011】図1(b)、(c)は、アドレス空間制御
部4の動作の詳細を示している。図示するように、この
アドレス空間制御部4は、2つの状態にて動作すること
ができる。即ちこの場合、第1の状態においては、図1
(b)に示すように、第2のRAM2aは100000h 〜17
FFFFh のアドレス空間に割り付けられ、不揮発性メモリ
3はF80000h 〜FFFFFFh のアドレス空間に割り付けられ
る。第2の状態においては、アドレスデーコーダ4aが
上記2つのアドレス空間を互いに置き換えることによ
り、図1(c)に示すように、第2のRAM2aはF800
00h 〜FFFFFFh のアドレス空間に割り付けられ、不揮発
性メモリ3は100000h 〜17FFFFh のアドレス空間に割り
付けられる。このようにして、アドレスデーコーダ4a
は、不揮発性メモリ3のアドレス空間と第2のRAM2
aのアドレス空間とを実質的に交換することができる。
1B and 1C show details of the operation of the address space control unit 4. As shown, this address space control unit 4 can operate in two states. That is, in this case, in the first state, as shown in FIG.
As shown in (b), the second RAM 2a has 100000h to 17
It is allocated to the address space of FFFFh, and the nonvolatile memory 3 is allocated to the address space of F80000h to FFFFFFh. In the second state, the address decoder 4a replaces the above two address spaces with each other, so that the second RAM 2a is F800 as shown in FIG. 1C.
The address space is allocated from 00h to FFFFFFh, and the nonvolatile memory 3 is allocated to the address space from 100000h to 17FFFFh. In this way, the address decoder 4a
Is the address space of the non-volatile memory 3 and the second RAM 2
The address space of a can be substantially exchanged.

【0012】図2は上記図1に示した実施の形態の動作
を説明するための動作フロー図である。以下、図1、図
2及び図3に示すメモリ領域構成に基づいて第1の実施
の形態の動作を説明する。まず、データ通信用NCUお
よびデータモデム等を介して通信部9が他の通信装置
(サービスセンターなどの通信装置)からデ−タを受信
し、受信情報中にシステムプログラム更新を要求する情
報を含んでいることを認知すると、通信部9はその旨を
CPU5に通知し、その通知を受けたCPU5は更新プ
ログラムを起動させる(S1)。そのとき、各メモリの
アドレス空間は例えば後述するが図3(a)に示すよう
に割り付けられており、上記更新プログラムは不揮発性
メモリ(例えばフラッシュメモリ)3内のシステムプロ
グラムに含まれているものとする。図3に示す例では、
左側の数字は16進数で示したアドレスであり、RAM
1,RAM2, Flashメモリと記載したアドレス空
間は、それぞれ第1のRAM1, 第2のRAM2a, 不
揮発性メモリ3夫々に割り付けられた領域(アドレス空
間)である。なお、図3に示すように、この実施の形態
では通信装置内のシステムプログラムは全て不揮発性メ
モリ3内に記憶されているものとする。
FIG. 2 is an operation flow chart for explaining the operation of the embodiment shown in FIG. The operation of the first embodiment will be described below based on the memory area configuration shown in FIGS. 1, 2 and 3. First, the communication unit 9 receives data from another communication device (communication device such as a service center) via the NCU for data communication, a data modem, etc., and the received information includes information requesting a system program update. When the communication unit 9 recognizes that the update program is displayed, the communication unit 9 notifies the CPU 5 to that effect, and the CPU 5 having received the notification activates the update program (S1). At that time, the address space of each memory is allocated as shown in FIG. 3A, which will be described later, and the update program is included in the system program in the nonvolatile memory (for example, flash memory) 3. And In the example shown in FIG.
The number on the left side is the address shown in hexadecimal, and RAM
The address spaces described as 1, RAM 2, and Flash memory are areas (address spaces) allocated to the first RAM 1, the second RAM 2 a, and the nonvolatile memory 3, respectively. As shown in FIG. 3, it is assumed that all system programs in the communication device are stored in the nonvolatile memory 3 in this embodiment.

【0013】次に、起動された更新プログラムに従って
CPU5は受信した新システムプログラムを第1のRA
M1内に格納(記憶)し、次いで上記更新プログラムに
従って、不揮発性メモリ3内(Flashメモリ領域)
の旧システムプログラムを第2のRAM2にコピーする
(S2)。さらに、メモリ管理ブロック11内のフラグの
状態を非活性状態(リセット)から活性状態(セット)
に変化させる。すると、アドレスデーコーダ4aがチッ
プセレクト信号線を切り換えることにより、不揮発性メ
モリ3のアドレス空間と第2のRAM2aのアドレス空
間とを交換する(S3)。この結果、アドレス空間の割
り付けは図3(b)のようになる。つまり、上記アドレ
スデーコーダ4aは、予め又はそのとき、CPU5によ
りメモリ管理ブロック11内のフラグの状態に応じて、不
揮発性メモリ3に接続されていた上位アドレス信号線と
第2のRAM2aに接続された対応する上位アドレス信
号線を切り換える。
Next, the CPU 5 executes the received new system program in the first RA according to the activated update program.
Stored (stored) in M1, and then in the non-volatile memory 3 (Flash memory area) according to the above update program.
The old system program is copied to the second RAM 2 (S2). Further, the state of the flag in the memory management block 11 is changed from the inactive state (reset) to the active state (set).
Change to. Then, the address decoder 4a switches the chip select signal line to exchange the address space of the nonvolatile memory 3 with the address space of the second RAM 2a (S3). As a result, the address space allocation is as shown in FIG. That is, the address decoder 4a is connected to the upper address signal line connected to the non-volatile memory 3 and the second RAM 2a in advance or at that time depending on the state of the flag in the memory management block 11 by the CPU 5. The corresponding upper address signal line is switched.

【0014】このようにして、先ず旧システムプログラ
ムに従って、CPU5はそれまで通りアドレス空間F800
00(16進)〜FFFFFF(16進…以下hと略す)内のデータ
をフェッチ(取り込み)するが、それは第2のRAM2
aにコピーされた実行中のプログラムに続くシステムプ
ログラム(更新プログラム)をフェッチすることにな
る。従って、CPU5はそれまで通りシステムプログラ
ムをフェッチしつつ、フェッチしたシステムプログラム
に従って動作する。また、このシステムプログラム更新
中、様々な割込みや更新プログラムのサブルーチンコー
ルなどが発生し、システムプログラム内の対応するプロ
グラムのフェッチとCPUによる実行が発生するが、上
記対応するプログラムに記述されたジャンプ命令やサブ
ルーチンコール命令などがF80000(h)〜FFFFFF(h)
内のアドレスを示していても正常に実行することができ
る。
In this way, first, according to the old system program, the CPU 5 continues to use the address space F800.
The data in 00 (hexadecimal) to FFFFFF (hexadecimal ... h) is fetched (acquired), but it is the second RAM2.
The system program (update program) following the running program copied to a will be fetched. Therefore, the CPU 5 fetches the system program as before, and operates according to the fetched system program. Also, during the updating of the system program, various interrupts, subroutine calls of the update program, etc. occur, and the fetching of the corresponding program in the system program and the execution by the CPU occur, but the jump instruction described in the corresponding program And subroutine call instructions are from F80000 (h) to FFFFFF (h)
Even if the address inside is shown, it can be executed normally.

【0015】次に、第2のRAM2aに記憶された旧シ
ステムプログラム内の更新プログラムに従って、CPU
5は新しいアドレス空間に移された不揮発性メモリ(例
えばFlashメモリ)3内の旧システムプログラムを
消去し、消去した領域に第1のRAM1内の新システム
プログラムをコピーする(S4)。そして、コピーが終
了すると、正しくコピーできたか否かをチェックするた
めに、不揮発性メモリ3内にコピーされた新システムプ
ログラムと第1のRAM1内の新システムプログラムと
が同一であるか否かを比較する処理、即ち、ベリファイ
チェックを行う(S5)。ベリファイチェックの結果が
OKであれば(S6でYesならば)、続いて、メモリ
管理ブロック11内のフラグをリセットする。すると、ア
ドレスデーコーダ4aがチップセレクト信号線を切り換
え、不揮発性メモリ3と第2のRAM2aのアドレス空
間を元の状態、つまり図3(a)の状態に戻す(S
7)。このようにして、不揮発性メモリ3内のシステム
プログラムの更新が終了すれば、不揮発性メモリ3内に
は新システムプログラムが格納されたことになる。した
がって、この状態でシステムリセットを行うと(S
8)、この通信装置は新システムプログラムに従って立
ち上がり、それ以後の動作が実行される。
Next, according to the update program in the old system program stored in the second RAM 2a, the CPU
5 erases the old system program in the non-volatile memory (for example, Flash memory) 3 moved to the new address space, and copies the new system program in the first RAM 1 to the erased area (S4). Then, when the copying is completed, it is checked whether the new system program copied in the non-volatile memory 3 and the new system program in the first RAM 1 are the same in order to check whether or not the copying has been successful. A comparison process, that is, a verify check is performed (S5). If the result of the verify check is OK (Yes in S6), then the flag in the memory management block 11 is reset. Then, the address decoder 4a switches the chip select signal line to return the address space of the nonvolatile memory 3 and the second RAM 2a to the original state, that is, the state of FIG. 3A (S).
7). When the updating of the system program in the non-volatile memory 3 is completed in this manner, the new system program is stored in the non-volatile memory 3. Therefore, if the system is reset in this state (S
8) The communication device starts up according to the new system program, and the subsequent operations are executed.

【0016】上記において、ベリファイチェックの結果
がOKでない場合は、上記フラグをセットしたまま、例
えば操作表示部6にその旨を示すメッセージを表示して
終了する。この場合、システムリセットが行われると、
通信装置は第2のRAM2a内の旧システムプログラム
に従って立ち上がり、例えば旧システムプログラム内の
更新プログラムに従って、相手先(例えばサービスセン
ター)の通信装置へ新システムプログラムの再送要求を
出し、その要求に従って再送された新システムプログラ
ムを第1のRAM1に格納し、前記ステップS4からく
り返す。上記実施の形態では、上述したように第2のR
AM2aがバッテリーによりバックアップされているの
で、更新中、つまり前記S4およびS5の期間中に電源
断などの異常が発生しても、第2のRAM2a内の旧シ
ステムプログラムはそのまま保存されるので破壊される
虞が無い。したがって、その後、電源が復旧すれば、こ
の通信装置は第2のRAM2aに保存された旧システム
プログラムに従って立ち更新をやり直すことが可能とな
る。
In the above, when the result of the verify check is not OK, for example, a message to that effect is displayed on the operation display unit 6 with the flag set, and the process ends. In this case, when the system is reset,
The communication device starts up according to the old system program in the second RAM 2a, issues a resend request of the new system program to the communication device of the other party (for example, a service center) according to the update program in the old system program, and is resent according to the request. The new system program is stored in the first RAM 1 and the process is repeated from step S4. In the above embodiment, as described above, the second R
Since the AM2a is backed up by the battery, even if an abnormality such as a power failure occurs during updating, that is, during the period of S4 and S5, the old system program in the second RAM2a is preserved as it is and destroyed. There is no risk of Therefore, after that, when the power is restored, this communication device can start over and update again according to the old system program stored in the second RAM 2a.

【0017】図4は本発明に係る通信装置の第2の実施
の形態を示すブロック構成図である。同図に示すバック
アップ電源12付きRAM2bは、図5(a)に示すよ
うに、少なくとも新システムプログラムが格納される第
1の領域12と、旧システムプログラムがコピーされる第
2の領域13を備えている。また、図4に示すアドレス空
間制御部4は前記アドレス空間制御部4と同様に構成さ
れ、システムプログラム更新時に不揮発性メモリ3のア
ドレス空間とRAM2bの第2の領域13を交換する。な
お、第1の実施の形態の第1のRAM1の役割をバック
アップ電源12でバックアップされたRAM2bの第1
の領域12が果たしているので、RAMはRAM2bのみ
でよい。その他の構成は第1の実施の形態と同じであ
る。動作フローは図2に示す第1の実施の形態と同じで
あるが、不揮発性メモリ3内の旧システムプログラムの
コピー(S2)はRAM2bの第2の領域に行われ、ア
ドレスデコーダ4bがチップセレクト線を切り換えるこ
とによるアドレス空間の交換(S3)は不揮発性メモリ
3のアドレス空間と上記第2の領域との間で行われる
(図5参照)。上記第2の実施の形態は、RAMを1個
しか備えない装置構成で第1の実施の形態と同様に機能
するので、低コスト化を図る上で都合がよい。
FIG. 4 is a block diagram showing a second embodiment of the communication device according to the present invention. As shown in FIG. 5A, the RAM 2b with the backup power supply 12 shown in the figure includes at least a first area 12 for storing a new system program and a second area 13 for copying an old system program. ing. The address space control unit 4 shown in FIG. 4 is configured similarly to the address space control unit 4, and exchanges the address space of the non-volatile memory 3 and the second area 13 of the RAM 2b when updating the system program. The role of the first RAM 1 of the first embodiment is the first of the RAM 2b backed up by the backup power supply 12.
Since the area 12 of FIG. Other configurations are the same as those of the first embodiment. The operation flow is the same as that of the first embodiment shown in FIG. 2, but the copy (S2) of the old system program in the nonvolatile memory 3 is performed in the second area of the RAM 2b, and the address decoder 4b performs the chip select. The exchange of the address space (S3) by switching the lines is performed between the address space of the non-volatile memory 3 and the second area (see FIG. 5). The second embodiment has a device configuration including only one RAM and functions in the same manner as the first embodiment, which is convenient for cost reduction.

【0018】図6は本発明に係る通信装置の第3の実施
の形態を示すブロック構成図である。同図に示すバック
アップ電源12付きRAM2cは、図7(a)に示すよ
うに、少なくとも新システムプログラムが格納される第
1の領域12と、旧システムプログラムの一部がコピーさ
れる第2の領域14とを備えている。また、図6に示すア
ドレス空間制御部4は前記アドレス空間制御部4と同様
に構成され、システムプログラム更新時に不揮発性メモ
リ3のアドレス空間を任意の未使用アドレス空間に移
し、RAM2cの第2の領域14のアドレス空間をそれま
での不揮発性メモリ3のアドレス空間に移す( 図7参
照) 。したがって第2の実施の形態と同様にこの実施の
形態でも、RAMはRAM2cのみでよい。また、その
他の構成は第1の実施の形態と同じである。この例に示
す通信装置の動作フローは図2に示す第1の実施の形態
と同じであるが、不揮発性メモリ3内の旧システムプロ
グラムのコピー(S2)は一部のみがバックアップ電源
12によってバックアップされたRAM2cの第2の領
域14に行われる。なお、上記の一部のシステムプログラ
ムとは更新中に使用されるプログラムであり、例えば更
新プログラムや、上記更新プログラムで使用されるサブ
ルーチン、及び更新中に発生する可能性のある各種割り
込みに対応したプログラムなどであり、これらは不揮発
性メモリ3の連続する領域にまとめて記憶されている。
FIG. 6 is a block diagram showing a third embodiment of the communication apparatus according to the present invention. As shown in FIG. 7A, the RAM 2c with the backup power supply 12 shown in FIG. 7 has a first area 12 in which at least a new system program is stored and a second area in which a part of the old system program is copied. 14 and. The address space control unit 4 shown in FIG. 6 is configured in the same manner as the address space control unit 4, moves the address space of the non-volatile memory 3 to an arbitrary unused address space at the time of updating the system program, and stores it in the second area of the RAM 2c. The address space of the area 14 is moved to the address space of the non-volatile memory 3 thus far (see FIG. 7). Therefore, in this embodiment as well as the second embodiment, the RAM may be only the RAM 2c. Further, the other configurations are the same as those in the first embodiment. The operation flow of the communication device shown in this example is the same as that of the first embodiment shown in FIG. 2, but only a part of the copy (S2) of the old system program in the nonvolatile memory 3 is backed up by the backup power supply 12. Performed on the second area 14 of the RAM 2c. The above-mentioned part of the system program is a program used during updating, and corresponds to, for example, the updating program, a subroutine used in the updating program, and various interrupts that may occur during the updating. Programs, etc., which are collectively stored in continuous areas of the non-volatile memory 3.

【0019】また、アドレス空間の変更(S3)では図
7の例の場合、アドレスデコーダ4cは、メモリ管理ブ
ロック11内のフラグがリセット状態のとき、アドレス空
間F80000(h)〜FFFFFF(h)をデコードして不揮発性
メモリ3をチップセレクトし、フラグがセットされたと
き、アドレス空間100000(h)〜17FFFF(h)(図7b
参照)をデコードして不揮発性メモリ3をチップセレク
トすると共に、その後フラグがリセットされたときには
アドレス空間FC0000(h)〜FFFFFF(h)(図7(b)
参照)をデコードしてRAM2cの第2の領域14をアク
セスする。なお、上記のデコード、チップセレクト、領
域セレクト(アクセス)はアドレスデコーダ4c及びメ
モリ管理ブロック11内の論理回路などによって実現され
る。
Further, in the case of changing the address space (S3), in the case of the example of FIG. 7, the address decoder 4c changes the address space F80000 (h) to FFFFFF (h) when the flag in the memory management block 11 is in the reset state. When the non-volatile memory 3 is decoded and chip-selected and the flag is set, the address space 100000 (h) to 17FFFF (h) (FIG. 7b) is displayed.
(Refer to FIG. 7), the nonvolatile memory 3 is chip-selected, and when the flag is reset thereafter, the address space FC0000 (h) to FFFFFF (h) (FIG. 7B).
(Refer to FIG. 3) to access the second area 14 of the RAM 2c. The above decoding, chip selection, and area selection (access) are realized by the address decoder 4c, the logic circuit in the memory management block 11, and the like.

【0020】すなわち、この第3の実施の形態では、シ
ステムプログラム更新の際、まず、CPU5は不揮発性
メモリ3内の旧システムプログラムに含まれている更新
プログラムを起動させる(S1)。そして、起動された
更新プログラムに従って、受信した新システムプログラ
ムをRAM2cの第1の領域12内に格納し(S2)、次
いで上記更新プログラムに従って、不揮発性メモリ3内
の旧システムプログラムをRAM2cの第2の領域14に
コピーする(S2)。その後、メモリ管理ブロック11内
のフラグをセットすることにより、アドレスデーコーダ
4aによりチップセレクト信号線を切り換えを行って、
不揮発性メモリ3のアドレス空間とRAM2cの第2の
第2 の領域14のアドレス空間とを交換する(S3)。こ
の結果、アドレス空間の割り付けは図7(b)のように
なる。
That is, in the third embodiment, when updating the system program, the CPU 5 first activates the update program included in the old system program in the non-volatile memory 3 (S1). Then, the received new system program is stored in the first area 12 of the RAM 2c according to the activated update program (S2), and then the old system program in the nonvolatile memory 3 is stored in the second area of the RAM 2c according to the update program. Is copied to the area 14 (S2). After that, by setting the flag in the memory management block 11, the chip select signal line is switched by the address decoder 4a,
The address space of the non-volatile memory 3 and the address space of the second second area 14 of the RAM 2c are exchanged (S3). As a result, the address space allocation is as shown in FIG.

【0021】次に、CPU5は、RAM2cの第2の領
域14に記憶された更新プログラムに従って、新しいアド
レス空間に移された不揮発性メモリ3内の旧システムプ
ログラムを消去し、消去した領域にRAM2cの第1の
領域12内の新システムプログラムをコピーする(S
4)。そして、コピーが終了すると、ベリファイチェッ
クを行い(S5)、チェック結果がOKであれば(S6
でYesならば)、続いて、メモリ管理ブロック11内の
フラグをリセットする。すると、アドレスデーコーダ4
aがチップセレクト信号線を切り換え、不揮発性メモリ
3とRAM2cの第2の領域14のアドレス空間を元の状
態、つまり図7(a)の状態に戻す(S7)。
Next, the CPU 5 erases the old system program in the non-volatile memory 3 moved to the new address space according to the update program stored in the second area 14 of the RAM 2c, and the erased area is stored in the RAM 2c. Copy the new system program in the first area 12 (S
4). When the copying is completed, a verify check is performed (S5), and if the check result is OK (S6).
If Yes, the flag in the memory management block 11 is reset. Then Address Day Coder 4
a switches the chip select signal line to return the address space of the non-volatile memory 3 and the second area 14 of the RAM 2c to the original state, that is, the state of FIG. 7A (S7).

【0022】このようにして、不揮発性メモリ3内のシ
ステムプログラムの更新が終了すれば、不揮発性メモリ
3内には新システムプログラムが格納されたことにな
る。したがって、この状態でシステムリセットを行うと
(S8)、この通信装置は新システムプログラムに従っ
て立ち上がり、それ以後の動作が実行される。上記のよ
うに第3の実施の形態では、旧システムプログラムの一
部のみRAMにコピーしてシステムプログラムの更新処
理を行えるようにしたことで、第2の実施の形態よりも
RAMの容量を少なくすることができ、さらなる低コス
ト化が可能となる。以上、説明した実施の形態では、全
てバックアップ付きRAM、およびアドレス空間を変え
るアドレス空間制御部を備えた場合を示したが、本発明
の実施に際しては、この例に限定する必要はなく、例え
ばアドレス空間を変えるアドレス空間制御部について
は、バックアップ機能を備えない構成も可能である。つ
まり、バックアップ付きRAMを備え、システムプログ
ラム更新時には、それまでと同一のアドレス空間を有す
るバックアップ付きRAMに旧システムプログラムを移
すように構成してもよい。但しその場合、前記のよう
に、更新プログラムで使用されるサブルーチンや割込み
に対応したプログラムも上記アドレス空間のバックアッ
プ付きRAM上でプログラムのフェッチができるように
考慮する必要がある。
When the updating of the system program in the non-volatile memory 3 is completed in this manner, the new system program is stored in the non-volatile memory 3. Therefore, when the system is reset in this state (S8), this communication device starts up in accordance with the new system program and the subsequent operations are executed. As described above, in the third embodiment, only a part of the old system program is copied to the RAM so that the updating process of the system program can be performed, so that the capacity of the RAM is smaller than that in the second embodiment. The cost can be further reduced. In the above-described embodiments, the case where the RAM with backup and the address space control unit for changing the address space are all provided has been described, but it is not necessary to limit to this example when implementing the present invention. The address space control unit that changes the space may be configured without the backup function. In other words, the RAM with backup may be provided, and when the system program is updated, the old system program may be moved to the RAM with backup having the same address space as before. However, in that case, as described above, it is necessary to consider a program corresponding to a subroutine or an interrupt used in the update program so that the program can be fetched on the RAM with backup of the address space.

【0023】[0023]

【発明の効果】以上説明したように、本発明によれば、
第1に、システムプログラムの更新時に電源が切断され
ても旧システムプログラムは破壊されないので、電源の
再投入により復旧が可能になる。第2に、システムプロ
グラム更新中も、システムプログラムのフェッチ(取り
込み)はそれまで通りのアドレス空間から行われるの
で、更新中に実行されるサブルーチンコールや割込み処
理プログラムをフェッチする際のアドレッシングが極め
て容易になり、しかも高信頼性で実現される。第3に、
RAMをバックアップ付きRAMのみで構成する方法で
は上記の効果に加えて低コスト化も可能であり、更に、
旧システムプログラムの一部だけをコピーする構成で
は、RAM容量をより一層少なくし得るので、さらなる
低コスト化が可能である。
As described above, according to the present invention,
First, since the old system program is not destroyed even if the power is turned off when updating the system program, it is possible to recover by turning the power on again. Second, since the system program is fetched from the same address space as before even while the system program is being updated, addressing when fetching a subroutine call or interrupt processing program executed during the update is extremely easy. It is realized with high reliability. Third,
In addition to the above effects, cost reduction is possible with the method in which the RAM is configured only with the RAM with backup.
In the configuration in which only a part of the old system program is copied, the RAM capacity can be further reduced, so that the cost can be further reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)は本発明に係る通信装置の第1の実施の
形態を示すブロック構成図、(b)及び(c)は(a)
に示す通信装置の要部の動作説明図。
1A is a block diagram showing a first embodiment of a communication device according to the present invention, and FIGS. 1B and 1C are (a).
FIG. 4 is an explanatory view of the operation of the main part of the communication device shown in FIG.

【図2】本発明の第1の実施の形態の動作例を示すフロ
ー図。
FIG. 2 is a flowchart showing an operation example of the first exemplary embodiment of the present invention.

【図3】本発明の第1の実施の形態を説明するためのメ
モリ領域構成図であって、(a)は更新前、(b)は更
新後のメモリ領域構成図。
FIG. 3 is a memory area configuration diagram for explaining the first embodiment of the present invention, in which (a) is a memory area configuration diagram before update and (b) is an updated memory region configuration diagram.

【図4】本発明に係る通信装置の第2の実施の形態を示
すブロック構成図。
FIG. 4 is a block configuration diagram showing a second embodiment of a communication device according to the present invention.

【図5】本発明の第2の実施の形態を説明するためのメ
モリ領域構成図であって、(a)は更新前、(b)は更
新後のメモリ領域構成図。
5A and 5B are memory area configuration diagrams for explaining a second embodiment of the present invention, in which FIG. 5A is a memory area configuration diagram before update and FIG. 5B is a memory area configuration diagram after update.

【図6】本発明に係る通信装置の第3の実施の形態を示
すブロック構成図。
FIG. 6 is a block configuration diagram showing a third embodiment of a communication device according to the present invention.

【図7】本発明の第3の実施の形態を説明するメモリ領
域構成図であって、(a)は更新前、(b)は更新後の
メモリ領域構成図。
7A and 7B are memory area configuration diagrams illustrating a third embodiment of the present invention, in which FIG. 7A is a memory area configuration diagram before update and FIG.

【符号の説明】[Explanation of symbols]

1…第1のRAM、2a、2b、2c…バックアップ付
きRAM(第2のRAM)、3…不揮発性メモリ、4…
アドレス空間制御部、4a、4b、4c…アドレスデコ
ーダ、5…CPU、11…メモリ管理ブロック、12…バッ
クアップ電源。
1 ... First RAM, 2a, 2b, 2c ... RAM with backup (second RAM), 3 ... Non-volatile memory, 4 ...
Address space control unit, 4a, 4b, 4c ... Address decoder, 5 ... CPU, 11 ... Memory management block, 12 ... Backup power supply.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H04N 1/00 106 H04L 13/00 317 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical indication H04N 1/00 106 H04L 13/00 317

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 旧システムプログラムを受信した新シス
テムプログラムに更新する機能を持った通信装置におい
て、システムプログラムを記憶しておく不揮発性メモリ
と、更新時に一時的に旧システムプログラムを記憶し、
且つ、電源断時にバッテリにより電源供給が可能なバッ
クアップ機能付きRAMとを備え、上記バックアップ付
きRAM内に記憶した旧システムプログラムに基づいて
受信した新システムプログラムを上記不揮発メモリに記
憶するように構成にしたことを特徴とする通信装置。
1. In a communication device having a function of updating an old system program to a new system program received, a non-volatile memory for storing the system program and an old system program temporarily stored at the time of updating,
Further, a RAM with a backup function capable of supplying power by a battery when the power is cut off is provided, and a new system program received based on the old system program stored in the RAM with backup is stored in the nonvolatile memory. A communication device characterized by the above.
【請求項2】 請求項1の通信装置において、更新時に
上記不揮発性メモリのアドレス空間とバックアップ付き
RAMのアドレス空間とを互いに交換するアドレス空間
制御部を備えたことを特徴とする通信装置。
2. The communication device according to claim 1, further comprising an address space control unit that exchanges the address space of the non-volatile memory and the address space of the RAM with backup when updating.
【請求項3】 請求項1の通信装置において、上記バッ
クアップ機能付きRAMは少なくとも新システムプログ
ラムを記憶させる第1の領域と、旧システムプログラム
を記憶させる第2の領域とを有し、且つ、更新時に不揮
発性メモリのアドレス空間と上記バックアップ機能付き
RAMの第2の領域のアドレス空間とを互いに交換する
アドレス空間制御部を備えたことを特徴とする通信装
置。
3. The communication device according to claim 1, wherein the RAM with backup function has at least a first area for storing a new system program and a second area for storing an old system program, and is updated. A communication device comprising an address space controller for exchanging the address space of the non-volatile memory with the address space of the second area of the RAM with backup function.
【請求項4】 請求項1の通信装置において、上記バッ
クアップ機能付きRAMは少なくとも新システムプログ
ラムを記憶させる第1の領域と旧システムプログラムの
うち更新中に使用されるプログラムのみを記憶する第2
の領域とを有し、且つ、更新時に上記バックアップ付き
RAMの第2の領域のアドレス空間を不揮発性メモリの
所定のアドレス空間に移転すると共に上記不揮発性メモ
リのアドレス空間を任意の未使用アドレス空間に移転す
るアドレス空間制御部を備えたことを特徴とする通信装
置。
4. The communication device according to claim 1, wherein the RAM with backup function stores at least a first area for storing a new system program and a second area for storing only a program used during updating among old system programs.
And the address space of the second area of the RAM with backup is transferred to a predetermined address space of the non-volatile memory at the time of updating, and the address space of the non-volatile memory is set to any unused address space. A communication device comprising an address space control unit that is moved to the.
JP8283212A 1995-10-05 1996-10-04 Communication equipment Pending JPH09237182A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8283212A JPH09237182A (en) 1995-10-05 1996-10-04 Communication equipment

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP28469395 1995-10-05
JP7-284693 1995-10-05
JP8283212A JPH09237182A (en) 1995-10-05 1996-10-04 Communication equipment

Publications (1)

Publication Number Publication Date
JPH09237182A true JPH09237182A (en) 1997-09-09

Family

ID=26554940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8283212A Pending JPH09237182A (en) 1995-10-05 1996-10-04 Communication equipment

Country Status (1)

Country Link
JP (1) JPH09237182A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11514124A (en) * 1996-08-22 1999-11-30 シュネーデル、オートマシォン How to load an operating system
JP2007274036A (en) * 2006-03-30 2007-10-18 Nec Commun Syst Ltd Communication terminal equipment, and control method thereof
JP2007535182A (en) * 2003-07-17 2007-11-29 エネル ディストリビュズィオーネ ソシエタ ペル アチオニ Method and system for remotely updating a meter for measuring electricity, water or gas usage
JP2008278535A (en) * 2001-08-27 2008-11-13 Ricoh Co Ltd Image forming apparatus, program updating method and recording medium
US7725890B2 (en) 2001-08-27 2010-05-25 Ricoh Company, Ltd. Image forming apparatus including a device that updates stored program based on updating data which is selected based on program that is started or startable

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11514124A (en) * 1996-08-22 1999-11-30 シュネーデル、オートマシォン How to load an operating system
JP2014128979A (en) * 2001-08-27 2014-07-10 Ricoh Co Ltd Image forming apparatus, program updating method, and update processing program
JP2008278535A (en) * 2001-08-27 2008-11-13 Ricoh Co Ltd Image forming apparatus, program updating method and recording medium
US7725890B2 (en) 2001-08-27 2010-05-25 Ricoh Company, Ltd. Image forming apparatus including a device that updates stored program based on updating data which is selected based on program that is started or startable
JP2011139493A (en) * 2001-08-27 2011-07-14 Ricoh Co Ltd Image forming apparatus, program updating method, and recording medium
US8453137B2 (en) 2001-08-27 2013-05-28 Ricoh Company, Ltd. Image forming apparatus including a device that updates stored program based on updating data which is selected based on program that is started or startable
JP2013169002A (en) * 2001-08-27 2013-08-29 Ricoh Co Ltd Image forming apparatus
US8856773B2 (en) 2001-08-27 2014-10-07 Ricoh Company, Ltd. Image forming apparatus including a device that updates stored program based on updating data which is selected based on program that is started or startable
US9497347B2 (en) 2001-08-27 2016-11-15 Ricoh Company, Ltd. Image forming apparatus including a device that updates stored program based on updating data which is selected based on program that is started or startable
US10277767B2 (en) 2001-08-27 2019-04-30 Ricoh Company, Ltd. Image forming apparatus including a device that updates stored program based on updating data which is selected based on program that is started or startable
JP2007535182A (en) * 2003-07-17 2007-11-29 エネル ディストリビュズィオーネ ソシエタ ペル アチオニ Method and system for remotely updating a meter for measuring electricity, water or gas usage
JP4747015B2 (en) * 2006-03-30 2011-08-10 日本電気通信システム株式会社 COMMUNICATION TERMINAL DEVICE AND ITS CONTROL METHOD
JP2007274036A (en) * 2006-03-30 2007-10-18 Nec Commun Syst Ltd Communication terminal equipment, and control method thereof

Similar Documents

Publication Publication Date Title
US5838981A (en) Data communication apparatus with a program renewal function
JPH086796A (en) Down-loading method, network system therefor and data file updating method
US6654880B1 (en) Method and apparatus for reducing system down time by restarting system using a primary memory before dumping contents of a standby memory to external storage
JP3171758B2 (en) Facsimile machine
JPH09237182A (en) Communication equipment
EP0477385A1 (en) Method of resetting adapter module at failing time and computer system executing said method
JPH11168523A (en) Data communication equipment and communication control method
JP2003263323A (en) Downloader and download method
US6832336B2 (en) Method and apparatus for maintaining consistent data
JP2003228490A (en) Terminal equipment connected to network, and network system using the same
JP2003309485A (en) Device and method for updating software
JP3589433B2 (en) Database guarantee method
JP2005174156A (en) Memory device and electronic equipment having the same
JPH05158703A (en) Remote down loading system for software
JP2005242512A (en) Data processor
JP2818575B2 (en) Wireless base station remote reset system
JP2004110731A (en) Image forming apparatus and memory storage area securing method
GB2276257A (en) Configuration-sensitive program loading.
JP2956618B2 (en) Information terminal equipment
KR100402326B1 (en) Method for Change Inter Processor Communication Protocol
JP3156673B2 (en) Failure information transfer device
JP3444578B2 (en) Communication device
JP2005078336A (en) Image forming apparatus and program rewriting method for image forming apparatus
JPH0337349B2 (en)
JP2004110220A (en) Method for updating program

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041001

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050207