JPH09198999A - Electron source substrate and image forming device - Google Patents

Electron source substrate and image forming device

Info

Publication number
JPH09198999A
JPH09198999A JP506896A JP506896A JPH09198999A JP H09198999 A JPH09198999 A JP H09198999A JP 506896 A JP506896 A JP 506896A JP 506896 A JP506896 A JP 506896A JP H09198999 A JPH09198999 A JP H09198999A
Authority
JP
Japan
Prior art keywords
electron
source substrate
voltage
electron source
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP506896A
Other languages
Japanese (ja)
Inventor
Hideji Kawasaki
秀司 川崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP506896A priority Critical patent/JPH09198999A/en
Publication of JPH09198999A publication Critical patent/JPH09198999A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a relatively fine and stable display image suppressing the expanse and fluctuation of an emitted electron beam by preventing the insulating layer on a substrate from being exposed on the surface of the electron source substrate at the periphery of an electron emission section. SOLUTION: The lower wiring 102 made of Cr/Cu/Cr is formed at the desired position by the vacuum deposition method or the like on a cleaned blue sheet glass 101. An inter-layer insulating layer 103 of SiO2 and an element electrode 104 of Ti/Pt are formed in sequence by the sputtering method or the like. Cr/Au is formed by the lift-off method or the like at the positions of the upper wiring 105 and connecting wiring 106. The SiO2 at the positions other than the forming positions of an electron emission section forming thin film 17 and the upper and connecting wirings is removed by the dry etching method, then organic Pd is sprayed and baked to form the electron emission section forming thin film 107 made of fine grains of Pd, and it is forming-processed to form an electron emission section as an electron source substrate.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は電子源基板およびそ
れを用いる画像形成装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron source substrate and an image forming apparatus using the same.

【0002】[0002]

【従来の技術】従来、電子放出素子として熱電子源と冷
陰極電子源の2種類が知られている。冷陰極電子源には
電界放出型(以下FE型と略す)、金属/絶縁層/金属
型(以下MIM型と略す)や表面伝導型電子放出素子等
がある。
2. Description of the Related Art Conventionally, two types of electron emitting devices, a thermionic electron source and a cold cathode electron source, are known. The cold cathode electron source includes a field emission type (hereinafter abbreviated as FE type), a metal / insulating layer / metal type (hereinafter abbreviated as MIM type), and a surface conduction type electron emission element.

【0003】FE型の例としてはW.P.Dyke &
W.W.Dolan、” Field emissi
on”、Advance in Electron P
hysics、8、89(1956)あるいはC.A.
Spindt、”Physical Properti
es of thin−film field emi
ssion cathodes with molyb
denium”J.Appl.Phys.、47、52
48(1976)等が知られている。MIM型の例とし
てはC.A.Mead、”The tunnel−em
issionamplifier、J.Appl.Ph
ys.、32、646(1961)等が知られている。
表面伝導型電子放出素子の例としては、M.I.Eli
nson、Radio Eng.Electron P
hys.、10、(1965)等がある。
As an example of the FE type, W. P. Dyke &
W. W. Dolan, "Field Emissi
on ”, Advance in Electron P
hysics, 8, 89 (1956) or C.I. A.
Spindt, "Physical Property"
es of thin-film field emi
session cats with with mollyb
denium "J. Appl. Phys., 47, 52.
48 (1976) and the like are known. Examples of the MIM type include C.I. A. Mead, "The tunnel-em
ision amplifier, J.I. Appl. Ph
ys. , 32, 646 (1961) and the like are known.
Examples of surface conduction electron-emitting devices include those described in M.S. I. Eli
nson, Radio Eng. Electron P
hys. , 10, (1965).

【0004】表面伝導型電子放出素子は、基板上に形成
された小面積の薄膜に、膜面に平行に電流を流すことに
より、電子放出が生ずる現象を利用するものである。こ
の表面伝導型電子放出素子としては、前記エリソン等に
よるSnO2薄膜を用いたもの、Au薄膜によるもの
[G.Dittmer:”thin Solid Fi
lms”9、317(1972)]、In203/Sn
O2薄膜によるもの[M.Hartwell and
C.G.Fonsted:”IEEE Trans.E
D Conf.”、519(1972)]、カーボン薄
膜によるもの[荒木久 他:真空、第26巻、第1号、
22頁(1983)]等が報告されている。
[0004] The surface conduction electron-emitting device utilizes the phenomenon that electron emission occurs when a current flows in a small-area thin film formed on a substrate in parallel with the film surface. As the surface conduction electron-emitting device, one using a SnO2 thin film by Ellison et al., One using an Au thin film [G. Dittmer: "thin Solid Fi
lms ”9, 317 (1972)], In203 / Sn
O2 thin film [M. Hartwell and
C. G. FIG. Fonsted: "IEEE Trans.E
D Conf. , 519 (1972)], by carbon thin film [Hiraki Araki et al .: Vacuum, Vol. 26, No. 1,
22 (1983)].

【0005】これらの表面伝導型電子放出素子の典型的
な素子構成として前述のM.Hartwellの素子構
成を図4に示す。同図において401は基板、404は
導電性薄膜で、H型形状のパターンに、スパッタで形成
された金属酸化物薄膜等からなり、後述の通電フォーミ
ングと呼ばれる通電処理により電子放出部405が形成
される。なお、図中の素子電極間隔Lは、0.5〜1m
m、W’は、0.1mmで設定されている。尚、電子放
出部5の位置及び形状については、不明であるので模式
図として表した。
As a typical device configuration of these surface conduction electron-emitting devices, the above-mentioned M. The Hartwell device structure is shown in FIG. In the figure, 401 is a substrate, and 404 is a conductive thin film, which is composed of a metal oxide thin film formed by sputtering on an H-shaped pattern, and an electron emission portion 405 is formed by an energization process called energization forming described later. It The element electrode interval L in the figure is 0.5 to 1 m.
m and W ′ are set at 0.1 mm. Since the position and shape of the electron emitting portion 5 are unknown, they are shown as a schematic diagram.

【0006】従来、これらの表面伝導型電子放出素子に
おいては、電子放出を行う前に導電性薄膜404を予め
通電フォーミングと呼ばれる通電処理によって電子放出
部405を形成するのが一般的であった。即ち、通電フ
ォーミングとは前記導電性薄膜404の両端に直流電圧
あるいは非常にゆっくりとした昇電圧例えば1V/分程
度を印加通電し、導電性薄膜を局所的に破壊、変形もし
くは変質せしめ、電気的に高抵抗な状態にした電子放出
部405を形成することである。尚、電子放出部405
は導電性薄膜404の一部に亀裂が発生しその亀裂付近
から電子放出が行われる。前記通電フォーミングを処理
した表面伝導型電子放出素子は、上述導電性薄膜404
に電圧を印加し、素子に電流を流すことにより上述電子
放出部5より電子を放出せしめるものである。
Conventionally, in these surface conduction electron-emitting devices, the electron-emitting portion 405 has generally been formed in advance by conducting a current called a conductive forming process on the conductive thin film 404 before emitting electrons. That is, the energization forming is performed by applying a direct current voltage or a very slow rising voltage, for example, about 1 V / min to both ends of the conductive thin film 404 to locally energize the conductive thin film, electrically or electrically deform it. That is, the electron emitting portion 405 having a high resistance is formed. The electron emission unit 405
A crack is generated in a part of the conductive thin film 404, and electrons are emitted from the vicinity of the crack. The surface conduction electron-emitting device that has been subjected to the energization forming has the above-mentioned conductive thin film 404.
Electrons are emitted from the electron emitting portion 5 by applying a voltage to the element and passing a current through the element.

【0007】上述の表面伝導型電子放出素子は構造が単
純で製造も容易であることから大面積にわたり多数素子
を配列形成できる利点がある。そこでこの特徴を生かせ
るようないろいろの応用が研究されている。例えば、荷
電ビーム源、画像表示装置等の表示装置があげられる
(特開平6−342636)。
Since the surface conduction electron-emitting device described above has a simple structure and is easy to manufacture, it has an advantage that many devices can be arrayed over a large area. Therefore, various applications that can make full use of this feature are being researched. For example, a display device such as a charged beam source and an image display device can be used (Japanese Patent Laid-Open No. 6-342636).

【0008】図3は、上述のような表面伝導型電子放出
素子を基板上に格子状に配列した電子源基板の例であ
り、(a)が上方から見た平面図、(b)は平面図
(a)の直線A−A′における断面図を示している。
3A and 3B show an example of an electron source substrate in which the above-described surface conduction electron-emitting devices are arranged in a lattice on the substrate. FIG. 3A is a plan view seen from above, and FIG. 3B is a plan view. A sectional view taken along a straight line AA ′ in FIG.

【0009】各電子放出素子の電子放出部形成薄膜30
7を挟んで対向する一対の素子電極304の一方は基板
301の上の絶縁層303の上面に沿う上部配線305
と接続され、他方は絶縁層303を縦貫する接続配線3
06を経て絶縁層303の下面に沿う下部配線302と
接層されている。
Thin film 30 for forming an electron-emitting portion of each electron-emitting device
One of a pair of device electrodes 304 facing each other across the upper electrode 7 is an upper wiring 305 along the upper surface of the insulating layer 303 on the substrate 301.
Connection wiring 3 which is connected to the other and vertically penetrates the insulating layer 303.
It is in contact with the lower wiring 302 along the lower surface of the insulating layer 303 via 06.

【0010】301は石英ガラス、Na等の不純物含有
量を減少させたガラス、青板ガラス、青板ガラスにスパ
ッタ法等によりSiO2を積層したガラス基板等および
アルミナ等のセラミックス等の絶縁性基板、302はN
i、Cr、Au、Mo、W、Pt、Ti、Al、Cu、
Pd等の金属あるいは合金およびIn203−SnO2
等の透明導電体およびポリシリコン等の半導体導体材料
あるいはガラス等からなる印刷導体等の導電性を有する
下部配線、303はSiO2、Si3N4等の層間絶縁
層、304は導電性を有する素子電極、305は導電性
を有する上部配線、306はPd、Ru、Ag、Au、
Ti、In、Cu、Cr、Fe、Zn、Sn、Ta、
W、Pd等の金属、PdO、SnO2、In203、P
bO、Sb203等の酸化物、HfB2、ZrB2、L
aB6、CeB6、YB4、GdB4B等のホウ化物、
TiC、ZrC、HfC、TaC、SiC、WC等の炭
化物、TiN、ZrN、HfN等の窒化物、Si、Ge
等の半導体、カーボン、AgMg、NiCu、Pb、S
n等からなる電子放出部形成薄膜、307は導電性を有
する接続配線である。
Reference numeral 301 denotes quartz glass, glass having a reduced content of impurities such as Na, soda-lime glass, a glass substrate having SiO2 laminated on the soda-lime glass by a sputtering method, and an insulating substrate such as ceramics such as alumina. N
i, Cr, Au, Mo, W, Pt, Ti, Al, Cu,
Metals or alloys such as Pd and In203-SnO2
A conductive lower conductor such as a transparent conductor and a semiconductor conductor material such as polysilicon or a printed conductor made of glass, 303 is an interlayer insulating layer such as SiO 2, Si 3 N 4, 304 is an element electrode having conductivity, 305 Is a conductive upper wiring, 306 is Pd, Ru, Ag, Au,
Ti, In, Cu, Cr, Fe, Zn, Sn, Ta,
Metals such as W and Pd, PdO, SnO2, In203, P
bO, oxides such as Sb203, HfB2, ZrB2, L
boride such as aB6, CeB6, YB4, GdB4B,
Carbides such as TiC, ZrC, HfC, TaC, SiC, WC, nitrides such as TiN, ZrN, HfN, Si, Ge
Semiconductors such as carbon, AgMg, NiCu, Pb, S
An electron emission portion forming thin film made of n or the like, and 307 is a conductive connection wiring.

【0011】各電子放出部形成薄膜307、素子電極3
04および接続配線306の周辺部に絶縁層303が露
出しており、これらが電子放出部近傍における電場を不
安定にしていた。
Each electron emission portion forming thin film 307, device electrode 3
04 and the connection wiring 306, the insulating layer 303 was exposed in the peripheral portion thereof, and these made the electric field in the vicinity of the electron emission portion unstable.

【0012】[0012]

【発明が解決しようとする課題】上述のように電子放出
部の周辺において、基板表面に絶縁層が露出している
と、電子放出部近傍の電場を不安定にし、電子放出部か
ら発する電子ビームの形状の不安定を招くことになる。
As described above, when the insulating layer is exposed on the surface of the substrate in the vicinity of the electron emitting portion, the electric field near the electron emitting portion becomes unstable, and the electron beam emitted from the electron emitting portion. Will cause instability of the shape.

【0013】本発明の目的は電子源基板における電子放
出部の周辺において、絶縁層が基板表面に露出していな
い電子源基板およびこのような電子源基板を用いる画像
形成装置を提供することである。
It is an object of the present invention to provide an electron source substrate in which an insulating layer is not exposed on the surface of the substrate in the vicinity of the electron emitting portion of the electron source substrate, and an image forming apparatus using such an electron source substrate. .

【0014】[0014]

【課題を解決するための手段】本発明の電子源基板は、
絶縁層が電子放出部の周辺において基板表面に露出して
いない。
The electron source substrate of the present invention comprises:
The insulating layer is not exposed on the surface of the substrate around the electron emitting portion.

【0015】[0015]

【発明の実施の形態】次に本発明の形態について述べ
る。
BEST MODE FOR CARRYING OUT THE INVENTION Next, an embodiment of the present invention will be described.

【0016】先ず、本発明に関わる電子源基板および画
像形成装置について説明する。
First, the electron source substrate and the image forming apparatus according to the present invention will be described.

【0017】本発明で用いる冷陰極電子源は、単純な構
成であり、製法が容易な表面伝導型電子放出素子が好適
である。
The cold cathode electron source used in the present invention is preferably a surface conduction electron-emitting device which has a simple structure and is easy to manufacture.

【0018】本発明に用いることのできる表面伝導型電
子放出素子は基本的に平面型表面伝導型電子放出素子が
あげられる。
The surface conduction electron-emitting device that can be used in the present invention is basically a planar surface conduction electron-emitting device.

【0019】図5は基本的な表面伝導型電子放出素子の
構成を示す模式的平面図及び断面図である。
FIG. 5 is a schematic plan view and a sectional view showing the structure of a basic surface conduction electron-emitting device.

【0020】図5において501は基板、502、50
3は素子電極、504は導電性薄膜、505は電子放出
部である。
In FIG. 5, reference numeral 501 is a substrate, and 502 and 50.
Reference numeral 3 is a device electrode, 504 is a conductive thin film, and 505 is an electron emitting portion.

【0021】素子電極間隔Lは好ましくは数百Aより数
百μmである。また素子電極間に印加する電圧は低い方
が望ましく、再現良く作成することが要求されるため好
ましい素子電極間隔は数μmより数十μmである。
The device electrode spacing L is preferably several hundreds of μm to several hundred μm. Further, it is desirable that the voltage applied between the device electrodes is low, and since it is required to form the device with good reproducibility, the preferred device electrode interval is several μm to several tens μm.

【0022】素子電極長さWは電極の抵抗値、電子放出
特性から数μmより数百μmであり、また素子電極50
2、503の膜圧dは、数百Aより数μmが好ましい。
The device electrode length W is from several μm to several hundreds μm in view of the electrode resistance value and electron emission characteristics, and the device electrode 50
The membrane pressure d of 2,503 is preferably several μm rather than several hundred A.

【0023】導電性薄膜504は良好な電子放出特性を
得るために微粒子で構成された微粒子膜が特に好まし
く、その膜厚は素子電極502、503へのステップカ
バレージ、素子電極502、503間の抵抗値及び後述
する通電フォーミング条件等によって、適宜設定される
が、好ましくは数Aから数千Aで、特に好ましくは10
Aより500Aである。そのシート抵抗値は103 乃至
107 Ω/□である。
The conductive thin film 504 is particularly preferably a fine particle film composed of fine particles in order to obtain good electron emission characteristics. The thickness of the conductive thin film 504 is the step coverage to the device electrodes 502 and 503 and the resistance between the device electrodes 502 and 503. The value is appropriately set depending on the value and energization forming conditions described later, but is preferably several A to several thousand A, particularly preferably 10 A.
It is 500A than A. The sheet resistance value is 10 3 to 10 7 Ω / □.

【0024】尚、ここで述べる微粒子膜とは複数の微粒
子が集合した膜であり、その微細構造として、微粒子が
個々に分散配置した状態のみならず、微粒子が互いに隣
接、あるいは重なり合った状態(島状も含む)の膜を指
しており、微粒子の粒径は数Aから数千Aであり、好ま
しくは10Aより200Aである。
The fine particle film described here is a film in which a plurality of fine particles are aggregated, and its fine structure is not only in a state in which fine particles are individually dispersed and arranged but also in a state in which fine particles are adjacent to each other or overlap each other (island). (Including the shape), and the particle size of the fine particles is from several A to several thousand A, preferably from 10 A to 200 A.

【0025】電子放出部505は導電性薄膜504の一
部に形成された高抵抗の亀裂であり、通電フォーミング
等により形成される。また亀裂内には数Aから数百Aの
粒径の導電性微粒子を有することもある。この導電性微
粒子は導電性薄膜504を構成する物質の少なくとも一
部の元素を含んでいる。
The electron emitting portion 505 is a high resistance crack formed in a part of the conductive thin film 504, and is formed by energization forming or the like. In some cases, conductive particles having a particle diameter of several A to several hundred A are contained in the crack. The conductive fine particles contain at least a part of the elements forming the conductive thin film 504.

【0026】また電子放出部505及びその近傍の導電
性薄膜4は炭素及び炭素化合物を有することもある。
The electron emitting portion 505 and the conductive thin film 4 in the vicinity thereof may contain carbon and carbon compounds.

【0027】通電フォーミングと呼ばれる通電処理を行
う。通電フォーミングは素子電極502、503間に不
図示の電源より通電を行い、導電性薄膜504を局所的
に破壊、変形もしくは変質せしめ、構を変化させた部位
を形成させるものである。この局所的に構造変化させた
部位を電子放出部505と呼ぶ。通電フォーミングの電
圧波形の例を図7に示す。
An energization process called energization forming is performed. In the energization forming, electricity is applied between the element electrodes 502 and 503 from a power source (not shown) to locally destroy, deform or alter the conductive thin film 504 to form a site where the structure is changed. The part where the structure is locally changed is called an electron emission part 505. FIG. 7 shows an example of the voltage waveform of energization forming.

【0028】電圧波形は特にパルス波形が好ましく、パ
ルス波高値が一定の電圧パルスを連続的に印加する場合
(図6a)とパルス波高値を増加させながら、電圧パル
スを印加する場合(図6b)とがある。まずパルス波高
値が一定電圧とした場合(図6a)について説明する。
A pulse waveform is particularly preferable as the voltage waveform, and a voltage pulse having a constant pulse peak value is continuously applied (FIG. 6a) and a voltage pulse is applied while increasing the pulse peak value (FIG. 6b). There is. First, the case where the pulse peak value is a constant voltage (FIG. 6a) will be described.

【0029】図6aにおけるT1及びおよびT2は電圧
波形のパルス幅とパルス間隔であり、T1を1マイクロ
秒〜10ミリ秒、T2を10マイクロ秒〜100ミリ秒
とし、三角波の波高値(通電フォーミング時のピーク電
圧)は表面伝導型電子放出素子の形態に応じて適宜選択
し、適当な真空度、例えば、10-5torr程度の真空
雰囲気下で、数秒から数十分印加する。尚、素子の電極
間に印加する波形は三角波に限定することはなく、矩形
波など所望の波形を用いても良い。
In FIG. 6a, T1 and T2 are the pulse width and pulse interval of the voltage waveform, where T1 is 1 microsecond to 10 milliseconds, T2 is 10 microseconds to 100 milliseconds, and the peak value of the triangular wave (energizing forming). The peak voltage) is appropriately selected according to the form of the surface conduction electron-emitting device, and is applied for several seconds to several tens of minutes under an appropriate vacuum atmosphere, for example, a vacuum atmosphere of about 10 −5 torr. The waveform applied between the electrodes of the element is not limited to a triangular wave, and a desired waveform such as a rectangular wave may be used.

【0030】図6bにおけるT1及びT2は、図6aと
同様であり、三角波の波高値(通電フォーミング時のピ
ーク電圧)は、例えば0.1Vステップ程度づつ増加さ
せ適当な真空雰囲気下で印加する。
T1 and T2 in FIG. 6b are the same as those in FIG. 6a, and the crest value of the triangular wave (peak voltage during energization forming) is increased by, for example, about 0.1 V step and applied in an appropriate vacuum atmosphere.

【0031】尚、この場合の通電フォーミング処理はパ
ルス間隔T2中に、導電性薄膜を局所的に破壊、変形し
ない程度の電圧、例えば0.1V程度の電圧で、素子電
流を測定し、抵抗値を求め、例えば、1MΩ以上の抵抗
を示した時に通電フォーミング終了とする。
In the energization forming process in this case, the element current is measured during the pulse interval T2 at a voltage that does not locally break or deform the conductive thin film, for example, a voltage of about 0.1 V, and the resistance value is measured. Is determined, and the energization forming is completed when the resistance is 1 MΩ or more.

【0032】次に通電フォーミングが終了した素子に活
性化工程と呼ぶ処理を施すことが望ましい。活性化工程
とは、例えば、10-4〜10-5torr程度の真空度
で、通電フォーミング同様、パルス波高値が一定の電圧
パルスを繰り返し印加する処理のことであり、真空中に
存在する有機物質に起因する炭素及び炭素化合物を導電
薄膜上に堆積させ素子電流If、放出電流Ieを著しく
変化させる処理である。活性化工程は素子電流Ifと放
出電流Ieを測定しながら、例えば、放出電流Ieが飽
和した時点で終了する。また印加する電圧パルスは動作
駆動電圧で行うことが好ましい。
Next, it is desirable to perform a process called an activation process on the element for which the energization forming has been completed. The activation process is, for example, a process of repeatedly applying a voltage pulse having a constant pulse peak value at a vacuum degree of about 10 −4 to 10 −5 torr, similarly to the energization forming, and is an organic substance existing in a vacuum. This is a process of depositing carbon and a carbon compound derived from a substance on a conductive thin film to remarkably change the device current If and the emission current Ie. The activation process is completed, for example, when the emission current Ie is saturated while measuring the device current If and the emission current Ie. Further, it is preferable that the applied voltage pulse is an operation drive voltage.

【0033】尚、ここで炭素及び炭素化合物とはグラフ
ァイト(単、多結晶双方を指す)非晶質カーボン(非晶
質カーボン及び多結晶グラファイトとの混合物を指す)
であり、その膜厚は500A以下が好ましく、より好ま
しくは300A以下である。こうして作成した電子放出
素子をフォーミング工程、活性化工程における真空度よ
りも高い真空度の雰囲気下に置いて動作駆動させるのが
良い。また更に高い真空度の雰囲気下で80℃〜150
℃の過熱後動作駆動させることが望ましい。尚、フォー
ミング工程、活性化処理した真空度より高い真空度と
は、例えば約10-6以上の真空度であり、より好ましく
は超高真空系であり、新たに炭素及び炭素化合物が導電
薄膜上にほとんど堆積しない真空度である。こうするこ
とによって素子電流If、放出電流Ieを安定化させる
ことが可能になる。
Here, carbon and carbon compounds are graphite (single and polycrystalline) amorphous carbon (a mixture of amorphous carbon and polycrystalline graphite).
The film thickness is preferably 500 A or less, more preferably 300 A or less. It is preferable that the electron-emitting device thus produced is placed in an atmosphere having a vacuum degree higher than the vacuum degree in the forming step and the activation step and driven. Further, in an atmosphere of higher vacuum degree, 80 ° C to 150 ° C.
It is desirable to drive after heating at ℃. The degree of vacuum higher than the degree of vacuum formed by the forming process or activation is, for example, a degree of vacuum of about 10 −6 or more, more preferably an ultrahigh vacuum system, and a new carbon or carbon compound is added on the conductive thin film. The degree of vacuum is such that it hardly deposits on the surface. By doing so, the device current If and the emission current Ie can be stabilized.

【0034】次に本発明の画像形成装置について述べ
る。
Next, the image forming apparatus of the present invention will be described.

【0035】画像形成装置に用いられる電子源基板は複
数の表面伝導型電子放出素子を基板上に配列することに
より形成される。
The electron source substrate used in the image forming apparatus is formed by arranging a plurality of surface conduction electron-emitting devices on the substrate.

【0036】表面伝導型電子放出素子の配列は表面伝導
型電子放出素子の一対の素子電極にそれぞれX方向配
線、Y方向配線を接続した単純マトリクス配置(以下マ
トリクス型配置電子源基板と呼ぶ)があげられる。
The surface conduction electron-emitting devices are arranged in a simple matrix arrangement (hereinafter referred to as a matrix-type arrangement electron source substrate) in which a pair of device electrodes of the surface conduction electron-emitting devices are connected with X-direction wiring and Y-direction wiring, respectively. can give.

【0037】以下この原理に基づき構成した電子源の構
成について、図7を用いて説明する。871は電子源基
板、872はX方向配線、873はY方向配線874は
表面伝導型電子放出素子、875は結線である。
The structure of the electron source constructed based on this principle will be described below with reference to FIG. 871 is an electron source substrate, 872 is an X-direction wiring, 873 is a Y-direction wiring 874 is a surface conduction electron-emitting device, and 875 is a connection.

【0038】同図において電子源基板871に用いる基
板は前述したガラス基板等であり、用途に応じて形状が
適宜設定される。m本のX方向配線872は、DX1、
DX2、・・・DXmからなり、Y方向配線873はD
Y1、DY2・・・DYnのn本の配線よりなる。
In the figure, the substrate used for the electron source substrate 871 is the above-mentioned glass substrate or the like, and its shape is appropriately set according to the application. The m X-direction wirings 872 are DX1,
DX2, ... DXm, and the Y-direction wiring 873 is D
It consists of n wirings Y1, DY2 ... DYn.

【0039】これらm本のX方向配線872とn本のY
方向配線873間は不図示の層間絶縁層により電気的に
分離されてマトリックス配線を構成する(m、nは共に
正の整数)。
These m X-direction wires 872 and n Y wires
The directional wirings 873 are electrically separated by an interlayer insulating layer (not shown) to form a matrix wiring (m and n are both positive integers).

【0040】不図示の層間絶縁層はX方向配線872を
形成した基板871の一部に所望の領域に形成される。
X方向配線872とY方向配線873はそれぞれ外部端
子として引き出される。
An interlayer insulating layer (not shown) is formed in a desired region on a part of the substrate 871 on which the X-direction wiring 872 is formed.
The X-direction wiring 872 and the Y-direction wiring 873 are drawn out as external terminals.

【0041】更に表面伝導型電子放出素子874の素子
電極(不図示)がm本のX方向配線872とn本のY方
向配線873と結線875によって電気的に接続されて
いる。
Further, the device electrodes (not shown) of the surface conduction electron-emitting device 874 are electrically connected to the m X-direction wirings 872 and the n Y-direction wirings 873 by the connection wires 875.

【0042】また詳しくは後述するが前記X方向配線8
72にはX方向に配列する表面伝導型電子放出素子87
4の行を入力信号に応じて走査するための走査信号を印
加するための不図示の走査信号発生手段と電気的に接続
されている。一方、Y方向配線873にはY方向に配列
する表面伝導型電子放出素子874の列の各列を入力信
号に応じて、変調するための変調信号を印加するための
不図示の変調信号発生手段と電気的に接続されている。
The X-direction wiring 8 will be described later in detail.
72 is a surface conduction electron-emitting device 87 arranged in the X direction.
It is electrically connected to a scanning signal generating means (not shown) for applying a scanning signal for scanning the four rows in accordance with the input signal. On the other hand, a modulation signal generating means (not shown) for applying a modulation signal for modulating each row of the surface conduction electron-emitting devices 874 arranged in the Y direction to the Y-direction wiring 873 according to an input signal. Is electrically connected to.

【0043】更に表面伝導型電子放出素子の各素子に印
加される駆動電圧は当該素子に印加される走査信号と変
調信号の差電圧として供給されるものである。
Further, the drive voltage applied to each element of the surface conduction electron-emitting device is supplied as a difference voltage between the scanning signal applied to the element and the modulation signal.

【0044】上記構成に置いて、単純なマトリクス配線
だけで個別の素子を選択して独立に駆動可能になる。
In the above structure, individual elements can be selected and driven independently by simple matrix wiring.

【0045】つぎに以上のようにして作成した単純マト
リクス配置の電子源を用いた画像形成装置について、図
8、図9及び図11を用いて説明する。図8は画像形成
装置の基本構成図であり、図9は蛍光膜、図11はNT
SC方式のテレビ信号に応じて表示をするための駆動回
路のブロック図を示し、その駆動回路を含む画像形成装
置を表す。
Next, an image forming apparatus using the electron source of the simple matrix arrangement created as described above will be described with reference to FIGS. 8, 9 and 11. 8 is a basic configuration diagram of the image forming apparatus, FIG. 9 is a fluorescent film, and FIG. 11 is NT.
The block diagram of the drive circuit for displaying according to the SC type | mold television signal is shown, and the image forming apparatus containing the drive circuit is shown.

【0046】図8において971は電子放出素子を基板
上に作成した電子源基板、981は電子源基板871を
固定したリアプレート、986はガラス基板983の内
面に蛍光膜984とメタルバック985等が形成された
フェースプレート、982は支持枠であり、リアプレー
ト981、支持枠982及びフェースプレート986を
フリットガラス等を塗布し、大気中あるいは窒素中で4
00〜500度で10分以上焼成することで封着して外
囲器988を構成する。
In FIG. 8, 971 is an electron source substrate having an electron-emitting device formed on the substrate, 981 is a rear plate to which the electron source substrate 871 is fixed, and 986 is a glass substrate 983 having a fluorescent film 984 and a metal back 985 on its inner surface. The formed face plate 982 is a support frame, and the rear plate 981, the support frame 982, and the face plate 986 are coated with frit glass or the like, and the surface of the rear plate 981, the support frame 982, and the face plate 986 is 4 in the atmosphere or nitrogen.
An envelope 988 is formed by sealing by baking at a temperature of 00 to 500 degrees for 10 minutes or more.

【0047】図8において974は図5における電子放
出部に相当する。972、973は表面伝導型電子放出
素子の一対の素子電極と接続されたX方向配線及びY方
向配線である。
Reference numeral 974 in FIG. 8 corresponds to the electron emitting portion in FIG. Reference numerals 972 and 973 denote an X-direction wiring and a Y-direction wiring connected to a pair of device electrodes of the surface conduction electron-emitting device.

【0048】外囲器988は、上述の如くフェースプレ
ート986、支持枠982、リアプレート981で外囲
器988を構成したが、リアプレート981は主に電子
源基板971の強度を補強する目的で設けられるため、
電子源基板971自体で十分な強度を持つ場合は別体の
リアプレート981は不要であり、電子源基板971に
直接支持枠982を封着し、フェースプレート986、
支持枠982、電子源基板971に直接支持枠982を
封着し、フェースプレート986、支持枠982、電子
源基板971にて外囲器988を構成してもよい。また
さらにはフェースプレート986、リアプレート981
間に、スペーサーとよばれる耐大気圧支持部材を設置す
ることで大気圧に対して十分な強度をもつ外囲器988
にすることもできる。
The envelope 988 comprises the face plate 986, the support frame 982, and the rear plate 981 as described above, and the rear plate 981 is mainly for the purpose of reinforcing the strength of the electron source substrate 971. Because it is provided,
If the electron source substrate 971 itself has sufficient strength, the separate rear plate 981 is not necessary, and the support frame 982 is directly sealed to the electron source substrate 971 and the face plate 986,
The support frame 982 may be directly sealed to the support frame 982 and the electron source substrate 971, and the face plate 986, the support frame 982, and the electron source substrate 971 may form an envelope 988. Furthermore, a face plate 986 and a rear plate 981
An envelope 988 having sufficient strength against atmospheric pressure by installing an atmospheric pressure resistant supporting member called a spacer between them.
You can also

【0049】図9中1092は蛍光体である。蛍光体1
092はモノクロームの場合は蛍光体のみからなるが、
カラーの蛍光膜の場合は蛍光体の配列によりブラックス
トライプあるいはブラックマトリクスなどと呼ばれる黒
色導電材1091と蛍光体1092とで構成される。ブ
ラックストライプ、ブラックマトリクスが設けられる目
的はカラー表示の場合、必要となる三原色蛍光体の各蛍
光体1092間の塗り分け部を黒くすることで混色等を
目立たなくすることと蛍光膜984における外光反射に
よるコントラストの低下を抑制することである。ブラッ
クストライプの材料としては、通常良く用いられている
黒鉛を主成分とする材料だけでなく、導電性があり、光
の透過及び反射が少ない材料でありばこれに限るもので
はない。
In FIG. 9, 1092 is a phosphor. Phosphor 1
In the case of monochrome, 092 consists only of phosphor,
In the case of a color fluorescent film, it is composed of a black conductive material 1091 and a fluorescent material 1092 called a black stripe or a black matrix depending on the arrangement of the fluorescent materials. In the case of a color display, the purpose of providing the black stripes and the black matrix is to make the mixed portions between the phosphors 1092 of the three primary color phosphors black so as to make the color mixture inconspicuous and the external light in the phosphor film 984. This is to suppress a decrease in contrast due to reflection. The material for the black stripe is not limited to the commonly used material containing graphite as a main component, but is not limited to this as long as it is a material having conductivity and little light transmission and reflection.

【0050】ガラス基板983に蛍光体を塗布する方法
はモノクローム、カラーによらず沈殿法や印刷法が用い
られる。
As a method for applying the phosphor to the glass substrate 983, a precipitation method or a printing method is used regardless of monochrome or color.

【0051】また蛍光膜984(図8)の内面側には通
常メタルバック985(図9)が設けられる。メタルバ
ックの目的は蛍光体の発行のうち内面側への光をフェー
スプレート986側へ鏡面反射することにより輝度を向
上すること、電子ビーム加速電圧を印加するための電極
として作用すること、外囲器内で発生した負イオンの衝
突によるダメージからの蛍光体の保護等である。メタル
バックは蛍光膜作成後、蛍光膜の内面側表面の平滑化処
理(通常フィルミングと呼ばれる)を行い、その後Al
を真空蒸着等で堆積することで作製できる。
A metal back 985 (FIG. 9) is usually provided on the inner surface of the fluorescent film 984 (FIG. 8). The purpose of the metal back is to improve the brightness by specularly reflecting the light to the inner surface side of the emission of the phosphor to the face plate 986 side, to act as an electrode for applying an electron beam acceleration voltage, This is to protect the phosphor from the damage caused by the collision of negative ions generated inside the container. For the metal back, after the phosphor film is formed, the inner surface of the phosphor film is smoothed (usually called filming), and then Al
Can be produced by depositing by vacuum evaporation or the like.

【0052】フェースプレート986には、更に蛍光膜
984の導電性を高めるため蛍光膜984の外面側に透
明電極(不図示)を設けてもよい。
The face plate 986 may be provided with a transparent electrode (not shown) on the outer surface side of the fluorescent film 984 in order to further enhance the conductivity of the fluorescent film 984.

【0053】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させなくてはならず十分
な位置合わせを行なう必要がある。
When the above-mentioned sealing is performed, in the case of color, it is necessary to make the respective color phosphors correspond to the electron-emitting devices and to perform sufficient alignment.

【0054】外囲器988は不図示の排気管を通じ、1
-7torr程度の真空度にされ、封止がおこなわれ
る。また外囲器988の封止後の真空度を維持するため
にゲッター処理を行なう場合もある。これは外囲器98
8の封止を行う直前あるいは封止後に抵抗過熱あるいは
高周波過熱等の過熱法により、外囲器988内の所定の
位置(不図示)に配置されたゲッターを過熱し、蒸着膜
を形成する処理である。ゲッターは通常Ba等が主成分
であり、該蒸着膜の吸着作用により、例えば1×10-5
torr乃至は1×10-7torrの真空度を維持する
ものである。尚、表面伝導型電子放出素子のフォーミン
グ以降の工程は適宜設定される。
The envelope 988 is provided through an exhaust pipe (not shown)
The degree of vacuum is set to about 0 -7 torr and sealing is performed. In addition, a getter process may be performed to maintain the degree of vacuum after the envelope 988 is sealed. This is the envelope 98
A process for heating a getter arranged at a predetermined position (not shown) in the envelope 988 by a heating method such as resistance heating or high-frequency heating immediately before or after the sealing of No. 8 to form a vapor deposition film. Is. The getter usually has Ba as a main component, and due to the adsorption action of the deposited film, for example, 1 × 10 −5
The degree of vacuum of torr or 1 × 10 −7 torr is maintained. The steps after forming the surface conduction electron-emitting device are appropriately set.

【0055】次に、単純マトリクス配置型基板を有する
電子源を用いて構成した画像形成装置を、NTSC方式
のテレビ信号に基づきテレビジョン表示を行う為の駆動
回路の概略構成を図11のブロック図を用いて説明す
る。1101は前記表示パネルであり、また1102は
走査回路、1103は制御回路、1104はシフトレジ
スタ、1105はラインメモリ1106は同期信号分離
回路、1107は変調信号発生器、VxおよびVaは直
流電圧源である。
Next, the block diagram of FIG. 11 is a schematic diagram of a drive circuit for performing television display on an image forming apparatus constructed by using an electron source having a simple matrix arrangement type substrate based on an NTSC television signal. Will be explained. 1101 is the display panel, 1102 is a scanning circuit, 1103 is a control circuit, 1104 is a shift register, 1105 is a line memory 1106 is a sync signal separation circuit, 1107 is a modulation signal generator, and Vx and Va are DC voltage sources. is there.

【0056】以下、各部の機能を説明するがまず表示パ
ネル1101は端子Dox1ないしDoxmおよび端子
DoylないしDoynおよび高圧端子Hvを介して外
部の電気回路と接続している。このうち端子Doxlな
いしDoxmには前記表示パネル内に設けられている電
子源、すなわちM行N列の行列状にマトリクス配線され
た表面伝導型電子放出素子群を一行(N素子)ずつ順次
駆動してゆく為の走査信号が印加される。
The functions of the respective parts will be described below. First, the display panel 1101 is connected to an external electric circuit via the terminals Dox1 to Doxm, the terminals Doyl to Doyn and the high voltage terminal Hv. Among them, the terminals Doxl to Doxm sequentially drive the electron sources provided in the display panel, that is, the surface conduction electron-emitting device groups arranged in a matrix of M rows and N columns matrix by row (N elements). A scanning signal for application is applied.

【0057】一方、端子DylないしDynには前記走
査信号により選択された一行の表面伝導型電子放出素子
の各素子の出力電子ビームを制御する為の変調信号が印
加される。また高圧端子Hvには直流電圧源Vaより、
例えば10K[V]の直流電圧が供給されるが、これは
表面伝導型電子放出素子より出力される電子ビームにに
蛍光体を励起するのに十分なエネルギーを付与する為の
加速電圧である。
On the other hand, a modulation signal for controlling the output electron beam of each element of the surface conduction electron-emitting devices of one row selected by the scanning signal is applied to the terminals Dyl to Dyn. Further, from the DC voltage source Va to the high voltage terminal Hv,
For example, a DC voltage of 10 K [V] is supplied, which is an accelerating voltage for imparting sufficient energy to excite the phosphor to the electron beam output from the surface conduction electron-emitting device.

【0058】次に走査回路1102について説明する。
同回路は内部にM個のスイッチング素子を備えるもので
(図中、SlないしSmで模式的に示している)、各ス
イッチング素子は直流電圧源Vxの出力電圧もしくは0
[V](グランドレベル)のいずれか一方を選択し、表
示パネル1101の端子DxlないしDxmと電気的に
接続するものである。SlないしSmの各スイッチング
素子は制御回路1103が出力する制御信号Tscan
に基づいて動作するものだが実際には例えばFETのよ
うなスイッチング素子を組み合わせる事により構成する
事が可能である。
Next, the scanning circuit 1102 will be described.
The circuit is provided with M switching elements inside (schematically shown by S1 to Sm in the figure), and each switching element is an output voltage of the DC voltage source Vx or 0.
One of [V] (ground level) is selected and electrically connected to the terminals Dxl to Dxm of the display panel 1101. Each of the switching elements Sl to Sm has a control signal Tscan output from the control circuit 1103.
However, in practice, it can be constructed by combining switching elements such as FETs.

【0059】尚、前記直流電圧源Vxは前記表面伝導型
電子放出素子の特性(電子放出しきい値電圧)に基づき
走査されていない素子に印加される駆動電圧が電子放出
しきい値電圧以下となるような一定電圧を出力するよう
設定されている。
It should be noted that the DC voltage source Vx is such that the driving voltage applied to an unscanned element is equal to or lower than the electron emission threshold voltage based on the characteristics (electron emission threshold voltage) of the surface conduction electron-emitting element. It is set to output a constant voltage such that

【0060】また制御回路1103は外部より入力する
画像信号に基づいて適切な表示が行なわれるように各部
の動作を整合させる働きをもつものである。次に説明す
る同期信号分離回路1106より送られる同期信号Ts
yncに基づいて各部に対してTscan、Tsftお
よびTmryの各制御信号を発生する。
Further, the control circuit 1103 has a function of matching the operation of each part so that an appropriate display is performed based on an image signal inputted from the outside. The synchronization signal Ts sent from the synchronization signal separation circuit 1106 described below
The control signals of Tscan, Tsft, and Tmry are generated for each unit based on the sync.

【0061】同期信号分離回路1106は外部から入力
されるNTSC方式のテレビ信号から同期信号成分と輝
度信号成分とを分離する為の回路で周波数分離(フィル
ター)回路を用いれば構成できるものである。同期信号
分離回路1106により分離された同期信号は良く知ら
れるように垂直同期信号と水平同期信号より成るが、こ
こでは説明の便宜上Tsync信号として図示した。一
方、前記テレビ信号から分離された画像の輝度信号成分
を便宜上DATA信号と表すが同信号はシフトレジスタ
1104に入力される。
The sync signal separation circuit 1106 is a circuit for separating the sync signal component and the luminance signal component from the NTSC system television signal input from the outside, and can be constructed by using a frequency separation (filter) circuit. The sync signal separated by the sync signal separation circuit 1106 is composed of a vertical sync signal and a horizontal sync signal, as is well known, but it is shown here as a Tsync signal for convenience of description. On the other hand, the luminance signal component of the image separated from the television signal is referred to as a DATA signal for convenience, but the signal is input to the shift register 1104.

【0062】シフトレジスタ1104は時系列的にシリ
アルに入力される前記DATA信号を画像の1ライン毎
にシリアル/パラレル変換するためのもので前記制御回
路1103より送られる制御信号Tsftに基づいて動
作する。(すなわち制御信号Tsftは、シフトレジス
タ1104のシフトロックであると言い換えても良
い。)シリアル/パラレル変換された画像1ライン分
(電子放出素子N素子分の駆動データに相当する)のデ
ータはIdl乃至IdnのN個の並列信号として前記シ
フトレジスタ1104より出力される。
The shift register 1104 is for serially / parallel converting the DATA signals serially input in time series for each line of the image, and operates based on the control signal Tsft sent from the control circuit 1103. . (That is, the control signal Tsft may be rephrased as a shift lock of the shift register 1104.) The data of one line of the serial / parallel-converted image (corresponding to the drive data of N electron-emitting devices) is Idl. To Idn are output from the shift register 1104 as N parallel signals.

【0063】ラインメモリ1105は画像1ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路1103より送られる制御信号Tmryに
したがって適宜IdlないしIdnの内容を記憶する。
記憶された内容はIdlないしIdnとして出力され変
調信号発生器1107に入力される。
The line memory 1105 is a storage device for storing data for one line of an image for a required time, and stores the contents of Idl to Idn in accordance with the control signal Tmry sent from the control circuit 1103.
The stored contents are output as Idl to Idn and input to the modulation signal generator 1107.

【0064】変調信号発生器1107は前記画像データ
IdlないしIdnの各々に応じて表面伝導型電子放出
素子の各々を適切に駆動変調する為の信号源で、その出
力信号は端子DoylないしDoynを通じて表示パネ
ル1101内の表面伝導型電子放出素子に印加される。
The modulation signal generator 1107 is a signal source for appropriately driving and modulating each of the surface conduction electron-emitting devices according to each of the image data Idl to Idn, and its output signal is displayed through terminals Doyl to Doyn. It is applied to the surface conduction electron-emitting device in the panel 1101.

【0065】前述したように本発明に関わる電子放出素
子は放出電流Ieに対して以下の基本特性を有してい
る。すなわち前述したように電子放出には明確なしきい
値電圧Vthがあり、Vth以上の電圧を印加された時
のみ電子放出が生じる。
As described above, the electron-emitting device according to the present invention has the following basic characteristics with respect to the emission current Ie. That is, as described above, electron emission has a clear threshold voltage Vth, and electron emission occurs only when a voltage equal to or higher than Vth is applied.

【0066】また電子放出しきい値以上の電圧に対して
は素子への印加電圧の変化に応じて放出電流も変化して
ゆく。尚、電子放出素子の材料や構成、製造方法を変え
る事により電子放出しきい値電圧Vthの値や印加電圧
に対する放出電流の変化の度合いが変わる場合もある
が、いずれにしても以下のような事がいえる。
Further, for a voltage above the electron emission threshold value, the emission current also changes according to the change in the voltage applied to the device. The value of the electron emission threshold voltage Vth and the degree of change of the emission current with respect to the applied voltage may be changed by changing the material, configuration, and manufacturing method of the electron emitting element. I can say things.

【0067】すなわち、本素子にパルス状の電圧を印加
する場合、例えば電子放出閾値以下の電圧を印加しても
電子放出は生じないが電子放出閾値以上の電圧を印加す
る場合には電子ビームが出力される。その際、第一には
パルスの波高値Vmを変化させる事により出力電子ビー
ムの強度を制御する事が可能である。第二には、パルス
の幅Pwを変化させる事により出力される電子ビームの
電荷の総量を制御する事が可能である。
That is, when a pulsed voltage is applied to this element, for example, electron emission does not occur even if a voltage below the electron emission threshold is applied, but when a voltage above the electron emission threshold is applied, the electron beam is Is output. At that time, first, it is possible to control the intensity of the output electron beam by changing the peak value Vm of the pulse. Second, it is possible to control the total amount of charges of the electron beam output by changing the pulse width Pw.

【0068】したがって、入力信号に応じて電子放出素
子を変調する方式としては、電圧変調方式、パルス幅変
調方式等があげられ、電圧変調方式を実施するには変調
信号発生器1107としては一定の長さの電圧パルスを
発生するが入力されるデータに応じて適宜パルスの波高
値を変調するような電圧変調方式の回路を用いる。
Therefore, as a method of modulating the electron-emitting device according to the input signal, there are a voltage modulation method, a pulse width modulation method and the like. To implement the voltage modulation method, the modulation signal generator 1107 is fixed. A circuit of a voltage modulation system is used that generates a voltage pulse of a length but appropriately modulates the peak value of the pulse according to the input data.

【0069】またパルス幅変調方式を実施するには変調
信号発生器1107としては、一定の波高値の電圧パル
スを発生するが入力されるデータに応じて適宜電圧パル
スの幅を変調するようなパルス幅変調方式の回路を用い
るものである。
In order to implement the pulse width modulation method, the modulation signal generator 1107 generates a voltage pulse having a constant peak value, but a pulse for appropriately modulating the width of the voltage pulse according to the input data. A width modulation type circuit is used.

【0070】以上に説明した一連の動作により本発明の
画像表示装置は表示パネル1101を用いてテレビジョ
ンの表示を行える。尚、上記説明中特に記載しなかった
がシフトレジスタ1104やラインメモリ1105はデ
ジタル信号式のものでもアナログ信号式のものでも差し
支えなく、要は画像信号のシリアル/パラレル変換や記
憶が所定の速度で行われればよい。
Through the series of operations described above, the image display device of the present invention can display television using the display panel 1101. Although not particularly described in the above description, the shift register 1104 and the line memory 1105 may be digital signal type or analog signal type, and the point is that serial / parallel conversion and storage of image signals are performed at a predetermined speed. It should be done.

【0071】デジタル信号式を用いる場合には同期信号
分離回路1106の出力信号DATAをデジタル信号化
する必要があるが、これは1106の出力部にA/D変
換器を備えれば可能である。また、これと関連してライ
ンメモリ1105の出力信号がデジタル信号かアナログ
信号かにより、変調信号発生器1107に用いられる回
路が若干異なったものとなる。
When the digital signal type is used, it is necessary to convert the output signal DATA of the sync signal separation circuit 1106 into a digital signal, which can be achieved by providing an A / D converter at the output section of 1106. Further, in connection with this, the circuit used for the modulation signal generator 1107 is slightly different depending on whether the output signal of the line memory 1105 is a digital signal or an analog signal.

【0072】まずデジタル信号の場合について述べる。
電圧変調方式においては変調信号発生器1107には、
例えばよく知られるD/A変換回路を用い、必要に応じ
て増幅回路などを付け加えればよい。
First, the case of digital signals will be described.
In the voltage modulation method, the modulation signal generator 1107 has
For example, a well-known D / A conversion circuit may be used, and an amplification circuit or the like may be added as needed.

【0073】またパルス幅変調方式の場合、変調信号発
生器1107は、例えば高速の発振器および発振器の出
力する波数を計数する計数器(カウンタ)および計数器
の出力値と前記メモリの出力値を比較する比較器(コン
パレータ)を組み合わせた回路を用いることにより構成
できる。必要に応じて比較器の出力するパルス幅変調さ
れた変調信号を表面伝導型電子放出素子の駆動電圧にま
で電圧増幅するための増幅器を付け加えてもよい。
In the case of the pulse width modulation method, the modulation signal generator 1107 compares the output value of the memory with the output value of the counter and the counter for counting the number of waves output from the oscillator, for example. It can be configured by using a circuit in which comparators (comparators) are combined. If necessary, an amplifier for voltage-amplifying the pulse-width-modulated modulation signal output from the comparator up to the drive voltage of the surface conduction electron-emitting device may be added.

【0074】次にアナログ信号の場合について述べる。
電圧変調方式においては変調信号発生器1107には、
例えばよく知られるオペアンプなどを用いた増幅回路を
用いればよく、必要に応じてレベルシフト回路などを付
け加えてもよい。またパルス幅変調方式の場合には例え
ばよく知られた電圧制御型発振回路(VCO)を用れば
よく、必要に応じて表面伝導型電子放出素子の駆動電圧
にまで電圧増幅するための増幅器を付け加えてもよい。
Next, the case of an analog signal will be described.
In the voltage modulation method, the modulation signal generator 1107 has
For example, a well-known amplifier circuit using an operational amplifier may be used, and a level shift circuit or the like may be added if necessary. In the case of the pulse width modulation method, for example, a well-known voltage controlled oscillation circuit (VCO) may be used, and an amplifier for amplifying the voltage to the drive voltage of the surface conduction electron-emitting device may be used if necessary. May be added.

【0075】以上のように完成した画像表示装置におい
て、こうして各電子放出素子には、容器外端子Doxl
ないしDoxm、DoylないしDoynを通じ、電圧
を印加することにより、電子放出させ、高圧端子Hvを
通じ、メタルバック、あるいは透明電極(不図示)に高
圧を印加し、電子ビームを加速し、蛍光膜84に衝突さ
せ、励起・発光させることで画像を表示することができ
る。
In the image display device completed as described above, each electron-emitting device is thus provided with the external terminal Doxl of the container.
To Doxm and Doyl to Doyn to apply a voltage to emit electrons, and a high voltage is applied to the metal back or a transparent electrode (not shown) through the high voltage terminal Hv to accelerate the electron beam and cause the fluorescent film 84 to move. An image can be displayed by colliding, exciting and emitting light.

【0076】以上述べた構成は、表示等に用いられる好
適な画像形成装置を作製する上で必要な概略構成であ
り、例えば各部材の材料等、詳細な部分は上述内容に限
られるものではなく、画像形成装置の用途に適するよう
適宜選択する。また、入力信号例として、NTSC方式
をあげたが、これに限るものでなく、PAL、SECA
M方式などの諸方式でもよく、また、これよりも、多数
の走査線からなるTV信号(例えば、MUSE方式をは
じめとする高品位TV)方式でもよい。
The structure described above is a schematic structure necessary for manufacturing a suitable image forming apparatus used for display and the like, and the detailed parts such as the material of each member are not limited to the above contents. , Is appropriately selected to suit the application of the image forming apparatus. Further, although the NTSC system is given as an example of the input signal, the input signal is not limited to this, and PAL, SECA
Various methods such as the M method may be used, or a TV signal (for example, a high-definition TV such as the MUSE method) including a number of scanning lines may be used.

【0077】また本発明によればテレビジョン放送の表
示装置のみならずテレビ会議システム、コンピューター
等の表示装置に適した画像形成装置を提供することがで
きる。さらには感光性ドラム等で構成された光プリンタ
ーとしての画像形成装置としても用いることもできる。
Further, according to the present invention, it is possible to provide an image forming apparatus suitable for not only a display device for television broadcasting but also a display device such as a video conference system and a computer. Further, it can be used as an image forming apparatus as an optical printer including a photosensitive drum or the like.

【0078】[0078]

【実施例】次に、本発明に従う電子源基板の2つの実施
例について、図1および図2を参照して説明する。
EXAMPLES Two examples of the electron source substrate according to the present invention will be described below with reference to FIGS.

【0079】図1および図2は断面図によって電子源基
板の作製工程を示しており、最終工程に完成した電子源
基板の平面図と断面図、すなわち本発明の実施例の電子
源基板の構成が示されている。
FIGS. 1 and 2 show the steps of manufacturing the electron source substrate by sectional views. The plan view and the sectional view of the electron source substrate completed in the final step, that is, the constitution of the electron source substrate of the embodiment of the present invention. It is shown.

【0080】[0080]

【実施例1】本発明による電子源基板の第1の実施例の
作製方法について図1によって説明する。 工程−a 清浄化した青板ガラス101上に真空蒸着法、リフトオ
フ法を用いてCr/Cu/Cr(300A/7000A
/300A)からなる下部配線102を所望の位置に形
成する。 工程−b つぎに、スパッタ法、ホトリソグラフィ法、ドライエッ
チング法を用いて、SiO2(10000A)からなる
層間絶縁層103を所望の位置に形成する。 工程−c スパッタ法、ホトリソグラフィ法、ドライエッチング法
を用いて、Ti/Pt(50A/500A)からなる素
子電極104を所望の位置に形成する。 工程−d その後、リフトオフ法、真空蒸着法を用いて、Cr/A
u(300A/10000A)を上部配線105形成位
置および接続配線106形成位置に形成する。 工程−e つぎに、電子放出部形成薄膜、上部配線、および接続配
線形成位置にレジストを配置し、ドライエッチング法に
よりその他の部分のSiO2を除去する。 工程−f その後、有機Pd(ccp4230奥野製薬(株)社
製)をスプレー塗布、焼成して、フォトリソグラフィー
法、ドライエッチング法を用いて所望の位置に主元素と
してPdよりなる微粒子からなる電子放出部形成薄膜1
07を形成する。このようにして作製した電子放出部形
成薄膜にフォーミング処理を施して電子放出部を形成
し、電子源基板を作製する。
[Embodiment 1] A method of manufacturing an electron source substrate according to a first embodiment of the present invention will be described with reference to FIG. Step-a Cr / Cu / Cr (300A / 7000A) is formed on the cleaned soda-lime glass 101 using a vacuum deposition method and a lift-off method.
The lower wiring 102 made of / 300A) is formed at a desired position. Step-b Next, the interlayer insulating layer 103 made of SiO2 (10000A) is formed at a desired position by using a sputtering method, a photolithography method, and a dry etching method. Step-c A device electrode 104 made of Ti / Pt (50A / 500A) is formed at a desired position by using a sputtering method, a photolithography method, and a dry etching method. Step-d After that, using the lift-off method and the vacuum deposition method, Cr / A
u (300 A / 10000 A) is formed at the upper wiring 105 forming position and the connecting wiring 106 forming position. Step-e Next, a resist is arranged at the electron emitting portion forming thin film, the upper wiring, and the connection wiring forming position, and SiO2 in other portions is removed by a dry etching method. Step-f After that, organic Pd (ccp4230 manufactured by Okuno Chemical Industries Co., Ltd.) is spray-coated and baked, and an electron emission consisting of fine particles of Pd as a main element at a desired position is formed by a photolithography method and a dry etching method. Part forming thin film 1
07 is formed. The electron emitting portion forming thin film thus formed is subjected to a forming process to form an electron emitting portion, and an electron source substrate is produced.

【0081】このようにして得られた表面伝導型電子放
出素子を有する単純マトリクス配置型電子源基板を用
い、画像形成装置を作製することができる。
An image forming apparatus can be manufactured by using the simple matrix arrangement type electron source substrate having the surface conduction type electron emitting device thus obtained.

【0082】図1の工程f(最終工程)に示す電子源基
板を図3に示す従来例の電子源基板と比較すれば、図3
に示されるような、各電子放出素子の電子放出部形成薄
膜、素子電極および接続配線の周辺の絶縁層は除去され
ており、図1の工程fにおいては絶縁層が殆んど見当た
らなくなっている。(なお、図3の電子源基板は、図1
において工程eが含まれていない場合に相当する。)
Comparing the electron source substrate shown in step f (final step) of FIG. 1 with the conventional electron source substrate shown in FIG.
The insulating layer around the electron-emitting portion forming thin film of each electron-emitting device, the device electrode and the connection wiring as shown in FIG. 1 is removed, and the insulating layer is almost absent in step f of FIG. . (Note that the electron source substrate of FIG.
This corresponds to the case where step e is not included in. )

【0083】[0083]

【実施例2】本発明による電子源基板の第2の実施例の
作製工程は図2に示されている。 工程−a 清浄化した青板ガラス201上に真空蒸着法、リフトオ
フ法を用いてCr/Cu/Cr(300A/7000A
/300A)からなる下部配線202を所望の位置に形
成する。 工程−b つぎに、スパッタ法、ホトリソグラフィ法、ドライエッ
チング法を用いて、SiO2(10000A)からなる
層間絶縁層203を所望の位置に形成する。 工程−c スパッタ法、ホトリソグラフィ法、ドライエッチング法
を用いて、Ti/Pt(50A/500A)からなる素
子電極204を所望の位置に形成する。 工程−d その後、リフトオフ法、真空蒸着法を用いて、Cr/A
u(300A/10000A)を上部配線205形成位
置および接続配線206形成位置に形成する。 工程−e その後の電子放出部形成用薄膜207の形成およびフォ
ーミング処理による電子放出部の形成については実施例
1と同様である。この場合も、電子放出部形成薄膜、素
子電極および接続流配線の周辺においては、絶縁層が殆
ど露出せず、下部配線が見えるようになっている。
Second Embodiment The manufacturing process of the second embodiment of the electron source substrate according to the present invention is shown in FIG. Step-a Cr / Cu / Cr (300A / 7000A) on the cleaned soda-lime glass 201 using a vacuum deposition method and a lift-off method.
The lower wiring 202 made of / 300A) is formed at a desired position. Step-b Next, the interlayer insulating layer 203 made of SiO2 (10000A) is formed at a desired position by using a sputtering method, a photolithography method, and a dry etching method. Step-c The element electrode 204 made of Ti / Pt (50A / 500A) is formed at a desired position by using a sputtering method, a photolithography method, and a dry etching method. Step-d After that, using the lift-off method and the vacuum deposition method, Cr / A
u (300 A / 10000 A) is formed at the upper wiring 205 formation position and the connection wiring 206 formation position. Step-e Subsequent formation of the electron emission portion forming thin film 207 and formation of the electron emission portion by the forming process are the same as in the first embodiment. Also in this case, the insulating layer is barely exposed in the periphery of the electron emission portion forming thin film, the device electrode, and the connection flow line, and the lower wiring can be seen.

【0084】[0084]

【発明の効果】電子源基板を構成する表面伝導型電子放
出素子の電子放出部の周辺に絶縁層が露出するのを避け
ることにより、各電子源基板から放出される電子ビーム
の広がりの大きさおよび変動を抑えることが可能とな
り、このような電子源基板を用いる画像形成装置におい
ては比較的精細かつ安定した表示画像が得られる効果が
ある。
EFFECTS OF THE INVENTION By avoiding exposing the insulating layer around the electron emitting portion of the surface conduction electron-emitting device that constitutes the electron source substrate, the spread of the electron beam emitted from each electron source substrate can be increased. In addition, it is possible to suppress fluctuations, and it is possible to obtain a relatively fine and stable display image in an image forming apparatus using such an electron source substrate.

【図面の簡単な説明】[Brief description of drawings]

【0085】[0085]

【図1】本発明による電子源基板の第1の実施例および
その作製工程を示す図である。
FIG. 1 is a diagram showing a first embodiment of an electron source substrate according to the present invention and a manufacturing process thereof.

【0086】[0086]

【図2】本発明による電子源基板の第2の実施例および
その作製工程を示す図である。
FIG. 2 is a diagram showing a second embodiment of an electron source substrate according to the present invention and a manufacturing process thereof.

【0087】[0087]

【図3】従来の電子源基板の構成例である。FIG. 3 is a configuration example of a conventional electron source substrate.

【0088】[0088]

【図4】典型的素子構成図である。FIG. 4 is a typical device configuration diagram.

【0089】[0089]

【図5】本発明の基本的な表面伝導型電子放出素子の構
成を示す模式図的平面図(a)および断面図(b)であ
る。
FIG. 5 is a schematic plan view (a) and a sectional view (b) showing the configuration of a basic surface conduction electron-emitting device of the present invention.

【0090】[0090]

【図6】本発明の通電フォーミングの電圧波形の一例で
ある。
FIG. 6 is an example of a voltage waveform of energization forming according to the present invention.

【0091】[0091]

【図7】単純マトリクス配置の電子源FIG. 7: Electron source with simple matrix arrangement

【0092】[0092]

【図8】画像形成装置の概略構成図FIG. 8 is a schematic configuration diagram of an image forming apparatus.

【0093】[0093]

【図9】蛍光膜FIG. 9: Fluorescent film

【0094】[0094]

【図10】NTSC方式のテレビ信号に応じて表示を行
なうための駆動回路のブロック図、その駆動回路を有す
る画像表示装置
FIG. 10 is a block diagram of a drive circuit for displaying according to an NTSC television signal, and an image display device having the drive circuit.

【0095】[0095]

【符号の説明】[Explanation of symbols]

101 青板ガラス 102 下部配線 103 層間絶縁層 104 素子電極 105 上部配線 106 接続配線 107 電子放出部形成膜 201 青板ガラス 202 下部配線 203 層間絶縁層 204 素子電極 205 上部配線 206 接続配線 207 電子放出部形成薄膜 301 絶縁製基板 302 下部配線 303 層間絶縁層 304 素子電極 305 上部配線 306 接続配線 307 電子放出部形成薄膜 401 基板 402、403、404 導電製薄膜 405 電子放出部 501 基板 502、503 素子電極 504 導電製薄膜 505 電子放出部 871 電子源基板 872 X方向配線 873 Y方向配線 874 表面伝導型電子放出素子 875 結線 981 リアプレート 982 支持枠 983 ガラス基板 984 蛍光膜 985 メタルバック 986 フェースプレート 987 高圧端子 988 外囲器 1091 黒色導電材 1092 蛍光体 1093 ガラス基板 1104 シフトレジスタ 1105 ラインメモリ 1106 同期信号分離回路 1107 変調信号発生器,Vx及びVa,直流電圧
源 1210 電子源基板 1211 電子放出素子 1212 Dx1〜Dx10は前記電子放出素子を配
線するための共通配線 1220 グリッド電極 1221 電子が通過するため空孔 1222 Doxl、Dox2...Doxmよりな
る容器外端子 1223 グリッド電極1320と接続されたG1,
G2,...Gnからなる容器外端子 1324 電子源基板
Reference Signs List 101 blue plate glass 102 lower wiring 103 interlayer insulating layer 104 element electrode 105 upper wiring 106 connection wiring 107 electron emission portion forming film 201 blue glass glass 202 lower wiring 203 interlayer insulating layer 204 element electrode 205 upper wiring 206 connection wiring 207 electron emission portion forming thin film 301 Insulating Substrate 302 Lower Wiring 303 Interlayer Insulating Layer 304 Element Electrode 305 Upper Wiring 306 Connection Wiring 307 Electron Emitting Part Forming Thin Film 401 Substrate 402, 403, 404 Conductive Thin Film 405 Electron Emitting Part 501 Substrate 502, 503 Element Electrode 504 Conductive Thin film 505 Electron emission portion 871 Electron source substrate 872 X-direction wiring 873 Y-direction wiring 874 Surface conduction electron-emitting device 875 Connection 981 Rear plate 982 Support frame 983 Glass substrate 984 Fluorescent film 985 Metal bag 986 Face plate 987 High voltage terminal 988 Enclosure 1091 Black conductive material 1092 Fluorescent substance 1093 Glass substrate 1104 Shift register 1105 Line memory 1106 Synchronous signal separation circuit 1107 Modulation signal generator, Vx and Va, DC voltage source 1210 Electron source substrate 1211 Electronic Emitting elements 1212 Dx1 to Dx10 are common wirings 1220 for wiring the electron emitting elements 1220 Grid electrodes 1221 Holes for passing electrons 1222 Doxl, Dox2. . . Doxm outer terminal 1223 G1, connected to grid electrode 1320
G2 ,. . . Outer container terminal made of Gn 1324 Electron source substrate

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 基板上に複数の表面伝導形電子放出素子
が整列配置され、前記各電子放出素子における電子放出
部を形成する薄膜を挟んで対向する一対の素子電極のう
ち、一方の素子電極は前記基板上の絶縁層の上面に沿う
上部配線と接続され、他方の素子電極は前記絶縁層を縦
貫する接続配線を経て該絶縁層の下面に沿う下部配線と
接続される電子源基板において、 前記絶縁層が前記電子放出部の周辺において前記電子源
基板の表面に露出していないことを特徴とする電子源基
板。
1. A plurality of surface conduction electron-emitting devices are arranged in an array on a substrate, and one of a pair of device electrodes facing each other with a thin film forming an electron-emitting portion of each of the electron-emitting devices sandwiched therebetween. Is connected to the upper wiring along the upper surface of the insulating layer on the substrate, the other element electrode is connected to the lower wiring along the lower surface of the insulating layer through the connection wiring that penetrates the insulating layer, The electron source substrate, wherein the insulating layer is not exposed on the surface of the electron source substrate around the electron emitting portion.
【請求項2】 請求項1に記載の前記電子源基板を用い
ることを特徴とする画像形成装置。
2. An image forming apparatus using the electron source substrate according to claim 1.
JP506896A 1996-01-16 1996-01-16 Electron source substrate and image forming device Pending JPH09198999A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP506896A JPH09198999A (en) 1996-01-16 1996-01-16 Electron source substrate and image forming device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP506896A JPH09198999A (en) 1996-01-16 1996-01-16 Electron source substrate and image forming device

Publications (1)

Publication Number Publication Date
JPH09198999A true JPH09198999A (en) 1997-07-31

Family

ID=11601080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP506896A Pending JPH09198999A (en) 1996-01-16 1996-01-16 Electron source substrate and image forming device

Country Status (1)

Country Link
JP (1) JPH09198999A (en)

Similar Documents

Publication Publication Date Title
US6617773B1 (en) Electron-emitting device, electron source, and image-forming apparatus
JP3062987B2 (en) Manufacturing method of electron source and image forming apparatus
JPH08185818A (en) Electron source, image forming device using this electron source, manufacture of this electron source and manufacture of this image forming device
JP3226428B2 (en) Image forming device
JP3397520B2 (en) Electron source, display panel, image forming apparatus, and manufacturing method thereof
JP3744978B2 (en) Image forming apparatus
JP3347569B2 (en) Flat plate type image forming apparatus
JPH08162001A (en) Electron source substrate, electron source, image forming device and manufacture
JPH08248921A (en) Electron beam generating device and image forming device using the same
JP3408065B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP3402891B2 (en) Electron source and display panel
JP3423524B2 (en) Method for manufacturing electron-emitting device
JP3372715B2 (en) Image forming device
JPH08167394A (en) Image forming device and its manufacture
JP3397468B2 (en) Method of manufacturing electron source substrate and image forming apparatus
JP3226442B2 (en) Image forming device
JPH09198999A (en) Electron source substrate and image forming device
JP3524278B2 (en) Image forming device
JP3437337B2 (en) Method of manufacturing surface conduction electron-emitting device
JP3313905B2 (en) Method of manufacturing image forming apparatus
JP3372731B2 (en) Image forming device
JPH09277586A (en) Electron source, image forming device and manufacture thereof
JPH08162009A (en) Electron emission element, election source using it, image forming device and manufacture
JPH09330676A (en) Electron emitting element, electron source, and image forming device
JPH11306959A (en) Electron emitting element, electron source, image forming device, and their manufacture