JPH089187A - Correction circuit for horizontal cross distortion - Google Patents

Correction circuit for horizontal cross distortion

Info

Publication number
JPH089187A
JPH089187A JP15953594A JP15953594A JPH089187A JP H089187 A JPH089187 A JP H089187A JP 15953594 A JP15953594 A JP 15953594A JP 15953594 A JP15953594 A JP 15953594A JP H089187 A JPH089187 A JP H089187A
Authority
JP
Japan
Prior art keywords
horizontal
capacitor
circuit
current
clamp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15953594A
Other languages
Japanese (ja)
Inventor
Shigeru Kashiwagi
茂 柏木
Nobuyoshi Yamagishi
信義 山岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP15953594A priority Critical patent/JPH089187A/en
Publication of JPH089187A publication Critical patent/JPH089187A/en
Pending legal-status Critical Current

Links

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Details Of Television Scanning (AREA)

Abstract

PURPOSE:To obtain the correction circuit for horizontal cross distortion in which sure clamping action is obtained with small power without increasing the capacitance of a charge/discharge capacitor. CONSTITUTION:As a charging current Ich is obtained at a portion where a pattern tends to be shifted to the right while a discharging current Ids is obtained at a portion where a pattern tends to be shifted to the left, one terminal of a capacitor 13 is grounded through a clamp diode 14 or a clamp transistor(TR) 15 without failure at the point of time of each of tips of parabolic waves. Thus, a clamp action is always produced for each horizontal blanking time and a parabolic voltage Vs2 across the clamp diode 14 is not floated positively, resulting that a horizontal deflection coil current Iy is made stable thereby suppressing horizontal cross distortion of an image.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、テレビジョン受像機等
における水平偏向の際に、画面の明るさに影響されて生
じる偏向歪(水平クロス歪)を軽減する水平クロス歪補
正回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a horizontal cross distortion correction circuit for reducing deflection distortion (horizontal cross distortion) caused by the brightness of a screen when horizontal deflection is performed in a television receiver or the like.

【0002】[0002]

【従来の技術】従来、受像管を偏向する際に、画面の一
部の輝度が高い場合、その直後の水平偏向作用が影響を
受けて、歪みを生じる現象が見られた。例えば、図6に
示すように、格子縞信号を受像した場合、白の横線の直
ぐ下側では画像水平振幅が影響を受け、本来直線である
べき白縦線が左右に振動してしまうことがある。この現
象は、特に比較的水平偏向パワーが小さくて済む小型受
像管で、輝度を上げるため、高圧負荷電流を多く流すよ
うな場合に顕著であり、画像の品位を下げている場合が
多かった。
2. Description of the Related Art Conventionally, when a picture tube is deflected, when the brightness of a part of the screen is high, the horizontal deflection action immediately after that is affected, causing a phenomenon of distortion. For example, as shown in FIG. 6, when a lattice fringe signal is received, the image horizontal amplitude may be affected immediately below the white horizontal line, and the white vertical line, which should be a straight line, may oscillate left and right. . This phenomenon is particularly noticeable in a small-sized picture tube which requires a relatively small horizontal deflection power, and when a large amount of high-voltage load current is passed in order to increase the brightness, the quality of the image is often degraded.

【0003】図7は上記のいわゆる水平クロス歪を軽減
するための対策を講じた、従来の水平クロス歪補正回路
を示したものである。先ず、ここで1は図示しない前段
からのドライブ波形V1に応じて、ダンパーダイオード
2と共にスイッチング動作を行う水平出力トランジスタ
である。また、3は帰線共振コンデンサ、4は水平偏向
コイル、5はS字補正コンデンサ、6はフライバックト
ランス、7は高圧整流ダイオードである。
FIG. 7 shows a conventional horizontal cross distortion correction circuit in which measures are taken to reduce the so-called horizontal cross distortion. First, 1 is a horizontal output transistor that performs a switching operation together with the damper diode 2 in accordance with a drive waveform V1 from the preceding stage (not shown). Further, 3 is a return resonance capacitor, 4 is a horizontal deflection coil, 5 is an S-shaped correction capacitor, 6 is a flyback transformer, and 7 is a high-voltage rectifying diode.

【0004】このようにして、フライバックトランス6
の1次巻線6aの一端に直流電源電圧Ebを加えると、
この回路は周知の原理により水平偏向コイル4にノコギ
リ波電流Iyを流し、受像管の電子ビームを水平方向に
偏向する。また、同時に水平出力トランジスタ1のコレ
クタには正弦半波のパルスVcが発生し、これがフライ
バックトランス6の2次巻線6bに昇圧された後、高圧
整流ダイオード7で整流されて直流高圧HVとなる。こ
の高圧HVは図示されない受像管の陽極に導かれ、画像
の輝度に応じた高圧電流Ihvが流れる。
In this way, the flyback transformer 6
When a DC power supply voltage Eb is applied to one end of the primary winding 6a of
This circuit applies a sawtooth wave current Iy to the horizontal deflection coil 4 according to a well-known principle to deflect the electron beam of the picture tube in the horizontal direction. At the same time, a half-sine-wave pulse Vc is generated in the collector of the horizontal output transistor 1, which is boosted by the secondary winding 6b of the flyback transformer 6 and then rectified by the high-voltage rectifying diode 7 to generate a DC high voltage HV. Become. This high voltage HV is guided to the anode of a picture tube not shown, and a high voltage current Ihv corresponding to the brightness of the image flows.

【0005】以上説明した符号1から7までは標準的な
水平偏向、高圧出力回路であるが、これだけでは先に図
6で示したようなクロス歪が生じやすい。そこで、その
対策として、クランプ回路8を追加することがある。こ
のクランプ回路8の中で、9は充放電コンデンサ、10
はクランプダイオード、11は放電抵抗である。
The reference numerals 1 to 7 described above are standard horizontal deflection and high voltage output circuits, but this alone tends to cause cross distortion as shown in FIG. Therefore, as a countermeasure, a clamp circuit 8 may be added. In this clamp circuit 8, 9 is a charge / discharge capacitor, 10
Is a clamp diode, and 11 is a discharge resistor.

【0006】前述したように、受像管が格子縞信号のよ
うな画像を映出して、その白部分で急激に高圧電流Ihv
が増加したとする。すると、帰線期間中にその分のエネ
ルギーを1次側の共振回路から補うため、次の走査期間
での偏向コイル電流Iyの平均レベルが移動し、画像は
右側にずれてしまう。この時、S字補正コンデンサ5の
両端のパラボラ波電圧Vsも結果として動く。
As described above, the picture tube projects an image such as a lattice-stripe signal, and the high-voltage current Ihv suddenly appears in the white portion.
Is increased. Then, during the blanking period, the corresponding energy is supplemented from the primary side resonance circuit, so the average level of the deflection coil current Iy in the next scanning period moves, and the image shifts to the right. At this time, the parabolic wave voltage Vs across the S-shaped correction capacitor 5 also moves as a result.

【0007】したがって、逆にこのパラボラ波電圧Vs
を安定化すれば、偏向コイル電流Iyの変動は抑えられ
る。例えば、画像が白ピークの後では偏向コイル電流I
yが図7中の矢印で示す方向にシフトする結果、S字補
正コンデンサ5の両端に発生するパラボラ波電圧Vsの
平均値が下がろうとする。その時、ダイオード10とコ
ンデンサ9を通して充電電流Ichを流し、S字補正コン
デンサ5の減少しようとする電荷を補充してやれば、以
降の電圧の変動は抑制される。充放電コンデンサ9が完
全に充電されると、次のサイクル以降この電流Ichが流
れなくなるので、走査期間中に放電抵抗11を通してこ
の充放電コンデンサ9に蓄積された電荷を放電してお
く。
Therefore, conversely, this parabolic wave voltage Vs
Is stabilized, the fluctuation of the deflection coil current Iy can be suppressed. For example, after the image has a white peak, the deflection coil current I
As a result of y being shifted in the direction shown by the arrow in FIG. 7, the average value of the parabolic wave voltage Vs generated across the S-shaped correction capacitor 5 tends to decrease. At that time, if the charging current Ich is caused to flow through the diode 10 and the capacitor 9 to replenish the electric charge of the S-shaped correction capacitor 5 to be reduced, the subsequent fluctuation of the voltage is suppressed. When the charging / discharging capacitor 9 is completely charged, the current Ich does not flow from the next cycle onward, so the charge accumulated in the charging / discharging capacitor 9 is discharged through the discharging resistor 11 during the scanning period.

【0008】この様にすると、ダイオード10の両端の
パラボラ波電圧Vs1は、図8に示すように、パラボラ波
の先端、即ち水平帰線時間に相当する部分で0Vにクラ
ンプされ、ほとんどその平均レベルが変動することはな
い。すると、S字補正コンデンサ5の両端のパラボラ波
電圧Vsのレベルも、このVs1と電源電圧Ebの差だけ
保って動かないことになり、ひいては偏向コイル電流I
yが安定化されて画像の歪が抑えられる。なお、このク
ランプダイオードの極性はこの図の通りでなくとも良
く、逆にしてもパラボラ波の上部がクランプされるので
同様に画像は安定化される。
In this way, the parabolic wave voltage Vs1 across the diode 10 is clamped to 0 V at the tip of the parabolic wave, that is, the portion corresponding to the horizontal retrace time, as shown in FIG. Does not fluctuate. Then, the level of the parabolic wave voltage Vs at both ends of the S-shaped correction capacitor 5 is kept unchanged by the difference between this Vs1 and the power supply voltage Eb, and the deflection coil current I
y is stabilized, and image distortion is suppressed. The polarity of the clamp diode does not have to be as shown in this figure, and even if it is reversed, the upper part of the parabola wave is clamped and the image is similarly stabilized.

【0009】[0009]

【発明が解決しようとする課題】ところが、図6から分
かるように、この高圧負荷電流の影響による画像の水平
方向へのシフト現象は振動的であり、一旦右にシフトし
た後は逆に正常位置より左側に動く。この左シフト時の
パラボラ電圧Vsの平均レベルは上昇しようとする方向
である。
However, as can be seen from FIG. 6, the phenomenon of the horizontal shift of the image due to the influence of the high-voltage load current is oscillatory, and after shifting to the right once, the normal position is reversed. Move more to the left. The average level of the parabola voltage Vs at the time of this left shift tends to rise.

【0010】このことを図9(A)に示すような、時刻
T0からT1までの一水平期間だけ白信号が続き、以降
は黒になる映像信号Vkと対応して考えてみる。する
と、図9(B)に示すように、白信号の直後、時刻T
2,T3では充放電コンデンサ9を充電する方向でのク
ランプ電流Ichが大きく流れ、確実なクランプ作用が行
われている。即ち、このときのクランプダイオード10
のパラボラ電圧Vs1を見てみると、図9(C)のように
なり、少なくとも時刻T5の辺りまでは、パラボラ波電
圧Vs1の先端は0Vに固定されている。
Consider this in correspondence with the video signal Vk in which the white signal continues for one horizontal period from time T0 to T1 and becomes black thereafter, as shown in FIG. 9 (A). Then, as shown in FIG. 9B, immediately after the white signal, the time T
At 2 and T3, a large clamp current Ich flows in the direction in which the charge / discharge capacitor 9 is charged, and a reliable clamp action is performed. That is, the clamp diode 10 at this time
The parabola voltage Vs1 is as shown in FIG. 9C, and the tip of the parabola wave voltage Vs1 is fixed at 0 V at least until around time T5.

【0011】ところが、時刻T6からT8まで、図6の
縦線が左方向にずれている部分では、パラボラ波電圧V
s1の波形全体が正方向に浮いてしまうので、ダイオード
10の極性から考えて電流が流れず、クランプ作用が働
かない。従って、このときのパラボラ波電圧Vsの平均
レベルも変動し、歪補正の効果はほとんど無い。
However, from time T6 to T8, the parabolic wave voltage V is generated in the portion where the vertical line in FIG.
Since the entire waveform of s1 floats in the positive direction, the current does not flow in view of the polarity of the diode 10, and the clamp action does not work. Therefore, the average level of the parabolic wave voltage Vs at this time also fluctuates, and there is almost no effect of distortion correction.

【0012】これを改善するには放電抵抗11の値を小
さくして、各水平周期ごとに十分充放電コンデンサ9の
電荷を放電させれば良い。しかし、このように改善しよ
うとすると、放電抵抗11における電力消費が多くな
り、回路全体の効率が悪くなること、またクランプダイ
オード10に流れる電流のピーク値が大きくなり、ダイ
オードとしては大型で高価なものが必要であることな
ど、あまり得策とは言えない。
To improve this, the value of the discharge resistor 11 may be reduced so that the charge of the charge / discharge capacitor 9 is sufficiently discharged in each horizontal period. However, if such an improvement is attempted, the power consumption in the discharge resistor 11 increases, the efficiency of the entire circuit deteriorates, and the peak value of the current flowing through the clamp diode 10 increases, which makes the diode large and expensive. It's not a good idea because things are needed.

【0013】また、コンデンサ9の容量値を大きくすれ
ば、S字補正コンデンサ5の電圧を修正するための充電
電流が大きく取れるので、歪補正の効果は大きくなる。
しかし、応答の時定数も長くなるため、図6の縦線左右
の振動の周期が長くなり、かえって見苦しくなる場合が
あり、この容量値による改善も限度がある。
Further, if the capacitance value of the capacitor 9 is increased, a large charging current for correcting the voltage of the S-shaped correction capacitor 5 can be obtained, so that the effect of distortion correction is increased.
However, since the time constant of the response also becomes long, the period of vibration on the left and right of the vertical line in FIG. 6 becomes long, which may make it unsightly, and there is a limit to improvement by this capacitance value.

【0014】[0014]

【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、受像管の水平偏向を行う
ための水平偏向周期のノコギリ波電流を流す水平偏向コ
イルとS字補正コンデンサとの直列回路と、前記S字補
正コンデンサに並列に接続された、充放電コンデンサと
クランプダイオードとの直列回路と、前記クランプダイ
オードと並列に接続され、水平帰線期間の一部で導通す
るように制御された電子スイッチとからなる水平クロス
歪補正回路であって、前記クランプダイオードは水平帰
線期間中の一部で導通させる極性とし、前記電子スイッ
チは、導通した時に流れる電流が前記クランプダイオー
ドと逆方向に流れるようにしたことを特徴とする水平ク
ロス歪補正回路を提供するものである。
In order to solve the above-mentioned problems of the prior art, the present invention provides a horizontal deflection coil for flowing a sawtooth wave current of a horizontal deflection period for performing horizontal deflection of a picture tube and an S-shaped correction. A series circuit with a capacitor, a series circuit with a charging / discharging capacitor and a clamp diode connected in parallel with the S-shaped correction capacitor, and a series circuit with the clamp diode are connected in parallel and conduct during a part of the horizontal blanking period. A horizontal cross distortion correction circuit including an electronic switch controlled as described above, wherein the clamp diode has a polarity that makes a part of the horizontal retrace period conductive, and the electronic switch has a current flowing when the clamp diode is made conductive. The present invention provides a horizontal cross distortion correction circuit characterized in that it flows in the direction opposite to that of a diode.

【0015】[0015]

【実施例】以下、本発明の水平クロス歪補正回路につい
て、添付図面を参照して説明する。図1は本発明の水平
クロス歪補正回路の一実施例を示す回路図、図2〜図4
は図1に示す回路の動作を説明するための波形図、図5
は本発明の水平クロス歪補正回路の他の実施例を示す回
路図である。なお、図1及び図5において、先の図7と
同一部分には同一符号を付し、その詳細な説明は省略す
る。即ち、符号1から7までの部分は、水平偏向出力回
路及び高圧出力回路として動作する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A horizontal cross distortion correction circuit according to the present invention will be described below with reference to the accompanying drawings. FIG. 1 is a circuit diagram showing an embodiment of a horizontal cross distortion correction circuit of the present invention, FIGS.
5 is a waveform diagram for explaining the operation of the circuit shown in FIG.
FIG. 6 is a circuit diagram showing another embodiment of the horizontal cross distortion correction circuit of the present invention. 1 and 5, the same parts as those in FIG. 7 are designated by the same reference numerals, and detailed description thereof will be omitted. That is, the portions 1 to 7 operate as a horizontal deflection output circuit and a high voltage output circuit.

【0016】図1において、12は本発明による歪補正
のためのクランプ回路である。ここで、13は充放電コ
ンデンサ、14はクランプダイオード、15はクランプ
トランジスタ、16と17はそのベース抵抗、18は微
分コンデンサ、6cはフライバックトランス6の3次巻
線である。ここでも、やはり図7と同じく、水平偏向コ
イル4にはノコギリ波状電流Iyが流れ、水平出力トラ
ンジスタ1のコレクタにはパルスVcが発生する。そし
て、その結果、高圧整流ダイオード7のカソードには高
圧HVが発生し、またS字補正コンデンサ5の両端には
パラボラ波電圧Vsが発生する。
In FIG. 1, reference numeral 12 is a clamp circuit for distortion correction according to the present invention. Here, 13 is a charge / discharge capacitor, 14 is a clamp diode, 15 is a clamp transistor, 16 and 17 are base resistors thereof, 18 is a differential capacitor, and 6c is a tertiary winding of the flyback transformer 6. Here again, as in FIG. 7, a sawtooth wave current Iy flows through the horizontal deflection coil 4 and a pulse Vc is generated at the collector of the horizontal output transistor 1. As a result, a high voltage HV is generated at the cathode of the high voltage rectifier diode 7, and a parabolic wave voltage Vs is generated at both ends of the S-shaped correction capacitor 5.

【0017】このパラボラ波電圧Vsは、本発明による
クランプ回路12で、その先端が0Vにクランプされ
る。このクランプ回路12中ではパラボラ波の先端部
分、即ち水平帰線期間の中央部付近においてダイオード
14が導通し、充放電コンデンサ13を通してS字補正
コンデンサ5に充電電流Ichを流し込む。
The parabolic wave voltage Vs is clamped at 0 V by the clamp circuit 12 according to the present invention. In the clamp circuit 12, the diode 14 becomes conductive near the tip of the parabola wave, that is, near the center of the horizontal blanking period, and the charging current Ich is supplied to the S-shaped correction capacitor 5 through the charging / discharging capacitor 13.

【0018】一方、フライバックトランス6には新たに
3次巻線6cが設けられ、そこで得られたパルスV2が
微分コンデンサ18を経て、クランプトランジスタ15
のベースに加えられる。すると、そのコレクタ・エミッ
タ間が主として帰線期間の前半部の一部で導通し、S字
補正コンデンサ5から充放電コンデンサ13を通して、
放電電流Idsを流し出す。なお、この3次巻線6cから
得られるパルスV2は、受像機内の他の回路に供給する
パルスと共通に使用することが可能である。
On the other hand, the flyback transformer 6 is newly provided with a tertiary winding 6c, and the pulse V2 obtained there passes through the differential capacitor 18 and the clamp transistor 15c.
Added to the base of. Then, the collector and the emitter are conducted mainly in a part of the first half of the blanking period, and the S-shaped correction capacitor 5 through the charge / discharge capacitor 13
Discharge the discharge current Ids. The pulse V2 obtained from the tertiary winding 6c can be used in common with the pulse supplied to other circuits in the receiver.

【0019】この図1における各部の波形を先の図9と
同様に示したのが図2である。ここでは前と同じく、図
2(A)に示すような映像信号Vkが受像管に加わっ
て、時刻T0からT1まで白の横線が出て、その後しば
らく次の白横線信号までの間、黒が続くものとする。こ
の時、クランプダイオード14は、パラボラ波電圧Vs
の先端部、即ち水平帰線時間の中央付近で導通し、それ
によって、S字補正コンデンサ5及び充放電コンデンサ
13を充電する充電電流Ichは、図2(B)に示すよう
に各水平周期毎に流れる。各サイクルごとの電流量は図
9の場合と同じ原理で、白信号の直後数サイクルは大き
く、その後逆に一旦減少し、振動しながら定常値に近付
いていく。
FIG. 2 shows the waveform of each part in FIG. 1 as in the case of FIG. Here, as before, when the video signal Vk as shown in FIG. 2A is added to the picture tube, a white horizontal line appears from time T0 to T1 and then black is displayed for a while until the next white horizontal signal. Shall continue. At this time, the clamp diode 14 detects the parabola voltage Vs.
As shown in FIG. 2 (B), the charging current Ich that conducts near the center of the horizontal retrace time, that is, the charging current Ich that charges the S-shaped correction capacitor 5 and the charging / discharging capacitor 13, is Flow to. The amount of current for each cycle is the same as in the case of FIG. 9, and is large for a few cycles immediately after the white signal, then decreases once and then approaches a steady value while oscillating.

【0020】また、クランプトランジスタ15に流れる
コンデンサ5及び13の放電電流Idsは、図2(C)に
示すように、Ichとは逆方向に流れる。そして、これは
白信号の直後、T2,T3付近では電流量が少ないが、
本来画像が左側にずれる傾向のあるT5からT7付近で
は大きくなり、以後若干振動しながら定常値となる。
The discharge current Ids of the capacitors 5 and 13 flowing in the clamp transistor 15 flows in the direction opposite to Ich, as shown in FIG. 2 (C). Then, immediately after the white signal, the amount of current is small near T2 and T3,
The image becomes large in the vicinity of T5 to T7 where the image tends to shift to the left, and then becomes a steady value while vibrating slightly.

【0021】従って、画面が右シフトの傾向のある部分
では電流Ichが、左シフト傾向のある部分では電流Ids
が流れるので、パラボラ波の各先端の時点で必ずコンデ
ンサ13の一端がダイオードもしくはトランジスタによ
って接地されていることになる。これにより、各水平帰
線時間毎に必ず常にクランプ作用が生じ、クランプダイ
オード14の両端のパラボラ電圧Vs2は、図2(D)の
様になり、従来の図9(C)の様に、この波形が正の方
向に浮き上がってしまうことはなく、その結果、水平偏
向コイル電流Iyが安定し、画像のクロス歪が抑えられ
る。
Therefore, the current Ich is in the portion where the screen tends to shift to the right, and the current Ids in the portion where the screen tends to shift to the left.
Therefore, one end of the capacitor 13 is always grounded by a diode or a transistor at each tip of the parabolic wave. As a result, the clamp action always occurs at each horizontal retrace time, and the parabolic voltage Vs2 across the clamp diode 14 becomes as shown in FIG. 2 (D), as shown in FIG. 9 (C) of the related art. The waveform does not float in the positive direction, and as a result, the horizontal deflection coil current Iy is stabilized and the image cross distortion is suppressed.

【0022】なお、ここでは、放電電流Idsを流す素子
として、バイポーラトランジスタを用いた例を示した
が、これは電子スイッチとして動作するものならば他で
も良く、例えば、FET等も使用可能である。
Here, an example in which a bipolar transistor is used as an element for flowing the discharge current Ids is shown, but any other element may be used as long as it operates as an electronic switch, and for example, an FET or the like can be used. .

【0023】図3はこの充電電流Ich及び放電電流Ids
が白信号からある程度の時間が経過して、ほぼ定常値に
達した時の様子を、図2より時間軸を拡大して表したも
のである。即ち、図3(A)はフライバックトランス6
の3次巻線6cに現れるパルスV2を示す。このパルス
V2を微分コンデンサ18と抵抗16とで微分すると、
図3(B)の破線dV2に示すような形になる。但し、
実際にトランジスタ15のベースに加わる電圧波形Vb
は、同図の実線のように、トランジスタのベース・エミ
ッタ間のオン電圧である約0.7Vを越えるとスライス
され、この平坦部分でそのコレクタ・エミッタ間が導通
する。
FIG. 3 shows the charging current Ich and the discharging current Ids.
2 is an enlarged view of the time axis from FIG. 2, showing a state in which a certain amount of time has passed from the white signal and the value has reached a substantially steady value. That is, FIG. 3A shows the flyback transformer 6
Shows the pulse V2 appearing on the third winding 6c of the. When this pulse V2 is differentiated by the differentiation capacitor 18 and the resistance 16,
The shape is as shown by the broken line dV2 in FIG. However,
Voltage waveform Vb actually applied to the base of the transistor 15
Is sliced when the on-voltage between the base and emitter of the transistor exceeds about 0.7 V, and the collector-emitter conducts in this flat portion.

【0024】ダイオード14に流れる充電電流Ichは、
パラボラ波電圧Vsの先端部分で流れるから、図3
(C)に示すように、丁度帰線時間trの中央部を中心
にして流れる。これに対して放電電流Idsの方は、先に
説明したように、トランジスタ15が帰線時間trの前
半で導通するので、図3(D)の様に充電電流Ichより
前の部分で流れる。
The charging current Ich flowing through the diode 14 is
Since it flows at the tip of the parabola voltage Vs, FIG.
As shown in (C), the flow just flows around the center of the retrace time tr. On the other hand, the discharge current Ids flows in the portion before the charging current Ich as shown in FIG. 3D, because the transistor 15 becomes conductive in the first half of the retrace time tr as described above.

【0025】この時、図3(C)と図3(D)の電流I
chとIdsのパルス部分の面積、言い換えれば充電と放電
の電荷量は定常状態でほぼ等しい。この充放電に際して
は電流経路の抵抗分はほとんど無視できるほど小さいの
で、従来例の図7に示す回路のように放電抵抗で電力損
を生じるようなことはない。そして、先の説明から明ら
かなように、白横線の直後では数サイクルの間、一旦充
電電流Ichが減少、放電電流Idsが増加、以降この動き
は定常値に収斂していく。この場合、充電電流Ichか、
放電電流Idsのどちらかが各帰線時間中に流れてクラン
プ作用が保たれる。
At this time, the current I in FIGS. 3 (C) and 3 (D)
The areas of the pulse portions of ch and Ids, in other words, the charge amounts of charge and discharge are almost equal in the steady state. During this charging / discharging, the resistance component of the current path is so small that it can be almost ignored, so that there is no occurrence of power loss in the discharging resistance as in the conventional circuit shown in FIG. Then, as is apparent from the above description, immediately after the horizontal white line, the charging current Ich decreases and the discharging current Ids increases for several cycles, and thereafter, this movement converges to a steady value. In this case, charging current Ich,
One of the discharge currents Ids flows during each retrace time, and the clamp action is maintained.

【0026】図1において、トランジスタ15は主とし
て帰線時間trの前半で導通すると説明した。しかし、
微分コンデンサ18による微分をやめてパルスV2の波
形をそのままトランジスタ15のベースに加えても構わ
ない。すると、トランジスタ15のコレクタ・エミッタ
間は、ほぼ帰線時間trの全域に渡って導通状態にな
る。
In FIG. 1, it has been described that the transistor 15 is mainly conductive in the first half of the flyback time tr. But,
It is also possible to stop the differentiation by the differentiation capacitor 18 and add the waveform of the pulse V2 to the base of the transistor 15 as it is. Then, the collector-emitter of the transistor 15 becomes conductive over the entire blanking time tr.

【0027】図4(A)はこのときの放電電流Idsを示
すが、まず帰線時間の最初のうちはコレクタに加わるパ
ラボラ波電圧Vs2が正なので、コレクタ電流としてIds
が流れる。次いで、パラボラ波電圧Vs2の先端部でダイ
オード14が導通して図4(B)の様に、充電電流Ich
が流れると、放電電流Idsは一旦消滅する。そして、I
chがなくなると、再度Idsが流れ出し、帰線時間trの
間続く。
FIG. 4A shows the discharge current Ids at this time. First, since the parabolic wave voltage Vs2 applied to the collector is positive at the beginning of the retrace time, Ids is used as the collector current.
Flows. Next, the diode 14 becomes conductive at the tip of the parabolic wave voltage Vs2, and the charging current Ich is turned on as shown in FIG.
Discharge current Ids once disappears. And I
When ch disappears, Ids flow out again and continue for the retrace time tr.

【0028】この放電電流Idsの電流値は、偏向コイル
電流Iyとこの放電経路のインピーダンスによって定ま
るが、その総電荷量、即ち図4(A)のパルス部分面積
の和は、図4(B)の充電電流Ichのパルス部分の面積
に等しい。従って、図3の場合に比べて、図4の充電電
流Ichは、約倍の電流量になってしまう。
The current value of the discharge current Ids is determined by the deflection coil current Iy and the impedance of the discharge path. The total charge amount, that is, the sum of the pulse partial areas in FIG. 4A is shown in FIG. 4B. Is equal to the area of the pulse portion of the charging current Ich. Therefore, as compared with the case of FIG. 3, the charging current Ich of FIG.

【0029】これはクランプ作用が確実になる反面、ダ
イオード14に流れる電流のピーク値が大きくなってし
まい、ここに電流定格の大きい物を使わなくてはならな
いという欠点を持つ。画像歪の防止の点からすれば、電
流IchにしろIdsにしろ、歪の顕著な過渡振動時にも電
流値がゼロにならなければ良いので、ここはパルスV2
を微分して加えることにより、図3(D)に示す様な放
電電流Idsの形にしたほうが有利である。
This has the drawback that the peak value of the current flowing through the diode 14 becomes large while the clamping action is ensured, and that an object having a large current rating must be used here. From the point of view of preventing image distortion, it does not matter that the current value is Ich or Ids as long as the current value does not become zero even during the transient vibration with remarkable distortion.
It is more advantageous to form the discharge current Ids as shown in FIG. 3D by differentiating and adding.

【0030】次に、図5を用いて、本発明の他の実施例
について説明する。ここに示した水平出力高圧発生回路
は、ダイオードモジュレータとして知られているもので
ある。図5において、ダンパーダイオードは19と20
で構成され、第1のダンパーダイオード19には帰線共
振コンデンサ21と分圧用コンデンサ22の直列回路
が、また、第2のダンパーダイオード20には別の共振
コンデンサ23が各々並列に接続されている。また、偏
向コイル4とS字補正コンデンサ5の直列回路の一端
は、これまでの接地と異なり、前記2つのダンパーダイ
オード19,20の接続点であるA点に接続されてい
る。
Next, another embodiment of the present invention will be described with reference to FIG. The horizontal output high voltage generating circuit shown here is known as a diode modulator. In FIG. 5, the damper diodes are 19 and 20.
A series circuit of a return resonance capacitor 21 and a voltage dividing capacitor 22 is connected to the first damper diode 19, and another resonance capacitor 23 is connected in parallel to the second damper diode 20. . Further, one end of the series circuit of the deflection coil 4 and the S-shaped correction capacitor 5 is connected to the point A which is the connection point of the two damper diodes 19 and 20, unlike the conventional grounding.

【0031】もし、図5において、クランプ回路12が
なく、共振コンデンサの一部である分圧用コンデンサ2
2を短絡したとすると、これは通常のダイオードモジュ
レータ回路となる。このダイオードモジュレータ回路
は、高圧負荷Ihvの状態に応じて、偏向コイル電流Iy
が変化し、画像の輝度が大きく変化しても、見掛上の画
像振幅が変化しないという特徴がある。また、図のA点
から引き出す電流Iwの量によって、偏向コイル4の電
流Iyの振幅が変えられるので、これにより水平振幅調
整を行ったり、あるいはこの電流Iwを垂直周期のパラ
ボラ波で変調して、画像の糸巻き歪補正を行ったりする
ことができる。
If, in FIG. 5, there is no clamp circuit 12, the voltage dividing capacitor 2 which is a part of the resonance capacitor is used.
If 2 were shorted, this would be a normal diode modulator circuit. This diode modulator circuit, depending on the state of the high voltage load Ihv, the deflection coil current Iy
And the image brightness greatly changes, the apparent image amplitude does not change. Further, since the amplitude of the current Iy of the deflection coil 4 can be changed by the amount of the current Iw drawn from the point A in the figure, the horizontal amplitude is adjusted by this, or this current Iw is modulated by the parabolic wave of the vertical cycle. , It is possible to correct the pincushion distortion of the image.

【0032】この回路も図1と同じく、S字補正コンデ
ンサ5の両端に生じるパラボラ波電圧Vsを、クランプ
回路12でクランプする。このクランプ回路12の構成
及び動作は図1の場合と全く同様であるので、各回路要
素13から18までは図1の相当する部分と同一の符号
を付し、特に動作の説明は行わない。図5のように、ダ
イオードモジュレータ回路にクランプ回路12を適用す
るに当たり、若干問題となるのは、S字補正コンデンサ
5の一端が接地ではなく、2つのダンパーダイオード1
9,20の接続点であるA点に接続されていることであ
る。このA点は水平周期の小パルスV3が発生してお
り、さらに前述したように糸巻き歪補正を行うと、この
小パルスV3は垂直周期のパラボラ波で変調されてしま
う。
In this circuit, as in FIG. 1, the parabolic wave voltage Vs generated across the S-shaped correction capacitor 5 is clamped by the clamp circuit 12. Since the configuration and operation of the clamp circuit 12 are exactly the same as those in the case of FIG. 1, the circuit elements 13 to 18 are designated by the same reference numerals as the corresponding portions of FIG. 1, and the operation will not be particularly described. As shown in FIG. 5, when the clamp circuit 12 is applied to the diode modulator circuit, one problem is that one end of the S-shaped correction capacitor 5 is not grounded but two damper diodes 1 are connected.
That is, it is connected to a point A which is a connection point of 9 and 20. A small pulse V3 having a horizontal cycle is generated at point A, and if pincushion distortion correction is performed as described above, this small pulse V3 is modulated by a parabolic wave having a vertical cycle.

【0033】このA点には、クランプトランジスタ15
のエミッタも接続されるため、このベース・エミッタ間
に水平帰線パルスV2を微分して加えるのは難しい。少
なくとも図1のように、一端を接地した3次巻線6cか
ら得られるパルスV2を他の回路と共用しながら使うわ
けにはいかない。フライバックトランス6からのパルス
でこの微分波形を作るためには、一端をA点につないだ
専用の巻線が必要になる。
At this point A, the clamp transistor 15
Since the emitter of is also connected, it is difficult to differentiate and add the horizontal retrace pulse V2 between the base and the emitter. At least as shown in FIG. 1, the pulse V2 obtained from the tertiary winding 6c whose one end is grounded cannot be used while being shared with other circuits. In order to create this differential waveform with the pulse from the flyback transformer 6, a dedicated winding with one end connected to the point A is required.

【0034】そこで、図5では第1のダンパーダイオー
ド19の両端に発生するパルスVc1を共振コンデンサ2
1と22で分圧してパルスV4を得て、これをコンデン
サ18で微分するようにしている。このパルスVc1はパ
ルスV3側と異なり、高圧負荷Ihv等の変化に比較的影
響されない正弦波であり、これを分圧したパルスV4も
高調波分の少ない綺麗な波形で、トランジスタ15のク
ランプ動作が確実に行われる。また、パルスV4はA点
を基準にして発生するので、無理なくトランジスタ15
のベース・エミッタ間にその微分波形を印加できる。
Therefore, in FIG. 5, the pulse Vc1 generated at both ends of the first damper diode 19 is applied to the resonance capacitor 2
The voltage is divided by 1 and 22 to obtain the pulse V4, which is differentiated by the capacitor 18. Unlike the pulse V3 side, this pulse Vc1 is a sine wave that is relatively unaffected by changes in the high voltage load Ihv and the like, and the pulse V4 obtained by dividing the voltage Vc1 also has a beautiful waveform with few harmonics, and the clamping operation of the transistor 15 is performed. Definitely done. Further, since the pulse V4 is generated with reference to the point A, the transistor 15 can be comfortably operated.
The differential waveform can be applied between the base and emitter of the.

【0035】この結果、ダイオードモジュレータを使用
した図5においても、トランジスタ15とダイオード1
4によって、S字補正コンデンサ5の両端に発生するパ
ラボラ電圧Vsが確実にクランプされ、図6に示すよう
な水平クロス歪が改善される。
As a result, the transistor 15 and the diode 1 are also used in FIG. 5 using the diode modulator.
4, the parabolic voltage Vs generated across the S-shaped correction capacitor 5 is reliably clamped, and horizontal cross distortion as shown in FIG. 6 is improved.

【0036】[0036]

【発明の効果】以上詳細に説明したように、本発明の水
平クロス歪補正回路は、充放電コンデンサの容量を大き
くすることなく、少ない電力で、確実なクランプ作用が
得られるため、効果的に水平クロス歪の補正が行える。
また、ダイオードモジュレータ回路への適用も容易であ
るという実用上極めて優れた効果がある。
As described in detail above, the horizontal cross distortion correction circuit of the present invention is effective because a reliable clamping action can be obtained with a small amount of power without increasing the capacity of the charge / discharge capacitor. Horizontal cross distortion can be corrected.
In addition, it has an extremely excellent practical effect that it can be easily applied to a diode modulator circuit.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の水平クロス歪補正回路の一実施例を示
す回路図である。
FIG. 1 is a circuit diagram showing an embodiment of a horizontal cross distortion correction circuit of the present invention.

【図2】図1に示す回路の動作を説明するための波形図
である。
FIG. 2 is a waveform diagram for explaining the operation of the circuit shown in FIG.

【図3】図1に示す回路の動作を説明するための波形図
である。
FIG. 3 is a waveform diagram for explaining the operation of the circuit shown in FIG.

【図4】図1に示す回路の動作を説明するための波形図
である。
FIG. 4 is a waveform diagram for explaining the operation of the circuit shown in FIG.

【図5】本発明の水平クロス歪補正回路の他の実施例を
示す回路図である。
FIG. 5 is a circuit diagram showing another embodiment of the horizontal cross distortion correction circuit of the present invention.

【図6】水平クロス歪を示す図である。FIG. 6 is a diagram showing horizontal cross distortion.

【図7】従来の水平クロス歪補正回路の一例を示す回路
図である。
FIG. 7 is a circuit diagram showing an example of a conventional horizontal cross distortion correction circuit.

【図8】図7に示す回路の動作を説明するための波形図
である。
FIG. 8 is a waveform chart for explaining the operation of the circuit shown in FIG.

【図9】図7に示す回路の動作を説明するための波形図
である。
9 is a waveform diagram for explaining the operation of the circuit shown in FIG.

【符号の説明】[Explanation of symbols]

1 水平出力トランジスタ 2 ダンパーダイオード 3 帰線共振コンデンサ 4 水平偏向コイル 5 S字補正コンデンサ 6 フライバックトランス 7 高圧整流ダイオード 12 クランプ回路 13 充放電コンデンサ 14 クランプダイオード 15 クランプトランジスタ 18 微分コンデンサ 19,20 ダンパーダイオード 21,23 帰線共振コンデンサ 22 分圧用コンデンサ Iy 水平偏向電流(ノコギリ波電流) Ich 充電電流 Ids 放電電流 1 horizontal output transistor 2 damper diode 3 return resonance capacitor 4 horizontal deflection coil 5 S-shaped correction capacitor 6 flyback transformer 7 high voltage rectifier diode 12 clamp circuit 13 charge / discharge capacitor 14 clamp diode 15 clamp transistor 18 differential capacitor 19, 20 damper diode 21,23 Retrace resonance capacitor 22 Capacitor for voltage division Iy Horizontal deflection current (sawtooth wave current) Ich Charging current Ids Discharging current

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】受像管の水平偏向を行うための水平偏向周
期のノコギリ波電流を流す水平偏向コイルとS字補正コ
ンデンサとの直列回路と、 前記S字補正コンデンサに並列に接続された、充放電コ
ンデンサとクランプダイオードとの直列回路と、 前記クランプダイオードと並列に接続され、水平帰線期
間の一部で導通するように制御された電子スイッチとか
らなる水平クロス歪補正回路であって、 前記クランプダイオードは水平帰線期間中の一部で導通
させる極性とし、前記電子スイッチは、導通した時に流
れる電流が前記クランプダイオードと逆方向に流れるよ
うにしたことを特徴とする水平クロス歪補正回路。
1. A series circuit of a horizontal deflection coil for flowing a sawtooth wave current having a horizontal deflection period for horizontally deflecting a picture tube and an S-shaped correction capacitor, and a charging circuit connected in parallel to the S-shaped correction capacitor. A horizontal cross distortion correction circuit comprising a series circuit of a discharge capacitor and a clamp diode, and an electronic switch connected in parallel with the clamp diode and controlled so as to conduct in a part of a horizontal retrace period, wherein: The horizontal cross distortion correction circuit is characterized in that the clamp diode has a polarity that makes it conductive during a part of a horizontal blanking period, and the electronic switch causes a current flowing when made conductive to flow in a direction opposite to that of the clamp diode.
【請求項2】前記電子スイッチを導通するように制御さ
せるために、前記水平偏向コイルに生じる水平帰線パル
スを変圧、微分して得たパルスを使用したことを特徴と
する請求項1記載の水平クロス歪補正回路。
2. A pulse obtained by transforming and differentiating a horizontal retrace pulse generated in the horizontal deflection coil is used to control the electronic switch so as to be conductive. Horizontal cross distortion correction circuit.
JP15953594A 1994-06-17 1994-06-17 Correction circuit for horizontal cross distortion Pending JPH089187A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15953594A JPH089187A (en) 1994-06-17 1994-06-17 Correction circuit for horizontal cross distortion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15953594A JPH089187A (en) 1994-06-17 1994-06-17 Correction circuit for horizontal cross distortion

Publications (1)

Publication Number Publication Date
JPH089187A true JPH089187A (en) 1996-01-12

Family

ID=15695897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15953594A Pending JPH089187A (en) 1994-06-17 1994-06-17 Correction circuit for horizontal cross distortion

Country Status (1)

Country Link
JP (1) JPH089187A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060845A (en) * 1996-10-07 2000-05-09 Hitachi, Ltd. Raster distortion correction and deflection circuit arrangement

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060845A (en) * 1996-10-07 2000-05-09 Hitachi, Ltd. Raster distortion correction and deflection circuit arrangement

Similar Documents

Publication Publication Date Title
US4939429A (en) High voltage regulator circuit for picture tube
US4516058A (en) Linearity corrected horizontal deflection circuit
US5010281A (en) High voltage stabilization circuit for video display apparatus
JP3617669B2 (en) Television deflection device
KR840001292B1 (en) Raster distortion corrected deflection circuit
KR940008799B1 (en) Linearity corrected deflection circuit
US4709193A (en) S-capacitance switching circuit for a video display
US4719394A (en) Horizontal output circuit
JPH089187A (en) Correction circuit for horizontal cross distortion
US4794307A (en) Raster distortion correction for a deflection circuit
EP1135927B1 (en) Dynamic s-correction
US4572993A (en) Television deflection circuit with raster width stabilization
JP2651820B2 (en) Deflection circuit for video display device
US4780648A (en) Deflection apparatus
KR20010013971A (en) Horizontal deflection circuit
EP0178737B1 (en) Line output circuit for generating a line frequency sawtooth current
KR100491230B1 (en) Diode modulator generating a line s-correction
EP0266996B2 (en) Raster correction circuit
KR100245286B1 (en) Circuit for producing a dynamic focussing voltage in a television set
JP3479089B2 (en) Television deflection device
KR20010014054A (en) Horizontal deflection circuit
JPH0568178A (en) Deflected current generating circuit
GB2098424A (en) Horizontal driver and linearity circuit
JP3045047B2 (en) Dynamic focus circuit
US4503367A (en) Deflection circuit with linearity correction