JPH0878657A - Opto-electric hybrid mounting board, manufacturing method and opto-electric hybrid integrated circuit - Google Patents

Opto-electric hybrid mounting board, manufacturing method and opto-electric hybrid integrated circuit

Info

Publication number
JPH0878657A
JPH0878657A JP18757994A JP18757994A JPH0878657A JP H0878657 A JPH0878657 A JP H0878657A JP 18757994 A JP18757994 A JP 18757994A JP 18757994 A JP18757994 A JP 18757994A JP H0878657 A JPH0878657 A JP H0878657A
Authority
JP
Japan
Prior art keywords
optical
substrate
optical waveguide
terrace
electric wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18757994A
Other languages
Japanese (ja)
Other versions
JP3204355B2 (en
Inventor
Yasubumi Yamada
泰文 山田
Shinji Mino
真司 美野
Hiroshi Terui
博 照井
Kaoru Yoshino
薫 吉野
Kuniharu Kato
邦治 加藤
Kazuyuki Moriwaki
和幸 森脇
Akio Sugita
彰夫 杉田
Ikuo Ogawa
育生 小川
Masahiro Yanagisawa
雅弘 柳澤
Toshikazu Hashimoto
俊和 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP18757994A priority Critical patent/JP3204355B2/en
Publication of JPH0878657A publication Critical patent/JPH0878657A/en
Application granted granted Critical
Publication of JP3204355B2 publication Critical patent/JP3204355B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)
  • Semiconductor Lasers (AREA)

Abstract

PURPOSE: To provide an optical integrated circuit with small loss in optical waveguide function, and advantages in optical bench function and high-frequency wiring function, by forming an optical element mounting part made up of a projected terrace on a circuit board and an electric wiring part made up of a dielectric layer and a conductive pattern put on a surface or an inner part of the dielectric layer. CONSTITUTION: An upper projected face part of a silicon substrate 1 is used as a silicon terrace 30 for mounting an optical element. An optical fiber 31 as an optical waveguide is held adequately in an optimum position in a V-shaped groove of a silicon terrace part 30. An Au-Sn solder on a thermal oxide film on the face of the silicon terrace 30 is patterned to form a thin-film electrode 52 fixed in a state of contact with a surface electrode of an optical function element on the silicon terrace 30. The thin-film electrode 52 is connected electrically to surface-electrode conductive patterns 51a and 51b on a face of a dielectric layer 50 formed in a recessed part of an electric wiring part on the silicon substrate 1. In addition, the dielectric layer 50 is embedded around an electric circuit silicon terrace 35, and an electric circuit conductive pattern 51 is formed on the face of the silicon terrace 35.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、光導波路および電気配
線の他に、光通信や光信号処理に用いられる光素子また
は光サブモジュールを搭載しうるハイブリッド光集積基
板、該製造方法、該基板上に搭載されうる光サブモジュ
ール、および光素子または光サブモジュールを上記基板
上に搭載したハイブリッド光集積回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a hybrid optical integrated substrate on which an optical element or an optical submodule used for optical communication or optical signal processing can be mounted in addition to an optical waveguide and electric wiring, a method for producing the same, and the substrate. The present invention relates to an optical sub-module that can be mounted on the above, and a hybrid optical integrated circuit in which an optical element or an optical sub-module is mounted on the substrate.

【0002】[0002]

【従来の技術】最近における光通信や光情報処理の高度
化に伴い、低損失な光導波路等に能動光素子を組み込ん
で高周波電気回路により駆動するハイブリッド光・電子
集積回路の実現が期待されている。
2. Description of the Related Art With the recent advancement of optical communication and optical information processing, it is expected that a hybrid optical / electronic integrated circuit in which an active optical element is incorporated in a low-loss optical waveguide and driven by a high frequency electric circuit is realized. There is.

【0003】そして、この光導波路上に能動光素子を組
み込み高周波駆動する回路の実現に当っては、1.低損失
光導波路機能、2.同一基板上に光素子を搭載し軸ずれを
防止するための光学ベンチ機能、3.光素子を駆動するに
必要な高周波電気配線機能、からなる三つの条件が光/
電気実装基板として必要となる。
In order to realize a circuit for driving a high frequency by incorporating an active optical element on this optical waveguide, 1. a low loss optical waveguide function, 2. an optical element mounted on the same substrate to prevent axis deviation Optical bench function for the purpose, 3. high-frequency electrical wiring function required to drive the optical element
It is required as an electrical mounting board.

【0004】しかしながら、従来の技術においては、上
述の三条件が充足される回路が得られていない。
However, in the conventional technique, a circuit satisfying the above three conditions has not been obtained.

【0005】従来例として、図1はSi基板1上に形成
したガイド溝2および位置決め基準面3a,3bおよび
3cを利用して、Si基板1上にて光ファイバ4と半導
体レーザ(LD)5との集積を実現し、電気配線6によ
り駆動しようとする「Si光学ベンチ」と称せられる構
成を示す斜視図である。この構成では、Si基板1の加
工性の良さを利用して精度良くガイド溝2が形成できる
ので、光ファイバ4と半導体レーザ(LD)5やフォト
ディテクタ(PD)等の光素子との一体化を容易に実現
できる。またSi基板は熱伝導性に優れるので、光素子
との良好なヒートシンクとしても機能する。
As a conventional example, FIG. 1 utilizes the guide groove 2 and the positioning reference surfaces 3a, 3b and 3c formed on the Si substrate 1 to form an optical fiber 4 and a semiconductor laser (LD) 5 on the Si substrate 1. FIG. 3 is a perspective view showing a structure called “Si optical bench” which is intended to be integrated with and is driven by electric wiring 6. In this configuration, since the guide groove 2 can be accurately formed by utilizing the good workability of the Si substrate 1, the optical fiber 4 and the optical element such as the semiconductor laser (LD) 5 and the photodetector (PD) can be integrated. Easy to implement. Further, since the Si substrate has excellent thermal conductivity, it also functions as a good heat sink with the optical element.

【0006】また、電気配線6は、Si基板1表面上に
直接、または厚さ0.5μm以下の極めて薄い酸化膜を
介して形成されるのであるが、この構造は電気配線6の
高周波特性を著しく劣化させるという問題を生ずる。す
なわち、高周波特性に優れる電気配線6を形成するため
には、この電気配線層の厚さを充分なものとし、しかも
誘電損失の小さい絶縁体上に形成しなければならないの
であるが、Si基板1はその厚さが極めて薄くしかも十
分な高周波特性を補償する程抵抗値は高くなく比抵抗は
1kΩ・cm程度である。
The electric wiring 6 is formed directly on the surface of the Si substrate 1 or through an extremely thin oxide film having a thickness of 0.5 μm or less. This structure has high frequency characteristics of the electric wiring 6. It causes a problem of remarkable deterioration. That is, in order to form the electric wiring 6 having excellent high frequency characteristics, it is necessary to make the thickness of the electric wiring layer sufficient and to form the electric wiring layer on an insulator having a small dielectric loss. Has a very small thickness and has a high specific resistance of about 1 kΩ · cm so as to compensate for sufficient high frequency characteristics.

【0007】図2は、Si基板上に直接形成した長さ
0.6mmのコープレナー配線の高周波特性を示してい
る(T.Suzaki etal.:Microwav
e Workshop Digest(1993)P9
5)。縦軸をSパラメータの透過特性S21とし横軸を周
波数(GHz)とした。長さ0.6mmの配線の損失は
約0.4dB(2GHz)、約0.8dB(10GH
z)となり、長さ1cmに換算すると7dB(2GH
z)、13dB(10GHz)となって大きな損失とな
る。
FIG. 2 shows the high frequency characteristics of a 0.6 mm long coplanar wiring formed directly on a Si substrate (T. Suzaki et al .: Microvav).
e Workshop Digest (1993) P9
5). The vertical axis represents transmission characteristics S21 of S parameter, and the horizontal axis represents frequency (GHz). The loss of the wiring of 0.6 mm length is about 0.4 dB (2 GHz), about 0.8 dB (10 GHz).
z), which is 7 dB (2 GH when converted to a length of 1 cm)
z) and 13 dB (10 GHz), resulting in a large loss.

【0008】一方、光導波路機能を有する光実装基板と
しては、Si基板上に形成した石英系光導波路の適用が
期待されている。従来の光導波路は図3(A)〜3
(D)に示すように、1.コアを薄いオーバークラッド層
で保護した形態の「リッジ型光導波路」、2.コアを十分
に厚いオーバークラッド層で埋め込んだ「埋め込み型光
導波路」の2種類がある。
On the other hand, as an optical mounting substrate having an optical waveguide function, application of a silica optical waveguide formed on a Si substrate is expected. The conventional optical waveguide is shown in FIGS.
As shown in (D), there are two types: 1. "ridge type optical waveguide" in which the core is protected by a thin overclad layer, and 2. "embedded optical waveguide" in which the core is embedded with a sufficiently thick overclad layer. There is.

【0009】図4は、このうちリッジ型光導波路の検討
例(6.Y.Yamada et al.,“Hybri
d−Integrated 4×4 Optical
Gate Matrix Switch Using
Silica−BasedOptical Waveg
uides and LD Array Chip
s”,IEEE J.Lightwave Techn
ol.,vol.10,pp.383−390,199
2.)であり、Si基板1上に形成した石英系光導波路
7と半導体光素子8(この例では、半導体レーザアン
プ:SLA)との厚みにより基板の反りが生じることに
起因しており、結合損失の増大につながる。
FIG. 4 shows a study example of a ridge type optical waveguide (6. Y. Yamada et al., “Hybri”).
d-Integrated 4x4 Optical
Gate Matrix Switch Using
Silica-Based Optical Wave
guides and LD Array Chip
s ", IEEE J. Lightwave Techn
ol. , Vol. 10, pp. 383-390, 199
2. ), Which is caused by the warp of the substrate due to the thickness of the silica-based optical waveguide 7 formed on the Si substrate 1 and the semiconductor optical element 8 (semiconductor laser amplifier: SLA in this example). Leads to an increase in

【0010】表2にて詳しく述べれば、厚さH依存性に
ついて、一般的に高周波電気配線の損失は、1.0dB
/cm以下である必要があり、本実施例のハイブリッド
基板の幅広い用途を考慮すると、1.5dB/cm以下
である必要があると考えられる。表2から、損失が1.
5dB/cm以下であるためには、石英層の全厚Hが5
0μm以上であることが必要である。
More specifically, in Table 2, with respect to the thickness H dependency, the loss of high frequency electrical wiring is 1.0 dB in general.
/ Cm or less, and considering the wide range of uses of the hybrid substrate of the present embodiment, it is considered to be 1.5 dB / cm or less. From Table 2, the loss is 1.
In order to be 5 dB / cm or less, the total thickness H of the quartz layer is 5
It must be 0 μm or more.

【0011】また、ハイブリッド基板が良好な光学ベン
チ機能を保つためには、基板の反りが少ない必要があ
る。図18において、石英系光導波路層とSi基板1と
は熱膨導波路の適用分野が狭い領域に限定されることを
意味する。このようにリッジ型光導波路は光導波路機能
を十分には満たさない。またここでは、電気配線機能も
検討されていない。
Further, in order for the hybrid substrate to maintain a good optical bench function, it is necessary that the substrate warp is small. In FIG. 18, the silica optical waveguide layer and the Si substrate 1 mean that the application field of the thermal expansion waveguide is limited to a narrow region. Thus, the ridge type optical waveguide does not sufficiently fulfill the optical waveguide function. Moreover, the electric wiring function is not examined here.

【0012】また、図5は、凹凸を有するSi基板1上
の凹部1aに光導波路を形成し凸部1bを素子搭載部と
する「テラス付光導波路基板」(山田、河内、小林:特
開昭63−131104号「ハイブリッド光集積回
路」)の例である。この図5において、Si基板1の凹
部1a中に、石英系光導波路10のアンダークラッド層
10cが、その上に、コア層10bがそれぞれ形成され
ており、最後に、埋め込みクラッド層10aが形成され
ている。そして、アンダークラッド層10cの上面と、
Si基板1の凸部1b上面の高さが一致しており、凸部
1bを光素子8の高さ基準面として用いることができ
る。このような基板1では、低損失光導波機能、光学ベ
ンチ機能は満足されるものの、高周波電気配線を搭載す
る機能については、全く検討されていない。ここで、電
気配線を搭載するとしても、Si基板1の凸部1b上に
形成されることとなり、高周波特性に対する要求条件を
満たさない。なお、図5中、8aは活性層、11は素子
位置決めの基準面である。
Further, FIG. 5 shows an "optical waveguide substrate with a terrace" in which an optical waveguide is formed in a concave portion 1a on a Si substrate 1 having irregularities, and the convex portion 1b is used as an element mounting portion (Yamada, Kawachi, Kobayashi: Japanese Patent Laid-Open Publication No. 2000-242242). 63-131104 "Hybrid Optical Integrated Circuit"). In FIG. 5, an under-cladding layer 10c of the silica-based optical waveguide 10 is formed in the recess 1a of the Si substrate 1, a core layer 10b is formed thereon, and finally a buried cladding layer 10a is formed. ing. And the upper surface of the under cladding layer 10c,
The heights of the upper surfaces of the convex portions 1b of the Si substrate 1 are the same, and the convex portions 1b can be used as the height reference plane of the optical element 8. In such a substrate 1, the low-loss optical waveguide function and the optical bench function are satisfied, but the function of mounting high-frequency electrical wiring has not been studied at all. Here, even if the electric wiring is mounted, it is formed on the convex portion 1b of the Si substrate 1, and does not satisfy the requirement for high frequency characteristics. In FIG. 5, 8a is an active layer, and 11 is a reference plane for element positioning.

【0013】図6は、特開昭62−242362号公報
に開示されたハイブリッド光集積回路の構成を示す斜視
図である。この回路は、Si基板1上に設けられたバッ
ファ層12と、この上に設けられた石英系光導波路13
と、Si基板1の上面からの高さが上記バッファ層12
と同一の素子保持台14と、この保持台14上にアップ
サイドダウン構成で保持された半導体レーザ15と、こ
の半導体レーザ15の上面電極(図示略)と金線Wによ
り電気的接続される導電膜16aを有し、かつ、Si基
板1の上面上に突出して設けられた電気配線台16とか
ら概略構成されている。なお、17はヒートシンクであ
る。
FIG. 6 is a perspective view showing the configuration of the hybrid optical integrated circuit disclosed in Japanese Patent Laid-Open No. 62-242362. This circuit includes a buffer layer 12 provided on the Si substrate 1 and a silica-based optical waveguide 13 provided on the buffer layer 12.
And the height from the upper surface of the Si substrate 1 is the buffer layer 12
The same element holding base 14, a semiconductor laser 15 held on the holding base 14 in an upside-down configuration, an upper surface electrode (not shown) of the semiconductor laser 15 and a conductive wire electrically connected by a gold wire W. The electrical wiring board 16 has a film 16a and is provided on the upper surface of the Si substrate 1 so as to project therefrom. Reference numeral 17 is a heat sink.

【0014】このような構成の回路では、バッファ層1
2の上面から導波路13のコアまでの高さの差を、素子
保持台14の上面から半導体レーザ15の活性層15a
までの高さの差に等しく設定してあるので、極めて高い
位置決め精度で半導体レーザ15等の光素子を搭載でき
るという利点がある。
In the circuit having such a configuration, the buffer layer 1
2 from the upper surface of the device holding base 14 to the active layer 15a of the semiconductor laser 15
Since the height difference is set to be equal to the height difference, there is an advantage that an optical element such as the semiconductor laser 15 can be mounted with extremely high positioning accuracy.

【0015】しかし、この回路でも、光導波路13がリ
ッジ型のものに限定され、外乱等の影響を受け易く、低
損失の光導波路機能を発揮できない。
However, even in this circuit, the optical waveguide 13 is limited to the ridge type, which is easily affected by disturbances and the like, and the optical waveguide function of low loss cannot be exhibited.

【0016】図7は、特公平5−3748号公報に開示
されたハイブリッド光集積回路の構成を示す斜視図であ
る。この回路は、Si基板1上にほぼ等しい高さの凸状
に配置された光導波路18,光ファイバガイド19,光
素子ガイド20および電気配線支持台21と、Si基板
1上に配置された第1の導電膜(共通電極)22と、電
気配線支持台21の上面に配置され第1の導電膜22か
ら絶縁された第2の導電膜23と、光ファイバガイド1
9に沿って配設された光ファイバ24と、光素子ガイド
20に沿って配設された光素子としてのレーザダイオー
ド25とから概略構成されている。
FIG. 7 is a perspective view showing the structure of the hybrid optical integrated circuit disclosed in Japanese Patent Publication No. 5-3748. This circuit comprises an optical waveguide 18, an optical fiber guide 19, an optical element guide 20 and an electric wiring support 21 which are arranged in a convex shape having substantially the same height on the Si substrate 1, and a first circuit arranged on the Si substrate 1. One conductive film (common electrode) 22, a second conductive film 23 disposed on the upper surface of the electric wiring support 21 and insulated from the first conductive film 22, and the optical fiber guide 1
The optical fiber 24 is provided along the optical element guide 20, and the laser diode 25 as an optical element is provided along the optical element guide 20.

【0017】このような構成の回路では、光素子を直接
Si基板1上に搭載しているので、Si基板1をヒート
シンクとして機能させることができるという利点があ
る。
In the circuit having such a structure, since the optical element is directly mounted on the Si substrate 1, there is an advantage that the Si substrate 1 can function as a heat sink.

【0018】しかし、この回路でも、光導波路18がリ
ッジ型のものに限定され、外乱等の影響を受け易く、低
損失の光導波路機能を発揮できない。
However, even in this circuit, the optical waveguide 18 is limited to the ridge type, which is easily affected by disturbances and the like, and the optical waveguide function of low loss cannot be exhibited.

【0019】図8は、特開平5−60952号公報に開
示された光半導体装置の構成を示す断面図である。この
装置は、Si基板1と、この基板1上に形成された光導
波路26と、Si基板1の凹部にアップサイドダウン構
成で搭載された光半導体素子27とから概略構成されて
いる。
FIG. 8 is a sectional view showing the structure of an optical semiconductor device disclosed in Japanese Patent Laid-Open No. 5-60952. This device is roughly composed of a Si substrate 1, an optical waveguide 26 formed on the substrate 1, and an optical semiconductor element 27 mounted in a recess of the Si substrate 1 in an upside down configuration.

【0020】このような構成の装置では、光導波路26
がSi基板1の凸領域上に形成されるため、十分な厚さ
のアンダークラッドを形成できない。このため、伝送損
失が大きく、外乱の影響を受け易いなど、十分な光導波
路機能を満たさない。
In the device having such a structure, the optical waveguide 26
Is formed on the convex region of the Si substrate 1, the underclad having a sufficient thickness cannot be formed. For this reason, the transmission loss is large, and it is easily affected by disturbances, so that the optical waveguide function is not sufficient.

【0021】また、上記装置では、電気配線部28から
Si基板1上に設けられているので、高周波特性に対す
る要求条件を満たさない。
Further, in the above device, since it is provided on the Si substrate 1 from the electric wiring portion 28, it does not satisfy the requirements for high frequency characteristics.

【0022】以上述べたように、従来のハイブリッド光
集積技術には、上記三つの要求条件を満足するものがな
い。特に高周波電気配線機能は、ほとんど考慮されてこ
なかった。
As described above, no conventional hybrid optical integrated technology satisfies the above three requirements. In particular, the high frequency electrical wiring function has hardly been considered.

【0023】[0023]

【発明が解決しようとする課題】本発明の目的は、低損
失光導波路機能、光学ベンチ機能および高周波電気配線
機能を満足するハイブリッド光集積回路、該回路に適用
可能な光実装基板および光サブモジュールを提供するこ
とにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a hybrid optical integrated circuit satisfying a low loss optical waveguide function, an optical bench function and a high frequency electric wiring function, an optical mounting substrate and an optical submodule applicable to the circuit. To provide.

【0024】[0024]

【課題を解決するための手段】上記目的を達成するため
に、請求項1記載の発明は、同一基板上に設けられた光
導波部と光素子搭載部と電気配線部とを含む実装基板に
おいて、該光素子搭載部は基板上に凸状に設けたテラス
で構成されてあり、該電気配線部は基板上に形成した誘
電体層とその表面または内部に形成した導体パタンとで
構成されることを特徴とする。
In order to achieve the above object, an invention according to claim 1 is a mounting board including an optical waveguide portion, an optical element mounting portion, and an electric wiring portion provided on the same substrate. The optical element mounting portion is composed of a terrace provided in a convex shape on the substrate, and the electric wiring portion is composed of a dielectric layer formed on the substrate and a conductor pattern formed on the surface or inside thereof. It is characterized by

【0025】ここで、請求項2記載の発明は、請求項1
の光/電子ハイブリッド実装基板において、上記テラス
はSiからなるものであってもよい。
Here, the invention according to claim 2 is the same as claim 1
In the optical / electronic hybrid mounting substrate, the terrace may be made of Si.

【0026】請求項3記載の発明は、請求項2の光/電
子ハイブリッド実装基板において、上記基板は、上記光
素子搭載のためのSiテラスの他に、電子回路形成のた
めのSiテラスを有してもよい。
According to a third aspect of the present invention, in the optical / electronic hybrid mounting substrate according to the second aspect, the substrate has a Si terrace for mounting the optical element and a Si terrace for forming an electronic circuit. You may.

【0027】請求項4記載の発明は、請求項2または3
の光/電子ハイブリッド実装基板において、上記光素子
搭載部および電気配線部の少なくともSiテラス近傍で
は、誘電体層上の導体パタン上面の高さはSiテラス上
面より低くなるように設定されていてもよい。
The invention according to claim 4 is the invention according to claim 2 or 3.
In the optical / electronic hybrid mounting board, the height of the conductor pattern upper surface on the dielectric layer is set to be lower than the Si terrace upper surface at least near the Si terraces of the optical element mounting portion and the electric wiring portion. Good.

【0028】請求項5記載の発明は、請求項4記載の光
/電子ハイブリッド実装基板において、上記Siテラス
は傾斜角を有する側面を有しており、上記Siテラス表
面および側面には薄膜電極が形成され、該薄膜電極は該
Siテラス周囲の誘電体層上面または内部に形成した導
体パタンと電気的接続がなされていてもよい。
According to a fifth aspect of the present invention, in the optical / electronic hybrid mounting substrate according to the fourth aspect, the Si terrace has a side surface having an inclination angle, and thin film electrodes are provided on the surface and the side surface of the Si terrace. The thin film electrode formed may be electrically connected to a conductor pattern formed on the upper surface of or inside the dielectric layer around the Si terrace.

【0029】請求項6記載の発明は、請求項4または5
に記載の光/電子ハイブリッド実装基板において、上記
光素子用Siテラスは2つ以上に分割されてあり、分割
された該Siテラスの間は上記誘電体層で埋められてあ
り、該光素子用Siテラスの間の誘電体層上に導体パタ
ンが設けられてもよい。
The invention according to claim 6 is the invention according to claim 4 or 5.
In the optical / electronic hybrid mounting substrate described in (1) above, the Si terrace for an optical element is divided into two or more, and the space between the divided Si terraces is filled with the dielectric layer. A conductor pattern may be provided on the dielectric layer between the Si terraces.

【0030】請求項7記載の発明は、請求項1〜6のい
ずれかの項に記載の光/電子ハイブリッド実装基板にお
いて、上記光導波部は、上記Siテラスに形成した位置
決め溝と、該位置決め溝中に固定した光ファイバとを含
むものでもよい。
According to a seventh aspect of the present invention, in the optical / electronic hybrid mounting substrate according to any one of the first to sixth aspects, the optical waveguide portion has a positioning groove formed on the Si terrace, and the positioning groove. It may include an optical fiber fixed in the groove.

【0031】請求項8記載の発明は、請求項1〜6のい
ずれかの項に記載の光/電子ハイブリッド実装基板にお
いて、上記光導波部は、基板上に形成したアンダークラ
ッド層、コアおよびオーバークラッド層からなる光導波
路であり、該光導波路のコア底面の高さは上記Siテラ
ス上面より高くなるように設定してもよい。
According to an eighth aspect of the present invention, in the optical / electronic hybrid mounting substrate according to any one of the first to sixth aspects, the optical waveguide section includes an under cladding layer, a core and an overclad layer formed on the substrate. The height of the bottom surface of the core of the optical waveguide may be set higher than the upper surface of the Si terrace.

【0032】請求項9記載の発明は、請求項7または8
に記載の光/電子ハイブリッド実装基板において、上記
光導波路は、1本以上の信号用光導波路と1本以上のモ
ニタ用光導波路とを含み、上記光素子用Siテラスは、
該モニタ用光導波路の入出力端に対応する位置に設けて
あり、かつ、該光素子用Siテラス表面には薄膜電気配
線が形成されていてもよい。
The invention according to claim 9 is the invention according to claim 7 or 8.
In the optical / electronic hybrid mounting substrate described in (1), the optical waveguide includes one or more signal optical waveguides and one or more monitor optical waveguides, and the optical element Si terrace includes:
It may be provided at a position corresponding to the input / output end of the monitor optical waveguide, and thin-film electrical wiring may be formed on the surface of the Si terrace for the optical element.

【0033】請求項10記載の発明は、請求項8記載の
光/電子ハイブリッド実装基板において、上記光導波路
は誘電体光導波路であり、上記電気配線部の誘電体層
は、該誘電体光導波路のアンダークラッド層で構成され
てもよい。
According to a tenth aspect of the present invention, in the optical / electronic hybrid mounting substrate according to the eighth aspect, the optical waveguide is a dielectric optical waveguide, and the dielectric layer of the electric wiring portion is the dielectric optical waveguide. The under clad layer may be used.

【0034】請求項11記載の発明は、請求項10記載
の光/電子ハイブリッド実装基板において、上記光導波
路のアンダークラッド層で構成される第1の誘電体層上
の一部に、光導波路とは異なる材料からなる第2の誘電
体層が積層されており、該第2の誘電体層の内部または
表面には導体パタンが形成されていてもよい。
According to a tenth aspect of the present invention, in the optical / electronic hybrid mounting substrate according to the tenth aspect, an optical waveguide is formed on a part of the first dielectric layer formed of the underclad layer of the optical waveguide. A second dielectric layer made of a different material may be laminated, and a conductor pattern may be formed inside or on the surface of the second dielectric layer.

【0035】請求項12記載の発明は、請求項10記載
の光/電子ハイブリッド実装基板において、上記基板は
Si基板であり、上記光導波路および電気配線部誘電体
層は、ともに石英系光導波路で形成されてあり、該電気
配線部誘電体層上に形成する導体パタンは中心導体と接
地導体とからなるコプレーナ配線であり、該誘電体層の
厚さは50μm以上あってもよい。
According to a twelfth aspect of the present invention, in the optical / electronic hybrid mounting substrate according to the tenth aspect, the substrate is a Si substrate, and both the optical waveguide and the electric wiring portion dielectric layer are quartz optical waveguides. The conductor pattern which is formed and is formed on the electric wiring portion dielectric layer is a coplanar wiring including a center conductor and a ground conductor, and the thickness of the dielectric layer may be 50 μm or more.

【0036】請求項13記載の発明は、請求項10記載
の光/電子ハイブリッド実装基板において、上記Si基
板は平均値50Ωcm以上の比抵抗を有しており、上記
光導波路および誘電体層は、おもに石英系導波路で形成
されてあり、該電気配線部誘電体層上に設けた導体パタ
ンは中心導体と接地導体とからなるコプレーナ配線であ
り、該誘電体層の厚さは20μm以上あってもよい。
According to a thirteenth aspect of the present invention, in the optical / electronic hybrid mounting substrate according to the tenth aspect, the Si substrate has a specific resistance of 50 Ωcm or more on average, and the optical waveguide and the dielectric layer are: The conductor pattern is mainly formed of a quartz waveguide, and the conductor pattern provided on the dielectric layer of the electric wiring portion is a coplanar wiring composed of a center conductor and a ground conductor, and the thickness of the dielectric layer is 20 μm or more. Good.

【0037】請求項14記載の発明は、Si基板上に形
成したアンダークラッド、コアおよびオーバークラッド
からなる石英系光導波路と、該石英系光導波の上記オー
バークラッドおよびアンダークラッドのいずれか一方の
上に被着されて中心導体と接地導体とからなるコプレー
ナー配線を有する電気配線層とを含む光/電子ハイブリ
ッド実装基板において、上記電気配線層と上記Si基板
との間を50μm以上の厚さの石英系光導波路としたこ
とを特徴とする。
According to a fourteenth aspect of the present invention, there is provided a silica-based optical waveguide comprising an under-clad, a core and an over-clad formed on a Si substrate, and one of the over-clad and the under-clad of the silica-based optical waveguide. An optical / electronic hybrid mounting substrate, which is adhered to the substrate and includes an electric wiring layer having a coplanar wiring composed of a central conductor and a ground conductor, wherein quartz having a thickness of 50 μm or more is provided between the electric wiring layer and the Si substrate. It is characterized in that it is a system optical waveguide.

【0038】請求項15記載の発明は、Si基板上に形
成したアンダークラッド、コアおよびオーバークラッド
からなる石英系光導波路と、該石英系光導波の上記オー
バークラッドおよびアンダークラッドのいずれか一方の
上に被着されて中心導体と接地導体とからなるコプレー
ナー配線を有する電気配線層とを含む光/電子ハイブリ
ッド実装基板において、上記Si基板の比抵抗は、平均
値で50Ωcm以上あり、上記電気配線層と上記Si基
板との間を20μm以上の厚さの石英系光導波路とした
ことを特徴とする。
According to a fifteenth aspect of the present invention, there is provided a silica-based optical waveguide comprising an under-clad, a core and an over-clad formed on a Si substrate, and one of the over-clad and the under-clad of the silica-based optical waveguide. In the optical / electronic hybrid mounting substrate, which is adhered to the substrate and includes an electric wiring layer having a coplanar wiring composed of a central conductor and a ground conductor, the Si substrate has an average specific resistance of 50 Ωcm or more. A silica optical waveguide having a thickness of 20 μm or more is formed between the Si substrate and the Si substrate.

【0039】請求項16記載の発明は、請求項11〜1
5のいずれかの項に記載の光/電子ハイブリッド実装基
板において、上記石英系光導波路全体の厚さが120μ
m以下であってもよい。
The invention according to claim 16 is defined by claims 11 to 1.
5. The optical / electronic hybrid mounting board according to any one of 5 above, wherein the thickness of the entire silica-based optical waveguide is 120 μm.
It may be m or less.

【0040】請求項17記載の発明は、請求項8〜16
のいずれかの項に記載の光/電子ハイブリッド実装基板
において、上記基板は、表面に凹部および凸部を形成し
たSi基板であり、該Si基板凸部が上記Siテラスと
して機能し、該光導波路は該Si基板凹部に形成したア
ンダークラッド層、コア、およびオーバークラッドから
なる光導波路であり、上記電気配線部は該Si基板凹部
上に形成した誘電体層およびその表面または内部に設け
た導体パタンで構成してもよい。
The invention according to claim 17 is the invention according to claims 8 to 16.
In the optical / electronic hybrid mounting substrate according to any one of 1 above, the substrate is a Si substrate having a concave portion and a convex portion formed on its surface, and the Si substrate convex portion functions as the Si terrace, and the optical waveguide Is an optical waveguide comprising an under-cladding layer, a core, and an over-cladding formed in the Si substrate recess, and the electric wiring portion is a dielectric layer formed on the Si substrate recess and a conductor pattern provided on the surface or inside thereof. You may comprise.

【0041】請求項18記載の発明は、請求項1〜11
のいずれかの項に記載の光/電子ハイブリッド実装基板
において、上記基板の内部には導体パタンが形成されて
おり、該基板内部の導体パタンと誘電体層内部または上
面の導体パタンとは電気的に接続されていてもよい。
The invention according to claim 18 is the invention according to claims 1 to 11.
In the optical / electronic hybrid mounting board described in any one of 1 above, a conductor pattern is formed inside the board, and the conductor pattern inside the board and the conductor pattern inside or on the dielectric layer are electrically connected to each other. May be connected to.

【0042】請求項19記載の発明は、請求項1記載の
光/電子ハイブリッド実装基板において、上記光導波部
は、基板上に形成したアンダークラッド層、コアおよび
オーバークラッド層を含む光導波路であり、該光導波路
のコア底面の高さは上記Siテラス上面より高くなるよ
うに設定されてあり、上記電気配線部導体パタンは、そ
の高さが該光導波路オーバークラッド表面と概ね等しい
厚さに形成した上記誘電体層表面に設けられてもよい。
According to a nineteenth aspect of the present invention, in the optical / electronic hybrid mounting substrate according to the first aspect, the optical waveguide portion is an optical waveguide including an under-cladding layer, a core and an over-cladding layer formed on the substrate. The height of the bottom surface of the core of the optical waveguide is set to be higher than that of the upper surface of the Si terrace, and the electric wiring portion conductor pattern is formed to have a thickness substantially equal to that of the surface of the optical waveguide over clad. It may be provided on the surface of the above-mentioned dielectric layer.

【0043】請求項20記載の発明は、光/電子ハイブ
リッド実装基板の製造方法であって、基板上に凸状Si
テラスを設ける工程と、該基板上に光導波路アンダーク
ラッド層を形成した後、表面を平坦化する工程と、コア
パタンおよびオーバークラッド層を形成する工程と、該
Siテラス部および電気配線部のオーバークラッド層、
コアの全てとアンダークラッド層の一部を除去し素子搭
載部を形成することにより、Siテラス上面を露出する
とともに、電気配線部領域のアンダークラッド層表面を
該Siテラス表面より所望の寸法だけ低く設定する工程
と、該電気配線部に導体パタンを形成する工程とを含む
ことを特徴とする。
The twentieth aspect of the present invention is a method of manufacturing an optical / electronic hybrid mounting substrate, comprising convex Si on the substrate.
A step of providing a terrace, a step of flattening the surface after forming an optical waveguide under-cladding layer on the substrate, a step of forming a core pattern and an over-cladding layer, an over-cladding of the Si terrace portion and the electric wiring portion. layer,
By removing all of the core and part of the underclad layer to form the element mounting portion, the upper surface of the Si terrace is exposed and the surface of the underclad layer in the electric wiring portion region is made lower than the Si terrace surface by a desired dimension. The method is characterized by including a step of setting and a step of forming a conductor pattern on the electric wiring portion.

【0044】請求項21記載の発明は、光/電子ハイブ
リッド集積回路であって、基板上に設けた、アンダーク
ラッド層、コアおよびオーバークラッド層を含む光導波
路と、該光導波路に隣接して基板上に凸状に設けた素子
搭載部として機能するSiテラスと、該Siテラスに隣
接して該基板上に形成した、誘電体層とその表面または
内部に設けた導体パタンとからなる電気配線部とから構
成される実装基板上に、該光素子用Siテラス上には、
光素子表面を下向きにして該光素子表面の少なくとも一
部を該Siテラス上面と接触させた状態で、該光導波路
と光結合を保ち、かつ、該電気配線部の導体パタンと電
気的接触を保ちつつ、光機能素子が搭載されたことを特
徴とする。
According to a twenty-first aspect of the present invention, which is an optical / electronic hybrid integrated circuit, the optical waveguide including an under-cladding layer, a core and an over-cladding layer provided on the substrate, and the substrate adjacent to the optical waveguide. An electrical wiring portion including a Si terrace functioning as an element mounting portion provided in a convex shape upward, and a dielectric layer formed on the substrate adjacent to the Si terrace and a conductor pattern provided on the surface or inside thereof On the mounting substrate composed of and on the Si terrace for the optical element,
With the optical element surface facing downward, at least a part of the optical element surface is in contact with the Si terrace upper surface, optical coupling is maintained with the optical waveguide, and electrical contact is made with the conductor pattern of the electrical wiring portion. It is characterized in that an optical functional element is mounted while keeping it.

【0045】請求項22記載の発明は、光/電子ハイブ
リッド集積回路であって、基板上に設けた、アンダーク
ラッド層、コアおよびオーバークラッド層を含む光導波
路と、該光導波路に隣接して基板上に凸状に設けた光素
子搭載部として機能する光素子用Siテラスと、該光素
子用Siテラスに隣接して該基板上に形成した、誘電体
層とその表面または内部に設けた導体パタンとからなる
電気配線部と、該電気配線部領域で基板上に凸状に設け
た電子回路搭載部として機能する電子回路用Siテラス
とから構成される実装基板上に、該光素子用Siテラス
上には、光素子表面を下向きにして該光素子表面の少な
くとも一部を該Siテラス上面と接触させた状態で、該
光導波路と光結合を保ち、かつ、該電気配線部の導体パ
タンと電気的接触を保ちつつ、光機能素子が搭載されて
あり、該電子回路用Siテラスには、電子回路が該Si
テラスと熱的接続を保ちつつ搭載されていることを特徴
とする。
According to a twenty-second aspect of the present invention, which is an optical / electronic hybrid integrated circuit, the optical waveguide including an under-cladding layer, a core and an over-cladding layer provided on the substrate, and the substrate adjacent to the optical waveguide. An optical element Si terrace functioning as an optical element mounting portion provided in a convex shape upward, and a dielectric layer formed on the substrate adjacent to the optical element Si terrace and a conductor provided on the surface or inside thereof The Si for optical device is formed on a mounting substrate composed of an electric wiring portion formed of a pattern and a Si terrace for an electronic circuit functioning as an electronic circuit mounting portion provided in a convex shape on the substrate in the electric wiring portion region. On the terrace, with the optical element surface facing downward, at least a part of the optical element surface is in contact with the Si terrace upper surface, optical coupling with the optical waveguide is maintained, and a conductor pattern of the electric wiring portion is maintained. Electrical contact with Keeping while, optical functional device is Yes is mounted, the Si terrace for electronic circuit, the electronic circuit is the Si
It is characterized by being mounted while maintaining thermal connection with the terrace.

【0046】請求項23記載の発明は、請求項22記載
の光/電子ハイブリッド集積回路において、上記電子回
路用Siテラス近傍の誘電体層上の導体パタン上面の高
さは電子回路用Siテラス上面より低く設定してあり、
上記電子回路はその一部を該電子回路用Siテラスと接
触した状態で保持されてあり、該電子回路表面の少なく
とも一部の電極は、該電極に対応する該誘電体層上の導
体パタンと、導電性接合材を介して電気的接続を保ちつ
つ固定されてもよい。
According to a twenty-third aspect of the present invention, in the optical / electronic hybrid integrated circuit according to the twenty-second aspect, the height of the conductor pattern upper surface on the dielectric layer near the Si terrace for the electronic circuit is the upper surface of the Si terrace for the electronic circuit. Set lower,
A part of the electronic circuit is held in contact with the electronic circuit Si terrace, and at least a part of the electrode on the surface of the electronic circuit has a conductor pattern on the dielectric layer corresponding to the electrode. Alternatively, they may be fixed while maintaining electrical connection through a conductive bonding material.

【0047】請求項24記載の発明は、請求項21〜2
3のいずれかの項に記載の光/電子ハイブリッド集積回
路において、上記光機能素子は、表面に凹凸を設けその
凹部表面から凸部表面までの電気的に接続された状態の
導体パタンを設けた熱伝導材料からなるサブキャリアの
凹部上に、該光機能素子の裏面電極が電気的に導体パタ
ンと接続した状態で接触固定されてあり、上記Siテラ
スは2つ以上に分割されてあり、分割された該Siテラ
スの間は上記誘電体層で埋められてあり、該Siテラス
周囲の誘電体層上に上記光機能素子の活性層側表面に設
けた電極に対する第1の導体パタンおよび上記光機能素
子裏面電極に対応する第2の導体パタンが設けられてあ
り、該第1および第2の導体パタン上面の高さは、該S
iテラス上面より低く設定されてあり、上記サブキャリ
アに固定された光機能素子は、素子表面を下向きにした
状態で該光素子表面の周辺部が上記Siテラス表面と接
触および熱的接続を保ちつつ実装基板上に搭載されてあ
り、上記光機能素子表面電極と上記第1の導体パタンが
導電性接合材を介して電気的に接続してあり、上記光機
能素子裏面電極は、上記サブキャリア凸部上の導体パタ
ンおよび導電性接合材を介して、第2の導体パタンと電
気的に接触していてもよい。
The invention as defined in claim 24 is defined by claim 21 and claim 2.
3. The optical / electronic hybrid integrated circuit according to any one of 3 above, wherein the optical functional element is provided with a concavo-convex surface and a conductor pattern in an electrically connected state from the concave surface to the convex surface. The back surface electrode of the optical functional element is contact-fixed on the recess of the subcarrier made of a heat conductive material in a state of being electrically connected to the conductor pattern, and the Si terrace is divided into two or more. The space between the formed Si terraces is filled with the dielectric layer, and the first conductor pattern for the electrode provided on the surface of the active layer side surface of the optical functional element on the dielectric layer around the Si terrace and the light A second conductor pattern corresponding to the functional element back surface electrode is provided, and the height of the upper surfaces of the first and second conductor patterns is
The optical functional element, which is set lower than the upper surface of the i-terrace and is fixed to the subcarrier, keeps the peripheral portion of the optical element surface in contact with and thermally connected to the Si-terrace surface with the element surface facing downward. While being mounted on the mounting substrate, the surface electrode of the optical functional element and the first conductor pattern are electrically connected via a conductive bonding material, and the back electrode of the optical functional element is the subcarrier. It may be in electrical contact with the second conductor pattern via the conductor pattern on the convex portion and the conductive bonding material.

【0048】請求項25記載の発明は、請求項21〜2
3のいずれかの項に記載の光/電子ハイブリッド集積回
路において、上記光機能素子は、表面に凹凸を設けその
凹部表面から凸部表面まで電気的に接続された状態の導
体パタンを設けた熱伝導材料からなるサブキャリアの凹
部上に、該光機能素子の裏面電極が電気的に導体パタン
と接続した状態で接触固定されてあり、上記Siテラス
は2つ以上に分割されるとともに傾斜角を有する側面を
有しており、分割された該Siテラスの周囲は上記誘電
体層で埋められてあり、該Siテラス周囲の誘電体層上
に、上記光機能素子の活性層側表面に設けた電極に対応
する第1の導体パタンが設けられているとともに、該第
1の導体パタン上面の高さは、該Siテラス上面より低
く設定されてあり、該Siテラス上面および傾斜側面の
一部には上記光機能素子裏面電極に対応する薄膜電極が
形成され、該薄膜電極は誘電体上に設けた第2の導体パ
タンと電気的に接続してあり、上記サブキャリアに固定
された光機能素子は、素子表面を下向きにした状態で該
光素子表面の周辺部が上記Siテラス表面と接触および
熱的接続を保ちつつ実装基板上に搭載されてあり、上記
光機能素子表面電極と上記第1の導体パタンが導電性接
合材を介して電気的に接続してあり、上記光機能素子裏
面電極は、上記サブキャリア凸部上の導体パタンおよび
該Siテラス上の薄膜電極を介して、第2の導体パタン
と電気的に接触していてもよい。
The invention of claim 25 is the same as claims 21 to 2.
3. The optical / electronic hybrid integrated circuit according to any one of 3 above, wherein the optical functional element has a surface provided with unevenness and is provided with a conductor pattern in a state of being electrically connected from the concave surface to the convex surface. The back surface electrode of the optical functional element is contacted and fixed on the concave portion of the subcarrier made of a conductive material in a state of being electrically connected to the conductor pattern, and the Si terrace is divided into two or more and has an inclination angle of The surface of the divided Si terrace is filled with the dielectric layer, and is provided on the dielectric layer around the Si terrace on the surface of the active layer side of the optical functional element. The first conductor pattern corresponding to the electrode is provided, and the height of the first conductor pattern upper surface is set lower than the Si terrace upper surface, and the Si terrace upper surface and a part of the inclined side surface are provided. Is the above light machine A thin film electrode corresponding to the device back surface electrode is formed, and the thin film electrode is electrically connected to the second conductor pattern provided on the dielectric, and the optical functional device fixed to the subcarrier is the device surface. And the peripheral portion of the optical element surface is mounted on the mounting substrate while maintaining contact and thermal connection with the Si terrace surface in a state in which the optical functional element surface electrode and the first conductor pattern are The back electrode of the optical functional element is electrically connected through a conductive bonding material, and the back electrode of the optical functional element is connected to the second conductor pattern via the conductor pattern on the convex portion of the subcarrier and the thin film electrode on the Si terrace. It may be in electrical contact.

【0049】請求項26記載の発明は、請求項24また
は25に記載の光/電子ハイブリッド集積回路におい
て、上記サブキャリアに固定された光機能素子におい
て、該サブキャリア外側面から該光機能素子活性層まで
の距離が所望の設定値Dとなるように形成されてあり、
上記Siテラス近傍には、該光導波路材料で形成したガ
イド構造が設けられており、該ガイド構造内側面から光
導波路コア中心までの距離が該設定値Dとなるように設
定されてあり、該光機能素子は、該サブキャリア外側面
が該ガイド構造内側面と接触を保ちつつ、該Siテラス
上に搭載されてもよい。
According to a twenty-sixth aspect of the present invention, in the optical / electronic hybrid integrated circuit according to the twenty-fourth or twenty-fifth aspect, in the optical functional device fixed to the subcarrier, the optical functional device is activated from the outer surface of the subcarrier. It is formed so that the distance to the layer becomes a desired set value D,
A guide structure made of the optical waveguide material is provided near the Si terrace, and the distance from the inner surface of the guide structure to the center of the optical waveguide core is set to be the set value D. The optical functional element may be mounted on the Si terrace while keeping the outer surface of the subcarrier in contact with the inner surface of the guide structure.

【0050】請求項27記載の発明は、請求項21〜2
5のいずれかの項に記載の光/電子ハイブリッド集積回
路において、上記光導波路は、1本以上の信号線用光導
波路と1本以上のモニタ用光導波路を含み、上記光機能
素子は、該実装基板上の信号用光導波路およびモニタ用
光導波路にそれぞれ対応する位置に形成した信号ポート
およびモニタポートとを有しており、該実装基板のモニ
タ用光導波路と該光機能素子のモニタポートとが光結合
し、同時に、信号用光導波路と信号ポートとが光結合し
た状態で、該光機能素子が該実装基板上のSiテラス上
に設置されていてもよい。
The invention of claim 27 is the same as claims 21 to 2.
5. The optical / electronic hybrid integrated circuit according to any one of 5 above, wherein the optical waveguide includes one or more signal line optical waveguides and one or more monitor optical waveguides, and the optical functional element includes: A signal port and a monitor port formed at positions corresponding to the signal light guide and the monitor light guide, respectively, on the mounting board; and a monitoring light waveguide of the mounting board and a monitor port of the optical function element. May be optically coupled, and at the same time, the optical functional element may be installed on the Si terrace on the mounting substrate in a state where the signal optical waveguide and the signal port are optically coupled.

【0051】請求項28記載の発明は、光/電子ハイブ
リッド集積回路であって、基板上に形成され、かつ、少
なくとも1本の信号用光導波路および少なくとも1本の
モニタ用光導波路を有する光導波路部と、該光導波路部
の端部または該光導波路部の前記光導波路途中に設けら
れた空隙部に設けられた光素子搭載部と、前記光導波路
部に設けられた前記信号用光導波路および前記モニタ光
導波路に光結合するための信号ポートおよびモニタポー
トを有する光機能素子とを含み、前記光導波路部のモニ
タ光導波路と前記光機能素子のモニタポートとが光結合
し、同時に光導波路部の信号光導波路と前記光機能素子
の信号ポートとが光結合した状態で、前記光素子搭載部
に前記光機能素子が搭載されていることを特徴とする。
The invention as defined in claim 28 is an optical / electronic hybrid integrated circuit, which is formed on a substrate and has at least one signal optical waveguide and at least one monitor optical waveguide. Portion, an optical element mounting portion provided in an end portion of the optical waveguide portion or in a void portion provided in the optical waveguide portion of the optical waveguide portion, and the signal optical waveguide provided in the optical waveguide portion, An optical functional element having a signal port and a monitor port for optically coupling to the monitor optical waveguide, wherein the monitor optical waveguide of the optical waveguide portion and the monitor port of the optical functional element are optically coupled, and at the same time, the optical waveguide portion. The optical functional element is mounted on the optical element mounting portion in a state where the signal optical waveguide and the signal port of the optical functional element are optically coupled.

【0052】請求項29記載の発明は、請求項25記載
の光/電子ハイブリッド集積回路において、上記光機能
素子にモニタポートに光結合する各モニタ用光導波路の
他方の導波路端は光/電子ハイブリッド実装基板端部に
導かれていてもよい。
According to a twenty-ninth aspect of the present invention, in the optical / electronic hybrid integrated circuit according to the twenty-fifth aspect, the other waveguide end of each of the monitor optical waveguides optically coupled to the monitor port is connected to the optical / electronic hybrid optical circuit. It may be guided to the end of the hybrid mounting board.

【0053】請求項30記載の発明は、請求項25記載
の光/電子ハイブリッド集積回路において、上記光/電
子ハイブリッド実装基板上には、2個以上の光機能素子
が縦列に搭載されてあり、各光機能素子のモニタポート
には、光機能素子モニタポートと光/電子ハイブリッド
実装基板端部を結ぶモニタ用光導波路、または、2個以
上の光機能素子間を接続するモニタ用光導波路、が光結
合してもよい。
According to a thirtieth aspect of the present invention, in the optical / electronic hybrid integrated circuit according to the twenty-fifth aspect, two or more optical functional elements are mounted in tandem on the optical / electronic hybrid mounting substrate. The monitor port of each optical function element has a monitor optical waveguide connecting the optical function element monitor port and the end of the optical / electronic hybrid mounting board, or a monitor optical waveguide connecting two or more optical function elements. It may be optically coupled.

【0054】請求項31記載の発明は、請求項25記載
の光/電子ハイブリッド集積回路において、上記光/電
子ハイブリッド実装基板上に搭載した光機能素子は、2
ポート以上のモニタポートを有しており、また、該光/
電子ハイブリッド実装基板上には該モニタポートに対応
した本数のモニタ光導波路を有しており、これらモニタ
ポートのうちの少なくとも1つの幅は信号ポート幅より
広く設定してあるか、または、これら信号用光導波路の
うち少なくとも1本の幅は信号用光導波路幅より広く設
定してもよい。
According to a thirty-first aspect of the invention, in the optical / electronic hybrid integrated circuit according to the twenty-fifth aspect, the number of the optical functional elements mounted on the optical / electronic hybrid mounting substrate is two.
It has more monitor ports than the above ports, and
The number of monitor optical waveguides corresponding to the monitor ports is provided on the electronic hybrid mounting board, and the width of at least one of the monitor ports is set to be wider than the signal port width, or these signal ports are The width of at least one of the optical waveguides for signal may be set wider than the width of the signal optical waveguide.

【0055】請求項32記載の発明は、活性層と所定の
距離にある光素子高さ基準面を有する光機能素子と、該
光機能素子を保持するための光素子保持面、該光素子保
持面から所定の距離にあるキャリア高さ基準面およびキ
ャリア電気配線とを有するキャリアとから構成された光
サブモジュールであって、該光機能素子の光素子高さ基
準面と該キャリアの光素子保持面とが接触固定されると
ともに、該光機能素子の活性層側電極部と該キャリア電
気配線とが電気的に接続されたことを特徴とする。
According to a thirty-second aspect of the present invention, an optical functional element having an optical element height reference surface located at a predetermined distance from the active layer, an optical element holding surface for holding the optical functional element, and the optical element holding surface are provided. An optical sub-module comprising a carrier height reference plane at a predetermined distance from the surface and a carrier having carrier electrical wiring, wherein the optical element height reference plane of the optical functional element and the optical element holding of the carrier are provided. The surface is fixed in contact, and the active layer side electrode portion of the optical function element and the carrier electric wiring are electrically connected.

【0056】請求項33記載の発明は、請求項32記載
の光サブモジュールにおいて、該キャリアは凹凸を有す
る基板と該基板凹部上に形成した誘電体層とで形成さ
れ、該光素子保持面およびキャリア高さ基準面は基板凸
部で形成し、該キャリア電気配線は誘電体層に形成され
てもよい。
According to a thirty-third aspect of the present invention, in the optical sub-module according to the thirty-second aspect, the carrier is formed of a substrate having irregularities and a dielectric layer formed on the substrate recess, and the optical element holding surface and The carrier height reference plane may be formed by the convex portion of the substrate, and the carrier electric wiring may be formed on the dielectric layer.

【0057】請求項34記載の発明は、請求項32記載
の光サブモジュールにおいて、該キャリアを構成する誘
電体層は、表面および内部に電気配線層が形成されたフ
ィルム状材料であってもよい。
According to a thirty-fourth aspect of the present invention, in the optical sub-module according to the thirty-second aspect, the dielectric layer constituting the carrier may be a film material having an electric wiring layer formed on the surface and inside thereof. .

【0058】請求項35記載の発明は、請求項32記載
の光サブモジュールにおいて、該キャリア電気配線は、
該キャリア表面および内部に形成されてもよい。
According to a thirty-fifth aspect of the present invention, in the optical sub-module according to the thirty-second aspect, the carrier electric wiring is
It may be formed on the surface and inside of the carrier.

【0059】請求項36記載の発明は、光/電子ハイブ
リッド集積回路であって、基板上に設けた、アンダーク
ラッド、コア及びオーバークラッドを含む光導波路と、
Siテラスと、誘電体層とその内部または表面に設けた
導体パタンとから構成された実装基板であって、該誘電
体層の厚さは、該導体パタンの高さが光導波路オーバー
クラッド表面と概ね等しい高さになるように設定してあ
る光/電子ハイブリッド実装基板上に、光素子を保持す
るための光素子保持面、該光素子保持面から所定の距離
にあるキャリア高さ基準面およびキャリア電気配線とを
有するキャリアと、該光素子保持面に保持された光機能
素子とから構成し、該光機能素子活性層から該キャリア
高さ基準面までの高さが、該光導波路コアと該Siテラ
ス上面間の段差に概ね等しく設定されてあり、かつ、該
キャリア電気配線と該光機能素子の活性層側電極とが電
気的に接続された光サブモジュールが、該光/電子ハイ
ブリッド実装基板のSiテラスと該光素子サブモジュー
ルのキャリア高さ基準面とが接触し、かつ、該光/電子
ハイブリッド実装基板の誘電体層表面の導体パタンと該
光サブモジュールのキャリア電気配線とが電気的に接続
した状態で搭載されていることを特徴とする。
A thirty-sixth aspect of the present invention is an optical / electronic hybrid integrated circuit, comprising an optical waveguide provided on a substrate, the optical waveguide including an under-clad, a core and an over-clad.
A mounting substrate composed of a Si terrace, a dielectric layer, and a conductor pattern provided inside or on the surface of the dielectric layer, wherein the thickness of the dielectric layer is such that the height of the conductor pattern is equal to the optical waveguide overclad surface. An optical element holding surface for holding an optical element, a carrier height reference surface at a predetermined distance from the optical element holding surface, and an optical / electronic hybrid mounting substrate set to have substantially the same height, and A carrier having carrier electrical wiring and an optical functional element held on the optical element holding surface, and the height from the optical functional element active layer to the carrier height reference plane is the optical waveguide core; The optical sub-module, which is set to be approximately equal to the step between the upper surfaces of the Si terraces, and in which the carrier electric wiring and the active layer side electrode of the optical functional element are electrically connected, is the optical / electronic hybrid mounting. substrate The Si terrace and the carrier height reference plane of the optical element submodule are in contact with each other, and the conductor pattern on the dielectric layer surface of the optical / electronic hybrid mounting substrate and the carrier electrical wiring of the optical submodule are electrically connected. The feature is that it is mounted in a connected state.

【0060】[0060]

【作用】本発明のハイブリッド光集積基板においては、
従来のSi基板上に、絶縁体である石英系光導波路を5
0μm以上形成し、その上に高周波電気配線を形成して
いる。そのため、Si基板の比抵抗にはよらず、高周波
で損失の大きいSi基板の影響による損失は小さくな
り、Si基板を高周波電気配線機能を持った光/電子ハ
イブリッド実装基板として用いることができる。
In the hybrid optical integrated substrate of the present invention,
On a conventional Si substrate, a quartz optical waveguide that is an insulator
It is formed with a thickness of 0 μm or more, and high frequency electric wiring is formed thereon. Therefore, regardless of the specific resistance of the Si substrate, the loss due to the influence of the Si substrate, which has a large loss at high frequencies, becomes small, and the Si substrate can be used as an optical / electronic hybrid mounting substrate having a high frequency electric wiring function.

【0061】このSi基板による高周波損失について
は、Siの比抵抗率を高くすることにより、さらに高周
波の損失を小さくすることができる。具体的にはSi基
板の比抵抗を平均値で50Ω・cm以上とすることによ
り、Si基板と高周波配線層との間に必要とされる石英
層を薄くすることができる。
Regarding the high frequency loss due to the Si substrate, the high frequency loss can be further reduced by increasing the resistivity of Si. Specifically, by setting the specific resistance of the Si substrate to an average value of 50 Ω · cm or more, the quartz layer required between the Si substrate and the high frequency wiring layer can be thinned.

【0062】さらに、Si基板上の石英系光導波路の全
体の厚さが厚いと基板に反りが生じ、特にアレイ光素子
への適用を考えた場合、軸ずれが生じて光素子の良好な
光学ベンチとなりえないという問題があったが、本発明
で提案している光導波路は、この基板の反りの影響も考
慮して、先に述べた高周波電気配線機能、低損失光導波
機能を損なわない程度に、光導波路全体の厚さを薄くし
最適化している。そのため、本発明のハイブリッド光集
積基板は、基板の反りが少なく、良好な光学ベンチとし
て機能する。
Further, if the entire thickness of the silica-based optical waveguide on the Si substrate is large, the substrate is warped, and especially when considering application to an array optical element, an axis shift occurs and good optical element optical characteristics are obtained. Although there was a problem that it could not be a bench, the optical waveguide proposed in the present invention does not impair the high-frequency electrical wiring function and the low-loss optical waveguide function described above in consideration of the influence of the warp of the substrate. To some extent, the thickness of the entire optical waveguide is reduced and optimized. Therefore, the hybrid optical integrated substrate of the present invention has less warp of the substrate and functions as a good optical bench.

【0063】また、本発明において凸部を有するSi基
板を用いると、その凹部に光導波路層を形成し、高周波
電気配線の下地とすることにより、低損失光導波機能、
高周波電気配線機能において、上記の特徴はそのまま活
かされる。そして、石英系光導波路の光軸調整のための
高さ基準面として用いることができ、光素子を高精度で
搭載し、良好な高周波電気配線を用いて、これを駆動す
ることが可能となり、一層高精度な光学ベンチとして機
能することが可能となる。
Further, in the present invention, when the Si substrate having the convex portion is used, the optical waveguide layer is formed in the concave portion and is used as the base of the high frequency electric wiring, so that the low loss optical waveguide function,
In the high-frequency electric wiring function, the above characteristics are utilized as they are. Then, it can be used as a height reference plane for adjusting the optical axis of the silica-based optical waveguide, and it becomes possible to mount the optical element with high accuracy and drive it by using good high-frequency electrical wiring. It becomes possible to function as an optical bench with higher accuracy.

【0064】また、本発明のハイブリッド光集積基板に
おいては、本発明者による凹凸を有する基板上の凹部に
光導波路を形成し凸部を素子搭載部とする「テラス付光
導波路基板」(前出:特開昭63−131104号「ハ
イブリッド光集積回路」)を基本構造として、これに良
好な高周波電気特性を発揮するために、電気配線層を基
板凸部表面ではなく、基板凹部に形成した誘電体光導波
路の上に形成したことにより、基板として比較的抵抗率
が低く、また、誘電率の高い材料を用いた場合であって
も、その電気配線特性は基板の影響を受けにくくなり、
優れた高周波特性を発揮することが可能となる。
Further, in the hybrid optical integrated substrate of the present invention, the "optical waveguide substrate with terrace" by the present inventors, in which an optical waveguide is formed in a concave portion on a substrate having irregularities and the convex portion serves as an element mounting portion (see above) : Japanese Patent Laid-Open No. 63-131104 "Hybrid Optical Integrated Circuit") has a basic structure, and in order to exhibit good high-frequency electrical characteristics, an electric wiring layer is formed not on the surface of the convex portion of the substrate but on the concave portion of the substrate. By forming it on the body optical waveguide, the electrical wiring characteristics are less affected by the substrate even when a material having a relatively low resistivity and a high dielectric constant is used as the substrate,
It becomes possible to exhibit excellent high frequency characteristics.

【0065】さらに、本発明のハイブリッド光集積基板
においては、基板凸部に形成した光素子搭載部におい
て、搭載すべき光素子の直下の基板凸部を2つ以上に分
割し、分割した凸部の間の領域に誘電体光導波路層を形
成し、かつ、この誘電体光導波路の表面に光素子との電
気的接続を達成するための電極パッドならびに電気配線
を形成したことにより、光素子を光素子搭載部に搭載す
る際、分割した基板凸部表面と光素子の少なくとも端部
近傍の素子表面とを接触させるようにして搭載すること
により、基板凸部表面が誘電体光導波路との光軸調整の
ための高さ基準面としての機能を発揮することができ
る。また、光素子の直下の電極パッドはもとより基板上
のすべての電気配線層は、十分な厚さの誘電体光導波路
層の表面に形成されるので、電気配線層の高周波特性は
格段に向上する。
Further, in the hybrid optical integrated substrate of the present invention, in the optical element mounting portion formed on the substrate convex portion, the substrate convex portion directly below the optical element to be mounted is divided into two or more, and the divided convex portion is divided. By forming a dielectric optical waveguide layer in the region between the two, and forming electrode pads and electric wiring for achieving electrical connection with the optical element on the surface of the dielectric optical waveguide, the optical element is formed. When mounting on the optical element mounting part, by mounting so that the divided convex surface of the substrate and the element surface near at least the end of the optical element are in contact with each other, the convex surface of the substrate is The function as a height reference plane for axis adjustment can be exerted. Further, not only the electrode pads directly under the optical element but also all the electric wiring layers on the substrate are formed on the surface of the dielectric optical waveguide layer having a sufficient thickness, so that the high frequency characteristics of the electric wiring layers are remarkably improved. .

【0066】また、ハイブリッド光集積基板の作製方法
としては、誘電体光導波路の不要部分をエッチングによ
り除去して素子搭載部を形成するためのエッチャントに
対して、誘電体光導波路のエッチング速度より十分に遅
いエッチング速度を有する材料からなる基板を用い、か
つ、基板の誘電率より小さい値を有する誘電体光導波路
を用いる方法の使用が可能である。これにより、光素子
搭載部において光素子搭載部形成時に基板凸部がエッチ
ングストップ層となるので、基板凸部を高精度の高さ基
準面として機能させることが可能である。また、電気配
線部の高周波特性の向上も期待される。
As a method of manufacturing the hybrid optical integrated substrate, the etch rate of the dielectric optical waveguide is sufficiently higher than the etching rate for removing the unnecessary portion of the dielectric optical waveguide by etching to form the device mounting portion. It is possible to use a method in which a substrate made of a material having a slow etching rate is used and a dielectric optical waveguide having a value smaller than the dielectric constant of the substrate is used. With this, in the optical element mounting portion, the substrate convex portion serves as an etching stop layer when the optical element mounting portion is formed, so that the substrate convex portion can function as a highly accurate height reference plane. Further, it is expected that the high frequency characteristics of the electric wiring portion will be improved.

【0067】さらに、本発明においては、基板凹部の誘
電体光導波路層表面に電気配線層を形成するにあたり、
基板凹部表面と誘電体光導波路層下面との接触界面に接
地導体層を設けたことにより、電気配線層の構造とし
て、誘電体導波路表面に形成した信号線層と、誘電体下
面に形成した接地導体とから構成する、いわゆる「マイ
クロストリップ線路」の構造を採用することが可能とな
り、高周波特性に優れた電気配線を高密度に形成するこ
とが可能となる。
Further, in the present invention, when forming the electric wiring layer on the surface of the dielectric optical waveguide layer in the concave portion of the substrate,
By providing a ground conductor layer at the contact interface between the surface of the concave portion of the substrate and the lower surface of the dielectric optical waveguide layer, the structure of the electric wiring layer is formed by forming the signal line layer formed on the surface of the dielectric waveguide and the lower surface of the dielectric body. It is possible to adopt a so-called "microstrip line" structure that is composed of a ground conductor, and it is possible to form an electric wiring excellent in high frequency characteristics at a high density.

【0068】本発明のハイブリッド光集積基板では、凹
部および凸部を有する基板上の凹部領域に誘電体材料か
らなる光導波路を形成し、また、凸部表面を露出させ光
素子搭載用の位置決め基準面とする構造とし、電気配線
層を光素子直下の電極パッド部を含めて、全てを基板凹
部の誘電体光導波路領域に形成したことにより、低損失
光導波路機能、光学ベンチ機能および高周波電気配線機
能の3つを併せ持つことが可能となっている。
In the hybrid optical integrated substrate of the present invention, an optical waveguide made of a dielectric material is formed in a recessed region on a substrate having a recess and a protrusion, and the surface of the protrusion is exposed to locate a positioning reference for mounting an optical element. The structure is made to be a surface, and the electric wiring layer including the electrode pad portion directly below the optical element is formed entirely in the dielectric optical waveguide region of the concave portion of the substrate, so that the low loss optical waveguide function, the optical bench function and the high frequency electric wiring are formed. It is possible to combine the three functions.

【0069】本発明のハイブリッド光集積回路は、その
光導波回路に信号用光導波路と共にモニタ用光導波路を
配置してあり、また、光機能素子にも信号ポートと共に
モニタポートを設けてある。従って、光導波回路または
光機能素子が有する機能のために光結合率をモニタする
ことが容易でない場合であっても、モニタ用光導波路と
モニタポートとを用いることにより、光導波回路基板上
への光機能素子ハイブリッド集積が可能となる。
In the hybrid optical integrated circuit of the present invention, the optical waveguide for signal and the optical waveguide for monitoring are arranged in the optical waveguide circuit, and the optical functional element is also provided with the monitor port together with the signal port. Therefore, even if it is not easy to monitor the optical coupling rate due to the function of the optical waveguide circuit or the optical functional element, the optical waveguide for monitoring and the monitor port can be used to move the optical waveguide circuit substrate onto the optical waveguide circuit board. The optical functional element hybrid integration can be achieved.

【0070】このような場合として、例えば、光導波回
路に波長選択性/光周波数選択性等の機能があり、この
ために光信号用導波路を伝搬する光の波長/光周波数に
大きな制約が加わる場合、光導波回路途中に複数の光機
能素子を縦列に搭載するために光信号導波路が途中で分
断される場合、あるいは、光機能素子の光信号ポートに
スイッチング機能があり光機能素子に無通電状態では光
を透過しない場合、等が例示される。
In such a case, for example, the optical waveguide circuit has a function such as wavelength selectivity / optical frequency selectivity, and therefore there is a large restriction on the wavelength / optical frequency of the light propagating through the optical signal waveguide. When adding, when the optical signal waveguide is divided in the middle to mount multiple optical function elements in the middle of the optical waveguide circuit in the middle, or the optical signal port of the optical function element has a switching function. The case where light is not transmitted in the non-energized state is exemplified.

【0071】さらに、本発明のハイブリッド光集積回路
においては、素子搭載部に高さ基準面と電気配線面とを
設け、かつ、モニタ用光導波路入力端(または出力端)
に対応する位置に高さ基準面を配置し、信号用光導波路
入力端(または出力端)の位置に電気配線面を配置して
もよい。この場合、さらに、高さ基準面と光導波回路コ
ア中心間の高さは、上記のハイブリッド光集積回路上に
搭載する光機能素子の活性層(またはコア中心)と素子
表面間の距離に一致させると共に、高さ基準面表面には
厚さ0.5μm程度の薄膜電極を形成する。電気配線面
上には、厚さ2〜5μm程度の電気配線パタン、さらに
必要に応じて半田バンプが形成されている。このとき、
電気配線パタン上面(または、半田バンプが形成されて
いる場合は半田バンプ上面)を、高さ基準面より低くす
るように電気配線面の高さが設定されている。
Further, in the hybrid optical integrated circuit of the present invention, the element mounting portion is provided with the height reference plane and the electric wiring plane, and the monitor optical waveguide input end (or output end) is provided.
The height reference plane may be arranged at a position corresponding to, and the electric wiring plane may be arranged at the position of the input end (or output end) of the signal optical waveguide. In this case, further, the height between the height reference plane and the center of the optical waveguide circuit core matches the distance between the active layer (or core center) of the optical functional device mounted on the hybrid optical integrated circuit and the device surface. At the same time, a thin film electrode having a thickness of about 0.5 μm is formed on the surface of the height reference plane. On the electric wiring surface, an electric wiring pattern having a thickness of about 2 to 5 μm and, if necessary, solder bumps are formed. At this time,
The height of the electric wiring surface is set so that the upper surface of the electric wiring pattern (or the solder bump upper surface when a solder bump is formed) is lower than the height reference surface.

【0072】このような構造としたために、本発明のハ
イブリッド光集積回路においては、基板上への光機能素
子の搭載にあたり、光機能素子と光導波回路とのアクテ
ィブアライメントを行うことができ、かつ、半田バンプ
等の厚膜半田を用いての光機能素子固定が可能となる。
Due to such a structure, in the hybrid optical integrated circuit of the present invention, when the optical functional element is mounted on the substrate, active alignment between the optical functional element and the optical waveguide circuit can be performed, and The optical functional element can be fixed using thick film solder such as solder bumps.

【0073】すなわち、モニタポートと信号ポートとを
有する光機能素子を、その活性層(あるいはコア)を下
向きにしたアップサイドダウン形態でハイブリッド光集
積回路の光素子搭載部に搭載できる。光機能素子のモニ
タポート上面電極と光素子搭載部の高さ基準面とを接触
させると、光機能素子と光導波路との高さ方向の位置合
わせが完了する。この時、光機能素子の信号ポートと基
板上の電気配線パタンとの間には間隙が生じるために、
両者の電気接続をとることはできない。
That is, the optical functional element having the monitor port and the signal port can be mounted in the optical element mounting portion of the hybrid optical integrated circuit in the upside down form with the active layer (or core) facing downward. When the monitor port upper surface electrode of the optical functional element and the height reference surface of the optical element mounting portion are brought into contact with each other, alignment of the optical functional element and the optical waveguide in the height direction is completed. At this time, a gap is generated between the signal port of the optical function element and the electric wiring pattern on the substrate,
It is not possible to make an electrical connection between the two.

【0074】しかし、高さ基準面上には薄膜電極が形成
されているので、高さ基準面からの光機能素子モニタポ
ート電極取り出しが実現される。従って、光機能素子と
光導波路との面内方向の位置合わせは、光機能素子のモ
ニタポートおよびモニタ用光導波路とを用いてのアクテ
ィブアライメントが可能となる。すなわち、本発明の特
徴によれば、アクティブアライメントによる光素子調心
が可能で、かつ、厚膜半田を用いた光素子固定が可能と
なる。
However, since the thin film electrode is formed on the height reference plane, the extraction of the optical functional element monitor port electrode from the height reference plane is realized. Therefore, for the in-plane alignment of the optical functional element and the optical waveguide, active alignment using the monitor port of the optical functional element and the monitor optical waveguide becomes possible. That is, according to the features of the present invention, the optical element can be aligned by active alignment, and the optical element can be fixed using thick film solder.

【0075】さらに基板として、光導波回路を構成する
誘電体材料と比較してエッチング速度が遅い基板を用
い、かつ、その表面に凹部および凸部を設けておけば、
その突部をモニタポートに対応する高さ基準面として用
い、凹部領域に誘電体光導波路を形成することにより、
極めて高精度な高さ基準面を形成できる。特に、基板と
してシリコン基板を用いれば、ヒートシンクとしても機
能する。
Further, if a substrate having a slower etching rate than that of the dielectric material forming the optical waveguide circuit is used as the substrate, and if concave portions and convex portions are provided on the surface,
By using the protrusion as a height reference surface corresponding to the monitor port and forming the dielectric optical waveguide in the recess region,
A highly accurate height reference plane can be formed. In particular, if a silicon substrate is used as the substrate, it also functions as a heat sink.

【0076】さらに、素子搭載部における信号ポートへ
の電気配線は、すべて十分な厚さの誘電体層上に形成で
きるので、シリコン基板が与える高周波特性劣化の影響
を防止でき、ハイブリッド光集積回路の高周波特性を大
幅に改善できる。
Furthermore, since all the electrical wiring to the signal port in the element mounting portion can be formed on the dielectric layer having a sufficient thickness, it is possible to prevent the influence of the high frequency characteristic deterioration caused by the silicon substrate, and to realize the hybrid optical integrated circuit. The high frequency characteristics can be greatly improved.

【0077】またさらに、モニタ用光導波路の一方の端
部が光機能素子モニタポートと光結合し、他方の端部が
光導波回路基板端部に配置されるように設けることによ
り、導波路途中に複数の光機能素子を個別にアクティブ
アライメントして搭載することが可能となる。
Furthermore, by providing one end of the monitor optical waveguide so as to be optically coupled to the optical functional element monitor port and the other end disposed at the end of the optical waveguide circuit board, the waveguide is provided in the middle of the waveguide. It becomes possible to individually mount a plurality of optical functional elements in active alignment.

【0078】さらに、この場合、モニタ用光導波路とし
て光機能素子モニタポート−光導波回路基板端部間を接
続する導波路と共に、光機能素子モニタポート間を相互
に接続する導波路を配置すれば、アクティブアライメン
トにおける光結合効率モニタ法として適用できる手段が
増し、このために、光機能素子として半導体素子のみな
らず誘電体電気光学素子、磁気光学素子、音響光学素子
等、各種の光機能素子を搭載することが可能となる。
Further, in this case, if a waveguide connecting the optical functional element monitor port and the end portion of the optical waveguide circuit board as the optical waveguide for monitoring and a waveguide connecting the optical functional element monitor ports to each other are arranged. The number of means that can be applied as an optical coupling efficiency monitoring method in active alignment has increased. Therefore, not only semiconductor elements but also various optical functional elements such as dielectric electro-optical elements, magneto-optical elements, and acousto-optical elements are used as optical functional elements. It becomes possible to mount it.

【0079】また、光機能素子に2本以上のモニタポー
トを設け、また、光導波回路に上記モニタポートの数に
対応するモニタ用光導波路を設けて、これらのモニタポ
ートまたはモニタ用光導波路として幅の異なるものを配
置すれば、アクティブアライメントにおいて粗調整、微
調整の2段階の調心が可能となる。
Further, two or more monitor ports are provided in the optical functional element, and monitor optical waveguides corresponding to the number of the monitor ports are provided in the optical waveguide circuit to serve as these monitor ports or monitor optical waveguides. By arranging those having different widths, it is possible to perform two-stage alignment of coarse adjustment and fine adjustment in active alignment.

【0080】本発明の光サブモジュールは、光素子をキ
ャリアに保持するに当たり、光素子に設けた光素子高さ
基準面を、キャリアに設けた光素子保持面に接触させ固
定するとともに、キャリア保持面から所定の段差を設け
てキャリア高さ基準面を設置する。従って、光素子の活
性層と光素子高さ基準面との間の高さがどのような値に
設定されていても、この値に対応してキャリア保持面と
キャリア高さ基準面との高さの差を適切な値に設定する
ことにより、キャリア高さ基準面と光素子活性層との間
の高さの差を一定の値に設定できる。
In holding the optical element on the carrier, the optical sub-module of the present invention makes the optical element height reference surface provided on the optical element contact and fix the optical element holding surface provided on the carrier and also holds the carrier. A carrier height reference plane is provided by providing a predetermined step from the surface. Therefore, no matter what value is set for the height between the active layer of the optical element and the optical element height reference plane, the heights of the carrier holding surface and the carrier height reference plane correspond to this value. By setting the height difference to an appropriate value, the height difference between the carrier height reference plane and the optical element active layer can be set to a constant value.

【0081】本発明の光サブモジュールでは、光素子の
種類によらず、キャリア基準面から活性層までの距離を
一定の値に規格化できる。したがって、本発明の光サブ
モジュールを用いれば、光素子と光導波路または光ファ
イバとを結合した光モジュールの製作にあたって、光実
装基板の寸法を変更することなく異なる種類の光素子搭
載が可能となり、光モジュールの量産、歩留り向上に大
きな効果が期待される。さらに、寸法の異なる複数、多
品種の光素子を一枚の実装基板に搭載することも可能と
なり、高機能なハイブリッド光集積回路の製作が可能と
なる。
In the optical submodule of the present invention, the distance from the carrier reference surface to the active layer can be standardized to a constant value regardless of the type of optical element. Therefore, by using the optical sub-module of the present invention, when manufacturing an optical module in which an optical element and an optical waveguide or an optical fiber are coupled, different types of optical elements can be mounted without changing the dimensions of the optical mounting board, It is expected to have a great effect on mass production of optical modules and improvement of yield. Further, it becomes possible to mount a plurality of various types of optical elements having different sizes on a single mounting substrate, and it becomes possible to manufacture a highly functional hybrid optical integrated circuit.

【0082】また、キャリアに電気配線を設け光素子の
活性層側の電極取り出しができるようにしたので、光モ
ジュールおよびハイブリッド光集積回路の製作に当た
り、使用する光素子の事前検査が容易に行えるという効
果がある。
Further, since the electric wiring is provided on the carrier so that the electrode on the active layer side of the optical element can be taken out, it is possible to easily perform the preliminary inspection of the optical element to be used in manufacturing the optical module and the hybrid optical integrated circuit. effective.

【0083】さらに、光サブモジュールのキャリアを、
凹凸を有する基板と基板凹部に形成した誘電体層とで形
成し、この誘電体層にキャリア電気配線を形成すること
により、光サブモジュールの高周波特性を格段に向上さ
せることができる。さらに、誘電体層として、表面およ
び内部に電気配線層が形成されたフィルム、いわゆるテ
ープキャリアを用いることにより電気配線密度を向上で
きる。従って、電極端子数の多い光素子、例えば8×8
光マトリクススイッチ等の大規模モノリシック集積回
路、あるいは、受発光素子と電子回路との集積したOE
IC等の光サブモジュール形成が可能となる。
Furthermore, the carrier of the optical submodule is
The high frequency characteristics of the optical submodule can be remarkably improved by forming the substrate having irregularities and the dielectric layer formed in the substrate recess and forming the carrier electric wiring on the dielectric layer. Further, by using a film having an electric wiring layer formed on the surface and inside, that is, a so-called tape carrier, as the dielectric layer, the electric wiring density can be improved. Therefore, an optical element with a large number of electrode terminals, for example 8 × 8
Large-scale monolithic integrated circuit such as optical matrix switch, or OE in which light emitting / receiving elements and electronic circuits are integrated
It is possible to form an optical submodule such as an IC.

【0084】また、光サブモジュールのキャリアとし
て、キャリア表面のみならず内部にも電気配線を有する
基板、例えばアルミナ多層電気配線基板を用いれば、高
周波特性、電気配線密度に優れた光サブモジュールが実
現できる。
If a substrate having electric wiring not only on the surface of the carrier but inside the carrier is used as a carrier of the optical submodule, for example, an alumina multilayer electric wiring board, an optical submodule excellent in high frequency characteristics and electric wiring density can be realized. it can.

【0085】本発明のハイブリッド光集積回路では、従
来のアップサイドダウン形態での光素子搭載に代わり、
上記光サブモジュールを搭載するようにした。このため
に、光実装基板上の電気配線は、光導波路オーバークラ
ッド層表面に形成できるようになった。この結果、従来
のアップサイドダウン形態に対応したハイブリッド光集
積回路形成で問題となった電気配線形成が容易に行え
る。すなわち、光導波路基板の狭小な領域に複雑な電気
配線を形成する困難を避けることができる。
In the hybrid optical integrated circuit of the present invention, instead of mounting an optical element in the conventional upside-down form,
The optical submodule is mounted. Therefore, the electric wiring on the optical mounting substrate can be formed on the surface of the optical waveguide over clad layer. As a result, it is possible to easily form the electric wiring, which has been a problem in forming the hybrid optical integrated circuit corresponding to the conventional up-side-down mode. That is, it is possible to avoid the difficulty of forming complicated electric wiring in a narrow area of the optical waveguide substrate.

【0086】さらに、基板として凹凸を設けたSi基板
を用いることにより、基板高さ基準面の位置を高い精度
で決定するとともに、Si基板のヒートシンク機能を十
分に発揮することができる。
Further, by using the Si substrate having the unevenness as the substrate, the position of the substrate height reference plane can be determined with high accuracy, and the heat sink function of the Si substrate can be sufficiently exhibited.

【0087】本発明の光サブモジュールおよびハイブリ
ッド光集積回路によれば、従来提案されているアップサ
イドダウン形態で光素子を搭載するハイブリッド光集積
回路であった各種問題、すなわち、1)多品種、複数素
子の搭載の困難さ、2)光導波路途中に挿入する光素子
の場合の基板上電気配線形成の困難さ、3)搭載する光
素子の事前検査の困難さ、が一挙に解決できる。これに
加えて本発明の光サブモジュールは、キャリアの構造、
材質を適宜選択することにより、高周波特性、電気配線
密度の点で優れた特性が得られる。
According to the optical sub-module and the hybrid optical integrated circuit of the present invention, there are various problems which were conventionally proposed in the hybrid optical integrated circuit in which the optical elements are mounted in the upside-down form, that is, 1) multi-product, The difficulty of mounting a plurality of elements, 2) the difficulty of forming electrical wiring on the substrate in the case of an optical element inserted in the middle of an optical waveguide, and 3) the difficulty of preliminary inspection of the optical element to be mounted can be solved all at once. In addition to this, the optical submodule of the present invention has a carrier structure,
By appropriately selecting the material, excellent characteristics can be obtained in terms of high frequency characteristics and electric wiring density.

【0088】[0088]

【実施例】以下、図面を参照して本発明の実施例を説明
する。
Embodiments of the present invention will be described below with reference to the drawings.

【0089】(実施例1)図9は、本発明のハイブリッ
ド光集積回路の第1の実施例を示す斜視図である。1は
基板であり、本実施例では表面に凹凸を設けたSi基板
を用いた。30は光素子搭載部として機能するSiテラ
スであり、Si基板凸部上面を利用している。31は本
実施例の光導波部として用いる光ファイバであり、これ
は、Siテラス部30に設けたV溝内の最適位置に保持
されている。52はSiテラス30上に搭載する光機能
素子の表面電極との接触固定を行うための薄膜電極であ
り、これはSiテラス30の表面に設けた厚さ0.5μ
mの熱酸化膜上に厚さ1μmのAu−Sn半田をパタン
化して形成した。この薄膜電極52は、電気配線部のS
i基板1の凹部に形成した誘電体層50の表面に設けた
光機能素子の表面電極用導体パタン51aおよび51b
と電気的に接続されている。35は電子回路用Siテラ
スである。このテラス35の周囲は誘電体層50で埋め
られており、その表面には電子回路用の導体パタン51
が形成してある。
(Embodiment 1) FIG. 9 is a perspective view showing a first embodiment of the hybrid optical integrated circuit of the present invention. Reference numeral 1 denotes a substrate, and in this embodiment, a Si substrate having a surface provided with irregularities was used. Reference numeral 30 denotes a Si terrace that functions as an optical element mounting portion and uses the upper surface of the Si substrate convex portion. Reference numeral 31 is an optical fiber used as the optical waveguide portion of the present embodiment, which is held at an optimum position in the V groove provided in the Si terrace portion 30. Reference numeral 52 is a thin film electrode for making contact with and fixing to the surface electrode of the optical functional element mounted on the Si terrace 30, which has a thickness of 0.5 μ provided on the surface of the Si terrace 30.
A 1 μm thick Au—Sn solder was patterned and formed on the thermal oxide film of m. This thin film electrode 52 is S of the electric wiring portion.
Conductor patterns 51a and 51b for surface electrodes of the optical functional element provided on the surface of the dielectric layer 50 formed in the concave portion of the i substrate 1
Is electrically connected to. Reference numeral 35 is a Si terrace for electronic circuits. The periphery of the terrace 35 is filled with a dielectric layer 50, and the surface thereof has a conductor pattern 51 for an electronic circuit.
Is formed.

【0090】なお、本実施例ではSi凹部の段差を80
μm、誘電体層50の厚さを50μmとし、誘電体層5
0上の導電パタン51は、厚さ5μmのAuメッキによ
り形成した。この結果、Siテラス35の上面と導体パ
タン51上面との間には25μmの段差が生じている。
In this embodiment, the step difference of the Si recess is set to 80
.mu.m and the thickness of the dielectric layer 50 is 50 .mu.m.
The conductive pattern 51 on 0 was formed by Au plating with a thickness of 5 μm. As a result, a 25 μm step is formed between the upper surface of the Si terrace 35 and the upper surface of the conductor pattern 51.

【0091】37は光機能素子であり、本実施例では半
導体レーザ(LD)を用いた。この素子37を活性層を
下向きにしたアップサイドダウン形態でSiテラス30
上の素子搭載部にのせることにより、無調心でファイバ
−LD間の高さ方向の位置決めが実現する。横方向の位
置合わせは、光ファイバとLDとの光結合効率のモニタ
により実施してもよいし、ガイド構造を基板側に形成し
てこれを用いて無調心で行ってもよい。この際、LD3
7の活性層側電極はSiテラス30上の薄膜電極52と
接触し、誘電体層50上の導体パタン51と電気的に接
続される。薄膜電極52は昇温により半田を溶融してL
D37を基板上に固定できる。
Reference numeral 37 is an optical functional element, and a semiconductor laser (LD) is used in this embodiment. This element 37 is formed by the Si terrace 30 in an upside down configuration with the active layer facing downward.
By mounting it on the upper element mounting portion, positioning in the height direction between the fiber and the LD can be realized without alignment. The lateral alignment may be performed by monitoring the optical coupling efficiency between the optical fiber and the LD, or may be performed without forming a guide structure by forming the guide structure on the substrate side. At this time, LD3
The electrode on the active layer side of No. 7 contacts the thin film electrode 52 on the Si terrace 30 and is electrically connected to the conductor pattern 51 on the dielectric layer 50. The thin film electrode 52 melts the solder by the temperature rise and
D37 can be fixed on the substrate.

【0092】本実施例では、上記のようにSiテラス3
0上の薄膜電極52を用いてLD37を固定したので、
Siテラス30をヒートシンクとして利用できる。それ
と同時に、光機能素子との接続部を除く電気配線を十分
な厚さの誘電体層50上に設けたので、優れた高周波特
性を得る事が可能となる。
In this embodiment, the Si terrace 3 is used as described above.
Since the LD 37 is fixed by using the thin film electrode 52 on 0,
The Si terrace 30 can be used as a heat sink. At the same time, since the electric wiring except for the connecting portion with the optical functional element is provided on the dielectric layer 50 having a sufficient thickness, it is possible to obtain excellent high frequency characteristics.

【0093】電子回路38は、LDと同様に素子形成面
を下にした形態でSiテラス35上に搭載する。この
際、上記のように誘電体層50上の導体パタン51上面
をSiテラス35上面より25μm低く設定したので、
厚さが概ね25μmの半田バンプ53を用いれば、電子
回路の中央部表面をSiテラス35上面に接触させ、同
時に、Siテラス35上の電気配線を用いることなく電
子回路電極と誘電体層50上の導体パタン51とを接続
することが可能となる。このために、本実施例ではSi
テラス35を用いての電子回路の放熱が可能とするとと
もに、Si基板1を介さない高周波電気配線を実現し
た。
Like the LD, the electronic circuit 38 is mounted on the Si terrace 35 with the element formation surface facing down. At this time, since the upper surface of the conductor pattern 51 on the dielectric layer 50 is set to be 25 μm lower than the upper surface of the Si terrace 35 as described above,
If the solder bumps 53 having a thickness of approximately 25 μm are used, the surface of the central portion of the electronic circuit is brought into contact with the upper surface of the Si terrace 35, and at the same time, the electronic circuit electrodes and the dielectric layer 50 are formed without using electric wiring on the Si terrace 35. It becomes possible to connect with the conductor pattern 51. Therefore, in this embodiment, Si
It is possible to dissipate heat from the electronic circuit using the terrace 35, and realize high-frequency electrical wiring without the Si substrate 1.

【0094】以上のように、本発明の光/電子ハイブリ
ッド実装基板によれば、Siテラスの光学ベンチ機能、
すなわち、光機能素子と光ファイバ間の光軸合わせ機能
および光機能素子、電子回路の放熱機能、の発揮が可能
となると同時に、高周波電気配線機能の発揮が可能とな
る。
As described above, according to the optical / electronic hybrid mounting substrate of the present invention, the optical bench function of Si terrace,
That is, the function of aligning the optical axis between the optical functional element and the optical fiber and the function of radiating the optical functional element and the electronic circuit can be exhibited, and at the same time, the high frequency electric wiring function can be exhibited.

【0095】(実施例2)図10は、本発明の光/電子
ハイブリッド集積回路の第2実施例を説明するための全
体斜視図である。図11は図10に示した回路の光素子
搭載部近傍の断面図、図12は図10における電気配線
部AA′面での断面図、図13は図10におけるBB′
での断面図である。
(Second Embodiment) FIG. 10 is an overall perspective view for explaining a second embodiment of the optical / electronic hybrid integrated circuit of the present invention. 11 is a sectional view in the vicinity of the optical element mounting portion of the circuit shown in FIG. 10, FIG. 12 is a sectional view taken along the plane AA ′ of the electric wiring portion in FIG. 10, and FIG. 13 is BB ′ in FIG.
FIG.

【0096】図10に示す通り、本実施例の実装基板は
実施例1と同様に表面に凹凸を設けたSi基板1を用い
ている。その光導波部ではSi基板1の凹部に石英系光
導波路40を形成した。光素子搭載部には図11に示す
ように光素子用Siテラス30を設けた。電気配線部に
おいては、Si基板凹部にポリイミドからなる誘電体層
50を形成し、その表面および内部に導体パタン51お
よび510を設けて有る。また、電気配線部中央には電
子回路用Siテラス35を設置している。
As shown in FIG. 10, the mounting substrate of this embodiment uses the Si substrate 1 having the surface provided with unevenness as in the first embodiment. In the optical waveguide portion, the silica-based optical waveguide 40 is formed in the concave portion of the Si substrate 1. An optical device Si terrace 30 was provided in the optical device mounting portion as shown in FIG. In the electric wiring portion, a dielectric layer 50 made of polyimide is formed in the concave portion of the Si substrate, and conductor patterns 51 and 510 are provided on the surface and inside thereof. In addition, an electronic circuit Si terrace 35 is installed in the center of the electric wiring portion.

【0097】図11に示すように、Siテラス30の左
側の光導波部では、Si凹部に17μmの段差があり、
この上にアンダークラッド41(厚さ;20μm)、コ
ア42(6μm×6μm)、オーバークラッド43(厚
さ;15μm)からなる石英系光導波路40が積層され
ている。この導波路構造は「埋め込み型構造」というも
ので、コアパタンが十分な厚さのクラッド層に埋め込ま
れているので優れた光導波特性が発揮できる。
As shown in FIG. 11, in the optical waveguide portion on the left side of the Si terrace 30, there is a step of 17 μm in the Si recess,
A silica optical waveguide 40 including an underclad 41 (thickness: 20 μm), a core 42 (6 μm × 6 μm), and an overclad 43 (thickness: 15 μm) is laminated on this. This waveguide structure is called an "embedded structure". Since the core pattern is embedded in the clad layer having a sufficient thickness, excellent optical waveguide characteristics can be exhibited.

【0098】Siテラス30は傾斜した側面を有してお
り、その上面および電気配線部側の側面には、厚さ1μ
mのAu−Su半田をパタン化して形成した薄膜電極5
2が設けられている。この薄膜電極52表面から光導波
路コア中心までの距離は5μmとなる。この寸法は、搭
載するLDの素子表面から活性層までの距離に等しくな
っており、光機能素子37を活性層側表面を下向きにし
たアップサイドダウンの状態でSiテラス30上に搭載
することにより、光導波路コア42と光機能素子との高
さ方向の位置合わせが無調整で実現できる。
The Si terrace 30 has inclined side surfaces, and the upper surface and the side surface on the electric wiring portion side have a thickness of 1 μm.
thin film electrode 5 formed by patterning Au-Su solder of m
2 are provided. The distance from the surface of the thin film electrode 52 to the center of the optical waveguide core is 5 μm. This dimension is equal to the distance from the element surface of the LD to be mounted to the active layer, and by mounting the optical functional element 37 on the Si terrace 30 in the upside down state with the surface of the active layer facing downward. The alignment of the optical waveguide core 42 and the optical functional element in the height direction can be realized without adjustment.

【0099】Siテラス右側の電気配線部は、Siを深
さ25μm掘った凹部上に厚さ15μmのポリイミドか
らなる誘電体層50とその表面に形成した厚さ5μmの
Auパタンからなる導体パタン51および内部に形成し
た導体パタン510を含む。誘電体層50上の導体パタ
ン51は、Siテラス35の上面および側面に形成した
薄膜電極52と電気的に接続している。この際、Siテ
ラス35の表面と誘電体層50の表面との間には約10
μmの段差が生じているが、このように高さの異なる2
層間での電気配線が実現できるのは、Siテラス35の
側面に傾斜を持たせたことの効果であることを強調して
おく。Siテラス35の側面が概ね垂直に形成された場
合には、Siテラス上の薄膜電極と誘電体層上導体パタ
ンとの間の段差で電気配線は断線してしまうので、この
2層間をワイヤを用いずに電気的に接続することは困難
となる。
The electric wiring portion on the right side of the Si terrace is composed of a dielectric layer 50 made of polyimide having a thickness of 15 μm on a recess formed by digging Si to a depth of 25 μm, and a conductor pattern 51 made of an Au pattern having a thickness of 5 μm formed on the surface thereof. And a conductor pattern 510 formed inside. The conductor pattern 51 on the dielectric layer 50 is electrically connected to the thin film electrodes 52 formed on the upper and side surfaces of the Si terrace 35. At this time, the distance between the surface of the Si terrace 35 and the surface of the dielectric layer 50 is about 10
Although there is a step of μm, the height is different 2
It should be emphasized that the fact that the electric wiring between the layers can be realized is an effect of the side surface of the Si terrace 35 having an inclination. If the side surface of the Si terrace 35 is formed substantially vertically, the electric wiring will be broken at the step between the thin film electrode on the Si terrace and the conductor pattern on the dielectric layer. It is difficult to make an electrical connection without using it.

【0100】上記電気配線部には、図10に示すよう
に、中央部に電子回路用Siテラス35を設けてあり、
ここに電子回路を搭載するようにしてある。光素子用S
iテラス30と電子回路用Siテラス35とを結ぶ電気
配線は、中心導体51aと接地導体51bとからなるコ
プレーナ配線で形成してある。電子回路周囲の電気配線
は、表面導体パタン51と誘電体内部に設けた接地導体
510とで構成するマイクロストリップ配線で形成して
ある。図13に示したように、コプレーナ配線の接地導
体51bとマイクロストリップ配線の接地導体510と
は、誘電体層に設けた貫通電極520により接続されて
いる。
In the electric wiring portion, as shown in FIG. 10, a Si terrace 35 for electronic circuit is provided in the central portion,
An electronic circuit is mounted here. S for optical element
The electric wiring that connects the i-terrace 30 and the electronic-circuit Si terrace 35 is formed by a coplanar wiring including a center conductor 51a and a ground conductor 51b. The electric wiring around the electronic circuit is formed by microstrip wiring composed of the surface conductor pattern 51 and the ground conductor 510 provided inside the dielectric. As shown in FIG. 13, the ground conductor 51b of the coplanar wiring and the ground conductor 510 of the microstrip wiring are connected by the through electrode 520 provided in the dielectric layer.

【0101】コプレーナ配線とマイクロストリップ配線
とを比較すると、前者は電気配線1層で形成できるので
形成が容易であるが、その反面、配線密度を高く出来な
い。一方、後者は、電気配線が多層となりその製作工程
が複雑になる反面、高い配線密度を実現できる。
Comparing the coplanar wiring with the microstrip wiring, the former can be easily formed because it can be formed by one layer of electric wiring, but on the other hand, the wiring density cannot be increased. On the other hand, in the latter, the electric wiring is multi-layered and the manufacturing process thereof is complicated, but a high wiring density can be realized.

【0102】本実施例では、電気配線部の誘電体層とし
て多層配線の形成が比較的容易なポリイミドを用いたた
めに、マイクロストリップ配線の形成が可能となった。
このような実装基板構造を採用する事により、光機能素
子とともに、接続端子数の多い電子回路の集積が可能と
なった。
In the present embodiment, since the polyimide, which is relatively easy to form the multilayer wiring, is used as the dielectric layer of the electric wiring portion, the microstrip wiring can be formed.
By adopting such a mounting substrate structure, it becomes possible to integrate an electronic circuit having a large number of connection terminals together with an optical functional element.

【0103】この実装基板へ搭載する光機能素子37は
半導体レーザ(LD)であり、これはSi基板等と同様
の熱伝導材料を加工したサブキャリア44に搭載されて
いる。サブキャリア44は、基板表面に凹凸を形成し、
その表面に、凸部表面から凹部表面まで電気的に接続さ
れた状態の導体パタンを設けたのち、この凹部上にLD
裏面が接触し、かつ、LD裏面とサブキャリア上の導体
パタンとが電気的に接続するように、固定したものであ
る。このキャリアに搭載されたLDをSiテラス30上
に搭載するには、LDの活性層側表面を下向きにしてS
iテラス30と接触させて搭載した。LD活性層側電極
と実装基板上の第1の薄膜電極53aとが直接接触し、
LD裏面電極は、サブキャリアを介して実装基板上の第
2の薄膜電極53bと接続する。この際、上記のよう
に、Siテラス上の薄膜電極表面から導波路コア中心間
距離と、LD素子表面から活性層間距離とを一致させて
いるので、LDを搭載するだけで光導波路とLDとの高
さ方向の位置合わせが完了する。面内方向の位置合わせ
は、光導波路とLDとの結合効率をモニタして行った。
Siテラスは素子搭載時の精度の高い高さ基準面となる
と同時に、LDのヒートシンクとして機能する。
The optical functional element 37 mounted on this mounting substrate is a semiconductor laser (LD), which is mounted on a sub-carrier 44 which is made of the same heat conductive material as the Si substrate. The subcarrier 44 forms unevenness on the substrate surface,
A conductor pattern is provided on the surface of the concave portion so that the conductor surface is electrically connected to the concave surface.
It is fixed so that the back surface is in contact and the LD back surface and the conductor pattern on the subcarrier are electrically connected. In order to mount the LD mounted on this carrier on the Si terrace 30, the surface of the LD on the active layer side is faced down to S
It was mounted in contact with i-terrace 30. The LD active layer side electrode and the first thin film electrode 53a on the mounting substrate are in direct contact with each other,
The LD back surface electrode is connected to the second thin film electrode 53b on the mounting substrate via the subcarrier. At this time, as described above, the distance between the center of the waveguide core from the surface of the thin film electrode on the Si terrace and the distance between the active layers from the surface of the LD element are made equal to each other. The alignment in the height direction of is completed. The alignment in the in-plane direction was performed by monitoring the coupling efficiency between the optical waveguide and the LD.
The Si terrace serves as a highly accurate height reference plane when the device is mounted, and at the same time functions as a heat sink for the LD.

【0104】電子回路の搭載に当たっては、実施例1と
同様に素子面を下向きにして半田バンプをもちいてSi
テラス35上に搭載した。この際、上記のように、電気
配線部の誘電体層およびその上に形成した導体パタン表
面の高さがSiテラス上面より低くなるようにしてあ
る。このような構造とした結果、電子回路をSiテラス
上に接触/搭載し、かつ、電子回路のすべての電極を、
Siテラス上の電気配線を経由することなく、誘電体層
上の導体パタンと直接接続することが可能となった。こ
のために、放熱特性ならびに高速性に優れた電子回路搭
載が可能となる。
In mounting the electronic circuit, the element surface is faced down and the solder bumps are used in the same manner as in Example 1 to use Si.
It was mounted on the terrace 35. At this time, as described above, the height of the dielectric layer of the electric wiring portion and the surface of the conductor pattern formed thereon is lower than the upper surface of the Si terrace. As a result of such a structure, the electronic circuit is contacted / mounted on the Si terrace, and all electrodes of the electronic circuit are
It became possible to directly connect to the conductor pattern on the dielectric layer without passing through the electric wiring on the Si terrace. For this reason, it becomes possible to mount an electronic circuit having excellent heat dissipation characteristics and high speed.

【0105】以上述べたように、本実施例においては、
電気配線部に電子回路用Siテラス35を設け、その周
囲の導体パタン表面の高さをSiテラス35より低く設
定した。したがって、本実施例に係る光/電子ハイブリ
ッド集積回路では、半田バンプを用いて接続することに
より電子回路電極と誘電体層上の導体パタンとを直接電
気接続することが可能となり、同時に、電子回路をSi
テラスと接触を保ちつつ実装することが可能となった。
また、Siテラスの側面を傾斜角を持たせたために、上
記のようにSiテラス上面と誘電体層上の導体パタンと
の間に段差が生じているにもかからず、光素子用Siテ
ラス上に設けた薄膜電極と誘電体層上にある導体パタン
とを電気的接続させることができる。このために、光機
能素子の電極取り出し部をSiテラス上に設けてヒート
シンク効果を高めるとともに、電極取り出し部を除く電
気配線をすべて誘電体層上に形成することが可能とな
り、優れた高周波特性を発揮することができるようにな
った。
As described above, in this embodiment,
An electronic circuit Si terrace 35 was provided in the electric wiring portion, and the height of the conductor pattern surface around the electronic terrace was set lower than that of the Si terrace 35. Therefore, in the optical / electronic hybrid integrated circuit according to the present embodiment, it is possible to directly electrically connect the electronic circuit electrode and the conductor pattern on the dielectric layer by connecting using the solder bump, and at the same time, the electronic circuit Si
It became possible to mount it while maintaining contact with the terrace.
In addition, since the side surface of the Si terrace has an inclination angle, there is a step between the upper surface of the Si terrace and the conductor pattern on the dielectric layer as described above. The thin film electrode provided above and the conductor pattern on the dielectric layer can be electrically connected. For this reason, it is possible to provide the electrode lead-out portion of the optical function element on the Si terrace to enhance the heat sink effect, and to form all the electrical wiring except the electrode lead-out portion on the dielectric layer, which provides excellent high frequency characteristics. I was able to demonstrate it.

【0106】本実施例によれば、Siテラスの光学ベン
チ機能、すなわち、光機能素子と光ファイバ間の光軸合
わせ機能および光機能素子、電子回路の放熱機能、の発
揮が可能となると同時に、高周波電気配線機能の発揮が
可能となる。
According to this embodiment, the optical bench function of the Si terrace, that is, the function of aligning the optical axis between the optical functional element and the optical fiber, the optical functional element, and the heat radiation function of the electronic circuit can be exhibited, and at the same time, The high frequency electric wiring function can be exhibited.

【0107】なお、本実施例の光実装基板は、例えば、
図14(A)〜図14(D)に示す工程で製作できる。
はじめに、後に詳述する手法により、Si基板1に凹部
を形成したのち、アンダークラッド層41,コアパタン
42,オーバークラッド層43からなる石英系光導波路
40を形成する(図14(A)参照)。ついで、Si基
板1の表面を加工して光素子用Siテラス30および電
子回路用Siテラス35を形成する。この際、電子回路
用Siテラス35付近のSi凹部底面には、接地導体層
として金や銅などの導電膜510を設けておく(図14
(B)参照)。この上に、電気配線部誘電体としてポリ
イミドを塗布/硬化したのち、ドライエッチング等の手
法により不要部分のポリイミドを除去して、Siテラス
30および35を露出させる。さらに、Siテラスから
所望の段差低くなるようにポリイミド層50のエッチン
グを行う(図14(C)参照)。最後に、その誘電体層
50の表面に導体パタン51を形成するとともに、光素
子用Siテラス30上に誘電体層50上の導体パタン5
1と電気的に接続するように薄膜電極52を形成する
(図14(D)参照)。
The optical mounting board of this embodiment is, for example,
It can be manufactured by the steps shown in FIGS. 14 (A) to 14 (D).
First, after forming a recess in the Si substrate 1 by a method described in detail later, a silica optical waveguide 40 including an under cladding layer 41, a core pattern 42, and an over cladding layer 43 is formed (see FIG. 14A). Then, the surface of the Si substrate 1 is processed to form the Si terrace 30 for the optical element and the Si terrace 35 for the electronic circuit. At this time, a conductive film 510 such as gold or copper is provided as a ground conductor layer on the bottom surface of the Si recess near the Si terrace 35 for electronic circuit (FIG. 14).
(See (B)). After applying / curing polyimide as a dielectric for the electric wiring portion on this, unnecessary portions of the polyimide are removed by a method such as dry etching to expose the Si terraces 30 and 35. Further, the polyimide layer 50 is etched so that the desired step is lowered from the Si terrace (see FIG. 14C). Finally, the conductor pattern 51 is formed on the surface of the dielectric layer 50, and the conductor pattern 5 on the dielectric layer 50 is formed on the optical device Si terrace 30.
The thin film electrode 52 is formed so as to be electrically connected to 1 (see FIG. 14D).

【0108】(実施例3)図15は、本発明のハイブリ
ッド光集積回路の第3の実施例の構造を示す斜視図であ
る。実施例2と本実施例との大きな違いは、電気配線部
の誘電体層を光導波路と同一材料を用いて形成したこと
にある。
(Embodiment 3) FIG. 15 is a perspective view showing the structure of a third embodiment of the hybrid optical integrated circuit of the present invention. The major difference between Example 2 and this example is that the dielectric layer of the electric wiring portion was formed using the same material as the optical waveguide.

【0109】すなわち、Si凹部は、光導波部および電
気配線部ともにSiテラス面から33μmの段差を設け
て形成してある。光導波部にあたるSi凹部には、アン
ダークラッド41(厚さ;35μm)、コア42(6μ
m×6μm)、オーバークラッド43(厚さ;30μ
m)の構造を有する石英系光導波路40が形成されてい
る。一方、電気配線部にあたるSi凹部上には、誘電体
層50として石英系光導波路のアンダークラッド層41
が形成してある。その厚さは25μmであり、光素子用
Siテラス10および電子回路用Siテラス35の上面
より10μm低くなるようにしてある。このように、電
気配線部の導体パタン上面の高さをSiテラス上面より
も低くなるように設定した結果、重要な電気配線はすべ
て誘電体層上に形成し半田バンプを用いて接続が可能と
なると同時に、電子回路とSiテラスとを接触して搭載
できるようになった。このために、この実装基板は、高
周波電気特性と良好な素子放熱機能を発揮することがで
きる。
That is, the Si concave portion is formed with a step difference of 33 μm from the Si terrace surface in both the optical waveguide portion and the electric wiring portion. The under clad 41 (thickness: 35 μm), the core 42 (6 μm) are provided in the Si recess corresponding to the optical waveguide.
m × 6 μm), overclad 43 (thickness: 30 μ
The silica-based optical waveguide 40 having the structure of m) is formed. On the other hand, on the Si recess corresponding to the electric wiring portion, the under clad layer 41 of the silica-based optical waveguide is formed as the dielectric layer 50.
Is formed. The thickness thereof is 25 μm, which is 10 μm lower than the upper surfaces of the optical element Si terrace 10 and the electronic circuit Si terrace 35. As described above, the height of the conductor pattern upper surface of the electric wiring portion is set to be lower than that of the Si terrace upper surface. As a result, all the important electric wiring can be formed on the dielectric layer and connected using solder bumps. At the same time, it became possible to mount the electronic circuit in contact with the Si terrace. Therefore, this mounting board can exhibit high-frequency electrical characteristics and a good element heat dissipation function.

【0110】本実施例のように電気配線部の誘電体と光
導波路とを同一材料で形成する構造は、その基板の形成
工程が簡便になるという効果がある。この効果につい
て、基板形成工程を示した図16(A)〜図16(E)
に従って説明する。基板製作の第1ステップは、基板上
にSiテラスに相当する段差を形成する工程である(図
16(A)参照)。基板としてSiを用いた本実施例で
は、KOH等のアルカリエッチ液を用いた異方性エッチ
ングの手法により所望の段差を形成することができる。
Si基板の結晶方位を適切に選べば、図示したようにS
iテラス側面を約57°の傾斜をもって形成することが
できる。この後に、石英系光導波路等の誘電体光導波路
のアンダークラッド層41を基板凹部に形成して、研磨
等の手法によりその表面を平坦化する(図16(B)参
照)。こののちに、光導波路のコアパタン42およびオ
ーバークラッド層43を形成する(図16(C)参
照)。しかるのち、Siテラスを含む電気配線部となる
領域に形成された光導波路をエッチングにより除去し
て、Siテラスを露出させる。この際、石英系光導波
路、高分子導波路(ポリイミド系光導波路等)のエッチ
ング工程、例えば、CF4 とH2 との混合ガス、あるい
はO2 ガスをエッチャントとする反応性イオンエッチン
グでは、Si基板1をエッチングストップ層として用い
ることが可能である。このためにエッチングの進行に伴
い、Siテラス30および35が露出すると、その表面
のエッチングは進まなくなる。
The structure in which the dielectric material of the electric wiring portion and the optical waveguide are formed of the same material as in this embodiment has an effect of simplifying the substrate forming process. Regarding this effect, FIGS. 16A to 16E showing the substrate forming process.
Follow the instructions below. The first step of manufacturing a substrate is a step of forming a step corresponding to a Si terrace on the substrate (see FIG. 16A). In the present embodiment in which Si is used as the substrate, a desired step can be formed by an anisotropic etching method using an alkaline etchant such as KOH.
If the crystal orientation of the Si substrate is properly selected, S
The i-terrace side surface can be formed with an inclination of about 57 °. After that, the under clad layer 41 of a dielectric optical waveguide such as a quartz optical waveguide is formed in the recess of the substrate, and the surface thereof is flattened by a method such as polishing (see FIG. 16B). After that, the core pattern 42 and the over cladding layer 43 of the optical waveguide are formed (see FIG. 16C). After that, the optical waveguide formed in the region to be the electric wiring portion including the Si terrace is removed by etching to expose the Si terrace. At this time, in the etching process of the silica-based optical waveguide and the polymer waveguide (polyimide-based optical waveguide, etc.), for example, in the reactive ion etching using a mixed gas of CF 4 and H 2 or O 2 gas as an etchant, Si is used. It is possible to use the substrate 1 as an etching stop layer. Therefore, when the Si terraces 30 and 35 are exposed as the etching progresses, the etching of the surface does not proceed.

【0111】一方、光導波路部分のエッチングは続行さ
れる。この結果、ただ一度のエッチング工程により、電
気配線部の誘電体表面とSiテラスとの段差を形成する
ことができる(図16(D)参照)。
On the other hand, the etching of the optical waveguide portion is continued. As a result, a step between the dielectric surface of the electric wiring portion and the Si terrace can be formed by only one etching step (see FIG. 16D).

【0112】最後に、電気配線部の誘電体表面に導体パ
タンを形成するとともに、Siテラス表面および傾斜側
面に薄膜電極を形成すれば、本発明の光実装基板を形成
できる(図16(E)参照)。この際、図16(A)に
示した工程においてSi基板の異方性エッチングによれ
ばSiテラス側面は自動的に傾斜が形成できることを強
調しておく。Siテラス側面の傾斜を容易に形成できる
ために、Siテラスと誘電体上面に段差を設けても、両
者の間に断線せずに電気配線を形成することができるの
である。
Finally, by forming a conductor pattern on the dielectric surface of the electric wiring portion and forming thin film electrodes on the Si terrace surface and the inclined side surfaces, the optical mounting substrate of the present invention can be formed (FIG. 16 (E)). reference). At this time, it is emphasized that the side surface of the Si terrace can be automatically inclined by anisotropic etching of the Si substrate in the step shown in FIG. Since the slope of the side surface of the Si terrace can be easily formed, even if a step is provided between the Si terrace and the upper surface of the dielectric, the electric wiring can be formed between the two without forming a break.

【0113】このように、誘電体光導波路と電気配線部
誘電体層とを同一材料で形成するようにすれば、実施例
1のように、両者を異種材料で形成する事と比較して、
その製作工程が簡略化できる。
As described above, if the dielectric optical waveguide and the electric wiring portion dielectric layer are made of the same material, as compared with the case where they are made of different materials as in the first embodiment,
The manufacturing process can be simplified.

【0114】また、Siテラスの側面を垂直にしないで
上述のように傾斜を持たせておくことは、実装基板製作
の困難さを大幅に緩和する効果もある。すなわち、Si
テラス側面を概ね垂直に形成した場合には、例えば図9
の実装基板において、光素子用Siテラス30と誘電体
層50の上面との間に段差が生ずると、Siテラス30
上の薄膜電極52と誘電体層50上の導体パタン51a
とを電気的に接続することが困難となる。したがって、
垂直性の高い側面をもつSiテラスを用いて、図9のよ
うな電気配線を実現するために、図16(D)の工程に
おいて、Siテラス上面と誘電体上面を段差なく形成す
ることは、光導波路のエッチング時間およびエッチング
速度の極めて高いコントロールを必要とするため、この
構造の実装基板の製作が極めて困難となる。この困難さ
は上記のようにSiテラス側面に傾斜を持たせることに
より解消したのである。
[0114] In addition, the fact that the side surface of the Si terrace is not vertical but has an inclination as described above also has the effect of significantly relieving the difficulty of manufacturing the mounting substrate. That is, Si
When the side surfaces of the terrace are formed substantially vertically, for example, as shown in FIG.
If a step is formed between the optical element Si terrace 30 and the upper surface of the dielectric layer 50 in the mounting substrate of FIG.
Conductor pattern 51a on the upper thin film electrode 52 and the dielectric layer 50
It becomes difficult to electrically connect and. Therefore,
In order to realize the electric wiring as shown in FIG. 9 by using the Si terraces having highly vertical side surfaces, it is necessary to form the upper surface of the Si terraces and the upper surface of the dielectric without steps in the step of FIG. Since it is necessary to control the etching time and the etching rate of the optical waveguide to be extremely high, it becomes extremely difficult to manufacture a mounting substrate having this structure. This difficulty was solved by providing the side surface of the Si terrace with an inclination as described above.

【0115】(実施例4)図17は、本発明のハイブリ
ッド光集積回路の第4の実施例の斜視図であり、図18
はA−A断面図である。Si基板1上にアンダークラッ
ド層60c、コア60bおよびオーバークラッド層60
aが集積された埋め込み型光導波路60を示している。
この図17に示す例では400μmピッチの4アレイ光
素子を搭載していることを前提としているので、コア6
0bの間隔も400μmで並べられることになる。
(Fourth Embodiment) FIG. 17 is a perspective view of a fourth embodiment of the hybrid optical integrated circuit according to the present invention.
FIG. 6 is a sectional view taken along line AA. An under clad layer 60c, a core 60b and an over clad layer 60 are formed on the Si substrate 1.
The embedded optical waveguide 60 in which a is integrated is shown.
In the example shown in FIG. 17, since it is premised that four array optical elements having a pitch of 400 μm are mounted, the core 6
The spacing of 0b is also 400 μm.

【0116】オーバークラッド層60a上面には、図1
8にも示すように400μm間隔の中心導体部61aと
接地導体部61bとからなるコープレナー線路61が形
成される。そして、中心導体部61aの幅W、中心導体
部61aと接地導体部61bとのギャップ間隔S、及び
コープレナー線路61とSi基板1との間の石英導波路
層の厚さHは、コープレナー線路61の高周波特性に影
響する主要なパラメータとなっている。このパラメータ
については表1〜4を用いて後述する。
On the upper surface of the over cladding layer 60a, as shown in FIG.
As shown in FIG. 8, a coplanar line 61 including a central conductor portion 61a and a ground conductor portion 61b spaced at 400 μm is formed. The width W of the central conductor portion 61a, the gap distance S between the central conductor portion 61a and the ground conductor portion 61b, and the thickness H of the quartz waveguide layer between the coplanar line 61 and the Si substrate 1 are It is a main parameter that affects the high frequency characteristics of the line 61. This parameter will be described later using Tables 1 to 4.

【0117】光素子62の搭載部63は、エッチングに
よりオーバークラッド層60aが削られてアンダークラ
ッド層60cの上面を露出させ、電気配線層63a,6
3bが形成される。この場合、電気配線層61a,61
b,63a,63bとして厚さ5μmの金メッキ線を用
い、配線層63a,63bの長さを1mm以下としてそ
の損失を小さくしている。
In the mounting portion 63 of the optical element 62, the overclad layer 60a is removed by etching to expose the upper surface of the underclad layer 60c, and the electrical wiring layers 63a, 6a are formed.
3b is formed. In this case, the electric wiring layers 61a, 61
Gold plated wires having a thickness of 5 μm are used as b, 63a and 63b, and the length of the wiring layers 63a and 63b is set to 1 mm or less to reduce the loss.

【0118】4本のコープレナー線路61の中心導体6
1aは、金リボン線64により銅やブロックやグランド
ポストと呼ばれるガイドポスト65aに接続され、前述
したアンダークラッド60c上の電気配線層(電極)6
3aに接続され、金−スズ合金からなる半田パタン66
を通じて光素子62の下側の4個の電極62cに接続さ
れることになる。
Center conductor 6 of four coplanar lines 61
1a is connected to a guide post 65a called copper, a block, or a ground post by a gold ribbon wire 64, and the electric wiring layer (electrode) 6 on the underclad 60c described above.
3a, solder pattern 66 made of gold-tin alloy
Is connected to the four electrodes 62c on the lower side of the optical element 62 through.

【0119】コープレナー線路61の接地導体61bも
同様に金リボン線64によりガイドポスト65bに接続
され、アンダークラッド60c上の電気配線層(電極)
63bに接続され、半田パタン66を通じてSiサブキ
ャリア67の表面導電層67aに接続されることにな
る。ここで、Siサブキャリア67は表面に導電層67
aが形成され、光素子62の背面の電極62bを金−ス
ズ半田で凹部の導電層67aに接続することにより保持
している。したがって、光素子62が搭載部63に搭載
された状態では、コープレナー線路61にて4個のアレ
イとともに高周波で駆動することが可能となる。
Similarly, the ground conductor 61b of the coplanar line 61 is connected to the guide post 65b by the gold ribbon wire 64, and the electric wiring layer (electrode) on the underclad 60c.
63b, and is connected to the surface conductive layer 67a of the Si subcarrier 67 through the solder pattern 66. Here, the Si subcarrier 67 has a conductive layer 67 on the surface.
a is formed, and the electrode 62b on the back surface of the optical element 62 is held by being connected to the conductive layer 67a in the recess with gold-tin solder. Therefore, when the optical element 62 is mounted on the mounting portion 63, it is possible to drive the coplanar line 61 at a high frequency together with the four arrays.

【0120】搭載部63に光素子62が搭載された状態
では、光素子62の4個の活性層62aは図17手前側
の石英系導波路のコア60bに光結合されることにな
る。なお、本実施例においては、光素子62の電極62
cおよび半田パタン66の位置を光素子62の活性層6
2a直下から側方にずらして設けてあり、光素子固定に
伴う応力が直接活性層に働くのを防止している。
When the optical element 62 is mounted on the mounting portion 63, the four active layers 62a of the optical element 62 are optically coupled to the core 60b of the silica-based waveguide on the front side of FIG. In the present embodiment, the electrode 62 of the optical element 62 is
c and the position of the solder pattern 66 are set to the active layer 6 of the optical element
It is provided so as to be shifted laterally from immediately below 2a to prevent the stress associated with fixing the optical element from directly acting on the active layer.

【0121】ここで、コープレナー線路の高周波特性に
影響する前述した主要なパラメータW,S,Hにつき、
SパラメータS21および光学ベンチ機能である軸ずれを
考察する。
Here, with respect to the above-mentioned main parameters W, S, and H that influence the high-frequency characteristics of the coplanar line,
Consider the axial deviation is S parameter S 21 and the optical bench function.

【0122】[0122]

【表1】 [Table 1]

【0123】(表1)はコープレナー線路w,sと透過
損失S21との関係を示しており、Si基板として平均値
の比抵抗を〜1Ω・cmのものを用いている。また、パ
ラメータW,Sについては、石英系光導波路など数十μ
mの段差のある基板上にレジストを塗布してパターニン
グしているため、20μm以下で再現良く形成するのが
困難であり、よってw,s共20μm以上とした。そし
て、この(表1)ではアンダークラッド2cの厚さhμ
mを24μm、石英導波路全体の厚さHμmを60μm
として、実施例I−1〜I〜5までwを変化した結果、
w,sが最小の場合SパラメータS21が最小となって損
失が最も小さくなる。なお、この(表1)では厚さhや
Hの数値の変更が無いため4アレイであっても軸ずれは
0.7μmと一定している。
Table 1 shows the relationship between the coplanar lines w and s and the transmission loss S 21. A Si substrate having an average specific resistance of 1 Ω · cm is used. The parameters W and S are several tens of μ, such as for silica optical waveguides.
Since a resist is applied and patterned on a substrate having a step of m, it is difficult to form with good reproducibility in 20 μm or less. Therefore, both w and s are set to 20 μm or more. And in this (Table 1), the thickness hμ of the underclad 2c
m is 24 μm, the total thickness of the quartz waveguide is H μm is 60 μm
As a result of changing w from Examples I-1 to I-5,
When w and s are minimum, the S parameter S 21 is minimum and the loss is minimum. In addition, in this (Table 1), since the numerical values of the thickness h and H are not changed, the axis deviation is constant at 0.7 μm even with four arrays.

【0124】[0124]

【表2】 [Table 2]

【0125】(表2)は(表1)の結果を利用してS21
が最小になる(w,s)=(20,20)μmとし、ア
ンダークラッド60cの厚さhを変化させひいてはHを
変化させたときのSパラメータと軸ずれとをピックアッ
プしたものであり、参考例II-1,II−7は従来構造のも
のを当てはめた場合の例であり、実施例II−2〜II−6
では、h,Hを変化させた例となっている。この結果、
Hが50〜90近辺にて良好な数値を示している。な
お、軸ずれはアレイ構造でクラッド厚さの厚みにより基
板の反りが生じることに起因しており、結合損失の増大
につながる。
(Table 2) uses the results of (Table 1) to obtain S 21
Is set to (w, s) = (20, 20) μm that minimizes, and the S parameter and the axis deviation when the thickness h of the underclad 60c is changed and H is changed are picked up. Examples II-1 and II-7 are examples in which the conventional structure is applied, and Examples II-2 to II-6.
In this example, h and H are changed. As a result,
A favorable value is shown when H is around 50 to 90. The axis shift is caused by the warp of the substrate due to the thickness of the clad thickness in the array structure, which leads to an increase in coupling loss.

【0126】(表2)にて詳しく述べれば、厚さH依存
性について、一般的に高周波電気配線の損失は、1.0
dB/cm以下である必要があり、本実施例のハイブリ
ッド基板の幅広い用途を考慮すると、1.5dB/cm
以下である必要があると考えられる。(表2)から、損
失が1.5dB/cm以下であるためには、石英層の全
厚Hが50μm以上であることが必要である。
More specifically, referring to (Table 2), with respect to the thickness H dependency, the loss of high-frequency electrical wiring is 1.0
It should be less than or equal to dB / cm, and when considering the wide range of applications of the hybrid substrate of the present embodiment, it is 1.5 dB / cm.
It is considered necessary to be the following. From (Table 2), it is necessary that the total thickness H of the quartz layer is 50 μm or more for the loss to be 1.5 dB / cm or less.

【0127】また、ハイブリッド基板が良好な光学ベン
チ機能を保ためには、基板の反りが少ない必要がある。
図18において、石英系光導波路層とSi基板1とは熱
膨張係数が異なるため、Hが大きくなるにつれて基板の
反りが大きくなる。この基板の反りが大きくなると、光
導波路端面と光素子、例えばLDアレイの活性層が、位
置ずれをおこし光学的な結合損失を生じるなど、光学ベ
ンチ機能が損なわれる。光/電気ハイブリッド実装基板
は、4×4スイッチ等への展開が求められるため、例え
ば4アレイLDモジュール等をこの基板に搭載するな
ど、光素子のアレイ化に対応できることが必要である。
この結果、(表2)右欄の数値(軸ずれ)を小さくする
必要がある。図19は、Si基板上の石英層の厚さH
と、Si基板の反り(曲率半径)、400μm間隔4ア
レイLDモジュールでの軸ずれとの関係を示しており、
この図19からは軸ずれを1μm以下に押えるためには
厚さHが120μm以下であることが判明する。
Further, in order for the hybrid substrate to maintain a good optical bench function, it is necessary that the substrate warp is small.
In FIG. 18, since the quartz optical waveguide layer and the Si substrate 1 have different thermal expansion coefficients, the warpage of the substrate increases as H increases. If the warp of the substrate becomes large, the end face of the optical waveguide and the optical element, for example, the active layer of the LD array are misaligned to cause optical coupling loss, which impairs the optical bench function. Since the optical / electric hybrid mounting substrate is required to be developed into a 4 × 4 switch or the like, it is necessary to be able to deal with arraying of optical elements, for example, by mounting a 4-array LD module or the like on this substrate.
As a result, it is necessary to reduce the numerical value (axis deviation) in the right column of (Table 2). FIG. 19 shows the thickness H of the quartz layer on the Si substrate.
And the warp (curvature radius) of the Si substrate and the axis shift in the 400 μm-spaced 4-array LD module.
From this FIG. 19, it is found that the thickness H is 120 μm or less in order to suppress the axis deviation to 1 μm or less.

【0128】以上をまとめると、図18の石英系光導波
路において、高周波電気配線機能、光素子を搭載するた
めの光学ベンチ機能を満たすためには、Hは50μm以
上120μm以下にする必要のあることがわかった。
In summary, in the silica optical waveguide shown in FIG. 18, H must be 50 μm or more and 120 μm or less in order to satisfy the high frequency electric wiring function and the optical bench function for mounting the optical element. I understood.

【0129】なお、(表1),(表2)から判明するよ
うに、低損失光導波路として十分実績があり最適である
と考えられるアンダークラッドh=30μm、コア径6
×6μm、オーバークラッド=30μm、全石英層66
μmのハイブリッド光集積基板を用いた例示が図17で
ある。また、この図17に示す光導波路の伝搬損失は
0.1dB/cm以下であり、光素子としてLDを用い
たとき4アレイ共に10GHzでの高速変調時でも良好
な特性を有する。
As can be seen from (Table 1) and (Table 2), an underclad h = 30 μm and a core diameter of 6 which are considered to be suitable and suitable as a low-loss optical waveguide are considered.
× 6 μm, overclad = 30 μm, all-quartz layer 66
FIG. 17 shows an example using a hybrid optical integrated substrate of μm. The propagation loss of the optical waveguide shown in FIG. 17 is 0.1 dB / cm or less, and when LDs are used as optical elements, all four arrays have good characteristics even at high speed modulation at 10 GHz.

【0130】こうして、本実施例では低損失光導波路機
能、軸ずれの少ない光学ベンチ機能、S21の少ない高周
波電気配線機能を合せ持つ。
In this way, the present embodiment has a low loss optical waveguide function, an optical bench function with little axis deviation, and a high frequency electrical wiring function with less S 21 .

【0131】図17の4アレイを分割して単体としたも
のを図20および図21に示す。この場合、アレイ素子
でなくアレイ素子を分割した単体となっているので、基
板の反りが生じたとしても軸ずれは生ずることがなく、
よって厚さHが120μm以下という条件を除いても前
述の三機能は有する。逆に単体をアレイ化構造とする場
合には、厚さHが120μm以下という条件が加わるこ
とになる。
FIGS. 20 and 21 show the four arrays of FIG. 17 divided into a single unit. In this case, since the array element is not an array element but a single element, the axis deviation does not occur even if the substrate warps.
Therefore, even if the condition that the thickness H is 120 μm or less is excluded, the above-mentioned three functions are provided. On the other hand, when the single body has an array structure, the condition that the thickness H is 120 μm or less is added.

【0132】なお本実施例では、コープレナー線路61
をオーバークラッド表面に形成したが、コープレナー線
路の位置はこれ以外の場所でも形成可能である。図22
に図17の側面図を、図23にコープレナー線路61の
下のオーバークラッド60aを薄くしたものの側面図
を、図24にアンダークラッド層60c全体を厚くし、
コープレナー線路61を直接アンダークラッド60c上
に形成したものの側面図を示す。図23および図24に
示した例のようにコープレナー配線層の高さを光導波路
部の上部クラッド上面よりも低く設定しても、同様に良
好な電気/光実装基板として用いることができる。
In the present embodiment, the coplanar line 61
Was formed on the surface of the over-cladding, but the position of the coplanar line can be formed at other positions. FIG.
17 is a side view of FIG. 23, FIG. 23 is a side view of a thin overclad layer 60a under the coplanar line 61, and FIG.
The side view of what formed the coplanar line 61 directly on the under clad 60c is shown. Even if the height of the coplanar wiring layer is set lower than the upper surface of the upper clad of the optical waveguide portion as in the examples shown in FIGS. 23 and 24, the same electrical / optical mounting substrate can be used.

【0133】(実施例5)図25は、本発明のハイブリ
ッド光集積回路の第5の実施例を示す図であり、図26
は図25のD−Dでの断面図である。先の実施例4は、
一般的なSi基板(比抵抗〜1Ω・cm)を用いた例で
あった。一方Si基板の比抵抗を高くすることによりさ
らに高周波電気配線機能を改善することができる。これ
により、コープレナー線路とSi基板との間の石英系光
導波路を薄くすることができ、図25のような、より薄
いアンダークラッド2c上に高周波線路を置く構成が可
能になり、応用範囲を広げることができる。
(Fifth Embodiment) FIG. 25 is a diagram showing a fifth embodiment of the hybrid optical integrated circuit of the present invention, and FIG.
FIG. 26 is a sectional view taken along line D-D in FIG. 25. The above-mentioned Example 4 is
This is an example using a general Si substrate (resistivity ˜1 Ω · cm). On the other hand, the high frequency electric wiring function can be further improved by increasing the specific resistance of the Si substrate. As a result, the silica-based optical waveguide between the coplanar line and the Si substrate can be thinned, and the high-frequency line can be placed on the thinner underclad 2c as shown in FIG. Can be expanded.

【0134】まず図25で用いている基板の構造パラメ
ータについて、図25の高周波電気配線部D−Dの断面
図と等しい構造を持つ図26により、高周波電気配線機
能、光学ベンチ機能の観点から最適化を行う。図25お
よび図26において、61aはコープレナー線路の中心
導体部、61bは接地導体部であり、60cは下部クラ
ッド層、1は図17に示す実施例1に比べ高抵抗なSi
基板である。 また、図25において67はSiのサブ
キャリアであり、その凹部には光素子62が保持されて
いる。サブキャリア67の表面には導電層67aが形成
されており、光素子62の裏面と導通がとれている。こ
のサブキャリアの両足を半田パタン67bに接続するこ
とにより、コープレナー線路61と光素子62の背面の
電極62bとが電気的に接続される。一方、光素子の活
性層脇の電極62cは、コープレナー線路61の中心導
体部61a上に形成された半田パタン67bにより導通
がとれ、このコープレナー線路により光素子62を駆動
することができる。さらにこのSiサブキャリア67
は、光素子で発生する熱を吸収し、空中あるいはコープ
レナー線路61に放熱する。なお、この実施例において
は、光素子62の電極62cに接続する半田パタン67
bの位置を、光素子の活性層62aの直下から側方にず
らして設けてあり、光素子固定に伴う応力が、直接活性
層に働くのを防止する。
First, regarding the structural parameters of the substrate used in FIG. 25, the structure having the same structure as the cross-sectional view of the high frequency electric wiring portion DD in FIG. To convert. In FIGS. 25 and 26, 61a is a central conductor portion of the coplanar line, 61b is a ground conductor portion, 60c is a lower clad layer, and 1 is Si having a higher resistance than that of the first embodiment shown in FIG.
The substrate. Further, in FIG. 25, 67 is a subcarrier of Si, and the optical element 62 is held in the concave portion. A conductive layer 67a is formed on the front surface of the subcarrier 67 and is electrically connected to the back surface of the optical element 62. By connecting both legs of this subcarrier to the solder pattern 67b, the coplanar line 61 and the electrode 62b on the back surface of the optical element 62 are electrically connected. On the other hand, the electrode 62c beside the active layer of the optical element is electrically connected by the solder pattern 67b formed on the central conductor portion 61a of the coplanar line 61, and the optical element 62 can be driven by this coplanar line. Furthermore, this Si subcarrier 67
Absorbs the heat generated by the optical element and radiates it to the air or the coplanar line 61. In this embodiment, the solder pattern 67 connected to the electrode 62c of the optical element 62 is used.
The position of b is provided so as to be shifted laterally from directly below the active layer 62a of the optical element, and the stress associated with fixing the optical element is prevented from directly acting on the active layer.

【0135】このコープレナー線路の高周波特性に影響
する主要なパラメータは、コープレナー線路とSi基板
との間の石英アンダークラッド層の厚さh、コープレナ
ー線路の中心導体61aの幅w、中心導体61aとコー
プレナー線路の接地導体層61bとのギャップ間隔sで
ある。
The main parameters that affect the high frequency characteristics of this coplanar line are the thickness h of the quartz underclad layer between the coplanar line and the Si substrate, the width w of the center conductor 61a of the coplanar line, and the center conductor. It is a gap interval s between 61a and the ground conductor layer 61b of the coplanar line.

【0136】これらパラメータS,Wとコープレナー線
路の損失を表すSパラメータS21との関係を(表3)に
示し、この(表3)によるs,wに基づきアンダークラ
ッド2cの厚さによるSパラメータS21および軸ずれの
関係を(表4)に示す。
The relationship between these parameters S and W and the S parameter S 21 representing the loss of the coplanar line is shown in (Table 3), and S depending on the thickness of the underclad 2c is based on s and w according to this (Table 3). The relationship between the parameter S 21 and the axis deviation is shown in (Table 4).

【0137】ここでSi基板は平均値の比抵抗で〜50
Ω・cmのものを用いている。また、w,sについて
は、石英系光導波路など数十μmの段差のある基板上に
レジストを塗布してパターニングしているため、20μ
m以下で再現性良く形成するのが困難であった。そのた
め、w,s共に20μm以上とした。また、図25およ
び図26は光素子単体の例であるが、400μmピッチ
で4アレイの光素子を搭載した際の基板の反りに起因す
る軸ずれを(表4)に示す。
The Si substrate has an average specific resistance of about 50
Ω · cm is used. As for w and s, 20 μ is used because the resist is applied and patterned on a substrate having a step of several tens μm such as a quartz optical waveguide.
When it was less than m, it was difficult to form with good reproducibility. Therefore, both w and s are set to 20 μm or more. 25 and 26 show an example of the optical element alone, Table 4 shows the axis deviation caused by the warp of the substrate when the optical elements of 4 arrays are mounted at a pitch of 400 μm.

【0138】まず、コープレナー線路の構造パラメータ
である導体幅w,ギャップsによるSパラメータS21
変化を(表3)に示す。
First, (Table 3) shows changes in the S parameter S 21 depending on the conductor width w and the gap s which are the structural parameters of the coplanar line.

【0139】[0139]

【表3】 [Table 3]

【0140】この表3にて判明するように、実施例II
I−1〜III−5の結果、(表1)と同様(w,s)
=(20,20)μmとなって損失が最も小さい。
As can be seen in Table 3, Example II
As a result of I-1 to III-5, similar to (Table 1) (w, s)
= (20,20) μm, and the loss is the smallest.

【0141】[0141]

【表4】 [Table 4]

【0142】また、この(表4)にて示すように(w,
s)=(20,20)μmを前提として、アンダークラ
ッド厚hの変化に伴うS21および軸ずれを表示する。こ
のようにS21を10GHzで、1.5dB/cm以下に
するにはhを20μm以上にする必要がある。このよう
にSi基板の比抵抗を高くしたため、Si基板上の石英
層の厚さを実施例4よりもより薄くすることができた。
また、光学素子の活性層と光導波路のコアとの軸ずれを
1μm以下にするためには、石英層の全厚Hを120μ
m以下にする必要がある。
Further, as shown in (Table 4), (w,
Assuming that s) = (20,20) μm, S 21 and axis deviation due to changes in the underclad thickness h are displayed. Thus, in order to set S 21 at 10 GHz to 1.5 dB / cm or less, h must be 20 μm or more. Since the specific resistance of the Si substrate was increased in this way, the thickness of the quartz layer on the Si substrate could be made thinner than in Example 4.
Further, in order to make the axis shift between the active layer of the optical element and the core of the optical waveguide 1 μm or less, the total thickness H of the quartz layer is 120 μm
It must be m or less.

【0143】以上をまとめると、図25および図26の
石英系導波路において、高周波電気配線機能、光素子を
搭載するための高精度光学ベンチ機能を満たすために
は、石英系光導波路アンダークラッド厚hは20μm以
上にする必要のあることがわかった。さらに400μm
ピッチで4アレイ以上の光素子を搭載した際には、石英
系光導波路全体の厚さHは120μm以下という条件が
加わる。
To summarize the above, in the silica-based waveguides of FIGS. 25 and 26, in order to satisfy the high-frequency electrical wiring function and the high-precision optical bench function for mounting an optical element, the silica-based optical waveguide underclad thickness is required. It was found that h must be 20 μm or more. 400 μm
When four or more optical elements are mounted at a pitch, the condition that the total thickness H of the silica-based optical waveguide is 120 μm or less is added.

【0144】なお、(表3),(表4)から判明するよ
うに、低損失石英系光導波路として十分に実績があり最
適であると考えられる、アンダークラッドh=30μ
m、コア径6×6μm、オーバークラッド厚30μm、
全石英層66μmの基板を用いて、光素子として単体の
LDモジュールを用いた例が図25である。
As can be seen from (Table 3) and (Table 4), underclad h = 30 μ, which is considered to be the most suitable and optimal as a low-loss silica optical waveguide.
m, core diameter 6 × 6 μm, overclad thickness 30 μm,
FIG. 25 shows an example in which a single LD module is used as an optical element using a substrate having a total quartz layer of 66 μm.

【0145】このように実施例5のハイブリッド光集積
基板は、既に実績のある低損失光導波機能のみならず、
光素子を駆動するための高周波線路配線機能および基板
の平坦性を確保する高精度光学ベンチ機能を満足してい
る。さらに実施例1と比較して、光導波路として十分実
績のある30μm厚のアンダークラッドを用い、かつガ
イドポスト等を使わないため電極構造を単純にすること
ができた。このため高周波特性が向上し、その上実装の
手間が簡略化された。
As described above, the hybrid optical integrated substrate of the fifth embodiment has not only the proven low loss optical waveguide function,
It satisfies the high-frequency line wiring function for driving optical elements and the high-precision optical bench function for ensuring the flatness of the substrate. Further, as compared with Example 1, an underclad having a thickness of 30 μm, which has a sufficient track record as an optical waveguide, is used, and a guide post or the like is not used, so that the electrode structure can be simplified. Therefore, the high frequency characteristics are improved, and the mounting work is simplified.

【0146】このハイブリッド光集積回路の光導波路の
伝搬損失は0.1dB/cm以下であった。また、光素
子としてLDを用いると10GHzでの高速変調時でも
良好な特性を示した。
The propagation loss of the optical waveguide of this hybrid optical integrated circuit was 0.1 dB / cm or less. Further, when the LD is used as the optical element, good characteristics are exhibited even at high speed modulation at 10 GHz.

【0147】(実施例6)図27は、本発明のハイブリ
ッド光集積回路の第6の実施例を示す図である。実施例
4で用いた平坦なSi基板1の代わりに凹凸のあるSi
基板を用いている。石英系光導波路のアンダークラッド
層60cは、このSi基板1の凹部に形成されており、
Si基板の凸部68a,68bは図のように光素子搭載
部68に露出しており、光素子62を搭載する際の高さ
基準面として用いることができる。
(Embodiment 6) FIG. 27 is a diagram showing a sixth embodiment of the hybrid optical integrated circuit of the present invention. Instead of the flat Si substrate 1 used in Example 4, Si having irregularities is used.
The substrate is used. The under clad layer 60c of the silica-based optical waveguide is formed in the recess of the Si substrate 1,
The convex portions 68a and 68b of the Si substrate are exposed to the optical element mounting portion 68 as shown in the figure and can be used as a height reference surface when mounting the optical element 62.

【0148】図27におけるB−Bの断面図は、図26
と同じ構造であり、ここでも(表3,表4)で最適化し
た厚さh=30μmのアンダークラッド層60cを用い
ている。光素子搭載部68における断面図C−Cを図2
8に示す。このようにSi基板1の凸部68aの上に
は、光素子62の活性層62aを避けるように薄い電極
62cが形成され、光素子62の高さ基準面と電極部を
兼ねている。コープレナー線路はアンダークラッド上で
は厚さ5μmの金メッキ層を用いているが、Siテラス
68a,68b上では厚さ1μm以下の金スパッタ膜を
用いている。光素子62の背面の電極62bは、Siサ
ブキャリア67に保持され、Siサブキャリア67の表
面の導電層67a、導電性接着剤69、を通ってSiテ
ラス68b上の電極部61bに電気的に導通している。
FIG. 26 is a sectional view taken along line BB in FIG.
The under clad layer 60c having the same structure as the above and having the thickness h = 30 μm optimized in (Table 3 and Table 4) is also used here. 2 is a sectional view of the optical element mounting portion 68 taken along the line CC.
8 shows. Thus, the thin electrode 62c is formed on the convex portion 68a of the Si substrate 1 so as to avoid the active layer 62a of the optical element 62, and serves as the height reference plane of the optical element 62 and the electrode portion. The coplanar line uses a gold plating layer having a thickness of 5 μm on the underclad, but uses a gold sputtered film having a thickness of 1 μm or less on the Si terraces 68a and 68b. The electrode 62b on the back surface of the optical element 62 is held by the Si subcarrier 67, and electrically passes through the conductive layer 67a and the conductive adhesive 69 on the surface of the Si subcarrier 67 to the electrode portion 61b on the Si terrace 68b. There is continuity.

【0149】このように凸部を有するSi基板を用いる
ことにより、Si凸部68aを搭載高さ基準面として用
いることができ、光素子62と光導波路コア62aの位
置合わせをさらに高精度に行うことができる。また光素
子62で発生した熱はサブキャリア67を通って68b
を経由して熱伝導性の良いSi基板1に放熱でき、1は
熱伝導性の良いパッケージ70に密着させているため、
光素子62の放熱は大きく改善される。
By using the Si substrate having the convex portion in this manner, the Si convex portion 68a can be used as a mounting height reference surface, and the optical element 62 and the optical waveguide core 62a can be aligned with higher accuracy. be able to. Further, the heat generated by the optical element 62 passes through the sub-carrier 67 and 68b.
The heat can be dissipated to the Si substrate 1 having good thermal conductivity via 1 and the 1 is closely attached to the package 70 having good thermal conductivity.
The heat dissipation of the optical element 62 is greatly improved.

【0150】またコープレナー線路部14における高周
波特性も実施例4と同様に良好である。Siテラス68
a,68b上の電極において高周波線路がSi基板のす
ぐ上に位置しているが、実際に高周波が流れる距離は非
常に短くその損失はごくわずかである。
The high frequency characteristics of the coplanar line portion 14 are also good as in the fourth embodiment. Si terrace 68
The high-frequency line is located immediately above the Si substrate in the electrodes on a and 68b, but the distance through which the high-frequency actually flows is very short and its loss is very small.

【0151】またアンダークラッド60c、60b、オ
ーバークラッド60aを合わせた厚さHは、表4で最適
化した66μmのものを用いており、反りが少ない良好
な光学ベンチであることも言うまでもない。
Further, the total thickness H of the under clads 60c, 60b and the over clad 60a is 66 μm optimized in Table 4, and it goes without saying that it is a good optical bench with a small warp.

【0152】(実施例7)図29は、本発明のハイブリ
ッド光集積回路の第7の実施例を示す斜視図である。
(Embodiment 7) FIG. 29 is a perspective view showing a seventh embodiment of the hybrid optical integrated circuit of the present invention.

【0153】本実施例は、実施例6の光素子62として
LD71を用い、さらにそれを駆動するためのLDドラ
イバ72を同一基板1上に実装している点に特徴があ
る。光素子搭載部68は図27と全く同一の構造であ
る。またLDドライバへの入力側のコープレナー線路部
61bは図27のコープレナー線路部61と全く同一の
構造である。ただし、LDドライバ72とLD71を結
ぶコープレナー線路部61aは、50Ω系であるコープ
レナー線路とLDとのインピーダンス整合をとるため4
0Ωの高周波用チップ抵抗73を挿入している。LDド
ライバ72のあるE−Eの断面図を図30に示す。この
ように発熱の大きいLDドライバ72の熱を効率よく放
熱するため、LDドライバ72はSi基板の凸部74の
上に置かれている。また実施例5同様LD部の熱も効率
よくSi基板に吸収される。そしてSi基板1は、この
LDモジュール全体を熱伝導性のよい材質のパッケージ
に密着させることにより、効率よく放熱することができ
る。LDドライバ72とコープレナー線61a、および
LDドライバ72とDCバイアスライン61cとの接続
は、図30のように、ガイドポスト65cおよび金リボ
ン線64を用いて接続することにより、高周波成分の損
失を最小限に押さえることができる。このSi凸部74
は、ドライバの底面のみに接し、コープレナー線路から
は離れているので、高周波特性を損なうことはない。
The present embodiment is characterized in that an LD 71 is used as the optical element 62 of the sixth embodiment, and an LD driver 72 for driving it is mounted on the same substrate 1. The optical element mounting portion 68 has exactly the same structure as in FIG. The coplanar line portion 61b on the input side to the LD driver has exactly the same structure as the coplanar line portion 61 of FIG. However, the coplanar line portion 61a connecting the LD driver 72 and the LD 71 is 4 in order to achieve impedance matching between the coplanar line of the 50Ω system and the LD.
A high frequency chip resistor 73 of 0Ω is inserted. A cross-sectional view of the EE having the LD driver 72 is shown in FIG. In order to efficiently dissipate the heat of the LD driver 72, which generates a large amount of heat as described above, the LD driver 72 is placed on the convex portion 74 of the Si substrate. Further, as in the fifth embodiment, the heat of the LD portion is efficiently absorbed by the Si substrate. The Si substrate 1 can efficiently radiate heat by bringing the entire LD module into close contact with a package made of a material having good thermal conductivity. The LD driver 72 and the coplanar wire 61a and the LD driver 72 and the DC bias line 61c are connected using the guide post 65c and the gold ribbon wire 64 as shown in FIG. It can be kept to a minimum. This Si convex portion 74
Touches only the bottom surface of the driver and is away from the coplanar line, so that the high frequency characteristics are not impaired.

【0154】このハイブリッド光集積回路の光導波路の
伝搬損失は0.1dB/cm以下であった。また、LD
ドライバ72にコープレナー線路入力端75から10G
Hzの変調用信号を入力し、さらに61cのDCバイア
スラインにより振幅、変調電位を調整することにより、
LD素子は10GHzまで良好な変調特性を示した。こ
のように本実施例7のハイブリッド光集積基板が低損失
光導波機能、高周波電気配線機能、高精度光学ベンチ機
能、を合わせもつ特徴を生かせば、このような高速LD
モジュールを数cm角の同一基板上に実現することがで
きる。
The propagation loss of the optical waveguide of this hybrid optical integrated circuit was 0.1 dB / cm or less. Also, LD
10G from the coplanar line input end 75 to the driver 72
By inputting the modulation signal of Hz, and further adjusting the amplitude and the modulation potential by the DC bias line of 61c,
The LD element showed good modulation characteristics up to 10 GHz. In this way, if the hybrid optical integrated substrate of the seventh embodiment takes advantage of the low loss optical waveguide function, the high frequency electric wiring function, and the high precision optical bench function, the high speed LD as described above is obtained.
The module can be realized on the same substrate of several cm square.

【0155】(実施例8)図31は、本発明のハイブリ
ッド光集積回路の第8の実施例を示す斜視図である。
(Embodiment 8) FIG. 31 is a perspective view showing an eighth embodiment of the hybrid optical integrated circuit of the present invention.

【0156】本実施例は、石英系光導波路部、光素子搭
載部13、コープレナー配線部61a、61b、LDド
ライバ搭載部61cについて実施例7と同一の構造を持
つ。
This embodiment has the same structure as that of the seventh embodiment with respect to the silica type optical waveguide portion, the optical element mounting portion 13, the coplanar wiring portions 61a and 61b, and the LD driver mounting portion 61c.

【0157】ただし、石英系光導波路の端面62dにフ
ァイバ76を無調心で接続できるように、Si基板1を
延長しガイド溝77を形成している。このガイド溝部X
−X部の断面図を図32に示す。このようなガイド溝7
7は光導波路、およびSi基板のエッチングにより容易
に形成することができる。このガイド溝77により光フ
ァイバ76を調心の必要なしに容易に光導波路コア62
bに接続することができ、このハイブリッド光集積用実
装基板の応用を一層広げることができる。
However, the Si substrate 1 is extended and the guide groove 77 is formed so that the fiber 76 can be connected to the end face 62d of the silica-based optical waveguide without alignment. This guide groove X
A cross-sectional view of the section -X is shown in FIG. Such a guide groove 7
7 can be easily formed by etching the optical waveguide and the Si substrate. The guide groove 77 facilitates the alignment of the optical fiber 76 without the need for alignment.
It is possible to connect to b, and the application of this hybrid optical integrated mounting substrate can be further expanded.

【0158】(実施例9)図33は、本発明のハイブリ
ッド光集積回路の第9の実施例を示す斜視図である。
(Ninth Embodiment) FIG. 33 is a perspective view showing a ninth embodiment of the hybrid optical integrated circuit of the present invention.

【0159】本実施例は、石英系光導波路部以外の部分
について実施例4と同一の構造を持ち、石英系光導波路
部を埋め込み型からリッジ型に代えている。それに伴い
オーバークラッド62aの厚みのみは、リッジ型光導波
路78と同じ厚さにあるため、薄くなっている。既に述
べたようにリッジ型光導波路としての特性は埋め込み型
に対してわずかに劣るものの、それ以外の点では良好な
ハイブリッド光集積用実装基板として機能する。
This embodiment has the same structure as in Embodiment 4 except for the silica-based optical waveguide portion, and the silica-based optical waveguide portion is changed from the buried type to the ridge type. Along with this, only the thickness of the overclad 62a is the same as that of the ridge type optical waveguide 78, so that it is thin. As described above, the characteristics of the ridge type optical waveguide are slightly inferior to those of the embedded type, but in other respects, it functions as a good hybrid optical integrated mounting substrate.

【0160】(実施例10)光素子搭載部3以外の構造
を図20に示した実施例4と同一とし、光素子搭載部6
3から、図27のようなSiテラスを用いた光素子搭載
部68に変えたものをこの第10の実施例とする(図示
しない)。実施例4に比較して、光導波機能、電気配線
機能の点で実施例4と同様に良好な特性を保ち、それに
加えて実施例6で説明したように、Siテラスを光素子
搭載の高さ基準面として用いることができ、また放熱の
点にも優れるという長所を持つ。
(Embodiment 10) The structure other than the optical element mounting portion 3 is the same as that of the embodiment 4 shown in FIG.
The tenth embodiment (not shown) is obtained by replacing the third embodiment with the optical element mounting portion 68 using the Si terrace as shown in FIG. Compared with the fourth embodiment, good characteristics are maintained as in the fourth embodiment in terms of the optical waveguide function and the electrical wiring function, and in addition, as described in the sixth embodiment, the Si terrace has a high optical element mounting capability. It has the advantage that it can be used as a reference surface and is excellent in heat dissipation.

【0161】(実施例11)図34は、本発明のハイブ
リッド光集積回路の第11の実施例を示す斜視図であ
る。
(Embodiment 11) FIG. 34 is a perspective view showing an eleventh embodiment of a hybrid optical integrated circuit of the present invention.

【0162】本実施例は、石英系光導波路部60a,6
0b以外の構造を図25に示した実施例5と同一とし、
60a,60bの埋め込み型光導波路を、78a,78
b,78cのリッジ型光導波路に変えたものである。既
に述べたようにリッジ型光導波路は、埋め込み型光導波
路より光導波特性がわずかに劣るものの、本実施例11
は、それ以外の高周波電気配線機能、光学ベンチ機能に
おいて、実施例5と同様に良好なハイブリッド集積用実
装基板として機能する。
In this embodiment, the silica-based optical waveguide parts 60a and 6 are used.
The structure other than 0b is the same as that of the fifth embodiment shown in FIG.
The embedded optical waveguides 60a and 60b are replaced by 78a and 78
This is a ridge type optical waveguide of b and 78c. As described above, the ridge-type optical waveguide has an optical waveguide characteristic slightly inferior to that of the embedded-type optical waveguide.
Other than that, in the high frequency electric wiring function and the optical bench function, it functions as a good mounting board for hybrid integration as in the fifth embodiment.

【0163】(実施例12)図35は、本発明のハイブ
リッド光集積回路の第12の実施例を示す斜視図であ
る。
(Embodiment 12) FIG. 35 is a perspective view showing a twelfth embodiment of the hybrid optical integrated circuit of the present invention.

【0164】本実施例は、石英系光導波路部60a,6
0b以外の構造を図27に示した実施例6と同一とし、
図27における60a,60bの埋め込み型光導波路
を、78a,78b,78cのリッジ型光導波路に変え
たものである。既に述べたようにリッジ型光導波路は、
埋め込み型光導波路より光導波特性がわずかに劣るもの
の、本実施例12は、それ以外の高周波電気配線機能、
光学ベンチ機能において、実施例6と同様に良好なハイ
ブリッド光集積用実装基板として機能する。
In this embodiment, the silica-based optical waveguide parts 60a, 6 are used.
Structures other than 0b are the same as in Example 6 shown in FIG. 27,
The buried type optical waveguides 60a and 60b in FIG. 27 are replaced with ridge type optical waveguides 78a, 78b and 78c. As already mentioned, the ridge type optical waveguide
Although the optical waveguide characteristic is slightly inferior to that of the embedded optical waveguide, the present Example 12 has a high frequency electric wiring function other than that.
In the optical bench function, it functions as a good hybrid optical integrated mounting substrate as in the sixth embodiment.

【0165】以上述べたように、本実施例により低損失
光導波機能、高周波電気配線機能および高精度光学ベン
チ機能の3機能を同時に有するハイブリッド光集積用実
装基板の提供が可能になった。
As described above, according to the present embodiment, it is possible to provide a hybrid optical integrated mounting board having the three functions of the low loss optical waveguide function, the high frequency electric wiring function and the high precision optical bench function at the same time.

【0166】(実施例13)図36は、本発明の光/電
子ハイブリッド光集積回路の第13の実施例を示す断面
図である。1は比抵抗100ΩcmのSi基板である。
光導波部においては、基板表面に設けた凹部に石英系光
導波路2が形成されており、各層の厚さは、アンダーク
ラッド30μm、コア6μm、オーバークラッド30μ
mである。電気配線部のSi凹部には、石英系光導波路
アンダークラッド層と同一材料からなる誘電体層50が
形成されている。光素子用Siテラスと電子回路用テラ
ス35との間の誘電体層50の厚さは20μmであり、
この上に厚さ5μmの導体パタン51が形成されてい
る。光素子用Siテラス30の上面および傾斜側面には
薄膜電極52が形成されてあり、導体パタン51と電気
的に接続している。光機能素子37はこの薄膜電極52
と電気的な接続を保ちつつ、Siテラス30上にアップ
サイドダウンの状態で搭載されている。電子回路38は
Siテラス35上に素子面を下向きにして搭載されてあ
り、高さ5μmの半田バンプ53により導体パタン51
と接続固定される。電子回路の右側の電気配線部におい
ては、石英系光導波路アンダークラッド層からなる誘電
体層50上に(ポリイミドからなる)第2の誘電体層5
20が積層してある。第2の誘電体層520の内部には
多層の導体パタン510が、またその表面には導体パタ
ン51bが設けられている。
(Embodiment 13) FIG. 36 is a sectional view showing a thirteenth embodiment of the optical / electronic hybrid optical integrated circuit of the present invention. 1 is a Si substrate having a specific resistance of 100 Ωcm.
In the optical waveguide portion, the silica-based optical waveguide 2 is formed in the concave portion provided on the surface of the substrate, and the thickness of each layer is 30 μm under clad, 6 μm core, and 30 μm over clad.
m. A dielectric layer 50 made of the same material as the silica-based optical waveguide under-cladding layer is formed in the Si recess of the electric wiring portion. The thickness of the dielectric layer 50 between the optical device Si terrace and the electronic circuit terrace 35 is 20 μm,
A conductor pattern 51 having a thickness of 5 μm is formed on this. A thin film electrode 52 is formed on the upper surface and the inclined side surface of the optical element Si terrace 30 and is electrically connected to the conductor pattern 51. The optical function element 37 is the thin film electrode 52.
It is mounted on the Si terrace 30 in an upside-down state while maintaining electrical connection with. The electronic circuit 38 is mounted on the Si terrace 35 with the element surface facing downward, and the conductor pattern 51 is formed by the solder bumps 53 having a height of 5 μm.
Fixed with the connection. In the electric wiring part on the right side of the electronic circuit, the second dielectric layer 5 (made of polyimide) is formed on the dielectric layer 50 made of the silica-based optical waveguide under-cladding layer.
20 are stacked. A multilayer conductor pattern 510 is provided inside the second dielectric layer 520, and a conductor pattern 51b is provided on the surface thereof.

【0167】本実施例では、電気配線部の誘電体層を石
英系光導波路と同一材質からなる誘電体層50と、その
一部に、ポリイミドからなる第2の誘電体層520を設
け、その内部に多層電気配線510を設けた。このよう
な構造とした結果、配線密度の低い光素子と電子回路間
は高速のコプレーナ配線で接続し、配線密度の高い電子
回路の配線には多層のマイウロストリップ配線を用いる
ことが可能となった。
In this embodiment, the dielectric layer of the electric wiring portion is a dielectric layer 50 made of the same material as the silica-based optical waveguide, and a second dielectric layer 520 made of polyimide is provided on a part of the dielectric layer 50. A multilayer electric wiring 510 was provided inside. As a result of such a structure, it is possible to connect optical elements with low wiring density and electronic circuits with high-speed coplanar wiring, and use multi-layer myurostrip wiring for wiring with high wiring density. It was

【0168】また、本実施例ではコプレーナ配線領域、
マイクロストリップ配線領域、ともに第1層目の誘電体
層の光導波路のアンダークラッド層を用いて有る。この
結果、本実施例と同一目的を達成するための実施例2と
比較すると、実装基板の製作工程が簡略化できるという
効果もある。
Further, in this embodiment, the coplanar wiring region,
Both the microstrip wiring region and the undercladding layer of the optical waveguide of the first dielectric layer are used. As a result, there is also an effect that the manufacturing process of the mounting substrate can be simplified as compared with the second embodiment for achieving the same purpose as the present embodiment.

【0169】(実施例14)図37は、本発明のハイブ
リッド光集積回路の第14の実施例を示す断面図であ
る。本実施例における基板1はセラミック基板であり、
この上に光素子用Siテラス30および電子回路用Si
テラス35が設けられている。光導波路40は石英系光
導波路である。電気配線部の誘電体層50はポリイミド
で形成されている。本実施例の特徴は、電気配線部の誘
電体層50の表面および内部に導体パタン51を設けた
のみではなく、セラミック基板1の内部にも電気配線5
30を設けたことにある。
(Embodiment 14) FIG. 37 is a sectional view showing a fourteenth embodiment of the hybrid optical integrated circuit of the present invention. The substrate 1 in this embodiment is a ceramic substrate,
On top of this, Si terrace 30 for optical element and Si for electronic circuit
Terrace 35 is provided. The optical waveguide 40 is a silica optical waveguide. The dielectric layer 50 of the electric wiring portion is made of polyimide. The feature of the present embodiment is that not only the conductor pattern 51 is provided on the surface and inside of the dielectric layer 50 of the electric wiring portion, but also the electric wiring 5 is provided inside the ceramic substrate 1.
30 is provided.

【0170】本実施例では、素子搭載部に熱伝導性に優
れるSiテラスを用い、光導波路として石英系光導波路
を用い、電気配線部には基板上に設けた誘電体層の内部
および表面に導体パタンを設けるとともに、多層電気配
線を設けることが容易なセラミック基板内部にも導体パ
タンを設けたのである。この結果、本実施例の実装基板
は高性能光導波路機能、Si光学ベンチ機能、高周波電
気配線機能の3機能を併せ持つとともに、極めて高密度
な電気配線を形成することが可能となった。
In this example, a Si terrace having excellent thermal conductivity was used for the element mounting portion, a quartz optical waveguide was used as the optical waveguide, and the electric wiring portion was formed inside and on the surface of the dielectric layer provided on the substrate. In addition to providing the conductor pattern, the conductor pattern was also provided inside the ceramic substrate where it is easy to provide the multilayer electric wiring. As a result, the mounting board of this embodiment has three functions of a high performance optical waveguide function, a Si optical bench function, and a high frequency electric wiring function, and it is possible to form an extremely high density electric wiring.

【0171】なお本実施例のように、Siテラスをセラ
ミックのような異種材料からなる基板上に設けるには、
例えば、アノーディックボンディングの手法が利用でき
る。これは、あらかじめセラミック基板表面およびSi
テラス裏面に薄いSiO2 膜を形成しておき、両者を加
圧昇温して接着する手法である。
As in this example, to provide Si terraces on a substrate made of a different material such as ceramic,
For example, the method of anodic bonding can be used. This is because the ceramic substrate surface and Si
This is a method in which a thin SiO 2 film is formed on the back surface of the terrace, and the both are pressed and heated to bond them.

【0172】(実施例15)図38は、本発明のハイブ
リッド光集積回路の第15の実施例における光実装基板
を示す斜視図である。図中1はSi基板であり、この基
板表面には凹凸構造が形成されている。光導波路部Iは
Si基板凹部上に形成されており、60Cは石英系光導
波路アンダークラッド層(厚さ50μm)、60bは石
英系光導波路コア部(6×6μm)であり、これは厚さ
30μmのオーバークラッド層60aに埋め込まれてい
る。光素子搭載部IIにおいては、Si基板凸部が露出し
ており、これが光素子搭載時の高さ基準面30となる。
高さ基準面30は、導波路コア60bに対応する位置を
中心として2分割されており、この周囲は石英系光導波
路下部クラッド層60cにより埋められている。光素子
搭載部IIにおけるアンダークラッド層60cの厚さは3
5μmであり、その表面には、中心導体パタン50およ
び接地導体パタン51とで構成するコプレーナ構造の電
気配線層500が形成されており、中心導体パタンの一
端、すなわち、2分割されている高さ基準面30の間隙
の部分には半田パタン52が形成されている。なお、石
英系光導波路のアンダークラッド層60cの厚さ35μ
mは、その表面に形成した電気配線がSi基板の影響を
受けずに優れた高周波特性を発揮するのに十分な厚さで
ある。ここに、電気配線層500および半田パタン52
は、ともに厚さ5μmである。なお、本実施例では、電
気配線層500は金で形成し、また、半田パタン52は
金−スズ合金で形成した。
(Fifteenth Embodiment) FIG. 38 is a perspective view showing an optical mounting board in a fifteenth embodiment of the hybrid optical integrated circuit of the present invention. In the figure, reference numeral 1 is a Si substrate, and an uneven structure is formed on the surface of this substrate. The optical waveguide portion I is formed on the concave portion of the Si substrate, 60C is a silica-based optical waveguide undercladding layer (thickness 50 μm), and 60b is a silica-based optical waveguide core portion (6 × 6 μm). It is embedded in the over cladding layer 60a having a thickness of 30 μm. In the optical element mounting portion II, the convex portion of the Si substrate is exposed, and this becomes the height reference plane 30 when the optical element is mounted.
The height reference plane 30 is divided into two parts centering on a position corresponding to the waveguide core 60b, and the periphery thereof is filled with a silica-based optical waveguide lower cladding layer 60c. The thickness of the under cladding layer 60c in the optical element mounting portion II is 3
An electric wiring layer 500 of a coplanar structure composed of a central conductor pattern 50 and a ground conductor pattern 51 is formed on the surface thereof, and one end of the central conductor pattern, that is, a height divided into two. A solder pattern 52 is formed in the gap portion of the reference surface 30. The thickness of the under clad layer 60c of the silica-based optical waveguide is 35 μm.
m is a thickness sufficient for the electric wiring formed on the surface thereof to exhibit excellent high frequency characteristics without being affected by the Si substrate. Here, the electric wiring layer 500 and the solder pattern 52
Both have a thickness of 5 μm. In this embodiment, the electric wiring layer 500 is made of gold, and the solder pattern 52 is made of gold-tin alloy.

【0173】図39は、図38のハイブリッド光集積基
板上に半導体光素子を搭載したときの状態を、図38の
AA′における断面で示したものである。本実施例で
は、Si凸部で構成される高さ基準面30を2分割し
て、この間隙を石英系光導波路のアンダークラッド層6
0cで埋めて、かつ、その表面に電気配線としての中心
導体50ならびに半田パタン501を形成したので、半
導体光素子4を搭載するにあたり、半導体光素子の電極
パッド37aとの接続部を含めて、すべての電気配線層
を十分な厚さの石英系光導波路のアンダークラッド層6
0cの表面に形成することが可能となった。このため
に、Si基板の抵抗率の低さおよび誘電率の高さが及ぼ
す電気配線への影響が無視できるようになった。石英系
光導波層は抵抗率および誘電率の観点から電気配線基板
としてSi基板より優れているので、本実施例の電気配
線では優れた高周波特性が実現できる。
FIG. 39 shows a state in which a semiconductor optical device is mounted on the hybrid optical integrated substrate of FIG. 38, with a cross section taken along line AA 'of FIG. In this embodiment, the height reference plane 30 composed of Si convex portions is divided into two, and the gap is divided into the under cladding layer 6 of the silica optical waveguide.
Since the central conductor 50 and the solder pattern 501 as electric wiring are formed on the surface of the semiconductor optical element 4 by being filled with 0c, when mounting the semiconductor optical element 4, including the connection portion with the electrode pad 37a of the semiconductor optical element, Under-cladding layer 6 of silica optical waveguide with sufficient thickness for all electrical wiring layers
It became possible to form on the surface of 0c. For this reason, the influence of the low resistivity and high dielectric constant of the Si substrate on the electrical wiring can be ignored. Since the silica-based optical waveguide layer is superior to the Si substrate as an electric wiring substrate in terms of resistivity and dielectric constant, the electric wiring of this embodiment can realize excellent high frequency characteristics.

【0174】また、Si基板1の高さ基準面としての凸
部表面30から光導波路コア60bの中心までの高さ
は、半導体光素子37の活性層37bから素子表面まで
の高さと等しく設定した。このため、光半導体素子37
の搭載にあたっては、半導体素子をアップサイドダウン
の状態でSi基板1の凸部の高さ基準面30上に搭載す
るだけで、石英系光導波路コア部60bの高さと半導体
光素子の活性層37bの高さを一致させることが可能と
なった。これと同時にSi基板1の凸部は半導体光素子
のヒートシンクとしても機能する。なお、上記の光素子
搭載部は不要部分の石英系光導波路層をエッチングによ
り除去することにより形成するが、この際、Si基板は
エッチングストップ層として機能する。したがって、位
置決め高さ基準面30の高さは極めて精度良く決定でき
ることを強調しておく。
Further, the height from the convex surface 30 as the height reference plane of the Si substrate 1 to the center of the optical waveguide core 60b is set equal to the height from the active layer 37b of the semiconductor optical device 37 to the device surface. . Therefore, the optical semiconductor element 37
In mounting the semiconductor device, the semiconductor device is mounted on the height reference plane 30 of the convex portion of the Si substrate 1 in the upside-down state, and the height of the silica-based optical waveguide core portion 60b and the active layer 37b of the semiconductor optical device are It has become possible to match the heights of. At the same time, the convex portion of the Si substrate 1 also functions as a heat sink for the semiconductor optical device. The above-mentioned optical element mounting portion is formed by removing unnecessary portions of the silica-based optical waveguide layer by etching. At this time, the Si substrate functions as an etching stop layer. Therefore, it should be emphasized that the height of the positioning height reference plane 30 can be determined extremely accurately.

【0175】このハイブリッド光集積回路の光導波路の
伝搬損失は0.1dB/cm以下であった。また、半導
体光素子と石英系光導波路の位置決め精度は1μm程度
であり、半導体光素子は10GHzでの高速変調時でも
良好な特性を示した。
The propagation loss of the optical waveguide of this hybrid optical integrated circuit was 0.1 dB / cm or less. Further, the positioning accuracy of the semiconductor optical device and the silica-based optical waveguide was about 1 μm, and the semiconductor optical device showed good characteristics even at high speed modulation at 10 GHz.

【0176】以上述べたように、本実施例は低損失光導
波路機能、光学ベンチ機能ならびに高周波電気配線機能
の3つを併せ持つものである。
As described above, this embodiment has three functions of the low loss optical waveguide function, the optical bench function and the high frequency electric wiring function.

【0177】(実施例16)図40は本発明のハイブリ
ッド光集積回路の第16の実施例における光実装基板を
示す斜視図である。本実施例の実施例15との相違点
は、光素子搭載部IIにおいて、半導体光素子の面内方向
位置決め用ガイド79を設けたことにあり、他の構成は
実施例15と同様である。この実施例では、ガイド79
は光導波路60と同様の材質、すなわち、石英系ガラス
で形成した。
(Embodiment 16) FIG. 40 is a perspective view showing an optical mounting board in a 16th embodiment of the hybrid optical integrated circuit of the present invention. This embodiment is different from the fifteenth embodiment in that the optical element mounting portion II is provided with a guide 79 for positioning the in-plane direction of the semiconductor optical element, and other configurations are the same as the fifteenth embodiment. In this embodiment, the guide 79
Is formed of the same material as the optical waveguide 60, that is, quartz glass.

【0178】図41は、図40の基板1上に半導体光素
子37を搭載した時の状態を図40のBB′における断
面で示したものである。基板1上に設けたガイド79
は、高さ5μmであり、これに対応して、半導体光素子
37には深さ6μmの位置決め溝80が設けられてい
る。したがって、半導体光素子37をアップサイドダウ
ンの状態で、位置決め溝80と基板1上のガイド79と
が接触し、かつ、光素子上面がSi凸部表面30と接触
するようにして素子搭載部に搭載するだけで、一切の調
芯作業を行わないで、光導波路と光半導体素子との位置
合わせが完了できた。
FIG. 41 shows a state in which the semiconductor optical device 37 is mounted on the substrate 1 of FIG. 40, with a cross section taken along line BB 'of FIG. Guide 79 provided on the substrate 1
Has a height of 5 μm, and correspondingly, the semiconductor optical element 37 is provided with a positioning groove 80 having a depth of 6 μm. Therefore, with the semiconductor optical device 37 in the upside-down state, the positioning groove 80 and the guide 79 on the substrate 1 are brought into contact with each other, and the upper surface of the optical device is brought into contact with the Si convex portion surface 30 to be mounted on the device mounting portion. Just by mounting it, the alignment between the optical waveguide and the optical semiconductor element could be completed without any alignment work.

【0179】(実施例17)図42は本発明のハイブリ
ッド光集積回路の第17の実施例における光実装基板を
示す斜視図である。本実施例の実施例15および16と
の違いは、光素子搭載部IIの上に、サブキャリア67に
保持された光素子37を搭載した点にあり、他の構成要
素は基本的には実施例1または2と同様である。
(Embodiment 17) FIG. 42 is a perspective view showing an optical mounting board in a seventeenth embodiment of the hybrid optical integrated circuit of the present invention. The difference between the present embodiment and the fifteenth and sixteenth embodiments is that the optical element 37 held by the subcarrier 67 is mounted on the optical element mounting portion II, and other constituent elements are basically implemented. Similar to Example 1 or 2.

【0180】図42において、光素子搭載部IIの電気配
線層500の中心導体パタン50上に光素子活性層用の
半田パタン52が形成され、接地導体パタン51上には
サブキャリア用の半田パタン53が形成されている。こ
の基板1上にサブキャリア67に保持された光素子を搭
載したときの状態を図43に示す。図43は、図42の
CC′断面で示したものである。図43において、サブ
キャリア67はSi基板1と同一材料で形成されてお
り、その凹部67aには光素子37が保持されている。
凹部67aの表面には導電層が形成されており、光素子
37の裏面と導通がとれるようになっている。サブキャ
リア67の凸部表面6bは、光素子37の表面(図43
において下面)と面一となるか、または、光素子37の
表面の高さより低く設定されている。
In FIG. 42, a solder pattern 52 for the optical element active layer is formed on the central conductor pattern 50 of the electric wiring layer 500 of the optical element mounting portion II, and a solder pattern for the subcarrier is formed on the ground conductor pattern 51. 53 is formed. FIG. 43 shows a state in which the optical element held by the subcarrier 67 is mounted on the substrate 1. FIG. 43 is a sectional view taken along line CC ′ of FIG. 42. In FIG. 43, the subcarrier 67 is made of the same material as the Si substrate 1, and the optical element 37 is held in the recess 67a.
A conductive layer is formed on the surface of the recess 67a so as to be electrically connected to the back surface of the optical element 37. The convex surface 6b of the subcarrier 67 is the surface of the optical element 37 (see FIG.
The lower surface of the optical element 37 is flush with the lower surface of the optical element 37 or is lower than the height of the surface of the optical element 37.

【0181】したがって、このサブキャリア67をハイ
ブリッド光集積基板の素子搭載部に搭載すると、光素子
37表面とSi凸部30とを接触させて高さ調整が完了
する。光素子37の活性層37b側の電極37aは、基
板上の中心導体パタン50と、半田パタン52を介して
電気的に接続される。
Therefore, when the subcarrier 67 is mounted on the element mounting portion of the hybrid optical integrated substrate, the surface of the optical element 37 and the Si convex portion 30 are brought into contact with each other to complete the height adjustment. The electrode 37a on the active layer 37b side of the optical element 37 is electrically connected to the central conductor pattern 50 on the substrate via the solder pattern 52.

【0182】なお、この実施例においては、光素子37
の電極37aおよび半田パタン52の位置を、光素子活
性層37bの直下から側方にずらして設けてある。光素
子固定に伴う応力が、直接活性層に働くことを防止する
ためである。また、光素子裏面側の電極(図示しない)
は、サブキャリア67の凹部67aの表面に形成された
導電層60を通り、半田パタン53を介して、基板上の
接地導体パタン51と接続される。さらに、サブキャリ
ア67の表面とSi凸部30とは、熱伝導材料81を介
して熱的に接続され、基板への光素子37の搭載が完了
する。
In this embodiment, the optical element 37
The positions of the electrode 37a and the solder pattern 52 are shifted laterally from directly below the optical element active layer 37b. This is to prevent the stress associated with fixing the optical element from directly acting on the active layer. Also, an electrode (not shown) on the back side of the optical element
Passes through the conductive layer 60 formed on the surface of the recess 67a of the subcarrier 67 and is connected to the ground conductor pattern 51 on the substrate via the solder pattern 53. Further, the surface of the subcarrier 67 and the Si convex portion 30 are thermally connected via the heat conductive material 81, and the mounting of the optical element 37 on the substrate is completed.

【0183】本実施例は、上記の構成になっているため
に、サブキャリア67を通して光素子裏面側電極を活性
層側電極と同一表面から取り出せるので、ワイヤレスで
の光素子表面実装が可能となる。このために、本発明の
基板構造と組み合わせることにより、優れた高周波特性
を発揮することが可能となる。さらに、光素子のヒート
シンクとして、光素子表面からSi基板1の凸部へ直接
放熱する経路とともに、光素子裏面からサブキャリアを
通して、Si基板1の凸部へ放熱する経路が形成される
ので、放熱の観点からも優れた活性を示す。
Since the present embodiment has the above-mentioned structure, the optical device back surface side electrode can be taken out from the same surface as the active layer side electrode through the subcarrier 67, so that the optical device surface mounting can be performed wirelessly. . Therefore, by combining with the substrate structure of the present invention, excellent high frequency characteristics can be exhibited. Further, as a heat sink of the optical element, a path for directly radiating heat from the surface of the optical element to the convex portion of the Si substrate 1 and a path for radiating heat to the convex portion of the Si substrate 1 through the subcarrier from the rear surface of the optical element are formed. From the viewpoint of, it also exhibits excellent activity.

【0184】(実施例18)図44(A)および図44
(B)は、本発明の光/電子ハイブリッド集積回路の第
18の実施例を示す図であって、図44(A)は斜視図
であり、図44(B)は図44(A)におけるBB′線
に沿う断面図である。本実施例は、実施例17と違い、
光機能素子を保持するサブキャリア67とSiテラス3
0との接続部の構造にある。すなわち、光機能素子37
の活性層側表面電極37aは、誘電体層50上に設けた
導体パタン51aと導電性接合材である半田バンプ53
aを介して接続固定される。一方、素子裏面側電極はサ
ブキャリア67表面の導体パタンを経て、Siテラス3
0上に設けた薄膜電極52と、この電極52上に設けた
半田バンプ53bを介して接続固定される。
(Embodiment 18) FIG. 44 (A) and FIG.
(B) is a diagram showing an eighteenth embodiment of the optical / electronic hybrid integrated circuit of the present invention, FIG. 44 (A) is a perspective view, and FIG. 44 (B) is in FIG. 44 (A). It is sectional drawing which follows the BB 'line. This example is different from Example 17 in that
Sub-carrier 67 holding the optical functional element and Si terrace 3
It is in the structure of the connection part with 0. That is, the optical functional element 37
The active-layer-side surface electrode 37a of the above is connected to the conductor pattern 51a provided on the dielectric layer 50 and the solder bump 53 which is a conductive bonding material.
The connection is fixed via a. On the other hand, the electrode on the back side of the element passes through the conductor pattern on the surface of the subcarrier 67, and the Si terrace 3
The thin film electrode 52 provided on the electrode 0 and the solder bump 53b provided on the electrode 52 are connected and fixed.

【0185】先の実施例17ではサブキャリア67をS
iテラス30に固定するにあたり、サブキャリア67が
接続する導体パタン51が誘電体層60c上に設けられ
ていた。このために、素子の放熱効果を高めるためにサ
ブキャリア67とSiテラス30との間に熱伝導材料を
塗布することが必要となり、その結果光素子の実装工程
が複雑になると言う問題があった。これに対して、本実
施例では、サブキャリア67はSiテラス30上に半田
バンプ53bを介して固定されるので、半田バンプ53
bを熱伝導材料と兼ねることができる。このために、実
装工程を簡略できるという利点が生まれる。
In the seventeenth embodiment, the subcarrier 67 is S
When fixing to the i-terrace 30, the conductor pattern 51 to which the subcarrier 67 is connected was provided on the dielectric layer 60c. For this reason, it is necessary to apply a heat conductive material between the sub-carrier 67 and the Si terrace 30 in order to enhance the heat radiation effect of the device, resulting in a problem that the mounting process of the optical device becomes complicated. . On the other hand, in this embodiment, since the sub-carrier 67 is fixed on the Si terrace 30 via the solder bump 53b, the solder bump 53
b can also serve as a heat conductive material. Therefore, there is an advantage that the mounting process can be simplified.

【0186】(実施例19)図45(A)および図45
(B)は、本発明の光/電子ハイブリッド集積回路の第
19の実施例を示す図であって、図45(A)は斜視図
であり、図45(B)は図45(A)におけるBB′線
に沿う断面図である。本実施例は実施例18と違い、実
装基板1に光機能素子37の面内方位置決めのためのガ
イドを設けたこと、光機能素子を保持したサブキャリア
において、サブキャリア67の外側面67cから活性層
37bまでの距離を、実装基板1上のガイド内壁60d
から光導波路コア中心までの距離Dと等しく設定したこ
とにある。このようにすると、サブキャリアを用いつ
つ、かつ、アライメントフリーでの光素子ハイブリッド
集積が可能となる。
(Example 19) FIGS. 45 (A) and 45
(B) is a diagram showing a nineteenth embodiment of the optical / electronic hybrid integrated circuit of the present invention, FIG. 45 (A) is a perspective view, and FIG. 45 (B) is in FIG. 45 (A). It is sectional drawing which follows the BB 'line. This embodiment is different from the eighteenth embodiment in that the mounting substrate 1 is provided with a guide for in-plane positioning of the optical functional element 37, and in the subcarrier holding the optical functional element, from the outer surface 67c of the subcarrier 67. The distance to the active layer 37b is determined by the guide inner wall 60d on the mounting substrate 1.
Is set to be equal to the distance D from to the center of the optical waveguide core. By doing so, it is possible to perform optical element hybrid integration without using alignment while using subcarriers.

【0187】なお、サブキャリア67の外側面67cか
ら光機能素子37の活性層37bまでの距離を所望の値
Dに設定するには、例えば、図46のようにして光機能
素子をサブキャリアに固定すればよい。すなわち、90
aは素子固定治具であり、この表面には所望位置にサブ
キャリアを設置するためのガイド90bと、光機能素子
を所望位置に設置するためのマーカー91が設けてあ
る。したがって、はじめに光素子37の活性層側表面に
形成されたマーカー41を、活性層側表面を下向きにし
た状態で、治具90a上のマーカー91に一致させて光
素子37を治具90a上に載せた後、サブキャリア外側
面67cを治具90a上のガイド90bに突き当てた状
態で、光機能素子37をサブキャリア67に固定すれば
よい。
To set the distance from the outer surface 67c of the subcarrier 67 to the active layer 37b of the optical functional element 37 to a desired value D, for example, the optical functional element is set as the subcarrier as shown in FIG. Just fix it. That is, 90
Reference numeral a denotes an element fixing jig, and a guide 90b for setting a subcarrier at a desired position and a marker 91 for setting an optical functional element at a desired position are provided on this surface. Therefore, first, the marker 41 formed on the surface of the optical element 37 on the active layer side is aligned with the marker 91 on the jig 90a with the surface of the active layer side facing downward so that the optical element 37 is placed on the jig 90a. After mounting, the optical functional element 37 may be fixed to the subcarrier 67 with the outer side surface 67c of the subcarrier abutting against the guide 90b on the jig 90a.

【0188】光素子に設けた位置決め基準面と実装基板
上のガイド面とを直接突き当てる素子搭載法において
は、光素子側面とガイド面との接触時に、光素子に格子
欠陥が発生する場合があり光素子の信頼性の観点からは
問題があった。これに対して本実施例では、サブキャリ
ア67の外側面67cを位置決め用のガイド90bに突
き当てて搭載するようにしたので、光機能素子側面とガ
イドとを接触させることなく、アライメントフリー素子
搭載を実現できるようになった。このために、ガイド構
造を用いた素子搭載においても、素子の信頼性を低下さ
せずに実装することが可能となった。
In the element mounting method in which the positioning reference surface provided on the optical element and the guide surface on the mounting substrate are directly abutted, a lattice defect may occur in the optical element when the side surface of the optical element and the guide surface are in contact with each other. There was a problem from the viewpoint of the reliability of the optical element. On the other hand, in this embodiment, since the outer side surface 67c of the subcarrier 67 is mounted by abutting against the positioning guide 90b, the alignment-free element is mounted without contacting the side surface of the optical functional element with the guide. Can be realized. For this reason, even in mounting an element using the guide structure, it becomes possible to mount the element without lowering the reliability of the element.

【0189】(実施例20)図47は本発明のハイブリ
ッド光集積回路の第20の実施例における光実装基板を
示す斜視図である。この実施例の特徴は、光素子搭載部
IIにおいて、Si基板1の凹部とアンダークラッド層6
0cとの間に、接地導体層51aを埋め込んだ構造を有
する点にあり、他の構成要素は実施例15ないし17と
ほぼ同様である。このような構造とした結果、光素子搭
載部IIにおいては、アンダークラッド層60c、その表
面に設けた電気配線50および埋め込み接地導体51a
とがマイクロストリップ線路を構成することになり、優
れた高周波特性を得ることが可能となる。マイクロスト
リップ線路とすることにより、実施例15ないし17の
ようなコプレーナ線路と比較して、電気配線密度を高く
することが容易となる。
(Embodiment 20) FIG. 47 is a perspective view showing an optical mounting board in a twentieth embodiment of the hybrid optical integrated circuit of the present invention. The feature of this embodiment is that the optical element mounting portion
In II, the recess of the Si substrate 1 and the under cladding layer 6
0c and a structure in which the ground conductor layer 51a is buried between them and 0c, and the other constituent elements are almost the same as those in the 15th to 17th embodiments. As a result of such a structure, in the optical element mounting portion II, the underclad layer 60c, the electric wiring 50 provided on the surface thereof, and the embedded ground conductor 51a.
And form a microstrip line, and excellent high frequency characteristics can be obtained. By using the microstrip line, it becomes easier to increase the electric wiring density as compared with the coplanar line as in Examples 15 to 17.

【0190】図48は、図47に示したハイブリッド光
集積基板上にLDアレイ37を搭載した時の状態を、図
47のDD′に沿う断面図で示したものである。電気配
線部500は光素子との電極接続部を含めて、Si基板
1の凹部に形成されている。また、Si基板1の凸部表
面は、LDアレイ4の高さ基準面になると同時に、ヒー
トシンクとしての機能も果たすのである。
FIG. 48 is a sectional view taken along the line DD ′ of FIG. 47, showing a state where the LD array 37 is mounted on the hybrid optical integrated substrate shown in FIG. The electric wiring portion 500 is formed in the concave portion of the Si substrate 1 including the electrode connecting portion with the optical element. Further, the surface of the convex portion of the Si substrate 1 serves as a height reference plane of the LD array 4 and also functions as a heat sink.

【0191】このように、本実施例においても、低損失
機能、高周波電気配線機能および光学ベンチ機能の3機
能を同時に発揮することが可能となった。
As described above, also in this embodiment, it is possible to simultaneously exhibit the three functions of the low loss function, the high frequency electric wiring function and the optical bench function.

【0192】(実施例21)図49は、本発明のハイブ
リッド光集積回路の第21の実施例における光実装基板
を示す斜視図であり、光素子の長さが長くなった場合の
構成例を示している。光素子37は長さ15mmのLi
NbO3 (LN)導波路である。本実施例では、他の実
施例と同様にSi基板上の石英系光導波路で形成されて
いる。光素子長が本実施例のように長くなると、基板お
よび光素子の長手方向の反りが無視できなくなる。本実
施例においては、図50に示すように基板およびLNチ
ップに反りがあってもSi凸部表面30が良好な高さ基
準面として機能するように、Si凸部を4分割し、それ
ぞれを光導波路の直近に設けた。また、電気配線500
は4分割されたSi凸部の間の領域に形成した石英系光
導波路アンダークラッド層60cの表面に、コプレーナ
線路として形成した。
(Embodiment 21) FIG. 49 is a perspective view showing an optical mounting board in a twenty-first embodiment of the hybrid optical integrated circuit of the present invention, showing an example of the structure in the case where the length of the optical element is long. Shows. The optical element 37 is a 15 mm long Li
It is a NbO 3 (LN) waveguide. In this embodiment, as in the other embodiments, a silica optical waveguide on a Si substrate is used. When the optical element length becomes long as in this embodiment, the warp in the longitudinal direction of the substrate and the optical element cannot be ignored. In this example, as shown in FIG. 50, even if the substrate and the LN chip were warped, the Si convex portion surface 30 was divided into four parts so that the Si convex portion surface 30 functions as a good height reference plane. It was provided in the immediate vicinity of the optical waveguide. Also, the electric wiring 500
Was formed as a coplanar line on the surface of the silica-based optical waveguide under-cladding layer 60c formed in the region between the four divided Si convex portions.

【0193】この結果、図50に示したように、基板お
よびLN導波路に無視しえない程度の反りが存在する場
合であっても、Si凸部が高さ基準面として機能するの
である。また、他の実施例と同様に電気配線部が優れた
高周波特性を示すことはいうまでもない。
As a result, as shown in FIG. 50, the Si convex portion functions as a height reference plane even when the substrate and the LN waveguide have a considerable amount of warpage. Needless to say, the electrical wiring portion exhibits excellent high frequency characteristics as in the other examples.

【0194】以上、本発明のハイブリッド光集積基板の
構成をSi基板上に形成した石英系光導波路の場合を例
に挙げて説明してきたが、本発明はこれ以外の材料系に
も適用できることはいうまでもない。光導波路中に素子
搭載部を形成するためのエッチングに用いるエッチャン
トに対して、光導波路の基板のエッチング速度に十分な
差があり、基板がエッチングストップ層として機能する
ような基板と誘電体光導波路との組み合わせを用いれ
ば、本発明を実現することができる。このような基板と
誘電体光導波路との組み合わせを用いれば、基板凸部が
高精度な高さ基準面としての機能を果たす。また、電気
配線の高周波特性の観点からは、基板材料よりも誘電率
の低い材料からなる光導波路を用いることが望ましい。
The hybrid optical integrated substrate of the present invention has been described above by taking the case of a silica-based optical waveguide formed on a Si substrate as an example. However, the present invention can be applied to other material systems. Needless to say. There is a sufficient difference in the etching rate of the substrate of the optical waveguide with respect to the etchant used for forming the element mounting portion in the optical waveguide, and the substrate and the dielectric optical waveguide function as an etching stop layer. The present invention can be realized by using a combination of If such a combination of the substrate and the dielectric optical waveguide is used, the substrate convex portion functions as a highly accurate height reference surface. From the viewpoint of high frequency characteristics of electric wiring, it is desirable to use an optical waveguide made of a material having a dielectric constant lower than that of the substrate material.

【0195】このような基板と誘電体光導波路との組み
合わせは、石英系光導波路/Si基板以外にも、石英系
光導波路/アルミナセラミック基板,石英系光導波路/
窒化アルミナセラミック基板、あるいは、これらの光導
波路として石英系光導波路の代わりにポリイミド光導波
路等の高分子系誘電体光導波路とした系が例示される。
ただし、アルミナセラミックのような熱伝導率の悪い基
板を用いた場合には、光素子のヒートシンクを実施例2
0(図46)のように、別基板に取ることが必要とな
る。
The combination of such a substrate and a dielectric optical waveguide is not limited to a silica optical waveguide / Si substrate, but a silica optical waveguide / alumina ceramic substrate, a silica optical waveguide /
An alumina nitride ceramic substrate, or a system in which a polymer-based dielectric optical waveguide such as a polyimide optical waveguide is used instead of the quartz optical waveguide as the optical waveguide is exemplified.
However, when a substrate having a poor thermal conductivity such as alumina ceramic is used, the heat sink of the optical element is used in the second embodiment.
0 (FIG. 46), it is necessary to take it on another substrate.

【0196】また、上記の各実施例では光素子を搭載し
た例を示したが、これとともに光素子駆動用電子回路、
さらには、信号処理用電子回路を集積することも、もち
ろん可能である。
In each of the above-described embodiments, an example in which an optical element is mounted is shown. Along with this, an electronic circuit for driving an optical element,
Furthermore, it is of course possible to integrate the signal processing electronic circuit.

【0197】(実施例22)図51は本発明のハイブリ
ッド光集積回路の第22の実施例における光実装基板の
構成を示す斜視図である。図51において符号1は基
板、1aは基板凹部、30は基板凸部である。また、符
号92は誘電体光導波路であり、92aは信号用光導波
路、92bはモニタ用光導波路、93および93aはク
ラッド層である。95は光素子搭載部の電気配線面、9
5aおよび95bは電気配線層としての中心導体および
設置導体、96は固定材である。基板凸部30の表面
は、光素子搭載部の高さ基準面として機能する。さら
に、この表面にはモニタ用の薄膜電極97が設けられて
いる。
(Embodiment 22) FIG. 51 is a perspective view showing the structure of an optical mounting board in a twenty-second embodiment of the hybrid optical integrated circuit of the present invention. In FIG. 51, reference numeral 1 is a substrate, 1a is a substrate concave portion, and 30 is a substrate convex portion. Reference numeral 92 is a dielectric optical waveguide, 92a is a signal optical waveguide, 92b is a monitor optical waveguide, and 93 and 93a are cladding layers. Reference numeral 95 denotes an electric wiring surface of the optical element mounting portion, 9
5a and 95b are a center conductor and an installation conductor as an electric wiring layer, and 96 is a fixing material. The surface of the substrate convex portion 30 functions as a height reference surface of the optical element mounting portion. Further, a thin film electrode 97 for monitoring is provided on this surface.

【0198】図51に示した光実装基板では、基板1と
してシリコン基板を、光導波回路92として石英系光導
波路を用いている。シリコン基板には段差40μmの凹
凸が設けられている。その凹部には厚さ42μmの石英
系ガラスからなるアンダークラッド層が設けられ、その
上にコア寸法6μm×6μm、比屈折率差Δ=0.75
%の信号用光導波路92aおよびモニタ用光導波路92
bが形成されている。シリコン基板1の凸部表面と導波
路コア中心間の距離は、後述する光機能素子100の寸
法に合わせて、5μmに設定した。モニタ用光導波路9
2bの端部はシリコン基板1の凸部からなる高さ基準面
に対応する位置に配置され、信号用光導波路92aの端
部は電気配線面95に対応した位置に配置されている。
高さ基準面30には厚さ0.5μmの薄膜金電極が形成
されている。高さ基準面であるシリコン基板1の凸部表
面と電気配線面95との間には10μmの段差があり、
電気配線面95の下部には厚さ30μmの石英系光導波
路のアンダークラッド層93aが設けられている。電気
配線95aおよび95bは厚さ4μmの金メッキパタン
であり、その端部に固定材96として厚さ4μmの半田
バンプが形成されている。
In the optical mounting substrate shown in FIG. 51, a silicon substrate is used as the substrate 1 and a quartz optical waveguide is used as the optical waveguide circuit 92. The silicon substrate is provided with unevenness having a step of 40 μm. An undercladding layer made of silica glass having a thickness of 42 μm is provided in the recess, and a core dimension of 6 μm × 6 μm and a relative refractive index difference Δ = 0.75 are provided on the undercladding layer.
% Signal optical waveguide 92a and monitor optical waveguide 92
b is formed. The distance between the surface of the convex portion of the silicon substrate 1 and the center of the waveguide core was set to 5 μm in accordance with the dimensions of the optical functional device 100 described later. Optical waveguide for monitor 9
The end portion of 2b is arranged at a position corresponding to the height reference surface formed by the convex portion of the silicon substrate 1, and the end portion of the signal optical waveguide 92a is arranged at a position corresponding to the electric wiring surface 95.
A thin film gold electrode having a thickness of 0.5 μm is formed on the height reference surface 30. There is a step of 10 μm between the surface of the convex portion of the silicon substrate 1 which is the height reference surface and the electric wiring surface 95.
An underclad layer 93a of a silica-based optical waveguide having a thickness of 30 μm is provided below the electric wiring surface 95. The electrical wirings 95a and 95b are gold-plated patterns having a thickness of 4 μm, and solder bumps having a thickness of 4 μm are formed as fixing materials 96 at the ends thereof.

【0199】上記のような構成の光実装基板上の光素子
搭載部に所望の光機能素子を搭載することにより、図5
2に示すようなハイブリッド光集積回路を形成できる。
本実施例における光機能素子100は半導体レーザであ
り、信号ポート100aとモニタポート100bとを有
するものである。この各ポートの配列順序およびそのピ
ッチは、光導波回路の光導波路92aおよび92bの入
出力端ピッチに対応している。光機能素子100をアッ
プサイドダウン形態で光素子搭載部に搭載すれば、光機
能素子のモニタポート100bはシリコン基板1の凸部
の高さ基準面30上に配置され、信号ポート100aは
電気配線面上に配置される。
By mounting a desired optical functional element on the optical element mounting portion on the optical mounting board having the above-described structure, the structure shown in FIG.
A hybrid optical integrated circuit as shown in 2 can be formed.
The optical functional device 100 in this embodiment is a semiconductor laser and has a signal port 100a and a monitor port 100b. The arrangement order of the ports and the pitch thereof correspond to the input / output end pitch of the optical waveguides 92a and 92b of the optical waveguide circuit. If the optical functional device 100 is mounted on the optical device mounting portion in the upside-down form, the monitor port 100b of the optical functional device is arranged on the height reference plane 30 of the convex portion of the silicon substrate 1, and the signal port 100a is electrically wired. It is placed on the surface.

【0200】図53は、図52におけるIII-III ′線に
沿う断面図である。半導体レーザ100の活性層100
aおよび100bは素子表面から4.5μmの位置にあ
る。一方、ハイブリッド光集積基板においては、高さ基
準面(シリコン凸部)上の薄膜電極97表面から光導波
路コア中心までの距離が4.5μmに製作されている。
従って、図のように半導体レーザを高さ基準面上に搭載
しただけで、光導波路と半導体レーザとの高さ方向の位
置合わせを完了することができる。
FIG. 53 is a sectional view taken along the line III-III 'in FIG. Active layer 100 of semiconductor laser 100
a and 100b are located at a position of 4.5 μm from the device surface. On the other hand, in the hybrid optical integrated substrate, the distance from the surface of the thin film electrode 97 on the height reference plane (silicon convex portion) to the center of the optical waveguide core is 4.5 μm.
Therefore, as shown in the figure, only by mounting the semiconductor laser on the height reference plane, the alignment of the optical waveguide and the semiconductor laser in the height direction can be completed.

【0201】ところで、面内方向の位置合わせを行うた
めには、半導体レーザと光導波路との光結合効率をモニ
タしながら行う必要がある。半導体レーザの光信号ポー
ト100a下の表面電極100cは、図53のように基
板1上の電気配線95aおよび半田バンプ96と接触し
ないため、光信号ポート100aを利用した調心はでき
ない。
By the way, in order to perform the in-plane alignment, it is necessary to monitor the optical coupling efficiency between the semiconductor laser and the optical waveguide. Since the surface electrode 100c below the optical signal port 100a of the semiconductor laser does not contact the electric wiring 95a and the solder bumps 96 on the substrate 1 as shown in FIG. 53, the optical signal port 100a cannot be used for alignment.

【0202】しかし、本実施例ではハイブリッド光集積
回路および光機能素子にモニタ用光導波路100aおよ
びモニタポート100bを設け、かつ、モニタポート1
00b下の表面電極を高さ基準面30上の薄膜電極97
に接触させていることから、モニタポートを用いた調心
が可能となる。
However, in this embodiment, the hybrid optical integrated circuit and the optical functional element are provided with the monitor optical waveguide 100a and the monitor port 100b, and the monitor port 1 is provided.
00b is a thin film electrode on the height reference plane 30
Since it is in contact with, it is possible to perform alignment using the monitor port.

【0203】このような調心にあたっては、半導体レー
ザを受光素子として機能させて行うことができる。すな
わち、モニタ用光導波路にモニタ光を伝搬させ、このモ
ニタ光に対するモニタポートの受光電流をモニタして、
これが最大になる位置を見い出した。
Such alignment can be performed by making the semiconductor laser function as a light receiving element. That is, the monitor light is propagated through the monitor optical waveguide, and the received light current of the monitor port for this monitor light is monitored,
We have found the position where this is the maximum.

【0204】なお、アクティブアライメントとして、L
D100を発光させて、モニタ用光導波路からの光出力
が最大となる位置を見い出す方法を採用することも可能
である。
As active alignment, L
It is also possible to employ a method of causing D100 to emit light and finding a position where the optical output from the monitor optical waveguide is maximum.

【0205】次に、図54に示すように、調心完了後、
加熱して半田バンプ96をリフローすることにより、半
田バンプと半導体レーザの信号ポート上面電極100c
とが接触するので半導体レーザおよびハイブリッド光集
積基板間の電気的接続および素子固定を実現することが
できる。この際、半田と光機能素子との接触位置を、そ
のポート(活性層)直下から若干横にずらして設定する
ことにより、半田の硬化収縮に伴う応力が直接光機能素
子の光信号ポートに働くことを防止することができる。
Next, as shown in FIG. 54, after alignment is completed,
By heating and reflowing the solder bumps 96, the solder bumps and the semiconductor laser signal port upper surface electrode 100c
Since and are in contact with each other, electrical connection and element fixing between the semiconductor laser and the hybrid optical integrated substrate can be realized. At this time, the contact position between the solder and the optical functional element is set to be slightly laterally displaced from immediately below the port (active layer), so that the stress due to the curing shrinkage of the solder directly acts on the optical signal port of the optical functional element. Can be prevented.

【0206】このハイブリッド光集積回路における位置
ずれによる過剰結合損失は0.5dB以下であった。こ
のことは、本実施例のハイブリッド光集積回路において
1μm以内の精度でLDの表面実装を実現できることを
示している。これは、第1に高さ基準面としてシリコン
凸部表面を用いたこと、第2に面内方向に位置合わせに
アクティブアライメントが可能となったことにより可能
となるものである。
The excessive coupling loss due to the positional shift in this hybrid optical integrated circuit was 0.5 dB or less. This indicates that the surface mounting of the LD can be realized with an accuracy within 1 μm in the hybrid optical integrated circuit of the present embodiment. This is possible because firstly, the surface of the silicon convex portion is used as the height reference surface, and secondly, active alignment is possible for alignment in the in-plane direction.

【0207】以上述べたように、本実施例においては、
光機能素子を機能させながら面内方向の調心を行う「ア
クティブアライメント」を行い、かつ、半田バンプによ
る光素子固定を実施することができる。このために、従
来のパッシブアライメントによる素子搭載と比較して、
より高精度での光素子ハイブリッド集積を実現できると
共に、従来のアクティブアライメントで問題となった薄
膜半田を用いたことによる固定強度の低下および光機能
素子への大きな応力発生といった問題を解決することが
できる。
As described above, in this embodiment,
It is possible to perform “active alignment” for performing centering in the in-plane direction while functioning the optical functional element, and to fix the optical element by solder bumps. For this reason, compared to conventional passive alignment device mounting,
It is possible to realize optical element hybrid integration with higher accuracy, and solve problems such as a decrease in fixing strength due to the use of thin film solder and a large amount of stress generated in the optical functional element, which have been problems in conventional active alignment. it can.

【0208】さらに、本実施例では基板として熱伝導性
に優れたシリコン基板を使用し、その表面に凹凸を設け
て、その凸部を光機能素子搭載の高さ基準面として用い
ている。このような構造とすることにより、光機能素子
の発熱をシリコン凸部を通して基板に効率よく逃がすこ
とができるという効果が生じる。
Further, in this embodiment, a silicon substrate having excellent thermal conductivity is used as the substrate, and the surface thereof is provided with irregularities, and the convex portions are used as the height reference plane for mounting the optical functional element. With such a structure, there is an effect that the heat generated by the optical functional element can be efficiently released to the substrate through the silicon convex portion.

【0209】また、本実施例では、光素子搭載部の電気
配線面は、十分な厚さの石英系光導波路クラッド層上に
設けてある。このような構造とすることにより、高周波
特性に優れたハイブリッド光集積回路が実現できる。す
なわち、図1のような従来技術においては、電気配線は
シリコン基板上に直接、または、厚さ0.5μm程度の
極めて薄い酸化膜上に形成するのが一般的であった。し
かしながら、このような従来構成では、半導体であるシ
リコン基板の影響を受けて、電気配線部の高周波特性が
著しく劣化するという問題があった。この問題を、本実
施例ではシリコン基板と電気配線面との間に、十分な厚
さの誘電体層を配置することにより解決したのである。
実際、本実施例のハイブリッド光集積回路における電気
配線部は、概ね10GHzに及ぶ帯域を有することを確
認した。
Further, in this embodiment, the electric wiring surface of the optical element mounting portion is provided on the quartz optical waveguide cladding layer having a sufficient thickness. With such a structure, a hybrid optical integrated circuit having excellent high frequency characteristics can be realized. That is, in the conventional technique as shown in FIG. 1, the electrical wiring is generally formed directly on the silicon substrate or on an extremely thin oxide film having a thickness of about 0.5 μm. However, such a conventional configuration has a problem that the high frequency characteristics of the electrical wiring portion are significantly deteriorated due to the influence of the silicon substrate which is a semiconductor. This problem is solved in this embodiment by disposing a dielectric layer having a sufficient thickness between the silicon substrate and the electric wiring surface.
In fact, it was confirmed that the electric wiring portion in the hybrid optical integrated circuit of this example has a band extending to about 10 GHz.

【0210】(実施例23)図55は、本発明のハイブ
リッド光集積回路の第23の実施例における光実装基板
の構成を示す概略斜視図である。本実施例の特徴は、実
施例22と異なり、光機能素子用の高さ基準面30とは
別に、光素子搭載部となるシリコン基板1上に凸部を設
け、そのシリコン凸部上に電子回路搭載面98を設け、
さらに、電気配線面95上に光機能素子用の電気配線の
みならず電子回路への電気配線も併せて設けた点にあ
る。その他の構成要素は実施例22と同様であるので、
同一符号を符し、その説明を省略する。
(Embodiment 23) FIG. 55 is a schematic perspective view showing the structure of an optical mounting board in a twenty-third embodiment of the hybrid optical integrated circuit of the present invention. The feature of the present embodiment is that, unlike the twenty-second embodiment, a convex portion is provided on the silicon substrate 1 which is the optical element mounting portion, in addition to the height reference plane 30 for the optical functional element, and the electron is formed on the silicon convex portion. The circuit mounting surface 98 is provided,
Further, not only the electrical wiring for the optical functional element but also the electrical wiring to the electronic circuit is provided on the electrical wiring surface 95. Since the other components are the same as those in the twenty-second embodiment,
The same reference numerals are given and the description thereof is omitted.

【0211】このようにしても、実施例22で発揮され
た効果と同様な効果を発揮でき、これに加えて、電子回
路搭載面98としてもシリコン基板凸部を利用している
ので、この上に搭載する電子回路の放熱を効果的に行う
ことが可能となる。すなわち、本発明のハイブリッド光
集積回路に用いられる光実装基板は光/電気ハイブリッ
ド実装基板として機能を発揮するのである。
Even in this case, the same effect as that of the twenty-second embodiment can be obtained, and in addition to this, since the convex portion of the silicon substrate is used also as the electronic circuit mounting surface 98, It is possible to effectively dissipate heat from the electronic circuit mounted on the. That is, the optical mounting board used in the hybrid optical integrated circuit of the present invention functions as an optical / electric hybrid mounting board.

【0212】(実施例24)先の実施例22では、基板
として凹凸部を有するシリコン基板を、また誘電体光導
波路として石英系光導波路を用いた例を示したが、本発
明の目的でもあるアクティブアライメントによる光機能
素子位置合わせと、半田バンプ等の厚膜半田による素子
固定とを両立させるためには、この材料系以外の組み合
わせも勿論可能である。以下に、それらの組み合わせ例
を例示する。
(Embodiment 24) In Embodiment 22 described above, an example in which a silicon substrate having an uneven portion is used as a substrate and a quartz optical waveguide is used as a dielectric optical waveguide is shown, but this is also an object of the present invention. Of course, a combination other than this material system is possible in order to achieve both the alignment of the optical functional element by active alignment and the element fixing by thick film solder such as solder bumps. Below, the example of those combinations is illustrated.

【0213】第1に、実施例22における光導波路は、
石英系光導波路に限定されるものではないことは言うま
でもない。例えば、ポリイミド導波路等の高分子系光導
波路を用いたとしても、実施例22で発揮された効果の
全てを実現できる。
First, the optical waveguide in the twenty-second embodiment is
It goes without saying that the optical waveguide is not limited to the quartz optical waveguide. For example, even if a polymer optical waveguide such as a polyimide waveguide is used, all of the effects exhibited in Example 22 can be realized.

【0214】第2に、実施例22における基板には、シ
リコン基板以外のものをも適用できる。例えば、電子回
路の実装基板として実績のあるアルミナ基板等のセラミ
ック基板の表面に凹凸を設けたものを用いてもよい。ま
た、この場合の光導波路についても、石英系光導波路、
高分子系導波路等、各種材料系を用いることができる。
このように基板として、アルミナ基板を用いた場合に
は、放熱効果の点では実施例22に及ばないものの、他
の機能は概ね実施例22と同等の効果を発揮できる。特
に、電気配線の高周波特性およびその配線規模の拡張性
に関しては、実施例22より優れる場合もある。
Secondly, a substrate other than the silicon substrate can be applied to the substrate in the twenty-second embodiment. For example, a ceramic substrate, such as an alumina substrate, which has a proven track record as a mounting substrate for an electronic circuit, may be used which has irregularities on its surface. Also, regarding the optical waveguide in this case, the silica-based optical waveguide,
Various material systems such as polymer waveguides can be used.
Thus, when the alumina substrate is used as the substrate, the heat radiation effect is less than that of the twenty-second embodiment, but the other functions can exhibit the same effects as those of the twenty-second embodiment. In particular, the high frequency characteristics of the electric wiring and the expandability of the wiring scale may be superior to those of the twenty-second embodiment.

【0215】第3に、実施例22では、表面に凹凸を形
成した基板を使用したが、これに代わり表面が平坦基板
を用いることも勿論可能である。図56は、この形態の
一例として、基板が表面平坦なアルミナ基板、光導波路
として石英系光導波路を用いた場合の基板構造を示す斜
視図である。光素子搭載部の高さ基準面30を光導波路
クラッド層で形成すればよい。
Thirdly, in the twenty-second embodiment, the substrate having the uneven surface is used, but a substrate having a flat surface may be used instead. FIG. 56 is a perspective view showing a substrate structure when an alumina substrate having a flat surface and a quartz optical waveguide is used as an optical waveguide as an example of this embodiment. The height reference plane 30 of the optical element mounting portion may be formed of the optical waveguide clad layer.

【0216】この場合には、高さ基準面30と光導波路
コア92aおよび92bの中心との間の高さの決定精度
が、実施例22より低下する場合がある。また、基板と
してセラミック基板を使用した場合には、放熱効果も低
下する。
In this case, the accuracy of determining the height between the height reference plane 30 and the centers of the optical waveguide cores 92a and 92b may be lower than that of the twenty-second embodiment. Moreover, when a ceramic substrate is used as the substrate, the heat dissipation effect is also reduced.

【0217】しかし、本実施例においても、上述した本
発明の目的でもあるアクティブアライメントおよび厚膜
半田固定の両者を同時に実現できる。また、この表面平
坦化基板としてシリコン基板を用いることは勿論可能で
ある。また、基板として、石英基板を用いることも可能
である。
However, also in this embodiment, both the active alignment and the thick film solder fixing, which are the objects of the present invention, can be realized at the same time. Moreover, it is of course possible to use a silicon substrate as the surface-flattened substrate. A quartz substrate can also be used as the substrate.

【0218】第4に、実施例22では、光導波路コアが
十分な厚さのクラッド層中は埋め込まれた「埋込構造光
導波路」の例を示したが、光導波路の形態はこれに限定
されるものではない。例えば、従来技術を図4に示した
ような、コアがむきだし、または、薄いクラッド層で覆
っただけの「リッジ型光導波路」に対しても適用でき
る。
Fourthly, in the twenty-second embodiment, an example of "embedded structure optical waveguide" in which the optical waveguide core is embedded in the clad layer having a sufficient thickness is shown, but the form of the optical waveguide is not limited to this. It is not something that will be done. For example, the conventional technique can be applied to a "ridge type optical waveguide" in which the core is exposed or is simply covered with a thin cladding layer as shown in FIG.

【0219】第5に、光導波路としては上記誘電体材料
以外の材料を用いても、本発明の主目的を実現できる。
このような材料としては、例えば、シリコン導波路を例
示できる。
Fifth, the main object of the present invention can be realized by using a material other than the above dielectric material as the optical waveguide.
An example of such a material is a silicon waveguide.

【0220】さらに、先の実施例22等では、光機能素
子の光信号ポートと光導波回路上の電気配線間の電気接
続および固定を実現するために、固定材96として半田
バンプを用いていたが、この他にも導電性接着剤や導電
性ゴム等の素材を用いることも可能である。この場合に
も、実施例22と同様に、素子搭載に伴う応力が光信号
ポートに加わることを抑制できる。
Further, in the above-mentioned Example 22 and the like, solder bumps were used as the fixing material 96 in order to realize the electrical connection and fixing between the optical signal port of the optical functional element and the electrical wiring on the optical waveguide circuit. However, in addition to this, it is also possible to use a material such as a conductive adhesive or a conductive rubber. Also in this case, similarly to the twenty-second embodiment, it is possible to suppress the stress caused by mounting the element from being applied to the optical signal port.

【0221】(実施例25)図57は、本発明のハイブ
リッド光集積回路の第25の実施例を示す平面図であ
り、図58は、図57に示した要部を拡大した概略斜視
図である。この光導波回路の信号用光導波路92aは、
入出力導波路部I/O、周回導波路部R、および、両者
の導波路間の光結合を行う方向性結合部Cとから構成さ
れ、全体として「リング共振回路」を構成している。こ
の周回導波路部Rの途中には、光機能素子100として
半導体光アンプが搭載されており、この素子の信号ポー
ト100aと信号用光導波路とが光結合している。この
ハイブリッド光集積回路は、全体として、「リングレー
ザ」として機能する。
(Embodiment 25) FIG. 57 is a plan view showing a twenty-fifth embodiment of the hybrid optical integrated circuit of the present invention, and FIG. 58 is an enlarged schematic perspective view of the essential portion shown in FIG. is there. The signal optical waveguide 92a of this optical waveguide circuit is
It is composed of an input / output waveguide section I / O, a circulating waveguide section R, and a directional coupling section C that performs optical coupling between the two waveguides, and constitutes a "ring resonance circuit" as a whole. A semiconductor optical amplifier is mounted as an optical functional element 100 in the middle of the circular waveguide section R, and the signal port 100a of this element and the signal optical waveguide are optically coupled. This hybrid optical integrated circuit functions as a "ring laser" as a whole.

【0222】本実施例の「リング共振回路」にはシャー
プな光周波数選択性があるので、信号用光導波路と信号
ポートを使用してアクティブアライメントにより半導体
光アンプ100を光導波路中に集積しようとすると、使
用できるモニタ光の光周波数が制限される。モニタ光の
光周波数の制限を大幅に緩和するために、本実施例で
は、光導波回路および半導体光アンプ中に、それぞれ、
モニタ用光導波路92bおよびモニタポート100bを
設け、これらを用いて調心するようにしてある。すなわ
ち、光導波回路の周回導波路Rの外側にモニタ用光導波
路92bを配置し、半導体アンプの信号ポート100a
に並べてモニタポート100bを配置した。従って、半
導体アンプの搭載にあたっては、波長選択性のないモニ
タ用光導波路を使用できるので、モニタ光の光周波数に
対する制約条件が大幅に緩和されるのである。
Since the "ring resonance circuit" of this embodiment has sharp optical frequency selectivity, it is attempted to integrate the semiconductor optical amplifier 100 in the optical waveguide by active alignment using the signal optical waveguide and the signal port. Then, the optical frequency of the monitor light that can be used is limited. In order to significantly relax the limitation of the optical frequency of the monitor light, in the present embodiment, in the optical waveguide circuit and the semiconductor optical amplifier, respectively,
A monitor optical waveguide 92b and a monitor port 100b are provided, and they are used for centering. That is, the monitoring optical waveguide 92b is arranged outside the circular waveguide R of the optical waveguide circuit, and the signal port 100a of the semiconductor amplifier is arranged.
The monitor port 100b was arranged side by side. Therefore, when mounting the semiconductor amplifier, the monitor optical waveguide having no wavelength selectivity can be used, and the constraint condition on the optical frequency of the monitor light is greatly relaxed.

【0223】また特に、光導波回路の光素子搭載部構造
を図58に示したように、高さ基準面30とそれより高
さの低い電気配線面95の2層構成とすれば、実施例2
2で詳述したのと同様に、厚膜半田または導電性接着剤
を用いた低応力素子固定が可能となる。
In particular, if the structure of the optical element mounting portion of the optical waveguide circuit has a two-layer structure of the height reference plane 30 and the electric wiring plane 95 having a height lower than that as shown in FIG. Two
As described in detail in Section 2, low-stress elements can be fixed using thick-film solder or conductive adhesive.

【0224】(実施例26)図59は、本発明のハイブ
リッド集積回路の第26の実施例の構成を示す平面図で
ある。本実施例の特徴は、光導波回路中に複数の光機能
素子を縦列して搭載した点にある。図59において符号
100は第1の光機能素子としてのLDアレイであり、
101は第2の光機能素子としての半導体変調器アレイ
である。マッハーツェンダ干渉回路タイプの強度変調回
路がアレイ化された構成である。この光導波回路は、L
Dアレイ100から出力した光信号が第1の信号用光導
波路アレイ220aを伝搬し、変調器アレイ101で変
調されて、第2の信号用光導波路アレイ221aを通っ
て基板端面にまで伝搬される構成となっている。
(Embodiment 26) FIG. 59 is a plan view showing the structure of a twenty sixth embodiment of the hybrid integrated circuit of the present invention. The feature of this embodiment resides in that a plurality of optical functional elements are mounted in a row in an optical waveguide circuit. In FIG. 59, reference numeral 100 is an LD array as the first optical functional element,
Reference numeral 101 is a semiconductor modulator array as a second optical functional element. This is a configuration in which a Mach-Zehnder interference circuit type intensity modulation circuit is arrayed. This optical waveguide circuit is
The optical signal output from the D array 100 propagates through the first signal optical waveguide array 220a, is modulated by the modulator array 101, and propagates through the second signal optical waveguide array 221a to the end face of the substrate. It is composed.

【0225】このハイブリッド光集積回路は、LDから
の光出力を変調器アレイで変調する「外部変調器付きL
Dアレイモジュール」として機能する。 このような構
成においては、第2の光機能素子101を搭載するため
に信号用光導波路は分断されており、この導波路を用い
てのアクティブアライメントは困難である。また、変調
器アレイ101の信号ポートも、無通電時には光が透過
しない設計である場合には、信号用光導波路221aを
用いての調心は難しい。
This hybrid optical integrated circuit is an "L with external modulator" that modulates the optical output from the LD by the modulator array.
Function as a "D array module". In such a configuration, the signal optical waveguide is divided for mounting the second optical functional element 101, and active alignment using this waveguide is difficult. Further, if the signal port of the modulator array 101 is also designed so that light does not pass through when no power is supplied, it is difficult to perform alignment using the signal optical waveguide 221a.

【0226】そこで、本実施例においては、光導波回路
上に第1の光機能素子100と光導波回路基板端部とを
結ぶモニタ用光導波路220b、および、第2の光機能
素子101と基板端部を結ぶモニタ用光導波路221b
の2系統のモニタ光導波路が設けられている。
Therefore, in this embodiment, the monitor optical waveguide 220b connecting the first optical functional element 100 and the end portion of the optical waveguide circuit board on the optical waveguide circuit, and the second optical functional element 101 and the substrate. Monitor optical waveguide 221b connecting the ends
2 systems of monitor optical waveguides are provided.

【0227】一方、LD100にはモニタポート100
bが設けられており、このポート100bは信号ポート
100aと同様に半導体レーザとして機能する。半導体
レーザとして機能するポートは、受光素子として機能さ
せることも可能である。変調器アレイ101にはモニタ
ポート101bが設けられており、このポート101b
は受光素子として機能する。
On the other hand, the LD100 has a monitor port 100
b is provided, and this port 100b functions as a semiconductor laser similarly to the signal port 100a. The port that functions as a semiconductor laser can also function as a light receiving element. The modulator array 101 is provided with a monitor port 101b.
Functions as a light receiving element.

【0228】なお、本実施例では、その光素子搭載部を
実施例22と同様の構造とした。
In this embodiment, the optical element mounting portion has the same structure as that of the twenty-second embodiment.

【0229】図60(A)および図60(B)は図59
に示した回路の断面図であって、図60(A)はLD搭
載形態を示すXa−Xa′線に沿う断面図であり、図6
0(B)は、変調アレイ搭載形態を示すXb−Xb′線
に沿う断面図である。
FIG. 60 (A) and FIG. 60 (B) are shown in FIG.
60A is a cross-sectional view of the circuit shown in FIG. 60, and FIG. 60A is a cross-sectional view taken along the line Xa-Xa ′ showing the LD mounting mode.
0 (B) is a cross-sectional view taken along the line Xb-Xb 'showing the modulation array mounting form.

【0230】このような構成とすることにより、モニタ
用光導波路220bにモニタ光を入射し、この受光電流
をモニタすることによりLD100のアクティブアライ
メントが可能となる。全く同様に、モニタ用光導波路2
21bを用いて、変調器アレイ101のアライメントを
実現できる。
With such a structure, the monitor light is incident on the monitor optical waveguide 220b and the received light current is monitored, whereby the active alignment of the LD 100 becomes possible. Exactly the same, monitor optical waveguide 2
21b can be used to achieve alignment of the modulator array 101.

【0231】なお、本実施例におけるモニタ用光導波路
の配置は、光機能素子のモニタポートが受光機能を持つ
ことを前提としているので、その適用対象は半導体光素
子に限られる。
The arrangement of the monitoring optical waveguide in this embodiment is premised on that the monitor port of the optical functional element has a light receiving function, so that the application is limited to the semiconductor optical element.

【0232】(実施例27)図61は、本発明のハイブ
リッド光集積回路の第27の実施例の構成を示す平面図
である。本実施例の特徴は、図59に示した実施例26
と異なり、第2の光機能素子すなわち変調器アレイ10
1に対するモニタ用光導波路221bを、第1の光機能
素子すなわちLD100と変調器アレイ101との間を
相互に接続するように設けた点にある。他の構成要素は
実施例26と同一であるので、同一符号を符し、その説
明を省略する。すなわち、変調器101に対するモニタ
用光導波路221bは、LD100の直前で、モニタ用
光導波路220bと合流してLD100のモニタポート
100bと接続されている。
(Embodiment 27) FIG. 61 is a plan view showing the structure of a twenty-seventh embodiment of the hybrid optical integrated circuit of the present invention. The feature of this embodiment is that the embodiment 26 shown in FIG.
Unlike the second optical functional element or modulator array 10
The optical waveguide for monitoring 221b for 1 is provided so as to connect the first optical functional element, that is, the LD 100 and the modulator array 101 to each other. Since the other components are the same as those in the twenty-sixth embodiment, the same reference numerals are given and the description thereof will be omitted. That is, the monitor optical waveguide 221b for the modulator 101 merges with the monitor optical waveguide 220b immediately before the LD 100 and is connected to the monitor port 100b of the LD 100.

【0233】このような構成とした場合には、以下の手
順での光素子搭載が可能となる。すなわち、はじめにモ
ニタ用光導波路220bを用いてLDのアクティブアラ
イメントを実施する。この際には、LDを発光させても
よいし、また、受光機能を利用して行ってもよい。LD
搭載完了後に、今度は、モニタ用光導波路221bを用
いて、変調器アレイ101のアライメントを実施する。
この際には、LDのモニタポート100bを発光させた
状態で、モニタポート101を受光素子として機能さ
せ、その受光電流をモニタすればよい。
With such a structure, the optical element can be mounted by the following procedure. That is, first, active alignment of the LD is performed using the monitor optical waveguide 220b. At this time, the LD may be caused to emit light, or the light receiving function may be used. LD
After the mounting is completed, this time, the modulator array 101 is aligned by using the monitor optical waveguide 221b.
At this time, the monitor port 101 may be made to function as a light receiving element while the monitor port 100b of the LD is made to emit light, and the light receiving current may be monitored.

【0234】この方法の特徴は、第1の光機能素子のア
ライメント時にはモニタ用光導波路に光ファイバを接続
し、モニタ光を入力または出力する必要があったが、光
機能素子相互を接続するモニタ用光導波路を設けたの
で、第2の光機能素子アライメントに際しては、ファイ
バ接続が不要となり、アライメント工程を簡略化できる
ことにある。
The feature of this method is that it is necessary to connect an optical fiber to the optical waveguide for monitoring and input or output the monitor light at the time of alignment of the first optical functional element. Since the optical waveguide for use is provided, there is no need for fiber connection in the second optical functional element alignment, and the alignment process can be simplified.

【0235】(実施例28)図62は、本発明のハイブ
リッド光集積回路の第28の実施例の平面図である。図
63(A)および図63(B)は、図62に示した回路
上に固定すべき光機能素子のアライメント方法を説明す
るための平面図であって、図63(A)はLDアレイの
調心固定を示し、図63(B)は、変調器アレイの調心
固定を示す。
(Embodiment 28) FIG. 62 is a plan view of a twenty-eighth embodiment of the hybrid optical integrated circuit of the present invention. 63 (A) and 63 (B) are plan views for explaining the alignment method of the optical functional element to be fixed on the circuit shown in FIG. 62, and FIG. 63 (A) shows the LD array. FIG. 63 (B) shows alignment locking of the modulator array.

【0236】本実施例の特徴は、実施例27と異なり、
変調器101に対するモニタ用光導波路として、LDと
接続する導波路に加えて、光導波回路基板端部に接続す
る導波路を併せて設けた点にある。
The feature of this embodiment is that, unlike the twenty-seventh embodiment,
As a monitoring optical waveguide for the modulator 101, in addition to the waveguide connected to the LD, a waveguide connected to the end portion of the optical waveguide circuit board is also provided.

【0237】このような配置とすることにより、変調器
101に対するアライメントをモニタする手段が増加
し、この結果、半導体素子以外の材料からなる光機能素
子に対してもアライメントが可能となる。以下に、この
構成でのアライメント手順を述べる。
With such an arrangement, the means for monitoring the alignment with respect to the modulator 101 is increased, and as a result, the alignment is possible even with the optical functional element made of a material other than the semiconductor element. The alignment procedure in this configuration will be described below.

【0238】このような構成の光集積回路のアライメン
トを図63(A)および図63(B)を参照しながら説
明する。はじめに、モニタ用光導波路220bにモニタ
光を伝搬させて、LDアレイ100のモニタポート10
0bとの光結合をモニタしながら、信号用光導波路22
0aと光信号ポート100aとのアライメントを行い、
LDアレイ100を固定する。続いて、モニタ用光導波
路221bとモニタポート101bとを用いて変調器ア
レイ101の調心固定を実施すればよい。この際のモニ
タ法としては、モニタポート101bをパッシブ導波路
として用い、モニタ用光導波路221bに入射したモニ
タ光をモニタポート101bに伝搬させ、最終的にLD
100のモニタポート100bに入射させる。このと
き、LD100のモニタポート100bを受光素子とし
て機能させて、この受光電流が最大となる場所を見出せ
ばよい。また、光の伝搬方向をこの逆にして、LDのモ
ニタポート100bを発光させ、このときのモニタ用導
波路221bからの出力光をモニタしてもよい。
The alignment of the optical integrated circuit having such a configuration will be described with reference to FIGS. 63 (A) and 63 (B). First, monitor light is propagated through the monitor optical waveguide 220b, and the monitor port 10 of the LD array 100 is
The optical waveguide for signal 22 while monitoring the optical coupling with 0b.
0a and the optical signal port 100a are aligned,
The LD array 100 is fixed. Subsequently, the modulator array 101 may be centered and fixed using the monitor optical waveguide 221b and the monitor port 101b. As a monitoring method at this time, the monitor port 101b is used as a passive waveguide, the monitor light incident on the monitor optical waveguide 221b is propagated to the monitor port 101b, and finally the LD
It is incident on the monitor port 100b of 100. At this time, the monitor port 100b of the LD 100 may be made to function as a light receiving element to find a location where this light receiving current is maximum. Alternatively, the light propagating direction may be reversed to cause the LD monitor port 100b to emit light, and the output light from the monitor waveguide 221b at this time may be monitored.

【0239】この方法によれば、変調器アレイのモニタ
ポートをパッシブ導波路として用いているので、本実施
例のように光機能素子101が半導体材料で形成された
場合は勿論のこと、半導体以外の光素子、例えばLiN
bO3 等の誘電体電気光学結晶、あるいは磁気光学結晶
等を用いた場合であっても適用できる。
According to this method, since the monitor port of the modulator array is used as a passive waveguide, it goes without saying that the optical functional element 101 is made of a semiconductor material as in the present embodiment, and other than semiconductors. Optical element, eg LiN
It can be applied even when a dielectric electro-optic crystal such as bO 3 or a magneto-optic crystal is used.

【0240】以上述べたように、本実施例においては、
複数の光機能素子をハイブリッド集積するにあたり、各
素子毎に対応するようにモニタ光導波路を設けたので、
光導波回路中に縦列に複数の素子を搭載することが可能
である。
As described above, in this embodiment,
In hybrid integration of multiple optical functional elements, a monitor optical waveguide was provided to correspond to each element.
It is possible to mount a plurality of elements in cascade in the optical waveguide circuit.

【0241】(実施例29)図64は、本発明のハイブ
リッド光集積回路の第29の実施例を示す平面図であ
る。本実施例では、光導波回路のモニタ用導波路または
光機能素子のモニタポートとして、幅の異なる複数のモ
ニタ用導波路92b,92cまたはモニタポート100
b,100cを設けた点に特徴がある。
(Embodiment 29) FIG. 64 is a plan view showing a twenty-ninth embodiment of the hybrid optical integrated circuit of the present invention. In this embodiment, a plurality of monitor waveguides 92b and 92c or monitor ports 100 having different widths are used as the monitor waveguide of the optical waveguide circuit or the monitor port of the optical functional element.
The feature is that b and 100c are provided.

【0242】図64に示すように、光機能素子のモニタ
ポート100bおよび100cを共に同一幅で形成する
一方、光導波回路のモニタ用光導波路22bの幅を信号
用光導波路92aと同一に設定し、モニタ用光導波路9
2cについては、92bより導波路幅を広くしてある。
As shown in FIG. 64, both the monitor ports 100b and 100c of the optical functional element are formed to have the same width, while the width of the monitor optical waveguide 22b of the optical waveguide circuit is set to be the same as that of the signal optical waveguide 92a. , Monitor optical waveguide 9
For 2c, the waveguide width is made wider than for 92b.

【0243】このような構造とすることにより、モニタ
用光導波路92cとモニタポート100cとを用いて調
心の粗調整をしたのち、モニタ用光導波路92bとモニ
タポート100bとを用いて微調整を行うことが可能と
なる。このような2段階調心により、アクティブアライ
メントに要する時間の短縮化を図ることが可能となる。
With such a structure, coarse adjustment of the centering is performed using the monitor optical waveguide 92c and the monitor port 100c, and then fine adjustment is performed using the monitor optical waveguide 92b and the monitor port 100b. It becomes possible to do. By such two-stage alignment, the time required for active alignment can be shortened.

【0244】(実施例30)図65は、本発明のハイブ
リッド光集積回路の第30の実施例を示す平面図であ
る。本実施例の特徴は、先の実施例29とは逆に、光機
能素子のモニタポート100bを信号ポートと同一幅と
して、モニタポート100cを信号ポートより広く設定
した点にある。
(Embodiment 30) FIG. 65 is a plan view showing a thirtieth embodiment of the hybrid optical integrated circuit of the present invention. The feature of this embodiment is that, contrary to the 29th embodiment, the monitor port 100b of the optical functional element has the same width as the signal port and the monitor port 100c is set wider than the signal port.

【0245】このような構成としても、実施例29と同
様に、粗調整→微調整の2段階調心によりアクティブア
ライメントに要する時間の短縮化を図ることが可能とな
る。
Even with such a configuration, as in the twenty-ninth embodiment, it is possible to shorten the time required for active alignment by performing two-step alignment of coarse adjustment → fine adjustment.

【0246】(実施例31)図66および図67は、本
発明のハイブリッド光集積回路に搭載可能な光サブモジ
ュールの第1の実施例の構成を示し、図66は本実施例
の光サブモジュールの構成要素である光素子301およ
びキャリア302の構造を示す斜視図であり、図67は
図66のAA′線に沿う断面図である。光素子301は
アレイ状半導体光アンプであり、311はその活性層で
あり、この活性層311は400μm間隔で4アレイが
形成されており、これら活性層311はそれぞれ光素子
表面312から6μm離れている。光素子表面312に
は、各活性層311に対応する活性層側電極313aが
形成され、光素子表面312の反対側の裏面には、アー
ス側電極313bが形成されている。314はそれぞれ
光素子高さ基準面であり、図67に示すように活性層3
11から3μm裏面側に下がった位置、すなわち、光素
子表面312より9μm低い位置に設けられている。3
15は光素子横方向基準面であり、光素子表面312お
よび光素子高さ基準面314に直交して形成されてい
る。この基準面315の位置は4本の活性層311のう
ち外側の活性層311両端より、それぞれ400μm離
れている。本実施例では、光素子横方向基準面15を左
右両側に設けたが、片側だけでも充分その機能を達成で
きる。
(Embodiment 31) FIGS. 66 and 67 show the structure of a first embodiment of an optical sub-module which can be mounted on the hybrid optical integrated circuit of the present invention, and FIG. 66 shows the optical sub-module of this embodiment. 67 is a perspective view showing the structure of an optical element 301 and a carrier 302 which are the constituent elements of FIG. 67, and FIG. 67 is a sectional view taken along the line AA ′ of FIG. 66. The optical element 301 is an array semiconductor optical amplifier, 311 is its active layer, and four arrays are formed in this active layer 311 at intervals of 400 μm. These active layers 311 are separated from the optical element surface 312 by 6 μm. There is. An active layer side electrode 313a corresponding to each active layer 311 is formed on the optical element surface 312, and a ground side electrode 313b is formed on the back surface opposite to the optical element surface 312. Reference numerals 314 are optical element height reference planes, respectively. As shown in FIG.
It is provided at a position lower than 11 to 3 μm on the back surface side, that is, at a position lower than the optical element surface 312 by 9 μm. Three
Reference numeral 15 denotes an optical element lateral direction reference surface, which is formed orthogonal to the optical element surface 312 and the optical element height reference surface 314. The position of the reference plane 315 is 400 μm apart from both ends of the outer active layer 311 among the four active layers 311. In this embodiment, the optical element lateral reference surfaces 15 are provided on both the left and right sides, but the function can be sufficiently achieved by only one side.

【0247】キャリア302は、図66に示すようにS
i基板の表面に3段の段差を設けて形成されている。キ
ャリア凸部321は、光素子301の光素子高さ基準面
314を接触固定するための「光素子保持面321a」
であり、同時に、実装基板に搭載する場合の基準面であ
る「キャリア高さ基準面321b」を兼ねている。すな
わち、一般の場合には、「光素子保持面」と「キャリア
高さ基準面」は高さの異なる面として別個に形成する
が、本実施例では、同一面となっている。キャリア凸部
321で囲まれた領域325はキャリア凸部21から1
5μmの段差を設けて形成されている。この領域325
の表面には厚さ2μmの金からなるキャリア電気配線3
24が形成されている。この先端部には半田パタン32
6が設けられている。この領域325は、光素子301
の活性層側電極313aの電極取り出し部の機能を果た
す。周辺領域323はキャリア凸部321から40μm
の段差を設けて形成され、この表面にも上記キャリア電
気配線324が連続して形成されている。この領域32
3は光実装基板側電気配線との電気接続の機能を果た
す。
The carrier 302, as shown in FIG.
It is formed by providing three steps on the surface of the i substrate. The carrier convex portion 321 is an "optical element holding surface 321a" for fixing the optical element height reference surface 314 of the optical element 301 in contact therewith.
At the same time, it also serves as a "carrier height reference surface 321b" which is a reference surface when mounted on a mounting board. That is, in the general case, the "optical element holding surface" and the "carrier height reference surface" are separately formed as surfaces having different heights, but in the present embodiment, they are the same surface. The area 325 surrounded by the carrier protrusions 321 is 1 to 1 from the carrier protrusions 21.
It is formed with a step difference of 5 μm. This area 325
2 μm thick gold carrier electrical wiring 3 on the surface of
24 are formed. Solder pattern 32 is attached to this tip.
6 is provided. This area 325 is the optical element 301.
Of the active layer side electrode 313a. The peripheral region 323 is 40 μm from the carrier protrusion 321.
Is formed with a step, and the carrier electric wiring 324 is also continuously formed on this surface. This area 32
3 fulfills the function of electrical connection with the electrical wiring on the optical mounting board side.

【0248】なお、本実施例の多段の段差を有するキャ
リア302は、Si基板の異方性エッチングを繰り返す
ことにより形成した。すなわち、最初にSi基板の凸部
321を、次いで、領域325の段差を形成した。この
ような異方性エッチングで段差を形成した場合には、段
差間の側面は垂直ではなく、約55°の角度が領域32
5と領域323との段差間で電気配線324は断線する
ことなく形成できる。
The carrier 302 having a multi-step structure of this embodiment was formed by repeating anisotropic etching of a Si substrate. That is, the convex portion 321 of the Si substrate was formed first, and then the step of the region 325 was formed. When the steps are formed by such anisotropic etching, the side surfaces between the steps are not vertical and the angle of about 55 ° is formed in the region 32.
The electric wiring 324 can be formed between the step between the No. 5 and the region 323 without breaking.

【0249】図67は、前述したように図66の半導体
光アンプ301をキャリア302に固定した光サブモジ
ュールの状態を、図66のAA′線における断面で示し
た断面図である。半導体光アンプ301の光素子高さ基
準面314を、キャリア302のキャリア保持面321
と接触させて搭載した。この状態で、光素子活性層側電
極313aと、キャリアの領域325に設けたキャリア
電気配線324とを、キャリア302を加熱し半田32
6をリフローすることにより接続固定した。キャリア各
領域間の段差および光素子高さ基準面と活性層との段差
は上記のように設定してあるので、活性層311はキャ
リア高さ基準面(キャリア保持面)321bより3μm
上方に位置している。
FIG. 67 is a sectional view showing a state of the optical submodule in which the semiconductor optical amplifier 301 of FIG. 66 is fixed to the carrier 302 as described above, with a section taken along the line AA ′ of FIG. The optical element height reference surface 314 of the semiconductor optical amplifier 301 is used as the carrier holding surface 321 of the carrier 302.
It was mounted in contact with. In this state, the optical element active layer side electrode 313a and the carrier electric wiring 324 provided in the carrier region 325 are heated by the carrier 302 to be soldered 32.
By reflowing 6, the connection was fixed. Since the step between the carrier regions and the step between the optical element height reference surface and the active layer are set as described above, the active layer 311 is 3 μm away from the carrier height reference surface (carrier holding surface) 321b.
It is located above.

【0250】このように光素子を光サブモジュールの形
態にしておけば、光素子の特性を事前に検査することは
容易である。すなわち、すでに光素子活性層側電極31
3aはキャリア電気配線324に接続されているので、
光素子の表面に直接触れることなく検査が実施できるの
である。
By thus forming the optical element in the form of an optical sub-module, it is easy to inspect the characteristics of the optical element in advance. That is, the optical element active layer side electrode 31 has already been formed.
Since 3a is connected to the carrier electric wiring 324,
The inspection can be performed without directly touching the surface of the optical element.

【0251】(実施例32)図68は、本発明のハイブ
リッド光集積回路に搭載可能な光サブモジュールの第2
の実施例を示す断面図である。
(Embodiment 32) FIG. 68 shows a second optical sub-module which can be mounted on the hybrid optical integrated circuit of the present invention.
It is sectional drawing which shows the Example of.

【0252】本発明に係る光サブモジュールでは、寸法
の異なる光素子を使用する場合であっても、光素子の活
性層とキャリア基準面との距離を常に一定の値に統一で
きる。上記の実施例31では、光素子高さ基準面314
と活性層311との段差が3μmであったが、例えば、
この段差が5μmである光素子を搭載する場合を考え
る。この場合には、図68に示したように、キャリア3
02の光素子保持面321aとキャリア高さ基準面32
1bとの間に2μmの段差を設ければよい。
In the optical sub-module according to the present invention, the distance between the active layer of the optical element and the carrier reference plane can always be unified to a constant value even when optical elements having different dimensions are used. In the above-mentioned Example 31, in the optical element height reference plane 314
The step between the active layer 311 and the active layer 311 was 3 μm.
Consider a case where an optical element having a step of 5 μm is mounted. In this case, as shown in FIG. 68, the carrier 3
02 optical element holding surface 321a and carrier height reference surface 32
A step of 2 μm may be provided between the step and 1b.

【0253】(実施例33)図69は、本発明のハイブ
リッド光集積回路に搭載可能な光サブモジュールの第3
の実施例を示す断面図である。活性層311から6μm
の高さにある光素子表面312を光素子高さ基準面31
4として用いたとしても、図69に示すように、キャリ
ア302の光素子高さ基準面314をキャリア高さ基準
面321aより9μm高く設定すればよい。
(Embodiment 33) FIG. 69 shows a third optical sub-module which can be mounted in the hybrid optical integrated circuit of the present invention.
It is sectional drawing which shows the Example of. 6 μm from active layer 311
The optical element surface 312 at the height of the optical element height reference plane 31
69, the optical element height reference plane 314 of the carrier 302 may be set to be 9 μm higher than the carrier height reference plane 321a, as shown in FIG.

【0254】実施例31または32のように寸法を設定
することにより、光素子の寸法に係わらず、キャリア高
さ基準面と活性層との段差を図67に示した実施例31
の場合と同様に3μmとすることができる。
By setting the dimensions as in Example 31 or 32, the step difference between the carrier height reference plane and the active layer is shown in FIG. 67 regardless of the dimension of the optical element.
The thickness can be 3 μm as in the case of.

【0255】(実施例34)図70は、図66および図
67に示した光サブモジュールの第1の実施例を用いた
本発明のハイブリッド光集積回路の第34の実施例の構
成を示す分解斜視図である。304は光実装基板であ
り、段差付きSi基板341上には光導波路部342
と、基板電気配線としての電気配線346と光素子搭載
部348とが形成されている。
(Embodiment 34) FIG. 70 is an exploded view showing a structure of a thirty-fourth embodiment of a hybrid optical integrated circuit of the present invention using the first embodiment of the optical submodule shown in FIGS. 66 and 67. It is a perspective view. Reference numeral 304 denotes an optical mounting substrate, and an optical waveguide portion 342 is provided on the stepped Si substrate 341.
And an electric wiring 346 as a board electric wiring and an optical element mounting portion 348 are formed.

【0256】光導波路部342は、Si基板凹部に形成
され、アンダークラッド342a(厚さ30μm)、コ
ア342c(厚さ6μm×幅6μm)およびオーバーク
ラッド342c(厚さ30μm)の3層構造の埋め込み
型石英系光導波路である。
The optical waveguide portion 342 is formed in the concave portion of the Si substrate and has a three-layer structure of an underclad 342a (thickness 30 μm), a core 342c (thickness 6 μm × width 6 μm) and an overclad 342c (thickness 30 μm). Type silica-based optical waveguide.

【0257】基板電気配線346は、オーバークラッド
342c表面に形成してあり、高周波動作が可能なよう
に中心導体346aと接地導体346bとからなるコプ
レーナ構造を採用した。これらの配線はオーバークラッ
ド形成後に金(厚さ5μm)を蒸着し、パタン化するこ
とにより形成した。この配線層は十分な厚み(66μ
m)を有し、かつ、誘電率の小さい石英ガラス上に形成
したので良好な電気特性を示す。また、基板電気配線3
46における中心導体346aの先端部には、光サブモ
ジュールとの電気的接続用に半田パタン327が蒸着、
パタン化によって形成されている。
The substrate electric wiring 346 is formed on the surface of the overclad 342c, and has a coplanar structure composed of a central conductor 346a and a ground conductor 346b so that high frequency operation is possible. These wirings were formed by vapor-depositing gold (thickness 5 μm) after forming the overclad and patterning. This wiring layer has a sufficient thickness (66μ
Since it is formed on quartz glass having m) and a small dielectric constant, it exhibits good electric characteristics. Also, the board electrical wiring 3
A solder pattern 327 is vapor-deposited on the tip of the central conductor 346a of the wiring 46 for electrical connection with the optical sub-module.
It is formed by patterning.

【0258】光素子搭載部348はSi凸部343を含
む領域に形成されている。Si凸部343の表面の高さ
は光導波路アンダークラッド342a上面高さに一致
し、光サブモジュール搭載時の高さ基準面(以下、基板
高さ基準面343とする)として機能する。すなわち、
基板高さ基準面343から光導波路コア342bの中心
までの高さは3μmであり、これは、実施例31の光サ
ブモジュールのキャリア高さ基準面321bから活性層
311までの高さに等しい。基板高さ基準面343以外
のSi凹部領域348は光素子挿入溝349であり、基
板高さ基準面343から約110μmの深さを有する。
溝349の底面には厚さ2μmの金からなる接地用電気
配線層347がオーバークラッド上の基板電気配線34
6と同時に形成されている。接地用電気配線層は微細な
パタン化は不要であるので、このような深溝底部にも容
易に形成できる。溝349の底面の端部には配線取り出
し部349aが設けられ、リード345により光実装基
板304の接地用電気配線層347と接地導体346b
とが接続されている。
The optical element mounting portion 348 is formed in a region including the Si convex portion 343. The height of the surface of the Si convex portion 343 corresponds to the height of the upper surface of the optical waveguide underclad 342a, and functions as a height reference surface (hereinafter referred to as a substrate height reference surface 343) when the optical submodule is mounted. That is,
The height from the substrate height reference surface 343 to the center of the optical waveguide core 342b is 3 μm, which is equal to the height from the carrier height reference surface 321b to the active layer 311 of the optical submodule of the thirty-first embodiment. The Si recessed region 348 other than the substrate height reference plane 343 is an optical element insertion groove 349 and has a depth of about 110 μm from the substrate height reference plane 343.
On the bottom surface of the groove 349, a grounding electric wiring layer 347 made of gold having a thickness of 2 μm is provided.
It is formed at the same time as 6. Since the grounding electric wiring layer does not require fine patterning, it can be easily formed on the bottom of such a deep groove. A wiring take-out portion 349a is provided at an end portion of the bottom surface of the groove 349, and the lead 345 forms an electric wiring layer 347 for grounding of the optical mounting board 304 and a grounding conductor 346b.
And are connected.

【0259】本実施例の光実装基板304は、上記のよ
うにアレイ状光素子301を光導波路中間に挿入する場
合であっても、光素子活性層311側の電極313aを
取り出すための基板電気配線を、光導波路表面に形成す
ればよいので、比較的微細な電気配線パタンであっても
容易に形成できる。従来の光素子アップサイドダウン形
態での搭載では、基板電気配線は、段差のある基板の底
面に形成しなければならず、このようなことは困難であ
った。
The optical mounting board 304 of the present embodiment is a substrate electric substrate for taking out the electrode 313a on the optical element active layer 311 side even when the arrayed optical element 301 is inserted in the middle of the optical waveguide as described above. Since the wiring may be formed on the surface of the optical waveguide, even a relatively fine electric wiring pattern can be easily formed. In the conventional mounting of the optical element upside down, the board electric wiring must be formed on the bottom surface of the stepped board, which is difficult.

【0260】次に、この光実装基板304上に光素子3
01およびキャリア302を含む光サブモジュールを搭
載しハイブリッド光集積回路を製作する工程を図70,
図71および図72を参照して説明する。図71は図7
0のBB′線に沿う断面図、図72は図70のCC′線
に沿う断面図である。
Next, the optical element 3 is mounted on the optical mounting board 304.
70, a process of manufacturing a hybrid optical integrated circuit by mounting an optical sub-module including 01 and a carrier 302,
This will be described with reference to FIGS. 71 and 72. FIG. 71 is FIG.
0 is a sectional view taken along the line BB ′ of FIG. 0, and FIG. 72 is a sectional view taken along the line CC ′ of FIG. 70.

【0261】図70および図71において光サブモジュ
ールのキャリア高さ基準面321と光実装基板の基板高
さ基準面343とを接触させることにより、光素子活性
層311と光導波路コア342aとの高さ方向の位置合
わせを容易に完了するすることができる。本実施例にお
いては横方向(Si基板341の面方向でかつ光導波路
と直交する方向)に関しては、光導波路と光素子との光
結合率をモニタしながら最適位置に合わせた。位置合わ
せ完了後、光実装基板の光素子挿入溝349の底面に導
電性接着剤351を滴下して光サブモジュールと光実装
基板を固定した。
70 and 71, the carrier height reference plane 321 of the optical sub-module and the substrate height reference plane 343 of the optical mounting board are brought into contact with each other, so that the heights of the optical element active layer 311 and the optical waveguide core 342a are increased. The alignment in the depth direction can be easily completed. In this embodiment, in the lateral direction (the plane direction of the Si substrate 341 and the direction orthogonal to the optical waveguide), the optical coupling rate between the optical waveguide and the optical element is monitored and the optimum position is set. After the alignment was completed, the conductive adhesive 351 was dropped on the bottom surface of the optical element insertion groove 349 of the optical mounting board to fix the optical sub-module and the optical mounting board.

【0262】最後に図72に示すように、光実装基板上
の基板電気配線端部に設けた半田327をリフローし光
サブモジュールのキャリア302の電気配線と基板30
4の電気配線との電気的接続を行うことにより、ハイブ
リッド光集積回路の製作を終了する。
Finally, as shown in FIG. 72, the solder 327 provided at the end of the electrical wiring of the substrate on the optical mounting substrate is reflowed, and the electrical wiring of the carrier 302 of the optical submodule and the substrate 30 are reflowed.
The fabrication of the hybrid optical integrated circuit is completed by making electrical connection with the electrical wiring of 4.

【0263】なお、本実施例では、半田のリフローは基
板全体を加熱することによって行ったが、接続部を局所
的に加熱する方法も可能である。
In this embodiment, the solder reflow is performed by heating the entire substrate, but a method of locally heating the connection portion is also possible.

【0264】従来の光素子アップサイドダウンでの実装
形態では、光素子固定と電気接続とを一度の工程で行わ
なければならなかったのに対し、本実施例の実装工程で
は、上記のように光サブモジュールと光実装基板の調芯
固定工程と、両者の電気配線接続工程とを分離すること
が可能となった。
In the conventional optical element upside-down mounting mode, the optical element fixing and the electrical connection had to be performed in one step, whereas the mounting step of the present embodiment is as described above. It has become possible to separate the process of aligning and fixing the optical submodule and the optical mounting board from the process of connecting the electrical wiring of both.

【0265】また、電気配線端子数が多数の光素子の場
合には、従来方法では、電気接続がなされない端子が生
ずるという故障が発生しやすく、歩留り低下を招き易
い。これに対して、本発明によれば、光素子固定後に電
気接続を行えばよいので多数の電気接続端子を有する光
素子に対しても歩留り良くハイブリッド光集積回路を製
作することが可能となる。
Further, in the case of an optical element having a large number of electric wiring terminals, the conventional method is apt to cause a failure such that terminals which are not electrically connected are produced, and the yield is apt to be lowered. On the other hand, according to the present invention, since electrical connection may be performed after fixing the optical element, it is possible to manufacture a hybrid optical integrated circuit with a good yield even for an optical element having a large number of electrical connection terminals.

【0266】さらに、上述のように本発明の光サブモジ
ュールとハイブリッド光集積回路を用いれば、高さ方向
の寸法の異なる光素子を用いた場合であっても光実装基
板の高さ方向の寸法を変更する必要はない。図67,図
68または図69に示したような光サブモジュールの各
基準面間の高さを適切に設定し、キャリア基準面32
1,321aおよび321bと光素子活性層311間の
高さを3μmにすれば、どのような光素子に対しても本
実施例の光実装基板が適用できる。
Further, as described above, by using the optical sub-module of the present invention and the hybrid optical integrated circuit, the dimension in the height direction of the optical mounting board can be obtained even when the optical elements having different dimensions in the height direction are used. Need not be changed. The height between the reference planes of the optical submodule as shown in FIG. 67, FIG. 68 or FIG.
If the height between 1, 321a and 321b and the optical element active layer 311 is 3 μm, the optical mounting substrate of this embodiment can be applied to any optical element.

【0267】以上述べたように、本発明を用いれば、従
来のアップサイドダウン搭載形態のハイブリッド光集積
回路で問題であった、1)多品種、複数素子搭載、2)
基板上の電気配線形成、3)光素子の事前検査、に関す
る困難さを一挙に解決できるのである。
As described above, according to the present invention, there is a problem in the conventional hybrid optical integrated circuit of the upside down mounting type. 1) Multi-product, plural element mounting, 2)
It is possible to solve all the difficulties related to the formation of electric wiring on the substrate and 3) the preliminary inspection of the optical element.

【0268】(実施例35)図73は、本発明のハイブ
リッド光集積回路の第35の実施例に搭載可能な光サブ
モジュールの第4の実施例の構成を示す斜視図である。
本実施例が実施例31の光サブモジュールと異なる点
は、光サブモジュールに、横方向の位置合わせ基準面を
設けたこと、および領域325と領域323との間の段
差をなくしたことにある。
(Embodiment 35) FIG. 73 is a perspective view showing the structure of a fourth embodiment of an optical submodule which can be mounted on the 35th embodiment of the hybrid optical integrated circuit of the present invention.
This embodiment is different from the optical submodule of the 31st embodiment in that the optical submodule is provided with a lateral alignment reference surface and the step between the region 325 and the region 323 is eliminated. .

【0269】図73に示すように、光素子301は実施
例31と同一のアレイ状半導体光アンプであり、各種の
寸法も同一である。キャリア302には、実施例31と
同様に、光素子保持面321aとキャリア高さ基準面3
21bが段差なく同一面として形成されており、光素子
保持面321aの内側側面に光素子の横方向の位置決め
をするための光素子搭載横方向基準面322aが形成さ
れている。光素子301をキャリア302に搭載するに
あたり、光素子高さ基準面314と光素子保持面321
aとを接触させ、また、光素子横方向基準面315と光
素子搭載横方向基準面322aとを接触させることによ
り、キャリア302と光素子301との相対的な位置を
決定できる。キャリア302のキャリア高さ基準面32
1bの外側側面にはキャリア横方向基準面322bが形
成されており、キャリア横方向基準面322bと光素子
搭載横方向基準面322aとは、300μm離れてい
る。キャリア302の上記以外の構造および寸法は実施
例31の場合と同様である。
As shown in FIG. 73, the optical element 301 is the same array type semiconductor optical amplifier as that of the 31st embodiment, and the various dimensions are also the same. The carrier 302 has the optical element holding surface 321a and the carrier height reference surface 3 as in the thirty-first embodiment.
21b are formed as the same surface without a step, and an optical element mounting lateral reference surface 322a for laterally positioning the optical element is formed on the inner side surface of the optical element holding surface 321a. When mounting the optical element 301 on the carrier 302, the optical element height reference surface 314 and the optical element holding surface 321 are mounted.
It is possible to determine the relative positions of the carrier 302 and the optical element 301 by bringing them into contact with each other and by bringing the optical element lateral reference surface 315 and the optical element mounting lateral reference surface 322a into contact with each other. Carrier height reference surface 32 of the carrier 302
A carrier lateral direction reference surface 322b is formed on the outer side surface of 1b, and the carrier lateral direction reference surface 322b and the optical element mounting lateral direction reference surface 322a are separated by 300 μm. The structure and dimensions of the carrier 302 other than those described above are the same as in the case of the thirty-first embodiment.

【0270】したがって、光素子301をキャリア30
2に搭載すると、光素子活性層311とキャリア高さ基
準面321bおよびキャリア横方向基準面322bとの
距離は、それぞれ、3μmおよび700μmとなる。
Therefore, the optical element 301 is replaced by the carrier 30.
When mounted in No. 2, the distances between the optical element active layer 311 and the carrier height reference plane 321b and the carrier lateral reference plane 322b are 3 μm and 700 μm, respectively.

【0271】(実施例36)図74は、本発明のハイブ
リッド光集積回路の第36の実施例の構成を示す断面図
である。本実施例は、先の実施例35の光サブモジュー
ルを含む点に特徴がある。
(Embodiment 36) FIG. 74 is a sectional view showing the structure of a hybrid optical integrated circuit according to the 36th embodiment of the present invention. This embodiment is characterized in that it includes the optical sub-module of the previous embodiment 35.

【0272】実施例35の光サブモジュールを搭載する
光実装基板の構造は図70と同様である。ただし、本実
施例では左端の光導波路コア中心から素子搭載溝側壁3
48bまでの距離を700μmに設定している。その他
の寸法は実施例334の場合と同様である。
The structure of the optical mounting board on which the optical sub-module of Example 35 is mounted is the same as that shown in FIG. However, in this embodiment, the device mounting groove side wall 3 is located from the center of the leftmost optical waveguide core.
The distance to 48b is set to 700 μm. The other dimensions are the same as in the case of Example 334.

【0273】本実施例では、光サブモジュールの搭載に
あたっては図74に示すように、光サブモジュールのキ
ャリア高さ基準面321bと光実装基板の基板高さ基準
面343とを接触させ、かつ、キャリア搭載用横方向基
準面322bと素子搭載溝側壁348bとを接触させる
ことにより、光素子活性層311と光導波路コア342
bとの位置合わせを完了する。この後は、図70〜図7
2に示した実施例34と同様の工程を経ればハイブリッ
ド光集積回路を製作できる。
In this embodiment, when mounting the optical sub-module, as shown in FIG. 74, the carrier height reference plane 321b of the optical sub-module is brought into contact with the substrate height reference plane 343 of the optical mounting board, and The optical device active layer 311 and the optical waveguide core 342 are brought into contact by bringing the carrier mounting lateral reference surface 322b and the device mounting groove side wall 348b into contact with each other.
The alignment with b is completed. After this, FIG. 70 to FIG.
A hybrid optical integrated circuit can be manufactured through the same steps as those of the embodiment 34 shown in FIG.

【0274】光素子の寸法が異なっても、キャリアに設
ける各高さ基準面および横方向基準面の寸法を適切に設
定すれば、常に、光素子活性層311とキャリア高さ基
準面321bおよびキャリア搭載用横方向基準面322
aとの距離は、それぞれ、3μmおよび700μmに設
定できる。したがって、本実施例によれば、光素子の寸
法が変わっても、光実装基板の光素子搭載部の寸法を変
えることなくハイブリッド光集積回路が形成できる。こ
れに加えて、先の各実施例で得られた各種の効果は、本
実施例によっても全く同様に実現できる。
Even if the dimensions of the optical element are different, if the dimensions of the height reference plane and the lateral reference plane provided on the carrier are appropriately set, the optical element active layer 311 and the carrier height reference plane 321b and the carrier are always provided. Mounting lateral reference plane 322
The distance from a can be set to 3 μm and 700 μm, respectively. Therefore, according to this embodiment, the hybrid optical integrated circuit can be formed without changing the dimensions of the optical element mounting portion of the optical mounting substrate even if the dimensions of the optical element are changed. In addition to this, the various effects obtained in the previous embodiments can be realized in exactly the same manner in this embodiment.

【0275】(実施例37)図75は本発明のハイブリ
ッド光集積回路の第37の実施例に搭載可能な光サブモ
ジュールの第5の実施例の構成を示す分解斜視図であ
る。本実施例では、キャリア302の材質として透明な
石英ガラスを用いている。実施例31のキャリアと比較
して、光素子保持面321a上および周辺領域323上
にそれぞれ光素子位置決めマーカー210およびキャリ
ア位置決めマーカー230を設けたことが構造上異なる
点である。また、光素子電極取り出し領域325と周辺
領域323とを同一の高さにした。その他の構成は図6
9に示した実施例33の光サブモジュールのキャリア構
造と同様である。光素子301は活性層側表面312を
光素子高さ基準面314としてあり、この上に、光素子
位置決めマーカー210に対応する図示していないマー
カーが形成されている。
(Embodiment 37) FIG. 75 is an exploded perspective view showing the structure of a fifth embodiment of an optical submodule which can be mounted on the 37th embodiment of the hybrid optical integrated circuit of the present invention. In this embodiment, transparent quartz glass is used as the material of the carrier 302. Compared with the carrier of Example 31, an optical element positioning marker 210 and a carrier positioning marker 230 are provided on the optical element holding surface 321a and the peripheral region 323, respectively, which is a structural difference. Further, the photo-element electrode extraction region 325 and the peripheral region 323 have the same height. Other configurations are shown in FIG.
This is the same as the carrier structure of the optical sub-module of Example 33 shown in FIG. The optical element 301 has an active layer side surface 312 as an optical element height reference surface 314, and a marker (not shown) corresponding to the optical element positioning marker 210 is formed thereon.

【0276】本実施例ではキャリアとして透明な石英ガ
ラスを用いたので、光素子301をキャリア302に搭
載するにあたって、透明なキャリアを通して光素子およ
びキャリアに形成したマーカーを観察することが可能と
なる。そこで、光素子高さ基準面314とキャリア保持
面321aとを接触させるとともに、光素子表面に形成
したマーカーとキャリアに設けた光素子位置決めマーカ
ーとが重なるようにして搭載し、高さ方向、横方向とも
正確な位置合わせを実現した。
Since transparent quartz glass is used as the carrier in this embodiment, when the optical element 301 is mounted on the carrier 302, the optical element and the marker formed on the carrier can be observed through the transparent carrier. Therefore, the optical element height reference surface 314 and the carrier holding surface 321a are brought into contact with each other, and the marker formed on the optical element surface and the optical element positioning marker provided on the carrier are mounted so as to overlap each other. Achieved accurate alignment in both directions.

【0277】また、本実施例では、電気配線324はコ
プレーナ配線であり、しかも、誘電率の小さな石英ガラ
ス表面に形成しているので、キャリア302にSi基板
を用いた先の実施例と比較して、高周波特性に極めて優
れている。
Further, in this embodiment, since the electric wiring 324 is a coplanar wiring and is formed on the surface of quartz glass having a small dielectric constant, it is compared with the previous embodiment using the Si substrate as the carrier 302. And has excellent high frequency characteristics.

【0278】(実施例38)図76は、本発明のハイブ
リッド光集積回路の第38の実施例の構成を示す分解斜
視図である。本実施例では図75に示した実施例37の
光サブモジュールを光実装基板304に搭載する点に特
徴がある。光導波路342のオーバークラッド上に基板
マーカー410を設けた点を除けば、その他の構成は図
70に示した実施例34とほぼ同様である。この基板に
光サブモジュールを搭載する場合は、基板マーカー41
0とキャリア位置決めマーカー230とを一致させると
ともに、キャリア高さ基準面と基板高さ基準面とを接触
させ固定すればよい。
(Embodiment 38) FIG. 76 is an exploded perspective view showing the structure of a 38th embodiment of the hybrid optical integrated circuit of the present invention. This embodiment is characterized in that the optical sub-module of Embodiment 37 shown in FIG. 75 is mounted on the optical mounting board 304. Except for the point that the substrate marker 410 is provided on the overclad of the optical waveguide 342, the other structure is almost the same as that of the embodiment 34 shown in FIG. When mounting the optical sub-module on this board, the board marker 41
0 and the carrier positioning marker 230 may be aligned, and the carrier height reference plane and the substrate height reference plane may be brought into contact with each other and fixed.

【0279】なお、本実施例の石英ガラスキャリアにお
いては、実施例31および32のSiキャリアと比較し
て熱伝導率が格段に悪い。しかし、図76の光実装基板
304に搭載すれば、光実装基板自体がヒートシンクの
効果を果たすので何らの問題も生じない。
The quartz glass carrier of this example has a markedly lower thermal conductivity than the Si carriers of Examples 31 and 32. However, if it is mounted on the optical mounting board 304 of FIG. 76, the optical mounting board itself functions as a heat sink, so that no problem occurs.

【0280】(実施例39)図77は、本発明のハイブ
リッド光集積回路の第39の実施例に搭載可能な光サブ
モジュールの第6の実施例の構成を示す斜視図である。
本実施例では、キャリア302を、表面および内部に多
層電気配線324を有するセラミック基板を用いて構成
している。キャリア(セラミック基板)302は内部に
上下両面の電気配線を接続する垂直方向の配線324h
が形成されており、光素子301の電極とはセラミック
基板302の下面で接続し、基板上面の配線324sを
経て、再び下面から取り出される。
(Embodiment 39) FIG. 77 is a perspective view showing the structure of a sixth embodiment of an optical submodule which can be mounted on the hybrid optical integrated circuit according to the 39th embodiment of the present invention.
In this embodiment, the carrier 302 is formed by using a ceramic substrate having a multilayer electric wiring 324 on the surface and inside. The carrier (ceramic substrate) 302 has a vertical wiring 324h for connecting the electric wiring on the upper and lower surfaces inside.
Is formed on the lower surface of the ceramic substrate 302, is connected to the electrode of the optical element 301, and is taken out again from the lower surface via the wiring 324s on the upper surface of the substrate.

【0281】光素子保持面321aおよびキャリア高さ
基準面321bはポリイミドで形成した。このような構
造は、セラミック基板上に厚いポリイミド膜を形成した
後、不要部分のポリイミドをエッチングにより除去する
ことにより実現できる。
The optical element holding surface 321a and the carrier height reference surface 321b are made of polyimide. Such a structure can be realized by forming a thick polyimide film on a ceramic substrate and then removing unnecessary portions of the polyimide by etching.

【0282】この光サブモジュールを用いれば、これま
で述べた他の実施例と同様のやり方で、光実装基板に搭
載して本発明のハイブリッド光集積回路を得ることがで
きる。
By using this optical sub-module, the hybrid optical integrated circuit of the present invention can be obtained by mounting the optical sub-module on the optical mounting board in the same manner as the other embodiments described above.

【0283】この実施例では、光サブモジュールのキャ
リアとしてセラミック基板を用いているので、良好な電
気特性が得られると共に、多層電気配線も容易に実現で
きる。また、電気配線をキャリアの上に設けることがで
きるので光素子の事前検査が極めて容易となる。
In this embodiment, since the ceramic substrate is used as the carrier of the optical sub-module, good electric characteristics can be obtained and multilayer electric wiring can be easily realized. Further, since the electric wiring can be provided on the carrier, the preliminary inspection of the optical element becomes extremely easy.

【0284】(実施例40)図78は、本発明のハイブ
リッド光集積回路の第40の実施例に搭載可能な光サブ
モジュールの第7の実施例の構成を示す斜視図である。
本実施例のキャリア302は、凹凸形状のSi基板30
2aと、その凹部に形成した十分な厚さの誘電体層とし
ての石英ガラス層302bと、この誘電体層302b上
に形成した電気配線324と、Si凸部に形成した光素
子保持面321aとキャリア高さ基準面321bとを基
本構成要素としている。
(Embodiment 40) FIG. 78 is a perspective view showing the structure of a seventh embodiment of an optical submodule which can be mounted on the 40th embodiment of the hybrid optical integrated circuit of the present invention.
The carrier 302 of the present embodiment is an uneven Si substrate 30.
2a, a quartz glass layer 302b as a dielectric layer having a sufficient thickness formed in the concave portion thereof, an electric wiring 324 formed on the dielectric layer 302b, and an optical element holding surface 321a formed in the Si convex portion. The carrier height reference surface 321b is a basic constituent element.

【0285】このように熱伝導性に優れたSi基板と十
分な厚さの石英ガラスの積層構造のキャリアを用いるこ
とにより、1)電気配線が誘電率の小さい石英ガラス層
の表面に形成されているため、実施例33と同様に上に
良好な高周波特性が得られる、2)光素子保持面および
キャリア高さ基準面はSiが露出し、光素子高さ基準面
および基板高さ基準面とそれぞれ接触しているため、高
い放熱効果が得られるという効果が得られる。
By using the carrier having the laminated structure of the Si substrate excellent in thermal conductivity and the quartz glass having a sufficient thickness as described above, 1) the electric wiring is formed on the surface of the quartz glass layer having a small dielectric constant. Therefore, good high frequency characteristics can be obtained as in the case of Example 33. 2) Si is exposed on the optical element holding surface and the carrier height reference surface, so that the optical element height reference surface and the substrate height reference surface are Since they are in contact with each other, an effect that a high heat dissipation effect is obtained can be obtained.

【0286】なお、誘電体層としては石英ガラス以外に
も、ポリイミド等の高分子誘電材料を適用してもよい。
ポリイミドを用いる場合には電気配線を多層化し高密度
化することが容易であり、マトリクス光スイッチのよう
に電気配線数の多い大規模光集積チップの実装に適して
いる。
As the dielectric layer, a polymer dielectric material such as polyimide may be applied instead of quartz glass.
When polyimide is used, it is easy to make the electric wiring multi-layered and have a high density, and it is suitable for mounting a large-scale optical integrated chip having a large number of electric wiring such as a matrix optical switch.

【0287】(実施例41)図79は本発明のハイブリ
ッド光集積回路の第41の実施例に搭載可能な光サブモ
ジュールの第8の実施例の構成を示す分解斜視図であ
り、図80は図79のDD′線に沿う断面図である。
本実施例では、図79に示すように、キャリア302
は、凹凸形状のSi基板302aと、電気配線を有する
配線フィルム302bとから構成されている。Si基板
302aの凸領域には、光素子保持面321aとキャリ
ア高い基準面321bとが形成されている。配線フィル
ム302bには、ポリイミドフィルム表面に信号配線3
24aが設けられ、裏面には接地配線324bを設けた
マイクロストリップ配線が形成されている。フィルム3
02bには、窓352が設けられている。窓352の内
側には信号配線324bと光素子活性層側電極との接続
用のインナーリード324cが延びている。また、フィ
ルム302bの外周部には信号配線324aに接続した
アウターリード324d、および接地配線324bに接
続したアウターリード324eが設けられている。
(Embodiment 41) FIG. 79 is an exploded perspective view showing the structure of an eighth embodiment of an optical submodule mountable on the 41st embodiment of the hybrid optical integrated circuit of the present invention, and FIG. It is sectional drawing which follows the DD 'line of FIG.
In this embodiment, as shown in FIG. 79, the carrier 302
Is composed of an uneven Si substrate 302a and a wiring film 302b having electric wiring. An optical element holding surface 321a and a carrier-high reference surface 321b are formed in the convex region of the Si substrate 302a. On the wiring film 302b, the signal wiring 3 is formed on the surface of the polyimide film.
24a is provided, and a microstrip wiring provided with a ground wiring 324b is formed on the back surface. Film 3
A window 352 is provided at 02b. Inside the window 352, an inner lead 324c for connecting the signal wiring 324b and the optical element active layer side electrode extends. Further, an outer lead 324d connected to the signal wiring 324a and an outer lead 324e connected to the ground wiring 324b are provided on the outer peripheral portion of the film 302b.

【0288】この光サブモジュールは以下の手順で製作
する。すなわち、はじめに光素子活性層側電極313a
と配線フィルムのインナーリード324cとを半田によ
り接続し、ついで、Si基板302aの凸部を、配線フ
ィルムの窓352から挿入し、光素子301の光素子高
さ基準面314および光素子横方向基準面315を、そ
れぞれ、光素子保持面321aおよび光素子搭載横方向
基準面322aとに接触させ固定する。
This optical submodule is manufactured by the following procedure. That is, first, the optical element active layer side electrode 313a
And the inner lead 324c of the wiring film are connected by soldering, and then the convex portion of the Si substrate 302a is inserted from the window 352 of the wiring film, and the optical element height reference surface 314 of the optical element 301 and the optical element lateral reference The surface 315 is brought into contact with and fixed to the optical element holding surface 321a and the optical element mounting lateral reference surface 322a, respectively.

【0289】(実施例42)図81は、本発明のハイブ
リッド光集積回路の第42の実施例の構成を示す斜視図
である。本実施例は、実施例41における光サブモジュ
ールを含む点に特徴がある。
(Embodiment 42) FIG. 81 is a perspective view showing a structure of a forty-second embodiment of the hybrid optical integrated circuit of the present invention. This embodiment is characterized in that it includes the optical sub-module of the 41st embodiment.

【0290】本実施例の光実装基板304の構造は図7
0〜図72に示した実施例34と同様である。光サブモ
ジュールのキャリア高さ基準面およびキャリア横方向基
準面と、光実装基板の基板高さ基準面と基板横方向基準
面とをそれぞれ接触固定した後、光サブモジュールのア
ウターリード324dと光実装基板304のオーバーク
ラッド上の基板電気配線346とを電気的に接続した。
The structure of the optical mounting board 304 of this embodiment is shown in FIG.
0 to the same as Example 34 shown in FIG. 72. After the carrier height reference plane and the carrier horizontal direction reference plane of the optical sub-module and the substrate height reference plane and the substrate horizontal direction reference plane of the optical mounting board are respectively fixed in contact with each other, the outer leads 324d of the optical sub-module are optically mounted. The board electrical wiring 346 on the overclad of the board 304 was electrically connected.

【0291】上記のように本実施例における光サブモジ
ュールは、そのキャリアを位置決め機能を有する凹凸形
状Si基板と、電気配線機能を有する配線フィルムとの
組み合わせで構成した。特に、配線フィルムと光素子電
極との電気接続はインナーリードを用いて行うようにし
た。この結果、光素子電極をキャリア表面に設けた電気
配線に直接接続する実施例34,36および38までの
構造と比較して、光素子に与える応力を大きく低減する
ことができる。このことは、光素子の信頼性を大きく向
上させる。同時に、インナーリードを用いることによ
り、光素子電極と光サブモジュール電気配線との電気接
続工程の歩留りを大きく向上することができる。さら
に、配線フィルムには、容易にマイクロストリップ線路
が形成できるので、配線密度を高めることができる。こ
の電気配線は、フィルム表面のみならず内部にも形成し
て、多層電気配線とすることも容易である。これに加え
て、光サブモジュールからはアウターリードが延びてい
るために、光実装基板に搭載する前の光素子の事前検査
が極めて容易に行えるという効果も生まれる。
As described above, the optical submodule in this embodiment is constructed by combining the carrier having the concave-convex shape Si substrate having the positioning function and the wiring film having the electric wiring function. In particular, the inner connection was used to electrically connect the wiring film and the optical element electrode. As a result, the stress applied to the optical element can be greatly reduced as compared with the structures of Examples 34, 36 and 38 in which the optical element electrode is directly connected to the electric wiring provided on the carrier surface. This greatly improves the reliability of the optical device. At the same time, by using the inner lead, the yield of the process of electrically connecting the optical element electrode and the optical sub-module electrical wiring can be greatly improved. Further, since the microstrip line can be easily formed on the wiring film, the wiring density can be increased. It is easy to form this electric wiring not only on the surface of the film but also inside the film to form a multilayer electric wiring. In addition to this, since the outer lead extends from the optical sub-module, there is an effect that a pre-inspection of the optical element before mounting on the optical mounting board can be performed very easily.

【0292】本実施例に係るハイブリッド光集積回路に
おいては、光サブモジュールを光実装基板に位置決め・
固定する工程と、光素子電極と基板電気配線とを電気的
に接続する工程とを分離できるので、製作歩留りを大き
く向上することができる。
In the hybrid optical integrated circuit according to the present embodiment, the optical submodule is positioned on the optical mounting board.
Since the step of fixing and the step of electrically connecting the optical element electrode and the substrate electric wiring can be separated, the manufacturing yield can be greatly improved.

【0293】[0293]

【発明の効果】以上説明したように、本発明のハイブリ
ッド光集積用実装基板は、低損失石英系光導波路用基板
として実績のあるSi基板の、高周波で誘電損失が大き
いという欠点を、適当な厚さの石英のバッファー層を用
いることにより解決し、なおかつ高精度光学ベンチ機能
の観点から、アレイ光素子を搭載しても、光導波路と軸
ずれによる結合損失の増大を起こさない程度に、基板の
反りが小さくなるように石英光導波路の厚さを最適化し
ている。そのため、能動素子を光導波路に精度よく搭載
し、かつ優れた高周波特性により駆動する光/電気実装
基板として用いることができる。
As described above, the mounting substrate for hybrid optical integration according to the present invention is suitable for the disadvantage of the large dielectric loss at high frequencies of the Si substrate, which has a proven record as a substrate for a low-loss silica optical waveguide. The problem is solved by using a thick quartz buffer layer, and from the viewpoint of high-precision optical bench function, mounting the array optical element does not cause an increase in the coupling loss due to the optical waveguide and the axis shift. The thickness of the quartz optical waveguide is optimized so that the warpage of the quartz optical waveguide becomes small. Therefore, it can be used as an optical / electrical mounting substrate in which an active element is accurately mounted on an optical waveguide and which is driven by an excellent high frequency characteristic.

【0294】この高周波電気特性は、Si基板の比抵抗
を高めることによりさらに改善され、コープレナー線路
とSi基板との間の石英層の厚さをより薄くしても、十
分良好な高周波特性を保つことができる。このため、光
導波路として十分実績のある厚さ30μm程度のアンダ
ークラッド層を用い、かつコープレナー線路をコア層よ
りも低くする構造も可能となり応用範囲を広げることが
できる。
The high frequency electric characteristics are further improved by increasing the specific resistance of the Si substrate, and even if the thickness of the quartz layer between the coplanar line and the Si substrate is made thinner, the sufficiently high frequency characteristics can be obtained. Can be kept. Therefore, a structure in which an underclad layer having a thickness of about 30 μm, which has a sufficient track record as an optical waveguide, is used, and the coplanar line is lower than the core layer, is possible, and the application range can be expanded.

【0295】さらに、凹凸のあるSi基板を用い、その
凹部に石英系光導波路の下部クラッド層を形成し、凸部
を光素子搭載部に露出させ高さ基準面として用いること
により、一層高精度な光学ベンチ機能を持たせることが
できる。この構造ではSiテラスを通じて熱伝導性に優
れるSi基板を光素子やその駆動用ICの放熱板として
利用することができる。
Furthermore, by using an uneven Si substrate, forming a lower clad layer of the silica-based optical waveguide in the concave portion, and exposing the convex portion to the optical element mounting portion and using it as a height reference surface, it is possible to obtain a higher precision. It can be equipped with an optical bench function. In this structure, the Si substrate having excellent thermal conductivity can be used as the heat dissipation plate of the optical element or its driving IC through the Si terrace.

【0296】またこのSi基板にファイバーガイド溝を
形成することにより、石英系光導波路に無調心でファイ
バを接続することも可能となる。
Further, by forming a fiber guide groove in this Si substrate, it becomes possible to connect the fiber to the silica optical waveguide without alignment.

【0297】本発明のハイブリッド光集積基板は、凹凸
を有する基板上の凹部に誘電体光導波路を形成し、その
凸部を光素子搭載部とする「テラス付光導波路基板」を
基本構造とし、電気配線層を基板凹部に形成した誘電体
光導波路上に形成したものであるので、この効果とし
て、基板として比較的抵抗率の低い基板(例えば、Si
基板)を用いた場合、あるいは、比較的誘電率の高い基
板(例えば、アルミナセラミック基板)であっても、電
気特性に基板の影響が現れなくなり優れた高周波特性を
発揮することが可能となった。
The hybrid optical integrated substrate of the present invention has a basic structure of "optical waveguide substrate with terrace" in which a dielectric optical waveguide is formed in a concave portion on a substrate having irregularities, and the convex portion serves as an optical element mounting portion. Since the electric wiring layer is formed on the dielectric optical waveguide formed in the concave portion of the substrate, the effect is that the substrate having a relatively low resistivity (for example, Si
It has become possible to exhibit excellent high-frequency characteristics without affecting the electrical characteristics of the board, even if a board is used, or even if the board has a relatively high dielectric constant (for example, an alumina ceramic board). .

【0298】さらに、光素子搭載部の基板凸部を2つ以
上に分割し、その間の領域にも誘電体光導波路層を形成
し、かつ、光素子と基板上の電気配線との接続のための
電極パッド部を、この誘電体光導波路層上に設けるよう
にした本発明のハイブリッド光集積基板では、すべての
電気配線部を誘電体光導波路層上に形成できるようにな
ったために、その高周波特性が格段に向上し、同時に、
基板凸部上面を光素子搭載のための高さ基準面として用
いることができるので高精度での光素子搭載が可能とな
った。
Further, the substrate convex portion of the optical element mounting portion is divided into two or more parts, the dielectric optical waveguide layer is formed in the region between them, and the connection between the optical element and the electric wiring on the substrate is made. In the hybrid optical integrated substrate of the present invention in which the electrode pad portion of is provided on this dielectric optical waveguide layer, all the electric wiring portions can be formed on the dielectric optical waveguide layer, so that the high frequency The characteristics have been dramatically improved, and at the same time,
Since the upper surface of the convex portion of the substrate can be used as a height reference surface for mounting the optical element, it is possible to mount the optical element with high accuracy.

【0299】本発明のハイブリッド光集積回路において
は、光導波回路に信号用光導波路と共にモニタ用光導波
路を設け、また、光機能素子には光導波回路の導波路配
置に対応して信号ポートとモニタポートとを設け、光導
波回路のモニタ用光導波路と光機能素子のモニタポート
が光結合し、かつ、同時に信号用光導波路と信号ポート
とが光結合しつつ、光機能素子が光導波回路上の光素子
搭載部に設置できるようにした。このために、信号用光
導波路部に波長選択性/光周波数選択性等の機能を有し
ていたり、または、光機能素子の信号ポートにも各種の
機能があり、このために信号用光導波路および信号ポー
トを用いてのアクティブアライメントが困難となる場合
があっても、モニタ光導波路およびモニタポートを用い
てのアクティブアライメントが可能となった。
In the hybrid optical integrated circuit of the present invention, the optical waveguide circuit is provided with the signal optical waveguide and the monitor optical waveguide, and the optical functional element is provided with the signal port corresponding to the waveguide arrangement of the optical waveguide circuit. A monitor port is provided so that the optical waveguide for monitoring of the optical waveguide circuit and the monitor port of the optical functional element are optically coupled, and at the same time, the optical waveguide for signal and the signal port are optically coupled, while the optical functional element is coupled to the optical waveguide circuit. It can be installed on the optical element mounting part above. Therefore, the optical waveguide for signal has a function such as wavelength selectivity / optical frequency selectivity, or the signal port of the optical functional element has various functions. Even if it becomes difficult to perform active alignment using the signal port and the signal port, active alignment using the monitor optical waveguide and the monitor port becomes possible.

【0300】また、光素子搭載部に表面に薄膜電極を形
成した高さ基準面と、それより高さの低い電気配線面を
設けた。高さ基準面をモニタ用光導波路に対応する位置
に配置し、電気配線面を信号用光導波路に対応する位置
に配置することにより、基板上への光機能素子搭載にあ
たり、光機能素子と光導波路とのアクティブアライメン
トを行い、かつ、半田バンプ等の厚膜半田を用いての素
子固定が可能となった。このために、光導波路と光機能
素子との高い位置決め精度を実現すると共に、光機能素
子の信号ポート上面が基板に直接接触することがなくな
るので、素子搭載に伴う応力が信号ポートに加わること
を防ぐことができる。
Further, a height reference plane having a thin film electrode formed on the surface and an electric wiring plane having a height lower than that are provided in the optical element mounting portion. By arranging the height reference plane at the position corresponding to the monitor optical waveguide and arranging the electric wiring plane at the position corresponding to the signal optical waveguide, the optical functional element and the optical It became possible to perform active alignment with the waveguide and to fix the element using thick film solder such as solder bump. For this reason, high positioning accuracy between the optical waveguide and the optical functional element is realized, and since the upper surface of the signal port of the optical functional element does not come into direct contact with the substrate, stress caused by mounting the element is not applied to the signal port. Can be prevented.

【0301】さらに、基板として凹凸を有する基板を用
い、かつ、光導波回路として誘電体光導波回路を用いれ
ば、光素子搭載部の高さ基準面の高さ設定精度が大きく
向上すると共に、電気配線部の高周波特性が改善される
という効果も生じる。
Furthermore, if a substrate having irregularities is used as the substrate and a dielectric optical waveguide circuit is used as the optical waveguide circuit, the height setting accuracy of the height reference plane of the optical element mounting portion is greatly improved and the There is also an effect that the high frequency characteristics of the wiring portion are improved.

【0302】さらに、上記の基板として熱伝導性に優れ
るシリコン基板を用いれば、上記の効果に加えて光機能
素子に対する放熱特性が大幅に向上するという効果が生
まれる。
Furthermore, if a silicon substrate having excellent thermal conductivity is used as the above-mentioned substrate, in addition to the above-mentioned effects, the effect of greatly improving the heat dissipation characteristics for the optical functional element is produced.

【0303】さらに、光導波回路上のモニタ用光導波路
を光機能素子−光導波回路端部間と共に、必要に応じ
て、光機能素子間を接続するように配置すれば、光導波
路中に複数の光機能素子を縦列に搭載することも可能と
なり、しかも、半導体光素子は勿論のこと、半導体以外
の各種材料からなる光機能素子のハイブリッド集積が可
能である。
Furthermore, if the monitoring optical waveguide on the optical waveguide circuit is arranged so as to connect between the optical functional element and the end portion of the optical waveguide circuit and, if necessary, between the optical functional elements, a plurality of optical waveguides can be provided in the optical waveguide. It is also possible to mount the optical function elements of (1) in tandem, and, in addition to the semiconductor optical elements, hybrid integration of optical function elements made of various materials other than semiconductors is possible.

【0304】本発明の光サブモジュールは、光素子活性
層側の電極取り出し用の電気配線機能と、光素子および
光実装基板との位置決め機能とを有するキャリアに、光
素子をその活性層側が接触するように搭載し形成したも
のである。この結果、光サブモジュール内部に高周波特
性に優れた電気配線が形成できるようになり、光素子の
高速特性が著しく向上するという効果がある。また、光
実装基板への搭載に先立つ光素子特性の事前検査が極め
て容易に実施できるようになった。さらに、キャリアの
位置決め基準面から光素子活性層までの距離を、光素子
寸法に関係なく規格化した値に設定できるという効果が
生まれた。
In the optical submodule of the present invention, the active layer side of the optical element is brought into contact with the carrier having the electric wiring function for taking out electrodes on the optical element active layer side and the positioning function for positioning the optical element and the optical mounting substrate. It is mounted and formed as described above. As a result, it becomes possible to form electric wiring having excellent high-frequency characteristics inside the optical sub-module, and there is an effect that the high-speed characteristics of the optical element are significantly improved. In addition, it becomes possible to perform a pre-inspection of optical element characteristics prior to mounting on an optical mounting board very easily. Furthermore, there is an effect that the distance from the positioning reference plane of the carrier to the optical element active layer can be set to a standardized value regardless of the optical element size.

【0305】また、本発明のハイブリッド光集積回路に
おいては、大きな段差が形成された素子搭載部底部への
微細電気配線パタンの形成が不要となったので、埋め込
み型光導波路を用いているのもかかわらず、片端結合タ
イプはもとより両端結合タイプの光素子の搭載が可能と
なった。さらに、寸法の異なる多品種の光素子を搭載す
ることが可能となった。さらに、電気配線がキャリアに
設けられ、基板への搭載前にあらかじめ光素子と接続さ
れているため、実装作業上、光の調芯と電気的接続を同
時に行う困難は解消され、作業が格段に容易になるとい
う効果が生ずる。
Further, in the hybrid optical integrated circuit of the present invention, since it is not necessary to form a fine electric wiring pattern on the bottom of the element mounting portion where a large step is formed, the embedded optical waveguide may be used. Regardless, it became possible to mount not only single-end type but also double-end type optical elements. Furthermore, it has become possible to mount various types of optical elements with different dimensions. Furthermore, since the electrical wiring is provided on the carrier and connected to the optical element in advance before mounting it on the board, the difficulty of performing optical alignment and electrical connection at the same time during mounting work is eliminated, and the work is significantly The effect is that it becomes easier.

【図面の簡単な説明】[Brief description of drawings]

【図1】Si光学ベンチの構造を示す斜視図である。FIG. 1 is a perspective view showing the structure of a Si optical bench.

【図2】図1の構造から予想される高周波特性を示す特
性図である。
FIG. 2 is a characteristic diagram showing high frequency characteristics expected from the structure of FIG.

【図3】二種の光導波路構造を示すもので、(A)はリ
ッジ型光導波路構造の光実装基板を示す断面図であり、
(B)は(A)の光実装基板上に設けられた素子搭載部
を示す断面図であり、(C)は埋め込み型光導波路構造
の光実装基板を示す断面図であり、(D)は(C)の光
実装基板上に設けられた素子搭載部を示す断面図であ
る。
3A and 3B show two kinds of optical waveguide structures, and FIG. 3A is a cross-sectional view showing an optical mounting substrate having a ridge type optical waveguide structure;
(B) is a sectional view showing an element mounting portion provided on the optical mounting board of (A), (C) is a sectional view showing an optical mounting board of an embedded optical waveguide structure, and (D) is a sectional view. It is sectional drawing which shows the element mounting part provided on the optical mounting board of (C).

【図4】リッジ型光導波路構造の光実装基板を示す概略
斜視図である。
FIG. 4 is a schematic perspective view showing an optical mounting substrate having a ridge type optical waveguide structure.

【図5】Siテラス付光導波路構造の光実装基板を示す
概略斜視図である。
FIG. 5 is a schematic perspective view showing an optical mounting substrate having an optical waveguide structure with a Si terrace.

【図6】従来のハイブリッド光集積回路の構成の一例を
示す斜視図である。
FIG. 6 is a perspective view showing an example of a configuration of a conventional hybrid optical integrated circuit.

【図7】従来のハイブリッド光集積回路の構成の他の例
を示す斜視図である。
FIG. 7 is a perspective view showing another example of the configuration of a conventional hybrid optical integrated circuit.

【図8】従来の光半導体装置の構成の一例を示す断面図
である。
FIG. 8 is a cross-sectional view showing an example of the configuration of a conventional optical semiconductor device.

【図9】本発明のハイブリッド光集積回路の第1の実施
例を示す斜視図である。
FIG. 9 is a perspective view showing a first embodiment of the hybrid optical integrated circuit of the present invention.

【図10】本発明のハイブリッド集積回路の第2実施例
を説明するための全体斜視図である。
FIG. 10 is an overall perspective view for explaining a second embodiment of the hybrid integrated circuit of the present invention.

【図11】図10に示した回路の光素子搭載部近傍の断
面図である。
11 is a cross-sectional view near the optical element mounting portion of the circuit shown in FIG.

【図12】図10におけるAA′面での断面図である。12 is a cross-sectional view taken along the plane AA ′ in FIG.

【図13】図10におけるBB′面での断面図である。13 is a cross-sectional view taken along the plane BB ′ in FIG.

【図14】本発明のハイブリッド光実装基板の製造方法
の一実施例を示すもので、(A)は石英系光導波路を形
成する工程を示す断面図であり、(B)は光素子用およ
び電子回路用Siテラスを形成する工程を示す断面図で
あり、(C)は(B)のテラス上に形成したポリイミド
層を除去してテラスを露出させる工程を示す断面図であ
り、(D)はポリイミド層上に電気配線部を形成する工
程を示す断面図である。
FIG. 14 shows an embodiment of a method for manufacturing a hybrid optical mounting substrate of the present invention, (A) is a cross-sectional view showing a step of forming a silica-based optical waveguide, and (B) is for an optical element and It is sectional drawing which shows the process of forming the Si terrace for electronic circuits, (C) is sectional drawing which shows the process of removing the polyimide layer formed on the terrace of (B), and exposing a terrace, (D). FIG. 6A is a cross-sectional view showing a step of forming an electric wiring portion on a polyimide layer.

【図15】本発明のハイブリッド光集積回路の第3の実
施例の構造を示す斜視図である。
FIG. 15 is a perspective view showing the structure of a third embodiment of the hybrid optical integrated circuit of the present invention.

【図16】本発明のハイブリッド光実装基板の製造方法
の他の例を示すもので、(A)は基板上にSiテラスに
相当する段差を形成する工程を示す断面図であり、
(B)は石英系光導波路等のアンダークラッド層を基板
凹部に形成する工程を示す断面図であり、(C)はコア
パタンおよびオーバークラッド層を形成する工程を示す
断面図であり、(D)はSiテラスを露出させる工程を
示す断面図であり、(E)は電気配線部を形成する工程
を示す断面図である。
FIG. 16 shows another example of the method for manufacturing the hybrid optical mounting substrate of the present invention, (A) is a cross-sectional view showing a step of forming a step corresponding to Si terraces on the substrate,
(B) is a cross-sectional view showing a step of forming an under-cladding layer such as a silica-based optical waveguide in a concave portion of the substrate, (C) is a cross-sectional view showing a step of forming a core pattern and an over-cladding layer, (D). FIG. 6E is a cross-sectional view showing the step of exposing the Si terraces, and (E) is a cross-sectional view showing the step of forming the electric wiring portion.

【図17】本発明のハイブリッド光集積回路の第4の実
施例の斜視図である。
FIG. 17 is a perspective view of a fourth embodiment of the hybrid optical integrated circuit of the present invention.

【図18】図17のA−A面での断面図である。18 is a cross-sectional view taken along the line AA of FIG.

【図19】基板の曲率半径r、およびLDアレイと光導
波路コアとの軸ずれを示すグラフである。
FIG. 19 is a graph showing the radius of curvature r of the substrate and the axis shift between the LD array and the optical waveguide core.

【図20】図18におけるアレイ光素子を単体の光素子
に変えたものに対応する斜視図である。
20 is a perspective view corresponding to a case where the array optical element in FIG. 18 is changed to a single optical element.

【図21】図20のA−A面での断面図である。21 is a cross-sectional view taken along the plane AA of FIG.

【図22】図18の側断面図である。22 is a side sectional view of FIG.

【図23】図18のコープレーナー線路部の位置を下げ
たものの側断面図である。
23 is a side sectional view of the coplanar line portion of FIG. 18 with its position lowered.

【図24】図18のアンダークラッドを厚くし、コープ
レーナー線路部をアンダークラッド上に形成したものの
側断面図である。
FIG. 24 is a side sectional view of the underclad shown in FIG. 18 having a large thickness and the coplanar line portion formed on the underclad.

【図25】本発明のハイブリッド光集積回路の第5の実
施例の斜視図である。
FIG. 25 is a perspective view of a fifth embodiment of the hybrid optical integrated circuit of the present invention.

【図26】図25のD−D面での断面図である。FIG. 26 is a cross-sectional view taken along the line DD of FIG.

【図27】本発明のハイブリッド光集積回路の第6の実
施例の斜視図である。
FIG. 27 is a perspective view of a sixth embodiment of the hybrid optical integrated circuit of the present invention.

【図28】図27のC−C面での断面図である。28 is a cross-sectional view taken along the plane CC of FIG.

【図29】本発明のハイブリッド光集積回路の第7の実
施例を示す斜視図である。
FIG. 29 is a perspective view showing a seventh embodiment of the hybrid optical integrated circuit of the present invention.

【図30】図29のE−E面での断面図である。30 is a cross-sectional view taken along the line EE of FIG.

【図31】本発明のハイブリッド光集積回路の第8の実
施例を示す斜視図である。
FIG. 31 is a perspective view showing an eighth embodiment of the hybrid optical integrated circuit of the present invention.

【図32】図31のX−X面での断面図である。32 is a cross-sectional view taken along the line XX of FIG.

【図33】本発明のハイブリッド光集積回路の第9の実
施例を示す斜視図である。
FIG. 33 is a perspective view showing a ninth embodiment of the hybrid optical integrated circuit of the present invention.

【図34】本発明のハイブリッド光集積回路の第11の
実施例を示す斜視図である。
FIG. 34 is a perspective view showing an eleventh embodiment of a hybrid optical integrated circuit of the present invention.

【図35】本発明のハイブリッド光集積回路の第12の
実施例を示す斜視図である。
FIG. 35 is a perspective view showing a twelfth embodiment of the hybrid optical integrated circuit of the present invention.

【図36】本発明のハイブリッド光集積回路の第13の
実施例を示す断面図である。
FIG. 36 is a sectional view showing a thirteenth embodiment of the hybrid optical integrated circuit of the present invention.

【図37】本発明のハイブリッド光集積回路の第14の
実施例を示す断面図である。
FIG. 37 is a sectional view showing a fourteenth embodiment of the hybrid optical integrated circuit of the present invention.

【図38】本発明のハイブリッド光集積回路の第15の
実施例における光実装基板を示す斜視図である
FIG. 38 is a perspective view showing an optical mounting board in a fifteenth embodiment of the hybrid optical integrated circuit of the present invention.

【図39】図38のAA′面での断面図である。39 is a cross-sectional view taken along the plane AA ′ of FIG. 38.

【図40】本発明のハイブリッド光集積回路の第16の
実施例における光実装基板を示す斜視図である。
FIG. 40 is a perspective view showing an optical mounting board in a sixteenth embodiment of the hybrid optical integrated circuit of the present invention.

【図41】図40のBB′面での断面図である。41 is a cross-sectional view taken along the plane BB ′ of FIG. 40.

【図42】本発明のハイブリッド光集積回路の第17の
実施例における光実装基板を示す斜視図である。
FIG. 42 is a perspective view showing an optical mounting board in a seventeenth embodiment of the hybrid optical integrated circuit of the present invention.

【図43】図42のCC′面での断面図である。43 is a cross-sectional view taken along the plane CC ′ of FIG. 42.

【図44】本発明のハイブリッド集積回路の第18の実
施例を示す図であって、(A)は斜視図であり、(B)
は(A)におけるBB′線に沿う断面図である。
FIG. 44 is a view showing an eighteenth embodiment of the hybrid integrated circuit of the present invention, (A) being a perspective view and (B) being a perspective view.
FIG. 7A is a sectional view taken along line BB ′ in FIG.

【図45】本発明のハイブリッド集積回路の第19の実
施例を示す図であって、(A)は斜視図であり、(B)
は(A)におけるBB′線に沿う断面図である。
FIG. 45 is a view showing a nineteenth embodiment of the hybrid integrated circuit of the present invention, (A) being a perspective view and (B) being a perspective view.
FIG. 7A is a sectional view taken along line BB ′ in FIG.

【図46】図45のハイブリッド集積回路の光機能素子
をサブキャリアに固定する方法を示す斜視図である。
46 is a perspective view showing a method of fixing the optical function element of the hybrid integrated circuit of FIG. 45 to a subcarrier.

【図47】本発明のハイブリッド光集積回路の第20の
実施例における光実装基板を示す斜視図である。
FIG. 47 is a perspective view showing an optical mounting board in a twentieth embodiment of the hybrid optical integrated circuit of the present invention.

【図48】図47のDD′面での断面図である。48 is a cross-sectional view taken along the DD ′ plane of FIG. 47.

【図49】本発明のハイブリッド光集積回路の第21の
実施例における光実装基板を示す斜視図である。
FIG. 49 is a perspective view showing an optical mounting board in a twenty-first embodiment of the hybrid optical integrated circuit of the present invention.

【図50】図49のハイブリッド光集積回路の基板等に
反りが入った状態を示す断面図である。
50 is a cross-sectional view showing a state where a substrate or the like of the hybrid optical integrated circuit of FIG. 49 is warped.

【図51】本発明のハイブリッド光集積回路の第22の
実施例における光実装基板の構成を示す斜視図である。
FIG. 51 is a perspective view showing the configuration of an optical mounting board in a twenty second embodiment of the hybrid optical integrated circuit of the present invention.

【図52】本発明のハイブリッド光集積回路の第22の
実施例を示す斜視図である。
52 is a perspective view showing a twenty second embodiment of the hybrid optical integrated circuit of the present invention. FIG.

【図53】図52におけるIII-III ′線に沿う断面図で
ある。
53 is a cross-sectional view taken along the line III-III ′ in FIG.

【図54】図53のハイブリッド光集積回路における半
田バンプのリフロー後の状態を示す断面図である。
54 is a cross-sectional view showing a state after reflow of the solder bumps in the hybrid optical integrated circuit of FIG. 53.

【図55】本発明のハイブリッド光集積回路の第23の
実施例における光実装基板の構成を示す概略斜視図であ
る。
FIG. 55 is a schematic perspective view showing the structure of an optical mounting board in a twenty-third embodiment of the hybrid optical integrated circuit of the present invention.

【図56】図55のハイブリッド光集積回路の基板とし
て表面平坦なアルミナ基板を、光導波路として石英系光
導波路を用いた場合の基板構造を示す斜視図である。
56 is a perspective view showing a substrate structure when an alumina substrate having a flat surface is used as a substrate of the hybrid optical integrated circuit of FIG. 55 and a quartz optical waveguide is used as an optical waveguide.

【図57】本発明のハイブリッド光集積回路の第25の
実施例を示す平面図である。
FIG. 57 is a plan view showing a twenty-fifth embodiment of the hybrid optical integrated circuit of the present invention.

【図58】図57に示した要部を拡大した概略斜視図で
ある。
FIG. 58 is an enlarged schematic perspective view of the main part shown in FIG. 57.

【図59】本発明のハイブリッド集積回路の第26の実
施例の構成を示す平面図である。
FIG. 59 is a plan view showing the configuration of a twenty-sixth embodiment of the hybrid integrated circuit of the present invention.

【図60】図59に示した回路の断面図であって、
(A)はLD搭載形態を示すXa−Xa′線に沿う断面
図であり、(B)は、変調アレイ搭載形態を示すXb−
Xb′線に沿う断面図である。
60 is a cross-sectional view of the circuit shown in FIG. 59,
(A) is a cross-sectional view taken along line Xa-Xa 'showing an LD mounting form, and (B) is a sectional view showing a modulation array mounting form Xb-.
It is sectional drawing which follows the Xb 'line.

【図61】本発明のハイブリッド光集積回路の第27の
実施例の構成を示す平面図である。
FIG. 61 is a plan view showing the configuration of the twenty-seventh embodiment of the hybrid optical integrated circuit of the present invention.

【図62】本発明のハイブリッド光集積回路の第28の
実施例の平面図である。
FIG. 62 is a plan view of a twenty-eighth embodiment of the hybrid optical integrated circuit of the present invention.

【図63】図62に示した回路上に固定すべき光機能素
子のアライメント方法を説明するための図であって、
(A)はLDアレイの調心固定を示す平面図であり、
(B)は変調器アレイの調心固定を示す平面図である。
63 is a view for explaining an alignment method of the optical functional element to be fixed on the circuit shown in FIG. 62,
(A) is a plan view showing alignment fixing of the LD array,
FIG. 6B is a plan view showing centering and fixing of the modulator array.

【図64】本発明のハイブリッド光集積回路の第29の
実施例を示す平面図である。
FIG. 64 is a plan view showing a twenty ninth embodiment of the hybrid optical integrated circuit of the present invention.

【図65】本発明のハイブリッド光集積回路の第30の
実施例を示す平面図である。
FIG. 65 is a plan view showing a 30th embodiment of the hybrid optical integrated circuit of the present invention.

【図66】本発明のハイブリッド光集積回路に搭載可能
な光サブモジュールの第1の実施例の構成のうち光素子
およびキャリアの構造を示す斜視図である。
FIG. 66 is a perspective view showing a structure of an optical element and a carrier in the structure of the first embodiment of the optical submodule mountable on the hybrid optical integrated circuit of the present invention.

【図67】図66のAA′線に沿う断面図である。67 is a cross-sectional view taken along the line AA ′ of FIG. 66.

【図68】本発明のハイブリッド光集積回路に搭載可能
な光サブモジュールの第2の実施例を示す断面図であ
る。
FIG. 68 is a cross-sectional view showing a second embodiment of an optical submodule mountable on the hybrid optical integrated circuit of the present invention.

【図69】本発明のハイブリッド光集積回路に搭載可能
な光サブモジュールの第3の実施例を示す断面図であ
る。
FIG. 69 is a cross-sectional view showing a third embodiment of the optical sub-module that can be mounted on the hybrid optical integrated circuit of the present invention.

【図70】図66および図67に示した光サブモジュー
ルを用いた本発明のハイブリッド光集積回路の第34の
実施例の構成を示す分解斜視図である。
70 is an exploded perspective view showing the configuration of a thirty-fourth embodiment of the hybrid optical integrated circuit of the present invention which uses the optical sub-module shown in FIGS. 66 and 67. FIG.

【図71】図70のBB′線に沿う断面図である。71 is a sectional view taken along the line BB ′ of FIG. 70.

【図72】図70のCC′線に沿う断面図である。72 is a cross-sectional view taken along the line CC ′ of FIG. 70.

【図73】本発明のハイブリッド光集積回路の第35の
実施例に搭載可能な光サブモジュールの第4の実施例の
構成を示す斜視図である。
FIG. 73 is a perspective view showing the configuration of a fourth embodiment of an optical submodule which can be mounted on the 35th embodiment of the hybrid optical integrated circuit of the present invention.

【図74】本発明のハイブリッド光集積回路の第36の
実施例の構成を示す断面図である。
FIG. 74 is a sectional view showing the structure of the thirty-sixth embodiment of the hybrid optical integrated circuit of the present invention.

【図75】本発明のハイブリッド光集積回路の第37の
実施例に搭載可能な光サブモジュールの第5の実施例の
構成を示す分解斜視図である。
FIG. 75 is an exploded perspective view showing the structure of an optical sub-module according to a fifth embodiment which can be mounted on the thirty-seventh embodiment of the hybrid optical integrated circuit of the present invention.

【図76】本発明のハイブリッド光集積回路の第38の
実施例の構成を示す分解斜視図である。
FIG. 76 is an exploded perspective view showing the structure of the 38th embodiment of the hybrid optical integrated circuit of the present invention.

【図77】本発明のハイブリッド光集積回路の第39の
実施例に搭載可能な光サブモジュールの第6の実施例の
構成を示す斜視図である。
FIG. 77 is a perspective view showing the configuration of an optical sub-module according to a sixth embodiment which can be mounted on the thirty-ninth embodiment of the hybrid optical integrated circuit of the present invention.

【図78】本発明のハイブリッド光集積回路の第40の
実施例に搭載可能な光サブモジュールの第7の実施例の
構成を示す斜視図である。
FIG. 78 is a perspective view showing a configuration of a seventh embodiment of an optical submodule which can be mounted on the 40th embodiment of the hybrid optical integrated circuit of the present invention.

【図79】本発明のハイブリッド光集積回路の第41の
実施例に搭載可能な光サブモジュールの第8の実施例の
構成を示す分解斜視図である。
FIG. 79 is an exploded perspective view showing the configuration of an eighth embodiment of the optical sub-module which can be mounted on the 41st embodiment of the hybrid optical integrated circuit of the present invention.

【図80】図79のDD′線に沿う断面図である。80 is a sectional view taken along the line DD ′ in FIG. 79.

【図81】本発明のハイブリッド光集積回路の第42の
実施例の構成を示す斜視図である。
81 is a perspective view showing the configuration of the forty-second embodiment of the hybrid optical integrated circuit of the present invention. FIG.

【符号の説明】[Explanation of symbols]

1 Si基板 2 ガイド溝 3a,3b,3c 位置決め基準面 4 光ファイバ 5 半導体レーザ(LD) 6 電気配線 7 石英系光導波路 8 半導体光素子 10 石英系光導波路 11 素子位置決めの基準面 12 バッファ層 13 石英系光導波路 14 素子保持台 15 半導体レーザ W 金線 16 電気配線台 17 ヒートシンク 18 光導波路 19 光ファイバガイド 20 光素子ガイド 21 電気配線支持台 22 第1の導電膜(共通電極) 23 第2の導電膜 24 光ファイバ 25 レーザダイオード 26 光導波路 27 光半導体素子 28 電気配線部 30 光素子搭載用Siテラス 31 光ファイバ 33 誘電体層 35 電子回路用Siテラス 37 光機能素子(LD) 38 電子回路 40 石英系光導波路 41 アンダークラッド 42 コア 43 オーバークラッド 44 サブキャリア 50 誘電体層 51 電子回路用の導体パタン 510 導体パタン 52 薄膜電極 53 半田バンプ 60 埋め込み型光導波路 61 コープレナー線路 62 光素子 63 搭載部 64 金リボン線 65a,65b ガイドポスト 66 半田パタン 67 Siサブキャリア 68 光素子搭載部 69 導電性接着剤 DESCRIPTION OF SYMBOLS 1 Si substrate 2 Guide groove 3a, 3b, 3c Positioning reference plane 4 Optical fiber 5 Semiconductor laser (LD) 6 Electrical wiring 7 Quartz optical waveguide 8 Semiconductor optical element 10 Quartz optical waveguide 11 Element positioning reference plane 12 Buffer layer 13 Quartz-based optical waveguide 14 Element holding base 15 Semiconductor laser W Gold wire 16 Electric wiring base 17 Heat sink 18 Optical waveguide 19 Optical fiber guide 20 Optical element guide 21 Electric wiring support base 22 First conductive film (common electrode) 23 Second Conductive film 24 Optical fiber 25 Laser diode 26 Optical waveguide 27 Optical semiconductor element 28 Electrical wiring part 30 Si terrace for mounting optical element 31 Optical fiber 33 Dielectric layer 35 Si terrace for electronic circuit 37 Optical functional element (LD) 38 Electronic circuit 40 Quartz optical waveguide 41 Under clad 42 Core 43 Over Clad 44 Subcarrier 50 Dielectric layer 51 Conductor pattern for electronic circuit 510 Conductor pattern 52 Thin film electrode 53 Solder bump 60 Embedded optical waveguide 61 Coplanar line 62 Optical element 63 Mounting part 64 Gold ribbon wire 65a, 65b Guide post 66 Solder Pattern 67 Si subcarrier 68 Optical element mounting part 69 Conductive adhesive

───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願平6−148222 (32)優先日 平6(1994)6月29日 (33)優先権主張国 日本(JP) (72)発明者 吉野 薫 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内 (72)発明者 加藤 邦治 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内 (72)発明者 森脇 和幸 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内 (72)発明者 杉田 彰夫 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内 (72)発明者 小川 育生 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内 (72)発明者 柳澤 雅弘 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内 (72)発明者 橋本 俊和 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内 ─────────────────────────────────────────────────── ─── Continuation of front page (31) Priority claim number Japanese Patent Application No. 6-148222 (32) Priority date Hei 6 (1994) June 29 (33) Priority claim country Japan (JP) (72) Inventor Kaoru Yoshino 1-1-6 Uchisaiwaicho, Chiyoda-ku, Tokyo Nihon Telegraph and Telephone Corporation (72) Inventor Kuniharu Kato 1-1-6 Uchisaiwaicho, Chiyoda-ku, Tokyo Nihon Telegraph and Telephone Corporation (72) Inventor Kazuyuki Moriwaki 1-1-6 Uchisaiwaicho, Chiyoda-ku, Tokyo Japan Telegraph and Telephone Corporation (72) Inventor Akio Sugita 1-1-6 Uchisaiwaicho, Chiyoda-ku, Tokyo Nihon Telegraph and Telephone Corporation (72) Inventor Ikuo Ogawa 1-1-6 Uchisaiwaicho, Chiyoda-ku, Tokyo Japan Telegraph and Telephone Corporation (72) Inventor Masahiro Yanagisawa 1-1-6 Uchisaiwaicho, Chiyoda-ku, Tokyo Japan Telegraph and Telephone Stock Association The inner (72) inventor Toshikazu Hashimoto, Chiyoda-ku, Tokyo Uchisaiwaicho 1 chome No. 6 Date. This Telegraph and Telephone in the Corporation

Claims (36)

【特許請求の範囲】[Claims] 【請求項1】 同一基板上に設けられた光導波部と光素
子搭載部と電気配線部とを含む実装基板において、 該光素子搭載部は基板上に凸状に設けたテラスで構成さ
れてあり、 該電気配線部は基板上に形成した誘電体層とその表面ま
たは内部に形成した導体パタンとで構成されることを特
徴とする光/電子ハイブリッド実装基板。
1. A mounting board including an optical waveguide section, an optical element mounting section, and an electric wiring section provided on the same substrate, wherein the optical element mounting section is composed of a terrace provided in a convex shape on the substrate. An optical / electronic hybrid mounting substrate, wherein the electric wiring portion is composed of a dielectric layer formed on the substrate and a conductor pattern formed on the surface or inside thereof.
【請求項2】 請求項1の光/電子ハイブリッド実装基
板において、上記テラスはSiからなるものであること
を特徴とする光/電子ハイブリッド実装基板。
2. The optical / electronic hybrid mounting board according to claim 1, wherein the terrace is made of Si.
【請求項3】 請求項2の光/電子ハイブリッド実装基
板において、上記基板は、上記光素子搭載のためのSi
テラスの他に、電子回路形成のためのSiテラスを有す
ることを特徴とするプラットフォーム。
3. The optical / electronic hybrid mounting substrate according to claim 2, wherein the substrate is Si for mounting the optical element.
A platform characterized by having a Si terrace for forming an electronic circuit in addition to the terrace.
【請求項4】 請求項2または3の光/電子ハイブリッ
ド実装基板において、 上記光素子搭載部および電気配線部の少なくともSiテ
ラス近傍では、誘電体層上の導体パタン上面の高さはS
iテラス上面より低くなるように設定されていることを
特徴とする光/電子ハイブリッド実装基板。
4. The optical / electronic hybrid mounting substrate according to claim 2, wherein the height of the upper surface of the conductor pattern on the dielectric layer is S near at least the Si terrace of the optical element mounting portion and the electric wiring portion.
An optical / electronic hybrid mounting substrate, which is set to be lower than the upper surface of the i-terrace.
【請求項5】 請求項4記載の光/電子ハイブリッド実
装基板において、 上記Siテラスは傾斜角を有する側面を有しており、 上記Siテラス表面および側面には薄膜電極が形成さ
れ、該薄膜電極は該Siテラス周囲の誘電体層上面また
は内部に形成した導体パタンと電気的接続がなされてい
ることを特徴とする光/電子ハイブリッド実装基板。
5. The optical / electronic hybrid mounting substrate according to claim 4, wherein the Si terrace has side surfaces having an inclination angle, and thin film electrodes are formed on the Si terrace surface and side surfaces. Is an optical / electronic hybrid mounting substrate, which is electrically connected to a conductor pattern formed on the upper surface or inside the dielectric layer around the Si terrace.
【請求項6】 請求項4または5に記載の光/電子ハイ
ブリッド実装基板において、 上記光素子用Siテラスは2つ以上に分割されてあり、
分割された該Siテラスの間は上記誘電体層で埋められ
てあり、該光素子用Siテラスの間の誘電体層上に導体
パタンが設けられたことを特徴とする光/電子ハイブリ
ッド実装基板。
6. The optical / electronic hybrid mounting board according to claim 4, wherein the Si terrace for an optical element is divided into two or more,
A space between the divided Si terraces is filled with the dielectric layer, and a conductor pattern is provided on the dielectric layer between the Si terraces for the optical element. .
【請求項7】 請求項1〜6のいずれかの項に記載の光
/電子ハイブリッド実装基板において、 上記光導波部は、上記Siテラスに形成した位置決め溝
と、該位置決め溝中に固定した光ファイバとを含むこと
を特徴とする光/電子ハイブリッド実装基板。
7. The optical / electronic hybrid mounting board according to claim 1, wherein the optical waveguide portion has a positioning groove formed on the Si terrace, and a light fixed in the positioning groove. An optical / electronic hybrid mounting substrate comprising a fiber.
【請求項8】 請求項1〜6のいずれかの項に記載の光
/電子ハイブリッド実装基板において、 上記光導波部は、基板上に形成したアンダークラッド
層、コアおよびオーバークラッド層からなる光導波路で
あり、該光導波路のコア底面の高さは上記Siテラス上
面より高くなるように設定したことを特徴とする光/電
子ハイブリッド実装基板。
8. The optical / electronic hybrid mounting substrate according to claim 1, wherein the optical waveguide section includes an under-cladding layer, a core and an over-cladding layer formed on the substrate. The optical / electronic hybrid mounting substrate is characterized in that the height of the bottom surface of the core of the optical waveguide is set to be higher than the upper surface of the Si terrace.
【請求項9】 請求項7または8に記載の光/電子ハイ
ブリッド実装基板において、 上記光導波路は、1本以上の信号用光導波路と1本以上
のモニタ用光導波路とを含み、 上記光素子用Siテラスは、該モニタ用光導波路の入出
力端に対応する位置に設けてあり、かつ、該光素子用S
iテラス表面には薄膜電気配線が形成されていることを
特徴とする光/電子ハイブリッド実装基板。
9. The optical / electronic hybrid mounting board according to claim 7, wherein the optical waveguide includes one or more signal optical waveguides and one or more monitor optical waveguides. The Si terrace for light is provided at a position corresponding to the input / output end of the optical waveguide for monitoring, and the S for optical element is used.
An optical / electronic hybrid mounting substrate having thin-film electrical wiring formed on the surface of the i-terrace.
【請求項10】 請求項8記載の光/電子ハイブリッド
実装基板において、 上記光導波路は誘電体光導波路であり、上記電気配線部
の誘電体層は、該誘電体光導波路のアンダークラッド層
で構成されたことを特徴とする光/電子ハイブリッド実
装基板。
10. The optical / electronic hybrid mounting substrate according to claim 8, wherein the optical waveguide is a dielectric optical waveguide, and the dielectric layer of the electric wiring portion is an underclad layer of the dielectric optical waveguide. An optical / electronic hybrid mounting substrate characterized in that
【請求項11】 請求項10記載の光/電子ハイブリッ
ド実装基板において、 上記光導波路のアンダークラッド層で構成される第1の
誘電体層上の一部に、光導波路とは異なる材料からなる
第2の誘電体層が積層されており、該第2の誘電体層の
内部または表面には導体パタンが形成されていることを
特徴とする光/電子ハイブリッド実装基板。
11. The optical / electronic hybrid mounting substrate according to claim 10, wherein a part of the first dielectric layer formed of the underclad layer of the optical waveguide is made of a material different from that of the optical waveguide. An optical / electronic hybrid mounting board, wherein two dielectric layers are laminated, and a conductor pattern is formed inside or on the surface of the second dielectric layer.
【請求項12】 請求項10記載の光/電子ハイブリッ
ド実装基板において、 上記基板はSi基板であり、上記光導波路および電気配
線部誘電体層は、ともに石英系光導波路で形成されてあ
り、該電気配線部誘電体層上に形成する導体パタンは中
心導体と接地導体とからなるコプレーナ配線であり、該
誘電体層の厚さは50μm以上あることを特徴とする光
/電子ハイブリッド実装基板。
12. The optical / electronic hybrid mounting substrate according to claim 10, wherein the substrate is a Si substrate, and the optical waveguide and the electric wiring portion dielectric layer are both formed of a silica optical waveguide. A conductor pattern formed on a dielectric layer of an electric wiring portion is a coplanar wiring composed of a central conductor and a ground conductor, and the thickness of the dielectric layer is 50 μm or more.
【請求項13】 請求項10記載の光/電子ハイブリッ
ド実装基板において、 上記Si基板は平均値50Ωcm以上の比抵抗を有して
おり、上記光導波路および誘電体層は、おもに石英系導
波路で形成されてあり、該電気配線部誘電体層上に設け
た導体パタンは中心導体と接地導体とからなるコプレー
ナ配線であり、該誘電体層の厚さは20μm以上あるこ
とを特徴とする光/電子ハイブリッド実装基板。
13. The optical / electronic hybrid mounting substrate according to claim 10, wherein the Si substrate has a specific resistance of 50 Ωcm or more on average, and the optical waveguide and the dielectric layer are mainly silica-based waveguides. The conductor pattern formed and provided on the dielectric layer of the electric wiring portion is a coplanar wiring including a center conductor and a ground conductor, and the thickness of the dielectric layer is 20 μm or more. Electronic hybrid mounting board.
【請求項14】 Si基板上に形成したアンダークラッ
ド、コアおよびオーバークラッドからなる石英系光導波
路と、該石英系光導波の上記オーバークラッドおよびア
ンダークラッドのいずれか一方の上に被着されて中心導
体と接地導体とからなるコプレーナー配線を有する電気
配線層とを含む光/電子ハイブリッド実装基板におい
て、 上記電気配線層と上記Si基板との間を50μm以上の
厚さの石英系光導波路としたことを特徴とする光/電子
ハイブリッド実装基板。
14. A silica-based optical waveguide comprising an under-clad, a core and an over-clad formed on a Si substrate, and a silica-based optical waveguide centered on one of the over-clad and the under-clad of the silica-based optical waveguide. In an optical / electronic hybrid mounting substrate including an electric wiring layer having a coplanar wiring composed of a conductor and a ground conductor, a quartz optical waveguide having a thickness of 50 μm or more is provided between the electric wiring layer and the Si substrate. An optical / electronic hybrid mounting board characterized by:
【請求項15】 Si基板上に形成したアンダークラッ
ド、コアおよびオーバークラッドからなる石英系光導波
路と、該石英系光導波の上記オーバークラッドおよびア
ンダークラッドのいずれか一方の上に被着されて中心導
体と接地導体とからなるコプレーナー配線を有する電気
配線層とを含む光/電子ハイブリッド実装基板におい
て、 上記Si基板の比抵抗は、平均値で50Ωcm以上あ
り、上記電気配線層と上記Si基板との間を20μm以
上の厚さの石英系光導波路としたことを特徴とする光/
電子ハイブリッド実装基板。
15. A silica-based optical waveguide comprising an under-clad, a core and an over-clad formed on a Si substrate, and a center which is deposited on either one of the over-clad and the under-clad of the silica-based optical waveguide. In an optical / electronic hybrid mounting substrate including an electric wiring layer having a coplanar wiring made of a conductor and a ground conductor, the resistivity of the Si substrate is 50 Ωcm or more on average, and the electric wiring layer and the Si substrate are The optical characteristic is that a silica optical waveguide having a thickness of 20 μm or more is used.
Electronic hybrid mounting board.
【請求項16】 請求項11〜15のいずれかの項に記
載の光/電子ハイブリッド実装基板において、 上記石英系光導波路全体の厚さが120μm以下である
ことを特徴とする光/電子ハイブリッド実装基板。
16. The optical / electronic hybrid mounting board according to claim 11, wherein the silica-based optical waveguide has a total thickness of 120 μm or less. substrate.
【請求項17】 請求項8〜16のいずれかの項に記載
の光/電子ハイブリッド実装基板において、 上記基板は、表面に凹部および凸部を形成したSi基板
であり、該Si基板凸部が上記Siテラスとして機能
し、該光導波路は該Si基板凹部に形成したアンダーク
ラッド層、コア、およびオーバークラッドからなる光導
波路であり、上記電気配線部は該Si基板凹部上に形成
した誘電体層およびその表面または内部に設けた導体パ
タンで構成したことを特徴とする光/電子ハイブリッド
実装基板。
17. The optical / electronic hybrid mounting substrate according to claim 8, wherein the substrate is a Si substrate having a concave portion and a convex portion formed on the surface, and the Si substrate convex portion is The optical waveguide functioning as the Si terrace, the optical waveguide is an optical waveguide including an under-cladding layer, a core, and an over-cladding formed in the Si substrate recess, and the electric wiring portion is a dielectric layer formed on the Si substrate recess. And an optical / electronic hybrid mounting substrate comprising a conductor pattern provided on the surface or inside thereof.
【請求項18】 請求項1〜11のいずれかの項に記載
の光/電子ハイブリッド実装基板において、 上記基板の内部には導体パタンが形成されており、該基
板内部の導体パタンと誘電体層内部または上面の導体パ
タンとは電気的に接続されていることを特徴とする光/
電子ハイブリッド実装基板。
18. The optical / electronic hybrid mounting substrate according to claim 1, wherein a conductor pattern is formed inside the substrate, and the conductor pattern and the dielectric layer inside the substrate. Optical / characterized by being electrically connected to the conductor pattern on the inside or on the top surface
Electronic hybrid mounting board.
【請求項19】 請求項1記載の光/電子ハイブリッド
実装基板において、上記光導波部は、基板上に形成した
アンダークラッド層、コアおよびオーバークラッド層を
含む光導波路であり、該光導波路のコア底面の高さは上
記Siテラス上面より高くなるように設定されてあり、 上記電気配線部導体パタンは、その高さが該光導波路オ
ーバークラッド表面と概ね等しい厚さに形成した上記誘
電体層表面に設けられたことを特徴とする光/電子ハイ
ブリッド実装基板。
19. The optical / electronic hybrid mounting substrate according to claim 1, wherein the optical waveguide portion is an optical waveguide including an under-cladding layer, a core and an over-cladding layer formed on the substrate, and the core of the optical waveguide. The height of the bottom surface is set to be higher than the upper surface of the Si terrace, and the conductor pattern of the electric wiring portion has a height substantially equal to the surface of the optical waveguide overclad surface of the dielectric layer. An optical / electronic hybrid mounting board, characterized in that it is provided in.
【請求項20】 基板上に凸状Siテラスを設ける工程
と、 該基板上に光導波路アンダークラッド層を形成した後、
表面を平坦化する工程と、 コアパタンおよびオーバークラッド層を形成する工程
と、 該Siテラス部および電気配線部のオーバークラッド
層、コアの全てと下部クラッド層の一部を除去し素子搭
載部を形成することにより、Siテラス上面を露出する
とともに、電気配線部領域のアンダークラッド層表面を
該Siテラス表面より所望の寸法だけ低く設定する工程
と、 該電気配線部に導体パタンを形成する工程とを含むこと
を特徴とする光/電子ハイブリッド実装基板の製造方
法。
20. A step of providing a convex Si terrace on a substrate, and after forming an optical waveguide under-cladding layer on the substrate,
A step of flattening the surface, a step of forming a core pattern and an overclad layer, and a step of removing the overclad layer of the Si terrace part and the electric wiring part, all of the core and part of the lower clad layer to form an element mounting part. By doing so, a step of exposing the upper surface of the Si terrace and setting the surface of the undercladding layer in the electric wiring portion region lower than the Si terrace surface by a desired dimension, and a step of forming a conductor pattern on the electric wiring portion are performed. A method of manufacturing an optical / electronic hybrid mounting board, comprising:
【請求項21】 基板上に設けた、アンダークラッド
層、コアおよびオーバークラッド層を含む光導波路と、 該光導波路に隣接して基板上に凸状に設けた素子搭載部
として機能するSiテラスと、 該Siテラスに隣接して該基板上に形成した、誘電体層
とその表面または内部に設けた導体パタンとからなる電
気配線部とから構成される実装基板上に、 該光素子用Siテラス上には、光素子表面を下向きにし
て該光素子表面の少なくとも一部を該Siテラス上面と
接触させた状態で、該光導波路と光結合を保ち、かつ、
該電気配線部の導体パタンと電気的接触を保ちつつ、光
機能素子が搭載されたことを特徴とする光/電子ハイブ
リッド集積回路。
21. An optical waveguide including an under-cladding layer, a core and an over-cladding layer provided on a substrate, and a Si terrace functioning as an element mounting portion provided in a convex shape on the substrate adjacent to the optical waveguide. The optical device Si terrace is formed on a mounting substrate that is formed adjacent to the Si terrace on the substrate and that includes an electric wiring portion including a dielectric layer and a conductor pattern provided on the surface or inside of the dielectric layer. Above, while maintaining the optical coupling with the optical waveguide, with the optical element surface facing downward and at least a part of the optical element surface being in contact with the Si terrace upper surface, and
An optical / electronic hybrid integrated circuit in which an optical functional element is mounted while maintaining electrical contact with the conductor pattern of the electric wiring portion.
【請求項22】 基板上に設けた、アンダークラッド
層、コアおよびオーバークラッド層を含む光導波路と、 該光導波路に隣接して基板上に凸状に設けた光素子搭載
部として機能する光素子用Siテラスと、 該光素子用Siテラスに隣接して該基板上に形成した、
誘電体層とその表面または内部に設けた導体パタンとか
らなる電気配線部と、 該電気配線部領域で基板上に凸状に設けた電子回路搭載
部として機能する電子回路用Siテラスとから構成され
る実装基板上に、 該光素子用Siテラス上には、光素子表面を下向きにし
て該光素子表面の少なくとも一部を該Siテラス上面と
接触させた状態で、該光導波路と光結合を保ち、かつ、
該電気配線部の導体パタンと電気的接触を保ちつつ、光
機能素子が搭載されてあり、該電子回路用Siテラスに
は、電子回路が該Siテラスと熱的接続を保ちつつ搭載
されていることを特徴とする光/電子ハイブリッド集積
回路。
22. An optical waveguide including an under-cladding layer, a core and an over-cladding layer provided on a substrate, and an optical element functioning as an optical element mounting portion provided on the substrate in a convex shape adjacent to the optical waveguide. Formed on the substrate adjacent to the Si terrace for optical element and the Si terrace for optical element,
An electric wiring portion composed of a dielectric layer and a conductor pattern provided on the surface or inside thereof, and an electronic circuit Si terrace functioning as an electronic circuit mounting portion provided in a convex shape on the substrate in the electric wiring portion region. On the mounted substrate, and on the Si terrace for the optical element, the optical waveguide is optically coupled to the optical waveguide with the optical element surface facing downward and at least a part of the optical element surface being in contact with the upper surface of the Si terrace. And
An optical functional element is mounted while maintaining electrical contact with the conductor pattern of the electric wiring portion, and an electronic circuit is mounted on the Si terrace for electronic circuit while maintaining thermal connection with the Si terrace. An optical / electronic hybrid integrated circuit characterized in that
【請求項23】 請求項22記載の光/電子ハイブリッ
ド集積回路において、 上記電子回路用Siテラス近傍の誘電体層上の導体パタ
ン上面の高さは電子回路用Siテラス上面より低く設定
してあり、上記電子回路はその一部を該電子回路用Si
テラスと接触した状態で保持されてあり、該電子回路表
面の少なくとも一部の電極は、該電極に対応する該誘電
体層上の導体パタンと、導電性接合材を介して電気的接
続を保ちつつ固定されたことを特徴とする光/電子ハイ
ブリッド集積回路。
23. The optical / electronic hybrid integrated circuit according to claim 22, wherein the height of the upper surface of the conductor pattern on the dielectric layer near the Si terrace for electronic circuits is set lower than the upper surface of the Si terrace for electronic circuits. , Part of the electronic circuit is Si for electronic circuit
The electrode is held in contact with the terrace, and at least a part of the electrode on the surface of the electronic circuit maintains an electrical connection with a conductor pattern on the dielectric layer corresponding to the electrode via a conductive bonding material. An optical / electronic hybrid integrated circuit characterized by being fixed while being fixed.
【請求項24】 請求項21〜23のいずれかの項に記
載の光/電子ハイブリッド集積回路において、 上記光機能素子は、表面に凹凸を設けその凹部表面から
凸部表面までの電気的に接続された状態の導体パタンを
設けた熱伝導材料からなるサブキャリアの凹部上に、該
光機能素子の裏面電極が電気的に導体パタンと接続した
状態で接触固定されてあり、 上記Siテラスは2つ以上に分割されてあり、分割され
た該Siテラスの間は上記誘電体層で埋められてあり、 該Siテラス周囲の誘電体層上に上記光機能素子の活性
層側表面に設けた電極に対する第1の導体パタンおよび
上記光機能素子裏面電極に対応する第2の導体パタンが
設けられてあり、 該第1および第2の導体パタン上面の高さは、該Siテ
ラス上面より低く設定されてあり、 上記サブキャリアに固定された光機能素子は、素子表面
を下向きにした状態で該光素子表面の周辺部が上記Si
テラス表面と接触および熱的接続を保ちつつ実装基板上
に搭載されてあり、 上記光機能素子表面電極と上記第1の導体パタンが導電
性接合材を介して電気的に接続してあり、 上記光機能素子裏面電極は、上記サブキャリア凸部上の
導体パタンおよび導電性接合材を介して、第2の導体パ
タンと電気的に接触していることを特徴とする光/電子
ハイブリッド集積回路。
24. The optical / electronic hybrid integrated circuit according to any one of claims 21 to 23, wherein the optical functional element is provided with irregularities on its surface and is electrically connected from the concave surface to the convex surface. The back electrode of the optical functional element is contacted and fixed on the concave portion of the subcarrier made of a heat conductive material provided with the conductor pattern in the above-mentioned state in a state of being electrically connected to the conductor pattern, and the Si terrace is 2 The dielectric layer is divided into two or more, and the space between the divided Si terraces is filled with the dielectric layer, and the electrode provided on the surface of the active layer side of the optical functional element on the dielectric layer around the Si terrace. Are provided and a second conductor pattern corresponding to the optical function element back surface electrode is provided, and the heights of the upper surfaces of the first and second conductor patterns are set lower than that of the Si terrace upper surface. Yes The sub-carrier optical functional element fixed to the periphery the Si of the light element surface while the device surface facing down
It is mounted on a mounting substrate while maintaining contact and thermal connection with the terrace surface, and the optical functional element surface electrode and the first conductor pattern are electrically connected via a conductive bonding material. The optical / electronic hybrid integrated circuit, wherein the back electrode of the optical functional element is in electrical contact with the second conductor pattern via the conductor pattern on the convex portion of the subcarrier and the conductive bonding material.
【請求項25】 請求項21〜23のいずれかの項に記
載の光/電子ハイブリッド集積回路において、 上記光機能素子は、表面に凹凸を設けその凹部表面から
凸部表面まで電気的に接続された状態の導体パタンを設
けた熱伝導材料からなるサブキャリアの凹部上に、該光
機能素子の裏面電極が電気的に導体パタンと接続した状
態で接触固定されてあり、 上記Siテラスは2つ以上に分割されるとともに傾斜角
を有する側面を有しており、 分割された該Siテラスの周囲は上記誘電体層で埋めら
れてあり、 該Siテラス周囲の誘電体層上に、上記光機能素子の活
性層側表面に設けた電極に対応する第1の導体パタンが
設けられているとともに、該第1の導体パタン上面の高
さは、該Siテラス上面より低く設定されてあり、 該Siテラス上面および傾斜側面の一部には上記光機能
素子裏面電極に対応する薄膜電極が形成され、該薄膜電
極は誘電体上に設けた第2の導体パタンと電気的に接続
してあり、 上記サブキャリアに固定された光機能素子は、素子表面
を下向きにした状態で該光素子表面の周辺部が上記Si
テラス表面と接触および熱的接続を保ちつつ実装基板上
に搭載されてあり、 上記光機能素子表面電極と上記第1の導体パタンが導電
性接合材を介して電気的に接続してあり、 上記光機能素子裏面電極は、上記サブキャリア凸部上の
導体パタンおよび該Siテラス上の薄膜電極を介して、
第2の導体パタンと電気的に接触していることを特徴と
する光/電子ハイブリッド集積回路。
25. The optical / electronic hybrid integrated circuit according to any one of claims 21 to 23, wherein the optical functional element is provided with irregularities on its surface and is electrically connected from the concave surface to the convex surface. The back electrode of the optical functional element is contacted and fixed in a state of being electrically connected to the conductor pattern on the concave portion of the sub-carrier made of a heat conductive material provided with the conductor pattern of the above-mentioned state. It is divided into the above and has a side surface having an inclination angle, the periphery of the divided Si terrace is filled with the dielectric layer, and the optical function is provided on the dielectric layer around the Si terrace. A first conductor pattern corresponding to the electrode provided on the surface of the active layer side of the device is provided, and the height of the upper surface of the first conductor pattern is set lower than that of the Si terrace upper surface. Terrace top And a thin film electrode corresponding to the back electrode of the optical functional element is formed on a part of the inclined side surface, and the thin film electrode is electrically connected to the second conductor pattern provided on the dielectric. The optical functional element fixed to the optical element is fixed to the peripheral portion of the optical element surface with the element surface facing downward.
It is mounted on a mounting substrate while maintaining contact and thermal connection with the terrace surface, and the optical functional element surface electrode and the first conductor pattern are electrically connected via a conductive bonding material. The back electrode of the optical functional element is, via the conductor pattern on the subcarrier convex portion and the thin film electrode on the Si terrace,
An optical / electronic hybrid integrated circuit, which is in electrical contact with a second conductor pattern.
【請求項26】 請求項24または25に記載の光/電
子ハイブリッド集積回路において、 上記サブキャリアに固定された光機能素子において、該
サブキャリア外側面から該光機能素子活性層までの距離
が所望の設定値Dとなるように形成されてあり、 上記Siテラス近傍には、該光導波路材料で形成したガ
イド構造が設けられており、 該ガイド構造内側面から光導波路コア中心までの距離が
該設定値Dとなるように設定されてあり、 該光機能素子は、該サブキャリア外側面が該ガイド構造
内側面と接触を保ちつつ、該Siテラス上に搭載された
ことを特徴とする光/電子ハイブリッド集積回路。
26. The optical / electronic hybrid integrated circuit according to claim 24, wherein in the optical functional element fixed to the subcarrier, the distance from the outer surface of the subcarrier to the active layer of the optical functional element is desired. The guide structure made of the optical waveguide material is provided near the Si terrace in the vicinity of the Si terrace, and the distance from the inner surface of the guide structure to the center of the optical waveguide core is The optical functional element is set to have a set value D, and the optical functional element is mounted on the Si terrace while keeping the outer surface of the subcarrier in contact with the inner surface of the guide structure. Electronic hybrid integrated circuit.
【請求項27】 請求項21〜25のいずれかの項に記
載の光/電子ハイブリッド集積回路において、 上記光導波路は、1本以上の信号線用光導波路と1本以
上のモニタ用光導波路を含み、 上記光機能素子は、該実装基板上の信号用光導波路およ
びモニタ用光導波路にそれぞれ対応する位置に形成した
信号ポートおよびモニタポートとを有しており、 該実装基板のモニタ用光導波路と該光機能素子のモニタ
ポートとが光結合し、同時に、信号用光導波路と信号ポ
ートとが光結合した状態で、該光機能素子が該実装基板
上のSiテラス上に設置されていることを特徴とする光
/電子ハイブリッド集積回路。
27. The optical / electronic hybrid integrated circuit according to any one of claims 21 to 25, wherein the optical waveguide comprises one or more signal line optical waveguides and one or more monitor optical waveguides. The optical functional element has a signal port and a monitor port formed at positions corresponding to the signal optical waveguide and the monitor optical waveguide on the mounting board, respectively. And the monitor port of the optical function element are optically coupled, and at the same time, the optical function element is installed on the Si terrace on the mounting substrate in a state where the signal optical waveguide and the signal port are optically coupled. An optical / electronic hybrid integrated circuit characterized by:
【請求項28】 基板上に形成され、かつ、少なくとも
1本の信号用光導波路および少なくとも1本のモニタ用
光導波路を有する光導波路部と、該光導波路部の端部ま
たは該光導波路部の前記光導波路途中に設けられた空隙
部に設けられた光素子搭載部と、前記光導波路部に設け
られた前記信号用光導波路および前記モニタ光導波路に
光結合するための信号ポートおよびモニタポートを有す
る光機能素子とを含み、 前記光導波路部のモニタ光導波路と前記光機能素子のモ
ニタポートとが光結合し、同時に光導波路部の信号光導
波路と前記光機能素子の信号ポートとが光結合した状態
で、前記光素子搭載部に前記光機能素子が搭載されてい
ることを特徴とする光/電子ハイブリッド集積回路。
28. An optical waveguide portion formed on a substrate and having at least one signal optical waveguide and at least one monitor optical waveguide, and an end portion of the optical waveguide portion or the optical waveguide portion. An optical element mounting portion provided in a void provided in the middle of the optical waveguide, a signal port and a monitor port for optically coupling to the signal optical waveguide and the monitor optical waveguide provided in the optical waveguide portion. A monitor optical waveguide of the optical waveguide portion and a monitor port of the optical functional element are optically coupled, and at the same time, a signal optical waveguide of the optical waveguide portion and a signal port of the optical functional element are optically coupled. The optical / electronic hybrid integrated circuit, wherein the optical functional element is mounted on the optical element mounting portion in the above state.
【請求項29】 請求項25記載の光/電子ハイブリッ
ド集積回路において、 上記光機能素子にモニタポートに光結合する各モニタ用
光導波路の他方の導波路端は光/電子ハイブリッド実装
基板端部に導かれていることを特徴とする光/電子ハイ
ブリッド集積回路。
29. The optical / electronic hybrid integrated circuit according to claim 25, wherein the other waveguide end of each of the monitor optical waveguides optically coupled to the monitor port is connected to the optical / electronic hybrid mounting board end portion. An optical / electronic hybrid integrated circuit characterized by being guided.
【請求項30】 請求項25記載の光/電子ハイブリッ
ド集積回路において、 上記光/電子ハイブリッド実装基板上には、2個以上の
光機能素子が縦列に搭載されてあり、各光機能素子のモ
ニタポートには、光機能素子モニタポートと光/電子ハ
イブリッド実装基板端部を結ぶモニタ用光導波路、また
は、2個以上の光機能素子間を接続するモニタ用光導波
路、が光結合してあることを特徴とする光/電子ハイブ
リッド集積回路。
30. The optical / electronic hybrid integrated circuit according to claim 25, wherein two or more optical functional elements are mounted in tandem on the optical / electronic hybrid mounting substrate, and a monitor of each optical functional element is provided. An optical waveguide for monitoring that connects the optical functional element monitor port and the end of the optical / electronic hybrid mounting board or an optical waveguide for monitoring that connects two or more optical functional elements is optically coupled to the port. An optical / electronic hybrid integrated circuit characterized by:
【請求項31】 請求項25記載の光/電子ハイブリッ
ド集積回路において、 上記光/電子ハイブリッド実装基板上に搭載した光機能
素子は、2ポート以上のモニタポートを有しており、ま
た、該光/電子ハイブリッド実装基板上には該モニタポ
ートに対応した本数のモニタ光導波路を有しており、 これらモニタポートのうちの少なくとも1つの幅は信号
ポート幅より広く設定してあるか、または、これら信号
用光導波路のうち少なくとも1本の幅は信号用光導波路
幅より広く設定してあることを特徴とする光/電子ハイ
ブリッド集積回路。
31. The optical / electronic hybrid integrated circuit according to claim 25, wherein the optical functional element mounted on the optical / electronic hybrid mounting substrate has two or more monitor ports, and / The electronic mounting board has a number of monitor optical waveguides corresponding to the monitor ports, and at least one of these monitor ports is set to have a width wider than the signal port width. An optical / electronic hybrid integrated circuit, wherein at least one of the signal optical waveguides is set to have a width wider than that of the signal optical waveguide.
【請求項32】 活性層と所定の距離にある光素子高さ
基準面を有する光機能素子と、 該光機能素子を保持するための光素子保持面、該光素子
保持面から所定の距離にあるキャリア高さ基準面および
キャリア電気配線とを有するキャリアとから構成された
光サブモジュールであって、 該光機能素子の光素子高さ基準面と該キャリアの光素子
保持面とが接触固定されるとともに、該光機能素子の活
性層側電極部と該キャリア電気配線とが電気的に接続さ
れたことを特徴とする光サブモジュール。
32. An optical functional element having an optical element height reference surface at a predetermined distance from the active layer, an optical element holding surface for holding the optical functional element, and a predetermined distance from the optical element holding surface. An optical sub-module comprising a carrier having a certain carrier height reference plane and carrier electrical wiring, wherein an optical element height reference plane of the optical functional element and an optical element holding surface of the carrier are fixed in contact with each other. In addition, the optical sub-module, wherein the active layer side electrode portion of the optical function element and the carrier electric wiring are electrically connected.
【請求項33】 請求項32記載の光サブモジュールに
おいて、 該キャリアは凹凸を有する基板と該基板凹部上に形成し
た誘電体層とで形成され、 該光素子保持面およびキャリア高さ基準面は基板凸部で
形成し、 該キャリア電気配線は誘電体層に形成されていることを
特徴とする光サブモジュール。
33. The optical sub-module according to claim 32, wherein the carrier is formed of a substrate having irregularities and a dielectric layer formed on the concave portion of the substrate, and the optical element holding surface and the carrier height reference surface are An optical sub-module, characterized in that it is formed by a convex portion of a substrate, and the carrier electric wiring is formed in a dielectric layer.
【請求項34】 請求項32記載の光サブモジュールに
おいて、 該キャリアを構成する誘電体層は、表面および内部に電
気配線層が形成されたフィルム状材料であることを特徴
とする光サブモジュール。
34. The optical sub-module according to claim 32, wherein the dielectric layer constituting the carrier is a film-like material having an electric wiring layer formed on the surface and inside thereof.
【請求項35】 請求項32記載の光サブモジュールに
おいて、 該キャリア電気配線は、該キャリア表面および内部に形
成されていることを特徴とする光サブモジュール。
35. The optical sub-module according to claim 32, wherein the carrier electric wiring is formed on the surface and inside of the carrier.
【請求項36】 基板上に設けた、アンダークラッド、
コア及びオーバークラッドを含む光導波路と、Siテラ
スと、誘電体層とその内部または表面に設けた導体パタ
ンとから構成された実装基板であって、該誘電体層の厚
さは、該導体パタンの高さが光導波路オーバークラッド
表面と概ね等しい高さになるように設定してある光/電
子ハイブリッド実装基板上に、 光素子を保持するための光素子保持面、該光素子保持面
から所定の距離にあるキャリア高さ基準面およびキャリ
ア電気配線とを有するキャリアと、該光素子保持面に保
持された光機能素子とから構成し、該光機能素子活性層
から該キャリア高さ基準面までの高さが、該光導波路コ
アと該Siテラス上面間の段差に概ね等しく設定されて
あり、かつ、該キャリア電気配線と該光機能素子の活性
層側電極とが電気的に接続された光サブモジュールが、 該光/電子ハイブリッド実装基板のSiテラスと該光素
子サブモジュールのキャリア高さ基準面とが接触し、か
つ、該光/電子ハイブリッド実装基板の誘電体層表面の
導体パタンと該光サブモジュールのキャリア電気配線と
が電気的に接続した状態で搭載されていることを特徴と
する光/電子ハイブリッド集積回路。
36. An under clad provided on a substrate,
A mounting substrate comprising an optical waveguide including a core and an overclad, a Si terrace, a dielectric layer and a conductor pattern provided inside or on the surface of the dielectric layer, the thickness of the dielectric layer being the conductor pattern. The optical element holding surface for holding the optical element on the optical / electronic hybrid mounting substrate which is set so that the height of the optical element is approximately equal to the surface of the optical waveguide overclad, and a predetermined distance from the optical element holding surface. A carrier having a carrier height reference plane and a carrier electric wiring at a distance of, and an optical functional element held on the optical element holding surface, from the optical functional element active layer to the carrier height reference plane Is set to be approximately equal to the step between the optical waveguide core and the upper surface of the Si terrace, and the electrical electrical connection between the carrier electric wiring and the active layer side electrode of the optical functional element is achieved. Submo Joule is in contact with the Si terrace of the optical / electronic hybrid mounting board and the carrier height reference plane of the optical element sub-module, and the conductor pattern on the dielectric layer surface of the optical / electronic hybrid mounting board and the optical pattern. An optical / electronic hybrid integrated circuit, which is mounted in a state of being electrically connected to a carrier electric wiring of a sub-module.
JP18757994A 1993-08-09 1994-08-09 Optical / electronic hybrid mounting substrate, method of manufacturing the same, and optical / electronic hybrid integrated circuit Expired - Lifetime JP3204355B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18757994A JP3204355B2 (en) 1993-08-09 1994-08-09 Optical / electronic hybrid mounting substrate, method of manufacturing the same, and optical / electronic hybrid integrated circuit

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP19732593 1993-08-09
JP5-197325 1993-08-09
JP30657893 1993-12-07
JP5-306578 1993-12-07
JP10649294 1994-05-20
JP6-106492 1994-05-20
JP6-148222 1994-06-29
JP14822294 1994-06-29
JP18757994A JP3204355B2 (en) 1993-08-09 1994-08-09 Optical / electronic hybrid mounting substrate, method of manufacturing the same, and optical / electronic hybrid integrated circuit

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP2001134712A Division JP2001356232A (en) 1993-08-09 2001-05-01 Package board for integrating hybrid light
JP2001134714A Division JP3389226B2 (en) 1993-08-09 2001-05-01 Optical sub-module
JP2001134713A Division JP2002031731A (en) 1993-08-09 2001-05-01 Hybrid optical integrated circuit

Publications (2)

Publication Number Publication Date
JPH0878657A true JPH0878657A (en) 1996-03-22
JP3204355B2 JP3204355B2 (en) 2001-09-04

Family

ID=27526283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18757994A Expired - Lifetime JP3204355B2 (en) 1993-08-09 1994-08-09 Optical / electronic hybrid mounting substrate, method of manufacturing the same, and optical / electronic hybrid integrated circuit

Country Status (1)

Country Link
JP (1) JP3204355B2 (en)

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145561A (en) * 1997-11-07 1999-05-28 Mitsubishi Electric Corp Optical semiconductor module
US6115515A (en) * 1907-09-19 2000-09-05 Nec Corporation Optical device mounting board
JP2001111156A (en) * 1999-10-08 2001-04-20 Nippon Telegr & Teleph Corp <Ntt> Optical module
US6403948B1 (en) 1998-12-28 2002-06-11 Nec Corporation Photo-detecting module having a fiber optic groove on rear surface of integrated circuit device
JP2002171022A (en) * 2000-12-04 2002-06-14 Sony Corp Semiconductor device and sub-mount member
JP2002532747A (en) * 1998-12-15 2002-10-02 テレフオンアクチーボラゲツト エル エム エリクソン(パブル) Optical transceiver module
US6504177B2 (en) 2000-11-10 2003-01-07 Mitsubishi Denki Kabushiki Kaisha Optical element module
JP2003195239A (en) * 2001-12-25 2003-07-09 Nec Corp Integrated optical waveguide device
US6894269B2 (en) 2001-04-30 2005-05-17 Optun (Bvi) Ltd. Configuration for detecting optical signals in at least one optical channel in a planar light circuit, attenuator including the configuration, and method for manufacturing the configuration
US6908779B2 (en) 2002-01-16 2005-06-21 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
US6964528B2 (en) 2000-08-17 2005-11-15 Matsushita Electric Industrial Co., Ltd. Optical mount substrate, optical module, optical transmitter-receiver, optical transmitter-receiver system, and manufacturing method of optical mount substrate
JP2006041234A (en) * 2004-07-28 2006-02-09 Mitsubishi Electric Corp Optical transmitting module and optical receiving module
US7158598B2 (en) 2000-10-19 2007-01-02 Nokia Corporation Method and device for identifying a data packet in a data stream
US7242823B2 (en) 2004-01-22 2007-07-10 Matsushita Electric Industrial Co., Ltd. Optical transmission channel board, board with built-in optical transmission channel, and data processing apparatus
JP2007250953A (en) * 2006-03-17 2007-09-27 Toyota Central Res & Dev Lab Inc Mounting method of semiconductor laser element
KR100809396B1 (en) * 2006-02-21 2008-03-05 한국전자통신연구원 Opto-Electric Printed Circuit Board, method of preparing the same, and method of transmitting opto-electric using the same
JPWO2006025523A1 (en) * 2004-09-02 2008-05-08 日本電気株式会社 Photoelectric composite module
JP2009094294A (en) * 2007-10-09 2009-04-30 Alps Electric Co Ltd Semiconductor light emitting device
JP2010028006A (en) * 2008-07-24 2010-02-04 Sony Corp Optical device
JP2012108289A (en) * 2010-11-17 2012-06-07 Panasonic Corp Optical module
JP4951971B2 (en) * 2004-01-21 2012-06-13 日本電気株式会社 Photoelectric composite module
EP2496978A2 (en) * 2008-06-28 2012-09-12 Kotura, Inc. Interface between light source and optical component
JP2020136659A (en) * 2019-02-15 2020-08-31 日亜化学工業株式会社 Method of manufacturing light emitting device, light emitting device or base
US11079539B2 (en) 2018-04-16 2021-08-03 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same
WO2021161971A1 (en) * 2020-02-14 2021-08-19 古河電気工業株式会社 Semiconductor optical device and method for manufacturing semiconductor optical device
WO2021199532A1 (en) * 2020-03-30 2021-10-07 古河電気工業株式会社 Sub-mount, light-emitting device, and optical module
WO2022185992A1 (en) * 2021-03-04 2022-09-09 Fict株式会社 Circuit board, circuit board manufacturing method, electronic equipment

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6115515A (en) * 1907-09-19 2000-09-05 Nec Corporation Optical device mounting board
JPH11145561A (en) * 1997-11-07 1999-05-28 Mitsubishi Electric Corp Optical semiconductor module
JP2002532747A (en) * 1998-12-15 2002-10-02 テレフオンアクチーボラゲツト エル エム エリクソン(パブル) Optical transceiver module
US6403948B1 (en) 1998-12-28 2002-06-11 Nec Corporation Photo-detecting module having a fiber optic groove on rear surface of integrated circuit device
JP2001111156A (en) * 1999-10-08 2001-04-20 Nippon Telegr & Teleph Corp <Ntt> Optical module
US6964528B2 (en) 2000-08-17 2005-11-15 Matsushita Electric Industrial Co., Ltd. Optical mount substrate, optical module, optical transmitter-receiver, optical transmitter-receiver system, and manufacturing method of optical mount substrate
US7158598B2 (en) 2000-10-19 2007-01-02 Nokia Corporation Method and device for identifying a data packet in a data stream
US6504177B2 (en) 2000-11-10 2003-01-07 Mitsubishi Denki Kabushiki Kaisha Optical element module
JP2002171022A (en) * 2000-12-04 2002-06-14 Sony Corp Semiconductor device and sub-mount member
US6894269B2 (en) 2001-04-30 2005-05-17 Optun (Bvi) Ltd. Configuration for detecting optical signals in at least one optical channel in a planar light circuit, attenuator including the configuration, and method for manufacturing the configuration
JP2003195239A (en) * 2001-12-25 2003-07-09 Nec Corp Integrated optical waveguide device
US6876782B2 (en) 2001-12-25 2005-04-05 Nec Corporation Integrated type optical waveguide device
US6908779B2 (en) 2002-01-16 2005-06-21 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
US7155080B2 (en) 2002-01-16 2006-12-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
JP4951971B2 (en) * 2004-01-21 2012-06-13 日本電気株式会社 Photoelectric composite module
US7242823B2 (en) 2004-01-22 2007-07-10 Matsushita Electric Industrial Co., Ltd. Optical transmission channel board, board with built-in optical transmission channel, and data processing apparatus
JP2006041234A (en) * 2004-07-28 2006-02-09 Mitsubishi Electric Corp Optical transmitting module and optical receiving module
JP4626614B2 (en) * 2004-09-02 2011-02-09 日本電気株式会社 Photoelectric composite module
JPWO2006025523A1 (en) * 2004-09-02 2008-05-08 日本電気株式会社 Photoelectric composite module
KR100809396B1 (en) * 2006-02-21 2008-03-05 한국전자통신연구원 Opto-Electric Printed Circuit Board, method of preparing the same, and method of transmitting opto-electric using the same
US7657144B2 (en) 2006-02-21 2010-02-02 Electronics And Telecommunications Research Institute Optoelectric printed circuit board, method of manufacturing the same, and optoelectric transmission method using the optoelectric printed circuit board
JP2007250953A (en) * 2006-03-17 2007-09-27 Toyota Central Res & Dev Lab Inc Mounting method of semiconductor laser element
JP2009094294A (en) * 2007-10-09 2009-04-30 Alps Electric Co Ltd Semiconductor light emitting device
EP2496978A2 (en) * 2008-06-28 2012-09-12 Kotura, Inc. Interface between light source and optical component
EP2496978A4 (en) * 2008-06-28 2014-04-16 Kotura Inc Interface between light source and optical component
JP2010028006A (en) * 2008-07-24 2010-02-04 Sony Corp Optical device
US8121445B2 (en) 2008-07-24 2012-02-21 Sony Corporation Optical device
JP2012108289A (en) * 2010-11-17 2012-06-07 Panasonic Corp Optical module
US11079539B2 (en) 2018-04-16 2021-08-03 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same
JP2020136659A (en) * 2019-02-15 2020-08-31 日亜化学工業株式会社 Method of manufacturing light emitting device, light emitting device or base
WO2021161971A1 (en) * 2020-02-14 2021-08-19 古河電気工業株式会社 Semiconductor optical device and method for manufacturing semiconductor optical device
WO2021199532A1 (en) * 2020-03-30 2021-10-07 古河電気工業株式会社 Sub-mount, light-emitting device, and optical module
WO2022185992A1 (en) * 2021-03-04 2022-09-09 Fict株式会社 Circuit board, circuit board manufacturing method, electronic equipment

Also Published As

Publication number Publication date
JP3204355B2 (en) 2001-09-04

Similar Documents

Publication Publication Date Title
US5621837A (en) Opto-electronic hybrid integration platform, optical sub-module, opto-electronic hybrid integration circuit and process for fabricating platform
JPH0878657A (en) Opto-electric hybrid mounting board, manufacturing method and opto-electric hybrid integrated circuit
JP3803596B2 (en) Package type semiconductor device
JP5910469B2 (en) Optical module and manufacturing method thereof
US6935792B2 (en) Optoelectronic package and fabrication method
US6599032B1 (en) Transmitter/receiver for optical parallel transmission and board for optical module
US6862378B2 (en) Silicon-based high speed optical wiring board
US20050141824A1 (en) Optical semiconductor module and method of manufacturing the same
CA2447348A1 (en) Optical chip packaging via through hole
JPH0786693A (en) Optical semiconductor module
JP4351965B2 (en) Photoelectric conversion header and optical wiring system
JP2001343560A (en) Optical module
JP3389226B2 (en) Optical sub-module
JP3434473B2 (en) Silicon platform for optical module
JP2002031731A (en) Hybrid optical integrated circuit
JPH1152193A (en) Optical semiconductor module
JP2000137148A (en) Optical module and manufacture of the same
CA2276197C (en) Opto-electronic hybrid integration platform, optical sub-module, opto-electronic hybrid integration circuit, and process for fabricating platform
US6882761B2 (en) Silicon platform for optical modules
JP2001356232A (en) Package board for integrating hybrid light
CA2441159C (en) Opto-electronic hybrid integration platform, optical sub-module, opto-electronic hybrid integration circuit, and process for fabricating platform
JPH08122589A (en) Optical element submount structure
JP2004200331A (en) Optical communication device
JP2004184869A (en) Photoelectronic apparatus
JP2000156511A (en) Electric wiring structure and manufacture thereof

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090629

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090629

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130629

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140629

Year of fee payment: 13

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term