JPH0856384A - 固定局と移動無線ユニットとの間にディジタルの無線リンクを提供する機器に用いられる装置 - Google Patents
固定局と移動無線ユニットとの間にディジタルの無線リンクを提供する機器に用いられる装置Info
- Publication number
- JPH0856384A JPH0856384A JP7166602A JP16660295A JPH0856384A JP H0856384 A JPH0856384 A JP H0856384A JP 7166602 A JP7166602 A JP 7166602A JP 16660295 A JP16660295 A JP 16660295A JP H0856384 A JPH0856384 A JP H0856384A
- Authority
- JP
- Japan
- Prior art keywords
- rake finger
- rake
- fingers
- output
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7097—Interference-related aspects
- H04B1/711—Interference-related aspects the interference being multi-path interference
- H04B1/7115—Constructive combining of multi-path signals, i.e. RAKE receivers
- H04B1/7117—Selection, re-selection, allocation or re-allocation of paths to fingers, e.g. timing offset control of allocated fingers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/709—Correlator structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7097—Interference-related aspects
- H04B1/711—Interference-related aspects the interference being multi-path interference
- H04B1/7115—Constructive combining of multi-path signals, i.e. RAKE receivers
- H04B1/712—Weighting of fingers for combining, e.g. amplitude control or phase rotation using an inner loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
- H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
- H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
- H04B2201/70707—Efficiency-related aspects
- H04B2201/7071—Efficiency-related aspects with dynamic control of receiver resources
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Complex Calculations (AREA)
- Mobile Radio Communication Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】
【課題】 いずれか１つのレイクフィンガをサーチ機能
を割り当てることのできるディジタル無線通信機を提供
すること。 【解決手段】 レイクフィンガの動作の制御手段によ
り、１つのレイクフィンガに適切な遅延をサーチさせ、
レイクフィンガのエネルギの検査手段により、低いエネ
ルギが別のレイクフィンガに検出された場合、そのレイ
クフィンガにサーチ機能を割り当てる。
を割り当てることのできるディジタル無線通信機を提供
すること。 【解決手段】 レイクフィンガの動作の制御手段によ
り、１つのレイクフィンガに適切な遅延をサーチさせ、
レイクフィンガのエネルギの検査手段により、低いエネ
ルギが別のレイクフィンガに検出された場合、そのレイ
クフィンガにサーチ機能を割り当てる。
Description
【０００１】
【発明の属する技術分野】本発明は、固定局と移動無線
ユニットとの間に、直接スペクトラム拡散変調を用いた
ディジタルの無線リンクを提供する機器に用いられる装
置に関する。
ユニットとの間に、直接スペクトラム拡散変調を用いた
ディジタルの無線リンクを提供する機器に用いられる装
置に関する。
【０００２】チャネル状態が非常にゆっくりと変化し、
かつ非常に通信コストに影響を与える機器に用いられる
レイク受信機に対する種々の要求に関する。
かつ非常に通信コストに影響を与える機器に用いられる
レイク受信機に対する種々の要求に関する。
【０００３】
【従来の技術】係属出願第９３１６４８９．５号明細書
には、信号のサンプリングがチップ毎の１つのサンプル
値として供給されるレイク受信機が記載されている。レ
イクフィンガは、チップ間隔単位の信号の全体の遅延広
がりをカバーするように構成され、一体となっているの
で、レイクフィンガが全体の遅延広がりを検査すること
によりサーチ機能の必要はなく、チャネル状態の変化に
対する最良の応答性で受信機を動作させる。
には、信号のサンプリングがチップ毎の１つのサンプル
値として供給されるレイク受信機が記載されている。レ
イクフィンガは、チップ間隔単位の信号の全体の遅延広
がりをカバーするように構成され、一体となっているの
で、レイクフィンガが全体の遅延広がりを検査すること
によりサーチ機能の必要はなく、チャネル状態の変化に
対する最良の応答性で受信機を動作させる。
【０００４】この状況でチャネル状態の変化に急速に応
答することのできる受信機を設ける必要はない。このた
め常時動作する２、３のレイクフィンガだけがあれば良
い。チップ毎の１つのサンプル値としてのサンプリング
が有利であることは即座に理解できないので次に説明す
る。
答することのできる受信機を設ける必要はない。このた
め常時動作する２、３のレイクフィンガだけがあれば良
い。チップ毎の１つのサンプル値としてのサンプリング
が有利であることは即座に理解できないので次に説明す
る。
【０００５】実際に、適切なレイク受信機の割当てアル
ゴリズムと結び付いたチップ動作毎の単一のサンプル値
の利用には、以下のように独特の利点がある。
ゴリズムと結び付いたチップ動作毎の単一のサンプル値
の利用には、以下のように独特の利点がある。
【０００６】ナイキスト周波数の近傍でのフィルタリン
グを用いて、レイクフィンガを介するノイズの相関に起
因する劣化が回避されるが、これはフィルタリングされ
る受信機の入力ノイズの自己相関関数の０値と一致する
ように、常時レイクフィンガ間の遅延時間差を調時する
からである。
グを用いて、レイクフィンガを介するノイズの相関に起
因する劣化が回避されるが、これはフィルタリングされ
る受信機の入力ノイズの自己相関関数の０値と一致する
ように、常時レイクフィンガ間の遅延時間差を調時する
からである。
【０００７】そのレイクフィンガの経路調整は、同期追
跡ループ（トラッキングループ）を実行する必要がない
ことを意味する。同様に上述の特許明細書に記載された
包含的なレイク受信機については、その調整結果は複雑
さを大きく低減する。基本的にチャネル特性のゆっくり
とした変化は、レイクフィンガのタイミングを時折り再
割当てすることにより同期追跡される。
跡ループ（トラッキングループ）を実行する必要がない
ことを意味する。同様に上述の特許明細書に記載された
包含的なレイク受信機については、その調整結果は複雑
さを大きく低減する。基本的にチャネル特性のゆっくり
とした変化は、レイクフィンガのタイミングを時折り再
割当てすることにより同期追跡される。
【０００８】
【発明が解決しようとする課題】本発明は、ｎ個のレイ
クフィンガを有し、その内のｎ−１個を常時動作させる
ことができ、かつ固定局と移動無線ユニットとの間にデ
ィジタル無線リンクを提供する機器に用いられる装置を
提供することである。
クフィンガを有し、その内のｎ−１個を常時動作させる
ことができ、かつ固定局と移動無線ユニットとの間にデ
ィジタル無線リンクを提供する機器に用いられる装置を
提供することである。
【０００９】
【課題を解決するための手段】本発明の課題は、複数の
レイクフィンガと、各レイクフィンガの動作を制御する
手段と、各レイクフィンガのエネルギを検査する手段と
を有し、前記各レイクフィンガの動作を制御する手段に
より、１つのレイクフィンガが常時遅延広がりをサーチ
するように制御され、前記各レイクフィンガのエネルギ
を検査する手段により、現在サーチ中のレイクフィンガ
より低いエネルギが別のレイクフィンガに検出された場
合はいつでも、低い方のエネルギを持つレイクフィンガ
はサーチ機能を受持ち、それまでサーチしていたレイク
フィンガは活動的なレイクフィンガになることを特徴と
する固定局と移動無線ユニットとの間にディジタルの無
線リンクを提供する機器に用いられる装置によって達成
される。
レイクフィンガと、各レイクフィンガの動作を制御する
手段と、各レイクフィンガのエネルギを検査する手段と
を有し、前記各レイクフィンガの動作を制御する手段に
より、１つのレイクフィンガが常時遅延広がりをサーチ
するように制御され、前記各レイクフィンガのエネルギ
を検査する手段により、現在サーチ中のレイクフィンガ
より低いエネルギが別のレイクフィンガに検出された場
合はいつでも、低い方のエネルギを持つレイクフィンガ
はサーチ機能を受持ち、それまでサーチしていたレイク
フィンガは活動的なレイクフィンガになることを特徴と
する固定局と移動無線ユニットとの間にディジタルの無
線リンクを提供する機器に用いられる装置によって達成
される。
【００１０】
【発明の実施の形態】次に本発明の実施例を添付図面を
参照して詳細に説明する。図１に基本的な差分位相シフ
トキーイング（ＤＰＳＫ）受信機のブロック図を示す。
図１を参照すると、複素シフトレジスタ２を有する基本
的なＤＰＳＫ受信機が示されており、前記複素レジスタ
２は、その入力側４でディジタルの複素ベースバンド信
号を受信する。３つのレイクフィンガ６、８、１０を備
えた受信機を示す。各レイクフィンガは、多数の第１接
点を備えたスイッチ１２を有し、各第１接点は、複素シ
フトレジスタ２のそれぞれの段に接続されている。各入
力接点はそれぞれの出力接点を有し、前記出力接点は信
号相関器１４に接続されているので、複素シフトレジス
タ２からの各出力値を信号相関器１４の入力側に供給す
ることができる。前記相関器１４の出力側には２つの出
線、つまり同相線路および直交相線路がある。同相線路
は１ビット遅延回路１６の入力側と、乗算回路１８の入
力側とに接続されている。遅延回路１６の出力側は、乗
算回路２０の入力側に接続され、前記乗算回路２０の出
力側は、フィルタ２２に接続されている。フィルタ２２
の出力側は、乗算回路１８の別の入力側に接続されてい
る。相関器１４の直交相出力に対して、同様の回路構成
が設けられており、１ビット遅延回路２４、乗算回路２
６、フィルタ２８、および別の乗算回路３０がある。
参照して詳細に説明する。図１に基本的な差分位相シフ
トキーイング（ＤＰＳＫ）受信機のブロック図を示す。
図１を参照すると、複素シフトレジスタ２を有する基本
的なＤＰＳＫ受信機が示されており、前記複素レジスタ
２は、その入力側４でディジタルの複素ベースバンド信
号を受信する。３つのレイクフィンガ６、８、１０を備
えた受信機を示す。各レイクフィンガは、多数の第１接
点を備えたスイッチ１２を有し、各第１接点は、複素シ
フトレジスタ２のそれぞれの段に接続されている。各入
力接点はそれぞれの出力接点を有し、前記出力接点は信
号相関器１４に接続されているので、複素シフトレジス
タ２からの各出力値を信号相関器１４の入力側に供給す
ることができる。前記相関器１４の出力側には２つの出
線、つまり同相線路および直交相線路がある。同相線路
は１ビット遅延回路１６の入力側と、乗算回路１８の入
力側とに接続されている。遅延回路１６の出力側は、乗
算回路２０の入力側に接続され、前記乗算回路２０の出
力側は、フィルタ２２に接続されている。フィルタ２２
の出力側は、乗算回路１８の別の入力側に接続されてい
る。相関器１４の直交相出力に対して、同様の回路構成
が設けられており、１ビット遅延回路２４、乗算回路２
６、フィルタ２８、および別の乗算回路３０がある。
【００１１】乗算回路１８、３０の出力側は、加算器３
２の各入力側に接続され、前記加算器３２の出力側は、
スイッチ３４の入力側と、別の１ビット遅延回路３６の
入力側とに接続され、前記遅延回路３６の出力側は乗算
回路３８の入力側に接続されている。乗算回路３８の出
力はコントローラ４０の第１入力側に供給される。スイ
ッチ３４の出力側は加算器４２の入力側に接続されてい
る。加算器４２はさらに、他のレイクフィンガ８、１０
内のスイッチ３４から別の２つの入力を受信する。加算
器４２の出力側は、１ビット遅延回路４４の入力側と、
差分復号回路４６の入力側とに接続され、前記差分復号
回路４６の出力側の線路４８に復調データが生成され
る。１ビット遅延回路４４の出力側は、ハードリミッタ
装置５０の入力側に接続され、前記装置５０の出力側
は、乗算回路２０、２６、３８の第２入力側に接続され
ている。乗算回路の出力側と対応する他の各レイクフィ
ンガ８、１０内の乗算回路３８の出力側は、それぞれコ
ントローラ４０の入力側に接続されている。前記コント
ローラは、各レイクフィンガに対して出力信号を生成
し、各レイクフィンガのスイッチ１２の動作を制御し、
さらにスイッチ３４の動作を制御する制御信号を出力す
る。
２の各入力側に接続され、前記加算器３２の出力側は、
スイッチ３４の入力側と、別の１ビット遅延回路３６の
入力側とに接続され、前記遅延回路３６の出力側は乗算
回路３８の入力側に接続されている。乗算回路３８の出
力はコントローラ４０の第１入力側に供給される。スイ
ッチ３４の出力側は加算器４２の入力側に接続されてい
る。加算器４２はさらに、他のレイクフィンガ８、１０
内のスイッチ３４から別の２つの入力を受信する。加算
器４２の出力側は、１ビット遅延回路４４の入力側と、
差分復号回路４６の入力側とに接続され、前記差分復号
回路４６の出力側の線路４８に復調データが生成され
る。１ビット遅延回路４４の出力側は、ハードリミッタ
装置５０の入力側に接続され、前記装置５０の出力側
は、乗算回路２０、２６、３８の第２入力側に接続され
ている。乗算回路の出力側と対応する他の各レイクフィ
ンガ８、１０内の乗算回路３８の出力側は、それぞれコ
ントローラ４０の入力側に接続されている。前記コント
ローラは、各レイクフィンガに対して出力信号を生成
し、各レイクフィンガのスイッチ１２の動作を制御し、
さらにスイッチ３４の動作を制御する制御信号を出力す
る。
【００１２】図１は、チャネル予測に対する判定方向を
用いるスペクトラム拡散通信用ＤＰＳＫ受信機の並列の
アーキテクチャを示す。前述のようにそれは３つのレイ
クフィンガ（つまりｎ＝３であり、最高で２つのレイク
フィンガが常時動作する）受信機を示しており、１０チ
ップ分の遅延広がりをカバーしている。複素シフトレジ
スタ２は遅延広がりの１０チップ分をカバーし、どのレ
イクフィンガ６、８、１０でも、これら１０チップ以内
の任意の遅延を選択することができる。
用いるスペクトラム拡散通信用ＤＰＳＫ受信機の並列の
アーキテクチャを示す。前述のようにそれは３つのレイ
クフィンガ（つまりｎ＝３であり、最高で２つのレイク
フィンガが常時動作する）受信機を示しており、１０チ
ップ分の遅延広がりをカバーしている。複素シフトレジ
スタ２は遅延広がりの１０チップ分をカバーし、どのレ
イクフィンガ６、８、１０でも、これら１０チップ以内
の任意の遅延を選択することができる。
【００１３】第１レイクフィンガ６の動作を考察する
と、その第１動作は、スイッチ１２により、選択された
遅延位置を相関回路１４の入力側に接続することであ
る。複数の選択可能な出力側を有するスイッチと一緒
に、各レイクフィンガに対する１つのシフトレジスタを
用いることは、単に図説する目的のためだけのものであ
る。たとえばより効果的なこの機能を実施する手段は、
ポインタを用いてメモリにアクセスすることである。
と、その第１動作は、スイッチ１２により、選択された
遅延位置を相関回路１４の入力側に接続することであ
る。複数の選択可能な出力側を有するスイッチと一緒
に、各レイクフィンガに対する１つのシフトレジスタを
用いることは、単に図説する目的のためだけのものであ
る。たとえばより効果的なこの機能を実施する手段は、
ポインタを用いてメモリにアクセスすることである。
【００１４】各レイクフィンガに対するスイッチの接点
の選択は、コントローラ４０の制御下にあり、このこと
は後で詳細に説明する。
の選択は、コントローラ４０の制御下にあり、このこと
は後で詳細に説明する。
【００１５】図１の信号相関器１４の後の動作は、基本
的に前述の特許明細書の説明のとおりである。前記相関
器１４の出力Ｉ、Ｑは、１ビット遅延回路１６、２４を
それぞれ介して乗算回路２０、２６に供給され、前記乗
算回路２０、２６は、前のシンボルに対し検出された変
調を除去する。信号は変調を除去された後、予測フィル
タ２２、２８に供給され、スイッチ１２により選択され
た遅延に対しての全体の予測値（複素経路上の振幅の予
測値）が出力される。この予測値は乗算回路１８、３０
に供給されて、加算器３２に供給される信号を位相調整
しかつ振幅の重み付けを行う。この時点で合成するのに
最適な信号成分を利用することができる。しかしその信
号成分は、信号強度が最低でない場合（つまりレイクフ
ィンガが現在サーチしていない場合）にのみ合成され
る。各レイクフィンガの１ビット遅延回路３６および乗
算回路３８から得られた情報に基づいて動作するコント
ローラ４０により、この決定は行われる。遅延回路３６
が１ビットの遅延を挿入することにより、選択された経
路の信号から乗算回路３８によって全体の変調を再度除
去することができる（今度は位相調整および振幅の重み
付けの後で変調を除去する）。各レイクフィンガに対し
て乗算回路３８の出力側でのレベルを比較することによ
り（コントローラ内で平均化処理の後で比較する）、信
号を出力側に供給するレイクフィンガと、より強い強度
のある経路を続けてサーチする役割を果たすレイクフィ
ンガとを割り当てることができる。
的に前述の特許明細書の説明のとおりである。前記相関
器１４の出力Ｉ、Ｑは、１ビット遅延回路１６、２４を
それぞれ介して乗算回路２０、２６に供給され、前記乗
算回路２０、２６は、前のシンボルに対し検出された変
調を除去する。信号は変調を除去された後、予測フィル
タ２２、２８に供給され、スイッチ１２により選択され
た遅延に対しての全体の予測値（複素経路上の振幅の予
測値）が出力される。この予測値は乗算回路１８、３０
に供給されて、加算器３２に供給される信号を位相調整
しかつ振幅の重み付けを行う。この時点で合成するのに
最適な信号成分を利用することができる。しかしその信
号成分は、信号強度が最低でない場合（つまりレイクフ
ィンガが現在サーチしていない場合）にのみ合成され
る。各レイクフィンガの１ビット遅延回路３６および乗
算回路３８から得られた情報に基づいて動作するコント
ローラ４０により、この決定は行われる。遅延回路３６
が１ビットの遅延を挿入することにより、選択された経
路の信号から乗算回路３８によって全体の変調を再度除
去することができる（今度は位相調整および振幅の重み
付けの後で変調を除去する）。各レイクフィンガに対し
て乗算回路３８の出力側でのレベルを比較することによ
り（コントローラ内で平均化処理の後で比較する）、信
号を出力側に供給するレイクフィンガと、より強い強度
のある経路を続けてサーチする役割を果たすレイクフィ
ンガとを割り当てることができる。
【００１６】次に図２と図３とを参照してコントローラ
を説明する。コントローラには３つの入線５２、５４、
５６があり、前記入線５２、５４、５６は、図１の各レ
イクフィンガの乗算回路３８の各出力信号を受信する。
前記信号は積分器５８、６０、６２を介して選択回路６
４の入力側にそれぞれ供給される。選択回路６４の出力
は直接レイクフィンガに供給され、各レイクフィンガの
スイッチ３４を制御する。前記出力はさらに、不一致検
出リゾルバ６６の入力側と、ＡＮＤゲート６８、７０、
７２の入力側とにそれぞれ供給される。不一致検出リゾ
ルバ６６は、ＯＲゲート７４の入力側に供給される出力
信号を生成し、前記ＯＲゲート７４の出力はＡＮＤゲー
ト６８、７０、７２の別の入力側にそれぞれ供給され
る。ＡＮＤゲート６８、７０、７２の出力側は、リング
カウンタ７４、７６、７８の入力側にそれぞれ接続さ
れ、前記リングカウンタ７４、７６、７８の出力は図１
の各レイクフィンガで用いられ、特定のレイクフィンガ
に対してスイッチ１２の位置を切り換える。リングカウ
ンタの出力はさらに、不一致検出リゾルバ６６の別の入
力側に供給される。不一致検出リゾルバ６６はクロック
イネーブル信号Ｃｋ３を受信し、前記信号Ｃｋ３はＯＲ
ゲート８０の入力側にも供給される。ＯＲゲート８０お
よびＯＲゲート７４は、クロック信号Ｃｋ２を受信し、
ＯＲゲート８０の出力は、積分器５８、６０、６２をリ
セットするためのクロック信号を出力する。
を説明する。コントローラには３つの入線５２、５４、
５６があり、前記入線５２、５４、５６は、図１の各レ
イクフィンガの乗算回路３８の各出力信号を受信する。
前記信号は積分器５８、６０、６２を介して選択回路６
４の入力側にそれぞれ供給される。選択回路６４の出力
は直接レイクフィンガに供給され、各レイクフィンガの
スイッチ３４を制御する。前記出力はさらに、不一致検
出リゾルバ６６の入力側と、ＡＮＤゲート６８、７０、
７２の入力側とにそれぞれ供給される。不一致検出リゾ
ルバ６６は、ＯＲゲート７４の入力側に供給される出力
信号を生成し、前記ＯＲゲート７４の出力はＡＮＤゲー
ト６８、７０、７２の別の入力側にそれぞれ供給され
る。ＡＮＤゲート６８、７０、７２の出力側は、リング
カウンタ７４、７６、７８の入力側にそれぞれ接続さ
れ、前記リングカウンタ７４、７６、７８の出力は図１
の各レイクフィンガで用いられ、特定のレイクフィンガ
に対してスイッチ１２の位置を切り換える。リングカウ
ンタの出力はさらに、不一致検出リゾルバ６６の別の入
力側に供給される。不一致検出リゾルバ６６はクロック
イネーブル信号Ｃｋ３を受信し、前記信号Ｃｋ３はＯＲ
ゲート８０の入力側にも供給される。ＯＲゲート８０お
よびＯＲゲート７４は、クロック信号Ｃｋ２を受信し、
ＯＲゲート８０の出力は、積分器５８、６０、６２をリ
セットするためのクロック信号を出力する。
【００１７】次に図３を参照してコントローラの動作を
説明する。
説明する。
【００１８】クロック信号Ｃｋ１がハイの間、選択回路
６４はイネーブルされる。このことによって積分器５
８、６０、６２により平均化された後で入力される測定
レベルを比較し、最低の測定レベルに対応する出線にハ
イレベルを供給する。他の全ての出力はローである。こ
れらの出力変化はラッチされているので、基本的に瞬時
に生じる（もっとも１つのビット期間内でで生じるもの
であるが）。その出力は各レイクフィンガのスイッチ３
４を直接制御する（線路のローレベルはスイッチの接点
を閉鎖させる）。このようにして最も弱い信号を除く全
てのレイクフィンガの出力が合成される。
６４はイネーブルされる。このことによって積分器５
８、６０、６２により平均化された後で入力される測定
レベルを比較し、最低の測定レベルに対応する出線にハ
イレベルを供給する。他の全ての出力はローである。こ
れらの出力変化はラッチされているので、基本的に瞬時
に生じる（もっとも１つのビット期間内でで生じるもの
であるが）。その出力は各レイクフィンガのスイッチ３
４を直接制御する（線路のローレベルはスイッチの接点
を閉鎖させる）。このようにして最も弱い信号を除く全
てのレイクフィンガの出力が合成される。
【００１９】次に、クロック信号Ｃｋ２がハイとなり、
関連するレイクフィンガに対して選択された経路に対応
するリングカウンタの入力側にパルスが生じる。このこ
とにより１チップ分の経路遅延シフトが生じる。リング
カウンタが用いられているので、サーチ遅延広がりの最
後に達した場合には、経路は始点に切り換えられる。こ
の動作は正確に実施され、その増分によりレイクフィン
ガの経路が、他のレイクフィンガの経路と同一の遅延に
されることはない。不一致検出リゾルバ６６はこのこと
を回避する役割を果たす。クロック信号Ｃｋ３がハイに
なると、不一致検出リゾルバ６６は、選択されたレイク
フィンガ（最も弱い信号のレイクフィンガ）を除く各レ
イクフィンガの計数値を、選択されたレイクフィンガの
ものと比較する。一致検出される度に不一致検出リゾル
バ６６は、全ての比較演算が終了するまでに、選択され
た経路に対するリングカウンタを増加させるパルスを送
出する。
関連するレイクフィンガに対して選択された経路に対応
するリングカウンタの入力側にパルスが生じる。このこ
とにより１チップ分の経路遅延シフトが生じる。リング
カウンタが用いられているので、サーチ遅延広がりの最
後に達した場合には、経路は始点に切り換えられる。こ
の動作は正確に実施され、その増分によりレイクフィン
ガの経路が、他のレイクフィンガの経路と同一の遅延に
されることはない。不一致検出リゾルバ６６はこのこと
を回避する役割を果たす。クロック信号Ｃｋ３がハイに
なると、不一致検出リゾルバ６６は、選択されたレイク
フィンガ（最も弱い信号のレイクフィンガ）を除く各レ
イクフィンガの計数値を、選択されたレイクフィンガの
ものと比較する。一致検出される度に不一致検出リゾル
バ６６は、全ての比較演算が終了するまでに、選択され
た経路に対するリングカウンタを増加させるパルスを送
出する。
【００２０】次に、サーチ機能を割り当てられたレイク
フィンガは、新しい位置を検査する。”有効測定期間”
と呼称する期間中に、新しい位置に対して新しく測定が
実施され（そしてその測定結果により他のレイクフィン
ガを更新する）、新しい更新に有効な測定レベルをマス
クする。クロック信号Ｃｋにより積分器５８、６０、６
２はリセットされ、次に新しい値を累積するので、その
測定値は完全に新しいものである。
フィンガは、新しい位置を検査する。”有効測定期間”
と呼称する期間中に、新しい位置に対して新しく測定が
実施され（そしてその測定結果により他のレイクフィン
ガを更新する）、新しい更新に有効な測定レベルをマス
クする。クロック信号Ｃｋにより積分器５８、６０、６
２はリセットされ、次に新しい値を累積するので、その
測定値は完全に新しいものである。
【００２１】そのプロセスは、同一のレイクフィンガで
繰り返され（遅延広がりにわたって１シフトステップ毎
にサーチする）、他のレイクフィンガの位置で測定され
た出力より強い出力の経路を測定するまで、現在レイク
フィンガ処理されている経路は無視される。このことが
生じた場合、他のレイクフィンガがサーチを開始し、今
までレイクフィンガ処理をしていたレイクフィンガの出
力は、図１の加算器４２に供給される。
繰り返され（遅延広がりにわたって１シフトステップ毎
にサーチする）、他のレイクフィンガの位置で測定され
た出力より強い出力の経路を測定するまで、現在レイク
フィンガ処理されている経路は無視される。このことが
生じた場合、他のレイクフィンガがサーチを開始し、今
までレイクフィンガ処理をしていたレイクフィンガの出
力は、図１の加算器４２に供給される。
【００２２】今までサーチしていたレイクフィンガが終
了したところから、新規にサーチするレイクフィンガが
サーチを継続すると、より効果的なサーチ機能を達成す
ることができる。新しくサーチするレイクフィンガに対
応するリングカウンタに、以前のサーチをしていたレイ
クフィンガに対応するリングカウンタの増加させる前の
内容をロードすることにより、このことを達成すること
ができる。このことを達成するための付属回路を当業者
に公知の方法で実現することができる。
了したところから、新規にサーチするレイクフィンガが
サーチを継続すると、より効果的なサーチ機能を達成す
ることができる。新しくサーチするレイクフィンガに対
応するリングカウンタに、以前のサーチをしていたレイ
クフィンガに対応するリングカウンタの増加させる前の
内容をロードすることにより、このことを達成すること
ができる。このことを達成するための付属回路を当業者
に公知の方法で実現することができる。
【００２３】２つ以上のレイクフィンガを同時にサーチ
させることもできる。たとえば各測定間隔の終わりにｐ
個のレイクフィンガにサーチさせる場合、そのサーチは
最低の実測エネルギから低い順にｐ個の実測エネルギを
持つｐ個のレイクフィンガに再割当てされる。サーチは
経路に対して相互に専有的なサーチパターンで進行す
る。このことを多くの方法で達成することができる。た
とえばリングカウンタを別々のモジュロｐのスタ−ト位
置からｐ個のステップを計数するように制限し、または
単一のステップを計数するが異なる範囲にわたって行わ
れるように制限することである。
させることもできる。たとえば各測定間隔の終わりにｐ
個のレイクフィンガにサーチさせる場合、そのサーチは
最低の実測エネルギから低い順にｐ個の実測エネルギを
持つｐ個のレイクフィンガに再割当てされる。サーチは
経路に対して相互に専有的なサーチパターンで進行す
る。このことを多くの方法で達成することができる。た
とえばリングカウンタを別々のモジュロｐのスタ−ト位
置からｐ個のステップを計数するように制限し、または
単一のステップを計数するが異なる範囲にわたって行わ
れるように制限することである。
【００２４】様々な数のサーチ用のレイクフィンガを割
り当てる機能により、適応能力の新しいレベルの可能性
が生じ、サ−チを受け持つレイクフィンガの数、および
レイクフィンガで処理するエネルギに対する残りのレイ
クフィンガの数は、チャネルの可変性に応じて変化す
る。したがってチャネルの急速な変化に対しては、チャ
ネルがゆっくりと変化する場合よりも、サーチ用の多く
のレイクフィンガが必要になる。さらにチャネルの急速
な変化に対しては、予測フィルタのフィルタ長を短くし
なければならず、その結果劣悪なチャネル予測値とな
り、合成の際の損失を増加させる。したがってチャネル
の急速な変化に対しては、多くのレイクフィンガの出力
を有効に合成することができず、それらのいくつかは処
理を止めてサーチ用に回される。
り当てる機能により、適応能力の新しいレベルの可能性
が生じ、サ−チを受け持つレイクフィンガの数、および
レイクフィンガで処理するエネルギに対する残りのレイ
クフィンガの数は、チャネルの可変性に応じて変化す
る。したがってチャネルの急速な変化に対しては、チャ
ネルがゆっくりと変化する場合よりも、サーチ用の多く
のレイクフィンガが必要になる。さらにチャネルの急速
な変化に対しては、予測フィルタのフィルタ長を短くし
なければならず、その結果劣悪なチャネル予測値とな
り、合成の際の損失を増加させる。したがってチャネル
の急速な変化に対しては、多くのレイクフィンガの出力
を有効に合成することができず、それらのいくつかは処
理を止めてサーチ用に回される。
【００２５】図４を参照すると、パイロット信号が伝送
される２相シフトキーイングの受信機のアーキテクチャ
が示されている。その回路は図１と酷似しており、同一
の素子には同一の参照番号が与えられている。図４と図
１の唯一の重要な違いは、判定方向回路がなく、パイロ
ット信号相関器８２が含まれていることである。パイロ
ット信号相関器８２は２つの出力信号、つまり同相信号
Ｉｐと直交相信号Ｑｐとをそれぞれ生成する。これらの
各信号はフィルタ回路８４、８６を通り、乗算回路８
８、９０に供給され、前記乗算器は各フィルタ回路８
４、８６の出力を効果的に２乗する。乗算回路８８、９
０の出力は加算器９２に供給され、前記加算器９２の出
力は、コントローラ４０に対する入力の１つとして用い
られる。
される２相シフトキーイングの受信機のアーキテクチャ
が示されている。その回路は図１と酷似しており、同一
の素子には同一の参照番号が与えられている。図４と図
１の唯一の重要な違いは、判定方向回路がなく、パイロ
ット信号相関器８２が含まれていることである。パイロ
ット信号相関器８２は２つの出力信号、つまり同相信号
Ｉｐと直交相信号Ｑｐとをそれぞれ生成する。これらの
各信号はフィルタ回路８４、８６を通り、乗算回路８
８、９０に供給され、前記乗算器は各フィルタ回路８
４、８６の出力を効果的に２乗する。乗算回路８８、９
０の出力は加算器９２に供給され、前記加算器９２の出
力は、コントローラ４０に対する入力の１つとして用い
られる。
【００２６】パイロット信号をチャネル予測値を得るの
に用いることができ、そのことにより良好な位相調整を
し、かつ占有的にレイクフィンガ処理される信号成分を
重み付けることができる。レイクフィンガ処理をするレ
イクフィンガとサーチをするレイクフィンガとを割り当
てるために、さらにパイロット信号を種々のレイクフィ
ンガの出力成分の相対電力を求めるのに用いることもで
きる。図４に示す制御ユニットの動作は、図１を参照し
て説明したものと全く同一である。
に用いることができ、そのことにより良好な位相調整を
し、かつ占有的にレイクフィンガ処理される信号成分を
重み付けることができる。レイクフィンガ処理をするレ
イクフィンガとサーチをするレイクフィンガとを割り当
てるために、さらにパイロット信号を種々のレイクフィ
ンガの出力成分の相対電力を求めるのに用いることもで
きる。図４に示す制御ユニットの動作は、図１を参照し
て説明したものと全く同一である。
【００２７】本発明の範囲を逸脱することなく受信機の
種々の製作が可能であることは、当業者に容易に理解で
きることである。
種々の製作が可能であることは、当業者に容易に理解で
きることである。
【００２８】
【発明の効果】本発明により、ｎ個のレイクフィンガを
有し、その内のｎ−１個を常時動作させることができ、
かつ固定局と移動無線ユニットとの間にディジタルの無
線リンクを提供する機器に用いられる装置を提供するこ
とができる。
有し、その内のｎ−１個を常時動作させることができ、
かつ固定局と移動無線ユニットとの間にディジタルの無
線リンクを提供する機器に用いられる装置を提供するこ
とができる。
【図１】基本となる差分位相シフトキーイング（ＤＰＳ
Ｋ）受信機のブロック図である。
Ｋ）受信機のブロック図である。
【図２】図１に示すコントローラのブロック図である。
【図３】図２に関するクロック信号のそれぞれのタイミ
ング図である。
ング図である。
【図４】基本となる差分位相シフトキーイング（ＤＰＳ
Ｋ）受信機の別のブロック図である。
Ｋ）受信機の別のブロック図である。
５８ 積分器 ６０ 積分器 ６２ 積分器 ６４ 選択回路 ６６ 不一致検出リゾルバ ７４ リングカウンタ ７６ リングカウンタ ７８ リングカウンタ
Claims (9)
- 【請求項１】 複数のレイクフィンガと、各レイクフィ
ンガの動作を制御する手段と、各レイクフィンガのエネ
ルギを検査する手段とを有し、前記各レイクフィンガの
動作を制御する手段により、１つのレイクフィンガが常
時（任意の所定の時間に）遅延広がりをサーチするよう
に制御され、前記各レイクフィンガのエネルギを検査す
る手段により、現在サーチ中のレイクフィンガより低い
エネルギが別のレイクフィンガに検出された場合はいつ
でも、低い方のエネルギを持つレイクフィンガはサーチ
機能を受け継ぎ、それまでサーチしていたレイクフィン
ガは活動的なレイクフィンガになることを特徴とする固
定局と移動無線ユニットとの間にディジタルの無線リン
クを提供する機器に用いられる装置。 - 【請求項２】 シフトレジスタが、ディジタルの複素ベ
ースバンド信号を受信し、前記シフトレジスタの各段
は、各レイクフィンガと並列に接続され、各レイクフィ
ガは、どのシフトレジスタの段からレイクフィンガに受
信すべきかを選択する手段と一緒に構成される請求項１
記載の装置。 - 【請求項３】 シフトレジスタの段を選択する手段は、
マルチウエイを有するスイッチを含む請求項２記載の装
置。 - 【請求項４】 シフトレジスタの段を選択する手段は、
メモリ用ポインタを用いるように構成されたメモリを含
む請求項２記載の装置。 - 【請求項５】 シフトレジスタの段を選択する手段は、
各レイクフィンガの出力を受信する手段と、最低の実測
の受信信号を選択する手段とを含むコントローラを有
し、レイクフィンガの出力側を制御するために各レイク
フィンガ内の別のスイッチを制御するのに用いられる請
求項１か４までのいずれか１項記載の装置。 - 【請求項６】 最低の実測レベルを選択する手段の出力
は、不一致検出リゾルバに制御される各リングカウンタ
の入力側に供給され、シフトレジスタの段を選択する手
段を制御するのに用いられる請求項５記載の装置。 - 【請求項７】 差分位相シフトキーイング用受信機を有
する請求項１から６までのいずれか１項記載の装置。 - 【請求項８】 パイロット信号を利用する２相シフトキ
ーイング用受信機を有する請求項１から６までのいずれ
か１項記載の装置。 - 【請求項９】 複数のレイクフィンガが、同時にサーチ
機能を実施する請求項１から８までのいずれか１項記載
の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9413268A GB2291567B (en) | 1994-07-01 | 1994-07-01 | Apparatus for use in equipment providing a digital radio link between a fixed and a mobile radio unit |
| GB9413268.5 | 1994-07-01 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0856384A true JPH0856384A (ja) | 1996-02-27 |
Family
ID=10757662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7166602A Pending JPH0856384A (ja) | 1994-07-01 | 1995-06-30 | 固定局と移動無線ユニットとの間にディジタルの無線リンクを提供する機器に用いられる装置 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0690588A3 (ja) |
| JP (1) | JPH0856384A (ja) |
| FI (1) | FI953230A (ja) |
| GB (1) | GB2291567B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6408039B1 (en) | 1998-03-11 | 2002-06-18 | Oki Electric Industry Co., Ltd. | Radio communication apparatus employing a rake receiver |
| US6515979B1 (en) | 1998-06-09 | 2003-02-04 | Nec Corporation | Baseband signal processor capable of dealing with multirate and multiuser communication with a small structure |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI943249A (fi) * | 1994-07-07 | 1996-01-08 | Nokia Mobile Phones Ltd | Menetelmä vastaanottimen ohjaamiseksi ja vastaanotin |
| FI100494B (fi) | 1995-11-20 | 1997-12-15 | Nokia Telecommunications Oy | Menetelmä vastaanottimen ohjaamiseksi ja vastaanotin |
| SE9600394L (sv) * | 1996-02-02 | 1997-03-17 | Ericsson Telefon Ab L M | Metod och anordning för spårning av signaler samt en RAKE- mottagare som utnyttjar sagda anordning |
| US5930288A (en) * | 1996-05-06 | 1999-07-27 | Motorola, Inc. | Time-shared lock indicator circuit and method for power control and traffic channel decoding in a radio receiver |
| US5903596A (en) * | 1996-05-16 | 1999-05-11 | Nakano; Takayuki | Spread spectrum demodulation unit |
| JP3105786B2 (ja) * | 1996-06-13 | 2000-11-06 | 松下電器産業株式会社 | 移動体通信受信機 |
| CA2210582C (en) * | 1996-07-24 | 2001-01-30 | Ntt Mobile Communications Network Inc. | Method and apparatus for receiving cdma radio communication |
| US6724738B1 (en) | 1997-02-27 | 2004-04-20 | Motorola Inc. | Method and apparatus for acquiring a pilot signal in a CDMA receiver |
| US6144649A (en) * | 1997-02-27 | 2000-11-07 | Motorola, Inc. | Method and apparatus for acquiring a pilot signal in a CDMA receiver |
| US6078611A (en) * | 1997-09-16 | 2000-06-20 | Motorola, Inc. | Rake receiver and finger management method for spread spectrum communication |
| US6639906B1 (en) * | 1997-12-09 | 2003-10-28 | Jeffrey A. Levin | Multichannel demodulator |
| FI106897B (fi) * | 1998-09-14 | 2001-04-30 | Nokia Networks Oy | RAKE-vastaanotin |
| US6363104B1 (en) * | 1998-10-02 | 2002-03-26 | Ericsson Inc. | Method and apparatus for interference cancellation in a rake receiver |
| US7184462B1 (en) | 1998-12-04 | 2007-02-27 | Telefonaktiebolaget L M Ericsson (Publ) | Method and apparatus for configuring a rake receiver |
| US6665282B1 (en) | 1998-12-04 | 2003-12-16 | Telefonaktiebolaget L M Ericsson (Publ) | Method and apparatus for configuring a RAKE receiver |
| FI982856A (fi) * | 1998-12-31 | 2000-07-01 | Nokia Networks Oy | Vastaanottomenetelmä ja vastaanotin |
| WO2001084734A2 (en) * | 2000-05-01 | 2001-11-08 | Telefonaktiebolaget L M Ericsson (Publ) | Matched filter and receiver for mobile radio communication system |
| US7653710B2 (en) | 2002-06-25 | 2010-01-26 | Qst Holdings, Llc. | Hardware task manager |
| US7249242B2 (en) | 2002-10-28 | 2007-07-24 | Nvidia Corporation | Input pipeline registers for a node in an adaptive computing engine |
| US7752419B1 (en) | 2001-03-22 | 2010-07-06 | Qst Holdings, Llc | Method and system for managing hardware resources to implement system functions using an adaptive computing architecture |
| US6836839B2 (en) | 2001-03-22 | 2004-12-28 | Quicksilver Technology, Inc. | Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements |
| US7962716B2 (en) | 2001-03-22 | 2011-06-14 | Qst Holdings, Inc. | Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements |
| US6577678B2 (en) | 2001-05-08 | 2003-06-10 | Quicksilver Technology | Method and system for reconfigurable channel coding |
| US6618434B2 (en) | 2001-05-31 | 2003-09-09 | Quicksilver Technology, Inc. | Adaptive, multimode rake receiver for dynamic search and multipath reception |
| US7046635B2 (en) | 2001-11-28 | 2006-05-16 | Quicksilver Technology, Inc. | System for authorizing functionality in adaptable hardware devices |
| US6986021B2 (en) | 2001-11-30 | 2006-01-10 | Quick Silver Technology, Inc. | Apparatus, method, system and executable module for configuration and operation of adaptive integrated circuitry having fixed, application specific computational elements |
| US8412915B2 (en) | 2001-11-30 | 2013-04-02 | Altera Corporation | Apparatus, system and method for configuration of adaptive integrated circuitry having heterogeneous computational elements |
| US7215701B2 (en) | 2001-12-12 | 2007-05-08 | Sharad Sambhwani | Low I/O bandwidth method and system for implementing detection and identification of scrambling codes |
| US7403981B2 (en) | 2002-01-04 | 2008-07-22 | Quicksilver Technology, Inc. | Apparatus and method for adaptive multimedia reception and transmission in communication environments |
| US7660984B1 (en) | 2003-05-13 | 2010-02-09 | Quicksilver Technology | Method and system for achieving individualized protected space in an operating system |
| US7328414B1 (en) | 2003-05-13 | 2008-02-05 | Qst Holdings, Llc | Method and system for creating and programming an adaptive computing engine |
| EP1372269A1 (en) * | 2002-06-12 | 2003-12-17 | Agilent Technologies, Inc. - a Delaware corporation - | Improved spread spectrum receiver rake |
| US8108656B2 (en) | 2002-08-29 | 2012-01-31 | Qst Holdings, Llc | Task definition for specifying resource requirements |
| US7937591B1 (en) | 2002-10-25 | 2011-05-03 | Qst Holdings, Llc | Method and system for providing a device which can be adapted on an ongoing basis |
| US8276135B2 (en) | 2002-11-07 | 2012-09-25 | Qst Holdings Llc | Profiling of software and circuit designs utilizing data operation analyses |
| US7225301B2 (en) | 2002-11-22 | 2007-05-29 | Quicksilver Technologies | External memory controller node |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5237586A (en) * | 1992-03-25 | 1993-08-17 | Ericsson-Ge Mobile Communications Holding, Inc. | Rake receiver with selective ray combining |
| US5233626A (en) * | 1992-05-11 | 1993-08-03 | Space Systems/Loral Inc. | Repeater diversity spread spectrum communication system |
| US5305349A (en) * | 1993-04-29 | 1994-04-19 | Ericsson Ge Mobile Communications Inc. | Quantized coherent rake receiver |
-
1994
- 1994-07-01 GB GB9413268A patent/GB2291567B/en not_active Expired - Fee Related
-
1995
- 1995-06-14 EP EP95109206A patent/EP0690588A3/en not_active Withdrawn
- 1995-06-29 FI FI953230A patent/FI953230A/fi unknown
- 1995-06-30 JP JP7166602A patent/JPH0856384A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6408039B1 (en) | 1998-03-11 | 2002-06-18 | Oki Electric Industry Co., Ltd. | Radio communication apparatus employing a rake receiver |
| US6515979B1 (en) | 1998-06-09 | 2003-02-04 | Nec Corporation | Baseband signal processor capable of dealing with multirate and multiuser communication with a small structure |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2291567A (en) | 1996-01-24 |
| EP0690588A2 (en) | 1996-01-03 |
| EP0690588A3 (en) | 2000-03-22 |
| GB2291567B (en) | 1999-02-24 |
| FI953230A (fi) | 1996-01-02 |
| GB9413268D0 (en) | 1994-08-24 |
| FI953230A0 (fi) | 1995-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0856384A (ja) | 固定局と移動無線ユニットとの間にディジタルの無線リンクを提供する機器に用いられる装置 | |
| US5627855A (en) | Programmable two-part matched filter for spread spectrum | |
| US5081643A (en) | Spread spectrum multipath receiver apparatus and method | |
| JP4112632B2 (ja) | 固定分割率および可変拡散コード長を利用する多重率直接シーケンスアーキテクチュア | |
| KR100347655B1 (ko) | 다중신호를수신할수있는시스템에서의복조엘리먼트할당방법 | |
| US6212223B1 (en) | Demodulation and correlation for spread spectrum communications | |
| US20020018518A1 (en) | Generic finger architecture for spread spectrum applications | |
| EA000728B1 (ru) | Архитектура многоканального приемника для демодулятора мобильной станции, используемого в системе связи множественного доступа с кодовым разделением каналов | |
| US5764688A (en) | Apparatus for use in equipment providing a digital radio link between a fixed and a mobile radio unit | |
| JP2000082973A (ja) | パスサーチ装置及び該装置を用いたｃｄｍａ受信機 | |
| JP3307217B2 (ja) | スペクトラム拡散通信方式における受信装置 | |
| US6813262B1 (en) | Synchronization tracking device and method in code division multiple access receiver | |
| KR100307006B1 (ko) | 핑거 회로에 할당된 수신 타이밍 간의 근접 타이밍 관계를 검출할 수 있는 ｃｄｍａ 수신기 | |
| JP3163817B2 (ja) | 符号分割多元接続受信機及び周波数誤差検出器 | |
| JP3452855B2 (ja) | データ受信装置 | |
| JP3029389B2 (ja) | レイク方式の復調装置 | |
| JPH06197090A (ja) | データ送受信装置 | |
| JPH11205190A (ja) | マッチドフィルタおよびｃｄｍａ受信機 | |
| JP2537520B2 (ja) | 符号分割多元接続装置 | |
| KR100251731B1 (ko) | 다수의 검출기를 사용한 포착장치 및 방법 | |
| JPH0918446A (ja) | 同期追従回路 | |
| JPH0730515A (ja) | 直接拡散スペクトル拡散通信装置 | |
| KR0145625B1 (ko) | 확산 스펙트럼 수신기 | |
| JP2002204190A (ja) | スペクトル拡散通信におけるアンテナ選択ダイバーシチ方法 | |
| JPH10126322A (ja) | 通信方法及び装置並びにダイバーシチ制御方法及び装置並びに記憶媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050602 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051028 |