JPH0855145A - Method and device for semiconductor process simulation - Google Patents
Method and device for semiconductor process simulationInfo
- Publication number
- JPH0855145A JPH0855145A JP18571294A JP18571294A JPH0855145A JP H0855145 A JPH0855145 A JP H0855145A JP 18571294 A JP18571294 A JP 18571294A JP 18571294 A JP18571294 A JP 18571294A JP H0855145 A JPH0855145 A JP H0855145A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon oxide
- film thickness
- simulation
- process simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/30—Computing systems specially adapted for manufacturing
Landscapes
- Formation Of Insulating Films (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体プロセスシミュ
レーション方法及びそれを行うための半導体プロセスシ
ミュレーション装置に関し、特に酸化膜形成シミュレー
ション方法及び酸化膜形成シミュレーション装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor process simulation method and a semiconductor process simulation apparatus for carrying out the method, and more particularly to an oxide film formation simulation method and an oxide film formation simulation apparatus.
【０００２】[0002]
【従来の技術】半導体デバイスの製作工程は数百にもの
ぼると言われており、一つの設計の妥当性を実際に製作
して検証しようとするのは時間の面でも費用の面でも能
率が悪い。そこで、製作した時の半導体デバイスの特性
の予測をコンピュータによる模擬実験で予測するシミュ
レーションが広く行われている。2. Description of the Related Art It is said that there are several hundreds of semiconductor device manufacturing processes, and it is not efficient in terms of time and cost to actually manufacture and verify the validity of one design. bad. Therefore, a simulation for predicting the characteristics of the semiconductor device at the time of manufacturing by a simulation experiment by a computer is widely performed.
【０００３】図５は半導体のシミュレーション方法を説
明する図である。図示のように、半導体のシミュレーシ
ョン方法は大きくは２つの部分に分けられる。第１の部
分は製造工程のプロセス条件に従ってどのような構造の
素子が形成されるかをシミュレーションするプロセスシ
ミュレーション２１であり、プロセスシミュレーション
２１によって得られたデータをデバイス構造データと称
する。第２の部分は、プロセスシミュレーション２１で
得られたデバイス構造データに従って特性をシミュレー
ションするデバイスシミュレーション２３である。デバ
イスシミュレーション２３で実際の素子の特性を正確に
シミュレーションできるようにするためには、プロセス
シミュレーション２１で生成されるデバイス構造データ
２２が実際の素子の構造に正確に一致していることが必
要である。FIG. 5 is a diagram for explaining a semiconductor simulation method. As shown in the figure, the semiconductor simulation method is roughly divided into two parts. The first part is a process simulation 21 for simulating what kind of structure an element is formed according to the process conditions of the manufacturing process, and the data obtained by the process simulation 21 is referred to as device structure data. The second part is a device simulation 23 that simulates characteristics according to the device structure data obtained by the process simulation 21. In order to enable the device simulation 23 to accurately simulate the characteristics of the actual device, the device structure data 22 generated in the process simulation 21 must exactly match the structure of the actual device. .
【０００４】近年の半導体デバイスの微細化に伴いゲー
ト酸化膜はますます薄くなり、シリコン酸化膜形成を半
導体プロセスシミュレーションにより正確に計算するこ
とはますます難しくなりつつあり、実際にシミュレーシ
ョンにより得られた酸化膜の膜厚が現実のデバイス、す
なわち構造データの酸化膜厚と一致しないという問題が
生じている。上記のように、半導体プロセスシミュレー
ションにより得られるデバイス構造データは、デバイス
シミュレーションにより電気特性を計算するための入力
データとして用いることが要求されており、より正確な
デバイスシミュレーションを行うためには、ゲート酸化
膜厚を現実の酸化膜厚に合わせることを初めとして、よ
り現実に近いデバイス構造を用いることが必要とされて
いる。With the recent miniaturization of semiconductor devices, the gate oxide film has become thinner and thinner, and it is becoming more and more difficult to accurately calculate the silicon oxide film formation by a semiconductor process simulation. There is a problem that the film thickness of the oxide film does not match the actual device, that is, the oxide film thickness of the structural data. As described above, the device structure data obtained by the semiconductor process simulation is required to be used as input data for calculating the electrical characteristics by the device simulation, and in order to perform a more accurate device simulation, the gate oxidation is required. There is a need to use a more realistic device structure, including adjusting the film thickness to the actual oxide film thickness.
【０００５】従来のシリコン酸化膜形成アルゴリズムで
は、シリコン酸化膜厚を現実のデバイスの酸化膜厚にあ
わせるために、熱酸化の替わりに、ＣＶＤにより現実の
デバイスと同じ膜厚だけシリコン酸化膜を形成した後、
実際のプロセスと同じ時間の熱処理を加える（熱処理は
不純物の拡散に対して大きな影響を及ぼすため、安易に
省略することができない。）等の代替方法が便宜上とら
れてきた。In the conventional silicon oxide film forming algorithm, in order to match the silicon oxide film thickness with the oxide film thickness of an actual device, instead of thermal oxidation, a silicon oxide film having the same film thickness as that of the actual device is formed by CVD. After doing
Alternative methods such as adding a heat treatment for the same time as the actual process (the heat treatment has a great influence on the diffusion of impurities and cannot be easily omitted) have been taken for convenience.
【０００６】ところが、この方法だとシリコン酸化膜と
シリコン基板との界面の正確な位置やシリコン基板中の
不純物拡散が酸化から受ける影響（例えば、不純物の酸
化増速拡散と呼ばれる現象）等を計算することができな
かった。However, with this method, the exact position of the interface between the silicon oxide film and the silicon substrate and the effect of the oxidation on the diffusion of impurities in the silicon substrate (for example, a phenomenon called oxidation enhanced diffusion of impurities) are calculated. I couldn't.
【０００７】[0007]
【発明が解決しようとする課題】従って、上記の便宜的
な代替方法を用いた半導体プロセスシミュレーションの
結果として得られたデバイス構造データを用いたデバイ
スシミュレーションによる電気特性計算は、シリコン酸
化膜とシリコン基板との界面の位置やシリコン基板中の
不純物分布が現実のものとかけ離れているデバイス構造
に基づいて行われているという欠点があった。Therefore, the electrical characteristics calculation by the device simulation using the device structure data obtained as a result of the semiconductor process simulation using the convenient alternative method described above is performed by the silicon oxide film and the silicon substrate. There is a drawback in that the position of the interface with and the distribution of impurities in the silicon substrate are based on a device structure that is far from the actual one.
【０００８】図６は上記の便宜的な代替方法を用いた半
導体プロセスシミュレーションを行った結果におけるシ
リコン基板中の不純物（ボロン）濃度分布の例であり、
図７はその結果を基づいてデバイスシミュレーションを
行った結果得られた電流電圧特性を現実のデバイスの測
定に基づく電流電圧特性と共にプロットしたものであ
る。図７において、実線が実測値を、破線がシミュレー
ション結果を示し、それぞれ基板電圧を０Ｖと−３．０
Ｖに設定した時のデータである。図７をみると、基板電
圧を−３．０Ｖに設定した時にシミュレーション結果と
測定結果があまり一致していないことがわかる。このよ
うに、現状の熱酸化の替わりに、ＣＶＤにより現実のデ
バイスと同じ膜厚だけシリコン酸化膜を形成した後、実
際のプロセスと同じ時間の熱処理を加える便宜的な代替
方法ではデバイスの特性を十分に正確に予測できないと
いう問題がある。FIG. 6 shows an example of the impurity (boron) concentration distribution in the silicon substrate as a result of the semiconductor process simulation using the convenient alternative method described above.
FIG. 7 is a plot of the current-voltage characteristics obtained as a result of the device simulation based on the results, together with the current-voltage characteristics based on the actual measurement of the device. In FIG. 7, the solid line shows the measured value and the broken line shows the simulation result, and the substrate voltage is 0 V and −3.0, respectively.
This is the data when set to V. It can be seen from FIG. 7 that the simulation results and the measurement results do not substantially match when the substrate voltage is set to −3.0V. As described above, in place of the current thermal oxidation, after forming a silicon oxide film by CVD to the same film thickness as the actual device, a convenient alternative method in which heat treatment is performed for the same time as the actual process is performed to change the device characteristics. There is a problem that it cannot be predicted sufficiently accurately.
【０００９】本発明の目的は、デバイスの電気特性をデ
バイスシミュレーションによりできるだけ正確に計算す
るための基礎となるプロセスシミュレーション結果とし
てのデバイス構造データを、できるだけ現実のデバイス
構造に近い形で提供するためのシリコン酸化膜厚シミュ
レーションアルゴリズムを提供することを目的とする。An object of the present invention is to provide device structure data as a result of a process simulation, which is a basis for calculating electrical characteristics of a device by device simulation as accurately as possible, in a form as close as possible to an actual device structure. It is an object to provide a silicon oxide film thickness simulation algorithm.
【００１０】[0010]
【課題を解決するための手段】本発明のシリコン酸化膜
形成シミュレーション方法は、デバイスシミュレーショ
ンを行うためのデバイス構造データを生成する方法であ
って、プロセス条件に従ってシリコン酸化膜を形成する
製作工程と、形成されたシリコン酸化膜厚を検出する検
出工程と、プロセス条件に従って酸化計算アルゴリズム
を実行するプロセスシミュレーション工程と、検出した
シリコン酸化膜厚とプロセスシミュレーション工程で計
算したシリコン酸化膜厚とを比較する比較工程と、比較
結果に従って計算したシリコン酸化膜厚が検出したシリ
コン酸化膜厚に一致するようにプロセスシミュレーショ
ン工程の酸化膜成長速度を変更する酸化膜成長速度変更
工程とを備え、計算したシリコン酸化膜厚が検出したシ
リコン酸化膜厚に一致するまで、プロセスシミュレーシ
ョン工程と、比較工程と、酸化レート変更工程とを繰り
返すことを特徴とする。A silicon oxide film formation simulation method of the present invention is a method for generating device structure data for performing device simulation, and includes a manufacturing step of forming a silicon oxide film according to process conditions, Comparison to compare the detection process to detect the formed silicon oxide film thickness, the process simulation process to execute the oxidation calculation algorithm according to the process conditions, and the detected silicon oxide film thickness and the silicon oxide film thickness calculated in the process simulation process. And a step of changing the oxide film growth rate in the process simulation step so that the silicon oxide film thickness calculated according to the comparison result matches the detected silicon oxide film thickness. The thickness of the detected silicon oxide film thickness Until match, to a process simulation step, and repeating the comparing step, the oxidation rate change step.
【００１１】図１は本発明のシリコン酸化膜形成シミュ
レーション装置の基本構成を示す図である。本発明のシ
リコン酸化膜形成シミュレーション装置は、デバイスシ
ミュレーションを行うためのデバイス構造データを生成
する装置であって、図１に示すように、プロセス条件に
従ってシリコン酸化膜を形成するプロセス実行手段１１
と、形成されたシリコン酸化膜厚を検出する膜厚検出手
段１２と、プロセス条件に従って酸化計算アルゴリズム
を実行するプロセスシミュレーション手段１３と、検出
したシリコン酸化膜厚と前記プロセスシミュレーション
手段で計算したシリコン酸化膜厚とを比較する比較手段
１４と、比較結果に従って計算したシリコン酸化膜厚が
検出したシリコン酸化膜厚に一致するように前記プロセ
スシミュレーション手段１３の酸化膜成長速度を変更す
る酸化膜成長速度変更手段１５とを備え、計算したシリ
コン酸化膜厚が検出したシリコン酸化膜厚に一致するま
で、酸化膜成長速度を変更することを特徴とする。FIG. 1 is a diagram showing the basic configuration of a silicon oxide film formation simulation apparatus according to the present invention. The silicon oxide film formation simulation apparatus of the present invention is an apparatus for generating device structure data for performing device simulation, and as shown in FIG. 1, process execution means 11 for forming a silicon oxide film according to process conditions.
A film thickness detecting means 12 for detecting the formed silicon oxide film thickness, a process simulation means 13 for executing an oxidation calculation algorithm according to process conditions, a detected silicon oxide film thickness and a silicon oxide film calculated by the process simulation means. Comparing means 14 for comparing the film thickness with the oxide film growth rate for changing the oxide film growth rate of the process simulation means 13 so that the silicon oxide film thickness calculated according to the comparison result matches the detected silicon oxide film thickness. And a means 15 for changing the oxide film growth rate until the calculated silicon oxide film thickness matches the detected silicon oxide film thickness.
【００１２】[0012]
【作用】プロセスシミュレーションにおいて、同一のプ
ロセス条件下で酸化膜成長速度を変更すると物理モデル
の計算により得られるシリコン酸化膜厚が変化する。こ
の計算により得られるシリコン酸化膜厚が、同一のプロ
セス条件下で実際に製作したシリコン酸化膜の厚さに一
致するようにプロセスシミュレーションの酸化膜成長速
度を変更し、再度プロセスシミュレーションを行って得
られたデバイス構造データに従ってデバイスシミュレー
ションを行うことにより得られた（電気）特性は、実際
の特性に非常によく一致することを発見した。In the process simulation, if the oxide film growth rate is changed under the same process conditions, the silicon oxide film thickness obtained by calculation of the physical model changes. Change the oxide film growth rate in the process simulation so that the silicon oxide film thickness obtained by this calculation matches the thickness of the silicon oxide film actually manufactured under the same process conditions, and obtain it by performing the process simulation again. It was found that the (electrical) characteristics obtained by performing the device simulation according to the obtained device structure data match the actual characteristics very well.
【００１３】これは、上記のＣＶＤにより現実のデバイ
スと同じ膜厚だけシリコン酸化膜を形成した後、実際の
プロセスと同じ時間の熱処理を加える従来の方法では不
純物の酸化増速拡散をあまり考慮していなかったが、本
発明の方法及び装置では、酸化増速拡散を無視すること
なしにシリコン酸化膜の膜厚を現実のデバイスの酸化膜
厚に合わせることが可能になるためと思われる。This is because the conventional method in which a silicon oxide film having the same film thickness as that of an actual device is formed by the above-mentioned CVD and then a heat treatment for the same time as that of the actual process is performed takes into consideration the oxidation enhanced diffusion of impurities. Although not, it seems that the method and apparatus of the present invention make it possible to adjust the film thickness of the silicon oxide film to the actual oxide film thickness of the device without ignoring the oxidation enhanced diffusion.
【００１４】例えば、ＭＯＳトランジスタの閾値電圧Ｖ
thは次の式に従って算出される。For example, the threshold voltage V of the MOS transistor
th is calculated according to the following formula.
【００１５】[0015]
【数１】 [Equation 1]
【００１６】上記の式において、ＮA は基板不純物濃度
を示すが、ＣＶＤによりシリコン酸化膜を形成した後熱
処理を加える従来の方法では、この基板不純物濃度ＮA
が実際の値と一致しないために実際に製作したデバイス
とＶthの値が一致しない。これに対して、本発明の方法
及び装置では、酸化増速拡散を考慮することになるた
め、プロセスシミュレーションの結果得られた基板不純
物濃度ＮA が実際の値とより一致するため、デバイスシ
ミュレーションの結果から得られたＶthの値と、実際の
デバイスのＶthとが一致する。In the above equation, N A represents the substrate impurity concentration, but in the conventional method of applying a heat treatment after forming a silicon oxide film by CVD, this substrate impurity concentration N A is used.
Does not match the actual value, the value of V th does not match the value of the actually manufactured device. On the other hand, in the method and apparatus of the present invention, since the oxidation enhanced diffusion is taken into consideration, the substrate impurity concentration N A obtained as a result of the process simulation is more consistent with the actual value. The value of V th obtained from the result matches the V th of the actual device.
【００１７】[0017]
【実施例】プロセス・デバイスシミュレーション装置は
コンピュータによって実現され、その基本的なアルゴリ
ズムは公知である。このアルゴリズムは非常に複雑で、
本発明には直接関係しないのでここでは説明を省略す
る。図２は本発明の実施例におけるプロセスを示すフロ
ーチャートである。以下、このフローチャートに従って
本発明の実施例を説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS A process / device simulation apparatus is realized by a computer, and its basic algorithm is known. This algorithm is very complex,
Since it is not directly related to the present invention, its explanation is omitted here. FIG. 2 is a flowchart showing the process in the embodiment of the present invention. An embodiment of the present invention will be described below according to this flowchart.
【００１８】ステップ１０１は酸化条件の入力、あるい
はプログラム上での酸化条件の読み込み等、実際の酸化
条件を参照する工程である。酸化プロセスには、酸化時
間、酸化温度、酸素分圧等の種々の条件が関係してお
り、これらの条件が入力される。ステップ１０１の後
は、実際にデバイスを製作して実際の酸化膜厚を検出す
る系統と、シミュレーションの系に別れる。ステップ１
０２は実際にデバイスを製作するために酸化プロセスを
実行する工程であり、ステップ１０３はそのようにして
製作された実際のデバイスの酸化膜厚を検出する工程で
ある。ステップ１０２及び１０３の工程では、従来の製
造装置及び酸化膜厚測定装置が使用される。Step 101 is a step of referring to actual oxidation conditions such as input of oxidation conditions or reading of oxidation conditions on a program. Various conditions such as oxidation time, oxidation temperature, and oxygen partial pressure are related to the oxidation process, and these conditions are input. After step 101, a system for actually manufacturing a device and detecting an actual oxide film thickness is divided into a system for simulation. Step 1
02 is a step of actually performing an oxidation process for manufacturing a device, and step 103 is a step of detecting an oxide film thickness of an actual device manufactured in this way. In the process of steps 102 and 103, a conventional manufacturing apparatus and an oxide film thickness measuring apparatus are used.
【００１９】ステップ１０４は酸化プロセスシミュレー
ションを実行する工程であり、組み込まれている物理モ
デルに基づいて酸化計算を行う。ステップ１０５はステ
ップ１０４での酸化計算により得られた酸化膜厚の計算
値を出力する。ステップ１０６は、ステップ１０３で得
られた実際に製作したデバイスの酸化膜厚の検出値と、
ステップ１０５で得られた酸化膜厚の計算値を比較する
工程である。ステップ１０７では２つの酸化膜厚の値が
一致するか判定する。一致しない場合には、ステップ１
０８で酸化プロセスシミュレーションの酸化膜成長速度
を変更してステップ１０４に戻り、酸化膜厚の計算値が
酸化膜厚の検出値に一致するまでステップ１０４から１
０７を繰り返す。上記のように、酸化プロセスには各種
の条件が関係しているが、本実施例では実測値との差に
応じて酸化膜成長のみを変更する。一致した時には、ス
テップ１０９に進み、デバイス構造データを出力して終
了する。Step 104 is a step for executing the oxidation process simulation, and the oxidation calculation is performed based on the incorporated physical model. In step 105, the calculated value of the oxide film thickness obtained by the oxidation calculation in step 104 is output. In step 106, the detected value of the oxide film thickness of the actually manufactured device obtained in step 103,
This is a step of comparing the calculated values of the oxide film thickness obtained in step 105. In step 107, it is determined whether the two oxide film thickness values match. If not, step 1
In step 08, the oxide film growth rate in the oxidation process simulation is changed, and the process returns to step 104. From step 104 to step 1 until the calculated oxide film thickness matches the detected oxide film thickness.
07 is repeated. As described above, various conditions are involved in the oxidation process, but in this embodiment, only the oxide film growth is changed according to the difference from the actually measured value. When they match, the process proceeds to step 109, the device structure data is output, and the process ends.
【００２０】図３は、実施例で酸化膜厚が一致するよう
に酸化膜成長速度を変更した場合に得られた酸化膜のボ
ロン濃度分布であり、図６のグラフと同じ製作条件での
計算値である。図４は図３のシミュレーション結果に基
づいてデバイスシミュレーションを行った結果得られた
電流電圧特性を、実測値と共にプロットしたものであ
る。FIG. 3 shows the boron concentration distribution of the oxide film obtained when the oxide film growth rate was changed so that the oxide film thicknesses were the same in the example, and was calculated under the same manufacturing conditions as the graph of FIG. It is a value. FIG. 4 is a plot of the current-voltage characteristics obtained as a result of performing the device simulation based on the simulation result of FIG. 3 together with the actually measured values.
【００２１】図３と図６を比較すると、本実施例におい
ては、酸化増速拡散の効果がより考慮されていることが
わかる。また、図４と図７を比較して明らかなように、
本実施例では、シミュレーション結果がより実測値に一
致している。Comparing FIG. 3 with FIG. 6, it can be seen that the effect of oxidation enhanced diffusion is taken into consideration more in this embodiment. Also, as is clear from comparing FIGS. 4 and 7,
In this embodiment, the simulation result is more in agreement with the actual measurement value.
【００２２】[0022]
【発明の効果】以上説明したように、本発明によれば、
半導体デバイスシミュレーションの入力データとして必
要とされるデバイス構造データにおいて、酸化膜成長速
度を変更してシリコン酸化膜の膜厚が現実のデバイスの
シリコン酸化膜厚と一致するまで繰り返し酸化計算を行
うために、シリコン酸化膜の膜厚が正確に現実のデバイ
スと一致し、酸化計算の際に不純物の拡散モデルを有効
に採り入れているためにシリコン基板中の不純物分布が
現実のデバイスに近くなるという効果を奏する。As described above, according to the present invention,
In the device structure data required as input data for semiconductor device simulation, to change the oxide film growth rate and repeatedly perform oxidation calculation until the silicon oxide film thickness matches the actual device silicon oxide film thickness. , The thickness of the silicon oxide film is exactly the same as that of the actual device, and the impurity diffusion model is effectively adopted during the oxidation calculation, so the effect that the impurity distribution in the silicon substrate becomes closer to that of the actual device is obtained. Play.
【００２３】従って、半導体プロセスシミュレーション
の結果を基にして行われるデバイスシミュレーションの
信頼性が向上する。Therefore, the reliability of the device simulation performed based on the result of the semiconductor process simulation is improved.
【図１】本発明の半導体プロセスシミュレーション装置
の原理構成図である。FIG. 1 is a principle configuration diagram of a semiconductor process simulation apparatus of the present invention.
【図２】実施例のプロセスを示すフローチャートを示す
図である。FIG. 2 shows a flow chart showing the process of an embodiment.
【図３】実施例で得られた酸化膜のボロン濃度分布を示
す図である。FIG. 3 is a diagram showing a boron concentration distribution in an oxide film obtained in an example.
【図４】実施例でのデバイスシミュレーションの結果と
実測値を示す図である。FIG. 4 is a diagram showing a result of device simulation and an actual measurement value in an example.
【図５】半導体のシミュレーションの基本構成を示す図
である。FIG. 5 is a diagram showing a basic configuration of a semiconductor simulation.
【図６】従来のプロセスシミュレーションの結果得られ
た酸化膜のボロン濃度分布を示す図である。FIG. 6 is a diagram showing a boron concentration distribution in an oxide film obtained as a result of a conventional process simulation.
【図７】従来のプロセスシミュレーションの結果に基づ
いて行ったデバイスシミュレーションの結果と実測値を
示す図である。FIG. 7 is a diagram showing a result of a device simulation performed based on a result of a conventional process simulation and an actually measured value.
１１…プロセス実行手段 １２…膜厚検出手段 １３…プロセスシミュレーション手段 １４…比較手段 １５…酸化膜成長速度変更手段 11 ... Process execution means 12 ... Film thickness detection means 13 ... Process simulation means 14 ... Comparison means 15 ... Oxide film growth rate changing means
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/31 Ｂ 21/316 Ｚ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI technical display location H01L 21/31 B 21/316 Z
Claims (2)
デバイス構造データを生成する半導体プロセスシミュレ
ーション方法であって、 プロセス条件に従って実際のシリコン酸化膜を形成する
製作工程と、 該製作工程で形成されたシリコン酸化膜厚を検出する検
出工程と、 プロセス条件に従って酸化計算アルゴリズムを実行する
プロセスシミュレーション工程と、 前記検出工程で検出した実際のシリコン酸化膜厚と前記
プロセスシミュレーション工程で計算したシリコン酸化
膜厚とを比較する比較工程と、 比較結果に従って計算したシリコン酸化膜厚が検出した
シリコン酸化膜厚に一致するように前記プロセスシミュ
レーション工程の酸化膜成長速度を変更する酸化膜成長
速度変更工程とを備え、 計算したシリコン酸化膜厚が検出したシリコン酸化膜厚
に一致するまで、前記プロセスシミュレーション工程
と、比較工程と、酸化膜成長速度変更工程とを繰り返す
ことを特徴とする半導体プロセスシミュレーション方
法。1. A semiconductor process simulation method for generating device structure data for performing device simulation, comprising a manufacturing step of forming an actual silicon oxide film according to process conditions, and a silicon oxide film formed by the manufacturing step. The detection step of detecting the thickness, the process simulation step of executing the oxidation calculation algorithm according to the process conditions, and the actual silicon oxide film thickness detected in the detection step and the silicon oxide film thickness calculated in the process simulation step are compared. The method includes a comparison step and an oxide film growth rate changing step for changing the oxide film growth rate in the process simulation step so that the silicon oxide film thickness calculated according to the comparison result matches the detected silicon oxide film thickness. Siri detected by oxide film thickness A semiconductor process simulation method characterized in that the process simulation step, the comparison step, and the oxide film growth rate changing step are repeated until the conoxide film thickness is matched.
デバイス構造データを生成する半導体プロセスシミュレ
ーション装置であって、 プロセス条件に従って実際のシリコン酸化膜を形成する
プロセス実行手段と、 形成されたシリコン酸化膜厚を検出する膜厚検出手段
と、 プロセス条件に従って酸化計算アルゴリズムを実行する
プロセスシミュレーション手段と、 検出したシリコン酸化膜厚と前記プロセスシミュレーシ
ョン手段で計算したシリコン酸化膜厚とを比較する比較
手段と、 比較結果に従って計算したシリコン酸化膜厚が検出した
シリコン酸化膜厚に一致するように前記プロセスシミュ
レーション手段の酸化膜成長速度を変更する酸化膜成長
速度変更手段とを備え、 計算したシリコン酸化膜厚が検出したシリコン酸化膜厚
に一致するまで、酸化膜成長速度を変更することを特徴
とするシリコン酸化膜形成シミュレーション装置。2. A semiconductor process simulation device for generating device structure data for performing device simulation, comprising a process execution means for forming an actual silicon oxide film according to process conditions, and detecting the formed silicon oxide film thickness. Film thickness detection means, process simulation means for executing an oxidation calculation algorithm according to process conditions, comparison means for comparing the detected silicon oxide film thickness with the silicon oxide film thickness calculated by the process simulation means, and according to the comparison result. An oxide film growth rate changing means for changing the oxide film growth rate of the process simulation means so that the calculated silicon oxide film thickness corresponds to the detected silicon oxide film thickness, and the calculated silicon oxide film thickness Match the oxide film thickness Until then, a silicon oxide film formation simulation device characterized by changing the oxide film growth rate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18571294A JPH0855145A (en) | 1994-08-08 | 1994-08-08 | Method and device for semiconductor process simulation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18571294A JPH0855145A (en) | 1994-08-08 | 1994-08-08 | Method and device for semiconductor process simulation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0855145A true JPH0855145A (en) | 1996-02-27 |
Family
ID=16175538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18571294A Withdrawn JPH0855145A (en) | 1994-08-08 | 1994-08-08 | Method and device for semiconductor process simulation |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0855145A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0875847A2 (en) * | 1997-04-24 | 1998-11-04 | Nec Corporation | Process simulation method for calculating a surface oxidant concentration in oxidation process |
| EP0919940A2 (en) * | 1997-11-28 | 1999-06-02 | Nec Corporation | Computer simulation method of silicon oxidation |
| WO2001097267A1 (en) * | 2000-06-16 | 2001-12-20 | Matsushita Electric Industrial Co., Ltd. | Structure evaluating method, method for manufacturing semiconductor devices, and recording medium |
| JP2003092265A (en) * | 2001-09-18 | 2003-03-28 | Mitsubishi Heavy Ind Ltd | Method of identifying film structure of thin-film polycrystal |
| JP2003524701A (en) * | 1998-03-03 | 2003-08-19 | ラム リサーチ コーポレイション | Method and apparatus for predicting a surface profile from a plasma process |
| US6865513B2 (en) | 2001-03-23 | 2005-03-08 | Kabushiki Kaisha Toshiba | Method for predicting life of rotary machine and determining repair timing of rotary machine |
| US7082346B2 (en) | 2001-10-11 | 2006-07-25 | Kabushiki Kaisha Toshiba | Semiconductor manufacturing apparatus and semiconductor device manufacturing method |
| US7413914B2 (en) | 2001-03-30 | 2008-08-19 | Kabushiki Kaisha Toshiba | Method and apparatus for manufacturing semiconductor device, method and apparatus for controlling the same, and method and apparatus for simulating manufacturing process of semiconductor device |
| CN113410126A (en) * | 2021-06-18 | 2021-09-17 | 上海华虹宏力半导体制造有限公司 | Method and system for automatically regulating thickness of silicon oxide film in thermal oxidation process |
-
1994
- 1994-08-08 JP JP18571294A patent/JPH0855145A/en not_active Withdrawn
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0875847A3 (en) * | 1997-04-24 | 2000-03-01 | Nec Corporation | Process simulation method for calculating a surface oxidant concentration in oxidation process |
| EP0875847A2 (en) * | 1997-04-24 | 1998-11-04 | Nec Corporation | Process simulation method for calculating a surface oxidant concentration in oxidation process |
| EP0919940A2 (en) * | 1997-11-28 | 1999-06-02 | Nec Corporation | Computer simulation method of silicon oxidation |
| EP0919940A3 (en) * | 1997-11-28 | 2000-03-01 | Nec Corporation | Computer simulation method of silicon oxidation |
| JP2010282636A (en) * | 1998-03-03 | 2010-12-16 | Lam Res Corp | Method and apparatus for predicting plasma-process surface profile |
| JP4641619B2 (en) * | 1998-03-03 | 2011-03-02 | ラム リサーチ コーポレイション | Method and apparatus for predicting surface profile by plasma process |
| JP2003524701A (en) * | 1998-03-03 | 2003-08-19 | ラム リサーチ コーポレイション | Method and apparatus for predicting a surface profile from a plasma process |
| WO2001097267A1 (en) * | 2000-06-16 | 2001-12-20 | Matsushita Electric Industrial Co., Ltd. | Structure evaluating method, method for manufacturing semiconductor devices, and recording medium |
| US6720587B2 (en) | 2000-06-16 | 2004-04-13 | Matsushita Electric Industrial Co., Ltd. | Structure evaluation method, method for manufacturing semiconductor devices, and recording medium |
| US6865513B2 (en) | 2001-03-23 | 2005-03-08 | Kabushiki Kaisha Toshiba | Method for predicting life of rotary machine and determining repair timing of rotary machine |
| US6944572B2 (en) | 2001-03-23 | 2005-09-13 | Kabushiki Kaisha Toshiba | Apparatus for predicting life of rotary machine and equipment using the same |
| US7413914B2 (en) | 2001-03-30 | 2008-08-19 | Kabushiki Kaisha Toshiba | Method and apparatus for manufacturing semiconductor device, method and apparatus for controlling the same, and method and apparatus for simulating manufacturing process of semiconductor device |
| JP2003092265A (en) * | 2001-09-18 | 2003-03-28 | Mitsubishi Heavy Ind Ltd | Method of identifying film structure of thin-film polycrystal |
| US7082346B2 (en) | 2001-10-11 | 2006-07-25 | Kabushiki Kaisha Toshiba | Semiconductor manufacturing apparatus and semiconductor device manufacturing method |
| CN113410126A (en) * | 2021-06-18 | 2021-09-17 | 上海华虹宏力半导体制造有限公司 | Method and system for automatically regulating thickness of silicon oxide film in thermal oxidation process |
| CN113410126B (en) * | 2021-06-18 | 2024-03-08 | 上海华虹宏力半导体制造有限公司 | Method and system for automatically regulating thickness of silicon oxide film in thermal oxidation process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7240308B2 (en) | Simulation method for semiconductor circuit device and simulator for semiconductor circuit device | |
| JPH0855145A (en) | Method and device for semiconductor process simulation | |
| US6728937B2 (en) | Circuit simulation device for predicting the dispersion of circuit characteristics and the electric characteristics | |
| WO2000077834A2 (en) | Modelling electrical characteristics of thin film transistors | |
| US20100114543A1 (en) | Simulation method for transistor unsuitable for existing model | |
| JP3223869B2 (en) | Determination method of impurity concentration | |
| US8271254B2 (en) | Simulation model of BT instability of transistor | |
| JP3409841B2 (en) | Profile extraction method | |
| WO2012081158A1 (en) | Circuit simulation method and semiconductor integrated circuit | |
| JP3420102B2 (en) | Model parameter extraction method | |
| US8185369B2 (en) | Method and apparatus for characterizing properties of electronic devices depending on device parameters | |
| US20110238393A1 (en) | Spice model parameter output apparatus and method, and recording medium | |
| KR20000034525A (en) | Lithography method for fabrication of semiconductor device | |
| JP2005340340A (en) | Semiconductor simulation apparatus and method therefor | |
| JP3340535B2 (en) | Semiconductor property measurement system | |
| JPH10303192A (en) | Method of process simulation | |
| JPH06295950A (en) | Wiring evaluating method for semiconductor device | |
| JPH1056167A (en) | Semiconductor simulation method | |
| JPH06283458A (en) | Method and equipment for simulation | |
| JPH1022502A (en) | Method and equipment for estimating impurity distribution, and method and equipment for manufacturing semiconductor | |
| JP3653813B2 (en) | Simulation method | |
| JP2655125B2 (en) | Device simulation method | |
| JPH06216381A (en) | Device parameter extractor | |
| CN116930711A (en) | Layout structure for describing performance characteristics of device, manufacturing and testing method | |
| JPH09246269A (en) | Simulation evaluation method for semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011106 |