JPH083772B2 - Clock signal supply device for microcomputer system - Google Patents

Clock signal supply device for microcomputer system

Info

Publication number
JPH083772B2
JPH083772B2 JP63052653A JP5265388A JPH083772B2 JP H083772 B2 JPH083772 B2 JP H083772B2 JP 63052653 A JP63052653 A JP 63052653A JP 5265388 A JP5265388 A JP 5265388A JP H083772 B2 JPH083772 B2 JP H083772B2
Authority
JP
Japan
Prior art keywords
clock signal
signal
clock
backup
generating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63052653A
Other languages
Japanese (ja)
Other versions
JPH01228006A (en
Inventor
邦彦 松森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63052653A priority Critical patent/JPH083772B2/en
Publication of JPH01228006A publication Critical patent/JPH01228006A/en
Publication of JPH083772B2 publication Critical patent/JPH083772B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)
  • Dram (AREA)

Description

【発明の詳細な説明】 〔概要〕 マイクロコンピュータシステムのクロック信号供給装
置に係り、特にマイクロコンピュータシステムの各機能
ブロックに所定のタイミングのクロック信号を供給する
ことができるマイクロコンピュータシステムのクロック
信号供給装置に関し、 構成が単純で、マイクロプロセッサに入力するクロッ
ク信号の周波数を可変とすることができると共にバック
アップ用の電源を効率的に使用することができるように
することを目的とし、 マイクロコンピュータシステムのクロック信号供給装
置を、一定周波数の信号を発生する一の発振器と、この
発振器の発振信号に基づいてマイクロコンピュータシス
テムの各機能ブロックに所定のクロック信号を発生する
複数のクロック信号発生手段とから構成する。
The present invention relates to a clock signal supply device for a microcomputer system, and more particularly to a clock signal supply device for a microcomputer system capable of supplying a clock signal at a predetermined timing to each functional block of the microcomputer system. Concerning the above, the configuration is simple, the frequency of the clock signal input to the microprocessor can be made variable, and the backup power supply can be used efficiently. The signal supply device comprises one oscillator for generating a signal of a constant frequency, and a plurality of clock signal generating means for generating a predetermined clock signal for each functional block of the microcomputer system based on the oscillation signal of the oscillator. .

〔産業上の利用分野〕[Industrial applications]

本発明はマイクロコンピュータシステムのクロック信
号供給装置に係り、特にマイクロコンピュータシステム
の各機能ブロックに所定のタイミングのクロックパルス
を供給することができるマイクロコンピュータシステム
のクロック信号供給装置に関するものである。
The present invention relates to a clock signal supply device for a microcomputer system, and more particularly to a clock signal supply device for a microcomputer system capable of supplying a clock pulse with a predetermined timing to each functional block of the microcomputer system.

〔従来の技術〕[Conventional technology]

一般に、第3図に示すようにマイクロプロセッサ5、
シリアル回線制御部6及びダイナミックRAM7のバックア
ップ機能8等の機能ブロックをバス9で結合したマイク
ロコンピュータシステム10において、これらの各機能ブ
ロックの作動の基本となるクロック信号は、各機能ブロ
ック毎に発振器11,12,13を設けて夫々の必要な周波数の
クロック信号を得るようにしている。ここで第3図にお
いて、14はダイナミックRAMバックアップ用のリフレシ
ュタイミング生成部、15はマイクロプロセッサ5駆動用
のクロックジェネレータ、16はシリアル回線制御部6用
のクロックジェネレータを示している。
Generally, as shown in FIG.
In a microcomputer system 10 in which functional blocks such as a serial line controller 6 and a backup function 8 of a dynamic RAM 7 are connected by a bus 9, a clock signal which is the basis of the operation of each functional block is an oscillator 11 for each functional block. , 12, 13 are provided to obtain clock signals of respective required frequencies. Here, in FIG. 3, 14 is a refresh timing generation unit for dynamic RAM backup, 15 is a clock generator for driving the microprocessor 5, and 16 is a clock generator for the serial line control unit 6.

この例においては各機能ブロック毎に発振器11,12,13
とクロックジェネレータ15,16又はバックアップ用リフ
レッシュタイミング生成部14とを設け、各機能ブロック
に最適な周波数のクロック信号を発生するようにしてい
る。
In this example, oscillators 11, 12, 13 are provided for each functional block.
And the clock generators 15 and 16 or the backup refresh timing generator 14 are provided to generate a clock signal having an optimum frequency for each functional block.

例えばマイクロプロセッサ5には高周波数、例えば通
常の場合は2MHzのクロック信号を採用し、この周波数は
ソフトウエア開発ツールにより可変なものとしている、
またシリアル回線制御部6には回線への情報伝送速度に
より規格で定められた周波数のクロック信号を、また、
ダイナミックRAM7のバックアップ用のリフレッシュタイ
ミングは、バックアップ用のバッテリーが最も長持ちす
るように発振周波数を選択するようにしている。
For example, the microprocessor 5 adopts a clock signal of high frequency, for example, 2 MHz in the normal case, and this frequency is variable by the software development tool.
Further, the serial line control unit 6 receives a clock signal of a frequency defined by the standard according to the information transmission speed to the line,
The refresh timing for the backup of the dynamic RAM 7 is set so that the oscillation frequency is selected so that the backup battery has the longest life.

〔発明が解決しようとする課題〕[Problems to be Solved by the Invention]

ところで上述したマイクロコンピュータシステムのク
ロック信号供給装置においては各機能ブロックに対応し
て発振器を設けるようにしているから部品点数が増加し
てコストが嵩むという問題がある。これに対応して、例
えば第4図に示すように、一台の発振器21からの信号に
基づいて一台のクロックジェネレータ20から各機能ブロ
ックのクロック信号を供給することも考えられるが、こ
のような方法ではマイクロプロセッサに供給するクロッ
ク信号の周波数を可変とすることが難しかったり、ダイ
ナミックRAMのバックアップ時にバックアップに不必要
な部分にまでバックアップ用の電力を供給しなければな
らず、バックアップ用の電源の効率的な使用を行なうこ
とができないという問題がある。
By the way, in the above-described clock signal supply device of the microcomputer system, since the oscillator is provided corresponding to each functional block, there is a problem that the number of parts increases and the cost increases. In response to this, for example, as shown in FIG. 4, it is conceivable to supply the clock signal of each functional block from one clock generator 20 based on the signal from one oscillator 21. It is difficult to change the frequency of the clock signal supplied to the microprocessor by various methods, and when backing up the dynamic RAM, it is necessary to supply power for backup to even unnecessary parts for backup, and the power supply for backup There is a problem that it is not possible to use efficiently.

そこで本発明は構成が単純で、マイクロプロセッサに
入力するクロック信号の周波数を可変とすることができ
ると共にバックアップ用の電源を効率的に使用すること
ができるマイクロコンピュータシステムのクロック信号
の供給装置を提供することを目的とする。
Therefore, the present invention provides a clock signal supply device for a microcomputer system, which has a simple structure and is capable of varying the frequency of a clock signal input to a microprocessor and efficiently using a backup power supply. The purpose is to do.

〔課題を解決するための手段〕[Means for solving the problem]

本発明において上記の課題を解決するための手段は、
一定周波数の信号を発生する一の発振器1と、この発振
器1の発振信号に基づいて所定のクロック信号を発生す
る複数のクロック信号発生装置3-1〜3-mとからなり、マ
イクロプロセッサ29及びダイナミックRAM24を含んだ機
能ブロックに、上記クロック信号発生装置のうちの所定
のクロック信号発生装置からのクロック信号を発生する
マイクロコンピュータシステム2のクロック信号供給装
置であって、上記マイクロプロセッサ29にクロック信号
を発生するクロック信号発生器は、上記発振器1からの
信号、または、外部発振器からの信号を選択する選択手
段と、この選択された信号に基づいてマイクロプロセッ
サ用クロック信号を発生するシステムクロックジェネレ
ータ28とを備え、上記ダイナミックRAM24にクロック信
号を発生するクロック信号発生器は、上記発振器1から
の信号に基づいてバックアップ用リフレッシュ信号を発
生するバックアップ用リフレッシュ信号生成部22と、こ
のバックアップ用リフレッシュ信号、または、上記マイ
クロプロセッサクロック信号に基づくダイナミックRAM
制御クロック信号を選択して発生するセレクタ23とを備
え、上記発振器1、上記バックアップ用リフレッシュタ
イミング信号生成手段22、セレクタ23、及び、ダイナミ
ックRAM24をバックアップ電源で作動できるものとした
マイクロコンピュータシステムのクロック信号供給装置
である。
Means for solving the above problems in the present invention,
It is composed of one oscillator 1 for generating a signal of a constant frequency and a plurality of clock signal generators 3 -1 to 3 -m for generating a predetermined clock signal based on the oscillation signal of the oscillator 1. A clock signal supply device of a microcomputer system 2 for generating a clock signal from a predetermined clock signal generator of the clock signal generators in a functional block including a dynamic RAM 24, wherein the clock signal is supplied to the microprocessor 29. A clock signal generator for generating a signal is a selecting means for selecting a signal from the oscillator 1 or a signal from an external oscillator, and a system clock generator 28 for generating a microprocessor clock signal based on the selected signal. And a clock signal for generating a clock signal in the dynamic RAM 24. The generator includes a backup refresh signal generator 22 that generates a backup refresh signal based on the signal from the oscillator 1, and a dynamic RAM based on the backup refresh signal or the microprocessor clock signal.
A clock for a microcomputer system which is provided with a selector 23 for selecting and generating a control clock signal, and in which the oscillator 1, the backup refresh timing signal generating means 22, the selector 23, and the dynamic RAM 24 can be operated by a backup power supply. It is a signal supply device.

〔作用〕[Action]

本発明によれば、発振器は1台となり構造は単純とな
ってコストが嵩むことはなくなる。クロック信号発生手
段が各機能ブロックに合致したクロック信号を発生する
から、ダイナミックRAMのバックアップ時にはこのバッ
クアップに直接関係する個所のみ電力を供給すれば足り
るから、バックアップ用の電源を効率良く使用すること
ができる。また、選択手段で発振器からの信号または外
部発振器からの信号選択して入力することができるの
で、マイクロプロセッサには任意の周波数のクロック信
号を入力することができる。
According to the present invention, the number of oscillators is one, and the structure is simple and the cost is not increased. Since the clock signal generator generates a clock signal that matches each functional block, it is sufficient to supply power only to the points directly related to this backup when backing up the dynamic RAM, so the backup power supply can be used efficiently. it can. Further, since the signal from the oscillator or the signal from the external oscillator can be selected and input by the selecting means, the clock signal of any frequency can be input to the microprocessor.

〔実施例〕〔Example〕

以下本発明に係るマイクロコンピュータシステムのク
ロック信号供給装置の実施例を図面に基づいて説明す
る。第2図は本発明に係るマイクロコンピュータシステ
ムのクロック信号供給装置の実施例を示すものである。
本実施例においてクロック信号供給装置は第2図に示す
ような構成を有する。同図において20は周波数15.9744M
Hzの信号を発信する発振器としての水晶発振器、21はク
ロックドライバ、22はバックアップ用リフレッシュタイ
ミング信号を発生するバックアップ用リフレッシュ信号
生成部、23は主電源の停電時には上記のバックアップ用
リフレッシュ信号を、また主電源使用時には通常のタイ
ミング信号を選択して出力するセレクタ、24はダイナミ
ックRAMを示している。そしてこれらの機能ブロック
(一点鎖線で囲い符号25で示した)のみにバックアップ
用電力を供給するようにしている。また、同図において
26はシリアル回線制御部27に上記の水晶発振器20の信号
を26分の1分周して回線制御用クロック信号(614.4KH
z)を発生する制御用クロックジェネレータ、更に28は
マイクロプロセッサ29及びシステムに上記の水晶発振器
20からの信号を8分の1に分周してシステムクロック信
号(1.9968MHz≒2MHz)を発生するシステムクロックジ
ェネレータ、30は上述したシステムクロックジェネレー
タ28からのシステムクロック信号からダイナミックRAM
制御タイミング信号を発生するダイナミックRAM制御信
号生成部、31はシステムクロックジェネレータ28に任意
の周波数の外部信号を供給するための外部信号供給端子
を示している。
An embodiment of a clock signal supply device for a microcomputer system according to the present invention will be described below with reference to the drawings. FIG. 2 shows an embodiment of the clock signal supply device of the microcomputer system according to the present invention.
In this embodiment, the clock signal supply device has a structure as shown in FIG. In the figure, 20 is a frequency of 15.9744M.
A crystal oscillator as an oscillator for transmitting a Hz signal, 21 is a clock driver, 22 is a backup refresh signal generator that generates a backup refresh timing signal, and 23 is the backup refresh signal described above when the main power supply fails, and A selector 24 selects and outputs a normal timing signal when the main power supply is used, and 24 represents a dynamic RAM. The backup power is supplied only to these functional blocks (enclosed by a chain line and indicated by reference numeral 25). In addition, in the figure
26 is a line control clock signal (614.4KH) which is obtained by dividing the signal of the crystal oscillator 20 by 1/26 into the serial line control unit 27.
z) control clock generator, further 28 is a microprocessor 29 and the above-mentioned crystal oscillator in the system.
A system clock generator that generates a system clock signal (1.9968MHz ≈ 2MHz) by dividing the signal from 20 into 1/8, 30 is a dynamic RAM from the system clock signal from the system clock generator 28 described above.
A dynamic RAM control signal generation unit 31 for generating a control timing signal, 31 indicates an external signal supply terminal for supplying an external signal of an arbitrary frequency to the system clock generator 28.

このようなマイクロコンピュータシステムのクロック
信号供給装置において、主電源を使用している通常時に
おいて、水晶発振器20には主電源から電源が供給され信
号が発せられる。これにより回線制御用クロックジェネ
レータ26及びシステムクロクジェネレータ28は夫々回線
制御用クロック信号及びシステムクロック信号を発生す
る。またダイナミックRAM制御タイミング信号生成部30
からダイナミックRAM制御用のタイミング信号が発せら
れる。
In such a clock signal supply device for a microcomputer system, during normal use of the main power supply, the crystal oscillator 20 is supplied with power from the main power supply and emits a signal. As a result, the line control clock generator 26 and the system clock generator 28 generate line control clock signals and system clock signals, respectively. Also, the dynamic RAM control timing signal generator 30
A timing signal for dynamic RAM control is issued from.

この場合においてはセレクタ23は、このダイナミック
RAM制御タイミング信号を選択してダイナミックRAMはこ
の信号によって制御される。
In this case, the selector 23
The RAM control timing signal is selected and the dynamic RAM is controlled by this signal.

このように主電源を使用している状態において、ソフ
トウエア開発ツールを使用するに際して、使用するソフ
トウエア開発ツールの仕様に合わせたクロックサイクル
でマイクロプロセッサ29を駆動するためシステムクロッ
クジェネレータ31に所望の周波数の外部信号を外部入力
端子31から入力することができる。
When the software development tool is used in the state where the main power supply is used as described above, the system clock generator 31 is desired to drive the microprocessor 29 in the clock cycle according to the specifications of the software development tool to be used. An external signal of frequency can be input from the external input terminal 31.

また、主電源が停電状態となったとき、上述したバッ
テリ電源が供給される部分(第3図において一点鎖線で
囲い符号25を付した)のみ、即ち水晶発振器20、クロッ
クドライバ21、バックアップ用リフレッシュタイミング
生成部22、セレクタ23及びダイナミックRAM24にはバッ
クアップ用の電力が供給されるから、水晶発振器20から
の信号に基づいてバックアップ用リフレッシュタイミン
グ生成部22はバックアップ用リフレッシュタイミング信
号を出力する。このリフレッシュタイミング信号のタイ
ミングは使用するバッテリの消費電力が最小となるよう
にすることが好ましい。また、上記のセレクタ23はこの
バックアップ用リフレッシュタイミング信号を選択して
ダイナミックRAM24に出力するから、ダイナミックRAM24
は停電時においてもリフレッシュを実行することがで
き、格納しているプログラム及びデータを確保すること
ができる。またバックアップ用のバッテリーの電力はダ
イナミックRAMのリフレッシュに不必要な個所には供給
されないから、バックアップ用のバッテリーを効率良く
使用することができる。
Further, when the main power source is in a power failure state, only the above-mentioned portion to which the battery power source is supplied (indicated by the dashed line 25 in FIG. 3), that is, the crystal oscillator 20, the clock driver 21, the backup refresh Since the backup power is supplied to the timing generation unit 22, the selector 23 and the dynamic RAM 24, the backup refresh timing generation unit 22 outputs the backup refresh timing signal based on the signal from the crystal oscillator 20. It is preferable that the timing of this refresh timing signal is set so that the power consumption of the battery used is minimized. Further, the selector 23 selects the backup refresh timing signal and outputs it to the dynamic RAM 24.
Can execute refresh even in the event of power failure and can secure the stored programs and data. In addition, since the power of the backup battery is not supplied to locations unnecessary for refreshing the dynamic RAM, the backup battery can be used efficiently.

従って、本実施例に係るマイクロコンピュータシステ
ムのクロック信号供給装置によれば、水晶発振器を一台
としてその構成を単純なものとしたからコスト上昇を防
止することができるほか、マイクロプロセッサに任意の
周波数の外部信号を入力することができるから、プログ
ラム作成ツールを使用するに際してそのプログラム作成
ツールの仕様に合わせたクロックタイミングでマイクロ
プロセッサを駆動することができる。また本実施例によ
れば、バックアップ用リフレッシュタイミング生成部に
おいて生成されるリフレッシュタイミング信号のタイミ
ングをバックアップ用電力の消費率が最小となるように
することができ、またダイナミックRAMのリフレッシュ
に関係ない部分への電力の供給は行なわれないからバッ
クアップ用電源を効率良く使用することができる。
Therefore, according to the clock signal supply device of the microcomputer system according to the present embodiment, it is possible to prevent the cost increase because the crystal oscillator is one and the configuration is simple, and the microprocessor is provided with an arbitrary frequency. Since it is possible to input the external signal, the microprocessor can be driven at the clock timing according to the specifications of the program creation tool when the program creation tool is used. Further, according to the present embodiment, the timing of the refresh timing signal generated in the backup refresh timing generation section can be set so that the power consumption rate of the backup power can be minimized, and the portion not related to the refresh of the dynamic RAM can be performed. Since no power is supplied to the backup power source, the backup power source can be used efficiently.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明によれば、マイクロコン
ピュータシステムのクロック供給装置をバックアップす
べき個所を切り離してバックアップ用電源を供給できる
ようにするとともに、マイクロプロセッサに外部からの
クロック信号を供給できるようにしたから、構成を単純
なものとすることができ、コストの上昇を防止すること
ができるほか、バックアップシステムの省電力化を図る
ことができ、またマイクロプロセッサに任意の周波数の
クロック信号を入力することができるようになり、クロ
ックマージンテストを実行しやすくなるほか使用するソ
フトウエア開発ツールに合わせたクロックタイミングで
マイクロプロセッサを駆動でき、どのようなソフトウエ
ア開発ツールでも使用することができるという効果を奏
する。
As described above, according to the present invention, the power supply for backup can be supplied by separating the portion of the clock supply device of the microcomputer system to be backed up, and the clock signal from the outside can be supplied to the microprocessor. Therefore, the configuration can be simplified, the cost can be prevented from rising, the power consumption of the backup system can be saved, and the clock signal of any frequency can be input to the microprocessor. This makes it easier to perform a clock margin test, and the microprocessor can be driven at the clock timing that matches the software development tool used, so that any software development tool can be used. Play.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の原理図、第2図本発明に係るマイクロ
コンピュータシステムのクロック信号供給装置の実施例
を示すブロック図、第3図及び第4図は従来のクロック
信号供給装置を示すブロック図である。 1…発振器 2…マイクロコンピュータシステム 2-1〜2-n…機能ブロック 3-1〜3-m…クロック信号発生手段
FIG. 1 is a principle diagram of the present invention, FIG. 2 is a block diagram showing an embodiment of a clock signal supply device of a microcomputer system according to the present invention, and FIGS. 3 and 4 are blocks showing a conventional clock signal supply device. It is a figure. 1 ... Oscillator 2 ... Microcomputer system 2 -1 to 2 -n ... Functional block 3 -1 to 3 -m ... Clock signal generating means

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】一定周波数の信号を発生する一の発振器
(1)と、この発振器(1)の発振信号に基づいて所定
のクロック信号を発生する複数のクロック信号発生装置
(3-1〜3-m)とからなり、 マイクロプロセッサ(29)及びダイナミックRAM(24)
を含んだ機能ブロックに、上記クロック信号発生装置の
うちの所定のクロック信号発生装置からのクロック信号
を発生するマイクロコンピュータシステム(2)のクロ
ック信号供給装置であって、 上記マイクロプロセッサ(29)にクロック信号を発生す
るクロック信号発生器は、上記発振器(1)からの信
号、または、外部発振器からの信号を選択する選択手段
と、この選択された信号に基づいてマイクロプロセッサ
用クロック信号を発生するシステムクロックジェネレー
タ(28)とを備え、 上記ダイナミックRAM(24)にクロック信号を発生する
クロック信号発生器は、上記発振器(1)からの信号に
基づいてバックアップ用リフレッシュ信号を発生するバ
ックアップ用リフレッシュ信号生成部(22)と、このバ
ックアップ用リフレッシュ信号、または、上記マイクロ
プロセッサクロック信号に基づくダイナミックRAM制御
クロック信号を選択して発生するセレクタ(23)とを備
え、 上記発振器(1)、上記バックアップ用リフレッシュタ
イミング信号生成手段(22)、セレクタ(23)、及び、
ダイナミックRAM(24)をバックアップ電源で作動でき
るものとしたマイクロコンピュータシステムのクロック
信号供給装置。
1. An oscillator (1) for generating a signal of a constant frequency, and a plurality of clock signal generators (3 -1 to 3) for generating a predetermined clock signal based on the oscillation signal of the oscillator (1). -m ) with a microprocessor (29) and dynamic RAM (24)
A clock signal supply device of a microcomputer system (2) for generating a clock signal from a predetermined clock signal generator of the clock signal generators in a functional block including: A clock signal generator for generating a clock signal selects a signal from the oscillator (1) or a signal from an external oscillator, and a microprocessor clock signal based on the selected signal. A clock signal generator including a system clock generator (28) for generating a clock signal for the dynamic RAM (24) is a backup refresh signal for generating a backup refresh signal based on a signal from the oscillator (1). Generator (22) and this backup refresh signal Or a selector (23) for selecting and generating a dynamic RAM control clock signal based on the microprocessor clock signal, the oscillator (1), the backup refresh timing signal generating means (22), and the selector (23). ),as well as,
A clock signal supply device for a microcomputer system in which the dynamic RAM (24) can be operated by a backup power supply.
JP63052653A 1988-03-08 1988-03-08 Clock signal supply device for microcomputer system Expired - Fee Related JPH083772B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63052653A JPH083772B2 (en) 1988-03-08 1988-03-08 Clock signal supply device for microcomputer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63052653A JPH083772B2 (en) 1988-03-08 1988-03-08 Clock signal supply device for microcomputer system

Publications (2)

Publication Number Publication Date
JPH01228006A JPH01228006A (en) 1989-09-12
JPH083772B2 true JPH083772B2 (en) 1996-01-17

Family

ID=12920816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63052653A Expired - Fee Related JPH083772B2 (en) 1988-03-08 1988-03-08 Clock signal supply device for microcomputer system

Country Status (1)

Country Link
JP (1) JPH083772B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6804791B2 (en) 1990-03-23 2004-10-12 Matsushita Electric Industrial Co., Ltd. Data processing apparatus
DE69123770T2 (en) 1990-03-23 1997-06-19 Matsushita Electric Ind Co Ltd Handheld data processing device with reduced power consumption
US11429133B2 (en) 2017-03-24 2022-08-30 Huawei Technologies Co., Ltd. Mobile terminal

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55960A (en) * 1978-06-20 1980-01-07 Fujitsu Ltd Clock distributor
JPS5680759A (en) * 1979-12-06 1981-07-02 Casio Comput Co Ltd Control system for plural central processors

Also Published As

Publication number Publication date
JPH01228006A (en) 1989-09-12

Similar Documents

Publication Publication Date Title
US5183041A (en) Transcutaneous electric nerve stimulator
JP2825103B2 (en) Implantable heart device
JPH083772B2 (en) Clock signal supply device for microcomputer system
JPH0325046A (en) Control device for network in vehicle
KR100292948B1 (en) Ultra low frequency pillow
US20170192393A1 (en) Pointer driving motor unit and control method of pointer driving motor unit
JPH05303444A (en) Clock signal feeder
JPS6333806B2 (en)
JPH08272478A (en) Clock controller
JP2001117546A (en) Display device
JPH06119780A (en) Semiconductor memory
JPH09146896A (en) Multi-cpu controller
JPH11143574A (en) Clock generation circuit and clock generation method
JP2688750B2 (en) Pachinko machine control device
JPH11186899A (en) Clock generating circuit and clock generating method
JPH04171516A (en) Reset circuit
JPH049336B2 (en)
JPH07129272A (en) Clock speed control circuit
JPH0628015B2 (en) Clock switching circuit
SU1553125A1 (en) Device for reflexotherapy
JPS62279418A (en) Power source application system
JPS6398300A (en) Remote control transmitter
JPH025133A (en) Variable operation speed type computer system
JPH0327624A (en) Rectangular wave signal generating circuit
JPS60238854A (en) Alarm buzzer driving circuit of electronic copying machine

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees