JPH08331090A - Path monitor system - Google Patents

Path monitor system

Info

Publication number
JPH08331090A
JPH08331090A JP13677195A JP13677195A JPH08331090A JP H08331090 A JPH08331090 A JP H08331090A JP 13677195 A JP13677195 A JP 13677195A JP 13677195 A JP13677195 A JP 13677195A JP H08331090 A JPH08331090 A JP H08331090A
Authority
JP
Japan
Prior art keywords
channel
low
order group
signal
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13677195A
Other languages
Japanese (ja)
Inventor
Mitsuru Otani
満 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP13677195A priority Critical patent/JPH08331090A/en
Publication of JPH08331090A publication Critical patent/JPH08331090A/en
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Abstract

PURPOSE: To attain sure path monitor of each channel by a small circuit scale. CONSTITUTION: A frame phase of a low-order group signal of each channel is in matching by SDH signal output sections 3-1 to 3-n and a path pattern is inserted to an A1 byte of a tip of each frame by path pattern insert, sections 4-1 to 4-n. Succeedingly delay sections 5-1 to 5-n are used to delay a low-order group signal of each channel at a different delay time respectively to shift a frame phase of each low-order group signal, that is, a path pattern, a selector 7 selects sequentially a low-order group signal of each channel received by a channel changeover section 6 and gives the selected signal to a path pattern check section 8 in time division to detect and confirm a path pattern in time division.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、例えばSDH(Synchr
onous Digital Hierarchy )に準拠した伝送装置におけ
る装置内パスを監視するためのパス監視方式に関する。
BACKGROUND OF THE INVENTION The present invention is applicable to, for example, SDH (Synchr
The present invention relates to a path monitoring method for monitoring an in-device path in a transmission device compliant with onous Digital Hierarchy).

【0002】[0002]

【従来の技術】SDHに準拠した例えば網切替装置など
の伝送装置では、装置内の故障監視のためにパスパタン
チェックを行っている。パスパタンチェックとは、装置
内伝送に係る送信側において伝送信号の所定位置(例え
ばフレーム先端に位置するA1バイト)に特定のパタン
(パスパタン)を挿入し、このパスパタンを受信側で検
出、確認することで正常性を監視するものである。な
お、SDHに準拠した例えば網切替装置などでは、内部
で複数チャネル(例えば16チャネル)の信号を伝送す
るが、この複数の信号のそれぞれにパスパタンを挿入し
てパスパタンチェックを行っている。
2. Description of the Related Art In an SDH-compliant transmission device such as a network switching device, a path pattern check is performed to monitor a failure in the device. The pass pattern check inserts a specific pattern (pass pattern) at a predetermined position (for example, A1 byte located at the frame front end) of a transmission signal on the transmission side related to intra-device transmission, and the reception side detects and confirms this pass pattern. This is what monitors the normality. Note that, for example, in a network switching device conforming to SDH, signals of a plurality of channels (for example, 16 channels) are internally transmitted, and a path pattern is inserted into each of the plurality of signals to perform a path pattern check.

【0003】ところで、装置内にて伝送される信号はデ
ータ信号、クロック信号およびフレーム信号を一組とし
てなるが、クロック信号およびフレーム信号は装置内に
て発生された、互いに同期するものとなっている。すな
わち各チャネルのデータ信号は、図3に示すように位相
が一致している。このため、パスパタンは各チャネルに
おいて同一時点に挿入されることとなり、各チャネルの
それぞれに対応してパスパタンのチェック回路が必要と
なる。
By the way, a signal transmitted in the apparatus is a set of a data signal, a clock signal and a frame signal, but the clock signal and the frame signal are generated in the apparatus and are synchronized with each other. There is. That is, the data signals of the respective channels have the same phase as shown in FIG. For this reason, the path pattern is inserted at the same time point in each channel, and a path pattern check circuit is required for each channel.

【0004】なお図4に示すように、各チャネルの位相
をランダムとして伝送する装置もあるが、この場合でも
あるチャネルのパスパタンに対して他のチャネルのパス
パタンが時間的に重なる恐れがあるために、各チャネル
のそれぞれに対応してパスパタンのチェック回路を設け
る必要がある。
As shown in FIG. 4, there is also an apparatus that transmits the phase of each channel randomly, but even in this case, the path pattern of one channel may overlap with the path pattern of another channel in terms of time. , It is necessary to provide a path pattern check circuit corresponding to each channel.

【0005】[0005]

【発明が解決しようとする課題】以上のように従来は、
複数チャネルの信号のフレーム位相条件が同期またはラ
ンダムであったため、あるチャネルのパスパタンに対し
て他のチャネルのパスパタンが時間的に重なる恐れがあ
り、チャネル数だけパスパタンのチェック回路が必要で
回路規模が増大するという不具合があった。
As described above, the prior art is as follows.
Since the frame phase conditions of the signals of multiple channels are synchronous or random, there is a risk that the path patterns of one channel will temporally overlap with the path patterns of another channel, and a circuit for checking the path pattern is required for the number of channels. There was a problem that it increased.

【0006】本発明はこのような事情を考慮してなされ
たものであり、その目的とするところは、各チャネルの
パス監視を確実に行うことを小さな回路規模で実現可能
とするパス監視方式を提供することにある。
The present invention has been made in consideration of such circumstances, and an object of the present invention is to provide a path monitoring system capable of reliably performing path monitoring of each channel with a small circuit scale. To provide.

【0007】[0007]

【課題を解決するための手段】以上の目的を達成するた
めに本発明は、例えばSDH信号出力部、パスパタン挿
入部および遅延部よりなる送信部では、複数の信号のそ
れぞれに対してフレーム内の同一位置に所定のパタンを
挿入するとともに、各チャネルのフレーム位相を所定期
間ずつずらして送信し、また例えばチャネル切替部、セ
レクタおよびパスパタンチェック部よりなる受信部で
は、前記複数の信号のそれぞれに挿入された前記パタン
の確認処理を時分割に行うようにした。
In order to achieve the above object, the present invention provides, for example, an SDH signal output section, a path pattern inserting section and a delay section in a transmitting section, in which each of a plurality of signals is transmitted in a frame. A predetermined pattern is inserted at the same position, and the frame phase of each channel is shifted by a predetermined period and transmitted. Also, for example, in a receiving unit including a channel switching unit, a selector and a path pattern checking unit, each of the plurality of signals is The confirmation processing of the inserted pattern is performed in a time-sharing manner.

【0008】[0008]

【作用】このような手段を講じたことにより、送信部か
ら送信される複数の信号のそれぞれに挿入されたパタン
は、位相を所定期間ずつずらされたフレーム中の同一位
置に挿入されているので、時間的にずれて存在する。受
信部では、このようにそれぞれ時間的にずれている各パ
タンの確認処理が時分割に行われる。
By taking such a measure, the pattern inserted in each of the plurality of signals transmitted from the transmitter is inserted in the same position in the frame whose phases are shifted by a predetermined period. , Exist at different times. In the receiving unit, the confirmation process of each pattern that is temporally shifted in this way is time-divisionally performed.

【0009】[0009]

【実施例】以下、図面を参照して本発明の一実施例につ
き説明する。図1は本実施例に係るパス監視方式を適用
して構成された網切替装置の要部構成を示すブロック図
である。この網切替装置は、光受信部1、分離部2、S
DH信号出力部3-1 〜3-n 、パスパタン挿入部(In
s)4-1 〜4-n 、遅延部5-1 〜5-n 、チャネル切替部
6、セレクタ7、パスパタンチェック部8、低速インタ
フェース部(低速IF部)9-1 〜9-n および光送信部10
-1〜10-nを有する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a main configuration of a network switching device configured by applying the path monitoring system according to this embodiment. This network switching device includes an optical receiving unit 1, a separating unit 2 and an S
DH signal output sections 3-1 to 3-n, path pattern insertion section (In
s) 4-1 to 4-n, delay sections 5-1 to 5-n, channel switching section 6, selector 7, path pattern check section 8, low speed interface section (low speed IF section) 9-1 to 9-n and Optical transmitter 10
-1 to 10-n.

【0010】光受信部1は、光ファイバF1を介して光
信号として到来した高次群信号(例えばSTM−16信
号)を受信し、電気信号に変換して分離部2に与える。
分離部2は、光受信部1から与えられる高次群信号をn
チャネル(例えば16チャネル)の低次群信号(例えば
STM−1信号)に分離し、それぞれSDH信号出力部
3-1 〜3-n に与える。
The optical receiver 1 receives a high-order group signal (for example, an STM-16 signal) that has arrived as an optical signal via the optical fiber F1, converts it into an electric signal, and gives it to the demultiplexer 2.
The demultiplexing unit 2 outputs the high-order group signal from the optical receiving unit 1 to n
Channel (for example, 16 channels) low-order group signals (for example, STM-1 signals) are separated, and SDH signal output units
Give to 3-1 to 3-n.

【0011】SDH信号出力部3-1 〜3-n は、それぞれ
各チャネルに対応し、対応するチャネルの低次群信号を
装置内用のクロック信号CLKおよびフレーム信号FP
に同期して出力する。パスパタン挿入部4-1 〜4-n は、
それぞれ各チャネルに対応し、対応するチャネルの低次
群信号中の各フレームの先頭バイト、すなわちA1バイ
トに所定のパスパタンを挿入する。遅延部5-1 〜5-n
は、それぞれ各チャネルに対応し、対応するチャネルの
低次群信号を所定の時間ずつ遅延させる。
The SDH signal output sections 3-1 to 3-n respectively correspond to the respective channels, and the low-order group signals of the corresponding channels are used as the internal clock signal CLK and the frame signal FP.
Output in synchronization with. The path pattern insertion parts 4-1 to 4-n are
Corresponding to each channel, a predetermined path pattern is inserted into the first byte of each frame in the low-order group signal of the corresponding channel, that is, A1 byte. Delay section 5-1 to 5-n
Corresponds to each channel and delays the low-order group signal of the corresponding channel by a predetermined time.

【0012】チャネル切替部6は、遅延部5-1 〜5-n の
それぞれから与えられる各チャネルの低次群信号を、低
速インタフェース部9-1 〜9-n へと設定に応じて任意に
与える。セレクタ7には、チャネル切替部6に入力され
るnチャネルの低次群信号がそれぞれ入力されており、
これらの信号を所定の順番で選択し、パスパタンチェッ
ク部8へと与える。パスパタンチェック部8は、セレク
タ7から与えられる信号中からパスパタンの検出、確認
を行ってパス監視を行う。
The channel switching unit 6 arbitrarily outputs the low-order group signals of the respective channels provided from the delay units 5-1 to 5-n to the low-speed interface units 9-1 to 9-n according to the setting. give. The n-channel low-order group signals input to the channel switching unit 6 are input to the selector 7,
These signals are selected in a predetermined order and given to the path pattern check unit 8. The path pattern check unit 8 detects and confirms the path pattern from the signal given from the selector 7 and monitors the path.

【0013】低速インタフェース部9-1 〜9-n はそれぞ
れ、チャネル切替部6から与えられる低次群信号を伝送
路系のクロックタイミングおよびフレームタイミングで
光送信部10-1〜10-nへと出力する。光送信部10-1〜10-n
は、低速インタフェース部9-1 〜9-n からそれぞれ与え
られる低次群信号を光信号として光ファイバF2-1〜F2-n
へと送出する。
The low-speed interface units 9-1 to 9-n respectively send the low-order group signals supplied from the channel switching unit 6 to the optical transmission units 10-1 to 10-n at the clock timing and frame timing of the transmission path system. Output. Optical transmitter 10-1 to 10-n
Are optical fibers F2-1 to F2-n using the low-order group signals provided from the low-speed interface units 9-1 to 9-n as optical signals.
Send to.

【0014】次に以上のように構成された網切替装置の
動作を説明する。まず、光ファイバF1を介して光信号
として到来した高次群信号は、光受信部1で電気信号に
変換されたのち、分離部2にてn本の低次群信号に分離
される。このn本の低次群信号は、SDH信号出力部3-
1 〜3-n にそれぞれ入力され、装置内用のクロック信号
CLKおよびフレーム信号FPに同期して出力される。
かくして、SDH信号出力部3-1 〜3-n のそれぞれから
出力される低次群信号は、図2に示すようにフレーム位
相が一致している。
Next, the operation of the network switching device configured as described above will be described. First, a high-order group signal that has arrived as an optical signal via the optical fiber F1 is converted into an electric signal by the optical receiving unit 1, and then separated into n low-order group signals by the separating unit 2. The n low order group signals are output to the SDH signal output unit 3-
1 to 3-n, respectively, and are output in synchronization with the internal clock signal CLK and the frame signal FP.
Thus, the low-order group signals output from the SDH signal output units 3-1 to 3-n have the same frame phase as shown in FIG.

【0015】パスパタン挿入部4-1 〜4-n では、SDH
信号出力部3-1 〜3-n のそれぞれから与えられる低次群
信号の各フレームの先端に位置するA1バイトに、所定
のパスパタンを挿入する。これによりパスパタン挿入部
4-1 〜4-n のそれぞれから出力される低次群信号は、図
2に示すようにA1バイトに代えてPPで示すパスパタ
ンが挿入されたものとなる。
In the path pattern inserting sections 4-1 to 4-n, SDH
A predetermined pass pattern is inserted into the A1 byte located at the tip of each frame of the low-order group signals given from each of the signal output units 3-1 to 3-n. This allows the pass pattern insertion section
The low-order group signal output from each of 4-1 to 4-n has a path pattern indicated by PP inserted in place of the A1 byte as shown in FIG.

【0016】そしてこのようにパスパタンが挿入された
低次群信号はそれぞれ、遅延部5-1〜5-n にて遅延が与
えられる。ここで遅延部5-1 〜5-n には、それぞれ異な
る遅延時間が設定されている。具体的には、1フレーム
期間をTとすると、遅延部5-1 に設定された遅延時間は
0、遅延部5-2 に設定された遅延時間はT/n、遅延部
5-3 に設定された遅延時間は2T/nという具合に、T
/n刻みで順次長くなるように設定され、遅延部5-n に
設定された遅延時間は(n−1)T/nとなっている。
かくして、遅延部5-1 がチャネルNo.1の低次群信号、遅
延部5-2 がチャネルNo.2の低次群信号、…遅延部5-n が
チャネルNo.nの低次群信号といった具合に対応付けられ
ていれば、遅延部5-1 〜5-n のそれぞれから出力される
低次群信号は、図2に示すようにチャネルNo.1の低次群
信号に対してチャネルNo.2の低次群信号が、チャネルN
o.2の低次群信号に対してチャネルNo.3の低次群信号が
という具合にそれぞれT/nずつ遅延することになり、
各低次群信号の位相はそれぞれずらされる。
Then, the low-order group signals in which the path patterns are inserted in this way are respectively delayed by the delay units 5-1 to 5-n. Here, different delay times are set in the delay units 5-1 to 5-n. Specifically, assuming that one frame period is T, the delay time set in the delay unit 5-1 is 0, the delay time set in the delay unit 5-2 is T / n, and the delay unit is
The delay time set to 5-3 is 2T / n,
The delay time is set to be sequentially longer in steps of / n, and the delay time set in the delay unit 5-n is (n-1) T / n.
Thus, the delay unit 5-1 is the low-order group signal of channel No. 1, the delay unit 5-2 is the low-order group signal of channel No. 2, and the delay unit 5-n is the low-order group signal of channel No. n. As shown in FIG. 2, the low-order group signal output from each of the delay units 5-1 to 5-n corresponds to the channel of the low-order group signal of channel No. 1 as shown in FIG. No. 2 low-order group signal is channel N
The low-order group signal of channel No. 3 is delayed from the low-order group signal of o.2 by T / n.
The phase of each low-order group signal is shifted.

【0017】遅延部5-1 〜5-n のそれぞれから出力され
た各チャネルの低次群信号は、チャネル切替部6によ
り、低速インタフェース部9-1 〜9-n へと設定に応じて
任意に与えられる。そして各低次群信号は、低速インタ
フェース部9-1 〜9-n にて伝送路系のクロックタイミン
グおよびフレームタイミングで光送信部10-1〜10-nへと
出力され、光信号として光ファイバF2-1〜F2-nへと送出
される。
The low-order group signals of the respective channels output from the respective delay units 5-1 to 5-n are arbitrarily set by the channel switching unit 6 to the low speed interface units 9-1 to 9-n according to the setting. Given to. Then, each low-order group signal is output to the optical transmission units 10-1 to 10-n at the clock timing and frame timing of the transmission path system by the low-speed interface units 9-1 to 9-n, and is output as an optical signal to the optical fiber. It is sent to F2-1 to F2-n.

【0018】ところで、遅延部5-1 〜5-n のそれぞれか
ら出力されてチャネル切替部6に入力される低次群信号
は、セレクタ7にも分岐入力されている。セレクタ7
は、遅延部5-1 ,5-2 …,5-n の順で、各遅延部5-1 〜
5-n が出力する低次群信号をT/nの期間に亙って選択
し、パスパタンチェック部8に与える。すなわちセレク
タ7は、各チャネルの低次群信号のそれぞれに挿入され
たパスパタンを、時分割にパスパタンチェック部8に与
える。そしてパスパタンチェック部8は、セレクタ7よ
り時分割に与えられるパスパタンの検出および正常性の
チェックなどを順次行うことにより、各チャネルの低次
群信号のそれぞれに関するパス監視を時分割で行う。
By the way, the low-order group signals output from the delay units 5-1 to 5-n and input to the channel switching unit 6 are also branched and input to the selector 7. Selector 7
Are the delay units 5-1, 5-2, ..., 5-n in this order, and each delay unit 5-1 to
The low-order group signal output by 5-n is selected over the period of T / n and given to the pass pattern check unit 8. That is, the selector 7 gives the path pattern inserted in each low-order group signal of each channel to the path pattern check unit 8 in a time division manner. Then, the path pattern check unit 8 performs time-divisional path monitoring for each low-order group signal of each channel by sequentially detecting the path pattern given by the selector 7 in a time-divisional manner and checking the normality.

【0019】以上のように本実施例によれば、nチャネ
ルの低次群信号は、各低次群信号に挿入したパスパタン
が互いに時間的に重なることがないよう各低次群信号の
フレーム位相をずらしてチャネル切替部6へと伝送し、
その検出、確認は単一のパスパタンチェック部8によっ
て時分割に行っているので、各低次群信号に挿入された
パスパタンの検出、確認を漏れなく確実に行うことが可
能でありながら、パスパタンチェック部を複数設けなけ
ればならない従来に比較して回路規模が縮小される。
As described above, according to the present embodiment, the n-channel low-order group signal has the frame phase of each low-order group signal so that the path patterns inserted in each low-order group signal do not overlap each other in time. Shift and transmit to the channel switching unit 6,
Since the detection and confirmation are performed by the single path pattern checker 8 in a time division manner, it is possible to surely detect and confirm the path pattern inserted in each low-order group signal without fail, and The circuit scale is reduced as compared with the conventional case in which a plurality of pattern check units must be provided.

【0020】なお本発明は上記実施例に限定されるもの
ではない。例えば上記実施例では、SDH信号出力部3-
1 〜3-n とチャネル切替部6との間のパスを監視するも
のとなっているが、監視する区間は、例えばSDH信号
出力部3-1 〜3-n と低速インタフェース部9-1 〜9-n と
の間とするなど任意で良い。
The present invention is not limited to the above embodiment. For example, in the above embodiment, the SDH signal output section 3-
The path between 1 to 3-n and the channel switching unit 6 is monitored. The monitored section is, for example, the SDH signal output unit 3-1 to 3-n and the low speed interface unit 9-1 to. It may be arbitrary between 9-n.

【0021】また、本発明のパス監視方式が適用される
のはSDHに準拠した網切替装置には限定されない。こ
のほか、本発明の要旨を逸脱しない範囲で種々の変形実
施が可能である。
Further, the application of the path monitoring method of the present invention is not limited to the SDH-compliant network switching device. In addition, various modifications can be made without departing from the scope of the present invention.

【0022】[0022]

【発明の効果】本発明は、送信部では、複数の信号のそ
れぞれに対してフレーム内の同一位置に所定のパタンを
挿入するとともに、各チャネルのフレーム位相を所定期
間ずつずらして送信し、また受信部では、前記複数の信
号のそれぞれに挿入された前記パタンの確認処理を時分
割に行うようにしたので、各チャネルのパス監視を確実
に行うことを小さな回路規模で実現可能とするパス監視
方式となる。
According to the present invention, in the transmitting section, a predetermined pattern is inserted at the same position in a frame for each of a plurality of signals, and the frame phase of each channel is shifted by a predetermined period for transmission. In the receiving unit, since the confirmation processing of the pattern inserted in each of the plurality of signals is performed in a time-divisional manner, it is possible to realize reliable path monitoring of each channel with a small circuit scale. It becomes a method.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係るパス監視方式を適用し
て構成された網切替装置の要部構成を示すブロック図。
FIG. 1 is a block diagram showing a main configuration of a network switching device configured by applying a path monitoring system according to an embodiment of the present invention.

【図2】図1中のSDH信号出力部3-1 〜3-n 、パスパ
タン挿入部4-1 〜4-n および遅延部5-1 〜5-n のそれぞ
れから出力される低次群信号を比較して示す図。
FIG. 2 is a low-order group signal output from each of SDH signal output sections 3-1 to 3-n, path pattern inserting sections 4-1 to 4-n and delay sections 5-1 to 5-n in FIG. The figure which compares and shows.

【図3】従来の装置内伝送信号の状態の一例を示す図で
あり、各チャネルのフレーム位相が一致している場合を
示す図。
FIG. 3 is a diagram showing an example of a state of a conventional in-device transmission signal, and a diagram showing a case where the frame phases of the respective channels match.

【図4】従来の装置内伝送信号の状態の一例を示す図で
あり、各チャネルのフレーム位相がランダムである場合
を示す図。
FIG. 4 is a diagram showing an example of a state of a conventional intra-device transmission signal, showing a case where the frame phase of each channel is random.

【符号の説明】[Explanation of symbols]

1…光受信部 2…分離部 3-1 〜3-n …SDH信号出力部 4-1 〜4-n …パスパタン挿入部(Ins) 5-1 〜5-n …遅延部 6…チャネル切替部 7…セレクタ 8…パスパタンチェック部 9-1 〜9-n …低速インタフェース部(低速IF部) 10-1〜10-n…光送信部 1 ... Optical receiving unit 2 ... Separation unit 3-1 to 3-n ... SDH signal output unit 4-1 to 4-n ... Path pattern insertion unit (Ins) 5-1 to 5-n ... Delay unit 6 ... Channel switching unit 7 ... Selector 8 ... Path pattern checker 9-1 to 9-n ... Low speed interface (low speed IF) 10-1 to 10-n ... Optical transmitter

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 それぞれ同一形式でフレーム化された複
数の信号を装置内の送信部と受信部との間で伝送する際
のパス監視方式において、 前記送信部では、前記複数の信号のそれぞれに対してフ
レーム内の同一位置に所定のパタンを挿入するととも
に、各チャネルのフレーム位相を所定期間ずつずらして
送信し、 また前記受信部では、前記複数の信号のそれぞれに挿入
された前記パタンの確認処理を時分割に行うことを特徴
とするパス監視方式。
1. A path monitoring method for transmitting a plurality of signals framed in the same format between a transmission unit and a reception unit in a device, wherein the transmission unit applies to each of the plurality of signals. On the other hand, a predetermined pattern is inserted at the same position in the frame, the frame phase of each channel is shifted by a predetermined period and transmitted, and the receiving section confirms the pattern inserted in each of the plurality of signals. A path monitoring method characterized by performing processing in a time-sharing manner.
JP13677195A 1995-06-02 1995-06-02 Path monitor system Pending JPH08331090A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13677195A JPH08331090A (en) 1995-06-02 1995-06-02 Path monitor system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13677195A JPH08331090A (en) 1995-06-02 1995-06-02 Path monitor system

Publications (1)

Publication Number Publication Date
JPH08331090A true JPH08331090A (en) 1996-12-13

Family

ID=15183136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13677195A Pending JPH08331090A (en) 1995-06-02 1995-06-02 Path monitor system

Country Status (1)

Country Link
JP (1) JPH08331090A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100539917B1 (en) * 1998-12-30 2006-02-28 삼성전자주식회사 Frame Alignment Monitoring Circuit of Transmitter
JP2008167177A (en) * 2006-12-28 2008-07-17 Fujitsu Ltd Method for monitoring path status

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100539917B1 (en) * 1998-12-30 2006-02-28 삼성전자주식회사 Frame Alignment Monitoring Circuit of Transmitter
JP2008167177A (en) * 2006-12-28 2008-07-17 Fujitsu Ltd Method for monitoring path status

Similar Documents

Publication Publication Date Title
JPH08163116A (en) Frame synchronizing device
US6256326B1 (en) Pseudo-synchronization prevention method in SDH transmission mode, pseudo-synchronization preventing SDH transmission system, and transmitter-receiver in pseudo-synchronization preventing SDH transmission system
JPH0851451A (en) Method and apparatus for synchronization,terminal and switching apparatus
JPH08331090A (en) Path monitor system
US7334147B1 (en) Method and architecture for synchronizing a path generator and/or extractor to a processor
US5450440A (en) Monitor system for digital communication apparatus
US5228037A (en) Line interface for high-speed line
JP2727778B2 (en) High-speed line termination circuit
JP3728595B2 (en) Multiplex transmission apparatus and channel board communication method
JP3778451B2 (en) Monitoring path switching method and transmission apparatus using the same
JPH08307404A (en) Frame synchronism method and device
KR100321003B1 (en) Apparatus for distributing synchronization signal using a digital trunk
JP2504028B2 (en) Relay device
JP3011440B2 (en) Video digital signal transmission monitoring system
JP2000315985A (en) Sdh transmission system and delay time difference measurement unit
US5339308A (en) Signal size judging apparatus
JP3773219B2 (en) Time synchronization method and system in digital synchronization network
JPH1022966A (en) Inter-station transmitting system
KR19990042556A (en) Synchronous clock generator
JP2002077091A (en) Multiplex transmitter, multiplex transmission method and storage means for recording multiplex transmission control software
JP2576387B2 (en) Data communication device
JPH058891B2 (en)
JPH0282851A (en) Loopback system in serial line interface
JPH04825A (en) Very high speed separating circuit system
JPH05130114A (en) Polling data collecting system