JPH08321254A - Electron emitting element, electron source and image forming device using same, and manufacture of them - Google Patents

Electron emitting element, electron source and image forming device using same, and manufacture of them

Info

Publication number
JPH08321254A
JPH08321254A JP18204995A JP18204995A JPH08321254A JP H08321254 A JPH08321254 A JP H08321254A JP 18204995 A JP18204995 A JP 18204995A JP 18204995 A JP18204995 A JP 18204995A JP H08321254 A JPH08321254 A JP H08321254A
Authority
JP
Japan
Prior art keywords
electron
emitting device
voltage
film
emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18204995A
Other languages
Japanese (ja)
Other versions
JP2903295B2 (en
Inventor
Keisuke Yamamoto
敬介 山本
Yasuhiro Hamamoto
康弘 浜元
Takeo Tsukamoto
健夫 塚本
Masato Yamanobe
正人 山野辺
Toshiichi Onishi
敏一 大西
Fumio Kishi
文夫 岸
Sotomitsu Ikeda
外充 池田
Kazuya Miyazaki
和也 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP18204995A priority Critical patent/JP2903295B2/en
Priority to US08/508,931 priority patent/US6246168B1/en
Priority to CA002296839A priority patent/CA2296839C/en
Priority to CA002155270A priority patent/CA2155270C/en
Priority to KR1019950024965A priority patent/KR100220359B1/en
Priority to AU30226/95A priority patent/AU708413B2/en
Priority to AT95305954T priority patent/ATE182030T1/en
Priority to AT98204492T priority patent/ATE252768T1/en
Priority to EP95305954A priority patent/EP0701265B1/en
Priority to DE69532007T priority patent/DE69532007T2/en
Priority to EP98204492A priority patent/EP0915493B1/en
Priority to DE69510624T priority patent/DE69510624T2/en
Priority to CNB991069234A priority patent/CN1165937C/en
Priority to CN95116828A priority patent/CN1056013C/en
Publication of JPH08321254A publication Critical patent/JPH08321254A/en
Priority to US09/244,164 priority patent/US6179678B1/en
Application granted granted Critical
Publication of JP2903295B2 publication Critical patent/JP2903295B2/en
Priority to US09/715,139 priority patent/US6608437B1/en
Priority to US10/391,573 priority patent/US7057336B2/en
Priority to US11/362,899 priority patent/US7234985B2/en
Priority to US11/754,487 priority patent/US20070249255A1/en
Priority to US11/765,248 priority patent/US7758762B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/30Cold cathodes
    • H01J2201/316Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
    • H01J2201/3165Surface conduction emission type cathodes

Landscapes

  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

PURPOSE: To provide an electron emitting element excellent in electron emitting efficiency, which is used as an electron source of an image forming device such as a display device and exposing device, excellent in suppression of characteristic deterioration due to driving and excellent in suppression of the electric discharging phenomenon in impression of a voltage, and capable of maintaining stable electron emitting operation for a long period of time. CONSTITUTION: An electron emission part 5 formed in a conductive film 4 between electrodes 2, 3 has a graphite film 6. The graphite film 6 shows a plurality of peaks of diffusion light according to Raman spectroscopic analysis using a laser beam source of a wavelength of 514.5nm and a spot diameter of 1μm, and among them the peak around 1580cm<-1> is greater than the peak (P1) around 1335cm<-1> .

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電子放出素子、とりわ
け駆動による特性の劣化の抑制、素子への電圧印加に伴
う放電現象の抑制に優れ、長時間安定した電子放出の維
持が可能で、電子放出効率の優れた電子放出素子、及び
それを用いた電子源、表示装置、露光装置などの画像形
成装置、ならびにその製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is excellent in suppressing the deterioration of the characteristics of electron-emitting devices, especially the characteristics caused by driving, and of suppressing the discharge phenomenon associated with the application of voltage to the devices, and can maintain stable electron emission for a long time. The present invention relates to an electron-emitting device having excellent electron-emitting efficiency, an image forming apparatus such as an electron source, a display device, and an exposure device using the same, and a manufacturing method thereof.

【0002】[0002]

【従来の技術】従来より電子放出素子としては大別して
熱電子放出素子と冷陰極電子放出素子を用いた2種類が
知られている。冷陰極電子放出素子には電界放出型(以
下、「FE型」と称す。)、金属/絶縁層/金属型(以
下、「MIM型」と称す。)や表面伝導型電子放出素子
等が有る。
2. Description of the Related Art Heretofore, two types of electron-emitting devices have been known, which are roughly classified into a thermoelectron-emitting device and a cold cathode electron-emitting device. The cold cathode electron emission device includes a field emission type (hereinafter referred to as “FE type”), a metal / insulating layer / metal type (hereinafter referred to as “MIM type”), a surface conduction type electron emission device, and the like. .

【0003】FE型の例としては、W.P. Dyke
and W.W. Dolan,“Field Em
ission”, Advance in Elect
ron Physics, 8,89(1956)ある
いはC.A. Spindt, “PHYSICAL
Properties of thin−filmfi
eld emission cathodes wit
h molybdenum cones”, J. A
ppl. Phys. ,47,5248(1976)
等に開示されたものが知られている。
As an example of the FE type, W. P. Dyke
and W. W. Dolan, “Field Em
"Ission", Advance in Elect
ron Physics, 8, 89 (1956) or C.I. A. Spindt, “PHYSICAL
Properties of thin-filmfi
eld emission cathodes wit
h mollybdenum cones ”, J. A.
ppl. Phys. , 47, 5248 (1976)
And the like are known.

【0004】MIM型の例としては、C.A. Mea
d, “Operation ofTunnel−Em
ission Devices”, J. Appl.
Phys., 32,646(1961)等に開示され
たものが知られている。
An example of the MIM type is C.I. A. Mea
d, “Operation of Tunnel-Em
"Ission Devices", J. Appl.
Phys. , 32,646 (1961) and the like are known.

【0005】表面伝導型電子放出素子の例としては、
M.I. Elinson, Radio Eng.
Electron Phys., 10,1290(1
965)等に開示されたものがある。
As an example of the surface conduction electron-emitting device,
M. I. Elinson, Radio Eng.
Electron Phys. , 10, 1290 (1
965) and the like.

【0006】表面伝導型電子放出素子は、基板上に形成
された小面積の薄膜に、膜面に平行に電流を流すことに
より、電子放出が生ずる現象を利用するものである。こ
の表面伝導型電子放出素子としては、前記エリンソン等
によるSnO2 薄膜を用いたもの、Au薄膜によるもの
[G.Dittmer:“Thin Solid Fi
lms”, 9,317(1972)]、In23
SnO2 薄膜によるもの[M.Hartwell an
d C.G. Fonstad:“IEEETran
s. ED Conf.”, 519(1975)]、
カーボン薄膜によるもの[荒木久 他:真空、第26
巻、第1号、22頁(1983)]等が報告されてい
る。
The surface conduction electron-emitting device utilizes a phenomenon that electron emission occurs when a current is passed through a thin film of a small area formed on a substrate in parallel with the film surface. As the surface conduction electron-emitting device, one using the SnO 2 thin film by Erinson et al., One using the Au thin film [G. Dittmer: "Thin Solid Fi
lms ”, 9, 317 (1972)], In 2 O 3 /
With SnO 2 thin film [M. Hartwell an
d C. G. Fonstad: "IEEETran
s. ED Conf. , 519 (1975)],
By carbon thin film [Hiroshi Araki et al .: Vacuum, No. 26
Vol. 1, No. 22, page (1983)] and the like.

【0007】これらの表面伝導型電子放出素子の典型的
な例として前述のM.ハートウェルの素子構成を図34
に模式的に示す。同図において1は基板である。4は導
電性薄膜で、H型形状のパターンに、スパッタで形成さ
れた金属酸化物薄膜等からなり、後述の通電フォーミン
グと呼ばれる通電処理により電子放出部5が形成され
る。尚、図中の素子電極間隔Lは0.5〜1mm、W’
は0.1mmで設定されている。
As a typical example of these surface conduction electron-emitting devices, the above-mentioned M. Figure 34 shows the Hartwell device configuration.
Is schematically shown in. In the figure, 1 is a substrate. Reference numeral 4 denotes a conductive thin film, which is composed of a metal oxide thin film or the like formed by sputtering on an H-shaped pattern, and the electron emitting portion 5 is formed by an energization process called energization forming described later. The element electrode spacing L in the figure is 0.5 to 1 mm, W '
Is set to 0.1 mm.

【0008】従来、これらの表面伝導型電子放出素子に
おいては、電子放出を行う前に予め通電フォーミングと
呼ばれる通電処理によって電子放出部5を形成するのが
一般的であった。即ち、通電フォーミングとは前記導電
性薄膜4の両端に直流電圧あるいは非常にゆっくりとし
た昇電圧例えば1V/分程度を印加通電し、導電性薄膜
を局所的に破壊、変形もしくは変質せしめ、電気的に高
抵抗な状態にした電子放出部5を形成することである。
尚、電子放出部5は導電性薄膜4の一部に亀裂等の間隙
部が発生し、その亀裂付近から電子放出が行われる。
Conventionally, in these surface conduction electron-emitting devices, the electron-emitting portion 5 is generally formed in advance by an energization process called energization forming before the electron emission. That is, the energization forming means that a direct current voltage or a very slow rising voltage, for example, about 1 V / min is applied to both ends of the conductive thin film 4, and the conductive thin film is locally destroyed, deformed or altered to electrically. That is, the electron-emitting portion 5 having a high resistance is formed.
In the electron emitting portion 5, a gap such as a crack is generated in a part of the conductive thin film 4, and electrons are emitted from the vicinity of the crack.

【0009】[0009]

【発明が解決しようとする課題】上記工程の後、電子放
出特性を改善するため、「活性化」と称する処理を行
い、上記電子放出部の亀裂近傍に、炭素・炭素化合物か
らなる膜(カーボン膜)を形成する。この工程は、例え
ば有機物質を含む雰囲気中で、素子にパルス電圧を印加
し、炭素・炭素化合物を電子放出部周辺に堆積させる方
法がある。この様にして形成されたカーボン膜は、主に
導電性薄膜の正極側に形成され、負極側ではわずかにし
か形成されない。さらには、安定な電子放出特性を得る
ため、上記炭素・炭素化合物の堆積が必要以上に進行し
ないように、素子の周辺に吸着したり、雰囲気中に残存
している有機物質を除去する「安定化」と称する工程を
施すことがある。
After the above steps, in order to improve the electron emission characteristics, a treatment called "activation" is performed, and a film (carbon film) made of carbon / carbon compound is formed in the vicinity of the cracks in the electron emission portions. Film) is formed. In this step, for example, there is a method of applying a pulse voltage to the device in an atmosphere containing an organic substance and depositing carbon / carbon compound around the electron emitting portion. The carbon film thus formed is mainly formed on the positive electrode side of the conductive thin film, and is slightly formed on the negative electrode side. Furthermore, in order to obtain stable electron emission characteristics, the “stable” that removes the organic substances remaining in the atmosphere by adsorbing to the periphery of the device so that the above-mentioned carbon / carbon compound deposition does not proceed more than necessary In some cases, a process called "conversion" is performed.

【0010】表面伝導型電子放出素子を実用に供する場
合に求められる性能としては、大きな放出電流Ie、高
い電子放出効率η((Ie/If)×100[%];
尚、Ifは2つの素子電極間に流れる電流(素子電
流))が得られること、長時間電子放出を続けた場合の
電子放出特性の変化が少なく安定していること、さらに
は素子への電圧印加(素子電極間の電圧印加、および素
子とアノード電極間の電圧印加)に伴う放電現象が発生
しないことが挙げられる。
The performance required for practical use of the surface conduction electron-emitting device is a large emission current Ie and a high electron emission efficiency η ((Ie / If) × 100 [%];
It should be noted that If is that a current (element current) flowing between two element electrodes is obtained, that the electron emission characteristics are stable with little change when electron emission is continued for a long time, and that the voltage to the element is It can be mentioned that no discharge phenomenon occurs due to application (voltage application between device electrodes and voltage application between device and anode electrode).

【0011】これらの性能には素子の構成に関する多く
の要因が作用しているが、本発明者らは表面伝導型電子
放出素子の電子放出部亀裂及びその周辺に、上記活性化
処理により形成されるカーボン膜の分布や、活性化処理
の際の条件が上記の性能に強く関与していることを見い
だした。
Although many factors related to the structure of the device act on these performances, the inventors of the present invention formed the cracks in and around the electron emission portion of the surface conduction electron-emitting device by the above activation treatment. It was found that the distribution of the carbon film and the conditions during the activation treatment are strongly related to the above performance.

【0012】本発明の目的は、上記カーボン膜の分布・
膜質・処理条件などにつき吟味し、上記性能の向上を実
現することにある。
The object of the present invention is to distribute the above-mentioned carbon film.
The purpose is to improve the above performance by examining the film quality and processing conditions.

【0013】[0013]

【課題を解決するための手段及び作用】上記目的を達成
すべく成された本発明の構成は以下の通りである。
Means and Actions for Solving the Problems The constitution of the present invention made to achieve the above object is as follows.

【0014】即ち、本発明の第一は、電極間に、電子放
出部を有する導電性膜を備える電子放出素子において、
前記電子放出部がグラファイト膜を有し、該グラファイ
ト膜は、波長が514.5nm、スポット径が1μmの
レーザー光源を用いたラマン分光分析による散乱光のピ
ークのうち、a).1580cm-1付近のピーク(P
2)が1335cm-1付近のピーク(P1)よりも大き
いか又は、b).1335cm-1付近のピーク(P1)
の半値幅が150cm-1以下であることを特徴とする電
子放出素子にある。
That is, the first aspect of the present invention is to provide an electron-emitting device including a conductive film having an electron-emitting portion between electrodes.
The electron emitting portion has a graphite film, and the graphite film has a peak of scattered light by Raman spectroscopy using a laser light source having a wavelength of 514.5 nm and a spot diameter of 1 μm. Peak near 1580 cm -1 (P
2) is larger than the peak (P1) near 1335 cm -1, or b). Peak around 1335 cm -1 (P1)
The electron-emitting device is characterized in that the full width at half maximum of is less than 150 cm -1 .

【0015】また、本発明の第二は、複数の電子放出素
子を結線した素子行を複数有する電子源において、前記
電子放出素子が上記本発明第一の電子放出素子であるこ
とを特徴とする電子源にある。
A second aspect of the present invention is an electron source having a plurality of element rows in which a plurality of electron emitting elements are connected, wherein the electron emitting element is the electron emitting element of the first aspect of the present invention. It is in the electron source.

【0016】また、本発明の第三は、マトリクス配線さ
れた複数の電子放出素子を有する電子源において、前記
電子放出素子が上記本発明第一の電子放出素子であるこ
とを特徴とする電子源にある。
A third aspect of the present invention is an electron source having a plurality of electron-emitting devices arranged in a matrix, wherein the electron-emitting device is the electron-emitting device according to the first aspect of the present invention. It is in.

【0017】また、本発明の第四は、電子放出素子と画
像形成部材とを有する画像形成装置において、前記電子
放出素子が上記本発明第一の電子放出素子であることを
特徴とする画像形成装置にある。
A fourth aspect of the present invention is an image forming apparatus having an electron emitting element and an image forming member, wherein the electron emitting element is the electron emitting element of the first aspect of the present invention. On the device.

【0018】また、本発明の第五は、電極間に、電子放
出部を有する導電性膜を備える電子放出素子の製造方法
において、間隙部を有する導電性膜に、有機物質を含む
雰囲気中及び組成式XY(但し、X、Yは各々、水素ま
たはハロゲン)で表されるガスを含む雰囲気中にて電圧
を印加する工程を有することを特徴とする電子放出素子
の製造方法にある。
A fifth aspect of the present invention is a method of manufacturing an electron-emitting device including a conductive film having an electron-emitting portion between electrodes, wherein the conductive film having a gap is in an atmosphere containing an organic substance and A method of manufacturing an electron-emitting device, comprising a step of applying a voltage in an atmosphere containing a gas represented by composition formula XY (where X and Y are each hydrogen or halogen).

【0019】また、本発明の第六は、電極間に、電子放
出部を有する導電性膜を備える電子放出素子の製造方法
において、間隙部を有する導電性膜に電圧を印加する工
程を有し、前記電圧は、両極性を有するパルス電圧であ
ることを特徴とする電子放出素子の製造方法にある。
A sixth aspect of the present invention is a method of manufacturing an electron-emitting device including a conductive film having an electron-emitting portion between electrodes, which has a step of applying a voltage to the conductive film having a gap. In the method for manufacturing an electron-emitting device, the voltage is a pulse voltage having both polarities.

【0020】また、本発明の第七は、電極間に、電子放
出部を有する導電性膜を備える電子放出素子の製造方法
において、間隙部を有する導電性膜にグラファイト膜を
形成する工程と、前記グラファイト以外の堆積物を除去
する工程とを有することを特徴とする電子放出素子の製
造方法にある。
A seventh aspect of the present invention is a method of manufacturing an electron-emitting device including a conductive film having an electron-emitting portion between electrodes, wherein a graphite film is formed on the conductive film having a gap. And a step of removing deposits other than the graphite, the method for manufacturing an electron-emitting device.

【0021】本発明の第八は、複数の電子放出素子を結
線した素子行を複数有する電子源の製造方法において、
前記電子放出素子を上記本発明第五〜第七のいずれかに
より製造することを特徴とする電子源の製造方法にあ
る。
An eighth aspect of the present invention is a method for manufacturing an electron source having a plurality of device rows in which a plurality of electron-emitting devices are connected,
The method for producing an electron source is characterized in that the electron-emitting device is produced by any one of the fifth to seventh aspects of the present invention.

【0022】本発明の第九は、マトリクス配線された複
数の電子放出素子を有する電子源の製造方法において、
前記電子放出素子を上記本発明第五〜第七のいずれかに
より製造することを特徴とする電子源の製造方法にあ
る。
A ninth aspect of the present invention is a method of manufacturing an electron source having a plurality of electron-emitting devices arranged in a matrix.
The method for producing an electron source is characterized in that the electron-emitting device is produced by any one of the fifth to seventh aspects of the present invention.

【0023】本発明の第十は、電子放出素子と画像形成
部材とを有する画像形成装置の製造方法において、前記
電子放出素子を上記本発明第五〜第七のいずれかにより
製造することを特徴とする画像形成装置の製造方法にあ
る。
A tenth aspect of the present invention is a method of manufacturing an image forming apparatus having an electron emitting element and an image forming member, wherein the electron emitting element is manufactured by any one of the fifth to seventh aspects of the present invention. And a method of manufacturing an image forming apparatus.

【0024】本発明の電子放出素子の第1の構成例とし
て、図1に示すように電子放出部亀裂5の内部のカーボ
ン膜6を、所望の結晶性を有するグラファイト膜とする
構成を採用した。亀裂の外側には、図1のように実質的
にカーボン膜の存在しない場合のほか、内部と同様のグ
ラファイト膜の存在する場合などもある。グラファイト
は、実質的に炭素原子のみによって構成される結晶質の
物質であるが、その結晶性は様々な程度の「乱れ」を含
むことが出来る。本発明では、ある程度結晶性の高いグ
ラファイトにより上記電子放出部亀裂5の内部にカーボ
ン膜6を構成した。
As a first example of the structure of the electron-emitting device of the present invention, as shown in FIG. 1, the carbon film 6 inside the crack 5 of the electron-emitting portion is a graphite film having desired crystallinity. . There is a case where a carbon film does not substantially exist outside the crack as shown in FIG. 1 and a case where a graphite film similar to the inside exists. Graphite is a crystalline substance that is composed essentially of carbon atoms only, but its crystallinity can include varying degrees of "turbulence." In the present invention, the carbon film 6 is formed inside the crack 5 of the electron emitting portion by graphite having a high degree of crystallinity.

【0025】グラファイトの結晶性は、透過電子顕微鏡
(TEM)によって結晶格子の像を観察することおよび
Raman分光分析により定性的あるいは定量的に把握
した。この分析のために本発明者らは、波長514.5
nmのArレーザーを光源として用い、試料表面でのレ
ーザースポット径が約1μmであるレーザーラマン分光
装置を用いた。電子放出素子の電子放出部付近にレーザ
ースポットをおき、散乱光を測定すると、図2のように
1335cm-1(P1)と1580cm-1(P2)付近
に顕著なピークを持つスペクトラムが観測され、炭素に
より構成された膜が存在することが確かめられた。ガウ
ス型のピーク形状を仮定し、上記2つのピークの他に、
1490cm-1付近にもう一つの小さなピークの存在を
仮定することにより、観測されたスペクトラムは良く再
現された。なお、これらのピークの強度の比較からグラ
ファイトの粒径を推定することが出来るが、その結果は
TEMによる観察結果と良く一致した。
The crystallinity of graphite was qualitatively or quantitatively grasped by observing an image of a crystal lattice with a transmission electron microscope (TEM) and Raman spectroscopic analysis. For this analysis, we have a wavelength of 514.5.
nm laser was used as a light source, and a laser Raman spectroscope having a laser spot diameter on the sample surface of about 1 μm was used. When a laser spot is placed near the electron emitting portion of the electron emitting device and the scattered light is measured, a spectrum having a remarkable peak near 1335 cm −1 (P1) and 1580 cm −1 (P2) is observed as shown in FIG. It was confirmed that there was a film composed of carbon. Assuming a Gaussian peak shape, in addition to the above two peaks,
The observed spectrum was well reproduced by assuming the presence of another small peak near 1490 cm -1 . The particle size of graphite can be estimated by comparing the intensities of these peaks, and the results are in good agreement with the observation results by TEM.

【0026】上記の内、P2ピークは、グラファイト構
造の骨格をなす構造の電子遷移に由来するものであり、
P1ピークは結晶性の乱れに由来するものである。従っ
て、理想的なグラファイト単結晶では、P2ピークのみ
が観測されるはずであるが、グラファイトの結晶粒が小
さくなった場合や、格子欠陥が存在する場合、P1ピー
クが出現する。結晶性がさらに低下すると、P1ピーク
が大きくなるほか、ピーク(複数)の半値幅が周期性の
乱れを反映して増大する。
Among the above, the P2 peak is derived from the electronic transition of the structure forming the skeleton of the graphite structure,
The P1 peak is derived from disorder of crystallinity. Therefore, in an ideal graphite single crystal, only the P2 peak should be observed, but the P1 peak appears when the graphite crystal grains become small or when lattice defects are present. When the crystallinity further decreases, the P1 peak becomes large, and the full width at half maximum of the peaks (plurality) increases to reflect the disorder of the periodicity.

【0027】本発明で用いられるグラファイト膜は、理
想的な単結晶グラファイトではないため、P1ピークが
観測され、このピークの半値幅を結晶性の定量的な目安
とするのが有効であった。以下で示すように、P1ピー
クの半値幅は150cm-1程度が、前記の安定化などを
得るための限界と思われ、これ以下の半値幅が得られる
か、P1ピーク自体が十分小さくなるようなグラファイ
トの膜を有することがポイントである。
Since the graphite film used in the present invention is not an ideal single crystal graphite, a P1 peak was observed, and it was effective to use the full width at half maximum of this peak as a quantitative measure of crystallinity. As shown below, the full width at half maximum of the P1 peak is considered to be about 150 cm −1 , which is considered to be the limit for obtaining the above-mentioned stabilization, so that the full width at half maximum can be obtained or the P1 peak itself can be sufficiently small. The point is to have a fine graphite film.

【0028】この構成による効果について説明する。The effect of this configuration will be described.

【0029】電子放出素子の長時間の電子放出に伴う特
性の変化の原因は、第1にカーボン膜の不必要な堆積の
進行や、その逆の消耗が挙げられる。
The cause of the change in the characteristics of the electron-emitting device due to electron emission for a long time is, firstly, the progress of unnecessary deposition of the carbon film and vice versa.

【0030】不必要な堆積の進行を抑制する手段として
は、素子の駆動雰囲気中に炭素化合物が存在しないよう
にすることが有効で、前述の「安定化工程」はこれを実
現する工程である。
As a means for suppressing the unnecessary progress of deposition, it is effective to prevent the carbon compound from existing in the driving atmosphere of the element, and the above-mentioned "stabilization step" is a step for realizing this. .

【0031】一方、消耗の原因は色々考えられるが、雰
囲気中に残存するO2 やH2 O等によりカーボン膜がエ
ッチングされる事等が原因と思われ、これらのガスを雰
囲気中から取り除く必要があると考えられる。
On the other hand, various causes of consumption can be considered, but it is considered that the carbon film is etched by O 2 or H 2 O remaining in the atmosphere, and it is necessary to remove these gases from the atmosphere. It is thought that there is.

【0032】また、このほかに電子放出部亀裂を挟む導
電性薄膜の端部が、素子の駆動によって後退し、亀裂幅
が徐々に広くなる現象も観察され、これも電子放出特性
の変化の原因の一つと考えられる。この現象は、導電性
薄膜端部にカーボン膜がある程度形成されると抑制され
るが、該カーボン膜が結晶性が比較的高いグラファイト
で構成されるとこの効果が大きいことが見いだされた。
In addition to this, it is also observed that the edges of the conductive thin film sandwiching the electron emitting portion crack recede due to the driving of the element, and the crack width gradually widens. This is also the cause of the change in the electron emitting characteristics. It is considered to be one of This phenomenon is suppressed when a carbon film is formed to some extent on the end of the conductive thin film, but it has been found that this effect is great when the carbon film is made of graphite having relatively high crystallinity.

【0033】同様以上の効果を持つ構成は、電子放出部
亀裂内の、正極側・負極側の両方にグラファイト膜を有
する構成である。この場合のグラファイトの結晶性も上
記と同程度であることを要する。通常の活性化工程で作
成した素子の場合、主に正極側にカーボン膜が形成され
るが、負極側には僅かしか形成されていない。このため
負極側の導電性薄膜端部は、長時間の電子放出により徐
々に後退するため、電子放出部亀裂の拡大を完全には防
ぎきれない。両側にグラファイト膜を形成することによ
り、電子放出特性の変化の抑制はより高い効果をもつ。
また、電気的な特性に関しては、活性化時の印加電圧を
通常より高くすることにより、リーク電流を低減して素
子電流Ifを低下させ、同時に電子放出電流Ieを上昇
させることが出来る。結果として電子放出効率η(=I
e/If×100[%])を向上させることが出来る。
A structure having the same effects as above is a structure having graphite films on both the positive electrode side and the negative electrode side in the crack of the electron emission portion. In this case, the crystallinity of graphite also needs to be about the same as above. In the case of an element produced by a normal activation process, a carbon film is mainly formed on the positive electrode side, but only a small amount is formed on the negative electrode side. For this reason, the end of the conductive thin film on the negative electrode side gradually recedes due to long-term electron emission, so that the expansion of cracks in the electron emission portion cannot be completely prevented. By forming the graphite films on both sides, the suppression of changes in electron emission characteristics has a higher effect.
Regarding the electrical characteristics, by increasing the applied voltage at the time of activation higher than usual, it is possible to reduce the leak current and decrease the device current If, and at the same time increase the electron emission current Ie. As a result, the electron emission efficiency η (= I
e / If × 100 [%]) can be improved.

【0034】つぎに、放電現象は電子放出素子の駆動の
ため、素子電極間や、素子とアノード電極の間に電圧を
印加したときに放電を生じる現象で、これによって電子
放出素子が破損する場合があるため、十分に抑制するこ
とが必要である。放電は素子の周囲の気体分子が電離す
るために生ずるが、通常、素子の周囲の残留気体の圧力
は、放電が生ずる圧力に比べ十分に低い。従って、電子
放出素子の駆動中に素子の近傍から何らかの原因で突発
的にガスが発生したと考えなければならない。このガス
の発生源として最も重大と思われるのは、活性化のため
に堆積したカーボン膜自身である。もちろん、電子放出
部亀裂の内部のカーボン膜は、常にジュール熱や電子に
よる衝撃を受けており放出される気体が残留していると
は思われない。
Next, the discharge phenomenon is a phenomenon in which discharge occurs when a voltage is applied between the device electrodes or between the device and the anode electrode because the electron emitting device is driven, and when the electron emitting device is damaged by this. Therefore, it is necessary to suppress it sufficiently. The discharge occurs due to the ionization of gas molecules around the element, but the pressure of the residual gas around the element is usually sufficiently lower than the pressure at which the discharge occurs. Therefore, it must be considered that gas is suddenly generated from the vicinity of the electron-emitting device for some reason while the electron-emitting device is being driven. The most important source of this gas is the carbon film itself deposited for activation. Of course, the carbon film inside the crack of the electron emitting portion is always subjected to the impact of Joule heat and electrons, and it is unlikely that the released gas remains.

【0035】一方、電子放出部亀裂の外部のカーボン膜
は、グラファイトの結晶粒界に水素などが残留していた
り、アモルファスカーボンや炭素化合物膜の場合、構成
元素として水素などを含んでいたり、それ自体が低分子
化してガスとなるなどの可能性が危惧される。水素が放
電を起こす際の実際のメカニズムが、上記のいずれによ
るのかを解明するには至っていないが、このことを念頭
に置いて対策を講じることにより、放電抑制に顕著な効
果が確認された。
On the other hand, the carbon film outside the cracks of the electron emitting portion contains hydrogen or the like remaining at the crystal grain boundaries of graphite, or contains hydrogen or the like as a constituent element in the case of the amorphous carbon or carbon compound film. There is a concern that the molecule itself may become low molecular weight and become gas. Although it has not been clarified which of the above is the actual mechanism when hydrogen discharges, it has been confirmed that taking measures with this in mind has a significant effect on discharge suppression.

【0036】すなわち、上記本発明の第1の構成をさら
に限定した構成として、亀裂内に所望の結晶性を有する
グラファイト膜を有し、かつ亀裂外部には実質的に前記
所望の結晶性を有するグラファイト膜以外のカーボン膜
を有しない構成である。
That is, as a structure further limiting the first structure of the present invention, a graphite film having a desired crystallinity is provided inside the crack, and substantially the desired crystallinity is provided outside the crack. The structure does not have a carbon film other than the graphite film.

【0037】表面伝導型電子放出素子では、亀裂外の導
電性薄膜上に、ガスを発生しうるものがあると、正極側
には、一旦放出されたあとアノードに向かわず、正極に
吸い込まれてしまう電子が、飛来することがさけられ
ず、また負極側には、アノードに向かう電子の衝撃によ
り、残留気体が電離された陽イオンが飛来することが考
えられる。これらによる衝撃を受けることで、カーボン
膜からガスが発生し、放電を引き起こすことが懸念され
る。
In the surface conduction electron-emitting device, if there is a gas that can generate gas on the conductive thin film outside the crack, the positive electrode side is once discharged and does not go to the anode, but is sucked into the positive electrode. It is conceivable that the stored electrons are prevented from flying, and that the cations from which the residual gas has been ionized fly to the negative electrode side due to the impact of the electrons toward the anode. It is feared that a gas generated from the carbon film may cause an electric discharge by being impacted by these.

【0038】従って、この部分の前記カーボン膜を除去
すれば、この様なガスの発生と放電を抑制することが可
能であると考えられる。後述するようにこの手段は顕著
な効果を示した。
Therefore, it is considered possible to suppress such gas generation and discharge by removing the carbon film in this portion. As will be described later, this means showed a remarkable effect.

【0039】同様の目的で、違った構成も可能である。
すなわち、亀裂外のカーボン膜の結晶性を高くすること
によっても放電抑制に効果が確認された。
Different configurations are possible for the same purpose.
That is, the effect of suppressing discharge was also confirmed by increasing the crystallinity of the carbon film outside the cracks.

【0040】なお、これらの構成は、電子放出特性の改
善にも有効であることが分かった。
It has been found that these configurations are also effective for improving electron emission characteristics.

【0041】つぎに、以上で説明したいくつかの構成を
実現するための製造方法について説明する。
Next, a manufacturing method for realizing some of the configurations described above will be described.

【0042】図1は、本発明を適用可能な平面型表面伝
導型電子放出素子の構成を示す模式図であり、図1
(a)は平面図、図1(b)は断面図である。
FIG. 1 is a schematic diagram showing the structure of a planar surface conduction electron-emitting device to which the present invention can be applied.
FIG. 1A is a plan view and FIG. 1B is a sectional view.

【0043】図1において1は基板、2と3は素子電
極、4は導電性薄膜、5は電子放出部亀裂、6は本発明
に係る所望の結晶性を有するグラファイト膜である。
In FIG. 1, 1 is a substrate, 2 and 3 are device electrodes, 4 is a conductive thin film, 5 is an electron emitting portion crack, and 6 is a graphite film having desired crystallinity according to the present invention.

【0044】基板1としては、石英ガラス、Na等の不
純物含有量を減少したガラス、青板ガラス、青板ガラス
にスパッタ法等によりSiO2 を積層した積層体、アル
ミナ等のセラミックス等を用いることができる。
As the substrate 1, quartz glass, glass having a reduced content of impurities such as Na, soda-lime glass, a laminated body in which SiO 2 is laminated on soda-lime glass by a sputtering method, ceramics such as alumina, and the like can be used. .

【0045】対向する素子電極2,3の材料としては、
一般的な導体材料を用いることができる。これは例えば
Ni,Cr,Au,Mo,W,Pt,Ti,Al,C
u,Pd等の金属或は合金及びPd,Ag,Au,Ru
2 ,Pd−Ag等の金属或は金属酸化物とガラス等か
ら構成される印刷導体、In23 −SnO2 等の透明
導電体及びポリシリコン等の半導体導体材料等から適宜
選択することができる。
The material of the opposing device electrodes 2 and 3 is
Common conductor materials can be used. This is, for example, Ni, Cr, Au, Mo, W, Pt, Ti, Al, C
Metals or alloys such as u and Pd, and Pd, Ag, Au and Ru
A printed conductor composed of a metal such as O 2 or Pd-Ag or a metal oxide and glass, a transparent conductor such as In 2 O 3 —SnO 2 and a semiconductor conductor material such as polysilicon should be selected appropriately. You can

【0046】素子電極間隔L、素子電極長さW、導電性
薄膜4の形状等は、応用される形態等を考慮して、設計
される。
The element electrode spacing L, the element electrode length W, the shape of the conductive thin film 4 and the like are designed in consideration of the applied form.

【0047】素子電極間隔Lは、数十nmから数百μm
の範囲とすることが好ましく、より好ましくは、素子電
極間に印加する電圧と電子放出し得る電界強度等を考慮
して数μmから数十μmの範囲とすることができる。
The element electrode spacing L is from several tens nm to several hundreds μm.
The range is preferably several μm to several tens μm in consideration of the voltage applied between the device electrodes and the electric field strength capable of emitting electrons.

【0048】素子電極長さWは、電極の抵抗値、電子放
出特性を考慮して、数μmから数百μmの範囲とするこ
とができる。素子電極2,3の膜厚dは、数十nmから
数μmの範囲とすることができる。
The device electrode length W can be set in the range of several μm to several hundred μm in consideration of the resistance value of the electrode and the electron emission characteristics. The film thickness d of the device electrodes 2 and 3 can be in the range of several tens nm to several μm.

【0049】図1に示した構成だけでなく、基板1上
に、導電性薄膜4、対向する素子電極2,3の順に積層
した構成とすることもできる。
In addition to the structure shown in FIG. 1, the conductive thin film 4 and the opposing device electrodes 2 and 3 may be laminated in this order on the substrate 1.

【0050】導電性薄膜4には、良好な電子放出特性を
得るために、微粒子で構成された微粒子膜を用いるのが
好ましい。その膜厚は、素子電極2,3へのステップカ
バレージ、素子電極2,3間の抵抗値及び後述するフォ
ーミング条件等を考慮して適宜設定されるが、通常は、
0.1nmの数倍から数百nmの範囲とするのが好まし
く、より好ましくは1nmから50nmの範囲とするの
が良い。その抵抗値は、Rs が102 から107 Ω/□
の値である。なおRs は、厚さがt、幅がwで長さがl
の薄膜の抵抗Rを、R=Rs (l/w)とおいたときに
現れる値である。本願明細書において、フォーミング処
理については、通電処理を例に挙げて説明するが、フォ
ーミング処理はこれに限られるものではなく、膜に亀裂
を生じさせて高抵抗状態に形成する物理的処理、あるい
は化学的処理を包含するものである。
As the conductive thin film 4, it is preferable to use a fine particle film composed of fine particles in order to obtain good electron emission characteristics. The film thickness is appropriately set in consideration of the step coverage to the device electrodes 2 and 3, the resistance value between the device electrodes 2 and 3, and the forming conditions described later, etc.
The thickness is preferably several times several 0.1 nm to several hundreds of nm, and more preferably 1 nm to 50 nm. The resistance value is such that R s is 10 2 to 10 7 Ω / □
Is the value of. Note that R s has a thickness t, a width w, and a length l.
It is a value that appears when the resistance R of the thin film of R is set as R = R s (l / w). In the specification of the present application, the forming process will be described by taking an energization process as an example, but the forming process is not limited to this, and a physical process of forming a crack in a film to form a high resistance state, or It includes chemical treatment.

【0051】導電性薄膜4を構成する材料は、Pd,P
t,Ru,Ag,Au,Ti,In,Cu,Cr,F
e,Zn,Sn,Ta,W,Pb等の金属、PdO,S
nO2,In23 ,PbO,Sb23 等の酸化物、
HfB2 ,ZrB2 ,LaB6,CeB6 ,YB4 ,G
dB4 等の硼化物、TiC,ZrC,HfC,TaC,
SiC,WCなどの炭化物、TiN,ZrN,HfN等
の窒化物、Si,Ge等の半導体の中から適宜選択され
る。
The materials forming the conductive thin film 4 are Pd and P.
t, Ru, Ag, Au, Ti, In, Cu, Cr, F
e, Zn, Sn, Ta, W, Pb and other metals, PdO, S
oxides such as nO 2 , In 2 O 3 , PbO and Sb 2 O 3 ;
HfB 2 , ZrB 2 , LaB 6 , CeB 6 , YB 4 , G
Borides such as dB 4 , TiC, ZrC, HfC, TaC,
It is appropriately selected from carbides such as SiC and WC, nitrides such as TiN, ZrN and HfN, and semiconductors such as Si and Ge.

【0052】なお、本明細書では頻繁に「微粒子」とい
う言葉を用いるので、その意味について説明する。
In the present specification, the term "fine particles" is frequently used, and its meaning will be described.

【0053】小さな粒子を「微粒子」と呼び、これより
も小さなものを「超微粒子」と呼ぶ。「超微粒子」より
もさらに小さく、原子の数が数百個程度以下のものを
「クラスター」と呼ぶことは広く行われている。
Small particles are called "fine particles", and particles smaller than this are called "ultrafine particles". It is widely known that particles smaller than "ultrafine particles" and having a number of atoms of about several hundreds or less are called "clusters".

【0054】しかしながら、それぞれの境は厳密なもの
ではなく、どの様な性質に注目して分類するかにより変
化する。また「微粒子」と「超微粒子」を一括して「微
粒子」と呼ぶ場合もあり、本明細書中での記述はこれに
沿ったものである。
However, each boundary is not strict, and changes depending on what kind of property is focused on for classification. In addition, "fine particles" and "ultrafine particles" may be collectively referred to as "fine particles", and the description in this specification is in accordance with this.

【0055】「実験物理学講座14 表面・微粒子」
(木下是雄 編、共立出版 1986年9月1日発行)
では次のように記述されている。
"Experimental physics course 14 surface / fine particles"
(Koroshio Kinoshita, Kyoritsu Shuppan, published September 1, 1986)
Then, it is described as follows.

【0056】「本稿で微粒子と言うときにはその直径が
だいたい2〜3μm程度から10nm程度までとし、特
に超微粒子というときは粒径が10nm程度から2〜3
nm程度までを意味することにする。両者を一括して単
に微粒子と書くこともあってけっして厳密なものではな
く、だいたいの目安である。粒子を構成する原子の数が
2個から数十〜数百個程度の場合はクラスターと呼
ぶ。」(195ページ 22〜26行目)。
"In the present specification, the term" fine particles "refers to particles having a diameter of about 2 to 3 µm to about 10 nm, and particularly, the term" fine particles "refers to particles having a diameter of about 10 nm to 2 to 3 nm.
It means up to about nm. It is not a strict matter because both are collectively referred to as fine particles, but it is a rough guideline. When the number of atoms constituting a particle is from 2 to several tens to several hundreds, it is called a cluster. (Page 195, lines 22-26).

【0057】付言すると、新技術開発事業団の“林・超
微粒子プロジェクト”での「超微粒子」の定義は、粒径
の下限はさらに小さく、次のようなものであった。
In addition, the definition of "ultrafine particles" in the "Hayashi / ultrafine particle project" of the New Technology Development Corporation has the following lower limit of the particle size.

【0058】「創造科学技術推進制度の“超微粒子プロ
ジェクト”(1981〜1986)では、粒子の大きさ
(径)がおよそ1〜100nmの範囲のものを“超微粒
子”(ultra fine particle) と呼ぶことにした。すると
1個の超微粒子はおよそ100〜108 個くらいの原子
の集合体という事になる。原子の尺度でみれば超微粒子
は大〜巨大粒子である。」(「超微粒子−創造科学技
術」林主税、上田良二、田崎明 編;三田出版 198
8年 2ページ1〜4行目)/「超微粒子よりさらに小
さいもの、すなわち原子が数個〜数百個で構成される1
個の粒子は、ふつうクラスターと呼ばれる」(同書2ペ
ージ12〜13行目)。
In the "Ultrafine Particle Project" (1981-1986) of the Creative Science and Technology Promotion System, particles having a size (diameter) in the range of about 1 to 100 nm are called "ultrafine particles". Then, one ultrafine particle is an aggregate of about 100 to 10 8 atoms. From the atomic scale, the ultrafine particles are large to huge particles. "(" Ultrafine particles- Creative Science and Technology "Takashi Hayashi, Ryoji Ueda, Akira Tasaki ed .; Mita Publishing 198
8 years, page 2, lines 1 to 4) / "Even smaller than ultrafine particles, that is, composed of several to several hundred atoms 1
Individual particles are usually called clusters "(ibid., Page 2, lines 12-13).

【0059】上記のような一般的な呼び方をふまえて、
本明細書において「微粒子」とは多数の原子・分子の集
合体で、粒径の下限は0.1nmの数倍から1nm程
度、上限は数μm程度のものを指すこととする。
Based on the above general term,
In the present specification, “fine particles” are aggregates of a large number of atoms and molecules, and the lower limit of the particle size is several times 0.1 nm to about 1 nm, and the upper limit thereof is about several μm.

【0060】電子放出部5は、導電性薄膜4の一部に形
成された高抵抗の亀裂により構成され、導電性薄膜4の
膜厚、膜質、材料及び後述する通電フォーミング等の手
法等に依存したものとなる。電子放出部亀裂5は、0.
1nmの数倍から数十nmの範囲の粒径の導電性微粒子
を用いて構成することもできる。この導電性微粒子は、
導電性薄膜4を構成する材料の元素の一部、あるいは全
ての元素を含有するものとなる。電子放出部亀裂5に
は、前述した所望の結晶性を有するグラファイト膜6を
有する。
The electron-emitting portion 5 is composed of a crack having a high resistance formed in a part of the conductive thin film 4, and depends on the film thickness, film quality, material of the conductive thin film 4 and a method such as energization forming described later. It will be what you did. The electron emitting portion cracks 5 are 0.
It is also possible to use conductive fine particles having a particle size in the range of several times 1 nm to several tens of nm. The conductive particles are
Some or all of the elements of the material forming the conductive thin film 4 are contained. The electron emission part crack 5 has the graphite film 6 having the above-described desired crystallinity.

【0061】次に、垂直型表面伝導型電子放出素子につ
いて説明する。
Next, the vertical surface conduction electron-emitting device will be described.

【0062】図3は、本発明の表面伝導型電子放出素子
を適用できる垂直型表面伝導型電子放出素子の一例を示
す模式図である。
FIG. 3 is a schematic diagram showing an example of a vertical surface conduction electron-emitting device to which the surface conduction electron-emitting device of the present invention can be applied.

【0063】図3においては、図1に示した部位と同じ
部位には図1に示した符号と同一の符号を付している。
7は段さ形成部である。基板1、素子電極2及び3、導
電性薄膜4、電子放出部亀裂5は、前述した平面型表面
伝導型電子放出素子の場合と同様の材料で構成すること
ができる。段さ形成部7は、真空蒸着法、印刷法、スパ
ッタ法等で形成されたSiO2 等の絶縁性材料で構成す
ることができる。段さ形成部7の膜厚は、先に述べた平
面型表面伝導型電子放出素子の素子電極間隔Lに対応
し、数十nmから数十μmの範囲とすることができる。
この膜厚は、段さ形成部の製法、及び素子電極間に印加
する電圧と電子放出し得る電界強度等を考慮して設定さ
れるが、数十nmから数μmの範囲が好ましい。
In FIG. 3, the same parts as those shown in FIG. 1 are designated by the same reference numerals as those shown in FIG.
7 is a step forming part. The substrate 1, the device electrodes 2 and 3, the conductive thin film 4, and the electron emission portion crack 5 can be made of the same materials as in the case of the above-mentioned plane type surface conduction electron emission device. The step forming portion 7 can be made of an insulating material such as SiO 2 formed by a vacuum deposition method, a printing method, a sputtering method, or the like. The film thickness of the step forming portion 7 corresponds to the device electrode interval L of the flat surface conduction electron-emitting device described above, and can be set in the range of several tens nm to several tens μm.
This film thickness is set in consideration of the manufacturing method of the step forming portion, the voltage applied between the device electrodes and the electric field strength capable of emitting electrons, and the range of several tens nm to several μm is preferable.

【0064】導電性薄膜4は、素子電極2及び3と段さ
形成部7作成後に、該素子電極2,3の上に積層され
る。電子放出部5は、図3においては、段さ形成部7に
直線状に形成されているが、作成条件、フォーミング条
件等に依存し、形状、位置ともこれに限られるものでは
ない。
The conductive thin film 4 is laminated on the device electrodes 2 and 3 after the device electrodes 2 and 3 and the step forming portion 7 are formed. Although the electron emitting portion 5 is linearly formed in the step forming portion 7 in FIG. 3, the shape and the position of the electron emitting portion 5 are not limited to this, depending on the forming conditions, the forming conditions, and the like.

【0065】上述の表面伝導型電子放出素子の製造方法
としては様々な方法があるが、その一例を図4に模式的
に示す。
There are various methods for manufacturing the above-mentioned surface conduction electron-emitting device, and one example thereof is schematically shown in FIG.

【0066】以下、図1及び図4を参照しながら製造方
法の一例について説明する。図4においても、図1に示
した部位と同じ部位には図1に示した符号と同一の符号
を付している。
An example of the manufacturing method will be described below with reference to FIGS. Also in FIG. 4, the same parts as those shown in FIG. 1 are designated by the same reference numerals as those shown in FIG.

【0067】1)基板1を洗剤、純水および有機溶剤等
を用いて十分に洗浄後、真空蒸着法、スパッタ法等によ
り素子電極材料を堆積後、例えばフォトリソグラフィー
技術を用いて基板1上に素子電極2,3を形成する(図
4(a))。
1) After thoroughly cleaning the substrate 1 with a detergent, pure water, an organic solvent, etc., depositing an element electrode material by a vacuum deposition method, a sputtering method or the like, and then, for example, using a photolithography technique on the substrate 1. The device electrodes 2 and 3 are formed (FIG. 4A).

【0068】2)素子電極2,3を設けた基板1上に、
有機金属溶液を塗布して、有機金属薄膜を形成する。有
機金属溶液には、前述の導電性薄膜4の材料の金属を主
元素とする有機金属化合物の溶液を用いることができ
る。有機金属薄膜を加熱焼成処理し、リフトオフ、エッ
チング等によりパターニングし、導電性薄膜4を形成す
る(図4(b))。ここでは、有機金属溶液の塗布法を
挙げて説明したが、導電性薄膜4の形成法はこれに限ら
れるものでなく、真空蒸着法、スパッタ法、化学的気相
堆積法、分散塗布法、ディッピング法、スピンナー法等
を用いることもできる。
2) On the substrate 1 provided with the device electrodes 2 and 3,
An organometallic solution is applied to form an organometallic thin film. As the organic metal solution, a solution of an organic metal compound containing a metal of the material of the conductive thin film 4 as a main element can be used. The organic metal thin film is heat-fired and patterned by lift-off, etching or the like to form the conductive thin film 4 (FIG. 4B). Although the method of applying the organic metal solution has been described here, the method of forming the conductive thin film 4 is not limited to this, and a vacuum deposition method, a sputtering method, a chemical vapor deposition method, a dispersion coating method, A dipping method, a spinner method, etc. can also be used.

【0069】3)つづいて、フォーミングと呼ばれる通
電処理を施す。素子電極2,3間に、不図示の電源を用
いて、通電を行うと、導電性薄膜4の部位に、電子放出
部亀裂5が形成される(図4(c))。通電フォーミン
グの電圧波形の例を図5に示す。
3) Subsequently, energization processing called forming is performed. When electricity is applied between the device electrodes 2 and 3 by using a power source (not shown), a crack 5 of an electron emitting portion is formed at a portion of the conductive thin film 4 (FIG. 4C). An example of the voltage waveform of energization forming is shown in FIG.

【0070】電圧波形は、パルス波形が、好ましい。こ
れにはパルス波高値を定電圧としたパルスを連続的に印
加する図5(a)に示した手法と、パルス波高値を増加
させながら電圧パルスを印加する図5(b)に示した手
法がある。
The voltage waveform is preferably a pulse waveform. For this, the method shown in FIG. 5 (a) in which a pulse having a pulse peak value of a constant voltage is continuously applied, and the method shown in FIG. 5 (b) in which a voltage pulse is applied while increasing the pulse peak value. There is.

【0071】図5(a)におけるT1及びT2は電圧波
形のパルス幅とパルス間隔である。通常T1は1μse
c.〜10μsec.、T2は10μsec.〜100
msec.の範囲で設定される。三角波の波高値(通電
フォーミング時のピーク電圧)は、表面伝導型電子放出
素子の形態に応じて適宜選択される。このような条件の
もと、真空雰囲気下で、数秒から数十分間電圧を印加す
る。パルス波形は三角波に限定されるものではなく、矩
形波などの所望の波形を採用することができる。
T1 and T2 in FIG. 5A are the pulse width and pulse interval of the voltage waveform. Normally T1 is 1 μse
c. -10 μsec. , T2 is 10 μsec. ~ 100
msec. It is set in the range of. The peak value of the triangular wave (peak voltage during energization forming) is appropriately selected according to the form of the surface conduction electron-emitting device. Under these conditions, a voltage is applied for several seconds to several tens of minutes in a vacuum atmosphere. The pulse waveform is not limited to the triangular wave, and a desired waveform such as a rectangular wave can be adopted.

【0072】図5(b)におけるT1及びT2は、図5
(a)に示したのと同様とすることができる。三角波の
波高値(通電フォーミング時のピーク電圧)は、例えば
0.1Vステップ程度づつ、増加させることができる。
T1 and T2 in FIG. 5B are the same as those in FIG.
It can be similar to that shown in (a). The peak value of the triangular wave (peak voltage during energization forming) can be increased by, for example, about 0.1 V step.

【0073】通電フォーミング処理の終了は、パルス間
隔T2中に、導電性薄膜4を局所的に破壊、変形しない
程度の電圧を印加し、電流を測定して検知することがで
きる。例えば0.1V程度の電圧印加により流れる素子
電流を測定し、抵抗値を求めて、1MΩ以上の抵抗を示
した時、通電フォーミングを終了させる。
The end of the energization forming process can be detected by applying a voltage that does not locally break or deform the conductive thin film 4 during the pulse interval T2 and measure the current. For example, the device current flowing by applying a voltage of about 0.1 V is measured, the resistance value is obtained, and when the resistance is 1 MΩ or more, the energization forming is terminated.

【0074】4)フォーミング処理を終えた素子には活
性化処理と呼ばれる処理を施す。
4) The element which has undergone the forming process is subjected to a process called activation process.

【0075】活性化処理は、真空雰囲気下で、パルスの
印加を繰り返すことで行うことができる。この処理によ
れば、真空雰囲気中に微量に存在する有機物質から、炭
素あるいは炭素化合物が素子上に堆積し、素子電流I
f,放出電流Ieが、著しく変化するようになる。素子
電流Ifと放出電流Ieを測定しながら、例えば放出電
流Ieが飽和した時点で、活性化工程を終了させる。
The activation process can be carried out by repeating the application of pulses in a vacuum atmosphere. According to this treatment, carbon or a carbon compound is deposited on the element from the organic substance present in a trace amount in the vacuum atmosphere, and the element current I
f and the emission current Ie change remarkably. While measuring the device current If and the emission current Ie, for example, when the emission current Ie is saturated, the activation process is terminated.

【0076】なお、このとき雰囲気中に存在する有機物
質、拡散ホンプやロータリーポンプなどのオイルを用い
る排気装置から真空容器内に拡散するオイル成分を利用
しても良いし、排気装置としてイオンポンプなどの超高
真空用排気装置を用いて真空容器内を排気した後有機物
質を導入しても良い。このとき用いられる有機物質とし
ては、アルカン、アルケン、アルキンの脂肪族炭化水素
類、芳香族炭化水素類、アルコール類、アルデヒド類、
ケトン類、アミン類、フェノール、カルボン酸、スルホ
ン酸などの有機酸類などを挙げることが出来、具体的に
は、メタン、エタン、プロパンなどCn2n+2で表され
る飽和炭化水素、エチレン、プロピレンなどCn2n
の組成式で表される不飽和炭化水素、ベンゼン、トルエ
ン、メタノール、エタノール、ホルムアルデヒド、アセ
トアルデヒド、アセトン、メチルエチルケトン、メチル
アミン、エチルアミン、フェノール、蟻酸、酢酸、プロ
ピオン酸等が使用できる。
At this time, an organic substance existing in the atmosphere, an oil component diffusing into the vacuum container from an exhaust device using oil such as a diffusion pump or a rotary pump may be used, or an ion pump or the like may be used as the exhaust device. The organic substance may be introduced after the inside of the vacuum container is evacuated using the ultra-high vacuum exhaust device. The organic substances used at this time include alkanes, alkenes, alkyne aliphatic hydrocarbons, aromatic hydrocarbons, alcohols, aldehydes,
Examples thereof include ketones, amines, organic acids such as phenol, carboxylic acid, sulfonic acid, and the like, and specific examples include saturated hydrocarbon represented by C n H 2n + 2 such as methane, ethane, propane, and ethylene. , Propylene, etc. Unsaturated hydrocarbons represented by composition formulas such as C n H 2n , benzene, toluene, methanol, ethanol, formaldehyde, acetaldehyde, acetone, methyl ethyl ketone, methyl amine, ethyl amine, phenol, formic acid, acetic acid, propionic acid, etc. Can be used.

【0077】このとき素子に印加する電圧パルスの波形
は、例えば図6(a)に示すような矩形波パルスを用い
ることが出来る。
At this time, as the waveform of the voltage pulse applied to the element, for example, a rectangular wave pulse as shown in FIG. 6A can be used.

【0078】電子放出部亀裂内のカーボン膜が前述の所
望の結晶性を有するグラファイト膜となる構造を得るた
めの方法をいくつか挙げることが出来る。
There can be mentioned some methods for obtaining the structure in which the carbon film in the crack of the electron emitting portion becomes the above-mentioned graphite film having desired crystallinity.

【0079】第1の方法は、上記活性化工程終了後、不
要なカーボン膜を除去するエッチング工程を施すもので
ある。
The first method is to carry out an etching process for removing an unnecessary carbon film after the activation process is completed.

【0080】エッチング工程とは、カーボンに対するエ
ッチング性を有するガスを含む雰囲気中で、素子に電圧
を印加するものである。電圧は、上記活性化工程と同様
なパルスを採用することが出来る。
The etching step is to apply a voltage to the device in an atmosphere containing a gas having an etching property for carbon. As the voltage, a pulse similar to that used in the activation step can be adopted.

【0081】エッチング性を有するガスとしては、組成
式XY(X,Yは各々、H又はハロゲン)を用いること
が出来る。活性化工程で堆積したカーボン膜は、上記エ
ッチングガスによりエッチングされるが、エッチングの
速度はカーボンの結晶性により異なる。電子放出部亀裂
の外部では、グラファイトの微結晶、アモルファスカー
ボン、水素などの他の原子を含んだ炭素化合物などを主
体とするカーボン膜が堆積しているためほとんどのカー
ボンがエッチングされ、実質的に亀裂内部にしかカーボ
ン膜は残らない。亀裂内部でも結晶性の低い部分はエッ
チングされるので、結果として結晶性の比較的高いグラ
ファイト膜6が残される(図4(d))。なお、上記エ
ッチングガスは、電子放出素子より放出される電子の衝
撃により、原子状水素などのラジカルを発生しているも
のと考えられる。
Composition gas XY (wherein X and Y are H or halogen) can be used as the gas having the etching property. The carbon film deposited in the activation step is etched by the above etching gas, but the etching rate varies depending on the crystallinity of carbon. Outside the cracks of the electron emission part, most of the carbon is etched because the carbon film mainly composed of graphite crystallites, amorphous carbon, carbon compounds containing other atoms such as hydrogen, etc. The carbon film remains only inside the crack. Since the portion with low crystallinity is also etched inside the crack, as a result, the graphite film 6 with relatively high crystallinity is left (FIG. 4D). The etching gas is considered to generate radicals such as atomic hydrogen due to the impact of electrons emitted from the electron-emitting device.

【0082】第2の方法は、活性化工程と並行してエッ
チングを行うことである。例えば真空装置内に有機物質
とともに水素などのエッチングガスを導入したり、有機
物質とエッチングガスを交互に導入したりすればよい。
エッチングは、活性化工程の最初から行っても良いし、
はじめは通常の活性化処理を行い、途中からエッチング
を並行して行うようにしても良い。なお、この工程中、
基板を加熱しても良い。
The second method is to perform etching in parallel with the activation step. For example, an etching gas such as hydrogen may be introduced together with the organic substance into the vacuum device, or the organic substance and the etching gas may be introduced alternately.
Etching may be performed from the beginning of the activation process,
A normal activation process may be performed first, and etching may be performed in parallel from the middle. During this process,
The substrate may be heated.

【0083】この方法では、結晶性の低いカーボン膜は
堆積してもすぐに除去されるので、結果として結晶性の
高いグラファイト膜のみが成長する。ただし第1の方法
の場合とは異なり、亀裂外部にもグラファイト膜が形成
される場合がある(図24(a)参照)。
In this method, the carbon film having low crystallinity is removed immediately after deposition, so that only the graphite film having high crystallinity grows. However, unlike the case of the first method, a graphite film may be formed outside the crack (see FIG. 24A).

【0084】第3の方法は、活性化パルスとして、図6
(b)に示すような、両極性のパルスを用いる方法であ
る。この方法によれば、電子放出部亀裂の両方の極にカ
ーボン膜が堆積する。このとき上記のエッチングを行わ
なくても亀裂内部のカーボン膜は、比較的結晶性の高い
グラファイト膜になる。この様になる理由は、主に正極
側にカーボン膜を成長させる場合に比べ、両方の極から
カーボン膜が成長してゆくため、亀裂内ではカーボン膜
の成長している部分により強い電界がかかることが何ら
かの作用をしていることが想像される。なお、この工程
中に基板を加熱しても良く、また正・負両方のパルスの
波高値とパルス幅は、等しくても、等しくなくても良
く、素子の利用形態等により適宜選択される。
The third method is shown in FIG.
This is a method using a bipolar pulse as shown in (b). According to this method, the carbon film is deposited on both the electrodes of the crack of the electron emitting portion. At this time, even if the above etching is not performed, the carbon film inside the crack becomes a graphite film having relatively high crystallinity. The reason for this is that compared to the case of growing a carbon film mainly on the positive electrode side, since the carbon film grows from both electrodes, a stronger electric field is applied to the growing part of the carbon film in the crack. It is imagined that something is working. Note that the substrate may be heated during this step, and the peak value and pulse width of both positive and negative pulses may or may not be equal, and are appropriately selected depending on the usage form of the element and the like.

【0085】なお、第3の方法は、第1ないし第2の方
法と併用することも可能である。
The third method can also be used in combination with the first and second methods.

【0086】5)このような工程を経て得られた電子放
出素子は、安定化工程を行うことが好ましい。この工程
は、真空容器内の有機物質を排気する工程である。真空
容器を排気する真空排気装置は、装置から発生するオイ
ルが素子の特性に影響を与えないように、オイルを使用
しないものを用いるのが好ましい。具体的には、ソープ
ションポンプ、イオンポンプ等の真空排気装置を挙げる
ことが出来る。
5) It is preferable that the electron-emitting device obtained through these steps is subjected to a stabilizing step. This step is a step of exhausting the organic substance in the vacuum container. It is preferable to use a vacuum evacuation device that evacuates the vacuum container without using oil so that the oil generated from the device does not affect the characteristics of the element. Specifically, a vacuum evacuation device such as a sorption pump or an ion pump can be used.

【0087】前記の活性化の工程で、排気装置として油
拡散ポンプやロータリーポンプを用い、これから発生す
るオイル成分に由来する有機ガスを用いた場合には、こ
の成分の分圧を極力低く抑える必要がある。真空容器内
の有機成分の分圧は、上記の炭素及び炭素化合物がほぼ
新たに堆積しない分圧で10-6Pa以下が好ましく、さ
らには10-8Pa以下が特に好ましい。さらに真空容器
内を排気するときには、真空容器全体を加熱して、真空
容器内壁や、電子放出素子に吸着した有機物質分子を排
気しやすくするのが好ましい。このときの加熱条件は、
80〜250℃で5時間以上が望ましいが、特にこの条
件に限るものではなく、真空容器の大きさや形状、電子
放出素子の構成などの諸条件により適宜選ばれる条件に
より行う。真空容器内の圧力は極力小さくすることが必
要で、1〜4×10-5Pa以下が好ましく、さらに1×
10-6Pa以下が特に好ましい。
When an oil diffusion pump or a rotary pump is used as an exhaust device in the activation step and an organic gas derived from an oil component generated from the oil diffusion pump is used, the partial pressure of this component needs to be suppressed as low as possible. There is. The partial pressure of the organic component in the vacuum vessel is preferably 10 −6 Pa or less, more preferably 10 −8 Pa or less, as the partial pressure at which the above carbon and carbon compound are not newly deposited. Further, when the inside of the vacuum container is evacuated, it is preferable to heat the entire vacuum container so that the organic substance molecules adsorbed on the inner wall of the vacuum container or the electron-emitting device can be easily exhausted. The heating conditions at this time are
The temperature is preferably 80 to 250 ° C. for 5 hours or more, but is not particularly limited to this condition, and the condition is appropriately selected depending on various conditions such as the size and shape of the vacuum container and the configuration of the electron-emitting device. It is necessary to make the pressure in the vacuum container as small as possible, preferably 1 to 4 × 10 −5 Pa or less, and further 1 ×
Particularly preferred is 10 −6 Pa or less.

【0088】安定化工程を行った後の、駆動時の雰囲気
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、真空度自体は多少低下しても十分安定な
特性を維持することが出来る。
It is preferable that the atmosphere at the time of driving after the stabilization process is maintained at the atmosphere at the end of the stabilization process, but the atmosphere is not limited to this, and if the organic substance is sufficiently removed. Even if the degree of vacuum itself is slightly lowered, it is possible to maintain sufficiently stable characteristics.

【0089】このような真空雰囲気を採用することによ
り、新たな炭素あるいは炭素化合物の堆積を抑制でき、
結果として素子電流If,放出電流Ieが安定する。
By adopting such a vacuum atmosphere, the deposition of new carbon or carbon compound can be suppressed,
As a result, the device current If and the emission current Ie are stabilized.

【0090】上述の工程を経て得られた本発明を適用可
能な電子放出素子の基本特性について図7、図8を参照
しながら説明する。
Basic characteristics of the electron-emitting device to which the present invention is applicable obtained through the above steps will be described with reference to FIGS. 7 and 8.

【0091】図7は、真空処理装置の一例を示す模式図
であり、この真空処理装置は測定評価装置としての機能
も兼ね備えている。図7においても、図1に示した部位
と同じ部位には図1に付した符号と同一の符号を付して
いる。図7において、15は真空容器であり、16は排
気ポンプである。真空容器15内には電子放出素子が配
されている。即ち、1は電子放出素子を構成する基体で
あり、2及び3は素子電極、4は導電性薄膜、5は電子
放出部亀裂で、図では省略してあるが亀裂内部にグラフ
ァイト膜を有する。11は電子放出素子に素子電圧Vf
を印加するための電源、10は素子電極2,3間の導電
性薄膜4を流れる素子電流Ifを測定するための電流
計、14は素子の電子放出部より放出される放出電流I
eを捕捉するためのアノード電極である。13はアノー
ド電極14に電圧を印加するための高圧電源、12は素
子の電子放出部5より放出される放出電流Ieを測定す
るための電流計である。一例として、アノード電極の電
圧を1kV〜10kVの範囲とし、アノード電極と電子
放出素子との距離Hを2〜8mmの範囲として測定を行
うことができる。
FIG. 7 is a schematic diagram showing an example of a vacuum processing apparatus, and this vacuum processing apparatus also has a function as a measurement / evaluation apparatus. Also in FIG. 7, the same parts as those shown in FIG. 1 are designated by the same reference numerals as those shown in FIG. In FIG. 7, 15 is a vacuum container and 16 is an exhaust pump. An electron-emitting device is arranged in the vacuum container 15. That is, 1 is a substrate that constitutes an electron-emitting device, 2 and 3 are device electrodes, 4 is a conductive thin film, and 5 is a crack in an electron-emitting portion, and although not shown in the figure, it has a graphite film inside the crack. 11 is the device voltage Vf for the electron-emitting device
Is a power source for applying a current, 10 is an ammeter for measuring a device current If flowing through the conductive thin film 4 between the device electrodes 2 and 3, and 14 is an emission current I emitted from an electron emitting portion of the device.
It is an anode electrode for capturing e. Reference numeral 13 is a high voltage power supply for applying a voltage to the anode electrode 14, and 12 is an ammeter for measuring the emission current Ie emitted from the electron emission portion 5 of the device. As an example, the voltage of the anode electrode can be set in the range of 1 kV to 10 kV, and the distance H between the anode electrode and the electron-emitting device can be set in the range of 2 to 8 mm.

【0092】真空容器15内には、不図示の真空計等の
真空雰囲気下での測定に必要な機器が設けられていて、
所望の真空雰囲気下での測定評価を行えるようになって
いる。排気ポンプ16は、ターボポンプ、ロータリーポ
ンプからなる通常の高真空装置系と更に、イオンポンプ
等からなる超高真空装置系とにより構成されている。こ
こに示した電子源基板を配した真空処理装置の全体は、
不図示のヒーターにより250℃程度まで加熱できる。
従って、この真空処理装置を用いると、前述のフォーミ
ング以降の工程も行うことができる。
The vacuum container 15 is provided with equipment necessary for measurement in a vacuum atmosphere, such as a vacuum gauge (not shown).
The measurement and evaluation can be performed in a desired vacuum atmosphere. The exhaust pump 16 is composed of a normal high vacuum device system including a turbo pump and a rotary pump, and an ultra high vacuum device system including an ion pump. The entire vacuum processing apparatus provided with the electron source substrate shown here is
It can be heated up to about 250 ° C. by a heater (not shown).
Therefore, by using this vacuum processing apparatus, the steps after the above-mentioned forming can be performed.

【0093】図8は、図7に示した真空処理装置を用い
て測定された放出電流Ie、素子電流Ifと素子電圧V
fとの関係を模式的に示した図である。図8において
は、放出電流Ieが素子電流Ifに比べて著しく小さい
ので、任意単位で示している。尚、いずれもリニアスケ
ールである。
FIG. 8 shows the emission current Ie, the device current If, and the device voltage V measured by using the vacuum processing apparatus shown in FIG.
It is the figure which showed the relationship with f typically. In FIG. 8, since the emission current Ie is significantly smaller than the device current If, it is shown in arbitrary units. All are linear scales.

【0094】図8からも明らかなように、本発明の表面
伝導型電子放出素子は、放出電流Ieに関して3つの特
徴的性質を有する。
As is clear from FIG. 8, the surface conduction electron-emitting device of the present invention has three characteristic properties regarding the emission current Ie.

【0095】即ち、(I)本素子はある電圧(しきい値
電圧と呼ぶ:図8中のVth)以上の素子電圧を印加す
ると急激に放出電流Ieが増加し、一方しきい値電圧V
th以下では放出電流Ieが殆ど検出されない。つま
り、放出電流Ieに対する明確なしきい値電圧Vthを
持った非線形素子である。
That is, (I) When a device voltage higher than a certain voltage (referred to as threshold voltage: Vth in FIG. 8) is applied to this device, the emission current Ie rapidly increases, while the threshold voltage V
Below th, the emission current Ie is hardly detected. That is, it is a non-linear element having a clear threshold voltage Vth with respect to the emission current Ie.

【0096】(II)放出電流Ieが素子電圧Vfに単
調増加依存するため、放出電流Ieは素子電圧Vfで制
御できる。
(II) Since the emission current Ie monotonically increases with the device voltage Vf, the emission current Ie can be controlled by the device voltage Vf.

【0097】(III)アノード電極14に捕捉される
放出電荷は、素子電圧Vfを印加する時間に依存する。
つまり、アノード電極14に捕捉される電荷量は、素子
電圧Vfを印加する時間により制御できる。
(III) The emission charge trapped in the anode electrode 14 depends on the time for applying the device voltage Vf.
That is, the amount of charges captured by the anode electrode 14 can be controlled by the time for which the device voltage Vf is applied.

【0098】以上の説明より理解されるように、本発明
の表面伝導型電子放出素子は、入力信号に応じて、電子
放出特性を容易に制御できることとなる。この性質を利
用すると複数の電子放出素子を配して構成した電子源、
画像形成装置等、多方面への応用が可能となる。
As understood from the above description, the surface conduction electron-emitting device of the present invention can easily control the electron emission characteristics according to the input signal. If this property is utilized, an electron source composed by arranging a plurality of electron-emitting devices,
It can be applied to various fields such as an image forming apparatus.

【0099】図8においては、素子電流Ifは素子電圧
Vfに対して単調増加する(以下、「MI特性」とい
う。)。また、素子電流Ifが素子電圧Vfに対して電
圧制御型負性抵抗特性(以下、「VCNR特性」とい
う。)を示す場合もある。これらの特性は、製造条件を
制御することで制御できる本発明を適用可能な電子放出
素子の応用例について以下に述べる。本発明の表面伝導
型電子放出素子の複数個を基板上に配列し、例えば電子
源あるいは、画像形成装置が構成できる。
In FIG. 8, the element current If monotonically increases with respect to the element voltage Vf (hereinafter referred to as "MI characteristic"). Further, the element current If may exhibit a voltage control type negative resistance characteristic (hereinafter, referred to as “VCNR characteristic”) with respect to the element voltage Vf. These characteristics will be described below with reference to application examples of the electron-emitting device to which the present invention can be applied, which can be controlled by controlling manufacturing conditions. By arranging a plurality of surface conduction electron-emitting devices of the present invention on a substrate, for example, an electron source or an image forming apparatus can be constructed.

【0100】電子放出素子の配列については、種々のも
のが採用できる。
Various arrangements of electron-emitting devices can be adopted.

【0101】一例として、並列に配置した多数の電子放
出素子の個々を両端で接続し、電子放出素子の行を多数
個配し(行方向と呼ぶ)、この配線と直交する方向(列
方向と呼ぶ)で、該電子放出素子の上方に配した制御電
極(グリッドとも呼ぶ)により、電子放出素子からの電
子を制御駆動するはしご状配置のものがある。これとは
別に、電子放出素子をX方向及びY方向に行列状に複数
個配し、同じ行に配された複数の電子放出素子の電極の
一方を、X方向の配線に共通に接続し、同じ列に配され
た複数の電子放出素子の電極の他方を、Y方向の配線に
共通に接続するものが挙げられる。このようなものは所
謂単純マトリクス配置である。まず単純マトリクス配置
について以下に詳述する。
As an example, a large number of electron-emitting devices arranged in parallel are individually connected at both ends, and a large number of rows of electron-emitting devices are arranged (referred to as a row direction). There is a ladder-shaped arrangement in which the control electrode (also referred to as a grid) arranged above the electron-emitting device controls and drives the electrons from the electron-emitting device. Separately, a plurality of electron-emitting devices are arranged in a matrix in the X and Y directions, and one of electrodes of the plurality of electron-emitting devices arranged in the same row is commonly connected to a wiring in the X direction. For example, the other of the electrodes of the plurality of electron-emitting devices arranged in the same column is commonly connected to the wiring in the Y direction. This is a so-called simple matrix arrangement. First, the simple matrix arrangement will be described in detail below.

【0102】本発明を適用可能な表面伝導型電子放出素
子については、前述したとおり、(I)乃至(III)
の特性がある。即ち、表面伝導型電子放出素子からの放
出電子は、しきい値電圧以上では、対向する素子電極間
に印加するパルス状電圧の波高値と幅で制御できる。一
方、しきい値電圧以下では、殆ど電子は放出されない。
この特性によれば、、多数の電子放出素子を配置した場
合においても、個々の素子に、パルス状電圧を適宜印加
すれば、入力信号に応じて、表面伝導型電子放出素子を
選択して電子放出量が制御できる。
Regarding the surface conduction electron-emitting device to which the present invention can be applied, as described above, (I) to (III)
There is a characteristic of. That is, the emitted electrons from the surface conduction electron-emitting device can be controlled by the peak value and width of the pulse voltage applied between the opposing device electrodes at the threshold voltage or higher. On the other hand, below the threshold voltage, almost no electrons are emitted.
According to this characteristic, even when a large number of electron-emitting devices are arranged, if a pulsed voltage is appropriately applied to each device, the surface conduction electron-emitting device is selected according to the input signal and the electron emission device is selected. The amount of release can be controlled.

【0103】以上の原理に基づき、本発明の電子放出素
子を複数配して得られる電子源基板について、図9を用
いて説明する。図9において、21は電子源基板、22
はX方向配線、23はY方向配線である。24は表面伝
導型電子放出素子、25は結線である。尚、表面伝導型
電子放出素子24は、前述した平面型あるいは垂直型の
どちらであってもよい。
Based on the above principle, an electron source substrate obtained by arranging a plurality of electron-emitting devices of the present invention will be described with reference to FIG. In FIG. 9, 21 is an electron source substrate, 22
Is an X-direction wiring, and 23 is a Y-direction wiring. Reference numeral 24 is a surface conduction electron-emitting device, and 25 is a wire connection. The surface conduction electron-emitting device 24 may be either of the above-mentioned plane type or vertical type.

【0104】m本のX方向配線22は、Dx1,Dx
2,……,Dxmからなり、真空蒸着法、印刷法、スパ
ッタ法等を用いて形成された導電性金属等で構成するこ
とができる。配線の材料、膜厚、巾は、適宜設計され
る。Y方向配線23は、外部端子Dy1,Dy2,…
…,Dynのn本の配線よりなり、X方向配線22と同
様に形成される。これらm本のX方向配線22とn本の
Y方向配線23との間には、不図示の層間絶縁層が設け
られており、両者を電気的に分離している(m,nは共
に正の整数)。
The m number of X-direction wirings 22 are Dx1 and Dx.
2, ..., Dxm, and can be made of a conductive metal or the like formed by a vacuum deposition method, a printing method, a sputtering method, or the like. The wiring material, film thickness, and width are appropriately designed. The Y-direction wiring 23 includes external terminals Dy1, Dy2, ...
, Dyn, and is formed in the same manner as the X-direction wiring 22. An interlayer insulating layer (not shown) is provided between the m X-direction wirings 22 and the n Y-direction wirings 23 to electrically isolate the two (m and n are both positive). Integer).

【0105】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたSiO2 等で構成
される。例えば、X方向配線22を形成した基板21の
全面或は一部に所望の形状で形成され、特に、X方向配
線22とY方向配線23の交差部の電位差に耐え得るよ
うに、膜厚、材料、製法が、適宜設定される。X方向配
線22とY方向配線23は、それぞれ外部端子として引
き出されている。
The interlayer insulating layer (not shown) is made of SiO 2 or the like formed by a vacuum vapor deposition method, a printing method, a sputtering method or the like. For example, it is formed in a desired shape on the entire surface or a part of the substrate 21 on which the X-direction wiring 22 is formed, and in particular, in order to withstand the potential difference at the intersection of the X-direction wiring 22 and the Y-direction wiring 23, the film thickness, The material and manufacturing method are appropriately set. The X-direction wiring 22 and the Y-direction wiring 23 are drawn out as external terminals.

【0106】表面伝導型電子放出素子24を構成する一
対の素子電極(不図示)は、m本のX方向配線22とn
本のY方向配線23と導電性金属等からなる結線25に
よって電気的に接続されている。
The pair of device electrodes (not shown) forming the surface conduction electron-emitting device 24 are composed of m X-direction wirings 22 and n.
The Y-direction wiring 23 of the book is electrically connected by a connection wire 25 made of a conductive metal or the like.

【0107】配線22と配線23を構成する材料、結線
25を構成する材料及び一対の素子電極を構成する材料
は、その構成元素の一部あるいは全部が同一であって
も、また夫々異なってもよい。これらの材料は、例えば
前述の素子電極の材料等より適宜選択される。素子電極
を構成する材料と配線材料が同一である場合には、素子
電極に接続した配線は素子電極ということもできる。
The material forming the wirings 22 and 23, the material forming the connection 25, and the material forming the pair of device electrodes may be the same or different in some or all of the constituent elements. Good. These materials are appropriately selected, for example, from the materials for the above-mentioned element electrodes. When the material forming the element electrode and the wiring material are the same, the wiring connected to the element electrode can also be referred to as an element electrode.

【0108】X方向配線22には、X方向に配列した表
面伝導型電子放出素子24の行を、選択するための走査
信号を印加する不図示の走査信号印加手段が電気的に接
続される。一方、Y方向配線23には、Y方向に配列し
た表面伝導型電子放出素子24の各列を入力信号に応じ
て、変調するための不図示の変調信号発生手段が接続さ
れる。更に、各電子放出素子に印加される駆動電圧は、
当該素子に印加される走査信号と変調信号の差電圧とし
て供給される。
A scanning signal applying means (not shown) for applying a scanning signal for selecting the row of the surface conduction electron-emitting devices 24 arranged in the X direction is electrically connected to the X-direction wiring 22. On the other hand, the Y-direction wiring 23 is connected to a modulation signal generating means (not shown) for modulating each column of the surface conduction electron-emitting devices 24 arranged in the Y direction according to an input signal. Furthermore, the driving voltage applied to each electron-emitting device is
It is supplied as a difference voltage between the scanning signal and the modulation signal applied to the element.

【0109】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。
In the above structure, individual elements can be selected and driven independently by using simple matrix wiring.

【0110】このような単純マトリクス配置の電子源を
用いて構成した画像形成装置について、図10と図11
及び図12を用いて説明する。図10は、画像形成装置
の表示パネルの一例を示す模式図であり、図11は、図
10の画像形成装置に使用される蛍光膜の模式図であ
る。図12は、NTSC方式のテレビ信号に応じて表示
を行うための駆動回路の一例を示すブロック図である。
FIG. 10 and FIG. 11 show an image forming apparatus constructed by using an electron source having such a simple matrix arrangement.
And FIG. 12 will be described. 10 is a schematic diagram showing an example of a display panel of the image forming apparatus, and FIG. 11 is a schematic diagram of a fluorescent film used in the image forming apparatus of FIG. FIG. 12 is a block diagram showing an example of a drive circuit for displaying according to an NTSC television signal.

【0111】図10において、21は電子放出素子を複
数配置した電子源基板、31は電子源基板21を固定し
たリアプレート、36はガラス基板33の内面に蛍光膜
34とメタルバック35等が形成されたフェースプレー
トである。32は支持枠であり、該支持枠32には、リ
アプレート31、フェースプレート36がフリットガラ
ス等を用いて接続されている。37は外囲器であり、例
えば大気中あるいは窒素中で、400〜500℃の温度
範囲で10分以上焼成することで、封着して構成され
る。
In FIG. 10, 21 is an electron source substrate on which a plurality of electron-emitting devices are arranged, 31 is a rear plate to which the electron source substrate 21 is fixed, and 36 is a glass substrate 33 on which a fluorescent film 34, a metal back 35 and the like are formed. Face plate. Reference numeral 32 denotes a support frame, and the rear plate 31 and the face plate 36 are connected to the support frame 32 by using frit glass or the like. Reference numeral 37 denotes an envelope, which is sealed and formed by baking in an atmosphere or nitrogen in a temperature range of 400 to 500 ° C. for 10 minutes or more.

【0112】24は電子放出素子。22,23は、表面
伝導型電子放出素子の一対の素子電極と接続されたX方
向配線及びY方向配線である。
24 is an electron-emitting device. Reference numerals 22 and 23 denote X-direction wiring and Y-direction wiring connected to a pair of device electrodes of the surface conduction electron-emitting device.

【0113】外囲器37は、上述の如く、フェースプレ
ート36、支持枠32、リアプレート31で構成され
る。リアプレート31は主に基板21の強度を補強する
目的で設けられるため、基板21自体で十分な強度を持
つ場合は別体のリアプレート31は不要とすることがで
きる。即ち、基板21に直接支持枠32を封着し、フェ
ースプレート36、支持枠32及び基板21にて外囲器
37を構成しても良い。一方、フェースプレート36、
リアプレート31間に、スぺーサーと呼ばれる不図示の
支持体を設置することにより、大気圧に対して十分な強
度を持つ外囲器37を構成することもできる。
The envelope 37 is composed of the face plate 36, the support frame 32, and the rear plate 31, as described above. Since the rear plate 31 is provided mainly for the purpose of reinforcing the strength of the substrate 21, if the substrate 21 itself has sufficient strength, the separate rear plate 31 can be omitted. That is, the support frame 32 may be directly sealed to the substrate 21, and the face plate 36, the support frame 32, and the substrate 21 may constitute the envelope 37. On the other hand, the face plate 36,
By installing a support body (not shown) called a spacer between the rear plates 31, it is possible to configure the envelope 37 having sufficient strength against atmospheric pressure.

【0114】図11は、蛍光膜を示す模式図である。蛍
光膜34は、モノクロームの場合は蛍光体のみから構成
することができる。カラーの蛍光膜の場合は、蛍光体の
配列により、ブラックストライプ(図11(a))ある
いはブラックマトリクス(図11(b))などと呼ばれ
る黒色導電材38と蛍光体39とから構成することがで
きる。ブラックストライプ、ブラックマトリクスが設け
る目的は、カラー表示の場合、必要となる三原色蛍光体
の各蛍光体39間の塗り分け部を黒くすることで混色等
を目立たなくすることと、蛍光膜34における外光反射
によるコントラストの低下を抑制することにある。黒色
導電材38の材料としては、通常良く用いられている黒
鉛を主成分とする材料の他、導電性があり、光の透過及
び反射が少ない材料を用いることができる。
FIG. 11 is a schematic diagram showing a fluorescent film. In the case of monochrome, the fluorescent film 34 can be composed of only a fluorescent material. In the case of a color phosphor film, it may be composed of a black conductive material 38 called a black stripe (FIG. 11A) or a black matrix (FIG. 11B) depending on the arrangement of the phosphors and a phosphor 39. it can. The purpose of providing the black stripes and the black matrix is to make the color mixture, for example, inconspicuous by making the portions of the three primary color phosphors 39 separately coated between the phosphors 39 black in the case of color display, and to prevent the external appearance of the phosphor film 34. This is to suppress the decrease in contrast due to light reflection. As the material of the black conductive material 38, in addition to the commonly used material containing graphite as a main component, a material having conductivity and having little light transmission and reflection can be used.

【0115】ガラス基板33に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法や印刷法が
採用できる。蛍光膜34の内面側には、通常メタルバッ
ク35が設けられる。メタルバックを設ける目的は、蛍
光体の発光のうち内面側への光をフェースプレート36
側へ鏡面反射させることにより輝度を向上させること、
電子ビーム加速電圧を印加するための電極として作用さ
せること、外囲器内で発生した負イオンの衝突によるダ
メージからの蛍光体を保護すること等である。メタルバ
ックは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処
理(通常、「フィルミング」と呼ばれる。)を行い、そ
の後Alを真空蒸着等を用いて堆積させることで作製で
きる。
As a method of applying the phosphor to the glass substrate 33, a precipitation method or a printing method can be adopted regardless of monochrome or color. A metal back 35 is usually provided on the inner surface side of the fluorescent film 34. The purpose of providing the metal back is to allow the light emitted from the phosphor to the inner surface side to be emitted from the face plate 36.
Improve the brightness by making a specular reflection to the side,
It acts as an electrode for applying an electron beam acceleration voltage, protects the phosphor from damage due to collision of negative ions generated in the envelope, and the like. The metal back can be manufactured by performing a smoothing process (usually called “filming”) on the inner surface of the fluorescent film after manufacturing the fluorescent film, and then depositing Al using vacuum deposition or the like.

【0116】フェースプレート36には、更に蛍光膜3
4の導電性を高めるため、蛍光膜34の外面側に透明電
極(不図示)を設けてもよい。
The face plate 36 is further provided with the fluorescent film 3
In order to enhance the conductivity of No. 4, a transparent electrode (not shown) may be provided on the outer surface side of the fluorescent film 34.

【0117】前述の封着を行う際には、カラーの場合は
各色蛍光体と電子放出素子とを対応させる必要があり、
十分な位置合わせが不可欠となる。
When performing the above-mentioned sealing, in the case of color, it is necessary to associate each color phosphor with the electron-emitting device.
Sufficient alignment is essential.

【0118】図10に示した画像形成装置は、例えば以
下のようにして製造される。
The image forming apparatus shown in FIG. 10 is manufactured, for example, as follows.

【0119】外囲器37は、前述の安定化工程と同様
に、適宜加熱しながら、イオンポンプ、ソープションポ
ンプなどのオイルを使用しない排気装置により不図示の
排気管を通じて排気し、10-5Pa程度の真空度の有機
物質の十分に少ない雰囲気にした後、封止が成される。
外囲器37の封止後の真空度を維持するために、ゲッタ
ー処理を行うこともできる。これは、外囲器37の封止
を行う直前あるいは封止後に、抵抗加熱あるいは高周波
加熱等を用いた加熱により、外囲器37内の所定の位置
に配置されたゲッター(不図示)を加熱し、蒸着膜を形
成する処理である。ゲッターは通常Ba等が主成分であ
り、該蒸着膜の吸着作用により、例えば1×10-4ない
しは1×10-5乗Paの真空度を維持するものである。
ここで、表面伝導型電子放出素子のフォーミング処理以
降の工程は、適宜設定できる。
[0119] The envelope 37, similar to the aforementioned stabilization step, while being heated appropriately, ion pump, by an exhaust device not using oil, such as a sorption pump evacuated through an exhaust pipe (not shown), 10-5 After the atmosphere with a vacuum degree of Pa of a sufficiently small amount of organic substances is formed, sealing is performed.
A getter process can be performed to maintain the degree of vacuum after the envelope 37 is sealed. This is to heat a getter (not shown) arranged at a predetermined position in the envelope 37 by heating using resistance heating or high frequency heating immediately before or after the envelope 37 is sealed. Then, it is a process of forming a vapor deposition film. The getter usually has Ba or the like as a main component, and maintains the degree of vacuum of, for example, 1 × 10 −4 to 1 × 10 −5 Pa by the adsorption action of the deposited film.
Here, the process after the forming process of the surface conduction electron-emitting device can be set appropriately.

【0120】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、NTSC方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図12を用いて説明する。図12において、
41は画像表示表示パネル、42は走査回路、43は制
御回路、44はシフトレジスタである。45はラインメ
モリ、46は同期信号分離回路、47は変調信号発生
器、Vx及びVaは直流電圧源である。
Next, with reference to FIG. 12, a configuration example of a drive circuit for performing television display based on an NTSC system television signal on a display panel constructed by using an electron source having a simple matrix arrangement will be described. . In FIG.
Reference numeral 41 is an image display panel, 42 is a scanning circuit, 43 is a control circuit, and 44 is a shift register. 45 is a line memory, 46 is a synchronizing signal separation circuit, 47 is a modulation signal generator, and Vx and Va are DC voltage sources.

【0121】表示パネル41は、端子Dox1乃至Do
xm、端子Doy1乃至Doyn、及び高圧端子Hvを
介して外部の電気回路と接続している。端子Dox1乃
至Doxmには、表示パネル内に設けられている電子
源、即ちm行n列の行列状にマトリクス配線された表面
伝導型電子放出素子群を一行(n素子)づつ順次駆動す
る為の走査信号が印加される。
The display panel 41 has terminals Dox1 to Dox.
xm, terminals Doy1 to Doyn, and a high voltage terminal Hv are connected to an external electric circuit. The terminals Dox1 to Doxm are used to sequentially drive the electron sources provided in the display panel, that is, the surface conduction electron-emitting device groups matrix-wired in a matrix of m rows and n columns row by row (n elements). A scanning signal is applied.

【0122】端子Doy1乃至Doynには、前記走査
信号により選択された一行の表面伝導型電子放出素子の
各素子の出力電子ビームを制御する為の変調信号が印加
される。高圧端子Hvには、直流電圧源Vaより、例え
ば10k[V]の直流電圧が供給されが、これは表面伝
導型電子放出素子から放出される電子ビームに、蛍光体
を励起するのに十分なエネルギーを付与する為の加速電
圧である。
A modulation signal for controlling the output electron beam of each element of the surface conduction electron-emitting devices of one row selected by the scanning signal is applied to the terminals Doy1 to Doyn. The high voltage terminal Hv is supplied with a direct current voltage of, for example, 10 k [V] from the direct current voltage source Va, which is sufficient to excite the phosphor into the electron beam emitted from the surface conduction electron-emitting device. It is an accelerating voltage for applying energy.

【0123】走査回路42について説明する。同回路
は、内部にm個のスイッチング素子を備えたもので(図
中、S1ないしSmで模式的に示している)ある。各ス
イッチング素子は、直流電圧電源Vxの出力電圧もしく
は0[V](グランドレベル)のいずれか一方を選択
し、表示パネル41の端子Dox1乃至Doxmと電気
的に接続される。S1乃至Smの各スイッチング素子
は、制御回路43が出力する制御信号Tscanに基づ
いて動作するものであり、例えばFETのようなスイッ
チング素子を組み合わせることにより構成することがで
きる。
The scanning circuit 42 will be described. The circuit is provided with m switching elements therein (schematically shown by S1 to Sm in the figure). Each switching element selects either the output voltage of the DC voltage power supply Vx or 0 [V] (ground level) and is electrically connected to the terminals Dox1 to Doxm of the display panel 41. Each of the switching elements S1 to Sm operates based on the control signal Tscan output by the control circuit 43, and can be configured by combining switching elements such as FETs.

【0124】直流電圧源Vxは、本例の場合には表面伝
導型電子放出素子の特性(電子放出しきい値電圧)に基
づき、走査されていない素子に印加される駆動電圧が電
子放出しきい値電圧以下となるような一定電圧を出力す
るよう設定されている。
In the case of this example, the DC voltage source Vx is based on the characteristics (electron emission threshold voltage) of the surface conduction electron-emitting device, and the driving voltage applied to the unscanned device causes the electron emission threshold. It is set to output a constant voltage that is less than or equal to the value voltage.

【0125】制御回路43は、外部より入力する画像信
号に基づいて適切な表示が行なわれるように、各部の動
作を整合させる機能を有する。制御回路43は、同期信
号分離回路46より送られる同期信号Tsyncに基づ
いて、各部に対してTscan、Tsft及びTmry
の各制御信号を発生する。
The control circuit 43 has a function of matching the operation of each part so that an appropriate display is performed based on an image signal input from the outside. The control circuit 43, based on the synchronization signal Tsync sent from the synchronization signal separation circuit 46, Tscan, Tsft, and Tmry for each unit.
The respective control signals are generated.

【0126】同期信号分離回路46は、外部から入力さ
れるNTSC方式のテレビ信号から同期信号成分と輝度
信号成分とを分離する為の回路で、一般的な周波数分離
(フィルター)回路等を用いて構成できる。同期信号分
離回路46により分離された同期信号は、垂直同期信号
と水平同期信号より成るが、ここでは説明の便宜上Ts
ync信号として図示した。前記テレビ信号から分離さ
れた画像の輝度信号成分は便宜上DATA信号と表し
た。該DATA信号はシフトレジスタ44に入力され
る。
The sync signal separation circuit 46 is a circuit for separating the sync signal component and the luminance signal component from the NTSC system television signal input from the outside, and uses a general frequency separation (filter) circuit or the like. Can be configured. The sync signal separated by the sync signal separation circuit 46 is composed of a vertical sync signal and a horizontal sync signal.
It is shown as a sync signal. The luminance signal component of the image separated from the television signal is represented as a DATA signal for convenience. The DATA signal is input to the shift register 44.

【0127】シフトレジスタ44は、時系列的にシリア
ル入力される前記DATA信号を、画像の1ライン毎に
シリアル/パラレル変換するためのもので、前記制御回
路43より送られる制御信号Tsftに基づいて動作す
る(即ち、制御信号Tsftは、シフトレジスタ44の
シフトクロックであるということもできる。)。シリア
ル/パラレル変換された画像1ライン分(電子放出素子
n素子分の駆動データに相当)のデータは、Id1ない
しIdnのn個の並列信号として前記シフトレジスタ4
4より出力される。
The shift register 44 performs serial / parallel conversion of the DATA signal serially input in time series for each line of the image, and based on the control signal Tsft sent from the control circuit 43. It operates (that is, it can be said that the control signal Tsft is the shift clock of the shift register 44). The serial / parallel converted image data for one line (corresponding to drive data for n electron-emitting devices) is converted into n parallel signals Id1 to Idn as the shift register 4
It is output from 4.

【0128】ラインメモリ45は、画像1ライン分のデ
ータを必要時間だけ記憶する為の記憶装置であり、制御
回路43より送られる制御信号Tmryに従って適宜I
d1乃至Idnの内容を記憶する。記憶された内容は、
Id’1乃至Id’nとして出力され、変調信号発生器
47に入力される。
The line memory 45 is a storage device for storing the data for one line of the image for a required time, and the line memory 45 is appropriately set according to the control signal Tmry sent from the control circuit 43.
The contents of d1 to Idn are stored. The stored contents are
The signals Id′1 to Id′n are output and input to the modulation signal generator 47.

【0129】変調信号発生器47は、画像データId’
1乃至Id’nの各々に応じて表面伝導型電子放出素子
の各々を適切に駆動変調する為の信号源であり、その出
力信号は、端子Doy1乃至Doynを通じて表示パネ
ル41内の表面伝導型電子放出素子に印加される。
The modulation signal generator 47 outputs the image data Id '.
1 to Id'n is a signal source for appropriately driving and modulating each of the surface conduction electron-emitting devices, and the output signal is a surface conduction electron in the display panel 41 through terminals Doy1 to Doyn. Applied to the emitting element.

【0130】前述したように、本発明を適用可能な電子
放出素子は放出電流Ieに対して以下の基本特性を有し
ている。即ち、電子放出には明確なしきい値電圧Vth
があり、Vth以上の電圧を印加された時のみ電子放出
が生じる。電子放出しきい値電圧以上の電圧に対して
は、素子への印加電圧の変化に応じて放出電流も変化す
る。このことから、本素子にパルス状の電圧を印加する
場合、例えば電子放出しきい値電圧以下の電圧を印加し
ても電子放出は生じないが、電子放出しきい値電圧以上
の電圧を印加する場合には電子ビームが出力される。そ
の際、パルスの波高値Vmを変化させる事により出力電
子ビームの強度を制御することが可能である。また、パ
ルスの幅Pwを変化させる事により出力される電子ビー
ムの電荷の総量を制御する事が可能である。
As described above, the electron-emitting device to which the present invention can be applied has the following basic characteristics with respect to the emission current Ie. That is, a clear threshold voltage Vth is required for electron emission.
Therefore, electron emission occurs only when a voltage higher than Vth is applied. For a voltage equal to or higher than the electron emission threshold voltage, the emission current also changes according to the change in the voltage applied to the device. From this, when a pulsed voltage is applied to this element, for example, no electron emission occurs even if a voltage below the electron emission threshold voltage is applied, but a voltage above the electron emission threshold voltage is applied. In some cases, an electron beam is output. At that time, the intensity of the output electron beam can be controlled by changing the peak value Vm of the pulse. Further, it is possible to control the total amount of charges of the electron beam output by changing the pulse width Pw.

【0131】従って、入力信号に応じて、電子放出素子
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器47として、一定長さの電圧パルス
を発生し、入力されるデータに応じて適宜パルスの波高
値を変調するような電圧変調方式の回路を用いることが
できる。
Therefore, as a method of modulating the electron-emitting device according to the input signal, a voltage modulation method, a pulse width modulation method or the like can be adopted. When carrying out the voltage modulation method, as the modulation signal generator 47, a circuit of the voltage modulation method is used which generates a voltage pulse of a constant length and appropriately modulates the peak value of the pulse according to the input data. be able to.

【0132】パルス幅変調方式を実施するに際しては、
変調信号発生器47として、一定の波高値の電圧パルス
を発生し、入力されるデータに応じて適宜電圧パルスの
幅を変調するようなパルス幅変調方式の回路を用いるこ
とができる。
In implementing the pulse width modulation method,
As the modulation signal generator 47, it is possible to use a circuit of a pulse width modulation system that generates a voltage pulse having a constant crest value and appropriately modulates the width of the voltage pulse according to input data.

【0133】シフトレジスタ44やラインメモリ45
は、デジタル信号式のものをもアナログ信号式のものを
も採用できる。画像信号のシリアル/パラレル変換や記
憶が所定の速度で行えるものであれば良いからである。
The shift register 44 and the line memory 45
Can adopt both a digital signal type and an analog signal type. This is because any serial / parallel conversion and storage of image signals can be performed at a predetermined speed.

【0134】デジタル信号式を用いる場合には、同期信
号分離回路46の出力信号DATAをデジタル信号化す
る必要があるが、これには同期信号分離回路46の出力
部にA/D変換器を設ければ良い。これに関連して、ラ
インメモリ45の出力信号がデジタル信号かアナログ信
号かにより、変調信号発生器47に設けられる回路が若
干異なったものとなる。即ち、デジタル信号を用いた電
圧変調方式の場合、変調信号発生器47には、例えばD
/A変換回路を用い、必要に応じて増幅回路などを付加
する。パルス幅変調方式の場合、変調信号発生器47に
は、例えば高速の発振器及び発振器の出力する波数を計
数する計数器(カウンタ)及び計数器の出力値と前記メ
モリの出力値を比較する比較器(コンパレータ)を組み
合わせた回路を用いる。必要に応じて、比較器の出力す
るパルス幅変調された変調信号を表面伝導型電子放出素
子の駆動電圧にまで電圧増幅するための増幅器を付加す
ることもできる。
When the digital signal type is used, it is necessary to convert the output signal DATA of the sync signal separation circuit 46 into a digital signal. For this, an A / D converter is provided at the output section of the sync signal separation circuit 46. Just go. In this regard, the circuit provided in the modulation signal generator 47 is slightly different depending on whether the output signal of the line memory 45 is a digital signal or an analog signal. That is, in the case of the voltage modulation method using a digital signal, the modulation signal generator 47 is
The / A converter circuit is used, and an amplifier circuit and the like are added as necessary. In the case of the pulse width modulation method, the modulation signal generator 47 includes, for example, a high-speed oscillator and a counter for counting the number of waves output from the oscillator, and a comparator for comparing the output value of the counter with the output value of the memory. A circuit that combines (comparators) is used. If necessary, an amplifier for voltage-amplifying the pulse-width-modulated modulation signal output from the comparator to the drive voltage of the surface conduction electron-emitting device can be added.

【0135】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器47には、例えばオペアンプなどを
用いた増幅回路を採用でき、必要に応じてレベルシフト
回路などを付加することもできる。パルス幅変調方式の
場合には、例えば、電圧制御型発振回路(VCO)を採
用でき、必要に応じて表面伝導型電子放出素子の駆動電
圧にまで電圧増幅するための増幅器を付加することもで
きる。
In the case of the voltage modulation method using an analog signal, the modulation signal generator 47 may be an amplifier circuit using, for example, an operational amplifier, and a level shift circuit or the like may be added if necessary. In the case of the pulse width modulation method, for example, a voltage controlled oscillation circuit (VCO) can be adopted, and an amplifier for amplifying the voltage up to the driving voltage of the surface conduction electron-emitting device can be added if necessary. .

【0136】このような構成をとり得る本発明の画像形
成装置においては、各電子放出素子に、容器外端子Do
x1乃至Doxm、Doy1乃至Doynを介して電圧
を印加することにより、電子放出が生ずる。高圧端子H
vを介してメタルバック35、あるいは透明電極(不図
示)に高圧を印加し、電子ビームを加速する。加速され
た電子は、蛍光膜34に衝突し、発光が生じて画像が形
成される。
In the image forming apparatus of the present invention having such a structure, each of the electron-emitting devices has a terminal Do outside the container.
Electrons are emitted by applying a voltage via x1 to Doxm and Doy1 to Doyn. High voltage terminal H
A high voltage is applied to the metal back 35 or the transparent electrode (not shown) via v to accelerate the electron beam. The accelerated electrons collide with the fluorescent film 34 and emit light to form an image.

【0137】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。入力信号に
ついては、NTSC方式を挙げたが入力信号はこれに限
られるものではなく、PAL,SECAM方式などの
他、これよりも、多数の走査線からなるTV信号(例え
ば、MUSE方式をはじめとする高品位TV)方式をも
採用できる。
The configuration of the image forming apparatus described here is an example of the image forming apparatus to which the present invention can be applied, and various modifications can be made based on the technical idea of the present invention. As for the input signal, the NTSC system is mentioned, but the input signal is not limited to this, and other than the PAL, SECAM system, etc., a TV signal (for example, the MUSE system, which is composed of a large number of scanning lines). High-definition TV) system can also be adopted.

【0138】次に、はしご型配置の電子源及び画像形成
装置について図13及び図14を用いて説明する。
Next, a ladder type electron source and an image forming apparatus will be described with reference to FIGS. 13 and 14.

【0139】図13は、はしご型配置の電子源の一例を
示す模式図である。図13において、21は電子源基
板、24は電子放出素子である。26(Dx1乃至Dx
10)は、電子放出素子24を接続するための共通配線
である。電子放出素子24は、基板21上に、X方向に
並列に複数個配置されている(これを素子行と呼
ぶ。)。この素子行が複数行配されて、電子源を構成し
ている。各素子行の共通配線間に駆動電圧を印加するこ
とで、各素子行を独立に駆動させることができる。即
ち、電子ビームを放出させたい素子行には、電子放出し
きい値電圧以上の電圧を、電子ビームを放出しない素子
行には、電子放出しきい値電圧以下の電圧を印加する。
各素子行間の共通配線Dx2乃至Dx9は、例えばDx
2,Dx3を同一配線とすることもできる。
FIG. 13 is a schematic diagram showing an example of a ladder-type electron source. In FIG. 13, 21 is an electron source substrate, and 24 is an electron-emitting device. 26 (Dx1 to Dx
10) is a common wiring for connecting the electron-emitting device 24. A plurality of electron-emitting devices 24 are arranged in parallel in the X direction on the substrate 21 (this is called a device row). A plurality of such element rows are arranged to form an electron source. By applying a drive voltage between the common lines of each element row, each element row can be driven independently. That is, a voltage equal to or higher than the electron emission threshold voltage is applied to the element row where the electron beam is desired to be emitted, and a voltage equal to or lower than the electron emission threshold voltage is applied to the element row which does not emit the electron beam.
The common wirings Dx2 to Dx9 between the element rows are, for example, Dx
It is also possible to use the same wiring for 2, Dx3.

【0140】図14は、はしご型配置の電子源を備えた
画像形成装置におけるパネル構造の一例を示す模式図で
ある。27はグリッド電極、28は電子が通過するため
の空孔、29はDox1乃至Doxmよりなる容器外端
子である。30は、グリッド電極27と接続されたG1
乃至Gnからなる容器外端子、21は電子源基板であ
る。図14において、図10、図13に示した部位と同
じ部位には、これらの図に付したのと同一の符号を付し
ている。ここに示した画像形成装置と、図10に示した
単純マトリクス配置の画像形成装置との大きな違いは、
電子源基板21とフェースプレート36の間にグリッド
電極27を備えているか否かである。
FIG. 14 is a schematic view showing an example of a panel structure in an image forming apparatus provided with a ladder-type electron source. Reference numeral 27 is a grid electrode, 28 is a hole for passing electrons, and 29 is a terminal outside the container made of Dox1 to Doxm. 30 is a G1 connected to the grid electrode 27
Outer container terminals made of Gn to Gn, and 21 are electron source substrates. 14, the same parts as those shown in FIGS. 10 and 13 are designated by the same reference numerals as those shown in these figures. The major difference between the image forming apparatus shown here and the image forming apparatus having the simple matrix arrangement shown in FIG.
It is whether or not the grid electrode 27 is provided between the electron source substrate 21 and the face plate 36.

【0141】グリッド電極27は、表面伝導型電子放出
素子から放出された電子ビームを変調するためのもので
あり、はしご型配置の素子行と直交して設けられたスト
ライプ状の電極に電子ビームを通過させるため、各素子
に対応して1個づつ円形の開口28が設けられている。
グリッドの形状や配置位置は図14に示したものに限定
されるものではない。例えば、開口としてメッシュ状に
多数の通過口を設けることもでき、グリッドを表面伝導
型電子放出素子の周囲や近傍に設けることもできる。
The grid electrode 27 is for modulating the electron beam emitted from the surface conduction electron-emitting device, and the electron beam is applied to the striped electrode provided orthogonal to the ladder-shaped element rows. A circular opening 28 is provided for each element in order to allow passage.
The shape and arrangement position of the grid are not limited to those shown in FIG. For example, it is possible to provide a large number of passage openings in a mesh shape as openings, and it is also possible to provide a grid around or near the surface conduction electron-emitting device.

【0142】容器外端子29及びグリッド容器外端子3
0は、不図示の制御回路と電気的に接続されている。
Outer terminal 29 and grid outer terminal 3
0 is electrically connected to a control circuit (not shown).

【0143】本例の画像形成装置では、素子行を1列ず
つ順次駆動(走査)していくのと同期してグリッド電極
列に画像1ライン分の変調信号を印加する。これによ
り、各電子ビームの蛍光体への照射を制御し、画像を1
ラインずつ表示することができる。
In the image forming apparatus of this example, a modulation signal for one image line is applied to the grid electrode column in synchronization with the sequential driving (scanning) of the element rows one column at a time. This controls the irradiation of each electron beam on the phosphor, and
Can be displayed line by line.

【0144】本発明の画像形成装置は、テレビジョン放
送の表示装置、テレビ会議システムやコンピューター等
の表示装置の他、感光ドラム等を用いて構成された光プ
リンターとしての画像形成装置としても用いることがで
きる。
The image forming apparatus of the present invention can be used not only as a display apparatus for television broadcasting, a display apparatus such as a television conference system or a computer, but also as an image forming apparatus as an optical printer constituted by using a photosensitive drum or the like. You can

【0145】[0145]

【実施例】以下に、実施例に基づき本発明を説明する。EXAMPLES The present invention will be described below based on examples.

【0146】[実施例1、比較例1]本実施例では、図
17に示す構成の表面伝導型電子放出素子を作成した。
本実施例の製造方法は、図4に示したものと基本的には
同様である。
[Example 1, Comparative Example 1] In this example, a surface conduction electron-emitting device having the structure shown in FIG. 17 was prepared.
The manufacturing method of this embodiment is basically the same as that shown in FIG.

【0147】以下に図1及び図4を用いて、本実施例の
構成と製造方法を説明する。
The structure and manufacturing method of this embodiment will be described below with reference to FIGS.

【0148】工程−a 清浄化した青板ガラス上に0.5μmのシリコン酸化膜
をスパッタリング法により形成した基板1上に、所望の
電極の形状の開口を有するホトレジスト(RD−200
0N−41;日立化成社製)パターンを形成し、真空蒸
着法により厚さ5nmのTi、厚さ100nmのNiを
順次堆積した。この後ホトレジストパターンを有機溶剤
で溶解し、Ni/Ti堆積膜をリフトオフして、素子電
極2,3を形成した(図4の(a))。素子電極の間隔
Lは3μm、幅Wは300μmである。
Step-a A photoresist (RD-200) having an opening having a desired electrode shape is formed on a substrate 1 in which a 0.5 μm silicon oxide film is formed on a cleaned blue plate glass by a sputtering method.
0N-41; manufactured by Hitachi Chemical Co., Ltd.) pattern was formed, and Ti having a thickness of 5 nm and Ni having a thickness of 100 nm were sequentially deposited by a vacuum evaporation method. After that, the photoresist pattern was dissolved in an organic solvent and the Ni / Ti deposition film was lifted off to form element electrodes 2 and 3 ((a) of FIG. 4). The interval L between the device electrodes is 3 μm, and the width W is 300 μm.

【0149】工程−b 導電性薄膜4を形成するため、Cr膜のマスクを形成す
る。素子電極を形成した基板に、真空蒸着法により厚さ
300nmのCr膜を堆積、通常のフォトリソグラフィ
ープロセスにより、導電性薄膜のパターンに相当する開
口部を設ける。
Step-b In order to form the conductive thin film 4, a Cr film mask is formed. A Cr film having a thickness of 300 nm is deposited on the substrate on which the device electrodes are formed by a vacuum deposition method, and an opening corresponding to the pattern of the conductive thin film is provided by a normal photolithography process.

【0150】これにPdアミン錯体溶液(ccp423
0;奥野製薬(株)製)をスピンナーにより回転塗布
し、大気中300℃12分間の加熱焼成処理を施した。
こうして形成された膜は、PdOを主成分とする導電性
の微粒子膜で、膜厚は7nmであった。
To this, a Pd amine complex solution (ccp423
0: Okuno Seiyaku Co., Ltd.) was spin-coated with a spinner and heated and baked at 300 ° C. for 12 minutes in the atmosphere.
The film thus formed was a conductive fine particle film containing PdO as a main component and had a film thickness of 7 nm.

【0151】工程−c Cr膜をウエットエッチングして除去する。PdO微粒
子膜はリフトオフによりパターニングされ所望の形状の
導電性薄膜4が形成される(図4の(b))。
Step-c The Cr film is removed by wet etching. The PdO fine particle film is patterned by lift-off to form a conductive thin film 4 having a desired shape ((b) of FIG. 4).

【0152】導電性薄膜4の抵抗値はRs =2×104
Ω/□であった。
The resistance value of the conductive thin film 4 is R s = 2 × 10 4.
It was Ω / □.

【0153】工程−d 上記素子を、図7の測定評価装置に移した。真空容器1
5内部は排気装置16により2.7×10-3Paの圧力
になるまで排気した後、素子電極2,3の間に電圧を印
加してフォーミング処理を施した。これに用いた電圧波
形は図5(b)に示されたもので、T1=1mse
c.、T2=10msec.である。三角波の波高値は
0.1Vステップで昇圧させた。また一つのフォーミン
グパルスからつぎのフォーミングパルスの間に、0.1
Vの抵抗測定用パルス(不図示)を印加し、抵抗値をモ
ニタしながらフォーミングを行った。フォーミング処理
は、抵抗値が1MΩを超えたところで終了した(図4の
(c))。終了時のフォーミングパルスの波高値(フォ
ーミング電圧)は5.0Vおよび5.1Vであった。
Step-d The above device was transferred to the measurement / evaluation apparatus of FIG. Vacuum container 1
The inside of No. 5 was evacuated by the exhaust device 16 to a pressure of 2.7 × 10 −3 Pa, and then a voltage was applied between the device electrodes 2 and 3 to perform the forming treatment. The voltage waveform used for this is shown in FIG. 5 (b), and T1 = 1 mse
c. , T2 = 10 msec. Is. The peak value of the triangular wave was increased in steps of 0.1V. Also, between one forming pulse and the next forming pulse, 0.1
A V resistance measurement pulse (not shown) was applied, and forming was performed while monitoring the resistance value. The forming process was terminated when the resistance value exceeded 1 MΩ ((c) in FIG. 4). The crest values (forming voltage) of the forming pulse at the end were 5.0V and 5.1V.

【0154】工程−e 2つの素子に活性化処理を施した。このとき真空容器1
5内の圧力は、2.0×10-3Paであった。活性化に
用いたパルスは、図6(b)に示すような矩形波で、V
ph=18Vとした。If,Ieを測定しながら活性化
処理を行い、約30分で、Ieが飽和を示したので処理
を終了した。
Process-e Two devices were activated. At this time, vacuum container 1
The pressure in 5 was 2.0 × 10 −3 Pa. The pulse used for activation is a rectangular wave as shown in FIG.
It was set to ph = 18V. The activation process was performed while measuring If and Ie, and Ie was saturated in about 30 minutes, so the process was terminated.

【0155】この後、素子の電子放出特性を測定した。
排気装置をイオンポンプに切り替え真空容器15内の有
機物質の残留を極力防止するようにした。素子とアノー
ド電極間の距離は4mm、電位差は1kVとした。測定
時の真空容器15内の圧力は4.2×10-4Pa(有機
物質の分圧にして4.2×10-5Pa)であった。
After that, the electron emission characteristics of the device were measured.
The exhaust device was switched to an ion pump to prevent the organic substances from remaining in the vacuum container 15 as much as possible. The distance between the element and the anode electrode was 4 mm, and the potential difference was 1 kV. The pressure in the vacuum container 15 at the time of measurement was 4.2 × 10 −4 Pa (4.2 × 10 −5 Pa as the partial pressure of the organic substance).

【0156】測定された電流値は、両方の素子ともIf
=2.0mA、Ie=4.0μA、従って電子放出効率
η=Ie/If=0.2%であった。
The measured current value is If
= 2.0 mA, Ie = 4.0 μA, and thus the electron emission efficiency η = Ie / If = 0.2%.

【0157】工程−f 一方の素子をA(実施例1)、他方をB(比較例1)と
呼ぶことにする。素子Aのみに工程eと同じパルスの印
加を続ける。
Step-f One element is called A (Example 1) and the other element is called B (Comparative Example 1). The application of the same pulse as in step e is continued only to the element A.

【0158】真空容器内に水素ガスを導入、圧力を1.
3×10-2Paとした。素子AのIfは徐々に減少し、
If=1mA程度でほぼ安定した(図4の(d))。
Hydrogen gas was introduced into the vacuum vessel at a pressure of 1.
It was set to 3 × 10 -2 Pa. If of element A gradually decreases,
It was almost stable at If = 1 mA ((d) of FIG. 4).

【0159】この後、水素導入を停止し、1.3×10
-4Paまで下げ、素子A,Bともに18V矩形波パルス
を印加し、電子放出特性の測定を行った。この後さらに
電子放出を続けて、長時間駆動継続後、特性がどの様に
変化しているかを調べた。さらに、1素子づつ駆動し、
アノード電圧を0.5kV刻みで昇圧し、放電を起こさ
ずに駆動できるアノード電圧の上限を求めた。結果は以
下の通り、素子AではBに比して、電子放出効率が向上
するほか、長時間駆動による特性の低下が抑制され、放
電耐圧も改善されることが分かった。
After this, the introduction of hydrogen was stopped, and 1.3 × 10
The electron emission characteristics were measured by lowering the pressure to −4 Pa and applying a 18 V rectangular wave pulse to both the devices A and B. After this, electron emission was further continued, and it was examined how the characteristics changed after long-time driving. Furthermore, drive one element at a time,
The anode voltage was increased in 0.5 kV steps, and the upper limit of the anode voltage that could be driven without causing discharge was determined. The results show that the device A has a higher electron emission efficiency than that of the device B, and the deterioration of the characteristics due to long-time driving is suppressed, and the discharge breakdown voltage is also improved.

【0160】[0160]

【表1】 [Table 1]

【0161】[実施例2]本実施例において図17に示
した構成の表面伝導型電子放出素子を作成した。
Example 2 A surface conduction electron-emitting device having the structure shown in FIG. 17 was prepared in this example.

【0162】工程−a 清浄化した石英ガラス製の基板1上に、所望の電極の形
状の開口を有するホトレジスト(RD−2000N−4
1;日立化成社製)パターンを形成し、真空蒸着法によ
り、厚さ5nmのTi、厚さ100nmのNiを順次堆
積した。この後ホトレジストパターンを有機溶剤で溶解
し、Ni/Ti堆積膜の不要部分をリフトオフにより除
去して素子電極2,3を形成した(図4の(a))。素
子電極の間隔L=10μm、幅W=300μmである。
Step-a A photoresist (RD-2000N-4) having an opening having a desired electrode shape is formed on a cleaned quartz glass substrate 1.
1; manufactured by Hitachi Chemical Co., Ltd.), a pattern was formed, and Ti having a thickness of 5 nm and Ni having a thickness of 100 nm were sequentially deposited by a vacuum evaporation method. After that, the photoresist pattern was dissolved with an organic solvent, and unnecessary portions of the Ni / Ti deposition film were removed by lift-off to form element electrodes 2 and 3 ((a) in FIG. 4). The spacing L between the device electrodes is 10 μm, and the width W is 300 μm.

【0163】工程−b 電子放出部5を形成するための導電性薄膜4を所定の形
状にパターニングする。このため、厚さ50nmのCr
膜を真空蒸着法により堆積し、上記素子電極2,3と電
極間隙の一部を露出する開口を有するようにパターニン
グする。開口の巾W’は100μmとした。その上にP
dアミン錯体溶液(ccp4230;奥野製薬(株)
製)をスピンナーを用いて塗布し、大気中300℃10
分間の加熱焼成処理を行った。これによりPdOの微粒
子からなる導電性薄膜4が形成された。こうして形成さ
れた膜の厚さは12nmであった。
Step-b The conductive thin film 4 for forming the electron emitting portion 5 is patterned into a predetermined shape. Therefore, Cr with a thickness of 50 nm
A film is deposited by a vacuum vapor deposition method and patterned so as to have openings for exposing the device electrodes 2 and 3 and a part of the electrode gap. The width W ′ of the opening was 100 μm. P on it
d amine complex solution (ccp4230; Okuno Pharmaceutical Co., Ltd.)
Manufactured by a spinner and applied in air at 300 ° C. 10
A heating and baking treatment for 1 minute was performed. As a result, the conductive thin film 4 made of PdO particles was formed. The thickness of the film thus formed was 12 nm.

【0164】工程−c Cr膜をウエットエッチングによって取り除き、導電性
薄膜4を所望のパターンに形成した(図4の(b))。
導電性薄膜4の抵抗値はRs =1.5×104Ω/□で
あった。
Step-c The Cr film was removed by wet etching to form the conductive thin film 4 in a desired pattern ((b) of FIG. 4).
The resistance value of the conductive thin film 4 was R s = 1.5 × 10 4 Ω / □.

【0165】工程−d 以上の加工を施した基板を、図7に示す測定評価装置に
セットし、真空容器15内を排気装置16(イオンポン
プ)により排気して2.6×10-6Paに達した後、素
子電圧Vfを印加するための電源11により各素子電極
2,3の間にパルスを印加し、通電フォーミングを施し
た。フォーミングに用いた電圧波形は図5(b)に示さ
れるものである。
[0165] The substrate subjected to step -d further processing, was set in the measurement evaluation apparatus shown in FIG. 7, the vacuum vessel 15 is exhausted by the exhaust device 16 (ion pump) 2.6 × 10 -6 Pa Then, a pulse was applied between the device electrodes 2 and 3 by the power supply 11 for applying the device voltage Vf to perform energization forming. The voltage waveform used for forming is shown in FIG.

【0166】本実施例では、T1=1msec.、T2
=10msec.とし、三角波の波高値(フォーミング
時のピーク電圧)は0.1Vステップでアップさせフォ
ーミング処理を行った。またフォーミング処理中は、同
時に0.1Vの電圧でフォーミングパルスの休止中に抵
抗測定用パルスを挿入して抵抗の測定を行った。フォー
ミングの終了は、この測定値1MΩ以上になった時と
し、電圧の印加を終了した。フォーミング終了時のパル
ス波高値はいずれの素子も約7.0Vであった。
In this embodiment, T1 = 1 msec. , T2
= 10 msec. Then, the peak value of the triangular wave (peak voltage during forming) was increased in 0.1 V steps to perform the forming process. Further, during the forming process, a resistance measuring pulse was inserted at a voltage of 0.1 V at the same time while the forming pulse was stopped to measure the resistance. The forming was stopped when the measured value became 1 MΩ or more, and the voltage application was stopped. The pulse peak value at the end of forming was about 7.0 V in all the devices.

【0167】工程−e バリアブルリークバルブ17を開き、液溜18からアセ
トンを導入する。四重極質量分析器により真空容器15
内部のアセトン分圧を監視し、分圧が1.3×10-1
aとなるようバルブを調整した。
Step-e The variable leak valve 17 is opened, and acetone is introduced from the liquid reservoir 18. Vacuum container 15 by quadrupole mass spectrometer
The partial pressure of acetone inside is monitored and the partial pressure is 1.3 × 10 -1 P
The valve was adjusted to be a.

【0168】工程−f 図6(b)に示す、単極性矩形波パルスを印加した。パ
ルス波高値はVph=18V、パルス幅T1=1mse
c.、パルス間隔T2=10msec.である。パルス
印加を30分続けた後終了。終了時の素子電流はIf=
1.5mAであった。
Step-f A unipolar rectangular wave pulse shown in FIG. 6B was applied. The pulse peak value is Vph = 18V, pulse width T1 = 1mse
c. , Pulse interval T2 = 10 msec. Is. After applying the pulse for 30 minutes, it ends. The device current at the end is If =
It was 1.5 mA.

【0169】工程−g アセトンの導入を停止し、素子を80℃に加熱しながら
真空容器15内を排気する。
Step-g The introduction of acetone is stopped, and the inside of the vacuum vessel 15 is evacuated while heating the element to 80 ° C.

【0170】工程−h マスフローコントローラーを制御して、真空容器15内
に水素を導入、水素の分圧は、1.3×10-2Paとし
た。
Step-h By controlling the mass flow controller, hydrogen was introduced into the vacuum vessel 15 and the partial pressure of hydrogen was 1.3 × 10 -2 Pa.

【0171】工程−i 工程fと同様のパルスを印加する。5分間のパルス印加
を続けた後停止、水素を排気した(図4の(d))。パ
ルス印加停止時の素子電流は、If=1.2mAであっ
た。
Step-i The same pulse as in step f is applied. After continuing the pulse application for 5 minutes, it was stopped and hydrogen was exhausted ((d) of FIG. 4). The element current when the pulse application was stopped was If = 1.2 mA.

【0172】工程−j 真空容器内をイオンポンプにより排気しながら、真空容
器をヒーターにより加熱、素子もフォルダーに備えたヒ
ーターにより250℃に加熱。真空容器内の圧力を1.
3×10-6Paまで低下させ、素子に18Vの矩形波パ
ルス、パルス幅100μsec.、を印加して特性が安
定していることを確認した。
Step-j While evacuating the inside of the vacuum container with an ion pump, the vacuum container was heated with a heater, and the element was also heated to 250 ° C. with a heater provided in the folder. The pressure inside the vacuum vessel is 1.
The voltage was reduced to 3 × 10 −6 Pa, a rectangular wave pulse of 18 V was applied to the device, and a pulse width was 100 μsec. It was confirmed that the characteristics were stable by applying and.

【0173】[比較例2]実施例2の工程gまでと同様
の処理を行う。工程h,iを省略し、工程jの安定化工
程を施した。
[Comparative Example 2] The same processes as up to step g in Example 2 are performed. Steps h and i were omitted and the stabilization step of step j was performed.

【0174】[実施例3]実施例2の工程eまでを行っ
た後、工程f及び工程iにおけるパルス印加を、図6
(a)の両極性パルスにより行った。パルス波高値はV
ph=V’ph=18V、パルス幅T1=T’1=1m
sec.、パルス間隔T2=10msec.である。工
程f終了時の素子電流はIf=1.8mA、工程i終了
時の素子電流はIf=1.4mAであった。
[Embodiment 3] After the steps up to the step e of the embodiment 2 are performed, the pulse application in the steps f and i is performed as shown in FIG.
It was performed by the bipolar pulse of (a). The pulse peak value is V
ph = V'ph = 18V, pulse width T1 = T'1 = 1m
sec. , Pulse interval T2 = 10 msec. Is. The device current at the end of the process f was If = 1.8 mA, and the device current at the end of the process i was If = 1.4 mA.

【0175】この後、工程jと同様の安定化工程を施し
た。
After that, the same stabilizing process as the process j was performed.

【0176】[実施例4]実施例2の工程dまでと同様
の処理を行った後、素子を真空容器15から取り出し、
次の工程d’を行った。
[Embodiment 4] After the same processing as in the step d of Embodiment 2 was performed, the device was taken out of the vacuum container 15 and
The following step d'was performed.

【0177】工程−d’ 実施例2の工程bで用いたPdアミン錯体溶液を、さら
に酢酸ブチルで3倍に希釈した溶液を、スピンナーを用
いて塗布し、大気中で300℃10分間の焼成処理を行
う。この後、N2 (98%)−H2 (2%)混合ガスの
気流中に素子を60分間放置した。
Step-d 'A solution prepared by further diluting the Pd amine complex solution used in Step b of Example 2 by 3 times with butyl acetate was applied using a spinner and baked in the atmosphere at 300 ° C. for 10 minutes. Perform processing. After that, the device was left for 60 minutes in a stream of N 2 (98%)-H 2 (2%) mixed gas.

【0178】この素子を走査電子顕微鏡(SEM)で観
察したところ、電子放出部亀裂中に、直径3〜7nm程
度のPd微粒子が分散しているのが観察された。
When this device was observed by a scanning electron microscope (SEM), it was observed that Pd fine particles having a diameter of about 3 to 7 nm were dispersed in the cracks in the electron emitting portion.

【0179】以下実施例2の工程e以下と同様の処理を
行った。本実施例では、工程fでの素子電流はIf=
1.8mA、工程i終了時の素子電流はIf=1.3m
Aであった。この後、工程jと同様の安定化工程を行っ
た。
Thereafter, the same treatments as those in the step e and subsequent steps of Example 2 were carried out. In the present embodiment, the device current in step f is If =
1.8 mA, the device current at the end of step i is If = 1.3 m
It was A. After that, the same stabilization process as the process j was performed.

【0180】[実施例5]実施例2の工程dまでと同様
の処理を行い、続いて以下の工程を行った。
[Embodiment 5] The same processes as those up to step d in Example 2 were carried out, and then the following steps were carried out.

【0181】工程−e” 真空容器15内にメタンを導入する。排気装置16のメ
インバルブ(不図示)を絞ってコンダクタンスを下げ、
メタンの流入量を調整して真空容器内の圧力を130P
aにした。
Step-e "Methane is introduced into the vacuum vessel 15. The main valve (not shown) of the exhaust device 16 is throttled to lower the conductance,
Adjust the flow rate of methane to adjust the pressure in the vacuum vessel to 130P.
set to a.

【0182】工程−f” 素子の単極性矩形波パルス(図6(b))を印加する。
パルスの波高値は18V、パルス幅1msec.、パル
ス間隔10msec.で、60分間パルス印加を続け
た。パルス印加終了時の素子電流は、If=1.3mA
であった。
Step-f "A unipolar rectangular wave pulse (FIG. 6B) is applied to the element.
The peak value of the pulse is 18 V, the pulse width is 1 msec. , Pulse interval 10 msec. Then, the pulse application was continued for 60 minutes. The device current at the end of pulse application is If = 1.3 mA.
Met.

【0183】工程−g” メタンの導入をやめ、真空容器15内を排気した後、水
素を導入、圧力を1.3×10-2Paとした。
Step-g "After the introduction of methane was stopped and the inside of the vacuum vessel 15 was evacuated, hydrogen was introduced and the pressure was set to 1.3 × 10 -2 Pa.

【0184】工程−h” 工程f”と同様のパルスを5分間印加する。終了時の素
子電流はIf=1.1mAであった。
Step-h "A pulse similar to that in step f" is applied for 5 minutes. The device current at the end was If = 1.1 mA.

【0185】この後、工程jと同様の安定化工程を施し
た。
After that, the same stabilizing process as the process j was performed.

【0186】(電子放出特性評価)実施例2〜5及び比
較例2から、それぞれ1素子づつを選び、各々も電子放
出特性を、引き続き図7の装置により行った。真空装置
内の圧力は、2.7×10-6Pa以下を維持し、素子加
熱用ヒーターをオフし素子の温度が室温に戻ってから評
価を行った。
(Evaluation of Electron Emission Characteristics) One element was selected from each of Examples 2 to 5 and Comparative Example 2, and the electron emission characteristics of each element were continuously measured by the apparatus shown in FIG. The pressure in the vacuum device was maintained at 2.7 × 10 −6 Pa or less, the heater for heating the element was turned off, and the temperature of the element returned to room temperature, and then evaluation was performed.

【0187】素子に印加した電圧は図6(b)に示した
単極性矩形波パルスで、波高値はVph=18V、パル
ス幅T1=100μsec.、パルス間隔T2=10m
sec.とした。素子とアノードの距離はH=4mm、
電位差は1kVに設定した。
The voltage applied to the element is the unipolar rectangular wave pulse shown in FIG. 6B, the peak value is Vph = 18V, and the pulse width T1 = 100 μsec. , Pulse interval T2 = 10m
sec. And The distance between the element and the anode is H = 4 mm,
The potential difference was set to 1 kV.

【0188】次に各素子の電子放出特性について、評価
開始直後及び100時間連続駆動後に測定した値を示
す。
Next, the electron emission characteristics of each element are shown as values measured immediately after the start of evaluation and after 100 hours of continuous driving.

【0189】[0189]

【表2】 [Table 2]

【0190】(耐放電特性評価)上記実施例、比較例か
ら、上記電子放出特性評価に用いなかった素子からそれ
ぞれ1素子選び、耐放電特性を測定した。上記と同様の
単極性矩形波パルスを素子に印加しながらアノードと素
子の間の電位差(アノード電圧Va)を、1kVから
0.5kV刻みで上昇させた。各アノード電圧で、10
分間駆動し、その間に素子を破損するような放電が起き
なければ、そのVaでの駆動に耐えると判定した。実施
例、比較例について、つぎのVaまで放電に耐えること
を確認した。
(Evaluation of Discharge Resistance Characteristics) From the above Examples and Comparative Examples, one element was selected from each element not used in the above electron emission characteristics evaluation, and the discharge resistance characteristics were measured. The potential difference (anode voltage Va) between the anode and the element was increased in steps of 0.5 kV from 1 kV while applying the same unipolar rectangular wave pulse to the element. 10 at each anode voltage
It was determined that the device could withstand the drive at Va if no discharge that would damage the device occurred during the drive for minutes. It was confirmed that the examples and comparative examples withstand discharge up to the next Va.

【0191】[0191]

【表3】 [Table 3]

【0192】(物性評価) (SEM)上記実施例及び比較例の素子の内、上記電子
放出特性及び耐放電特性の評価に用いなかったものを基
板から切り離して、走査電子顕微鏡(SEM)により観
察した。実施例2、4においては、電子放出部亀裂の内
部正極側にカーボン膜が見られ、その外側には見られな
い(図17)。実施例3においても電子放出部亀裂内部
にカーボン膜が見られるが、正極側だけでなく負極側に
も同様に見られる(図18)。亀裂の外側にはやはりほ
とんど見られない。
(Evaluation of Physical Properties) (SEM) Of the elements of the above-mentioned Examples and Comparative Examples, those not used for the evaluation of the above-mentioned electron emission characteristics and discharge resistance characteristics were separated from the substrate and observed by a scanning electron microscope (SEM). did. In Examples 2 and 4, the carbon film was found on the positive electrode side inside the crack of the electron emission portion, but not on the outside thereof (FIG. 17). In Example 3, a carbon film is found inside the cracks in the electron emitting portion, but it is also found not only on the positive electrode side but also on the negative electrode side (FIG. 18). Almost never seen outside the crack.

【0193】これに対して、比較例2では、カーボン膜
は主に正極側の亀裂内部及びその後方に見られ、負極側
にも僅かながら見られる。
On the other hand, in Comparative Example 2, the carbon film is mainly found inside and behind the crack on the positive electrode side, and is slightly visible on the negative electrode side.

【0194】なお、上記実施例及び比較例ではカーボン
膜と負極側導電性薄膜の間もしくは両極側のカーボン膜
の間の基板に、溝が出来ているのが観察された。
In the above Examples and Comparative Examples, it was observed that a groove was formed in the substrate between the carbon film and the negative electrode side conductive thin film or between the carbon films on both sides.

【0195】これは活性化工程で発生したラジカルなど
が基板と反応して溝の形成を引き起こしているのではな
いかと推定される。
It is presumed that the radicals generated in the activation process react with the substrate to cause the formation of grooves.

【0196】(Raman)実施例1、比較例1及び上
記素子について、Raman分光分析装置により、カー
ボン膜の結晶性の評価を行った。使用した光源は、波長
514.5nmのArレーザーで、試料表面でのスポッ
ト径は約1μmである。
(Raman) With respect to Example 1, Comparative Example 1 and the above device, the crystallinity of the carbon film was evaluated by a Raman spectroscopic analyzer. The light source used was an Ar laser having a wavelength of 514.5 nm, and the spot diameter on the sample surface was about 1 μm.

【0197】電子放出部付近にスポットを置くと、13
35cm-1(P1)と1580cm-1(P2)付近にピ
ークを持つスペクトルが得られ、炭素膜が形成されてい
ることが分かる。図2はこの測定結果を模式的に示した
ものである。本実施例・比較例について得られたスペク
トラムはすでに述べたように上記2つのピークの他に、
1490cm-1付近にあるもう一つの小さなピークを仮
定することで、ピークが分離できた。
When a spot is placed near the electron emitting portion, 13
35 cm -1 (P1) and 1580 cm -1 (P2) spectra were obtained with a peak around, it can be seen that the carbon film is formed. FIG. 2 schematically shows the measurement result. As described above, the spectra obtained for this example and the comparative example are, in addition to the above two peaks,
The peak could be separated by assuming another small peak at around 1490 cm -1 .

【0198】このうちP2ピークはグラファイトの基本
構造の骨格をなす結合の電子遷移に由来するものであ
り、P1ピークは結晶の周期性の乱れに由来するもので
ある。従って、純粋なグラファイトの単結晶であれば、
P2ピークのみが観察されるはずであるが、グラファイ
トが小さな結晶の集合体からなっている場合や、格子欠
陥を多く含む場合などには、P1ピークが大きくなる。
結晶性がさらに低くなると、P1ピークがさらに大きく
なるほか、ピークの幅が増大する。また結晶状態の様々
な違いを反映して、ピーク位置のシフトも生じる。
Among them, the P2 peak is derived from the electronic transition of the bond forming the skeleton of the basic structure of graphite, and the P1 peak is derived from the disorder of the crystal periodicity. Therefore, if it is a pure graphite single crystal,
Although only the P2 peak should be observed, the P1 peak becomes large when the graphite is composed of an aggregate of small crystals or when the graphite contains many lattice defects.
As the crystallinity becomes lower, the P1 peak becomes larger and the width of the peak increases. In addition, a shift in the peak position also occurs, reflecting various differences in the crystalline state.

【0199】上記実施例・比較例においては、グラファ
イトであっても結晶粒径が小さいために、P2ピーク以
外のピークも観測されるものと思われる。以下、いずれ
の実施例・比較例においてもP1ピークの強度が十分大
きいので、このピークの半値幅を結晶性の目安として比
較することが出来る。
In the above Examples and Comparative Examples, it is considered that peaks other than the P2 peak are also observed because graphite has a small crystal grain size. In any of the following examples and comparative examples, the intensity of the P1 peak is sufficiently large, so that the full width at half maximum of this peak can be compared as a measure of crystallinity.

【0200】比較例2の素子では、亀裂付近と、亀裂の
後方ではピーク形状に違いがある。電子放出部亀裂に、
レーザースポットをあわせた場合、上記P1ピークの半
値幅はおよそ150cm-1であるが、亀裂から1μm以
上離れた位置ではピーク幅が急激に広がり、約300c
-1程度の値となる。これより、亀裂付近の方が結晶性
が高く、亀裂の後方では結晶性が低くなっていることが
わかった。実施例2〜5ではいずれも亀裂付近以外では
上記シグナルはほとんど検出されず、亀裂部付近でのP
1ピークの半値幅の測定値は次に示すとおりいずれも比
較例よりも高い結晶性を有することがわかった。
In the device of Comparative Example 2, there is a difference in peak shape between the vicinity of the crack and the rear side of the crack. In the electron emission part crack,
When the laser spots are aligned, the full width at half maximum of the P1 peak is about 150 cm -1 , but the peak width widens rapidly at a position 1 μm or more away from the crack, and the peak width is about 300 c.
The value is about m −1 . From this, it was found that the crystallinity was higher near the crack and the crystallinity was lower behind the crack. In each of Examples 2 to 5, the above signal was hardly detected except near the crack, and P near the crack portion was not detected.
It was found that the measured values of the half-value width of one peak had higher crystallinity than the comparative examples as shown below.

【0201】[0201]

【表4】 [Table 4]

【0202】なお、3つのピークの強度から見積もった
グラファイト結晶の粒径は、実施例においては、2〜3
nmないしそれ以上であった。
The particle size of the graphite crystal estimated from the intensity of the three peaks is 2 to 3 in the examples.
nm or more.

【0203】(TEM)上記素子について、TEMによ
りカーボン膜の観察を行った。実施例1〜5いずれにお
いても、電子放出部亀裂中のカーボン膜には、格子像が
観察され、結晶粒径が2〜3nmないしそれ以上のグラ
ファイト結晶が主体となっていることが観察され、Ra
man分光分析の結果と一致することがわかった。図1
5は亀裂近傍の半分を示すものであるが、亀裂のエッジ
でグラファイトの格子像が見える状況の模式図である。
実施例4では、亀裂中に形成されたPdの微粒子を格子
像が取り囲み「カプセル」様の結晶格子が形成されてい
るのが観察された(図25)。図16はこれを模式的に
示したものである。一部には内部のPd微粒子が無くな
った「カプセル」もあった。一方、比較例2では、亀裂
中には上記実施例と同様にカーボン膜に格子像が見ら
れ、グラファイトが形成されていたが、亀裂後方のカー
ボン膜には部分的にしか格子像が見られず、主に微結晶
グラファイト、アモルファスカーボンなどから出来てい
ることがわかった。
(TEM) A carbon film of the above device was observed by TEM. In any of Examples 1 to 5, a lattice image was observed in the carbon film in the cracks in the electron emission portion, and it was observed that graphite crystals having a crystal grain size of 2 to 3 nm or more were the main components. Ra
It was found to be in agreement with the result of the man spectroscopic analysis. FIG.
5 shows a half of the vicinity of the crack, but is a schematic view of a situation where a graphite lattice image is visible at the edge of the crack.
In Example 4, it was observed that the lattice image surrounds the Pd fine particles formed in the cracks to form a “capsule” -like crystal lattice (FIG. 25). FIG. 16 schematically shows this. There was also a "capsule" in which some of the Pd particles inside were lost. On the other hand, in Comparative Example 2, a lattice image was seen in the carbon film and graphite was formed in the crack in the same manner as in the above Example, but the lattice image was only partially seen in the carbon film behind the crack. However, it was found that it was mainly composed of microcrystalline graphite, amorphous carbon, and the like.

【0204】以上の構成を模式的に示したのが図17〜
19で、実施例2及び5では図17の様に、実施例3で
は図18の様に電子放出部亀裂中にグラファイトの膜が
形成されているのに対し、比較例2では、亀裂中には結
晶性のやや低いグラファイトの膜、亀裂後方ではアモル
ファスカーボンなどによる膜が出来ている(図19)。
The above configuration is schematically shown in FIGS.
19, a graphite film is formed in the cracks in the electron-emitting portion as in FIG. 17 in Examples 2 and 5 and in FIG. 18 in Example 3, whereas in Comparative Example 2, a graphite film is formed in the cracks. Shows a film of graphite with a slightly low crystallinity and a film of amorphous carbon behind the crack (Fig. 19).

【0205】放電現象は前述のように、この亀裂後方の
膜にイオンや電子が衝突し、膜に残留する水素原子と炭
素などからなるガスが発生し、放電の引き金となるもの
と思われる。一方、実施例では、この部分のカーボン膜
が取り除かれ、電子放出部亀裂内部の比較的結晶性の良
い部分のみが残るため、ガス発生の頻度が小さく、より
高いアノード電圧まで耐えるものと思われる。
As described above, the discharge phenomenon is considered to be a trigger for discharge by causing ions and electrons to collide with the film behind the cracks and generate a gas containing hydrogen atoms and carbon remaining in the film. On the other hand, in the example, since the carbon film in this portion is removed and only the portion with relatively good crystallinity inside the electron emission portion crack remains, the frequency of gas generation is low, and it seems that it can withstand a higher anode voltage. .

【0206】[実施例6]本実施例の表面伝導型電子放
出素子の構成は、図24の(a)に示したものと類似し
ている。ただし、本実施例の素子は溝8は形成されてお
らず、又、一枚の基板上に複数の表面伝導型電子放出素
子を配置し、ガラスパネル内に封入してライン状の電子
源として構成したものである。以下に製造工程を説明す
る。
[Embodiment 6] The structure of the surface conduction electron-emitting device of this embodiment is similar to that shown in FIG. However, in the device of this embodiment, the groove 8 is not formed, and a plurality of surface conduction electron-emitting devices are arranged on one substrate and sealed in a glass panel to form a line-shaped electron source. It is composed. The manufacturing process will be described below.

【0207】(1)清浄・乾燥した青板ガラス基板1に
ホトレジスト(RD−2000N−41;日立化成社
製)により電極を形成するためのマスクパターンを形成
し、真空蒸着法により、Tiを5nm、Ptを30nm
堆積させた。
(1) A mask pattern for forming electrodes is formed on a cleaned and dried blue plate glass substrate 1 with a photoresist (RD-2000N-41; manufactured by Hitachi Chemical Co., Ltd.), and Ti is 5 nm by a vacuum evaporation method. 30 nm for Pt
Deposited.

【0208】(2)レジストパターンを溶剤で溶解し、
リフトオフによりPt/Tiの素子電極2,3を形成す
る。電極間隔Lは10μmとした(図4(a))。
(2) Dissolve the resist pattern with a solvent,
The Pt / Ti element electrodes 2 and 3 are formed by lift-off. The electrode interval L was 10 μm (FIG. 4A).

【0209】(3)素子電極を形成した基板に、スパッ
タリング法によりCr膜を30nm成膜、フォトリソグ
ラフィー技術により、導電性薄膜形成様の開口パターン
を有するCrマスクを形成する。
(3) A Cr film having a thickness of 30 nm is formed on the substrate having the device electrodes formed thereon by a sputtering method, and a Cr mask having an opening pattern for forming a conductive thin film is formed by a photolithography technique.

【0210】(4)Pdアミン錯体溶液(ccp423
0;奥野製薬(株)製)をスピンナーコートした後、大
気中300℃で焼成しPdO微粒子膜を形成、Crマス
クをウエットエッチングしPdO微粒子膜の不要な部分
を除去して、導電性薄膜4を形成する(図4(b))。
(4) Pd amine complex solution (ccp423
0: Okuno Seiyaku Co., Ltd.) was spinner-coated, then baked at 300 ° C. in the atmosphere to form a PdO fine particle film, and the Cr mask was wet-etched to remove unnecessary portions of the PdO fine particle film, and the conductive thin film 4 was formed. Are formed (FIG. 4B).

【0211】(5)上記の電子源、パックプレート、蛍
光体とメタルバックを具備したフェースプレート、支持
枠、排気管を組み合わせ、これをフリットガラスを用い
て溶着し、電子源パネルを形成する。
(5) The electron source, the pack plate, the face plate provided with the phosphor and the metal back, the support frame, and the exhaust pipe are combined and welded using frit glass to form an electron source panel.

【0212】(6)図20に示すように電子源パネルと
排気装置、評価回路を接続する。51は上記のようにし
て形成されたパネル電子源、52は駆動回路である。5
3はイオンポンプを主体とする超高真空用の第1の排気
装置、54はターボポンプ,ロータリーポンプからなる
高真空用の第2の排気装置である。55は四重極質量分
析器(Quadrapole mass analys
er)で、真空装置内の雰囲気をモニターするのに用い
る。56は水素ガスの導入量を調整するためのマスフロ
ーコントローラーである。
(6) As shown in FIG. 20, the electron source panel, the exhaust device, and the evaluation circuit are connected. Reference numeral 51 is a panel electron source formed as described above, and 52 is a drive circuit. 5
Reference numeral 3 denotes a first exhaust device for ultra-high vacuum, which mainly includes an ion pump, and 54 denotes a second exhaust device for high vacuum, which includes a turbo pump and a rotary pump. 55 is a quadrupole mass analyzer.
er) to monitor the atmosphere in the vacuum device. Reference numeral 56 is a mass flow controller for adjusting the amount of hydrogen gas introduced.

【0213】(7)第2の排気装置54により電子源パ
ネル51内を排気する、到達圧力は約10-4Paであっ
た。
(7) The ultimate pressure for exhausting the inside of the electron source panel 51 by the second exhaust device 54 was about 10 -4 Pa.

【0214】(8)駆動回路52により、電子源パネル
内の各素子に通電しフォーミングを行い、電子放出部亀
裂5を形成する(図4(c))。フォーミングに用いた
パルスは、図5(b)に示した、T1=1msec.、
T2=10msec.で波高値の漸増する三角波であ
る。
(8) By the drive circuit 52, each element in the electron source panel is energized to perform forming to form the electron emission portion crack 5 (FIG. 4C). The pulse used for forming is T1 = 1 msec. As shown in FIG. ,
T2 = 10 msec. It is a triangular wave whose peak value gradually increases.

【0215】(9)マスフローコントローラー56を適
当に調整し、水素を導入水素分圧を1×10-4Paとな
るように調整した。
(9) The mass flow controller 56 was appropriately adjusted so that hydrogen was introduced and the partial pressure of hydrogen was adjusted to 1 × 10 −4 Pa.

【0216】(10)駆動回路52により14V矩形波
パルスを印加、パルス幅1msec.、パルス間隔10
msec.とした。このとき素子と、アノード電極の役
割を兼ねるメタルバックとの間には1kVの電圧を印加
した。Ie,Ifをモニタしながらパルス印加を行い、
各素子ごとにIeが5μAに達したところで、それぞれ
パルス印加を停止した。
(10) A 14 V rectangular wave pulse is applied by the drive circuit 52, and the pulse width is 1 msec. , Pulse interval 10
msec. And At this time, a voltage of 1 kV was applied between the element and the metal back also serving as the anode electrode. Apply pulse while monitoring Ie and If,
When Ie reached 5 μA for each element, pulse application was stopped.

【0217】(11)水素の導入を停止、電子源パネル
51を不図示のヒーターにより加熱しながら、第1の排
気装置53により排気。
(11) The introduction of hydrogen is stopped, and the electron source panel 51 is heated by a heater (not shown) while being exhausted by the first exhaust device 53.

【0218】(12)四重極質量分析器55により、雰
囲気を監視し、有機物質の残留成分が十分減少したこと
を確認して排気管を加熱して封じ切った。
(12) The atmosphere was monitored by the quadrupole mass spectrometer 55, and it was confirmed that the residual components of the organic substance were sufficiently reduced, and the exhaust pipe was heated and closed.

【0219】[比較例3]実施例6と同様に上記の(1
0)までを行う。ただし水素ガスの導入は行わなかっ
た。この後、(12)と同様の操作を施した。
[Comparative Example 3] As in Example 6, the above (1)
Perform up to 0). However, hydrogen gas was not introduced. Then, the same operation as (12) was performed.

【0220】[実施例7]本実施例においては、図24
の(a)に示す構成の表面伝導型電子放出素子を作成し
た。まず、実施例6と同様に(5)までを行う。つづい
て以下の工程を行う。
[Embodiment 7] In this embodiment, FIG.
A surface conduction electron-emitting device having the structure shown in (a) was prepared. First, the steps up to (5) are performed as in the sixth embodiment. Then, the following steps are performed.

【0221】(6)図20と同様に駆動回路、排気装置
と接続する。ただし本実施例では第2の排気装置は用い
ない。また、有機溶剤(アセトン)の蒸気を導入できる
ようにしている。
(6) Connect to a drive circuit and an exhaust device in the same manner as in FIG. However, the second exhaust device is not used in this embodiment. Also, the vapor of the organic solvent (acetone) can be introduced.

【0222】ソープションポンプとイオンポンプからな
る排気装置53により排気し、圧力を10-4Pa程度ま
で下げる。
Evacuation is performed by the exhaust device 53 consisting of a sorption pump and an ion pump, and the pressure is reduced to about 10 -4 Pa.

【0223】アセトンと水素ガスを導入、両者の分圧を
ともに1×10-3Paとする。分圧は、四重極質量分析
器55により監視しながら、マスフローコントローラー
56とバルブを適当に操作して調節した。
Acetone and hydrogen gas are introduced, and the partial pressure of both is set to 1 × 10 −3 Pa. The partial pressure was adjusted by appropriately operating the mass flow controller 56 and the valve while being monitored by the quadrupole mass analyzer 55.

【0224】(7)実施例6と同様にパルスを印加し、
Ieが5μAに到達したところでパルス印加を停止す
る。
(7) A pulse is applied in the same manner as in Example 6,
When Ie reaches 5 μA, the pulse application is stopped.

【0225】(8)アセトン、水素の導入を停止し、電
子源パネルを加熱しながら排気する。四重極質量分析器
により水素・アセトンの分圧が十分低くなったことを確
認して排気管を加熱して封じ切る。
(8) The introduction of acetone and hydrogen is stopped, and the electron source panel is evacuated while being heated. After confirming that the partial pressure of hydrogen / acetone has become sufficiently low with a quadrupole mass spectrometer, heat the exhaust pipe to shut it off.

【0226】[比較例4]実施例7と同様の操作を行
う。ただし導入するのはアセトンのみで水素は導入しな
い。
[Comparative Example 4] The same operation as in Example 7 is performed. However, only acetone is introduced, and hydrogen is not introduced.

【0227】(電子放出特性評価)実施例6、7と比較
例3、4の電子源パネルの特性を評価した。14V矩形
波パルスを印加、IeとIfを測定した。このとき素子
とメタルバックの間の電圧は1kVとした。続いて10
0時間電子放出を続けた後、Ie,Ifを測定した。
(Evaluation of Electron Emission Characteristics) The characteristics of the electron source panels of Examples 6 and 7 and Comparative Examples 3 and 4 were evaluated. A 14V rectangular wave pulse was applied and Ie and If were measured. At this time, the voltage between the element and the metal back was set to 1 kV. Then 10
After continuing electron emission for 0 hour, Ie and If were measured.

【0228】その後、実施例1〜5と同じ要領で耐放電
特性を調べた。結果は次の通りである。
Thereafter, the discharge resistance characteristics were examined in the same manner as in Examples 1-5. The results are as follows.

【0229】[0229]

【表5】 [Table 5]

【0230】同様の方法でもう一組の素子を作成し、前
述と同様にRaman分光分析を行った。結果は次の通
りである。
Another set of devices was prepared by the same method, and Raman spectroscopic analysis was performed as described above. The results are as follows.

【0231】[0231]

【表6】 [Table 6]

【0232】[実施例8]本実施例の構成は、図24の
(a)に示したものと基本的に同じである。ただし、一
基板上に4素子を並列に作成した。
[Embodiment 8] The construction of this embodiment is basically the same as that shown in FIG. However, four elements were formed in parallel on one substrate.

【0233】工程−a 清浄化した石英ガラス製の基板1上に、素子電極の形状
に対応する開口部を有するパターンのホトレジスト(R
D−2000N−41;日立化成社製)を形成し、真空
蒸着法により、厚さ5nmのTi、厚さ100nmのN
iを順次堆積した。ホトレジストパターンを有機溶剤で
溶解し、Ni/Ti堆積膜の不要部分をリフトオフによ
り除去して素子電極2,3を形成した。素子電極間隔L
=10μm、幅W=300μmである。
Step-a On the cleaned quartz glass substrate 1, a photoresist (R) having a pattern having an opening corresponding to the shape of the device electrode is formed.
D-2000N-41; manufactured by Hitachi Chemical Co., Ltd.) and formed by vacuum deposition to form Ti having a thickness of 5 nm and N having a thickness of 100 nm.
i were sequentially deposited. The photoresist pattern was dissolved in an organic solvent, and unnecessary portions of the Ni / Ti deposition film were removed by lift-off to form element electrodes 2 and 3. Element electrode spacing L
= 10 μm, width W = 300 μm.

【0234】工程−b 素子電極2,3を形成した基板1に、厚さ50nmのC
r膜を真空蒸着法により堆積し、フォトリソグラフィー
技術により、導電性薄膜に対応する開口部を有するよう
にパターニングしてCrマスクを形成する。開口の幅
W’は100μmとした。これにPdアミン錯体溶液
(ccp4230;奥野製薬(株)製)をスピンナーを
用いて塗布し、大気中300℃12分間の加熱焼成処理
を行った。これによりPdOの微粒子からなる導電性薄
膜4が形成された。こうして形成された膜の厚さは12
nmであった。
Step-b On the substrate 1 on which the device electrodes 2 and 3 have been formed, C having a thickness of 50 nm is formed.
A Cr film is formed by depositing an r film by a vacuum evaporation method and patterning it by a photolithography technique so as to have an opening corresponding to the conductive thin film. The width W ′ of the opening was 100 μm. A Pd amine complex solution (ccp4230; manufactured by Okuno Chemical Industries Co., Ltd.) was applied to this using a spinner, and heated and baked at 300 ° C. for 12 minutes in the atmosphere. As a result, the conductive thin film 4 made of PdO particles was formed. The thickness of the film thus formed is 12
was nm.

【0235】工程−c Cr膜をウエットエッチングによって取り除き、リフト
オフにより導電性薄膜4を所望のパターンに形成した。
導電性薄膜4の抵抗値はRs =1.4×104Ω/□で
あった。
Step-c The Cr film was removed by wet etching, and the conductive thin film 4 was formed into a desired pattern by lift-off.
The resistance value of the conductive thin film 4 was R s = 1.4 × 10 4 Ω / □.

【0236】工程−d 以上の加工を施した基板を、図7に示す評価装置にセッ
トし、真空容器15内を排気装置16(イオンポンプ)
により排気して2.7×10-6Paに達した後、素子電
圧Vfを印加するための電源11により各素子電極2,
3の間にパルスを印加し、通電フォーミングを施した。
フォーミングに用いた電圧波形は図5(b)に示される
ものである。
Step-d The substrate processed as described above is set in the evaluation device shown in FIG. 7, and the inside of the vacuum container 15 is exhausted by an exhaust device 16 (ion pump).
After the gas is evacuated by 2 to reach 2.7 × 10 −6 Pa, each element electrode 2 is supplied by the power source 11 for applying the element voltage Vf.
A pulse was applied during the period 3 to perform energization forming.
The voltage waveform used for forming is shown in FIG.

【0237】本実施例では、T1=1msec.、T2
=10msec.とし、三角波の波高値(フォーミング
時のピーク電圧)は0.1Vステップで昇圧させフォー
ミング処理を行った。またフォーミング処理中は、同時
に0.1Vの電圧でフォーミングパルスの休止中に抵抗
測定用パルスを挿入して抵抗の測定を行った。フォーミ
ングの終了は、この測定値が1MΩ以上になった時と
し、電圧の印加を終了した。フォーミング終了時のパル
ス波高値はいずれの素子も約7.0Vであった。
In this embodiment, T1 = 1 msec. , T2
= 10 msec. The peak value of the triangular wave (peak voltage during forming) was raised in 0.1 V steps to perform the forming process. Further, during the forming process, a resistance measuring pulse was inserted at a voltage of 0.1 V at the same time while the forming pulse was stopped to measure the resistance. The forming was terminated when this measured value became 1 MΩ or more, and the voltage application was terminated. The pulse peak value at the end of forming was about 7.0 V in all the devices.

【0238】工程−e バリアブルリークバルブ17とマスフローコントローラ
ー(不図示)を適当に調節して、アセトン分圧を1.3
×10-1Pa、水素分圧を1.3×10-2Paとした。
アセトン分圧は、差動排気型の四重極質量分析器(不図
示)により測定、水素分圧は、真空容器15内の全圧に
ほぼ等しいと見なして調節した。
Process-e The variable leak valve 17 and the mass flow controller (not shown) are appropriately adjusted to adjust the acetone partial pressure to 1.3.
The pressure was set to × 10 -1 Pa and the hydrogen partial pressure was 1.3 × 10 -2 Pa.
The acetone partial pressure was measured by a differential evacuation type quadrupole mass spectrometer (not shown), and the hydrogen partial pressure was adjusted assuming that it was almost equal to the total pressure in the vacuum container 15.

【0239】工程−f 図6(b)に示す、単極性の矩形波パルスを印加した。
パルス波高値はVph=18V、パルス幅T1=1ms
ec.、パルス間隔T2=10msec.である。パル
ス印加を120分続けた後終了。終了時の素子電流はI
f=1.7mAであった。
Step-f A unipolar rectangular wave pulse shown in FIG. 6B was applied.
The pulse peak value is Vph = 18V, pulse width T1 = 1 ms
ec. , Pulse interval T2 = 10 msec. Is. After applying the pulse for 120 minutes, it is finished. The device current at the end is I
It was f = 1.7 mA.

【0240】[実施例9]実施例8と同様の操作を工程
dまで行い、工程eで導入するアセトンの分圧を13P
aとし、工程fで印加する単極性矩形波パルスの波高値
を20Vとした。その他は、実施例8と同様のパルスを
印加して処理を行った。素子電流の上昇が実施例8より
早かったので、90分でパルス印加を終了した。パルス
印加終了時、パルス波高値を18Vに変更して測定した
素子電流は、If=1.9mAであった。
[Embodiment 9] The same operation as in Embodiment 8 is repeated up to step d, and the partial pressure of the acetone introduced in step e is 13 P.
a and the peak value of the unipolar rectangular wave pulse applied in step f was 20V. Other than that, the same pulse as in Example 8 was applied for the treatment. Since the rise in the device current was earlier than in Example 8, the pulse application was completed in 90 minutes. At the end of the pulse application, the device current measured by changing the pulse peak value to 18 V was If = 1.9 mA.

【0241】[実施例10]実施例8と同様の操作を工
程eまで行い、工程fで印加するパルスを図6(a)に
示す両極性矩形波パルス、波高値18V、パルス幅1m
sec.、パルス間隔10msec.とした。その他
は、実施例8と同様の処理を行った。パルス印加終了時
の素子電流は、If=2.1mAであった。この後、実
施例2の工程jと同様の安定化工程を施した。
[Embodiment 10] The same operation as in Embodiment 8 is performed up to step e, and the pulse applied in step f is a bipolar rectangular wave pulse shown in FIG. 6 (a), a peak value of 18 V, and a pulse width of 1 m.
sec. , Pulse interval 10 msec. And Otherwise, the same treatment as in Example 8 was performed. The device current at the end of pulse application was If = 2.1 mA. Then, the same stabilization process as the process j of Example 2 was performed.

【0242】[実施例11]実施例8と同様の操作を工
程dまで行った後、真空装置から素子を取り出し、以下
の操作を行った。
[Embodiment 11] After the same operation as in Embodiment 8 was performed up to step d, the element was taken out from the vacuum apparatus and the following operation was performed.

【0243】工程−d’ 実施例8の工程bで用いたPdアミン錯体溶液を、さら
に酢酸ブチルで3倍に希釈した溶液を、スピンナーを用
いて塗布し、大気中で300℃10分間の焼成処理を行
う。この後、N2 (98%)−H2 (2%)混合ガスの
気流中に素子を60分間放置した。
Step-d 'A solution prepared by further diluting the Pd amine complex solution used in Step b of Example 8 by 3 times with butyl acetate was applied using a spinner and baked in the atmosphere at 300 ° C for 10 minutes. Perform processing. After that, the device was left for 60 minutes in a stream of N 2 (98%)-H 2 (2%) mixed gas.

【0244】この素子を走査電子顕微鏡(SEM)で観
察したところ、電子放出部亀裂中に、直径3〜7nm程
度のPd微粒子が分散しているのが観察された。
When this device was observed by a scanning electron microscope (SEM), it was observed that Pd fine particles having a diameter of about 3 to 7 nm were dispersed in the cracks in the electron emitting portion.

【0245】以下実施例8の工程e以下と同様の処理を
行い、特性を評価した。本実施例では、工程fでの素子
電流の増加が早く起こったため、パルス印加を60分で
中止した。パルス印加終了時の素子電流はIf=1.9
mAであった。
Thereafter, the same processes as in step e and subsequent steps of Example 8 were carried out to evaluate the characteristics. In this example, since the increase of the device current in the step f occurred quickly, the pulse application was stopped in 60 minutes. The device current at the end of pulse application is If = 1.9.
mA.

【0246】[比較例5]実施例8の工程dまでと同様
な操作を行い、工程eでの水素の導入を省略した。アセ
トン分圧、印加パルスなど他の条件は実施例8と同様で
ある。Ifの増加が実施例8より速かったので、30分
でパルス印加を停止し、真空容器内を排気した。パルス
印加終了時の素子電流は、If=1.5mAであった。
この後、安定化工程を施した。
[Comparative Example 5] The same operation as in Step d of Example 8 was performed, and the introduction of hydrogen in Step e was omitted. Other conditions such as the partial pressure of acetone and the applied pulse are the same as in Example 8. Since the increase in If was faster than in Example 8, the pulse application was stopped at 30 minutes and the inside of the vacuum container was evacuated. The device current at the end of pulse application was If = 1.5 mA.
After this, a stabilization process was performed.

【0247】(特性評価)上記実施例8〜11及び比較
例5について電子放出特性の測定を行った。測定は、活
性化工程を終了した後、素子を80℃に加熱しながら真
空容器内をイオンポンプによって排気し、圧力が2.7
×10-6Paに到達してから、加熱をやめ、素子が室温
に戻ったのを確かめてから開始した。
(Characteristic Evaluation) Electron emission characteristics of the above Examples 8 to 11 and Comparative Example 5 were measured. After the activation process was completed, the measurement was carried out by heating the device to 80 ° C., exhausting the inside of the vacuum container with an ion pump, and then applying a pressure of 2.7.
After reaching × 10 -6 Pa, heating was stopped, and it was started after confirming that the device returned to room temperature.

【0248】素子は、図6(b)に示した単極性矩形波
パルスにより駆動、パルス波高値は18V、パルス幅T
1=100μsec.、パルス間隔T2=10mse
c.である。素子とアノードの距離はH=4mm、電位
差はVa=1kVとした。
The device is driven by the unipolar rectangular wave pulse shown in FIG. 6B, the pulse peak value is 18 V, and the pulse width T.
1 = 100 μsec. , Pulse interval T2 = 10 mse
c. Is. The distance between the element and the anode was H = 4 mm, and the potential difference was Va = 1 kV.

【0249】また、耐放電特性も前述の例と同様に測定
した。
The discharge resistance characteristics were also measured in the same manner as in the above example.

【0250】測定開始直後、及び100時間経過後の素
子電流If、放出電流Ie及び耐放電特性の測定結果を
次に示す。
The measurement results of the device current If, the emission current Ie, and the discharge resistance characteristics immediately after the start of measurement and after 100 hours have passed are shown below.

【0251】[0251]

【表7】 [Table 7]

【0252】(物性評価) (Raman)上記実施例8〜11及び比較例5の特性
評価に用いなかった素子から、それぞれ一素子づつ選
び、カーボン膜の結晶性を調べるため、Raman分光
分析よる評価を行った。光源には波長514.5nmの
Arレーザーを用いた。試料表面でのレーザースポット
径は、約1μmである。
(Evaluation of Physical Properties) (Raman) From the elements not used for the characteristic evaluation of Examples 8 to 11 and Comparative Example 5, one element each was selected and evaluated by Raman spectroscopic analysis for examining the crystallinity of the carbon film. I went. An Ar laser having a wavelength of 514.5 nm was used as a light source. The laser spot diameter on the sample surface is about 1 μm.

【0253】電子放出部付近にスポットを置くと、13
35cm-1(P1)と1580cm-1(P2)付近にピ
ークを持つスペクトルが得られ、炭素膜が形成されてい
ることが分かる。
When a spot is placed near the electron emission part, 13
35 cm -1 (P1) and 1580 cm -1 (P2) spectra were obtained with a peak around, it can be seen that the carbon film is formed.

【0254】いずれの実施例・比較例でもP1ピークの
強度が十分大きいので、このピークの半値幅を結晶性の
目安として比較することが出来る。
In any of the examples and comparative examples, the intensity of the P1 peak is sufficiently large, so that the full width at half maximum of this peak can be compared as a measure of crystallinity.

【0255】上記のRaman分光分析装置により、A
rレーザーのスポットを素子電極間隙の一方の端から他
方の端までスキャンして、P1ピークの半値幅をスポッ
トの位置の関数としてプロットする。図21にその結果
を模式的に示す。図は10μmの電極間隙の中央(目盛
の0の位置)に、電子放出部亀裂がある場合を想定して
いるが、電子放出部亀裂の位置は中央に限るものではな
い。位置目盛の正の側が電極の正極側である。
Using the Raman spectroscopic analyzer described above, A
The r-laser spot is scanned from one end of the device electrode gap to the other end and the half-width of the P1 peak is plotted as a function of spot position. FIG. 21 schematically shows the result. The figure assumes that there is an electron emitting portion crack at the center of the electrode gap of 10 μm (position of 0 on the scale), but the position of the electron emitting portion crack is not limited to the center. The positive side of the position scale is the positive electrode side of the electrode.

【0256】活性化時に両極性パルスを用いた実施例1
0を除き、負極側にはカーボン膜の量が少なく、シグナ
ルレベルが低いが、正極側では十分なレベルのシグナル
を検出できた。比較例5では、亀裂付近では、半値幅が
比較的狭く150cm-1であるが、正極側電極に近づく
にしたがい徐々に増加し、250cm-1まで増加した。
Example 1 Using Bipolar Pulse on Activation
Except for 0, the amount of carbon film was small on the negative electrode side and the signal level was low, but a sufficient level of signal could be detected on the positive electrode side. In Comparative Example 5, the full width at half maximum was relatively narrow near the crack and was 150 cm −1 , but it gradually increased as it approached the positive electrode, and increased to 250 cm −1 .

【0257】実施例8〜11では半値幅の変化は小さ
く、実施例8では100〜130cm-1、実施例9では
85〜120cm-1、実施例10では90〜130cm
-1、実施例11では100〜130cm-1の範囲にあっ
た。
[0257] small change in the half width in Examples 8 to 11 In Example 8 100~130cm -1, Example 9 In 85~120Cm -1, Example 10 In 90~130cm
-1 , and in Example 11 it was in the range of 100 to 130 cm -1 .

【0258】(TEM)Raman分光分析により、実
施例の炭素膜は中央付近で結晶性が高くなっていること
は、わかった。さらに透過電子顕微鏡(TEM)による
観察を行いより詳細な構造を調べた。
(TEM) Raman spectroscopic analysis revealed that the carbon films of the examples had high crystallinity near the center. Further, a more detailed structure was examined by observing with a transmission electron microscope (TEM).

【0259】比較例1では、主に電子放出部亀裂から正
極側に炭素膜が形成され、負極側では僅かに堆積してい
た。亀裂内部の炭素膜をみると格子像が観察され、グラ
ファイトが形成されていることが裏付けられた。結晶粒
のサイズは2〜5n程度のものが多数であった。一方、
亀裂からはずれた部分では、明確な格子像は見られず、
アモルファスカーボン等により構成されるものと思われ
る。
In Comparative Example 1, the carbon film was formed mainly on the positive electrode side from the cracks in the electron emission portion, and was slightly deposited on the negative electrode side. A lattice image was observed when the carbon film inside the crack was observed, which confirmed that graphite was formed. Many crystal grains have a size of about 2 to 5 n. on the other hand,
No clear lattice image can be seen in the part off the crack,
It seems to be composed of amorphous carbon.

【0260】図22に比較例5の場合の炭素膜のグラフ
ァイト化の状況を模式的に示した。炭素膜は亀裂内部が
グラファイト、亀裂外はアモルファスカーボンなどによ
り構成されている。
FIG. 22 schematically shows the state of graphitization of the carbon film in the case of Comparative Example 5. The carbon film is composed of graphite inside the crack and amorphous carbon outside the crack.

【0261】実施例8〜11では、図23に模式的に示
すように、炭素膜のどの部分にも格子像が観察され、全
体がグラファイトにより形成されていることがわかっ
た。結晶粒は10nm以上のものが多く含まれていた。
図24(a)は実施例8,9の構造の模式図、図24
(b)は実施例10の模式図である。
In Examples 8 to 11, as schematically shown in FIG. 23, a lattice image was observed in any part of the carbon film, and it was found that the whole was formed of graphite. Most of the crystal grains were 10 nm or more.
24 (a) is a schematic diagram of the structure of Examples 8 and 9, FIG.
(B) is a schematic diagram of Example 10.

【0262】実施例11の亀裂内部のPd微粒子周辺を
観察すると、実施例4の場合と同様に微粒子をとりまい
た状態の格子像が観察され、いわゆる「カプセル」様の
結晶が成長していることがわかった。図25は実施例1
1の構成を模式的に示したものである。
When the periphery of the Pd fine particles inside the cracks of Example 11 was observed, a lattice image of the state in which the fine particles were surrounded was observed as in Example 4, and so-called "capsule" -like crystals grew. I understand. 25: Example 1
1 schematically shows the configuration of 1.

【0263】活性化工程でIfの増大が早くなったの
は、亀裂内のPd微粒子が結晶成長の核となって、上記
のようなカーボンの結晶が成長したことが原因と思われ
る。
It is considered that the reason why the increase of If was accelerated in the activation step is that the Pd fine particles in the crack became a nucleus of crystal growth and the above-described carbon crystal grew.

【0264】なお、いずれの素子も、炭素膜と負極側導
電性薄膜の間もしくは両極側の炭素膜の間の基板に、溝
8が出来ているのが観察された。
In each element, it was observed that the groove 8 was formed on the substrate between the carbon film and the negative electrode side conductive thin film or between the carbon films on both sides.

【0265】[実施例12]本実施例の表面伝導型電子
放出素子は、図24の(a)に示したものと基本的に類
似の構成を有する。
[Embodiment 12] The surface conduction electron-emitting device of this embodiment has a structure basically similar to that shown in FIG.

【0266】工程−a 清浄化した石英ガラス製の基板1上に、素子電極の形状
に対応する開口部を有するパターンのホトレジスト(R
D−2000N−41;日立化成社製)を形成し、真空
蒸着法により、厚さ100nmのNiを堆積した。ホト
レジストパターンを有機溶剤で溶解し、Ni膜の不要部
分をリフトオフにより除去して素子電極2,3を形成し
た。素子電極間隔L=2μm、幅W=500μmであ
る。
Step-a A photoresist (R) having a pattern having openings corresponding to the shapes of the device electrodes is formed on the cleaned substrate 1 made of quartz glass.
D-2000N-41; manufactured by Hitachi Chemical Co., Ltd.) was formed, and Ni having a thickness of 100 nm was deposited by a vacuum vapor deposition method. The photoresist pattern was dissolved in an organic solvent, and unnecessary portions of the Ni film were removed by lift-off to form element electrodes 2 and 3. The element electrode spacing L = 2 μm and the width W = 500 μm.

【0267】工程−b 素子電極2,3を形成した基板1に、厚さ50nmのC
r膜を真空蒸着法により堆積し、フォトリソグラフィー
技術により、導電性薄膜に対応する開口部を有するよう
にパターニングしてCrマスクを形成する。開口の幅
W’は300μmとした。これにPdアミン錯体溶液
(ccp4230;奥野製薬(株)製)をスピンナーを
用いて塗布し、大気中300℃10分間の加熱焼成処理
を行った。これによりPdOの微粒子からなる導電性薄
膜が形成された。こうして形成された膜の微粒子の7n
m程度、膜厚も同程度であった。
Step-b On the substrate 1 on which the device electrodes 2 and 3 have been formed, C having a thickness of 50 nm is formed.
A Cr film is formed by depositing an r film by a vacuum evaporation method and patterning it by a photolithography technique so as to have an opening corresponding to the conductive thin film. The width W ′ of the opening was 300 μm. A Pd amine complex solution (ccp4230; manufactured by Okuno Chemical Industries Co., Ltd.) was applied to this using a spinner, and heated and baked at 300 ° C. for 10 minutes in the atmosphere. As a result, a conductive thin film made of PdO particles was formed. 7n of the fine particles of the film thus formed
m, and the film thickness was also the same.

【0268】工程−c Cr膜をウエットエッチングによって取り除き、リフト
オフにより導電性薄膜4を所望のパターンに形成した。
導電性薄膜4の抵抗値はRs =5.0×104Ω/□で
あった。
Step-c The Cr film was removed by wet etching, and the conductive thin film 4 was formed into a desired pattern by lift-off.
The resistance value of the conductive thin film 4 was R s = 5.0 × 10 4 Ω / □.

【0269】工程−d 以上の加工を施した基板を、図7に示す評価装置にセッ
トし、真空容器15内を排気装置16により排気して
2.7×10-6Paに達した後、素子電圧Vfを印加す
るための電源11により素子電極2,3の間にパルスを
印加し、通電フォーミングを施した。フォーミングに用
いた電圧波形は図5(b)に示されるものである。
Step-d The substrate processed as described above is set in the evaluation apparatus shown in FIG. 7, the inside of the vacuum container 15 is exhausted by the exhaust device 16, and after reaching 2.7 × 10 −6 Pa, A pulse was applied between the device electrodes 2 and 3 by the power supply 11 for applying the device voltage Vf to carry out energization forming. The voltage waveform used for forming is shown in FIG.

【0270】本実施例では、T1=1msec.、T2
=10msec.とし、三角波の波高値(フォーミング
時のピーク電圧)は0.1Vステップで昇圧させフォー
ミング処理を行った。またフォーミング処理中は、同時
に0.1Vの電圧でフォーミングパルスの休止中に抵抗
測定用パルスを挿入して抵抗の測定を行った。フォーミ
ングの終了は、この測定値が1MΩ以上になった時と
し、電圧の印加を終了した。フォーミング終了時のパル
ス波高値は5.0Vであった。
In this embodiment, T1 = 1 msec. , T2
= 10 msec. The peak value of the triangular wave (peak voltage during forming) was raised in 0.1 V steps to perform the forming process. Further, during the forming process, a resistance measuring pulse was inserted at a voltage of 0.1 V at the same time while the forming pulse was stopped to measure the resistance. The forming was terminated when this measured value became 1 MΩ or more, and the voltage application was terminated. The pulse peak value at the end of forming was 5.0V.

【0271】工程−e 真空容器15内に、アセトンを導入し分圧を1.3×1
-3Paとし、図6(b)に示す矩形波パルスを印加し
て第1の活性化処理を行った。処理時間は10分間であ
る。パルス波高値は14V、パルス幅T1=100μs
ec.、パルス間隔T2=10msec.である。
Step-e Acetone was introduced into the vacuum vessel 15 to adjust the partial pressure to 1.3 × 1.
The first activation process was performed by applying a rectangular wave pulse shown in FIG. 6B at 0 −3 Pa. The processing time is 10 minutes. Pulse peak value is 14V, pulse width T1 = 100μs
ec. , Pulse interval T2 = 10 msec. Is.

【0272】工程−f アセトン分圧を1.3×10-1Pa、水素も導入してそ
の分圧を13Paとした。パルス波高値を8Vから14
Vまで3.3mV/sec.で上昇させて第2の活性化
処理を施した。処理時間は120分間とした。その後、
アセトンと水素の導入を停止し、真空容器内の圧力を
1.3×10-6Pa以下になるように排気した。
Step-f The acetone partial pressure was 1.3 × 10 -1 Pa, and hydrogen was also introduced to make the partial pressure 13 Pa. Pulse peak value from 8V to 14
V to 3.3 mV / sec. And the second activation treatment was performed. The processing time was 120 minutes. afterwards,
The introduction of acetone and hydrogen was stopped, and the pressure in the vacuum vessel was evacuated to 1.3 × 10 −6 Pa or less.

【0273】[比較例6]実施例12の工程fでの活性
化処理において、水素を導入しなかった以外は、実施例
12と同様の工程を施した。
[Comparative Example 6] In the activation treatment in step f of Example 12, the same steps as in Example 12 were carried out except that hydrogen was not introduced.

【0274】[実施例13]本実施例においては、図2
4の(a)(但し、溝8は存在しない)に示す構成の表
面伝導型電子放出素子を作成した。まず、実施例12と
同様に工程eまでを行った後、以下の工程fを施した。
[Embodiment 13] In this embodiment, FIG.
A surface conduction electron-emitting device having the structure shown in (a) of 4 (however, the groove 8 does not exist) was prepared. First, as in Example 12, after performing step e, the following step f was performed.

【0275】工程−f メタンと水素を導入、メタン分圧;6.7Pa、水素分
圧130Paとし、実施例12と同様の活性化パルスを
印加し第2の活性化処理を行った。処理時間は120分
間とした。その後、メタン、アセトンを排気し、真空容
器内の圧力を1.3×10-6Pa以下となるように排気
した。
Step-f Methane and hydrogen were introduced, the methane partial pressure was 6.7 Pa, the hydrogen partial pressure was 130 Pa, and the same activation pulse as in Example 12 was applied to perform the second activation treatment. The processing time was 120 minutes. Then, methane and acetone were evacuated, and the pressure in the vacuum container was evacuated to 1.3 × 10 −6 Pa or less.

【0276】[実施例14]本実施例においては、図2
4の(a)に示す構成の表面伝導型電子放出素子を作成
した。実施例13と同様な工程を施した。ただし、工程
fにおける第2の活性化処理の際、素子を200℃に加
熱して行った。
[Embodiment 14] In this embodiment, FIG.
A surface conduction electron-emitting device having the structure shown in (a) of 4 was prepared. The same process as in Example 13 was performed. However, the element was heated to 200 ° C. during the second activation treatment in step f.

【0277】(電子放出特性)実施例12〜14及び比
較例6の素子は2個づつ作成した。その内の各1個づつ
を使い、電子放出特性の測定を、活性化処理の際と同じ
パルス電圧を印加して測定した。素子とアノードの距離
はH=4mm、電位差はVa=1kVとした。測定開始
直後、1時間後、100時間後の特性は次の通りであっ
た。耐放電特性も前述の場合と同じ要領で行ったので結
果をあわせて示す。
(Electron Emission Characteristics) Two devices of each of Examples 12 to 14 and Comparative Example 6 were prepared. Using one of each of them, the electron emission characteristics were measured by applying the same pulse voltage as in the activation treatment. The distance between the element and the anode was H = 4 mm, and the potential difference was Va = 1 kV. Immediately after the start of measurement and after 1 hour and 100 hours, the characteristics were as follows. Since the discharge resistance characteristics were the same as in the above case, the results are also shown.

【0278】[0278]

【表8】 [Table 8]

【0279】(結晶性評価)電子放出特性評価に使用し
なかった方の素子を用い、TEMによって格子像を観察
した。実施例12〜14では図23と同様の構造が観察
されたが、比較例6ではカーボン膜のうち亀裂の外側の
部分には一部にしか格子像が見られなかった。この部分
は主にアモルファスカーボンなどから構成されているも
のと推定される。
(Evaluation of Crystallinity) A lattice image was observed by TEM using the element which was not used for the electron emission characteristic evaluation. In Examples 12 to 14, a structure similar to that shown in FIG. 23 was observed, but in Comparative Example 6, a lattice image was seen only in a part of the carbon film outside the crack. It is presumed that this part is mainly composed of amorphous carbon.

【0280】前述と同様にRaman分光分析を行っ
た。P1ピークの半値幅は以下の通り。
Raman spectroscopic analysis was performed as described above. The full width at half maximum of the P1 peak is as follows.

【0281】[0281]

【表9】 [Table 9]

【0282】[実施例15]本実施例の構成は図24の
(a)に示したものと類似しているが、溝8は存在しな
い。
[Embodiment 15] The structure of this embodiment is similar to that shown in FIG. 24 (a), but the groove 8 does not exist.

【0283】工程−a 清浄化した石英ガラス製の基板1上に、素子電極の形状
に対応する開口部を有するパターンのホトレジスト(R
D−2000N−41;日立化成社製)を形成し、真空
蒸着法により、厚さ5nmのTi、厚さ100nmのN
iを順次堆積した。ホトレジストパターンを有機溶剤で
溶解し、Ni/Ti堆積膜の不要部分をリフトオフによ
り除去して素子電極2,3を形成した。素子電極間隔L
=10μm、幅W=300μmである。
Step-a On the cleaned quartz glass substrate 1, a photoresist (R) having a pattern having openings corresponding to the shapes of the device electrodes is formed.
D-2000N-41; manufactured by Hitachi Chemical Co., Ltd.) and formed by vacuum deposition to form Ti having a thickness of 5 nm and N having a thickness of 100 nm.
i were sequentially deposited. The photoresist pattern was dissolved in an organic solvent, and unnecessary portions of the Ni / Ti deposition film were removed by lift-off to form element electrodes 2 and 3. Element electrode spacing L
= 10 μm, width W = 300 μm.

【0284】工程−b 電子放出部5を形成するための導電性薄膜4を所定の形
状にパターニングする。このため、厚さ50nmのCr
膜を真空蒸着法により堆積し、上記素子電極2,3と電
極間隙の一部を露出する開口を有するようにパターニン
グする。開口の幅W’は100μmとした。その上にP
dアミン錯体溶液(ccp4230;奥野製薬(株)
製)をスピンナーを用いて塗布し、大気中300℃10
分間の加熱焼成処理を行った。これによりPdOの微粒
子からなる導電性薄膜4が形成された。こうして形成さ
れた膜の厚さは12nmであった。
Step-b The conductive thin film 4 for forming the electron emitting portion 5 is patterned into a predetermined shape. Therefore, Cr with a thickness of 50 nm
A film is deposited by a vacuum vapor deposition method and patterned so as to have openings for exposing the device electrodes 2 and 3 and a part of the electrode gap. The width W ′ of the opening was 100 μm. P on it
d amine complex solution (ccp4230; Okuno Pharmaceutical Co., Ltd.)
Manufactured by a spinner and applied in air at 300 ° C. 10
A heating and baking treatment for 1 minute was performed. As a result, the conductive thin film 4 made of PdO particles was formed. The thickness of the film thus formed was 12 nm.

【0285】工程−c Cr膜をウエットエッチングによって取り除き、導電性
薄膜4を所望のパターンに形成した。導電性薄膜4の抵
抗値はRs =1.4×104 Ω/□であった。
Step-c The Cr film was removed by wet etching to form the conductive thin film 4 in a desired pattern. The resistance value of the conductive thin film 4 was R s = 1.4 × 10 4 Ω / □.

【0286】工程−d 以上の加工を施した基板を、図7に示す評価装置にセッ
トし、真空容器15内を排気装置16(ソープションポ
ンプとイオンポンプ)により排気して2.7×10-6
aに達した後、素子電圧Vfを印加するための電源11
により各素子電極2,3の間にパルスを印加し、通電フ
ォーミングを施した。フォーミングに用いた電圧波形は
図5(b)に示されるものである。
Step-d The substrate processed as described above is set in the evaluation apparatus shown in FIG. 7, and the inside of the vacuum container 15 is evacuated by the exhaust device 16 (sorption pump and ion pump) to 2.7 × 10 5. -6 P
After reaching a, a power supply 11 for applying the element voltage Vf
Then, a pulse was applied between the device electrodes 2 and 3 to perform energization forming. The voltage waveform used for forming is shown in FIG.

【0287】本実施例では、T1=1msec.、T2
=10msec.とし、三角波の波高値(フォーミング
時のピーク電圧)は0.1Vステップで昇圧させフォー
ミング処理を行った。またフォーミング処理中は、同時
に0.1Vの電圧でフォーミングパルスの休止中に抵抗
測定用パルスを挿入して抵抗の測定を行った。フォーミ
ングの終了は、この測定値が1MΩ以上になった時と
し、電圧の印加を終了した。フォーミング終了時のパル
ス波高値はいずれの素子も約7.0Vであった。
In this embodiment, T1 = 1 msec. , T2
= 10 msec. The peak value of the triangular wave (peak voltage during forming) was raised in 0.1 V steps to perform the forming process. Further, during the forming process, a resistance measuring pulse was inserted at a voltage of 0.1 V at the same time while the forming pulse was stopped to measure the resistance. The forming was terminated when this measured value became 1 MΩ or more, and the voltage application was terminated. The pulse peak value at the end of forming was about 7.0 V in all the devices.

【0288】工程−e バリアブルリークバルブ17を調整して、アセトンを真
空容器15内に導入する。アセトンの分圧は1.3×1
-1Paとした。
Step-e The variable leak valve 17 is adjusted, and acetone is introduced into the vacuum container 15. The partial pressure of acetone is 1.3 x 1
It was set to 0 −1 Pa.

【0289】工程−f 図6(b)に示した矩形波パルスを印加する。Vph=
18V、T1=100μsec.、T2=10mse
c.とした。10分間経過したところでパルス印加を停
止し、アセトン導入を中止し、真空容器内を排気する。
Step-f The rectangular wave pulse shown in FIG. 6B is applied. Vph =
18V, T1 = 100 μsec. , T2 = 10 mse
c. And After 10 minutes, the pulse application is stopped, the introduction of acetone is stopped, and the inside of the vacuum container is evacuated.

【0290】工程−g マスフローコントローラー(不図示)を調整して、真空
容器15内をメタン分圧130Pa、水素分圧1.3P
aとする。再び、同様のパルスを印加する。120分間
継続した後停止する。パルス印加停止時の素子電流は、
If=2.5mAであった。。この後真空容器内を排気
し、2.7×10-6Pa以下の圧力とする。
Process-g A mass flow controller (not shown) is adjusted so that the inside of the vacuum container 15 has a methane partial pressure of 130 Pa and a hydrogen partial pressure of 1.3 P.
a. The same pulse is applied again. Stop for 120 minutes and then stop. The element current when the pulse application is stopped is
If = 2.5 mA. . Then, the inside of the vacuum container is evacuated to a pressure of 2.7 × 10 −6 Pa or less.

【0291】この後、実施例2の工程jと同様の安定化
工程を施した。
After that, the same stabilizing process as the process j of Example 2 was performed.

【0292】[実施例16]本実施例においては、図2
4の(a)(但し、溝8は存在しない)に示す表面伝導
型電子放出素子を作成した。まず、実施例15の工程f
までと同様な操作を行い、工程gで素子を200℃に加
熱しながら同様の処理を行う。パルス印加停止時の素子
電流は、If=2.2mAであった。
[Embodiment 16] In this embodiment, FIG.
A surface conduction electron-emitting device shown in 4 (a) (however, the groove 8 does not exist) was prepared. First, step f of Example 15
The same operation as above is performed, and the same treatment is performed while heating the element to 200 ° C. in step g. The device current when the pulse application was stopped was If = 2.2 mA.

【0293】この後、安定化工程を施した。After that, a stabilization process was performed.

【0294】(電子放出特性評価)活性化に用いたのと
同様のパルス電圧を印加し、Ie,Ifを測定した。素
子とアノードの間隔は4mm、電位差は1kVに設定し
た。電子放出を100時間継続した後の値も同様に測定
した。また、前述と同様な要領で耐放電特性もはかっ
た。
(Evaluation of Electron Emission Characteristics) The same pulse voltage as that used for activation was applied and Ie and If were measured. The distance between the device and the anode was set to 4 mm, and the potential difference was set to 1 kV. The value after the electron emission was continued for 100 hours was similarly measured. Further, the discharge resistance characteristics were also improved in the same manner as described above.

【0295】[0295]

【表10】 [Table 10]

【0296】(結晶性評価)上記評価に使用しなかった
素子につき、TEMで電子放出部を観察したところ図2
3と同様の構成が見られた。
(Evaluation of Crystallinity) Electron emission parts of the elements not used in the above evaluation were observed by TEM.
A structure similar to that of No. 3 was found.

【0297】レーザーラマン分光分析装置により観察す
ると、前述の場合と同様2つのピークが観測された。P
1ピークの半値幅は次に示すとおりである。亀裂付近、
外側ともグラファイトと思われるが、亀裂付近の方がよ
り結晶性が高くなっている。
When observed with a laser Raman spectroscopic analyzer, two peaks were observed as in the above case. P
The full width at half maximum of one peak is as shown below. Near the crack,
It seems to be graphite on the outside, but the crystallinity is higher near the crack.

【0298】[0298]

【表11】 [Table 11]

【0299】[実施例17]本実施例の表面伝導型電子
放出素子の構成は図24の(b)に示したものと類似し
ているが、溝8は存在しない。
[Embodiment 17] The structure of the surface conduction electron-emitting device of this embodiment is similar to that shown in FIG. 24 (b), but the groove 8 does not exist.

【0300】工程−a 清浄化した青板ガラス上に0.5μmの酸化シリコン膜
をスパッタリング法により形成した基板1上に、素子電
極の形状に対応する開口部を有するパターンのホトレジ
スト(RD−2000N−41;日立化成社製)を形成
し、真空蒸着法により、厚さ5nmのTi、厚さ100
nmのNiを順次堆積した。ホトレジストパターンを有
機溶剤で溶解し、Ni/Ti堆積膜の不要部分をリフト
オフにより除去して、素子電極2,3を形成した。素子
電極間隔L=3μm、幅W=300μmである。
Step-a A photoresist (RD-2000N-) having a pattern having an opening corresponding to the shape of a device electrode is formed on a substrate 1 formed by forming a 0.5 μm silicon oxide film on a cleaned blue plate glass by a sputtering method. 41; manufactured by Hitachi Chemical Co., Ltd.) and formed by vacuum vapor deposition to form Ti having a thickness of 5 nm and a thickness of 100.
nm of Ni was sequentially deposited. The photoresist pattern was dissolved in an organic solvent, and unnecessary portions of the Ni / Ti deposited film were removed by lift-off to form device electrodes 2 and 3. The element electrode spacing L = 3 μm and the width W = 300 μm.

【0301】工程−b 電子放出部5を形成するための導電性薄膜4を所定の形
状にパターニングする。このため、厚さ50nmのCr
膜を真空蒸着法により堆積し、上記素子電極2,3と電
極間隙の一部を露出する開口を有するようにパターニン
グする。開口の幅W’は100μmとした。その上にP
dアミン錯体溶液(ccp4230;奥野製薬(株)
製)をスピンナーを用いて塗布し、大気中300℃10
分間の加熱焼成処理を行った。これによりPdOの微粒
子からなる導電性薄膜4が形成された。こうして形成さ
れた膜の厚さは10nmであった。
Step-b The conductive thin film 4 for forming the electron emitting portion 5 is patterned into a predetermined shape. Therefore, Cr with a thickness of 50 nm
A film is deposited by a vacuum vapor deposition method and patterned so as to have openings for exposing the device electrodes 2 and 3 and a part of the electrode gap. The width W ′ of the opening was 100 μm. P on it
d amine complex solution (ccp4230; Okuno Pharmaceutical Co., Ltd.)
Manufactured by a spinner and applied in air at 300 ° C. 10
A heating and baking treatment for 1 minute was performed. As a result, the conductive thin film 4 made of PdO particles was formed. The thickness of the film thus formed was 10 nm.

【0302】工程−c Cr膜をウエットエッチングによって取り除き、導電性
薄膜4を所望のパターンに形成した。導電性薄膜4の抵
抗値はRs =2.0×104 Ω/□であった。
Step-c The Cr film was removed by wet etching to form the conductive thin film 4 in a desired pattern. The resistance value of the conductive thin film 4 was R s = 2.0 × 10 4 Ω / □.

【0303】工程−d 以上の加工を施した基板を、図7に示す評価装置にセッ
トし、真空容器15内を排気装置16(ソープションポ
ンプとイオンポンプ)により排気して2.7×10-6
aに達した後、素子電圧Vfを印加するための電源11
により各素子電極2,3の間にパルスを印加し、通電フ
ォーミングを施した。フォーミングに用いた電圧波形は
図5(b)に示されるものである。
Step-d The substrate processed as described above is set in the evaluation apparatus shown in FIG. 7, and the inside of the vacuum container 15 is evacuated by the exhaust device 16 (sorption pump and ion pump) to 2.7 × 10 5. -6 P
After reaching a, a power supply 11 for applying the element voltage Vf
Then, a pulse was applied between the device electrodes 2 and 3 to perform energization forming. The voltage waveform used for forming is shown in FIG.

【0304】本実施例では、T1=1msec.、T2
=10msec.とし、三角波の波高値(フォーミング
時のピーク電圧)は0.1Vステップで昇圧させフォー
ミング処理を行った。またフォーミング処理中は、同時
に0.1Vの電圧でフォーミングパルスの休止中に抵抗
測定用パルスを挿入して抵抗の測定を行った。フォーミ
ングの終了は、この測定値が1MΩ以上になった時と
し、電圧の印加を終了した。フォーミング終了時のパル
ス波高値はいずれの素子も5.0〜5.1Vであった。
In this embodiment, T1 = 1 msec. , T2
= 10 msec. The peak value of the triangular wave (peak voltage during forming) was raised in 0.1 V steps to perform the forming process. Further, during the forming process, a resistance measuring pulse was inserted at a voltage of 0.1 V at the same time while the forming pulse was stopped to measure the resistance. The forming was terminated when this measured value became 1 MΩ or more, and the voltage application was terminated. The pulse peak value at the end of forming was 5.0 to 5.1 V for all the devices.

【0305】工程−e 不図示のヒーターにより素子を400℃に加熱、真空容
器内部を一旦1.3×10-4Paまで排気し、パルスを
印加しながらメタンと水素を交互に導入して活性化処理
を行った。メタンと水素の圧力はともに、1.3Paと
なるように調整した。導入ガスの交代の時間間隔は、2
0秒とした。処理時間30分で厚さ約50nmのグラフ
ァイト膜が形成された。
Step-e The element was heated to 400 ° C. by a heater (not shown), the inside of the vacuum vessel was once evacuated to 1.3 × 10 −4 Pa, and methane and hydrogen were alternately introduced while applying a pulse to activate the element. The chemical treatment was performed. The pressures of methane and hydrogen were both adjusted to 1.3 Pa. The time interval for changing the introduced gas is 2
It was set to 0 seconds. A graphite film having a thickness of about 50 nm was formed in the treatment time of 30 minutes.

【0306】[実施例18]本実施例の表面伝導型電子
放出素子の構成は図24の(b)に示したものと類似し
ているが、但し、溝8は存在しない。
[Embodiment 18] The structure of the surface conduction electron-emitting device of this embodiment is similar to that shown in FIG. 24 (b), except that the groove 8 does not exist.

【0307】工程−a 清浄化した青板ガラスに厚さ0.5μmの酸化シリコン
膜をスパッタリング法により形成した基板1上に、素子
電極の形状に対応する開口部を有するパターンのホトレ
ジスト(RD−2000N−41;日立化成社製)を形
成し、真空蒸着法により、厚さ5nmのTi、厚さ10
0nmのNiを順次堆積した。ホトレジストパターンを
有機溶剤で溶解し、Ni/Ti堆積膜の不要部分をリフ
トオフにより除去して、素子電極2,3を形成した。素
子電極間隔L=3μm、幅W=300μmである。
Step-a A photoresist (RD-2000N) having a pattern having an opening corresponding to the shape of a device electrode is formed on a substrate 1 in which a silicon oxide film having a thickness of 0.5 μm is formed on a cleaned blue plate glass by a sputtering method. -41; manufactured by Hitachi Chemical Co., Ltd.) and formed by vacuum vapor deposition to form Ti having a thickness of 5 nm and a thickness of 10
0 nm of Ni was sequentially deposited. The photoresist pattern was dissolved in an organic solvent, and unnecessary portions of the Ni / Ti deposited film were removed by lift-off to form device electrodes 2 and 3. The element electrode spacing L = 3 μm and the width W = 300 μm.

【0308】工程−b 電子放出部5を形成するための導電性薄膜4を所定の形
状にパターニングする。このため、厚さ50nmのCr
膜を真空蒸着法により堆積し、上記素子電極2,3と電
極間隙の一部を露出する開口を有するようにパターニン
グする。開口の幅W’は100μmとした。その上にP
dアミン錯体溶液(ccp4230;奥野製薬(株)
製)をスピンナーを用いて塗布し、大気中300℃10
分間の加熱焼成処理を行った。これによりPdOの微粒
子からなる導電性薄膜4が形成された。こうして形成さ
れた膜の厚さは10nmであった。
Step-b The conductive thin film 4 for forming the electron emitting portion 5 is patterned into a predetermined shape. Therefore, Cr with a thickness of 50 nm
A film is deposited by a vacuum vapor deposition method and patterned so as to have openings for exposing the device electrodes 2 and 3 and a part of the electrode gap. The width W ′ of the opening was 100 μm. P on it
d amine complex solution (ccp4230; Okuno Pharmaceutical Co., Ltd.)
Manufactured by a spinner and applied in air at 300 ° C. 10
A heating and baking treatment for 1 minute was performed. As a result, the conductive thin film 4 made of PdO particles was formed. The thickness of the film thus formed was 10 nm.

【0309】工程−c Cr膜をウエットエッチングによって取り除き、導電性
薄膜4を所望のパターンに形成した。導電性薄膜4の抵
抗値はRs =2.0×104 Ω/□であった。
Step-c The Cr film was removed by wet etching to form the conductive thin film 4 in a desired pattern. The resistance value of the conductive thin film 4 was R s = 2.0 × 10 4 Ω / □.

【0310】工程−d 以上の加工を施した基板を、図7に示す評価装置にセッ
トし、真空容器15内を排気装置16(ソープションポ
ンプとイオンポンプ)により排気して2.7×10-6
aに達した後、素子電圧Vfを印加するための電源11
により各素子電極2,3の間にパルスを印加し、通電フ
ォーミングを施した。フォーミングに用いた電圧波形は
図5(b)に示されるものである。
Step-d The substrate processed as described above was set in the evaluation apparatus shown in FIG. 7, and the inside of the vacuum container 15 was evacuated by the exhaust device 16 (sorption pump and ion pump) to 2.7 × 10 5. -6 P
After reaching a, a power supply 11 for applying the element voltage Vf
Then, a pulse was applied between the device electrodes 2 and 3 to perform energization forming. The voltage waveform used for forming is shown in FIG.

【0311】本実施例では、T1=1msec.、T2
=10msec.とし、三角波の波高値(フォーミング
時のピーク電圧)は0.1Vステップで昇圧させフォー
ミング処理を行った。またフォーミング処理中は、同時
に0.1Vの電圧でフォーミングパルスの休止中に抵抗
測定用パルスを挿入して抵抗の測定を行った。フォーミ
ングの終了は、この測定値が1MΩ以上になった時と
し、電圧の印加を終了した。フォーミング終了時のパル
ス波高値はいずれの素子も5.0〜5.3Vであった。
In this embodiment, T1 = 1 msec. , T2
= 10 msec. The peak value of the triangular wave (peak voltage during forming) was raised in 0.1 V steps to perform the forming process. Further, during the forming process, a resistance measuring pulse was inserted at a voltage of 0.1 V at the same time while the forming pulse was stopped to measure the resistance. The forming was terminated when this measured value became 1 MΩ or more, and the voltage application was terminated. The pulse peak value at the end of forming was 5.0 to 5.3 V for all the devices.

【0312】工程−e 真空容器内部を一旦1.3×10-4Paまで排気し、パ
ルスを印加しながらエチレンと水素を交互に導入して活
性化処理を行った。エチレンの圧力は0.13Pa、水
素の圧力は13Paとなるように調整した。導入ガスの
交代の時間間隔は、20秒とした。処理時間13分で厚
さ約30nmのグラファイト膜が形成された。
Step-e The interior of the vacuum vessel was once evacuated to 1.3 × 10 -4 Pa, and ethylene and hydrogen were alternately introduced while applying a pulse to carry out activation treatment. The pressure of ethylene was adjusted to 0.13 Pa and the pressure of hydrogen was adjusted to 13 Pa. The time interval for changing the introduced gas was set to 20 seconds. A graphite film having a thickness of about 30 nm was formed in the treatment time of 13 minutes.

【0313】[実施例19]本実施例においても、図2
4の(b)(但し、溝8は存在しない)に示す表面伝導
型電子放出素子を作成した。まず、実施例18と同様に
工程dまで行い、ついで以下の工程eを行った。
[Embodiment 19] Also in this embodiment, FIG.
4 (b) (however, the groove 8 does not exist) was produced. First, step d was performed in the same manner as in Example 18, and then step e described below was performed.

【0314】工程−e 真空容器内部を一旦1.3×10-4Paまで排気し、パ
ルスを印加しながら水素を導入、この工程中、水素はあ
雰囲気中に常時存在し、分圧は13Paとなるよう導入
量を調整した。同時に、エチレンを間欠的に導入、分圧
は0.13Paとなるように調整した。エチレン導入の
オン−オフ切り替えのタイミングは20秒間隔とした。
処理時間30分で厚さ約50nmのグラファイト膜が形
成された。
Step-e The interior of the vacuum vessel was once evacuated to 1.3 × 10 -4 Pa, and hydrogen was introduced while applying a pulse. During this step, hydrogen was always present in the atmosphere and the partial pressure was 13 Pa. The introduction amount was adjusted so that At the same time, ethylene was intermittently introduced and the partial pressure was adjusted to 0.13 Pa. The on / off switching timing of ethylene introduction was set at 20-second intervals.
A graphite film having a thickness of about 50 nm was formed in the treatment time of 30 minutes.

【0315】(電子放出特性評価)真空容器内の圧力を
1.3×10-4Paまで下げ、14Vの矩形波パルスを
印加して、Ie,Ifを測定した。素子とアノードの間
隔は4mm、電位差は1kVに設定した。電子放出を1
00時間継続した後の値も同様に測定した。また、前述
と同様な要領で耐放電特性もはかった。
(Evaluation of Electron Emission Characteristics) The pressure in the vacuum chamber was lowered to 1.3 × 10 −4 Pa, a rectangular wave pulse of 14 V was applied, and Ie and If were measured. The distance between the device and the anode was set to 4 mm, and the potential difference was set to 1 kV. 1 electron emission
The value after continuing for 00 hours was also measured in the same manner. Further, the discharge resistance characteristics were also improved in the same manner as described above.

【0316】[0316]

【表12】 [Table 12]

【0317】(結晶性評価)実施例15,16と同様に
レーザーラマン分光分析装置による測定を行った。結果
は次の通りである。
(Evaluation of Crystallinity) Measurement was carried out by a laser Raman spectroscopic analyzer in the same manner as in Examples 15 and 16. The results are as follows.

【0318】[0318]

【表13】 [Table 13]

【0319】[実施例20、比較例7]本実施例の表面
伝導型電子放出素子の構成は図26に示したものと類似
しているが、溝8は存在しない。
[Embodiment 20, Comparative Example 7] The structure of the surface conduction electron-emitting device of this embodiment is similar to that shown in FIG. 26, but the groove 8 does not exist.

【0320】工程−a 清浄化した青板ガラスに厚さ0.5μmの酸化シリコン
膜をスパッタリング法により形成した基板1上に、素子
電極の形状に対応する開口部を有するパターンのホトレ
ジスト(RD−2000N−41;日立化成社製)を形
成し、真空蒸着法により、厚さ5nmのTi、厚さ10
0nmのNiを順次堆積した。ホトレジストパターンを
有機溶剤で溶解し、Ni/Ti堆積膜の不要部分をリフ
トオフにより除去して、素子電極2,3を形成した。素
子電極間隔L=10μm、幅W=300μmである。
Step-a On a substrate 1 in which a 0.5 μm thick silicon oxide film is formed on a cleaned blue plate glass by a sputtering method, a photoresist (RD-2000N) having a pattern having openings corresponding to the shapes of the device electrodes is formed. -41; manufactured by Hitachi Chemical Co., Ltd.) and formed by vacuum vapor deposition to form Ti having a thickness of 5 nm and a thickness of 10
0 nm of Ni was sequentially deposited. The photoresist pattern was dissolved in an organic solvent, and unnecessary portions of the Ni / Ti deposited film were removed by lift-off to form device electrodes 2 and 3. The element electrode spacing L = 10 μm and the width W = 300 μm.

【0321】工程−b 電子放出部5を形成するための導電性薄膜4を所定の形
状にパターニングする。このため、厚さ50nmのCr
膜を真空蒸着法により堆積し、上記素子電極2,3と電
極間隙の一部を露出する開口を有するようにパターニン
グする。開口の幅W’は100μmとした。その上にP
dアミン錯体溶液(ccp4230;奥野製薬(株)
製)をスピンナーを用いて塗布し、大気中300℃10
分間の加熱焼成処理を行った。これによりPdOの微粒
子からなる導電性薄膜4が形成された。こうして形成さ
れた膜の厚さは12nmであった。
Step-b The conductive thin film 4 for forming the electron emitting portion 5 is patterned into a predetermined shape. Therefore, Cr with a thickness of 50 nm
A film is deposited by a vacuum vapor deposition method and patterned so as to have openings for exposing the device electrodes 2 and 3 and a part of the electrode gap. The width W ′ of the opening was 100 μm. P on it
d amine complex solution (ccp4230; Okuno Pharmaceutical Co., Ltd.)
Manufactured by a spinner and applied in air at 300 ° C. 10
A heating and baking treatment for 1 minute was performed. As a result, the conductive thin film 4 made of PdO particles was formed. The thickness of the film thus formed was 12 nm.

【0322】工程−c Cr膜をウエットエッチングによって取り除き、導電性
薄膜4を所望のパターンに形成した。導電性薄膜4の抵
抗値はRs =1.5×104 Ω/□であった。
Step-c The Cr film was removed by wet etching to form the conductive thin film 4 in a desired pattern. The resistance value of the conductive thin film 4 was R s = 1.5 × 10 4 Ω / □.

【0323】工程−d 以上の加工を施した基板を、図7に示す評価装置にセッ
トし、真空容器15内を排気装置16(ターボポンプと
ロータリーポンプからなる)により排気して2.7×1
-3Paに達した後、素子電圧Vfを印加するための電
源11により各素子電極2,3の間にパルスを印加し、
通電フォーミングを施した。フォーミングに用いた電圧
波形は図5(b)に示されるものである。
Step-d The substrate processed as described above is set in the evaluation device shown in FIG. 7, and the inside of the vacuum container 15 is evacuated by the exhaust device 16 (consisting of a turbo pump and a rotary pump) to obtain 2.7 ×. 1
After reaching 0 -3 Pa, a pulse is applied between the element electrodes 2 and 3 by the power supply 11 for applying the element voltage Vf,
Energized forming was applied. The voltage waveform used for forming is shown in FIG.

【0324】本実施例では、T1=1msec.、T2
=10msec.とし、三角波の波高値(フォーミング
時のピーク電圧)は0.1Vステップで昇圧させフォー
ミング処理を行った。またフォーミング処理中は、同時
に0.1Vの電圧でフォーミングパルスの休止中に抵抗
測定用パルスを挿入して抵抗の測定を行った。フォーミ
ングの終了は、この測定値が1MΩ以上になった時と
し、電圧の印加を終了した。フォーミング終了時のパル
ス波高値はいずれの素子も約7.0Vであった。
In this embodiment, T1 = 1 msec. , T2
= 10 msec. The peak value of the triangular wave (peak voltage during forming) was raised in 0.1 V steps to perform the forming process. Further, during the forming process, a resistance measuring pulse was inserted at a voltage of 0.1 V at the same time while the forming pulse was stopped to measure the resistance. The forming was terminated when this measured value became 1 MΩ or more, and the voltage application was terminated. The pulse peak value at the end of forming was about 7.0 V in all the devices.

【0325】工程−e 以下、一方の素子をA、他方をBと呼ぶ。素子A(実施
例20)には図6(a)に示す両極性の矩形波パルスを
印加して活性化を施した。パルス波高値は±18V、パ
ルス幅T1=100μsec.、パルス間隔T2=10
msec.とした。
Step-e Hereinafter, one element will be referred to as A and the other will be referred to as B. Element A (Example 20) was activated by applying a bipolar rectangular wave pulse shown in FIG. The pulse peak value is ± 18 V, the pulse width T1 = 100 μsec. , Pulse interval T2 = 10
msec. And

【0326】素子B(比較例7)は図6(b)の単極性
矩形波パルスVph=18V、T1=100μse
c.、T2=10msec.とした。素子とアノード電
極の距離は4mm、電位差は1kVとして、If,Ie
を測定しながら活性化処理を行った。この時点で、真空
容器内の圧力は、2.0×10-3Paであった。Ie
は、約30分で飽和したので、活性化処理を終了した。
Element B (Comparative Example 7) has a unipolar rectangular wave pulse Vph = 18V and T1 = 100 μse shown in FIG. 6 (b).
c. , T2 = 10 msec. And If the distance between the element and the anode electrode is 4 mm and the potential difference is 1 kV, If, Ie
The activation treatment was carried out while measuring. At this point, the pressure inside the vacuum container was 2.0 × 10 −3 Pa. Ie
Was saturated in about 30 minutes, so the activation treatment was terminated.

【0327】(電子放出特性評価)排気装置をイオンポ
ンプに切り替え、素子と真空容器を加熱しながら排気し
て、真空容器内の圧力を1.3×10-4Paまで下げ、
18Vの矩形波パルスを印加して、Ie,Ifを測定し
た。この条件で100時間電子放出を続けた後、再度測
定し、特性の変化を調べた。
(Evaluation of Electron Emission Characteristics) The exhaust device was switched to an ion pump, the device and the vacuum container were evacuated while heating, and the pressure inside the vacuum container was reduced to 1.3 × 10 −4 Pa.
A rectangular wave pulse of 18 V was applied to measure Ie and If. After continuing the electron emission under these conditions for 100 hours, the measurement was performed again to examine the change in the characteristics.

【0328】[0328]

【表14】 [Table 14]

【0329】(結晶性評価)レーザーラマン分光分析装
置による測定を行い、P1ピークの半値幅を亀裂付近及
び外側において求めた。結果は次の通りである。
(Evaluation of Crystallinity) A laser Raman spectroscopic analyzer was used to measure the half-width of the P1 peak near and outside the crack. The results are as follows.

【0330】[0330]

【表15】 [Table 15]

【0331】亀裂近傍では実施例の方が比較例よりグラ
ファイト膜の結晶性が高いことがわかる。原因は、亀裂
の両側からグラファイトが成長するため、グラファイト
の成長している場所でより強い電界がかかることが関係
しているのではないかと推測している。
It can be seen that the crystallinity of the graphite film in the Example is higher in the vicinity of the crack than in the Comparative Example. It is speculated that the cause is that the graphite grows from both sides of the crack, so that a stronger electric field is applied at the place where the graphite grows.

【0332】[実施例21] 工程−a 清浄化した石英ガラス製の基板1上に、素子電極の形状
に対応する開口部を有するパターンのホトレジスト(R
D−2000N−41;日立化成社製)を形成し、真空
蒸着法により、厚さ5nmのTi、厚さ100nmのN
iを順次堆積した。ホトレジストパターンを有機溶剤で
溶解し、Ni/Ti堆積膜の不要部分をリフトオフによ
り除去して、素子電極2,3を形成した。素子電極の間
隔L=10μm、幅W=300μmである。
[Example 21] Step-a On a cleaned quartz glass substrate 1, a photoresist (R) having a pattern having openings corresponding to the shapes of the device electrodes was formed.
D-2000N-41; manufactured by Hitachi Chemical Co., Ltd.) and formed by vacuum deposition to form Ti having a thickness of 5 nm and N having a thickness of 100 nm.
i were sequentially deposited. The photoresist pattern was dissolved in an organic solvent, and unnecessary portions of the Ni / Ti deposited film were removed by lift-off to form device electrodes 2 and 3. The spacing L between the device electrodes is 10 μm, and the width W is 300 μm.

【0333】工程−b 厚さ50nmのCr膜を真空蒸着法により堆積し、上記
素子電極2,3と電極間隙の一部を露出する開口を有す
るようにパターニングする。開口の幅、すなわち形成さ
れるべき導電性薄膜の幅W’は100μmとした。その
上にPdアミン錯体溶液(ccp4230;奥野製薬
(株)製)をスピンナーを用いて塗布し、大気中300
℃10分間の加熱焼成処理を行った。これによりPdO
の微粒子からなる導電性薄膜4が形成された。こうして
形成された膜の厚さは12nmであった。
Step-b A Cr film having a thickness of 50 nm is deposited by a vacuum evaporation method and patterned so as to have an opening exposing a part of the electrode gap between the device electrodes 2 and 3. The width of the opening, that is, the width W ′ of the conductive thin film to be formed was 100 μm. A Pd amine complex solution (ccp4230; manufactured by Okuno Seiyaku Co., Ltd.) was applied thereon using a spinner, and the solution was exposed to 300 in the atmosphere.
A heating and baking treatment was performed at 10 ° C. for 10 minutes. This makes PdO
The conductive thin film 4 composed of the fine particles was formed. The thickness of the film thus formed was 12 nm.

【0334】工程−c Cr膜をウエットエッチングによって取り除き、導電性
薄膜4を所望のパターンに形成した。導電性薄膜4の抵
抗値はRs =1.5×104 Ω/□であった。
Step-c The Cr film was removed by wet etching to form the conductive thin film 4 in a desired pattern. The resistance value of the conductive thin film 4 was R s = 1.5 × 10 4 Ω / □.

【0335】工程−d 以上の加工を施した基板を、図7に示す評価装置にセッ
トし、真空容器15内を排気装置16(イオンポンプ)
により排気して2.7×10-6Paに達した後、素子電
圧Vfを印加するための電源11により各素子電極2,
3の間にパルスを印加し、通電フォーミングを施した。
フォーミングに用いた電圧波形は図5(b)に示される
ものである。
Step-d The substrate processed as described above is set in the evaluation device shown in FIG. 7, and the inside of the vacuum container 15 is exhausted by an exhaust device 16 (ion pump).
After the gas is evacuated by 2 to reach 2.7 × 10 −6 Pa, each element electrode 2 is supplied by the power source 11 for applying the element voltage Vf.
A pulse was applied during the period 3 to perform energization forming.
The voltage waveform used for forming is shown in FIG.

【0336】本実施例では、T1=1msec.、T2
=10msec.とし、三角波の波高値(フォーミング
時のピーク電圧)は0.1Vステップでアップさせフォ
ーミング処理を行った。またフォーミング処理中は、同
時に0.1Vの電圧でフォーミングパルスの休止中に抵
抗測定用パルスを挿入して抵抗の測定を行った。フォー
ミングの終了は、この測定値が1MΩ以上になった時と
し、電圧の印加を終了した。フォーミング終了時のパル
ス波高値はいずれの素子も約7.0Vであった。
In this embodiment, T1 = 1 msec. , T2
= 10 msec. Then, the peak value of the triangular wave (peak voltage during forming) was increased in 0.1 V steps to perform the forming process. Further, during the forming process, a resistance measuring pulse was inserted at a voltage of 0.1 V at the same time while the forming pulse was stopped to measure the resistance. The forming was terminated when this measured value became 1 MΩ or more, and the voltage application was terminated. The pulse peak value at the end of forming was about 7.0 V in all the devices.

【0337】工程−e バリアブルリークバルブ17を開き液溜18からアセト
ンを導入する。四重極質量分析器(不図示)により真空
容器15内部のアセトン分圧を監視し、分圧が1.3×
10-1Paとなるようにバルブを調整した。
Step-e The variable leak valve 17 is opened and acetone is introduced from the liquid reservoir 18. The partial pressure of acetone in the vacuum vessel 15 was monitored by a quadrupole mass spectrometer (not shown), and the partial pressure was 1.3 ×.
The valve was adjusted to be 10 -1 Pa.

【0338】工程−f 図6(a)に示す両極性の矩形波パルスを印加した。パ
ルス波高値はVph=V’ph=18V、パルス幅T1
=T1’=1msec.、パルス間隔T2=10mse
c.である。パルス印加を30分続けた後終了。終了時
の素子電流はIf=1.8mAであった。
Step-f A bipolar rectangular wave pulse shown in FIG. 6A was applied. The pulse peak value is Vph = V'ph = 18V, pulse width T1
= T1 '= 1 msec. , Pulse interval T2 = 10 mse
c. Is. After applying the pulse for 30 minutes, it ends. The device current at the end was If = 1.8 mA.

【0339】工程−g アセトンの導入を停止し、素子を250℃に加熱しなが
ら真空容器内のアセトンを排気する。このとき真空容器
自体もヒーターにより加熱した。
Step-g The introduction of acetone is stopped, and acetone in the vacuum vessel is evacuated while heating the element to 250 ° C. At this time, the vacuum container itself was also heated by the heater.

【0340】[実施例22]アセトンの分圧を13P
a、両極性パルスのパルス波高値を20Vとした以外は
実施例21と同様の処理を行った。Ifの増加が実施例
21に比べ速かったので、15でパルスの印加を停止
し、素子を250℃に加熱しながらアセトンを排気し
た。このとき真空容器自体も加熱した。パルス印加終了
時の素子電流は、If=2.1mAであった。
[Example 22] The partial pressure of acetone was adjusted to 13P.
a, the same process as in Example 21 was performed except that the pulse peak value of the bipolar pulse was set to 20V. Since the increase in If was faster than that in Example 21, application of the pulse was stopped at 15, and acetone was exhausted while heating the element to 250 ° C. At this time, the vacuum container itself was also heated. The device current at the end of pulse application was If = 2.1 mA.

【0341】[比較例8]アセトンの分圧は実施例21
と同じく1.3×10-1Pa、活性化パルスは図6
(b)に示す単極性矩形波パルスで波高値はVph=1
8Vである。他の処理は実施例21と同様で、パルス印
加終了時の素子電流はIf=1.5mAであった。
[Comparative Example 8] The partial pressure of acetone was the same as in Example 21.
1.3 × 10 -1 Pa, the activation pulse is as shown in FIG.
In the unipolar rectangular wave pulse shown in (b), the peak value is Vph = 1.
It is 8V. Other processes were the same as in Example 21, and the device current at the end of pulse application was If = 1.5 mA.

【0342】[比較例9]アセトンの分圧は実施例21
と同じく1.3×10-1Pa、両極性パルスの波高値は
Vph=6.0Vとした。他の処理は実施例21と同様
で、パルス印加終了時の素子電流はIf=3.0mAで
あった。この後、安定化工程を施した。
[Comparative Example 9] The partial pressure of acetone was the same as in Example 21.
Similarly to the above, 1.3 × 10 −1 Pa and the peak value of the bipolar pulse were Vph = 6.0V. Other processes were the same as in Example 21, and the device current at the end of pulse application was If = 3.0 mA. After this, a stabilization process was performed.

【0343】(特性評価)以上各実施例及び比較例から
それぞれ1素子を選び、各々の電子放出特性を、引き続
き図7の装置で行った。真空容器15内の圧力は2.7
×10-6Pa以下を維持し、素子加熱用ヒーターと真空
容器加熱用ヒーターをオフし、素子の温度が室温に戻っ
てから評価した。
(Characteristic Evaluation) One element was selected from each of the above Examples and Comparative Examples, and the electron emission characteristics of each element were continuously measured by the apparatus shown in FIG. The pressure in the vacuum container 15 is 2.7.
It was evaluated after the temperature of the element was returned to room temperature by keeping the heater for heating the element and the heater for heating the vacuum container off while maintaining the pressure at × 10 -6 Pa or less.

【0344】素子に印加した電圧は図6(b)に示した
単極性矩形波パルスで、波高値は18V、パルス幅T1
=100μsec.、パルス間隔T2=10msec.
とした。素子とアノードの距離はH=4mm、電位差は
Va=1kVとした。
The voltage applied to the element is the unipolar rectangular wave pulse shown in FIG. 6B, the peak value is 18 V, and the pulse width T1.
= 100 μsec. , Pulse interval T2 = 10 msec.
And The distance between the element and the anode was H = 4 mm, and the potential difference was Va = 1 kV.

【0345】次に、各素子の電子放出特性について、評
価開始直後及び100時間連続駆動後に測定した値を示
す。ただし比較例9は活性化パルスの印加終了後、排気
して評価開始した時点で、Ifが大きく減少し、Ieも
他の素子と比較して極端に小さかったので、それ以降の
評価を中止した。
Next, the electron emission characteristics of each element are shown as values measured immediately after the start of evaluation and after 100 hours of continuous driving. However, in Comparative Example 9, if was greatly reduced and Ie was extremely small as compared with the other elements at the time point of evacuation and evaluation start after the completion of application of the activation pulse, the evaluation thereafter was stopped. .

【0346】[0346]

【表16】 [Table 16]

【0347】(物性評価) (Raman)上記各実施例・比較例の素子で上記特性
評価に用いなかった素子の中から、それぞれ一素子づつ
選び、カーボン膜の結晶性を調べるため、前述の場合と
同じ要領でRaman分光分析よる評価を行った。光源
には波長514.5nmのArレーザーを用いた。試料
表面でのレーザースポット径は、約1μmである。
(Evaluation of Physical Properties) (Raman) In order to investigate the crystallinity of the carbon film, one element is selected from the elements not used in the above characteristic evaluation in the elements of the above-mentioned Examples and Comparative Examples. Evaluation by Raman spectroscopic analysis was carried out in the same manner as described above. An Ar laser having a wavelength of 514.5 nm was used as a light source. The laser spot diameter on the sample surface is about 1 μm.

【0348】上記Raman分光分析装置により、Ar
レーザーのスポットを素子電極間隙の一方の端から他方
の端までをスキャンして、P1ピークの半値幅をスポッ
トの位置の関数としてプロットする。このとき、実施例
21,22では、図21のように中央付近で半値幅の減
少が観測された。比較例8は、電極間隙の負極側では炭
素膜が僅かしか形成されていないためシグナルのレベル
が低いが、正極側では実施例と同様に測定され、中央付
近で半値幅が減少する様子が見られる。結果は医科の通
りである。なお、実施例21、比較例8において、P1
ピークの幅が狭くなっている範囲は、亀裂から1μm程
度、実施例21では2μm程度であった。
By using the above Raman spectroscopic analyzer, Ar
The laser spot is scanned from one end of the device electrode gap to the other end and the half-width of the P1 peak is plotted as a function of spot position. At this time, in Examples 21 and 22, a decrease in the half width was observed near the center as shown in FIG. In Comparative Example 8, the level of the signal was low because the carbon film was only slightly formed on the negative electrode side of the electrode gap, but it was measured on the positive electrode side in the same manner as in the Example, and it was observed that the half value width decreased near the center. To be The results are as per the medical department. In Example 21 and Comparative Example 8, P1
The range where the width of the peak was narrow was about 1 μm from the crack, and about 2 μm in Example 21.

【0349】[0349]

【表17】 [Table 17]

【0350】(TEM)Raman分光分析により、実
施例の炭素膜は中央付近で結晶性が高くなっていること
がわかったので、炭素膜の構造についてさらに詳細な情
報を得るため、透過電子顕微鏡(TEM)による観察を
行った。
[0350] (TEM) Raman spectroscopic analysis revealed that the carbon films of Examples had high crystallinity near the center. Therefore, in order to obtain more detailed information on the structure of the carbon films, a transmission electron microscope ( Observation by TEM) was performed.

【0351】実施例21,22では、電子放出部亀裂を
中心として、両側に炭素膜が形成されているが、亀裂内
部の炭素膜をみると導電性薄膜の端部に沿って、格子像
が観察され、グラファイトが形成されていることが分か
った。結晶粒の大きさは数nm程度であった。一方、亀
裂からはずれた部分では、格子像はほとんど見られず、
不定形炭素などによって構成されているものと思われ
る。
In Examples 21 and 22, carbon films are formed on both sides of the crack in the electron-emitting portion, but the carbon films inside the crack show lattice images along the edges of the conductive thin film. It was observed that graphite was found to be formed. The size of the crystal grain was about several nm. On the other hand, in the part deviated from the crack, almost no lattice image is seen,
It seems to be composed of amorphous carbon.

【0352】図26に実施例21の場合の炭素膜のグラ
ファイト化の状況を模式的に示した。電子放出部亀裂5
の内部がグラファイト6、導電性薄膜上の炭素膜が不定
形炭素などにより構成されている。なお図ではグラファ
イト膜同士の間の間隙は亀裂の中央にあるが、これは構
造を模式的に示したもので、実際の素子では亀裂の端に
近い場所に出来る場合もある。
FIG. 26 schematically shows the state of graphitization of the carbon film in the case of Example 21. Electron emission part crack 5
The inside of is composed of graphite 6, and the carbon film on the conductive thin film is composed of amorphous carbon or the like. In the figure, the gap between the graphite films is in the center of the crack, but this is a schematic representation of the structure, and in an actual device, it may be located near the end of the crack.

【0353】実施例22では、亀裂の外側の導電性薄膜
上でも一部に格子像の観察される部分があり、グラファ
イト化が広い範囲で進んでいることが分かった。
In Example 22, it was found that there was a portion where a lattice image was observed even on the conductive thin film outside the cracks, and the graphitization proceeded in a wide range.

【0354】比較例8では、負極側の炭素膜は正極側に
比べて少ないが、正極側では、亀裂内の炭素膜に実施例
21と同様に格子像が観察された。比較例9では、全く
格子像の見られる部分はなく、炭素膜全体が不定形炭素
などで構成されていることがわかった。
In Comparative Example 8, the carbon film on the negative electrode side was smaller than that on the positive electrode side, but on the positive electrode side, a lattice image was observed on the carbon film in the cracks as in Example 21. In Comparative Example 9, there was no portion where a lattice image was observed, and it was found that the entire carbon film was composed of amorphous carbon or the like.

【0355】また、いずれの素子においても、両極の炭
素膜の間(比較例9では、炭素膜と負極の間)で、基板
に溝8が出来ているのが観測されたが、実施例22では
他の例と比べ溝が深く形成されていることが観測され
た。これは、この部分での電界が他に比べて大きいこ
と、素子電流と電子放出量が大きいことにより、ラジカ
ルと基板の反応が促進された結果ではないかと推測す
る。実施例21と22を比較してみると、η=Ie/I
fが実施例22の方が大きくなっており、この原因の一
つが、溝の形成により、電子放出部を挟む導電性薄膜の
両極の間でのリーク電流の経路が切断されることにある
のではないかと推定される。従って、このような構造
は、電子放出効率の向上に効果があるものと考えられ
る。
In each element, it was observed that the groove 8 was formed on the substrate between the carbon films of both electrodes (in Comparative Example 9, between the carbon film and the negative electrode). It was observed that the groove was formed deeper than in other examples. It is speculated that this is because the electric field in this portion is larger than the others, and the device current and the electron emission amount are large, so that the reaction between the radical and the substrate is promoted. Comparing Examples 21 and 22, η = Ie / I
f is larger in Example 22, and one of the causes is that the formation of the groove cuts the path of the leak current between the both electrodes of the conductive thin film sandwiching the electron emitting portion. It is estimated that it may be. Therefore, such a structure is considered to be effective in improving the electron emission efficiency.

【0356】[実施例23]本実施例は、多数の図17
に示す表面伝導型電子放出素子を単純マトリクス配置し
た電子源の例である。
[Embodiment 23] This embodiment has a large number of components shown in FIG.
It is an example of an electron source in which the surface conduction electron-emitting devices shown in are arranged in a simple matrix.

【0357】電子源の一部の平面図を図27に示す。ま
た、図中のA−A’断面図を図28に示す。
A plan view of a part of the electron source is shown in FIG. 28 is a sectional view taken along the line AA ′ in the figure.

【0358】ここで1は基板、22はX方向配線(下配
線とも呼ぶ)、23はY方向配線(上配線とも呼ぶ)、
2,3は素子電極、4は電子放出部を含む薄膜、61は
層間絶縁層、62は素子電極2と下配線22の電気的接
続のためのコンタクトホールである。
Here, 1 is a substrate, 22 is an X-direction wiring (also called lower wiring), 23 is a Y-direction wiring (also called upper wiring),
Reference numerals 2 and 3 are device electrodes, 4 is a thin film including an electron emitting portion, 61 is an interlayer insulating layer, and 62 is a contact hole for electrically connecting the device electrode 2 and the lower wiring 22.

【0359】次に、製造方法を図29及び図30を使っ
て工程順に従って具体的に説明する。尚、各工程A〜H
は図29の(a)〜(d)及び図30の(e)〜(h)
に対応する。
Next, the manufacturing method will be specifically described in the order of steps with reference to FIGS. In addition, each process A to H
29 (a)-(d) and FIG. 30 (e)-(h).
Corresponding to.

【0360】(工程A)清浄化した青板ガラス上に厚さ
0.5μmのシリコン酸化膜をスパッタ法で形成した基
板1上に、真空蒸着法により、厚さ5nmのCr、厚さ
600nmのAuを順次積層した後、ホトレジスト(A
Z1370・ヘキスト社製)をスピンナーにより回転塗
布し、ベークした後、ホトマスク像を露光、現像して、
下配線22のレジストパターンを形成し、Au/Cr堆
積膜をウエットエッチングして、所望の形状の下配線2
2を形成した。
(Step A) On a substrate 1 in which a 0.5 μm-thick silicon oxide film was formed on a cleaned soda-lime glass by a sputtering method, Cr having a thickness of 5 nm and Au having a thickness of 600 nm were formed by a vacuum deposition method. Then, the photoresist (A
(Z1370, Hoechst) is spin-coated with a spinner, baked, and then exposed and developed with a photomask image,
A resist pattern for the lower wiring 22 is formed, and the Au / Cr deposited film is wet-etched to form the lower wiring 2 having a desired shape.
Formed 2.

【0361】(工程B)次に厚さ1.0μmのシリコン
酸化膜からなる、層間絶縁層61をRFスパッタ法によ
り堆積した。
(Step B) Next, an interlayer insulating layer 61 made of a silicon oxide film having a thickness of 1.0 μm was deposited by the RF sputtering method.

【0362】(工程C)工程Bで堆積したシリコン酸化
膜にコンタクトホール62を形成するためのホトレジス
トパターンを作り、これをマスクとして層間絶縁層61
をエッチングしてコンタクトホール62を形成した。エ
ッチングはCF4 とH2 ガスを用いたRIE(Reac
tive Ion Etching)法によった。
(Step C) A photoresist pattern for forming a contact hole 62 is formed in the silicon oxide film deposited in step B, and using this as a mask, the interlayer insulating layer 61 is formed.
Was etched to form a contact hole 62. The etching is performed by RIE (Reac) using CF 4 and H 2 gas.
according to the live Ion Etching method.

【0363】(工程D)その後、素子電極2と素子電極
間ギャップGとなるべきパターンをホトレジスト(RD
−2000N−41・日立化成社製)で形成し、真空蒸
着法により、厚さ5nmのTi、厚さ100nmのNi
を順次堆積した。ホトレジストパターンを有機溶剤で溶
解し、Ni/Ti堆積膜をリフトオフし、素子電極間隔
3μm、幅300μmの素子電極2,3を形成した。
(Process D) After that, a pattern to be the device electrode 2 and the gap G between the device electrodes is formed into a photoresist (RD).
-2000N-41 (manufactured by Hitachi Chemical Co., Ltd.) and formed by vacuum vapor deposition to form Ti having a thickness of 5 nm and Ni having a thickness of 100 nm.
Were sequentially deposited. The photoresist pattern was dissolved in an organic solvent and the Ni / Ti deposition film was lifted off to form device electrodes 2 and 3 having a device electrode interval of 3 μm and a width of 300 μm.

【0364】(工程E)素子電極2,3の上に上配線2
3のホトレジストパターンを形成した後、厚さ5nmの
Ti、厚さ500nmのAuを順次真空蒸着により堆積
し、リフトオフにより不要の部分を除去して、所望の形
状の上配線23を形成した。
(Process E) Upper wiring 2 on device electrodes 2 and 3
After the photoresist pattern 3 was formed, Ti having a thickness of 5 nm and Au having a thickness of 500 nm were sequentially deposited by vacuum evaporation, and unnecessary portions were removed by lift-off to form the upper wiring 23 having a desired shape.

【0365】(工程F)次に、膜厚30nmのCr膜6
3を真空蒸着により堆積、導電性薄膜4の形状の開口部
を有するようにパターニングし、その上にPdアミン錯
体溶液(ccp4230・奥野製薬(株)製)をスピン
ナーにより回転塗布、300℃12分間の加熱焼成処理
を施してPdO微粒子よりなる導電性薄膜4を形成し
た。この膜の膜厚は70nmであった。
(Step F) Next, the Cr film 6 having a film thickness of 30 nm is formed.
3 was deposited by vacuum evaporation, patterned so as to have an opening in the shape of the conductive thin film 4, and a Pd amine complex solution (ccp4230, Okuno Seiyaku Co., Ltd.) was spin-coated with a spinner at 300 ° C for 12 minutes. Then, the conductive thin film 4 made of PdO particles was formed. The film thickness of this film was 70 nm.

【0366】(工程G)Cr膜63をエッチャントを用
いてウエットエッチングしてPdO微粒子よりなる導電
性薄膜4の不要部分とともに除去し、所望の形状の導電
性薄膜4を形成した。抵抗値はRs =4×104 Ω/□
程度であった。
(Step G) The Cr film 63 was wet-etched with an etchant to remove the unnecessary portion of the conductive thin film 4 made of PdO fine particles and the conductive thin film 4 having a desired shape was formed. Resistance value is R s = 4 × 10 4 Ω / □
It was about.

【0367】(工程H)コンタクトホール62部分以外
にレジストパターンを形成し、真空蒸着により厚さ5n
mのTi、厚さ500nmのAuを順次堆積した。リフ
トオフにより不要な部分を除去することにより、コンタ
クトホールを埋め込んだ。
(Process H) A resist pattern is formed on a portion other than the contact hole 62, and the thickness of the resist pattern is 5 n by vacuum evaporation.
m of Ti and 500 nm of Au were sequentially deposited. Contact holes were buried by removing unnecessary portions by lift-off.

【0368】この様にして作成した電子源を用いて画像
形成装置を構成した例を、図10及び図11を用いて説
明する。
An example in which an image forming apparatus is configured by using the electron source thus created will be described with reference to FIGS. 10 and 11.

【0369】電子源基板21をリアプレート31上に固
定した後、基板21の5mm上方に、フェースプレート
36(ガラス基板33の内面に蛍光膜34とメタルバッ
ク35が形成されて構成される)を支持枠32を介して
配置し、フェースプレート36、支持枠32、リアプレ
ート31の接合部にフリットガラスを塗布し、大気中あ
るいは窒素雰囲気中で400℃ないし500℃で10分
以上焼成することで封着した。またリアプレート31へ
の基板21の固定もフリットガラスで行った。図10に
おいて、24は電子放出素子、22,23はそれぞれX
方向及びY方向の素子配線である。
After fixing the electron source substrate 21 on the rear plate 31, a face plate 36 (having a fluorescent film 34 and a metal back 35 formed on the inner surface of the glass substrate 33) is provided 5 mm above the substrate 21. By arranging through the support frame 32, applying frit glass to the joint portion of the face plate 36, the support frame 32, and the rear plate 31, and baking at 400 ° C. to 500 ° C. for 10 minutes or more in the air or the nitrogen atmosphere. Sealed. The frit glass was also used to fix the substrate 21 to the rear plate 31. In FIG. 10, 24 is an electron-emitting device, 22 and 23 are X, respectively.
Element wiring in the Y and Y directions.

【0370】蛍光膜34は、モノクロームの場合は蛍光
体のみからなるが、本実施例では蛍光体はストライプ形
状を採用し、先にブラックストライプを形成し、その間
隙部に各色蛍光体を塗布し、蛍光膜34を作製した。ブ
ラックストライプの材料として通常よく用いられている
黒鉛を主成分とする材料を用いた。ガラス基板33に蛍
光体を塗布する方法はスラリー法を用いた。
In the case of monochrome, the fluorescent film 34 is composed of only the fluorescent material, but in this embodiment, the fluorescent material has a stripe shape, a black stripe is formed first, and the fluorescent material of each color is applied to the gap. The fluorescent film 34 was prepared. As a material for the black stripe, a material having graphite as a main component, which is commonly used, was used. A slurry method was used to apply the phosphor to the glass substrate 33.

【0371】また、蛍光膜34の内面側には通常メタル
バック35が設けられる。メタルバックは、蛍光膜作製
後、蛍光膜の内面側表面の平滑化処理(通常フィルミン
グと呼ばれる)を行い、その後、Alを真空蒸着するこ
とで作製した。
A metal back 35 is usually provided on the inner surface of the fluorescent film 34. The metal back was manufactured by performing a smoothing process (usually called filming) on the inner surface of the fluorescent film after manufacturing the fluorescent film, and then vacuum-depositing Al.

【0372】フェースプレート36には、更に蛍光膜3
4の導電性を高めるため、蛍光膜34の外面側に透明電
極(不図示)が設けられる場合もあるが、本実施例で
は、メタルバックのみで十分な導電性が得られたので省
略した。
The face plate 36 is further provided with a fluorescent film 3
A transparent electrode (not shown) may be provided on the outer surface side of the fluorescent film 34 in order to enhance the conductivity of No. 4, but in this embodiment, it was omitted because sufficient conductivity was obtained only by the metal back.

【0373】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させなくてはいけないた
め、十分な位置合わせを行った。
In the case of the above-mentioned sealing, in the case of a color, the phosphors of the respective colors and the electron-emitting devices have to correspond to each other, so that sufficient alignment is performed.

【0374】以上のようにして完成したガラス容器内の
雰囲気を排気管(図示せず)を通じ真空ポンプにて10
-4Pa程度の真空度まで排気し、図31に示すように、
Y方向配線を共通結線して1ライン毎にフォーミング処
理を行う。図中64はY方向配線23を共通結線した共
通電極、65は電源、66は電流測定用抵抗、67は電
流をモニタするためのオシロスコープである。
The atmosphere in the glass container completed as described above is controlled by a vacuum pump through an exhaust pipe (not shown).
Evacuate to a vacuum degree of about -4 Pa, and as shown in FIG.
The Y-direction wirings are commonly connected and the forming process is performed for each line. In the figure, 64 is a common electrode to which the Y-direction wiring 23 is commonly connected, 65 is a power supply, 66 is a resistance for current measurement, and 67 is an oscilloscope for monitoring the current.

【0375】続いて、パネル内の圧力を2.7×10-3
Paとなるように調節し、Ie,Ifを測定しながらパ
ルスを印加して活性化処理を行った。
Subsequently, the pressure in the panel is set to 2.7 × 10 -3.
The activation was performed by adjusting the pressure to be Pa and applying a pulse while measuring Ie and If.

【0376】続いて、パネル内を再度排気し圧力を1.
3×10-4Paとした後、水素ガスを導入し同様にパル
スを印加する。
Then, the inside of the panel is evacuated again to reduce the pressure to 1.
After setting the pressure to 3 × 10 −4 Pa, hydrogen gas is introduced and a pulse is similarly applied.

【0377】この後、排気装置をイオンポンプに切り替
えて、パネル全体をヒーターにより加熱しながら、パネ
ル内を排気し圧力を4.2×10-5Paまで下げた。
After that, the exhaust system was switched to an ion pump, and the inside of the panel was evacuated to lower the pressure to 4.2 × 10 -5 Pa while heating the entire panel with a heater.

【0378】この後、マトリクス駆動により表示機能が
正常に働き、特性が安定していることを確認してから、
不図示の排気管をガスバーナーで熱することで溶着し真
空容器を封じきった。
After that, after confirming that the display function works properly by matrix driving and the characteristics are stable,
An exhaust pipe (not shown) was heated by a gas burner to weld and seal the vacuum container.

【0379】最後に封止後の真空度を維持するために、
高周波加熱法でゲッター処理を行った。
Finally, in order to maintain the degree of vacuum after sealing,
Getter processing was performed by the high frequency heating method.

【0380】以上のように完成した本発明の画像形成装
置において、各電子放出素子には、容器外端子Dox1
ないしDoxm,Doy1ないしDoynを通じ、走査
信号及び変調信号を不図示の信号発生手段よりそれぞ
れ、印加することにより、電子放出させ、高圧端子Hv
を通じ、メタルバック35あるいは透明電極(不図示)
に5.0kVの高圧を印加し、電子ビームを加速し、蛍
光膜34に衝突させ、励起・発光させることで画像を表
示した。
In the image forming apparatus of the present invention completed as described above, each electron-emitting device has a terminal Dox1 outside the container.
To Doxm and Doy1 to Doyn, electrons are emitted by applying a scanning signal and a modulation signal from a signal generating means (not shown) respectively, and the high voltage terminal Hv.
Through metal back 35 or transparent electrode (not shown)
An image was displayed by applying a high voltage of 5.0 kV to an electron beam, accelerating the electron beam, causing the electron beam to collide with the fluorescent film 34, and exciting and emitting light.

【0381】なお、実施例23では、実施例1の表面伝
導型電子放出素子に対応する複数の電子放出素子を用い
て電子源を構成したが、本発明の電子源及び画像形成装
置はこれに限定されるものではない。実施例1〜22の
いずれに対応する電子放出素子を用いても電子源を構成
し、さらにそれを用いて実施例23に対応する画像形成
装置を構成することが可能である。
In the twenty-third embodiment, the electron source is constituted by using a plurality of electron-emitting devices corresponding to the surface conduction electron-emitting device of the first embodiment. However, the electron source and the image forming apparatus of the present invention are not limited to this. It is not limited. It is possible to configure an electron source by using the electron-emitting device corresponding to any of the first to twenty-second embodiments, and further to configure an image forming apparatus corresponding to the twenty-third embodiment by using the electron source.

【0382】図32は、実施例23の画像形成装置(デ
ィスプレイパネル)に、例えばテレビジョン放送をはじ
めとする種々の画像情報源より提供される画像情報を表
示できるように構成した表示装置の一例を示すための図
である。図中70はディスプレイパネル、71はディス
プレイパネルの駆動回路、72はディスプレイコントロ
ーラ、73はマルチプレクサ、74はデコーダ、75は
入出力インターフェース回路、76はCPU、77は画
像生成回路、78及び79及び80は画像メモリーイン
ターフェース回路、81は画像入力インターフェース回
路、82及び83はTV信号受信回路、84は入力部で
ある。
FIG. 32 is an example of a display device configured to display image information provided from various image information sources such as television broadcasting on the image forming device (display panel) of the twenty-third embodiment. It is a figure for showing. In the figure, 70 is a display panel, 71 is a display panel drive circuit, 72 is a display controller, 73 is a multiplexer, 74 is a decoder, 75 is an input / output interface circuit, 76 is a CPU, 77 is an image generation circuit, 78, 79 and 80. Is an image memory interface circuit, 81 is an image input interface circuit, 82 and 83 are TV signal receiving circuits, and 84 is an input unit.

【0383】尚、本表示装置は、例えばテレビジョン信
号のように映像情報と音声情報の両方を含む信号を受信
する場合には、当然映像の表示と同時に音声を再生する
ものであるが、本発明の特徴と直接関係しない音声情報
の受信、分離、再生、処理、記憶等に関する回路やスピ
ーカー等については説明を省略する。
When receiving a signal including both video information and audio information, such as a television signal, the display device naturally reproduces audio at the same time as displaying video. Descriptions of circuits, speakers, and the like relating to reception, separation, reproduction, processing, and storage of audio information that are not directly related to the features of the invention will be omitted.

【0384】以下、画像信号の流れに沿って各部の機能
を説明する。
The functions of the respective parts will be described below in accordance with the flow of image signals.

【0385】まず、TV信号受信回路83は、例えば電
波や空間光通信等のような無線伝送系を用いて伝送され
るTV信号を受信するための回路である。
First, the TV signal receiving circuit 83 is a circuit for receiving a TV signal transmitted using a wireless transmission system such as radio waves or spatial optical communication.

【0386】受信するTV信号の方式は特に限られるも
のではなく、例えばNTSC方式、PAL方式、SEC
AM方式等、いずれの方式でもよい。また、これらより
更に多数の走査線よりなるTV信号、例えばMUSE方
式を初めとする所謂高品位TVは、大面積化や大画素数
化に適した前記ディスプレイパネルの利点を生かすのに
好適な信号源である。TV信号受信回路83で受信され
たTV信号は、デコーダ74に出力される。
The TV signal system to be received is not particularly limited. For example, NTSC system, PAL system, SEC.
Any method such as AM method may be used. Further, a TV signal having a larger number of scanning lines than these, for example, a so-called high-definition TV such as the MUSE system, is a signal suitable for taking advantage of the display panel suitable for a large area and a large number of pixels. Is the source. The TV signal received by the TV signal receiving circuit 83 is output to the decoder 74.

【0387】TV信号受信回路82は、例えば同軸ケー
ブルや光ファイバー等のような有線伝送系を用いて伝送
されるTV信号を受信するための回路である。前記TV
信号受信回路83と同様に、受信するTV信号の方式は
特に限られるものではなく、また本回路で受信されたT
V信号もデコーダ74に出力される。
The TV signal receiving circuit 82 is a circuit for receiving a TV signal transmitted using a wired transmission system such as a coaxial cable or an optical fiber. The TV
Similar to the signal receiving circuit 83, the system of the TV signal to be received is not particularly limited, and the T signal received by this circuit is not limited.
The V signal is also output to the decoder 74.

【0388】画像入力インターフェース回路81は、例
えばTVカメラや画像読み取りスキャナーなどの画像入
力装置から供給される画像信号を取り込むための回路
で、取り込まれた画像信号はデコーダ74に出力され
る。
The image input interface circuit 81 is a circuit for capturing an image signal supplied from an image input device such as a TV camera or an image reading scanner, and the captured image signal is output to the decoder 74.

【0389】画像メモリーインターフェース回路80
は、ビデオテープレコーダー(以下VTRと略す)に記
憶されている画像信号を取り込むための回路で、取り込
まれた画像信号はデコーダ74に出力される。
Image memory interface circuit 80
Is a circuit for capturing an image signal stored in a video tape recorder (hereinafter abbreviated as VTR), and the captured image signal is output to the decoder 74.

【0390】画像メモリーインターフェース回路79
は、ビデオディスクに記憶されている画像信号を取り込
むための回路で、取り込まれた画像信号はデコーダ74
に出力される。
Image memory interface circuit 79
Is a circuit for capturing the image signal stored in the video disc.
Is output to

【0391】画像メモリーインターフェース回路78
は、静止画ディスクのように、静止画像データを記憶し
ている装置から画像信号を取り込むための回路で、取り
込まれた静止画像データはデコーダ74に入力される。
Image memory interface circuit 78
Is a circuit for capturing an image signal from a device that stores still image data, such as a still image disk. The captured still image data is input to the decoder 74.

【0392】入出力インターフェース回路75は、本表
示装置と、外部のコンピュータもしくはコンピュータネ
ットワークもしくはプリンターなどの出力装置とを接続
するための回路である。画像データや文字・図形情報の
入出力を行うのは勿論のこと、場合によっては本表示装
置の備えるCPU76と外部との間で制御信号や数値デ
ータの入出力などを行うことも可能である。
The input / output interface circuit 75 is a circuit for connecting the present display device to an external computer, a computer network, or an output device such as a printer. It is of course possible to input and output image data and character / graphic information, and in some cases, input and output control signals and numerical data between the CPU 76 of the display device and the outside.

【0393】画像生成回路77は、前記入出力インター
フェース回路75を介して外部から入力される画像デー
タや文字・図形情報や、あるいはCPU76より出力さ
れる画像データや文字・図形情報に基づき、表示用画像
データを生成するための回路である。本回路の内部に
は、例えば画像データや文字・図形情報を蓄積するため
の書き換え可能メモリーや、文字コードに対応する画像
パターンが記憶されている読み出し専用メモリーや、画
像処理を行うためのプロセッサー等を初めとして、画像
の生成に必要な回路が組み込まれている。
The image generating circuit 77 is for display based on image data or character / graphic information input from the outside through the input / output interface circuit 75 or image data or character / graphic information output from the CPU 76. This is a circuit for generating image data. Inside this circuit, for example, a rewritable memory for storing image data and character / graphic information, a read-only memory that stores image patterns corresponding to character codes, a processor for image processing, etc. , And the circuits necessary for image generation are incorporated.

【0394】本回路により生成された表示用画像データ
は、デコーダ74に出力されるが、場合によっては前記
入出力インターフェース回路75を介して外部のコンピ
ュータネットワークやプリンターに出力することも可能
である。
The display image data generated by this circuit is output to the decoder 74, but in some cases, it can be output to an external computer network or printer via the input / output interface circuit 75.

【0395】CPU76は、主として本表示装置の動作
制御や、表示画像の生成や選択や編集に関わる作業を行
う。
[0395] The CPU 76 mainly carries out operations related to operation control of this display device and generation, selection and editing of a display image.

【0396】例えば、マルチプレクサ73に制御信号を
出力し、ディスプレイパネルに表示する画像信号を適宜
選択したり組み合わせたりする。その際には表示する画
像信号に応じてディスプレイパネルコントローラ72に
対して制御信号を発生し、画面表示周波数や走査方法
(例えばインターレースかノンインターレースか)や一
画面の走査線の数など表示装置の動作を適宜制御する。
また、前記画像生成回路77に対して画像データや文字
・図形情報を直接出力したり、あるいは前記入出力イン
ターフェース回路75を介して外部のコンピュータやメ
モリーをアクセスして画像データや文字・図形情報を入
力する。
For example, a control signal is output to the multiplexer 73 to appropriately select or combine image signals to be displayed on the display panel. At that time, a control signal is generated to the display panel controller 72 according to the image signal to be displayed, and the display frequency of the display device, the scanning method (for example, interlaced or non-interlaced), the number of scanning lines in one screen, and the like of the display device. The operation is controlled appropriately.
Further, the image data or the character / graphic information is directly output to the image generation circuit 77, or an external computer or memory is accessed through the input / output interface circuit 75 to display the image data or the character / graphic information. input.

【0397】尚、CPU76は、これ以外の目的の作業
にも関わるものであってよい。例えば、パーソナルコン
ピュータやワードプロセッサ等のように、情報を生成し
たり処理する機能に直接関わってもよい。あるいは前述
したように、入出力インターフェース回路75を介して
外部のコンピュータネットワークと接続し、例えば数値
計算等の作業を外部機器と協同して行ってもよい。
It should be noted that the CPU 76 may be involved in work for other purposes. For example, it may be directly related to a function of generating and processing information, such as a personal computer or a word processor. Alternatively, as described above, the computer may be connected to an external computer network through the input / output interface circuit 75, and work such as numerical calculation may be performed in cooperation with an external device.

【0398】入力部84は、前記CPU76に使用者が
命令やプログラム、あるいはデータなどを入力するため
のものであり、例えばキーボードやマウスの他、ジョイ
スティック、バーコードリーダー、音声認識装置等の多
様な入力機器を用いることが可能である。
The input unit 84 is used by the user to input commands, programs, data, etc. to the CPU 76, and various types of devices such as a keyboard, a mouse, a joystick, a bar code reader, a voice recognition device, etc. An input device can be used.

【0399】デコーダ74は、前記77ないし83より
入力される種々の画像信号を3原色信号、又は輝度信号
とI信号、Q信号に逆変換するための回路である。尚、
図中に点線で示すように、デコーダ74は内部に画像メ
モリーを備えるのが望ましい。これは、例えばMUSE
方式を初めとして、逆変換するに際して画像メモリーを
必要とするようなテレビ信号を扱うためである。画像メ
モリーを備える事により、静止画の表示が容易になる。
あるいは前記画像生成回路77及びCPU76と協同し
て、画像の間引き、補間、拡大、縮小、合成を初めとす
る画像処理や編集が容易になるという利点が生まれるか
らである。
The decoder 74 is a circuit for inversely converting various image signals input from the 77 to 83 into three primary color signals, or luminance signals and I signals and Q signals. still,
As indicated by the dotted line in the figure, the decoder 74 preferably has an image memory inside. This is for example MUSE
This is to handle a television signal that requires an image memory for reverse conversion, including the system. The image memory makes it easy to display still images.
Alternatively, in cooperation with the image generation circuit 77 and the CPU 76, there is an advantage that image processing and editing such as image thinning, interpolation, enlargement, reduction, and composition are facilitated.

【0400】マルチプレクサ73は、前記CPU76よ
り入力される制御信号に基づき、表示画像を適宜選択す
るものである。即ち、マルチプレクサ73はデコーダ7
4から入力される逆変換された画像信号の内から所望の
画像信号を選択して駆動回路71に出力する。その場合
には、一画面表示時間内で画像信号を切り換えて選択す
ることにより、所謂多画面テレビのように、一画面を複
数の領域に分けて領域によって異なる画像を表示するこ
とも可能である。
The multiplexer 73 is for appropriately selecting the display image based on the control signal input from the CPU 76. That is, the multiplexer 73 is the decoder 7
A desired image signal is selected from the inversely converted image signals input from the circuit 4 and output to the drive circuit 71. In that case, by switching and selecting image signals within one screen display time, it is possible to divide one screen into a plurality of areas and display different images depending on the areas, as in a so-called multi-screen television. .

【0401】ディスプレイパネルコントローラ72は、
前記CPU76より入力される制御信号に基づき、駆動
回路71の動作を制御するための回路である。
The display panel controller 72 is
It is a circuit for controlling the operation of the drive circuit 71 based on a control signal input from the CPU 76.

【0402】ディスプレイパネルの基本的な動作に関わ
るものとして、例えばディスプレイパネルの駆動用電源
(図示せず)の動作シーケンスを制御するための信号を
駆動回路71に対して出力する。ディスプレイパネルの
駆動方法に関わるものとして、例えば画面表示周波数や
走査方法(例えばインターレースかノンインターレース
か)を制御するための信号を駆動回路71に対して出力
する。また、場合によっては、表示画像の輝度やコント
ラストや色調やシャープネスといった画質の調整に関わ
る制御信号を駆動回路71に対して出力する場合もあ
る。
As a signal related to the basic operation of the display panel, for example, a signal for controlling an operation sequence of a power source (not shown) for driving the display panel is output to the drive circuit 71. As a signal relating to the display panel driving method, for example, a signal for controlling a screen display frequency and a scanning method (for example, interlace or non-interlace) is output to the drive circuit 71. In some cases, control signals relating to image quality adjustment such as brightness, contrast, color tone, and sharpness of a display image may be output to the drive circuit 71.

【0403】駆動回路71は、ディスプレイパネル70
に印加する駆動信号を発生するための回路であり、前記
マルチプレクサ73から入力される画像信号と、前記デ
ィスプレイパネルコントローラ72より入力される制御
信号に基づいて動作するものである。
The drive circuit 71 is the display panel 70.
Is a circuit for generating a drive signal to be applied to, and operates based on an image signal input from the multiplexer 73 and a control signal input from the display panel controller 72.

【0404】以上、各部の機能を説明したが、図32に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル7
0に表示することが可能である。即ち、テレビジョン放
送を初めとする各種の画像信号は、デコーダ74におい
て逆変換された後、マルチプレクサ73において適宜選
択され、駆動回路71に入力される。一方、デイスプレ
イコントローラ72は、表示する画像信号に応じて駆動
回路71の動作を制御するための制御信号を発生する。
駆動回路71は、上記画像信号と制御信号に基づいてデ
ィスプレイパネル70に駆動信号を印加する。これによ
り、ディスプレイパネル70において画像が表示され
る。これらの一連の動作は、CPU76により統括的に
制御される。
The function of each unit has been described above. With the configuration illustrated in FIG. 32, the display panel 7 displays image information input from various image information sources in this display device.
It is possible to display 0. That is, various image signals such as television broadcasts are inversely converted by the decoder 74, appropriately selected by the multiplexer 73, and input to the drive circuit 71. On the other hand, the display controller 72 generates a control signal for controlling the operation of the drive circuit 71 according to the image signal to be displayed.
The drive circuit 71 applies a drive signal to the display panel 70 based on the image signal and the control signal. As a result, the image is displayed on the display panel 70. A series of these operations are controlled by the CPU 76.

【0405】本画像形成装置においては、前記デコーダ
74に内蔵する画像メモリや、画像生成回路77及び情
報の中から選択したものを表示するだけでなく、表示す
る画像情報に対して、例えば拡大、縮小、回転、移動、
エッジ強調、間引き、補間、色変換、画像の縦横比変換
等を初めとする画像処理や、合成、消去、接続、入れ換
え、嵌め込み等を初めとする画像編集を行うことも可能
である。また、本実施例の説明では特に触れなかった
が、上記画像処理や画像編集と同様に、音声情報に関し
ても処理や編集を行なうための専用回路を設けてもよ
い。
In this image forming apparatus, not only the image memory built in the decoder 74, the image generation circuit 77 and information selected from the information are displayed, but also the image information to be displayed is enlarged, for example. Shrink, rotate, move,
It is also possible to perform image processing such as edge enhancement, thinning, interpolation, color conversion, and aspect ratio conversion of images, and image editing such as composition, deletion, connection, replacement, and fitting. Although not particularly mentioned in the description of this embodiment, a dedicated circuit for processing and editing audio information may be provided as in the above-mentioned image processing and image editing.

【0406】従って、本表示装置は、テレビジョン放送
の表示機器、テレビ会議の端末機器、静止画像及び動画
像を扱う画像編集機器、コンピュータの端末機器、ワー
ドプロセッサを初めとする事務用端末機器、ゲーム機な
どの機能を一台で兼ね備えることが可能で、産業用ある
いは民生用として極めて応用範囲が広い。
Therefore, the display device is a display device for television broadcasting, a terminal device for a video conference, an image editing device for handling still images and moving images, a computer terminal device, an office terminal device such as a word processor, and a game. It is possible to combine the functions of a machine with one unit, and has a very wide range of applications for industrial or consumer use.

【0407】尚、図32は、表面伝導型電子放出素子を
電子ビーム源とするディスプレイパネルを用いた表示装
置の構成の一例を示したに過ぎず、本発明の画像形成装
置がこれのみに限定されるものでないことは言うまでも
ない。
Note that FIG. 32 shows only an example of the configuration of a display device using a display panel having a surface conduction electron-emitting device as an electron beam source, and the image forming apparatus of the present invention is not limited thereto. It goes without saying that this is not what is done.

【0408】例えば図32の構成要素の内、使用目的上
必要のない機能に関わる回路は省いても差し支えない。
また、これとは逆に、使用目的によっては更に構成要素
を追加してもよい。例えば、本表示装置をテレビ電話機
として応用する場合には、テレビカメラ、音声マイク、
照明機、モデムを含む送受信回路等を構成要素に追加す
るのが好適である。
For example, among the components shown in FIG. 32, circuits relating to functions unnecessary for the purpose of use may be omitted.
On the contrary, the constituent elements may be added depending on the purpose of use. For example, when the display device is applied as a videophone, a TV camera, a voice microphone,
It is preferable to add a illuminator, a transmission / reception circuit including a modem, and the like to the components.

【0409】なお、本実施例における活性化の方法は、
実施例1の表面伝導型電子放出素子に対応するものであ
るが、実施例2〜22のいずれに対応する方法を用いて
も良いことは言うまでもない。
The activation method in this example is as follows.
Although it corresponds to the surface conduction electron-emitting device of Example 1, it goes without saying that the method corresponding to any of Examples 2 to 22 may be used.

【0410】[実施例24]本実施例は、はしご型配線
をした電子源及びそれを用いた、画像表示装置である。
図33は、以下の工程の一部を模式的に示したものであ
る。以下、本実施例の製造方法について述べる。
[Embodiment 24] This embodiment is an electron source with ladder-type wiring and an image display device using the same.
FIG. 33 schematically shows a part of the following steps. The manufacturing method of this example will be described below.

【0411】工程−A 清浄化した青板ガラス上に厚さ0.5μmのシリコン酸
化膜をスパッタ法で形成した基板21上に、素子電極を
兼ねる共通配線の形状の開口を有するホトレジスト(R
D−2000N−41・日立化成社製)パターンを形成
し、真空蒸着法により、厚さ5nmのTi、厚さ100
nmのNiを順次積層した。この後、ホトレジストパタ
ーンを有機溶剤で溶解し、Ni/Ti堆積膜をリフトオ
フして、素子電極を兼ねる共通配線26を形成した。電
極間距離はL=10μmとした。
Step-A A photoresist (R) having an opening in the shape of a common wiring also serving as an element electrode is formed on a substrate 21 formed by sputtering a silicon oxide film having a thickness of 0.5 μm on a cleaned soda-lime glass.
D-2000N-41 (manufactured by Hitachi Chemical Co., Ltd.), a pattern is formed, and a vacuum evaporation method is used to form Ti having a thickness of 5 nm and a thickness of 100.
nm of Ni was sequentially laminated. After that, the photoresist pattern was dissolved with an organic solvent, and the Ni / Ti deposition film was lifted off to form a common wiring 26 also serving as an element electrode. The distance between the electrodes was L = 10 μm.

【0412】工程−B 真空蒸着法により厚さ300nmのCr膜91を堆積
し、通常のフォトリソグラフィー技術により導電性薄膜
のパターンに相当する開口部92を形成する。その上に
Pdアミン錯体溶液(ccp4230・奥野製薬(株)
製)をスピンナーにより回転塗布し、300℃12分間
の加熱焼成処理を施した。こうして形成された膜はPd
Oを主成分とする導電性の微粒子膜で、厚さは7nm前
後であった。
Step-B: A Cr film 91 having a thickness of 300 nm is deposited by a vacuum evaporation method, and an opening 92 corresponding to the pattern of the conductive thin film is formed by a normal photolithography technique. On top of that, Pd amine complex solution (ccp4230, Okuno Pharmaceutical Co., Ltd.)
Was manufactured by spin coating with a spinner and heated and baked at 300 ° C. for 12 minutes. The film thus formed is Pd
It was a conductive fine particle film containing O as a main component and had a thickness of about 7 nm.

【0413】工程−C Crマスク91をウエットエッチングしてPdO膜の不
要部分とともに除去し、所望の形状にパターニングされ
た導電性薄膜4を得た。この導電性薄膜の抵抗値はRs
=2×104 Ω/□程度であった。
Step-C The Cr mask 91 was wet-etched and removed together with unnecessary portions of the PdO film to obtain a conductive thin film 4 patterned into a desired shape. The resistance value of this conductive thin film is R s
= 2 × 10 4 Ω / □.

【0414】工程−D 実施例23と同様にして表示パネルを形成した。図14
のように電子源基板21、リアプレート31、フェース
プレート36とグリッド電極27を組み合わせ、外部に
容器外端子29、容器外グリッド電極端子30を接続し
た。
Process-D A display panel was formed in the same manner as in Example 23. 14
As described above, the electron source substrate 21, the rear plate 31, the face plate 36, and the grid electrode 27 were combined, and the outside-container terminal 29 and the outside-container grid electrode terminal 30 were connected to the outside.

【0415】以下、実施例23と同様にフォーミング工
程、活性化工程、安定化工程を施した後、排気管(不図
示)を溶着し封じきった。この後、高周波加熱によりゲ
ッター処理を行った。
Thereafter, after performing a forming step, an activating step, and a stabilizing step as in Example 23, an exhaust pipe (not shown) was welded and sealed. After that, getter treatment was performed by high frequency heating.

【0416】画像形成装置としての駆動の方法は実施例
23に示したものと同様である。
The driving method of the image forming apparatus is the same as that shown in the twenty-third embodiment.

【0417】本実施例における活性化の方法は、実施例
1の表面伝導型電子放出素子に対応するものであるが、
実施例2〜22のいずれに対応する方法を用いても良い
ことは、実施例23と同様、言うまでもない。
The activation method in this example corresponds to the surface conduction electron-emitting device of Example 1,
Needless to say, the method corresponding to any of Examples 2 to 22 may be used, as in Example 23.

【0418】[0418]

【発明の効果】以上説明したように、結晶性の良いグラ
ファイト膜を電子放出部亀裂内に有する構成を取ること
により、長時間の駆動に伴う電子放出特性の劣化を防止
することが出来、安定性が向上した。また、電子放出部
亀裂内のグラファイト膜が正極・負極の両方に形成され
た構造とすることで、電子放出量が増大するとともに、
電子放出効率η=Ie/Ifが一層向上する。
As described above, by adopting a structure having a graphite film having good crystallinity in the cracks of the electron emitting portion, it is possible to prevent the deterioration of the electron emitting characteristics due to driving for a long time, and to stabilize. The property has improved. Further, by adopting a structure in which the graphite film inside the electron emission part crack is formed on both the positive electrode and the negative electrode, the electron emission amount is increased, and
The electron emission efficiency η = Ie / If is further improved.

【0419】さらに、亀裂内部のグラファイト膜以外に
は実質的にカーボン膜を有しない構造、あるいは、亀裂
外部のカーボン膜も結晶性の良いグラファイトよりなる
構造とすることにより、駆動中に起こる放電現象を抑制
できる。
[0419] Furthermore, the discharge phenomenon that occurs during driving can be achieved by making the structure having substantially no carbon film other than the graphite film inside the crack, or making the carbon film outside the crack also composed of graphite with good crystallinity. Can be suppressed.

【0420】また、電子放出部の基板に溝を設けること
により、リーク電流が減少し、電子放出効率の更なる向
上がなされる。
Further, by providing the groove in the substrate of the electron emitting portion, the leak current is reduced and the electron emitting efficiency is further improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の平面型表面伝導型電子放出素子の構成
を説明する模式図である。
FIG. 1 is a schematic diagram illustrating the configuration of a planar surface conduction electron-emitting device of the present invention.

【図2】Raman分光分析の結果の模式図である。FIG. 2 is a schematic diagram of a result of Raman spectroscopic analysis.

【図3】本発明の垂直型表面伝導型電子放出素子の構成
を説明する模式図である。
FIG. 3 is a schematic diagram illustrating the configuration of a vertical surface conduction electron-emitting device of the present invention.

【図4】本発明の表面伝導型電子放出素子(平面型)の
製造プロセスを説明するための模式図である。
FIG. 4 is a schematic diagram for explaining a manufacturing process of the surface conduction electron-emitting device (planar type) of the present invention.

【図5】三角波パルス波形を示す模式図である。FIG. 5 is a schematic diagram showing a triangular pulse waveform.

【図6】矩形波パルス波形を示す模式図である。FIG. 6 is a schematic diagram showing a rectangular wave pulse waveform.

【図7】表面伝導型電子放出素子の電子放出特性を測定
する系の構成を示す模式図である。
FIG. 7 is a schematic diagram showing a configuration of a system for measuring electron emission characteristics of a surface conduction electron-emitting device.

【図8】表面伝導型電子放出素子の電子放出特性を説明
する模式図である。
FIG. 8 is a schematic diagram illustrating electron emission characteristics of a surface conduction electron-emitting device.

【図9】マトリクス配線の電子源の構成を説明する模式
図である。
FIG. 9 is a schematic diagram illustrating a configuration of an electron source of matrix wiring.

【図10】マトリクス配線の電子源を用いた画像形成装
置の構成を示す模式図である。
FIG. 10 is a schematic diagram showing a configuration of an image forming apparatus using an electron source of matrix wiring.

【図11】フェースプレートの構成を説明する模式図で
ある。
FIG. 11 is a schematic diagram illustrating the configuration of a face plate.

【図12】画像形成装置の駆動方法を説明する模式図で
ある。
FIG. 12 is a schematic diagram illustrating a driving method of the image forming apparatus.

【図13】はしご型配置の電子源の構成を説明する模式
図である。
FIG. 13 is a schematic diagram illustrating the configuration of a ladder-type electron source.

【図14】はしご型配線の電子源を用いた画像形成装置
の構成を示す模式図である。
FIG. 14 is a schematic diagram showing the configuration of an image forming apparatus using a ladder-type wiring electron source.

【図15】TEMによる格子像の観察結果を示す模式図
である。
FIG. 15 is a schematic diagram showing an observation result of a lattice image by TEM.

【図16】TEMによるカプセル様グラファイトの観察
結果を示す模式図である。
FIG. 16 is a schematic diagram showing an observation result of capsule-like graphite by TEM.

【図17】実施例1の構成を示す模式図である。FIG. 17 is a schematic diagram showing a configuration of Example 1.

【図18】実施例3の構成を示す模式図である。FIG. 18 is a schematic diagram showing the configuration of the third embodiment.

【図19】比較例2の構成を示す模式図である。FIG. 19 is a schematic diagram showing a configuration of Comparative Example 2.

【図20】電子源パネルを製造する装置の構成を示す模
式図である。
FIG. 20 is a schematic diagram showing a configuration of an apparatus for manufacturing an electron source panel.

【図21】レーザーラマン分光分析装置による結晶性分
布の観察結果を説明する模式図である。
FIG. 21 is a schematic diagram illustrating an observation result of crystallinity distribution by a laser Raman spectroscopic analyzer.

【図22】比較例5の構成を示す模式図である。22 is a schematic diagram showing the configuration of Comparative Example 5. FIG.

【図23】実施例8〜11のグラファイト膜のTEMに
よる格子像の観察結果を示す模式図である。
FIG. 23 is a schematic diagram showing observation results of lattice images of the graphite films of Examples 8 to 11 by TEM.

【図24】(a)は実施例8,9の、(b)は実施例1
0の表面伝導型電子放出素子の構成を示す模式図であ
る。
FIG. 24 (a) is of Examples 8 and 9, and FIG. 24 (b) is of Example 1;
It is a schematic diagram which shows the structure of the 0 surface conduction electron-emitting device.

【図25】実施例11の表面伝導型電子放出素子の構成
を示す模式図である。
FIG. 25 is a schematic diagram showing a structure of a surface conduction electron-emitting device of Example 11.

【図26】実施例21の表面伝導型電子放出素子の構成
を示す模式図である。
FIG. 26 is a schematic diagram showing the structure of the surface conduction electron-emitting device of Example 21.

【図27】マトリクス配線の電子源の一部の構成を示す
模式図である。
FIG. 27 is a schematic diagram showing a partial configuration of an electron source of matrix wiring.

【図28】図27のA−A’断面の構造を示す模式図で
ある。
28 is a schematic diagram showing the structure of the AA ′ cross section of FIG. 27. FIG.

【図29】マトリクス配線の電子源の製造プロセスを説
明する図である。
FIG. 29 is a diagram illustrating the manufacturing process of the electron source of the matrix wiring.

【図30】マトリクス配線の電子源の製造プロセスを説
明する図である。
FIG. 30 is a diagram illustrating a manufacturing process of an electron source of matrix wiring.

【図31】Y方向配線の「共通結線」の状態を説明する
模式図である。
FIG. 31 is a schematic diagram illustrating a “common connection” state of Y-direction wiring.

【図32】画像形成装置を用いたシステムの構成を示す
ブロック図である。
FIG. 32 is a block diagram showing a configuration of a system using the image forming apparatus.

【図33】はしご型配線の電子源の製造工程の一部を説
明する模式図である。
FIG. 33 is a schematic diagram illustrating a part of the manufacturing process of the ladder-type wiring electron source.

【図34】従来の表面伝導型電子放出素子の構成を説明
する模式図である。
FIG. 34 is a schematic diagram illustrating the configuration of a conventional surface conduction electron-emitting device.

【符号の説明】[Explanation of symbols]

1 基板 2,3 素子電極 4 導電性薄膜 5 電子放出部亀裂 6 グラファイト膜 7 段さ形成部 8 溝 10 電流計 11 電源 12 電流計 13 高圧電源 14 アノード電極 15 真空容器 16 排気装置 17 バリアブルリークバルブ 18 液溜 21 電子源基板 22 X方向配線 23 Y方向配線 24 表面伝導型電子放出素子 25 結線 26 共通配線 27 グリッド電極 28 電子通過孔 29 容器外端子 30 グリッド電極に接続された容器外端子 31 リアプレート 32 支持枠 33 ガラス基板 34 蛍光膜 35 メタルバック 36 フェースプレート 37 外囲器 38 黒色導電材 39 蛍光体 41 表示パネル 42 走査回路 43 制御回路 44 シフトレジスタ 45 ラインメモリ 46 同期信号分離回路 47 変調信号発生器 51 電子源パネル 52 駆動回路 53 第1の排気装置(超高真空用) 54 第2の排気装置(高真空用) 55 四重極質量分析器 56 マスフローコントローラー 61 層間絶縁層 62 コンタクトホール 63 Crマスク 64 共通電極 65 電源 66 電流測定用抵抗 67 オシロスコープ 70 ディスプレイパネル 71 駆動回路 72 ディスプレイコントローラ 73 マルチプレクサ 74 デコーダ 75 入出力インターフェース回路 76 CPU 77 画像生成回路 78 画像メモリーインターフェース回路 79 画像メモリーインターフェース回路 80 画像メモリーインターフェース回路 81 画像入力インターフェース回路 82 TV信号受信回路 83 TV信号受信回路 84 入力部 91 Crマスク 92 開口 1 Substrate 2, 3 Element Electrode 4 Conductive Thin Film 5 Electron Emission Part Crack 6 Graphite Film 7 Step Forming Part 8 Groove 10 Ammeter 11 Power Supply 12 Ammeter 13 High Voltage Power Supply 14 Anode Electrode 15 Vacuum Container 16 Exhaust Device 17 Variable Leak Valve 18 Liquid Reservoir 21 Electron Source Substrate 22 X Direction Wiring 23 Y Direction Wiring 24 Surface Conduction Electron Emitting Element 25 Connection 26 Common Wiring 27 Grid Electrode 28 Electron Passage Hole 29 Outer Container Terminal 30 Outer Container Terminal Connected to Grid Electrode 31 Rear Plate 32 Support Frame 33 Glass Substrate 34 Fluorescent Film 35 Metal Back 36 Face Plate 37 Envelope 38 Black Conductive Material 39 Phosphor 41 Display Panel 42 Scanning Circuit 43 Control Circuit 44 Shift Register 45 Line Memory 46 Synchronous Signal Separation Circuit 47 Modulation Signal Generator 51 Electron source panel 52 Drive Circuit 53 First Exhaust Device (for Ultra High Vacuum) 54 Second Exhaust Device (for High Vacuum) 55 Quadrupole Mass Analyzer 56 Mass Flow Controller 61 Interlayer Insulation Layer 62 Contact Hole 63 Cr Mask 64 Common Electrode 65 Power supply 66 Current measurement resistor 67 Oscilloscope 70 Display panel 71 Drive circuit 72 Display controller 73 Multiplexer 74 Decoder 75 Input / output interface circuit 76 CPU 77 Image generation circuit 78 Image memory interface circuit 79 Image memory interface circuit 80 Image memory interface circuit 81 Image input Interface circuit 82 TV signal receiving circuit 83 TV signal receiving circuit 84 Input section 91 Cr mask 92 Opening

───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願平6−336713 (32)優先日 平6(1994)12月26日 (33)優先権主張国 日本(JP) (31)優先権主張番号 特願平7−87758 (32)優先日 平7(1995)3月22日 (33)優先権主張国 日本(JP) (72)発明者 山野辺 正人 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 大西 敏一 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 岸 文夫 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 池田 外充 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 宮崎 和也 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (31) Priority claim number Japanese Patent Application No. 6-336713 (32) Priority Date Hei 6 (1994) December 26 (33) Country of priority claim Japan (JP) (31) Priority Claim Number Japanese Patent Application No. 7-87758 (32) Priority Day March 7 (1995) March 22 (33) Country of priority claim Japan (JP) (72) Inventor Masato Yamanobe 3-30-2 Shimomaruko, Ota-ku, Tokyo No. Canon Inc. (72) Inventor Toshikazu Onishi 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (72) Inventor Fumio Kishi 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Incorporated (72) Inventor Sojitsu Ikeda 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (72) Inventor Kazuya Miyazaki 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. Within

Claims (28)

【特許請求の範囲】[Claims] 【請求項1】 電極間に、電子放出部を有する導電性膜
を備える電子放出素子において、 前記電子放出部がグラファイト膜を有し、 該グラファイト膜は、波長が514.5nm、スポット
径が1μmのレーザー光源を用いたラマン分光分析によ
る散乱光のピークのうち、a).1580cm-1付近の
ピーク(P2)が1335cm-1付近のピーク(P1)
よりも大きいか又は、b).1335cm-1付近のピー
ク(P1)の半値幅が150cm-1以下であることを特
徴とする電子放出素子。
1. An electron-emitting device comprising a conductive film having an electron-emitting portion between electrodes, wherein the electron-emitting portion has a graphite film, the graphite film having a wavelength of 514.5 nm and a spot diameter of 1 μm. Among the peaks of scattered light by Raman spectroscopic analysis using the laser light source of 1., a). The peak near 1580 cm -1 (P2) is the peak near 1335 cm -1 (P1)
Or b). An electron-emitting device half width of 1335cm -1 near the peak (P1) is equal to or is 150 cm -1 or less.
【請求項2】 前記導電性膜は、その一部に間隙部を有
する請求項1に記載の電子放出素子。
2. The electron-emitting device according to claim 1, wherein the conductive film has a gap in a part thereof.
【請求項3】 前記グラファイト膜は、前記間隙部の片
側に設けられている請求項2に記載の電子放出素子。
3. The electron-emitting device according to claim 2, wherein the graphite film is provided on one side of the gap.
【請求項4】 前記グラファイト膜は、前記間隙部の両
側に設けられている請求項2に記載の電子放出素子。
4. The electron-emitting device according to claim 2, wherein the graphite film is provided on both sides of the gap.
【請求項5】 前記グラファイト膜が、2nm以上の結
晶粒径を有する請求項1〜4のいずれかに記載の電子放
出素子。
5. The electron-emitting device according to claim 1, wherein the graphite film has a crystal grain size of 2 nm or more.
【請求項6】 前記グラファイト膜は、金属微粒子を包
含したカプセル状のグラファイトを有する請求項1〜5
のいずれかに記載の電子放出素子。
6. The graphite film has capsule-shaped graphite containing fine metal particles.
An electron-emitting device according to any one of 1.
【請求項7】 前記グラファイト膜以外の炭素膜を実質
的に有さない請求項1〜6のいずれかに記載の電子放出
素子。
7. The electron-emitting device according to claim 1, which has substantially no carbon film other than the graphite film.
【請求項8】 前記導電性膜の前記電子放出部以外にも
前記グラファイト膜を有する請求項1〜7のいずれかに
記載の電子放出素子。
8. The electron emitting device according to claim 1, further comprising the graphite film in addition to the electron emitting portion of the conductive film.
【請求項9】 前記電子放出素子は、表面伝導型電子放
出素子である請求項1〜8のいずれかに記載の電子放出
素子。
9. The electron emitting device according to claim 1, wherein the electron emitting device is a surface conduction electron emitting device.
【請求項10】 複数の電子放出素子を結線した素子行
を複数有する電子源において、前記電子放出素子が請求
項1〜9のいずれかに記載の電子放出素子であることを
特徴とする電子源。
10. An electron source having a plurality of device rows in which a plurality of electron emitting devices are connected, wherein the electron emitting device is the electron emitting device according to any one of claims 1 to 9. .
【請求項11】 マトリクス配線された複数の電子放出
素子を有する電子源において、前記電子放出素子が請求
項1〜9のいずれかに記載の電子放出素子であることを
特徴とする電子源。
11. An electron source having a plurality of electron-emitting devices arranged in a matrix, wherein the electron-emitting device is the electron-emitting device according to any one of claims 1 to 9.
【請求項12】 電子放出素子と画像形成部材とを有す
る画像形成装置において、前記電子放出素子が請求項1
〜9のいずれかに記載の電子放出素子であることを特徴
とする画像形成装置。
12. An image forming apparatus having an electron emitting element and an image forming member, wherein the electron emitting element is an electron emitting element.
10. An image forming apparatus comprising the electron-emitting device according to any one of items 1 to 9.
【請求項13】 前記画像形成部材が蛍光体である請求
項12に記載の画像形成装置。
13. The image forming apparatus according to claim 12, wherein the image forming member is a phosphor.
【請求項14】 電極間に、電子放出部を有する導電性
膜を備える電子放出素子の製造方法において、 間隙部を有する導電性膜に、有機物質を含む雰囲気中及
び組成式XY(但し、X、Yは各々、水素またはハロゲ
ン)で表されるガスを含む雰囲気中にて電圧を印加する
工程を有することを特徴とする電子放出素子の製造方
法。
14. A method of manufacturing an electron-emitting device comprising a conductive film having an electron-emitting portion between electrodes, wherein the conductive film having a gap is in an atmosphere containing an organic substance and a composition formula XY (where X is X). , Y each have a step of applying a voltage in an atmosphere containing a gas represented by hydrogen or halogen).
【請求項15】 電極間に、電子放出部を有する導電性
膜を備える電子放出素子の製造方法において、 間隙部を有する導電性膜に電圧を印加する工程を有し、
前記電圧は、両極性を有するパルス電圧であることを特
徴とする電子放出素子の製造方法。
15. A method of manufacturing an electron-emitting device comprising a conductive film having an electron-emitting portion between electrodes, the method including applying a voltage to the conductive film having a gap,
The method of manufacturing an electron-emitting device, wherein the voltage is a pulse voltage having both polarities.
【請求項16】 前記導電性膜に電圧を印加する工程
は、有機物質を含む第1の雰囲気中での電圧印加工程
と、組成式XY(但し、X、Yは各々、水素またはハロ
ゲン)で表されるガスを含む第2の雰囲気中での電圧印
加工程とを有する請求項14または15に記載の電子放
出素子の製造方法。
16. The step of applying a voltage to the conductive film includes a step of applying a voltage in a first atmosphere containing an organic substance and a composition formula XY (wherein X and Y are each hydrogen or halogen). 16. A method of manufacturing an electron-emitting device according to claim 14, further comprising a voltage applying step in a second atmosphere containing the gas shown.
【請求項17】 前記第1の雰囲気中での電圧印加工程
と、前記第2の雰囲気中での電圧印加工程とを交互に行
う請求項16に記載の電子放出素子の製造方法。
17. The method of manufacturing an electron-emitting device according to claim 16, wherein the voltage applying step in the first atmosphere and the voltage applying step in the second atmosphere are alternately performed.
【請求項18】 前記導電性膜に電圧を印加する工程
は、有機物質と組成式XY(但し、X、Yは各々、水素
またはハロゲン)で表されるガスとを含む雰囲気中にて
行われる請求項14または15に記載の電子放出素子の
製造方法。
18. The step of applying a voltage to the conductive film is performed in an atmosphere containing an organic substance and a gas represented by a composition formula XY (where X and Y are each hydrogen or halogen). A method for manufacturing an electron-emitting device according to claim 14 or 15.
【請求項19】 電極間に、電子放出部を有する導電性
膜を備える電子放出素子の製造方法において、 間隙部を有する導電性膜にグラファイト膜を形成する工
程と、前記グラファイト以外の堆積物を除去する工程と
を有することを特徴とする電子放出素子の製造方法。
19. A method of manufacturing an electron-emitting device comprising a conductive film having an electron-emitting portion between electrodes, a step of forming a graphite film on a conductive film having a gap, and a deposit other than the graphite. And a step of removing the electron-emitting device.
【請求項20】 前記グラファイト膜を形成する工程
は、前記導電性膜に、有機物質を含む雰囲気中にて、電
圧を印加する工程を有する請求項19に記載の電子放出
素子の製造方法。
20. The method of manufacturing an electron-emitting device according to claim 19, wherein the step of forming the graphite film includes the step of applying a voltage to the conductive film in an atmosphere containing an organic substance.
【請求項21】 前記堆積物を除去する工程は、前記導
電性膜に、組成式XY(但し、X、Yは各々、水素また
はハロゲン)で表されるガスを含む雰囲気中にて、電圧
を印加する工程を有する請求項19または20に記載の
電子放出素子の製造方法。
21. In the step of removing the deposit, a voltage is applied to the conductive film in an atmosphere containing a gas represented by a composition formula XY (where X and Y are each hydrogen or halogen). The method for manufacturing an electron-emitting device according to claim 19 or 20, which has a step of applying.
【請求項22】 前記堆積物を除去する工程は、前記導
電性膜に、組成式XY(但し、X、Yは各々、水素また
はハロゲン)で表されるガスと有機物質とを含む雰囲気
中にて、電圧を印加する工程を有する請求項19または
20に記載の電子放出素子の製造方法。
22. In the step of removing the deposit, the conductive film is formed in an atmosphere containing a gas represented by a composition formula XY (where X and Y are each hydrogen or halogen) and an organic substance. 21. The method for manufacturing an electron-emitting device according to claim 19, further comprising the step of applying a voltage.
【請求項23】 前記グラファイトを形成する工程と前
記堆積物を除去する工程とを同一工程にて行う請求項1
9に記載の電子放出素子の製造方法。
23. The step of forming the graphite and the step of removing the deposit are performed in the same step.
9. The method for manufacturing an electron-emitting device according to item 9.
【請求項24】 前記グラファイトの形成と、前記堆積
物の除去とを行う工程は、前記導電性膜に、組成式XY
(但し、X、Yは各々、水素またはハロゲン)で表され
るガスと有機物質とを含む雰囲気中にて、電圧を印加す
る工程を有する請求項23に記載の電子放出素子の製造
方法。
24. In the step of forming the graphite and removing the deposit, the composition formula XY is applied to the conductive film.
24. The method for manufacturing an electron-emitting device according to claim 23, comprising a step of applying a voltage in an atmosphere containing a gas represented by (where X and Y are each hydrogen or halogen) and an organic substance.
【請求項25】 前記電子放出素子は、表面伝導型電子
放出素子である請求項14〜24のいずれかに記載の電
子放出素子の製造方法。
25. The method of manufacturing an electron-emitting device according to claim 14, wherein the electron-emitting device is a surface conduction electron-emitting device.
【請求項26】 複数の電子放出素子を結線した素子行
を複数有する電子源の製造方法において、前記電子放出
素子を請求項14〜25のいずれかに記載の方法により
製造することを特徴とする電子源の製造方法。
26. A method of manufacturing an electron source having a plurality of device rows in which a plurality of electron-emitting devices are connected, wherein the electron-emitting device is manufactured by the method according to any one of claims 14 to 25. Method of manufacturing electron source.
【請求項27】 マトリクス配線された複数の電子放出
素子を有する電子源の製造方法において、前記電子放出
素子を請求項14〜25のいずれかに記載の方法により
製造することを特徴とする電子源の製造方法。
27. A method of manufacturing an electron source having a plurality of electron-emitting devices arranged in a matrix, wherein the electron-emitting device is manufactured by the method according to any one of claims 14 to 25. Manufacturing method.
【請求項28】 電子放出素子と画像形成部材とを有す
る画像形成装置の製造方法において、前記電子放出素子
を請求項14〜25のいずれかに記載の方法により製造
することを特徴とする画像形成装置の製造方法。
28. A method of manufacturing an image forming apparatus having an electron emitting device and an image forming member, wherein the electron emitting device is manufactured by the method according to any one of claims 14 to 25. Device manufacturing method.
JP18204995A 1994-08-29 1995-06-26 Electron emitting element, electron source and image forming apparatus using the same, and methods of manufacturing them Expired - Lifetime JP2903295B2 (en)

Priority Applications (20)

Application Number Priority Date Filing Date Title
JP18204995A JP2903295B2 (en) 1994-08-29 1995-06-26 Electron emitting element, electron source and image forming apparatus using the same, and methods of manufacturing them
US08/508,931 US6246168B1 (en) 1994-08-29 1995-07-28 Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
CA002296839A CA2296839C (en) 1994-08-29 1995-08-02 Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
CA002155270A CA2155270C (en) 1994-08-29 1995-08-02 Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
KR1019950024965A KR100220359B1 (en) 1994-08-29 1995-08-14 Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
AU30226/95A AU708413B2 (en) 1994-08-29 1995-08-24 Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
EP98204492A EP0915493B1 (en) 1994-08-29 1995-08-25 Method of manufacturing an electron-emitting device
AT98204492T ATE252768T1 (en) 1994-08-29 1995-08-25 METHOD FOR PRODUCING AN ELECTRON EMITTING DEVICE,
EP95305954A EP0701265B1 (en) 1994-08-29 1995-08-25 Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
DE69532007T DE69532007T2 (en) 1994-08-29 1995-08-25 Method for producing an electron-emitting device,
AT95305954T ATE182030T1 (en) 1994-08-29 1995-08-25 ELECTRON EMITTING DEVICE, ELECTRON SOURCE AND IMAGE PRODUCING APPARATUS AND METHOD FOR THE PRODUCTION THEREOF
DE69510624T DE69510624T2 (en) 1994-08-29 1995-08-25 Electron emitting device, electron source and image forming apparatus, and method of manufacturing the same
CNB991069234A CN1165937C (en) 1994-08-29 1995-08-29 Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
CN95116828A CN1056013C (en) 1994-08-29 1995-08-29 Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
US09/244,164 US6179678B1 (en) 1994-08-29 1999-02-04 Method of manufacturing electron-emitting device electron source and image-forming apparatus
US09/715,139 US6608437B1 (en) 1994-08-29 2000-11-20 Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
US10/391,573 US7057336B2 (en) 1994-08-29 2003-03-20 Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
US11/362,899 US7234985B2 (en) 1994-08-29 2006-02-28 Method for manufacturing an electric emitting device with first and second carbon films
US11/754,487 US20070249255A1 (en) 1994-08-29 2007-05-29 Method for manufacturing an electron-emitting device with first and second carbon films
US11/765,248 US7758762B2 (en) 1994-08-29 2007-06-19 Method for manufacturing an electron-emitting device with first and second carbon films

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
JP6-226115 1994-08-29
JP22611594 1994-08-29
JP33662694 1994-12-26
JP33671294 1994-12-26
JP6-336712 1994-12-26
JP6-336713 1994-12-26
JP33671394 1994-12-26
JP6-336626 1994-12-26
JP7-87758 1995-03-22
JP8775895 1995-03-22
JP18204995A JP2903295B2 (en) 1994-08-29 1995-06-26 Electron emitting element, electron source and image forming apparatus using the same, and methods of manufacturing them

Publications (2)

Publication Number Publication Date
JPH08321254A true JPH08321254A (en) 1996-12-03
JP2903295B2 JP2903295B2 (en) 1999-06-07

Family

ID=27551718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18204995A Expired - Lifetime JP2903295B2 (en) 1994-08-29 1995-06-26 Electron emitting element, electron source and image forming apparatus using the same, and methods of manufacturing them

Country Status (1)

Country Link
JP (1) JP2903295B2 (en)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001526826A (en) * 1997-05-21 2001-12-18 エスアイ ダイアモンド テクノロジー,インコーポレイテッド Process of growing carbon film
US6380665B1 (en) 1998-12-08 2002-04-30 Canon Kabushiki Kaisha Electron-emitting device, electron source using the electron-emitting devices, and image-forming apparatus using the electron source
US6383047B1 (en) 1998-09-07 2002-05-07 Canon Kabushiki Kaisha Method for manufacturing cathode, electron source, and image forming apparatus
KR100340897B1 (en) * 1998-12-08 2002-06-20 미다라이 후지오 Electron-emitting device, electron source using electron-emitting device, and image forming apparatus
US6426733B1 (en) 1999-02-25 2002-07-30 Canon Kabushiki Kaisha Electron source substrate and image-forming apparatus using the same
US6583552B1 (en) 1999-03-02 2003-06-24 Canon Kabushiki Kaisha Image-forming apparatus
US6582268B1 (en) 1999-02-25 2003-06-24 Canon Kabushiki Kaisha Electron-emitting device, electron source and manufacture method for image-forming apparatus
US6586872B2 (en) 1997-09-03 2003-07-01 Canon Kabushiki Kaisha Electron emission source, method and image-forming apparatus, with enhanced output and durability
US6781667B2 (en) 2001-02-27 2004-08-24 Canon Kabushiki Kaisha Method of manufacturing image-forming apparatus
US6817915B2 (en) 2002-02-28 2004-11-16 Canon Kabushiki Kaisha Method of transforming polymer films into carbon films
US6835110B2 (en) 2001-08-09 2004-12-28 Canon Kabushiki Kaisha Method for manufacturing electron source and method for manufacturing image display apparatus
US6896571B2 (en) 2002-02-28 2005-05-24 Canon Kabushiki Kaisha Methods of manufacturing electron-emitting device, electron source, and image display apparatus
US6910936B2 (en) 2002-02-28 2005-06-28 Canon Kabushiki Kaisha Method of transforming polymer film into carbon film in electron-emitting device
US6910935B2 (en) 2002-02-28 2005-06-28 Canon Kabushiki Kaisha Methods and manufacturing electron-emitting device, electron source, and image-forming apparatus
US6960111B2 (en) 2001-10-26 2005-11-01 Canon Kabushiki Kaisha Manufacturing methods for electron source and image forming apparatus
US6988922B2 (en) 2001-10-11 2006-01-24 Canon Kk Methods of manufacturing electron-emitting device, electron source, and image forming apparatus
US6992428B2 (en) 2001-12-25 2006-01-31 Canon Kabushiki Kaisha Electron emitting device, electron source and image display device and methods of manufacturing these devices
US7067236B2 (en) 2002-07-19 2006-06-27 Canon Kabushiki Kaisha Method of manufacturing member pattern, method of manufacturing wiring structure, method of manufacturing electron source, and method of manufacturing image display device
JP2006313761A (en) * 1997-08-13 2006-11-16 Nano Proprietary Inc Carbon film for field emission device
KR100721872B1 (en) * 2004-04-23 2007-05-25 캐논 가부시끼가이샤 Electron-emitting device, electron source, image display apparatus, and their manufacturing method
US7264530B2 (en) 2004-02-24 2007-09-04 Canon Kabushiki Kaisha Method of driving electron-emitting device, electron source, and image-forming apparatus

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3131782B2 (en) 1998-12-08 2001-02-05 キヤノン株式会社 Electron emitting element, electron source and image forming apparatus
JP3323851B2 (en) 1999-02-26 2002-09-09 キヤノン株式会社 Electron emitting element, electron source using the same, and image forming apparatus using the same
JP3595744B2 (en) 1999-02-26 2004-12-02 キヤノン株式会社 Electron emitting element, electron source and image forming apparatus
EP1184886B1 (en) 2000-09-01 2009-10-21 Canon Kabushiki Kaisha Electron-emitting device, electron source and method for manufacturing image-forming apparatus
CN1222918C (en) 2001-08-27 2005-10-12 佳能株式会社 Wiring substrate and mfg. method and image display thereof
US6903504B2 (en) 2002-01-29 2005-06-07 Canon Kabushiki Kaisha Electron source plate, image-forming apparatus using the same, and fabricating method thereof

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001526826A (en) * 1997-05-21 2001-12-18 エスアイ ダイアモンド テクノロジー,インコーポレイテッド Process of growing carbon film
JP2006313761A (en) * 1997-08-13 2006-11-16 Nano Proprietary Inc Carbon film for field emission device
US6586872B2 (en) 1997-09-03 2003-07-01 Canon Kabushiki Kaisha Electron emission source, method and image-forming apparatus, with enhanced output and durability
US6383047B1 (en) 1998-09-07 2002-05-07 Canon Kabushiki Kaisha Method for manufacturing cathode, electron source, and image forming apparatus
US6783414B2 (en) 1998-09-07 2004-08-31 Canon Kabushiki Kaisha Method for manufacturing cathode, electron source, and image forming apparatus
US6888296B2 (en) 1998-12-08 2005-05-03 Canon Kabushiki Kaisha Electron-emitting device, electron source using the electron-emitting devices, and image-forming apparatus using the electron source
US6917146B1 (en) 1998-12-08 2005-07-12 Canon Kabushiki Kaisha Electron-emitting device having carbon films with a particular orientation, electron source using electron-emitting device, and image forming apparatus
US7291962B2 (en) 1998-12-08 2007-11-06 Canon Kabushiki Kaisha Electron-emitting device, electron source using the electron-emitting devices, and image-forming apparatus using the electron source
US6851998B2 (en) 1998-12-08 2005-02-08 Canon Kabushiki Kaisha Electron-emitting device, electron source using electron-emitting device, and image forming apparatus
KR100340897B1 (en) * 1998-12-08 2002-06-20 미다라이 후지오 Electron-emitting device, electron source using electron-emitting device, and image forming apparatus
US6380665B1 (en) 1998-12-08 2002-04-30 Canon Kabushiki Kaisha Electron-emitting device, electron source using the electron-emitting devices, and image-forming apparatus using the electron source
US6426733B1 (en) 1999-02-25 2002-07-30 Canon Kabushiki Kaisha Electron source substrate and image-forming apparatus using the same
US6824437B2 (en) 1999-02-25 2004-11-30 Canon Kabushiki Kaisha Electron-emitting device, electron source, and manufacture method for image-forming apparatus
US6582268B1 (en) 1999-02-25 2003-06-24 Canon Kabushiki Kaisha Electron-emitting device, electron source and manufacture method for image-forming apparatus
US6583552B1 (en) 1999-03-02 2003-06-24 Canon Kabushiki Kaisha Image-forming apparatus
US6951496B2 (en) 1999-03-02 2005-10-04 Canon Kabushiki Kaisha Method of manufacturing an image-forming apparatus comprising a supporting frame with corners having a predetermined radius of curvature
US6781667B2 (en) 2001-02-27 2004-08-24 Canon Kabushiki Kaisha Method of manufacturing image-forming apparatus
US6835110B2 (en) 2001-08-09 2004-12-28 Canon Kabushiki Kaisha Method for manufacturing electron source and method for manufacturing image display apparatus
US6988922B2 (en) 2001-10-11 2006-01-24 Canon Kk Methods of manufacturing electron-emitting device, electron source, and image forming apparatus
US6960111B2 (en) 2001-10-26 2005-11-01 Canon Kabushiki Kaisha Manufacturing methods for electron source and image forming apparatus
US6992428B2 (en) 2001-12-25 2006-01-31 Canon Kabushiki Kaisha Electron emitting device, electron source and image display device and methods of manufacturing these devices
US6910935B2 (en) 2002-02-28 2005-06-28 Canon Kabushiki Kaisha Methods and manufacturing electron-emitting device, electron source, and image-forming apparatus
US6910936B2 (en) 2002-02-28 2005-06-28 Canon Kabushiki Kaisha Method of transforming polymer film into carbon film in electron-emitting device
US7077716B2 (en) 2002-02-28 2006-07-18 Canon Kabushiki Kaisha Methods of manufacturing electron-emitting device, electron source, and image display apparatus
US6896571B2 (en) 2002-02-28 2005-05-24 Canon Kabushiki Kaisha Methods of manufacturing electron-emitting device, electron source, and image display apparatus
US6817915B2 (en) 2002-02-28 2004-11-16 Canon Kabushiki Kaisha Method of transforming polymer films into carbon films
US7067236B2 (en) 2002-07-19 2006-06-27 Canon Kabushiki Kaisha Method of manufacturing member pattern, method of manufacturing wiring structure, method of manufacturing electron source, and method of manufacturing image display device
CN100372041C (en) * 2002-07-19 2008-02-27 佳能株式会社 Method for manufacturing component figure, distributing structure, electronic source and image display device
US7264530B2 (en) 2004-02-24 2007-09-04 Canon Kabushiki Kaisha Method of driving electron-emitting device, electron source, and image-forming apparatus
KR100721872B1 (en) * 2004-04-23 2007-05-25 캐논 가부시끼가이샤 Electron-emitting device, electron source, image display apparatus, and their manufacturing method

Also Published As

Publication number Publication date
JP2903295B2 (en) 1999-06-07

Similar Documents

Publication Publication Date Title
JP2903295B2 (en) Electron emitting element, electron source and image forming apparatus using the same, and methods of manufacturing them
KR100220359B1 (en) Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
JP3062990B2 (en) Electron emitting device, method of manufacturing electron source and image forming apparatus using the same, and device for activating electron emitting device
JP2967334B2 (en) Method of manufacturing electron-emitting device, and method of manufacturing electron source and image forming apparatus using the same
KR100188979B1 (en) Electron beam apparatus and method of driving the same
US6522054B2 (en) Electron-emitting device, electron source and image forming apparatus
JPH08212909A (en) Electron source and image forming apparatus and activation method therefor
EP0901144B1 (en) Electron-emitting device, electron source and image-forming apparatus
JP3416337B2 (en) Electron emitting element, method of manufacturing the electron emitting element, electron source having the electron emitting element, image forming apparatus having the electron source, and method of manufacturing the image forming apparatus
JP3559689B2 (en) Electron emitting element, electron source, image forming apparatus, and method of manufacturing them
JP3320363B2 (en) Electron emitting device, electron source, image forming apparatus, and method of manufacturing electron emitting device
JP3408065B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
AU728397B2 (en) Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
JP3217946B2 (en) Material for forming electron-emitting portion, and method for manufacturing electron-emitting device, electron source, display device, and image forming apparatus using the material
JP2000251620A (en) Electron emitting element, electron source, image forming device using the same, and manufacture thereof
JP3091965B2 (en) Method of manufacturing electron source and image forming apparatus
JP2000021292A (en) Electron emission element electron source image forming device, and manufacture of them
JPH09223459A (en) Electron emitting element, electron source, and manufacture of image forming device
JPH09115431A (en) Substrate having uneven surface, and electron emitting element, electron source and display pannel using same
JPH09245624A (en) Manufacture of electron emitting element, electron source, display element and image forming device
JPH09330652A (en) Manufacture of electron emitting element, electron emitting element, and image forming device
JP2000243248A (en) Electron emission element, electron source, image forming device and manufacture of the same
JPH09298031A (en) Electron emitting element, electron source, image forming device, and manufacture of electron emitting element
JP2000173452A (en) Electron emitting element, electron source, and manufacture for image forming device
JPH09265898A (en) Electron emitter, electron source, image forming device, and their manufacture

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990209

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080326

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090326

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110326

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120326

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 14