JPH0831987B2 - Character / pattern memory playback device - Google Patents

Character / pattern memory playback device

Info

Publication number
JPH0831987B2
JPH0831987B2 JP1085039A JP8503989A JPH0831987B2 JP H0831987 B2 JPH0831987 B2 JP H0831987B2 JP 1085039 A JP1085039 A JP 1085039A JP 8503989 A JP8503989 A JP 8503989A JP H0831987 B2 JPH0831987 B2 JP H0831987B2
Authority
JP
Japan
Prior art keywords
signal
character
memory
video signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1085039A
Other languages
Japanese (ja)
Other versions
JPH02264577A (en
Inventor
好宏 西田
恵爾 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1085039A priority Critical patent/JPH0831987B2/en
Publication of JPH02264577A publication Critical patent/JPH02264577A/en
Publication of JPH0831987B2 publication Critical patent/JPH0831987B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、タイトル文字あるいは図形等の画像パター
ン等を記憶し、他の映像に重ねて出力することの出来る
文字・パターン記憶装置に関するものである。
TECHNICAL FIELD The present invention relates to a character / pattern storage device capable of storing an image pattern such as a title character or a graphic, and outputting the image pattern superimposed on another image. is there.

〈従来の技術〉 近年、家庭用VTRの普及にともない家庭用ビデオカメ
ラの需要が増加し、家庭用ビデオカメラの多機能化及び
編集機能等に対する要求が高まつてきた。
<Prior Art> In recent years, with the spread of home VTRs, the demand for home video cameras has increased, and demands for multifunctional and editing functions of home video cameras have increased.

これらの機能の中で、タイトル等の挿入を行うインポ
ーズ及びテロツパ等は特に要求の多い機能の一つであ
る。
Among these functions, the impose for inserting a title and the like and the terrors are one of the most requested functions.

以下、従来のタイトル等の挿入を行うテロツプ装置に
ついて、第4図を用いて説明する。第4図において、
(1)はビデオ信号入力端子、(2)は文字・パターン
情報を抽出する検出回路、(3)はビデオ信号入力から
同期信号を分離する同期分離回路、(4)はシリアルパ
ラレル変換回路、(5)はパラレルシリアル変換回路、
(6)はメモリ、(7)は基準クロツクの発振回路、
(8)(9)はそれぞれメモリ(6)のアドレスを指令
する垂直カウンタ、水平カウンタ、(11)はコントロー
ラ、(12)はスイツチ等のユーザーの指令信号、(13)
は文字・パターン情報を他のビデオ信号と重畳するため
の文字重畳回路、(14)はビデオ信号出力端子である。
A conventional telop device for inserting a title or the like will be described below with reference to FIG. In FIG.
(1) is a video signal input terminal, (2) is a detection circuit that extracts character / pattern information, (3) is a synchronization separation circuit that separates a synchronization signal from a video signal input, (4) is a serial-parallel conversion circuit, 5) is a parallel-serial conversion circuit,
(6) is a memory, (7) is a reference clock oscillation circuit,
(8) and (9) are a vertical counter and a horizontal counter for instructing the address of the memory (6), (11) is a controller, (12) is a command signal of a user such as a switch, and (13).
Is a character superimposing circuit for superimposing character / pattern information on another video signal, and (14) is a video signal output terminal.

まず、文字・パターン信号の主な流れを説明する。ビ
デオ信号入力端子(1)により入力されたビデオ信号
は、同期分離回路(3)により同期信号が作成されると
同時に、検出回路(2)により二値化されデジタル信号
となる。このデジタル信号は、シリアルパラレル変換回
路(4)により8ビツト等のデジタル信号となりメモリ
(6)に記憶される。またメモリ(6)に記憶された文
字・パターン等の情報である8ビツト等のデジタル信号
は、パラレルシリアル変換回路(5)によりシリアルデ
ジタル信号となり文字重畳回路(13)により本来のビデ
オ信号に重畳された形でビデオ出力端子(14)に出力さ
れる。
First, the main flow of the character / pattern signal will be described. The video signal input from the video signal input terminal (1) is converted into a digital signal by the detection circuit (2) at the same time that a synchronization signal is generated by the synchronization separation circuit (3). This digital signal becomes a digital signal of 8 bits or the like by the serial / parallel conversion circuit (4) and is stored in the memory (6). A digital signal of 8 bits or the like, which is information such as characters and patterns stored in the memory (6), becomes a serial digital signal by the parallel-serial conversion circuit (5) and is superimposed on the original video signal by the character superposition circuit (13). Output to the video output terminal (14).

以上のような動作を実現するため、本回路の発振回路
(7)で基準クロツクを作成し、この基準クロツクをシ
リアルパラレル変換回路(4)及びパラレルシリアル変
換回路(5)に供給し変換タイミングを与える。また、
このクロツクはメモリ(6)の下位ビツトのアドレス指
定カウンタである水平カウンタ(9)に供給され、メモ
リ(6)のアドレス指定を行う。水平カウンタ(9)の
桁上げ信号は、メモリ(6)の上位ビツトのアドレス指
定カウンタである垂直カウンタ(8)に供給されメモリ
(6)のアドレス指定を行う。また、コントローラ(1
1)は、スイツチ等の指令信号(12)により文字・パタ
ーンの書き込みまたは読み込みかを指定される。これに
よりコントローラ(11)は、メモリ(6)、シリアルパ
ラレル変換回路(4)、パラレルシリアル変換回路
(5)、水平カウンタ(9)、垂直カウンタ(8)、発
振回路(7)を動作または非動作状態にする。コントロ
ーラ(11)は、同期分離回路(3)により供給された同
期信号を基準にして、1フイールドの始点で水平カウン
タ(9)、垂直カウンタ(8)のリセツトを行い、画面
内のパターン、文字等の位置とメモリ(6)のアドレス
との相関をとる。
In order to realize the above operation, a reference clock is created by the oscillation circuit (7) of this circuit, and this reference clock is supplied to the serial-parallel conversion circuit (4) and the parallel-serial conversion circuit (5) to convert the conversion timing. give. Also,
This clock is supplied to a horizontal counter (9) which is an addressing counter of a lower bit of the memory (6) and addresses the memory (6). The carry signal of the horizontal counter (9) is supplied to the vertical counter (8), which is the upper bit addressing counter of the memory (6), to address the memory (6). Also, the controller (1
In 1), writing or reading of characters / patterns is designated by a command signal (12) such as a switch. As a result, the controller (11) operates or does not operate the memory (6), the serial-parallel conversion circuit (4), the parallel-serial conversion circuit (5), the horizontal counter (9), the vertical counter (8), and the oscillation circuit (7). Activate. The controller (11) resets the horizontal counter (9) and the vertical counter (8) at the start point of one field with the sync signal supplied by the sync separation circuit (3) as a reference, and patterns and characters on the screen are displayed. Correlation is made between the positions such as and the address of the memory (6).

〈発明が解決しようとする課題〉 以上、従来の文字・パターン記憶再生装置について述
べたが、従来の文字・パターン記憶再生装置では、映画
やテレビ放送で行つているような文字・パターン情報を
スクロールすることが出来なかつた。
<Problems to be Solved by the Invention> The conventional character / pattern storage / reproduction device has been described above. However, in the conventional character / pattern storage / reproduction device, scrolling of character / pattern information as in a movie or television broadcast is performed. I couldn't do it.

本発明の目的は、家庭用ビデオカメラやVTRにおい
て、映画やテレビ放送で行つているような文字・パター
ン情報をスクロールすることが出来、なおかつ任意の位
置でスクロールのスタート・ストツプが出来るような文
字・パターン記憶再生装置を提供することにある。
An object of the present invention is to use a home video camera or VTR to scroll characters / pattern information as in a movie or TV broadcast, and to start / stop scrolling at any position. -To provide a pattern memory reproducing device.

〈課題を解決するための手段〉 この発明に係る文字・パターン記憶再生装置は、ビデ
オ信号に重畳された文字・パターン情報を二値化する検
出回路、この二値化された信号をパラレルデジタル信号
に変換するシリアルパラレル変換回路、このパラレルデ
ジタル信号を記憶するメモリ、このメモリから読み出し
たデータをシリアルデジタル信号に変換するパラレルシ
リアル変換回路、このシリアルデジタル信号を他のビデ
オ信号に加算重畳してビデオ信号出力として出力する文
字重畳回路、ビデオ信号に同期してメモリの読み出しア
ドレスを書き込み時のアドレスにオフセットを与えて指
令すると共にオフセットアドレスのアップダウンを任意
の値でスタートおよびストップできるよう構成されたオ
フセットアドレス指定回路、読み出すアドレスに従って
作成される読み出しマスキング信号により記憶情報以外
のデータを読み出さないようにするマスキング手段を備
え、上記メモリに記憶された記憶情報をスクロールさせ
ながらビデオ信号に重畳して出力し、重畳させるビデオ
信号上の任意の位置で記憶情報のスクロールをスタート
およびストップさせると共に、上記マスキング手段によ
って記憶情報以外のデータを読み出さないよう構成した
ものである。
<Means for Solving the Problems> A character / pattern storage / reproduction device according to the present invention is a detection circuit for binarizing character / pattern information superimposed on a video signal, and a parallel digital signal for the binarized signal. A serial-parallel conversion circuit for converting into a parallel digital signal, a memory for storing this parallel digital signal, a parallel-to-serial conversion circuit for converting the data read from this memory into a serial digital signal, and a video in which this serial digital signal is added and superimposed on another video signal. A character superimposing circuit that outputs as a signal output, configured to give a command to the memory read address in synchronization with the video signal by giving an offset to the address at the time of writing and to start and stop the offset address up and down at any value. Offset addressing circuit, read address A video signal which is provided with masking means for preventing data other than stored information from being read by a read masking signal created in accordance with The scrolling of the stored information is started and stopped at an arbitrary position above, and the masking means does not read data other than the stored information.

〈作用〉 メモリに書き込みを行つたタイミングと異なるタイミ
ングでメモリから読み出しを行うことによつて、文字・
パターン情報を書き込み位置と異なる位置に読み出すこ
とができる。メモリに対する書き込みと読み出しのタイ
ミングの差を、ビデオ信号に同期させて一定間隔で変化
させることにより、文字・パターン情報の移動がスムー
ズに行えスクロールすることが出来る。
<Operation> By reading from the memory at a timing different from the timing when writing to the memory,
The pattern information can be read at a position different from the writing position. By changing the difference between the timing of writing to the memory and the timing of reading from the memory at a constant interval in synchronization with the video signal, the character / pattern information can be smoothly moved and scrolled.

〈発明の実施例〉 以下、本発明の実施例を図面を用いて説明する。<Examples of the Invention> Examples of the present invention will be described below with reference to the drawings.

第1図は、本発明による文字・パターン記憶再生装置
の一実施例を示すブロツク図である。第1図において、
(1)はビデオ信号入力端子、(2)は文字・パターン
情報を抽出する検出回路、(3)はビデオ信号入力から
同期信号を分離する同期分離回路、(4)はシリアルパ
ラレル変換回路、(5)はパラレルシリアル変換回路、
(6)はメモリ、(7)は基準クロツクの発振回路、
(8)(9)はそれぞれメモリ(6)のアドレスを指令
する垂直カウンタ、水平カウンタ、(12)はスイツチ等
のユーザーの指令信号、(13)は文字・パターン情報を
他のビデオ信号と重畳するための文字重畳回路、(14)
はビデオ出力端子、(15)は書き込み時からオフセツト
を加算して読み出すためのオフセツトアドレス指定回
路、(16)は記憶した範囲以外のデータを読み出さない
ようにするための読み出しマスキング信号、(10)はパ
ラレルシリアル変換回路(5)から出力される文字・パ
ターン情報であるシリアルデジタル信号を読み出しマス
キング信号(16)によりオンオフするスイツチ回路、
(11)は指令信号(12)及び同期分離回路(3)からの
同期信号を入力し、垂直カウンタ(8)、水平カウンタ
(9)、オフセツトアドレスカウンタ(15)のカウント
及びリセツトのタイミングやメモリ(6)の読み書きを
制御するコントローラであり、これら全体で文字・パタ
ーン記憶再生装置(17)を構成している。
FIG. 1 is a block diagram showing an embodiment of a character / pattern storage / reproduction device according to the present invention. In FIG.
(1) is a video signal input terminal, (2) is a detection circuit that extracts character / pattern information, (3) is a synchronization separation circuit that separates a synchronization signal from a video signal input, (4) is a serial-parallel conversion circuit, 5) is a parallel-serial conversion circuit,
(6) is a memory, (7) is a reference clock oscillation circuit,
(8) and (9) are vertical counters and horizontal counters for instructing the addresses of the memory (6), (12) is a user command signal such as a switch, and (13) is superimposition of character / pattern information on other video signals. Character superposition circuit for, (14)
Is a video output terminal, (15) is an offset addressing circuit for adding and reading offsets from the time of writing, (16) is a read masking signal for preventing data other than the stored range from being read, (10) ) Is a switch circuit which reads out a serial digital signal which is character / pattern information output from the parallel-serial conversion circuit (5) and turns it on and off by a masking signal (16),
(11) inputs the command signal (12) and the sync signal from the sync separation circuit (3), and counts and resets the vertical counter (8), the horizontal counter (9), and the offset address counter (15). This is a controller for controlling reading and writing of the memory (6), and the whole of them constitutes a character / pattern storage / reproduction device (17).

第2図は、本発明の文字・パターン記憶再生装置をビ
デオカメラに利用した時の例で、(18)は被写体、(1
9)は挿入すべきタイトル画、(20)はレンズ、(21)
は撮像素子、(22)は信号処理回路、(23)はモニター
テレビである。
FIG. 2 shows an example in which the character / pattern storage / reproduction device of the present invention is used in a video camera.
9) is the title picture to be inserted, (20) is the lens, (21)
Is an image sensor, (22) is a signal processing circuit, and (23) is a monitor television.

第3図は、タイトル画を記録して、被写体を写した映
像と重ね合わせ、タイトル画を水平にスクロールさせた
時の水平カウンタ、オフセツトアドレスカウンタ、モニ
ターテレビの映像、読み出しマスキング信号の一例を示
す。
FIG. 3 shows an example of a horizontal counter, an offset address counter, a monitor TV image, and a read-out masking signal when a title image is recorded and superposed on a video image of a subject and the title image is horizontally scrolled. Show.

第2図において、あらかじめ挿入するタイトル画(1
9)を撮影し、レンズ(20)を通し、撮像素子(21)に
より映像信号を取り出し、信号処理回路(22)にて映像
信号からビデオ信号を合成し、文字・パターン記憶再生
装置に入力する。
In Fig. 2, the title image (1
9) is photographed, the video signal is taken out by the image sensor (21) through the lens (20), the video signal is synthesized from the video signal by the signal processing circuit (22), and input to the character / pattern storage / reproduction device. .

入力されたビデオ信号は、従来の文字・パターン記憶
再生装置と同様に、同期分離回路(3)により同期信号
が作成されると同時に、検出回路(2)により二値化さ
れデジタル信号となり、このデジタル信号は、シリアル
パラレル変換回路(4)により8ビツト等のデジタル信
号となりメモリ(6)に記憶されるが、コントローラ
(11)は、1水平走査の始点で水平カウンタ(9)、1
垂直走査の始点で垂直カウンタ(8)のリセツトを行う
ものとする。
The input video signal is binarized by the detection circuit (2) into a digital signal at the same time as the sync signal is created by the sync separation circuit (3) as in the conventional character / pattern storage / reproduction device. The digital signal becomes a digital signal of 8 bits or the like by the serial-parallel conversion circuit (4) and is stored in the memory (6), but the controller (11) uses the horizontal counter (9), 1 at the start point of one horizontal scanning,
The vertical counter (8) is reset at the start point of vertical scanning.

タイトル画(19)の記憶が終わると、被写体(18)を
撮影し、そのビデオ信号を文字・パターン記憶再生装置
(17)に入力する。被写体のビデオ信号が入力される
と、同期分離回路(3)により作成された同期信号を基
準にしてコントローラ(11)は、1水平走査の始点で水
平カウンタ(9)、1垂直走査の始点で垂直カウンタ
(8)のリセツトを行い、画面内のパターン、文字等の
位置とメモリ(6)に記憶されているタイトル画(19)
との相関をとる。
When the title image (19) is stored, the subject (18) is photographed and the video signal is input to the character / pattern storage / playback device (17). When the video signal of the subject is input, the controller (11) uses the sync signal generated by the sync separation circuit (3) as a reference to start the horizontal counter (9) at the start point of one horizontal scan and at the start point of one vertical scan. The vertical counter (8) is reset and the position of patterns, characters, etc. on the screen and the title image (19) stored in the memory (6)
Correlate with.

水平カウンタ(9)を256として、水平スクロールさ
せた時の様子を第3図に示す。オフセツトアドレス指定
回路(15)は垂直走査(V同期信号)に同期して指定さ
れ、水平カウンタ(9)は水平走査(H同期信号)の始
点でオフセツトアドレスをプリセツトし、基準クロツク
をカウントする。第3図の(a)の状態ではオフセツト
が0であり、水平カウンタ(9)のアドレスがそのまま
メモリ(6)の読みだしアドレスとなる。そのため、読
み出しマスキング信号(16)は出力せず、モニターテレ
ビ(23)の映像はスクロールしない状態(基準位置)に
テロツプが表示される。第3図の(b)はオフセツトが
128の時であり、水平走査の始点で128をプリセツトし、
それに水平カウンタ(9)のカウントアツプ分を加算し
たアドレスでメモリ(6)の読み出しを行う。そして、
読み出しアドレスが256以上のところを読み出しマスキ
ング信号(16)を出力し、モニターテレビ(23)の映像
は半分だけ左にスクロールしている状態となる。オフセ
ツトアドレス指定回路(15)のカウントのスタート及び
ストツプでスクロールのスタート及びストツプがコント
ロール出来、同じくカウンタのアツプまたはダウンによ
りスクロールの方向がコントロール出来る。
FIG. 3 shows a state in which the horizontal counter (9) is set to 256 and horizontal scrolling is performed. The offset address designating circuit (15) is designated in synchronization with the vertical scanning (V sync signal), and the horizontal counter (9) presets the offset address at the start point of the horizontal scanning (H sync signal) and counts the reference clock. To do. In the state of FIG. 3A, the offset is 0, and the address of the horizontal counter (9) becomes the read address of the memory (6) as it is. Therefore, the read masking signal (16) is not output, and the telop is displayed in a state (reference position) in which the image of the monitor television (23) is not scrolled. In Fig. 3 (b), the offset is
When it is 128, 128 is preset at the starting point of horizontal scanning,
The memory (6) is read at the address obtained by adding the count-up of the horizontal counter (9). And
When the read address is 256 or more, the read masking signal (16) is output, and the image on the monitor TV (23) is scrolled to the left by half. The start and stop of counting can be controlled by the count start and stop of the offset addressing circuit (15), and the scroll direction can also be controlled by up and down of the counter.

以上、ビデオカメラについて説明したが、カメラ一体
型VTRにおいても同様に考えられる。この時は、作成し
た文字・パターンをテープに記録したり、テープから再
生したビデオ信号を文字・パターン記憶再生装置に入力
することにより、より充実した編集機能が実現できる。
The video camera has been described above, but the same applies to a camera-integrated VTR. In this case, a more complete editing function can be realized by recording the created character / pattern on a tape or inputting a video signal reproduced from the tape to a character / pattern storage / reproduction device.

〈発明の効果〉 以上のように、本発明によれば、記憶した任意の文字
・図形等を読み出し、通常の映像信号に重ねて映出し、
ビデオカメラ撮影及びビデオ編集に利用する際に、映画
及びテレビ放送で行つているように、タイトル、コメン
ト、イラスト等の情報をスクロールすることが出来、な
おかつ任意の位置でスクロールのスタート・ストツプが
出来る。
<Effects of the Invention> As described above, according to the present invention, any stored character, figure, or the like is read out and displayed on a normal video signal in an overlapping manner.
When using it for video camera shooting and video editing, you can scroll information such as titles, comments, illustrations, etc. as you are doing in movies and TV broadcasting, and you can also start / stop scrolling at any position .

【図面の簡単な説明】[Brief description of drawings]

第1図から第3図は本発明の一実施例を示す図で、第1
図は構成を示すブロツク図、第2図は本発明の文字・パ
ターン記憶再生装置をビデオカメラに応用した図、第3
図は本発明である文字・パターンのスクロールを行つた
ときの様子を示す図である。第4図は従来の一実施例を
示すブロツク図である。 2:検出回路、4:シリアルパラレル変換回路、5:パラレル
シリアル変換回路、6:メモリ、10:スイツチ回路、11:コ
ントローラ、13:文字重畳回路、15:オフセツトアドレス
指定回路、16:読み出しマスキング信号 なお、図中、同一符号は同一、または相当部分を示す。
1 to 3 are views showing an embodiment of the present invention.
FIG. 3 is a block diagram showing the configuration, FIG. 2 is a diagram in which the character / pattern storage / reproduction device of the present invention is applied to a video camera, and FIG.
The figure is a diagram showing a state when scrolling of characters and patterns according to the present invention is performed. FIG. 4 is a block diagram showing a conventional embodiment. 2: Detection circuit, 4: Serial-parallel conversion circuit, 5: Parallel-serial conversion circuit, 6: Memory, 10: Switch circuit, 11: Controller, 13: Character superposition circuit, 15: Offset address designation circuit, 16: Read masking Signals In the drawings, the same reference numerals indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】ビデオ信号に重畳された文字・パターン情
報を二値化する検出回路、この二値化された信号をパラ
レルデジタル信号に変換するシリアルパラレル変換回
路、 このパラレルデジタル信号を記憶するメモリ、 このメモリから読み出したデータをシリアルデジタル信
号に変換するパラレルシリアル変換回路、 このシリアルデジタル信号を他のビデオ信号に加算重畳
してビデオ信号出力として出力する文字重畳回路、 ビデオ信号に同期してメモリの読み出しアドレスを書き
込み時のアドレスにオフセットを与えて指令すると共に
オフセットアドレスのアップダウンを任意の値でスター
トおよびストップできるよう構成されたオフセットアド
レス指定回路、 読み出すアドレスに従って作成される読み出しマスキン
グ信号により記憶情報以外のデータを読み出さないよう
にするマスキング手段を備え、 上記メモリに記憶された記憶情報をスクロールさせなが
らビデオ信号に重畳して出力し、重畳させるビデオ信号
上の任意の位置で記憶情報のスクロールをスタートおよ
びストップさせると共に、上記マスキング手段によって
記憶情報以外のデータを読み出さないよう構成したこと
を特徴とする文字・パターン記憶再生装置。
1. A detection circuit for binarizing character / pattern information superimposed on a video signal, a serial / parallel conversion circuit for converting the binarized signal into a parallel digital signal, and a memory for storing the parallel digital signal. , A parallel-to-serial conversion circuit that converts the data read from this memory into a serial digital signal, a character superimposing circuit that adds and superimposes this serial digital signal on another video signal and outputs it as a video signal output, a memory that synchronizes with the video signal Offset addressing circuit configured to give the read address of the offset to the address at the time of writing and to start and stop the offset address up and down at any value, stored by the read masking signal created according to the read address information Equipped with a masking means for preventing reading of external data, the stored information stored in the memory is scrolled while being superimposed and output on a video signal, and the stored information can be scrolled at an arbitrary position on the superimposed video signal. A character / pattern storage / reproduction device configured to start and stop and not to read data other than stored information by the masking means.
JP1085039A 1989-04-03 1989-04-03 Character / pattern memory playback device Expired - Fee Related JPH0831987B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1085039A JPH0831987B2 (en) 1989-04-03 1989-04-03 Character / pattern memory playback device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1085039A JPH0831987B2 (en) 1989-04-03 1989-04-03 Character / pattern memory playback device

Publications (2)

Publication Number Publication Date
JPH02264577A JPH02264577A (en) 1990-10-29
JPH0831987B2 true JPH0831987B2 (en) 1996-03-27

Family

ID=13847549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1085039A Expired - Fee Related JPH0831987B2 (en) 1989-04-03 1989-04-03 Character / pattern memory playback device

Country Status (1)

Country Link
JP (1) JPH0831987B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100234395B1 (en) * 1996-11-13 1999-12-15 윤종용 Apparatus and method thereof for performing a variety of OSD functions

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS555572A (en) * 1978-06-29 1980-01-16 Matsushita Electric Ind Co Ltd Pattern information receiver
JPS61149480U (en) * 1985-03-06 1986-09-16

Also Published As

Publication number Publication date
JPH02264577A (en) 1990-10-29

Similar Documents

Publication Publication Date Title
JP2653118B2 (en) Camera-integrated video recorder
US5239419A (en) Editing system for combined camera and video tape recorder
US5617147A (en) Transmission system for an aspect-area-ratio position ID signal
US5392069A (en) Image processing apparatus which can process a plurality of kinds of images having different aspect ratios
US5155600A (en) Video disk playback apparatus
JPH0831987B2 (en) Character / pattern memory playback device
JP3158735B2 (en) Image signal recording device
JP2595088B2 (en) Character / pattern storage and playback device
JP3509114B2 (en) Panorama image creation method and apparatus
US5084766A (en) Video signal reproducing apparatus having page rolling prevention
JP3158549B2 (en) Still image recording and playback device
JPH02260981A (en) Character/pattern storing/reproducing device
JP2639976B2 (en) Magnetic recording / reproducing device
JPH0767149B2 (en) Character / pattern memory playback device
JPH02260982A (en) Character/pattern storing reproducing device
JPH05110947A (en) Superimpose confirming circuit for magnetic recording and reproducing device
JP2943546B2 (en) Image storage circuit and video processing device using the same
JPH04326261A (en) Image pickup device
JPH0654965B2 (en) Video editing system
JPH0575916A (en) Video camera
JPH042288A (en) Recording and reproducing device
JPH0479680A (en) Magnetic picture recording and reproducing device
JPH01273488A (en) Camera incorporated type video tape recorder
JPH01318362A (en) Video memory device
JPH06181565A (en) Video signal recording and reproducing device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees