JPH08272753A - 二重化構成をもつシステム制御装置 - Google Patents

二重化構成をもつシステム制御装置

Info

Publication number
JPH08272753A
JPH08272753A JP7072828A JP7282895A JPH08272753A JP H08272753 A JPH08272753 A JP H08272753A JP 7072828 A JP7072828 A JP 7072828A JP 7282895 A JP7282895 A JP 7282895A JP H08272753 A JPH08272753 A JP H08272753A
Authority
JP
Japan
Prior art keywords
control device
slave
master
processing
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7072828A
Other languages
English (en)
Other versions
JP3611894B2 (ja
Inventor
Hiroshi Yakushiji
浩 薬師寺
Tomoko Osaki
智子 大▲崎▼
Reiko Sato
玲子 佐藤
Masato Iwawaki
正人 岩脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP07282895A priority Critical patent/JP3611894B2/ja
Priority to US08/588,006 priority patent/US5870301A/en
Publication of JPH08272753A publication Critical patent/JPH08272753A/ja
Application granted granted Critical
Publication of JP3611894B2 publication Critical patent/JP3611894B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023Failover techniques
    • G06F11/2028Failover techniques eliminating a faulty processor or activating a spare
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • G06F11/0754Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1629Error detection by comparing the output of redundant processing systems
    • G06F11/1637Error detection by comparing the output of redundant processing systems using additional compare functionality in one or some but not all of the redundant processing components
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1675Temporal synchronisation or re-synchronisation of redundant processing components
    • G06F11/1687Temporal synchronisation or re-synchronisation of redundant processing components at event level, e.g. by interrupt or result of polling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1629Error detection by comparing the output of redundant processing systems
    • G06F11/165Error detection by comparing the output of redundant processing systems with continued operation after detection of the error
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1658Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2038Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】 【目的】計算機システムの制御、状態監視、保守等を同
時に並列的に動作される2台の装置間で情報の等価性を
保証し、情報が食い違った場合にも適切に対応できる。 【構成】マスタ制御装置10における更新情報のスレー
ブ制御装置12への転送と、スレーブ制御装置12との
間の定期的な等価性のチェックにより、計算機システム
の制御、状態、保守をオンラインで行っている2台の装
置10,12の内部情報の食い違をなくし、等価性を保
証する。マスタ制御装置10で一定時間以上、情報の食
い違いを認識した場合は、スレーブ制御装置12をホル
トさせ、マスタ制御装置10の情報を有効とする。マス
タ制御装置10の異常については自分自身でホルトし、
このときスレーブ制御装置12がマスタ状態を遷移して
処理を引き継ぐ。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、高信頼性の計算機シス
テムの制御、状態監視、及び保守をオンラインで行うシ
ステム制御装置に関し、特に二重化構成によりシステム
制御装置の停止で計算機システムの停止を引き起さない
ようにした二重化構成をもつシステム制御装置に関す
る。
【0002】
【発明が解決しようとする課題】従来、大型の計算機シ
ステムにあっては、計算機システムの電源、構成機器の
起動停止の制御、状態監視、更には保守をオンラインで
行うためのシステム制御装置が設けられている。また近
年にあっては、計算機機能を並列多重化してシステム停
止を回避できる高信頼性の計算機システムの開発が進め
られている。このような高信頼性の計算機システムに使
用するシステム制御装置についても、システム制御装置
の停止によって計算機システムの停止を引き起こさない
ため、システム制御装置を二重化構成とすることが考え
られている。
【0003】従来のシステム制御装置の二重化構成は、
一方のシステム制御装置を常用装置として動作させ、他
方のシステム制御装置を予備装置として待機させてお
き、常用装置に異常が起きた場合、予備装置に切り替え
て処理を引き継ぐようにしている。
【0004】
【発明が解決しようとする課題】しかしながら、このよ
うな常用装置と予備装置によって二重化されたシステム
制御装置にあっては、常用装置に異常が起きた場合、予
備装置を起動するためには異常を起した常用装置が保持
している計算機システムの制御、状態監視及び保守に関
する各種の情報をそのまま引き継がなければならず、常
用装置が異常停止した後では各種の情報の引き渡しが保
証できず、結局は計算機システムを一旦停止し、予備装
置を使用して最初から計算機システムを立ち上げなけれ
ばならない。
【0005】このような問題を解決する方法として、2
台のシステム制御装置を並列に動作させて全く同じ処理
を行わせる二重化構成の方法がある。この場合、一方の
システム制御装置が停止しても、他方のシステム制御装
置が正常に動作しているため、計算機システムの停止を
引き起こすことはない。しかしながら、同時に並列動作
している2台のシステム制御装置で、計算機システムの
制御、状態監視、及び保守に関する情報に食い違いが出
た場合、どちらの情報を元に計算機システムの制御、状
態監視、保守等を行って良いか判らなくなる。この場合
には、それまで主にどちらの装置の情報で動いていたか
を判断し、正しいと思われる情報を採用することも考え
られるが、正しいか否かは五分五分であり、これでは二
重化構成による信頼性は十分に保証できない問題があ
る。
【0006】本発明は、このような問題点に鑑みてなさ
れたもので、同時に並列的に動作される2台の装置間で
の情報の等価性を保証すると共に情報が食い違った場合
にも適切に対応でる信頼性の高い二重化構成をもつシス
テム制御装置を提供することを目的とする。
【0007】
【課題を解決するための手段】図1は本発明の原理図で
ある。まず本発明は、図1(A)のように、計算機シス
テム14に対し2台のシステム制御装置10,12をう
もける。システム制御装置10は、マスタ制御装置10
となり、計算機システム14の制御、状態監視、及び保
守を司る、システム制御装置12はスレーブ制御装置と
なり、マスタ制御装置10と並行して動作し、マスタ制
御装置10との情報の等価性を保ちながら待機系として
動作する。
【0008】マスタ制御装置10とスレーブ制御装置1
2の間は情報の等価性の維持に使用する第1バス20を
介して接続される。またマスタ制御装置10とスレーブ
制御装置12の各々は、専用のバス16,18を介して
計算機システム14と個別に接続される。マスタ制御装
置10及びスレーブ制御装置12として動作するシステ
ム制御装置の各々は、装置の動作状態を決める状態遷移
処理部を備える。この状態遷移処理部は、図1(B)の
ように、少なくともイニシャライズ、マスタ、スレー
ブ、及びホルトの各状態を持つ。まず電源投入直後のイ
ニシャライズ状態でマスタ実装位置を認識した場合にマ
スタ状態へ遷移する。また電源投入直後のイニシャライ
ズ状態でスレーブ実装位置を認識した場合には、他の装
置のマスタ状態への遷移を確認した後にスレーブ状態へ
遷移する。
【0009】更に、状態遷移処理部は、自己の異常を認
識した際には自分自身をホルト状態に遷移し、他の装置
の異常を認識した場合にはホルトを指示して他の装置を
ホルト状態に遷移させ、更にホルト指示を行った他の装
置がマスタ装置であった場合は、自分自身をマスタ状態
に遷移させる。マスタ制御装置10及びスレーブ制御装
置12として動作するシステム制御装置の各々には、更
に、情報の等価性を保証するための情報送受信部が設け
られる。この情報送受信部は、状態遷移処理部によりス
レーブ状態に遷移した際に、マスタ状態に遷移している
他の装置に等価性を保証する情報の転送を要求し、一
方、マスタ状態に遷移した際には、他の装置からの等価
性を保つ情報の転送要求に応じて該当する情報を転送す
る。
【0010】また各装置には、更新情報転送部が設けら
れ、状態遷移処理部によりマスタ状態に遷移した後に、
等価性を保証する情報の更新を認識した場合、スレーブ
状態に遷移している他の装置に更新情報を転送する。更
に各装置には、等価性チェック部が設けられ、状態遷移
処理部によりマスタ状態に遷移した場合、一定時間毎に
スレーブ状態に遷移している他の装置と自己の情報とを
比較して等価性を定期的にチェックする。このとき、比
較した情報が一定時間以上異なる場合には、スレーブ状
態に遷移している他の装置にホルトを指示してホルトさ
せる。
【0011】また本発明のマスタ制御装置10及びスレ
ーブ制御装置12の各々は、計算機システムからのオペ
レーション指令を受けた際に、要求されたオペレーショ
ンに対応する処理を実行するオペレーション処理部を備
える。計算機システム14からマスタ制御装置10にオ
ペレーション指令を発行した場合、オペレーション指令
を受信したマスタ制御装置10は、自己のオペレーショ
ン処理部およびスレーブ制御装置12のオペレーション
処理部を起動し、次に自己のオペレーション処理の実行
を開始すると同時にスレーブ制御装置12にオペレーシ
ョン指令のパラメータデータを送信してオペレーション
処理の開始を指示して処理の二重化を行う。
【0012】また計算機システム14からスレーブ制御
装置12にオペレーション指令を発行した場合、オペレ
ーション指令を受信したスレーブ制御装置12は、自己
のオペレーション処理部およびマスタ制御装置10のオ
ペレーション処理部を起動し、次にマスタ制御装置10
にオペレーション指令のパラメータデータを送信する。
マスタ制御装置10はパラメータデータの受信終了後に
自己のオペレーション処理を開始すると同時にスレーブ
制御装置12にオペレーション処理の開始を指示して処
理の二重化を行う。
【0013】マスタ制御装置10はオペレーション指令
を格納するキュー15を有する。マスタ制御装置10の
オペレーション処理部は、計算機システム14から直接
に又はスレーブ制御装置12を経由してオペレーション
指令を受けた際に、キュー15に格納した後にパラメー
タデータのスレーブ制御装置12との間の転送を行い、
転送終了後にキュー15を参照して受信したオペレーシ
ョン指令が先頭にキューイングされている場合に、自己
のオペレーション処理を開始すると同時にスレーブ制御
装置12にオペレーション処理の開始を指示する。
【0014】マスタ制御装置10およびスレーブ制御装
置12で受信したオペレーションを実行した場合、スレ
ーブ制御装置12はオペレーションの実行を終了すると
マスタ制御装置10にオペレーションの完了を通知す
る。マスタ制御装置10は自己のオペレーションが終了
し且つスレーブ制御装置12からオペレーションの完了
通知を受信した際に、両装置のオペレーションの実行完
了を認識してキュー15をクリアし、更に計算機システ
ム14にオペレーションの処理完了を通知する。
【0015】マスタ制御装置10は、受信したオペレー
ション指令をキュー15に格納する際に、現在、同じオ
ペレーションが実行中か否か判断し、同じオペレーショ
ンを実行中であれば、オペレーションの二重発行と判断
して受信したオペレーションを実行せずに計算機システ
ム14に二重発行を通知する。電源、機器状態等の状態
監視に基づき計算機システム14に通知すべき事象が発
生した場合、マスタ制御装置10及びスレーブ制御装置
12の両方で発生事象に対する処理を行う。スレーブ制
御装置12は処理が終了したらマスタ制御装置10に事
象の発生を通知し、マスタ制御装置10は自己の処理が
終了し且つスレーブ制御装置12からの事象の発生通知
を受信した際に、両装置10,12で発生事象に対する
処理が終了したと認識して計算機システム14に事象の
発生を通知する。
【0016】マスタ制御装置10は自己のオペレーショ
ン処理を終了した際に、スレーブ制御装置12からのオ
ペレーション処理の終了通知を受け取ってない場合は、
タイマを起動して時間を監視する。一定の時間を過ぎて
もスレーブ制御装置12から処理の終了通知がない場
合、スレーブ制御装置12の異常と判断してホルト指示
によりホルトさせ、マスタ制御装置10で自己の処理を
正常終了と見做してキュー15に格納されたオペレーシ
ョンをクリアし、更に計算機システム14に処理の終了
を通知する。
【0017】事象発生の処理についても同様に、マスタ
制御装置10は自己の処理を終了した際に、スレーブ制
御装置12からの事象発生の通知を受け取ってない場合
はタイマを起動して時間を監視し、一定の時間を過ぎて
もスレーブ制御装置12から処理の事象の発生通知がな
い場合、スレーブ制御装置12の異常と判断してホルト
指示によりホルトさせ、マスタ制御装置10で自己の処
理を正常と見做して計算機システム14に事象の発生を
通知する。
【0018】またマスタ制御装置10は自己のオペレー
ション処理を終了し、且つスレーブ制御装置12からの
オペレーション処理の終了通知を受け取った際に、両者
の処理情報を比較し、不一致の場合にスレーブ制御装置
12の異常と判断してホルト指示によりホルトさせ、マ
スタ制御装置10で自己の処理を正常終了と見做してキ
ュー15に格納されたオペレーションをクリアし、更に
計算機システム14に処理の終了を通知する。
【0019】また事象の発生処理についても同様に、マ
スタ制御装置10は自己の処理を終了し、且つスレーブ
制御装置12からの事象発生の通知を受け取った際に、
両者の事象発生通知を比較し、不一致の場合にスレーブ
制御装置12の異常と判断してホルト指示によりホルト
させ、マスタ制御装置10で自己の処理を正常と見做し
て計算機システム14に事象の発生を通知する。
【0020】スレーブ制御装置12からマスタ制御装置
10へオペレーション指令に伴うパラメータデータの転
送中に異常を検出した場合、スレーブ制御装置12は自
分自身をホルトし、マスタ制御装置14はキューに格納
したオペレーションを破棄して終了させる。マスタ制御
装置10はオペレーション処理を実行中に、同時にオペ
レーション処理を実行しているスレーブ制御装置12が
状態異常となり、ホルト状態に移行したことを認識した
場合、自己の処理を正常終了と見做してキュー15に格
納されたオペレーションをクリアし、更に計算機システ
ム14に処理の終了を通知する。
【0021】マスタ制御装置10は発生事象の処理中
に、同時に発生事象の処理を実行しているスレーブ制御
装置12が状態異常となり、ホルト状態に移行したこと
を認識した場合、自己の処理を正常と見做して計算機シ
ステム14に事象の発生を通知する。更に、スレーブ制
御装置12が処理の実行中に、マスタ制御装置10が状
態異常となり、ホルト状態に移行したことを検出した場
合、現在実行中の処理を破棄した後、自身の状態をスレ
ーブ状態からマスタ状態に遷移させる。
【0022】
【作用】このような本発明の二重化構成をもつシステム
制御装置は、マスタ制御装置における更新情報のスレー
ブ制御装置への転送と、スレーブ制御装置との間の定期
的な等価性のチェックにより、計算機システムの制御、
状態、保守をオンラインで行っている2台の装置の内部
情報の食い違いをなくし、等価性を保証することができ
る。
【0023】また、マスタ制御装置で一定時間以上、情
報が食い違いを認識した場合は、スレーブ制御装置をホ
ルトさせ、マスタ制御装置の情報を有効とする。マスタ
制御装置の異常については自分自身でホルトし、このと
きスレーブ制御装置がマスタ制御装置のホルトを認識し
てマスタ制御装置に状態を遷移して処理を引き継ぐ。こ
の場合、両者の情報の等価性は保証されているため、マ
スタ制御装置のホルトによる引き継ぎは、外部に全く影
響せず、計算機システムの停止を引き起すことはない。
【0024】また本発明では、2台のシステム制御装置
の内のマスタ制御装置を、計算機システムからのオペレ
ーション処理の対象と位置付ける。そして、計算機シス
テムがオペレーションを発行した場合に、マスタ制御装
置とスレーブ制御装置の両方でオペレーションを実行
し、オペレーションの実行が終了したならば、マスタ制
御装置は、スレーブ制御装置の処理終了との同期を取
り、マスタ処理装置の結果を基にオペレーションの実行
結果を判断する。この点は、電源、機器状態等の状態監
視における非同期的な事象の発生の処理についても同様
である。
【0025】このように2台のシステム制御装置でオペ
レーションを実行することにより、2台のシステム制御
装置の内部情報の等価性を実現できる。また、マスタ制
御装置を計算機システムによるオペレーション処理の対
象と位置付けすることで、情報の食い違いが起きても、
マスタ制御装置の情報を有効としてシステムの制御、状
態監視、保守が保証される。
【0026】
【実施例】
<目 次> 1.動作環境と装置構成 2.システム制御装置の機能構成 3.マスタとスレーブの設定および制御 4.オペレーションの実行 5.キューイングを伴うオペレーションの実行 6.状態監視における事象発生処理 7.異常検出処理 1.動作環境と装置構成 図2は本発明の二重化構成をもつシステム制御装置を備
えた計算機システムのブロック図である。図2におい
て、この計算機システムにあっては、筐体11の中にプ
ロセッサモジュール14−1,14−2を設けることで
計算機システムを構成している。計算機システムを構成
するプロセッサモジュール14−1,14−2に対して
は、システム制御モジュール22−1,22−2が設け
られる。
【0027】システム制御モジュール22−1の中にマ
スタ制御装置として動作するシステム制御装置10を設
け、またシステム制御モジュール22−2の中にスレー
ブ制御装置として動作するシステム制御装置12を設け
ている。ここでシステム制御装置10は、マスタとして
動作するためのスロット番号#00に接続され、またシ
ステム制御装置12はスレーブとして動作するためのス
ロット番号#10に接続されている。
【0028】計算機システムを構成するプロセッサモジ
ュール14−1,14−2は、2本のシステムバス16
−1,18−1を介して接続される。システムバス16
−1,18−1にはシステムブリッジ回路部26−1,
26−2が設けられ、他の筐体のシステムバスと接続さ
れている。プロセッサモジュール14−1,14−2の
それぞれには複数のプロセッサが収納され、各プロセッ
サはキャッシュ機構を備えており、モジュール内の複数
のプロセッサでそれぞれ1つの主記憶をもっている。
【0029】システム制御モジュール22−1に設けた
システム制御装置10は、バス16をブリッジ回路部2
4−1に接続し、ブリッジ回路部24−1を介してシス
テムバス16−1に接続している。またシステム制御モ
ジュール22−2のシステム制御装置12も、バス18
によりブリッジ回路部24−2を介してシステムバス1
8−1に接続している。
【0030】このためシステム制御装置10,12は、
それぞれシステムバス16−1,18−1及びバス1
6,18を介してプロセッサモジュール14−1または
14−2から必要なオペレーション指令を受信して必要
な制御処理を行うことができる。プロセッサモジュール
14−1,14−2によるオペレーション指令は、スロ
ット番号#00に接続されたマスタとしてのシステム制
御装置10に対し基本的に行われる。もし、マスタ側の
システム制御装置10がビジー状態にあれば、システム
バス18−1を使用してスレーブ側のシステム制御装置
12にオペレーション指令を発行することになる。
【0031】システム制御装置10,12の間は専用の
バス20で接続されている。このバス20は、システム
制御装置10,12で内部に保持している計算機システ
ムの制御、状態監視および保守に必要な各種の情報の等
価性を保証するための情報伝送に使用される。更にシス
テム制御装置10,12には、メンテナンスバス30が
接続され、上位装置からの保守に関する指令を直接受け
ることができる。またシステム制御装置10,12に
は、ブリッジ回路部24−1,24−2を介して個別に
入出力バス32−1,32−2が接続されており、外部
の入出力装置との間で必要な情報の入出力処理ができる
ようにしている。
【0032】図3は、図2の2台のシステム制御装置1
0,12を取り出して、両者のインタフェースを具体的
に示している。まずシステム制御装置10は、バス1
6,18およびシステムバス16−1,18−1を介し
て計算機システムとしてのプロセッサモジュール14−
1,14−2と接続されており、プロセッサモジュール
14−1,14−2からのオペレーション指令により、
筐体11内での電源投入制御、電源切断制御および異常
監視を行う。
【0033】またシステム制御装置10,12は、電源
インタフェースバス38−1,38−2により電源部4
0−1,40−2を接続しており、これによって筐体間
での電源投入制御、電源切断制御および異常監視を行
う。マスタとして動作するシステム制御装置10は、デ
バイスバス16によりコンソール48−1を接続してお
り、これによりデバックや障害調査を行うことができ
る。スレーブとして動作するシステム制御装置12側に
ついては、コンソール48−2を設けているが、デバイ
スバスによる接続は行われていない。
【0034】またシステム制御装置10,12を接続し
た入出力バス32−1,32−2はアダプタ54に接続
され、アダプタを介して外部の入出力装置56−1〜5
6−3を接続している。この入出力バス32の接続で、
外付けした入出力装置56−1〜56−3の電源制御お
よび監視を行うことになる。更に、システム制御装置1
0,12は外部警報用のインタフェースバス58を接続
しており、システム制御装置10,12で制御、状態監
視および保守における異常を検出した場合には、外部の
警報装置に警報信号を送出して、警報表示動作を行わせ
るようにしている。
【0035】システム制御装置10,12間には内部情
報の等価性を保証する情報のやり取りのため、専用のバ
ス20−1,20−2が設けられている。この実施例に
あっては、システム制御装置10から12に情報を送る
バス20−1と、システム制御装置12から10に情報
を送るバス20−2を個別に設けているが、単一の双方
向バスであってもよい。
【0036】またシステム制御装置10,12は、メン
テナンスバス30−1,30−2に接続される。メンテ
ナンスバス30−1側には、上位操作ユニット42−1
と操作パネル44が接続される。メンテナンスバス30
−2側には、上位操作ユニット42−2が接続される。
このメンテナンスバス30−1,30−2によって、シ
ステム制御装置10,12のデバック機能制御、パネル
制御、上位操作ユニット42−1,42−2からの操作
指令に基づく各種の処理制御を行う。
【0037】更にシステム制御装置10,12からは、
他の筐体との間を接続する筐体間インタフェースバス3
6−1,36−2,36−3を設けている。この筐体間
インタフェースバス36−1〜36−3によって、シス
テム制御装置10,12は筐体間での電源投入制御、電
源切断制御および異常監視を行うことができる。この図
3に示すシステム制御装置10,12に対する各種のイ
ンタフェースを制御することにより、例えば次の7つの
機能が実現できる。
【0038】筐体内の電源投入と電源切断および異常
監視の機能 筐体間の電源投入制御、電源切断制御および異常監視
の機能 デバック機能と障害調査機能 保守支援機能 オペレータコールのための外部系統制御機能 保守用ホスト等からの電源制御機能 電源投入時刻、切断時刻等の電源カレンダを行うタイ
マの制御機能 勿論、システム制御装置10,12の機能は、これ以外
に必要に応じて適宜の制御、状態監視および保守等の制
御機能をもたせることができる。 2.システム制御装置の機能構成 図4は、図3のシステム制御装置10側を例にとって他
のシステム制御装置12との間で内部情報の等価性を保
証するために必要な機能を示している。
【0039】図4において、システム制御装置10には
プロセッサ60と内部メモリ82が設けられている。プ
ロセッサ60には実装位置認識部62が設けられる。実
装位置認識部62は、システム制御装置10を図2のよ
うに筐体11内に実装すると、その実装位置で決まるバ
スのスロット番号信号E1を取り込んでスロット番号#
00を認識する。
【0040】この実施例にあっては、スロット番号#0
0はマスタ制御装置としての実装位置を表わしている。
実装位置認識部62で認識されたスロット番号信号E1
は、状態認識部64に与えられる。状態認識部64に対
しては、内部ステータス設定部66、状態遷移部68が
設けられている。状態遷移部68は、図5の状態遷移図
に示すように、イニシャライズ200、マスタ210、
スレーブ220、状態制御230およびホルト240の
4つの状態をもっている。また図4のプロセッサ60に
はイベント処理部70が設けられ、監視状態にある周辺
装置における事象の変化信号E4を取り込み、内部メモ
リ82の状態信号を更新する。また異常検出部72が設
けられ、システム制御装置12からの他系異常信号E5
を認識すると、ホルト指示部74を起動して、システム
制御装置12側にホルト指示信号E6を出力する。また
異常検出部72は、システム制御装置10自身の異常を
検出すると、プロセッサ60自体をホルト、即ち図5の
ホルト240に遷移させる。
【0041】またプロセッサ60にはデータ送受信部7
5が設けられ、他のシステム制御装置12との間で内部
情報の等価性を保つために必要な各種の送受信データE
7のやり取りを行う。データ送受信部75で得られた等
価性を保つための各種の情報は、内部メモリ82の中に
割り当てられた等価性情報格納部84に格納される。更
にプロセッサ60には、更新情報転送部76と等価性チ
ェック部78が設けられる。等価性チェック部78は、
内部メモリ82の等価性情報格納部84に状態検出、制
御、保守等の各種の処理により格納情報の更新があった
とき、この情報更新を認識し、更新情報転送部76によ
り更新情報信号E8をシステム制御装置12に送る。送
られたデータはシステム制御装置12の等価性情報格納
部84に格納される。
【0042】等価性チェック部78は更に、一定周期ご
とにマスタとしてのシステム制御装置10とスレーブと
してのシステム制御装置12の間の格納情報の等価性の
チェックを行う。この等価性のチェックは、更新情報転
送装置76を使用してスレーブ側のシステム制御装置1
2が転送した等価性情報格納部84の情報と、各情報に
対応した自己の情報との一致、不一致の比較を行う。も
し不一致な情報があれば、ホルト指示部74によりホル
ト指示信号E6をスレーブ側のシステム制御装置12に
送ってホルトさせる。
【0043】更にプロセッサ60にはオペレーション処
理部80が設けられ、図2の計算機システムを構成する
プロセッサモジュール14−1,14−2が発行したオ
ペレーションコマンド信号E9を受信し、受信したオペ
レーションの処理を実行する。このオペレーション処理
部80に対応して、内部メモリ82にはキュー15が設
けられており、キュー15が一杯になるまで連続的にオ
ペレーションコマンドを受け付けることができる。オペ
レーション処理部80は、キュー15に複数のオペレー
ションコマンドの受付けがあるときには、時間的に最も
旧い最初のオペレーションコマンドを取り出して処理を
実行するようになる。 3.マスタとスレーブの設定および制御 図6は、システム制御装置10,12の電源投入による
パワーオンスタート時の図5のマスタ210またはスレ
ーブ220への状態遷移を行うマスタ/スレーブ設定処
理である。
【0044】まず、マスタとなるシステム制御装置10
の処理を説明すると、電源投入によりシステム制御装置
10が立ち上がると、まずステップS1で、図5のイニ
シャライズ200の状態に遷移する。このイニシャライ
ズ200の状態で図4のプロセッサ60に設けている実
装位置認識部60がスロット番号信号E1からスロット
番号#00を認識する。次にステップS4で相手の状態
をチェックし、相手がマスタでなければ、システム制御
装置10をスロット番号#00の位置に実装しているこ
とから、ステップS5に進み、マスタ210に状態遷移
する。相手がマスタであれば、ステップS6に進んでス
レーブ状態へ遷移する。
【0045】スレーブ側となるシステム制御装置12に
あっては、スロット番号#01が認識されることから、
ステップS3からステップS7に進み、タイマをスター
トする。このタイマはシステム制御装置10側が正常に
マスタ状態に遷移する時間を監視するタイマである。続
いてステップS8で、タイムアウトか否かチェックし、
タイムアウトになるまでは、ステップS9で、相手方と
してのシステム制御装置10はマスタ状態に遷移したか
否かチェックしている。
【0046】もしタイマによる設定時間内にシステム制
御装置10側がステップS5のようにマスタ状態に遷移
すると、ステップS10に進み、システム制御装置12
側は図5のスレーブ220の状態に遷移する。ステップ
S8で、一定時間を経過してもシステム制御装置10側
がマスタ状態に遷移しなかった場合には、システム制御
装置10側に異常があることから、ステップS11で、
相手方にホルトを指示し、ステップS12で、システム
制御装置12がマスタ状態に遷移する。
【0047】一方、システム制御装置10がマスタ状態
に遷移し、またシステム制御装置12がスレーブ状態に
遷移した後に、保守点検のため例えばシステム制御装置
10を取り外すと、システム制御装置12がこれを認識
して、図5の状態制御230の準備段階を経てマスタ状
態210に遷移する。その後、システム制御装置10の
修理が済んでスロット番号#00に活性挿入されると、
挿入したシステム制御装置10のイニシャライズ200
からスレーブ220へ遷移する。
【0048】図7のフローチャートは、図6のパワーオ
ンスタートに伴うマスタ/スレーブの設定によりシステ
ム制御装置10がマスタ状態に遷移し、またシステム制
御装置12がスレーブ状態に遷移した後の運用状態にお
ける情報等価性のチェックに伴う状態遷移である。図7
において、左側が、マスタ装置として動作するシステム
制御装置10の処理であり、右側に、これに対応するス
レーブ装置として動作するシステム制御装置12の処理
を示している。以下の説明にあっては、マスタ側となる
システム制御装置をマスタ制御装置10といい、またス
レーブ側となるシステム制御装置をスレーブ制御装置1
2という。
【0049】マスタ制御装置10は、ステップS1で、
マスタ状態へ遷移すると、マスタ状態への遷移をスレー
ブ制御装置12に通知する。この通知を受けてスレーブ
制御装置12は、ステップS101で、マスタ制御装置
10に対し二重化構成を実現するために等価性を保つ必
要のある情報の転送要求を発行する。この情報転送要求
を受けて、マスタ制御装置10は、ステップS2で、要
求された状態をスレーブ制御装置12に転送する。スレ
ーブ制御装置12は、ステップS102で、マスタ制御
装置10から転送された情報をメモリやレジスタに格納
する。この処理によって、マスタ制御装置10とスレー
ブ制御装置12における初期段階での情報の等価性が確
立される。続いてスレーブ制御装置12は、ステップS
103でスレーブ状態に遷移する。
【0050】マスタ制御装置10がステップS1でマス
タ状態へ遷移し、またスレーブ制御装置12がステップ
S103でスレーブ状態へ遷移した後の通常の運用状態
にあっては、マスタ制御装置10がステップS3で等価
性を保証する情報に更新があったか否かチェックしてい
る。もし情報更新があると、それぞれのシステム制御装
置は、相手方へ更新情報を送信し、システム制御装置
は、メモリやレジスタに送られてきた更新情報を格納す
る。これによってマスタ制御装置10とスレーブ装置1
2での更新情報の等価性が保証される。
【0051】尚、スレーブ制御装置12における更新情
報処理はステップS105に示しており、スレーブ側の
処理内容はマスタ側のステップS3,S4の処理と同じ
であり、これに対するマスタ側の処理もスレーブ側のス
テップS104と同じになる。またマスタ制御装置10
は、ステップS5で、予め定めた等価性のチェック周期
に達したか否かチェックしている。
【0052】マスタ制御装置10は、ステップS6で、
スレーブ制御装置12から送られてきた情報と自分自身
がもっている情報との一致、不一致を判断するための照
合処理を実行する。この照合処理において、もし情報の
不一致がステップS7で判別されると、ステップS8
で、スレーブ制御装置12に対しホルトを指示する。こ
のホルト指示を受けたスレーブ制御装置12は、ステッ
プS106でホルト指示を判別すると、ステップS10
7で自分自身をホルトし、処理を停止する。
【0053】図8は、システム制御装置10,12で異
常検出が行われた場合の処理動作である。異常検出が行
われると、まずステップS1で自分自身の異常検出か否
かチェックする。もし自分自身の異常検出であれば、ス
テップS7で、自分自身をホルトして処理を停止する。
ステップS1で相手方の異常検出であった場合には、ス
テップS2で、相手方にホルト指示を行う。
【0054】次にステップS3で、ホルトを指示した相
手がマスタか否かチェックする。もしホルトを指示した
相手がマスタであった場合には、ステップS4で、図5
の状態制御230へ遷移し、マスタとなるための準備処
理をステップS5で実行した後、ステップS6で、マス
タ状態へ遷移する。 4.オペレーションの実行 図9は、計算機システムとしてのプロセッサモジュール
14からマスタ状態にあるシステム制御装置10にオペ
レーションが発行された場合の処理動作である。
【0055】図9において、プロセッサモジュール14
に対してシステム制御装置10,12はそれぞれバス1
6,18で個別に接続され、且つシステム制御装置1
0,12間は専用のバス20で接続されている。またシ
ステム制御装置10はマスタ状態への遷移でマスタ処理
部100としての機能を実現しており、またシステム制
御装置12はスレーブ状態への遷移でスレーブ処理部2
00としての機能を実現している。
【0056】この状態で、プロセッサモジュール14か
らバス16を介してシステム制御装置10にオペレーシ
ョン102が発行されたとする。このオペレーション1
02の発行は、バス16を使用してシステム制御装置1
0を宛先とするオペレーションコマンド104の送出で
実現される。オペレーションコマンド104は、少なく
ともコマンドとして必要なパラメータデータをもってい
る。
【0057】システム制御装置10は、オペレーション
コマンド104を受信すると、自分自身のマスタ処理部
100とシステム制御装置12のスレーブ処理部200
に起動割込みを行って動作状態とする。起動割込みを受
けて動作状態となったマスタ処理部100は、プロセッ
サモジュール14からのオペレーションコマンド104
を受信し終わると、バス20を介してシステム制御装置
12のスレーブ処理部200にオペレーションデータ1
06を送信する。
【0058】このオペレーションデータ106の送信が
終了すると、マスタ処理部100は、自分自身における
オペレーションの実行を開始すると同時に、システム制
御装置12のスレーブ処理部200に対しオペレーショ
ン処理開始の割込コマンド108を送信する。この処理
開始割込コマンド108を受けて、スレーブ処理装置2
00においても、その前に転送された同じオペレーショ
ンの処理を実行する。
【0059】このようにしてプロセッサモジュール14
からシステム制御装置10に対しオペレーション発行1
02が行われても、2台のシステム制御装置10,12
の両方で同じオペレーション処理が実行される。図10
は、図9の処理動作のシーケンスであり、プロセッサモ
ジュール14からのオペレーション発行はマスタシステ
ム制御装置10を経由してスレーブシステム制御装置1
2に伝えられ、両方のオペレーション処理が並行して実
行される。マスタシステム制御装置10は、自己のオペ
レーション処理の実行が終了すると、スレーブシステム
制御装置12側におけるオペレーション処理の実行の終
了通知を待つ。
【0060】スレーブシステム制御装置12側から終了
通知を受けると、両方の装置10,12においてオペレ
ーション処理が正常に終了したと判断し、オペレーショ
ン発行元となるプロセッサモジュール14に対しオペレ
ーション処理終了通知を送出する。これによって、オペ
レーション発行からオペレーション終了までの一連の処
理が行われることになる。
【0061】図11は、マスタ制御装置10とスレーブ
制御装置12のフローチャートにより図9の処理動作を
示している。まずマスタ制御装置10のステップS1
で、オペレーションの発行を認識すると、ステップS2
で、オペレーションを受信すると同時に、自分自身に対
する起動割込みおよびスレーブ制御装置12に対する起
動割込みを発生する。
【0062】続いてステップS3で、スレーブ制御装置
12にパラメータデータを送信する。スレーブ制御装置
12にあっては、ステップS101で起動要求を認識す
ると、処理を起動し、ステップS102で、パラメータ
データを受信する。パラメータデータの送信終了がマス
タ制御装置10のステップS4で判別されると、ステッ
プS5で、オペレーション処理の開始をスレーブ制御装
置12に割込送信する。
【0063】このとき自分自身の処理も開始することか
ら、ステップS6で、オペレーション処理が実行され
る。スレーブ制御装置12は、ステップS103で、マ
スタ制御装置10からの開始割込みを判別すると、ステ
ップS104で、オペレーション処理を実行する。この
ようにして、マスタ制御装置10とスレーブ制御装置1
2で並行して同じオペレーション処理が実行される。オ
ペレーション処理が終了すると、マスタ制御装置10は
ステップS7で、またスレーブ制御装置12はステップ
S105で、実行終了処理を行う。
【0064】この実行終了処理S7,S105の内容
は、図10のタイムチャートに示したように、マスタ制
御装置10にあっては、自己の処理終了でスレーブ制御
装置12からの終了通知を待っており、終了通知を受け
ると、プロセッサモジュール14に対し処理の終了を通
知するようになる。なお、マスタ制御装置10またはス
レーブ制御装置12で処理が正常に終了しなかった場合
のエラー処理については、後の説明で明らかにする。
【0065】図12は、プロセッサモジュール14から
オペレーションをスレーブ側のシステム制御装置12に
発行した場合の処理動作である。プロセッサモジュール
14からバス16を使用したシステム制御装置10に対
するオペレーションの発行がビジー状態になると、プロ
セッサモジュール14は空き状態にあるバス18を使用
してスレーブ側となるシステム制御装置12にオペレー
ション発行110を行う。
【0066】このオペレーション発行110に伴って、
バス18よりオペレーションコマンド112がシステム
制御装置12に送られ、自分自身の起動割込みとシステ
ム制御装置10に対する起動割込みが発生し、スレーブ
処理部200およびマスタ処理部100が動作状態にな
る。続いてスレーブ処理部200は、受信したオペレー
ションコマンド112に含まれるパラメータデータ11
4をシステム制御装置10のマスタ処理部100に送
る。
【0067】次にスレーブ処理部200は、パラメータ
データ114の送信を終了すると、マスタ処理部100
に対しオペレーション処理開始の割込コマンド116を
発行する。この開始割込コマンド116を受けたマスタ
処理部100は、既に受信したパラメータデータ114
に基づく処理を実行すると同時に、スレーブ処理部20
0に対しオペレーション処理の開始割込コマンド118
を発行する。スレーブ処理部200は、このマスタ処理
部100からの開始割込コマンド118を受けて、既に
受信しているオペレーション処理を実行する。
【0068】このようにプロセッサモジュール14から
のオペレーションはスレーブ側のシステム制御装置12
に発行されているが、オペレーションの開始はマスタ側
のシステム制御装置10側から行うようになる。図13
は図12の処理動作のフローチャートであり、マスタ制
御装置10とスレーブ制御装置12の処理を並べて示し
ている。
【0069】まずスレーブ制御装置12のステップS1
01で、オペレーション発行を認識すると、ステップS
102で、オペレーション受信とこれに基づく起動割込
みを発生し、ステップS103で、マスタ制御装置10
にパラメータデータを送信する。マスタ制御装置10
は、ステップS1で、起動割込みによる起動要求を認識
すると、ステップS2で、パラメータデータを受信す
る。
【0070】スレーブ制御装置12は、パラメータデー
タの送信終了をステップS104で判別すると、ステッ
プS105で、オペレーション処理開始の割込コマンド
をマスタ制御装置10に送信する。この処理開始の割込
コマンドをマスタ制御装置10はステップS3で認識
し、ステップS4で、自己のオペレーション処理を開始
すると同時に、スレーブ制御装置12に対する開始処理
の割込コマンドを送信する。
【0071】スレーブ制御装置12は、ステップS10
6で、マスタ制御装置10からの処理開始の割込コマン
ドを認識すると、ステップS107で、オペレーション
処理を実行する。このときマスタ制御装置10側にあっ
ては、ステップS5で既にオペレーション処理が実行さ
れている。オペレーション処理の実行を終了した後のス
テップS6,S108の完了通知処理は、図11のマス
タ側装置10にオペレーションを発行した場合と同じで
あり、スレーブ制御装置12からの処理終了通知を待っ
て、マスタ制御装置10がプロセッサモジュール14に
処理終了を通知する。 5.キューイングを伴うオペレーションの実行 図14は、マスタとして動作するシステム制御装置10
にキュー15を設け、プロセッサ14のオペレーション
発行で受信したオペレーションコマンドを一旦キュー1
5で受け付けた後にオペレーション処理を実行する場合
の処理動作である。
【0072】図14は、プロセッサモジュール14から
オペレーションをマスタ側のシステム制御装置10に発
行した場合の処理動作である。この場合には、オペレー
ション発行120に伴うオペレーションコマンド122
の受信で、起動割込みをシステム制御装置10およびシ
ステム制御装置12に対し行い、受信したオペレーショ
ンコマンド122はキュー15に格納する。キュー15
にあっては、時間的な受付け順に従って処理の順番を決
めるインデックスをもっている。
【0073】続いてマスタ処理部100は、システム制
御装置12のスレーブ処理部200に対し、受信したオ
ペレーションコマンド122から得られたパラメータデ
ータ126の送信を行う。パラメータデータ126の送
信が終了すると、マスタ処理部100はキュー15を参
照する。受信したオペレーション124が一番最初にキ
ューイングされている場合には、以前に受けたオペレー
ション処理は終了しており、現在のオペレーション処理
は実行されていないことから、自分自身にオペレーショ
ン124の処理の開始を行わせる。同時に、スレーブ処
理部200に対しオペレーション処理開始の割込コマン
ド128を送って処理を開始させる。
【0074】図15は、図14のキューイングを伴うオ
ペレーション処理の実行のフローチャートであり、マス
タ制御装置10側のステップS2で、発行されたオペレ
ーションを受信した際にキュー15に格納する点、およ
びパラメータデータの送信後にステップS5でキュー1
5を参照して最初にキューイングされているか否かでス
テップS6のオペレーション処理の開始を行う点以外
は、図11のキューイングしない場合と同じである。
【0075】更に、ステップS8,S105の実行終了
処理については、システム制御装置10のマスタ処理部
100で自分自身の処理の終了後に、システム制御装置
12のスレーブ処理部200からの処理終了通知を受信
した際に、キュー15の処理が済んだオペレーション1
24をクリアする点が、キューイング固有の処理であ
り、それ以外はキューイングしない場合と同じになる。
【0076】図16は、マスタ制御装置として動作する
システム制御装置10側にキュー15を設けて、発行さ
れたオペレーションをキューイングする場合に、プロセ
ッサモジュール14からスレーブとして動作するシステ
ム制御装置12側にオペレーションが発行された場合の
処理動作である。この場合には、プロセッサモジュール
14からのオペレーション発行130によるオペレーシ
ョンコマンド132をシステム制御装置12で受信する
と、自分自身およびシステム制御装置10に対する起動
割込みでスレーブ処理部200およびマスタ処理部10
0を動作状態とする。この時点でマスタ処理部100
は、オペレーション136としてキュー15に格納す
る。スレーブ処理部部200は、オペレーションコマン
ド132の受信で得られたパラメータデータ134を、
マスタ処理部100に送信する。
【0077】送信されたパラメータデータ134は、オ
ペレーション136としてキュー15に格納される。パ
ラメータデータ134の送信が済むと、スレーブ処理部
200はマスタ処理部100にオペレーション処理の開
始割込コマンド138を発行する。開始割込コマンド1
38を受けたマスタ処理部100は、キュー15を参照
し、キューイングしたオペレーション136が先頭にキ
ューイングされている場合には、自分自身でオペレーシ
ョン136の処理を開始させると同時に、スレーブ処理
部200にオペレーション処理の開始割込コマンド14
0を発行して処理を開始させる。
【0078】マスタ処理部100でオペレーション処理
の実行が終了すると、スレーブ処理部200からのオペ
レーション処理の実行終了通知を待つ。スレーブ処理部
200から実行終了通知が得られると、キュー15の該
当するオペレーション136をクリアした後、プロセッ
サモジュール14に対しバス20を経由し、バス18を
通じて処理終了を通知する。
【0079】図17のフローチャートは、図16の処理
動作をマスタ制御装置10とスレーブ装置12について
示している。この処理は、マスタ制御装置10のステッ
プS2でスレーブ制御装置12のオペレーション起動割
込みで受信したオペレーションをキュー15に格納する
点、ステップS4でスレーブ制御装置12からオペレー
ションの開始割込コマンドを受けた際にキュー15を参
照して最初にキューイングされている際にオペレーショ
ン処理開始の割込みを行う点が、図13のキューイング
を行わない処理と異なる。
【0080】また、ステップS7の実行終了処理にあっ
ては、スレーブ制御装置12からの終了通知を受けた際
に、キュー15のオペレーションをクリアした後にプロ
セッサモジュール14に処理終了を通知する点が相違す
る。 6.状態監視における事象発生処理 図18は、システム制御装置10,12において、電源
状態や機器の状態等の状態監視について、状態変化即ち
非同期事象が発生した場合の処理動作である。この電源
や入出力装置の状態変化に伴う非同期事象の発生につい
ては、システム制御装置10,12のマスタ処理部10
0およびスレーブ処理部200で同時に認識して、必要
な処理を行う。
【0081】そしてスレーブ処理部200で非同期事象
発生142に対する必要な処理が終了すると、事象発生
通知144をマスタ処理部100に対し送る。この事象
発生通知144を受けたマスタ処理部100は、自分自
身における処理の終了とスレーブ処理部200からの事
象発生通知144の両方から非同期事象の発生142に
対する処理が終了したものと認識し、バス16を使用し
てプロセッサモジュール14に対し処理通知146とし
て非同期事象の発生142を通知する。
【0082】図19は、図18の非同期事象発生に伴う
処理動作のフローチャートである。図19において、マ
スタ制御装置10およびスレーブ制御装置12も共にス
テップS1,S101で事象変化を認識すると、ステッ
プS2,S102で、事象を検出して必要な処理を行
う。続いてスレーブ制御装置12は、ステップS103
でマスタ制御装置10に事象発生を通知し、ステップS
104で実行終了処理を行う。
【0083】マスタ制御装置10は、ステップS3で、
スレーブ制御装置12からの事象発生通知を待ってお
り、通知があると、ステップS4で、実行終了処理とし
てプロセッサモジュール14に対し事象発生通知を行
う。 7.異常検出処理 図20は、オペレーションまたは非同期事象処理の実行
中にスレーブ制御装置12側で処理に失敗したときのシ
ーケンスを示す。
【0084】図20において、オペレーションまたは非
同期事象148が発生すると、マスタ制御装置10およ
びスレーブ制御装置12は、同時に並行して、それぞれ
に対応した処理を実行する。マスタ制御装置10は監視
タイマを備えており、処理の実行を終了するとタイマを
起動し、タイマがタイムアウトする間にスレーブ制御装
置12からの終了通知を待つ。
【0085】しかしながら、スレーブ制御装置12は、
実行の途中で異常を起こし処理に失敗しており、タイマ
による設定時間Tに達しても終了通知が得られない。し
たがってマスタ制御装置10は、設定時間Tが経過して
タイムアウトしたときにスレーブ制御装置12が異常と
判断し、ホルト指示によりスレーブ制御装置12をホル
トさせ、自分自身で実行した処理は正常と見做して、プ
ロセッサモジュール14に対する通知を行う。
【0086】この場合、オペレーションを実行していた
場合には、キュー15をクリアした後にプロセッサモジ
ュール14に通知するようになる。また非同期事象の処
理を実行していた場合には、自分自身で処理した非同期
事象の発生をプロセッサモジュール14に通知するよう
になる。図21は、マスタ制御装置10における図20
の処理動作のフローチャートであり、この例ではオペレ
ーションのキューイングを例にとっていることから、図
15のマスタ制御装置10側のステップS8および図1
7のマスタ制御装置10側のステップS7の実行終了処
理の内容となる。
【0087】このマスタ実行終了処理にあっては、まず
ステップS1で、自己の処理終了か否かチェックしてお
り、処理終了を認識すると、ステップS2で、スレーブ
制御装置12からの終了通知の有無をチェックし、終了
通知があれば、ステップS9で、キューイングされたオ
ペレーションをクリアし、ステップS10で、スレーブ
経由のオペレーションか否かチェックする。。
【0088】スレーブ経由でなければ、ステップS11
で、バス16を使用して上位のプロセッサモジュール1
4に正常終了を通知する。スレーブ経由であった場合に
は、ステップS12で、スレーブ制御装置12に上位の
プロセッサモジュールへの正常終了の通知の送信を指示
する。一方、ステップS2でスレーブ制御装置から終了
通知がなかった場合には、ステップS3でタイマを起動
し、ステップS4でタイムアウトをチェックする。ステ
ップS4でタイムアウトする一定時間T以内に、ステッ
プS2でスレーブから終了通知があれば、ステップS9
以降の正常処理を行う。
【0089】タイマの設定時間Tを経過してもスレーブ
制御装置12から終了通知がなければ、ステップS4で
タイムアウトが判別され、ステップS5で、スレーブ制
御装置12の異常と判断してスレーブ制御装置にホルト
を指示して停止させる。続いてステップS6で、キュー
イングされたオペレーションをキュー15からクリアし
た後、ステップS7で、上位のプロセッサモジュールに
正常終了を通知する。
【0090】なお図21のフローチャートは、プロセッ
サモジュール14からのオペレーション発行に伴う処理
を例にとっているが、状態監視に伴う非同期事象の発生
についても、基本的に同じ処理となる。図22は、オペ
レーションまたは非同期事象の実行中にスレーブ制御装
置で異常が起きたときの処理の他の実施例である。この
図22の実施例にあっては、スレーブ制御装置の処理終
了時に処理結果をマスタ制御装置に通知し、両方の実行
結果を比較することでスレーブ制御装置の処理が異常か
否か判断している。
【0091】図22において、オペレーションまたは非
同期事象148が発生すると、マスタ制御装置10とス
レーブ制御装置12は、オペレーションまたは非同期事
象の処理を並行して実行する。スレーブ制御装置12
は、処理の実行を終了すると、処理完了通知として実行
結果を示す情報をマスタ制御装置10に転送する。マス
タ制御装置10は、スレーブ制御装置12からの通知情
報と自分自身の処理の実行結果として得られた情報の比
較処理150を行う。
【0092】この比較処理150の結果、両方の情報が
一致していれば、処理は正常に行われたものとしてプロ
セッサモジュール14に終了通知を行う。一方、マスタ
制御装置10とスレーブ制御装置12の処理情報が不一
致であった場合には、スレーブ制御装置12の異常と見
做し、スレーブ制御装置12にホルト指示を行って停止
させた後に、マスタ制御装置10の処理情報を正常終了
と見做してプロセッサモジュール14に終了通知を行
う。
【0093】図23のフローチャートは、図22でオペ
レーション発行に対するマスタ制御装置10側の実行終
了時の処理を示している。このマスタ制御装置10にお
ける実行終了処理は、ステップS1で自己の処理終了を
判別すると、ステップS2で、スレーブ装置12からの
終了通知の有無をチェックしており、終了通知を受ける
と、ステップS3で、マスタ制御装置10とスレーブ制
御装置12の処理情報を比較する。
【0094】この比較により、ステップS4で、もし不
一致が判別されると、ステップS5で、スレーブ制御装
置12の異常と判断してホルトを指示して停止させ、ス
テップS6で、キューイングされたオペレーションをク
リアした後、ステップS7で、マスタ制御装置10自身
の処理結果は正常と見做して、上位のプロセッサモジュ
ール14に正常終了の通知を行う。
【0095】勿論、ステップS4で一致していれば、ス
テップS9で、マスタ制御装置10およびスレーブ制御
装置12の正常終了処理を行う。なお図23は、オペレ
ーション実行時の終了処理を示しているが、状態変化に
伴う非同期事象発生処理については、ステップS6のキ
ューイングされたオペレーションのクリアが必要な以外
は同じになる。
【0096】図24は、プロセッサモジュール14から
スレーブ側のシステム制御装置12にオペレーション発
行が行われ、マスタ側のシステム制御装置10にコマン
ドパラメータを送信している間にハードウェア異常が起
きたときの処理動作である。図24において、システム
制御装置12に対しプロセッサモジュール14よりオペ
レーション発行152が行われ、これに伴い、キュー1
5にオペレーション156として格納される。その後、
スレーブ処理部200からシステム制御装置10のマス
タ処理部100に対しパラメータデータ154の送信が
行われる。このパラメータデータ154の送信中にハー
ドウェアエラー160が発生して送信不能になったとす
る。
【0097】このハードウェアエラー160による送信
異常は、スレーブ処理部200で検出される。スレーブ
処理部200は、ハードウェアエラー160による異常
を検出すると、自分自身をホルト状態とする。一方、マ
スタ処理部100は、スレーブ制御装置12がホルト状
態になったことを検出すると、キュー15にキューイン
グしているオペレーション156を放棄し、処理を終了
させる。この処理の終了に伴い、マスタ処理部100は
オペレーション発行元のプロセッサモジュール14に対
しオペレーションの破棄を示す破棄通知162を送る。
【0098】図25は、図24の送信中のハードウェア
エラー発生時のマスタ制御装置10側のエラー処理1フ
ローチャートである。このエラー処理1は、ステップS
1で、スレーブ制御装置12からのオペレーションの受
信を行っており、ひき続いてのパラメータ受信中にステ
ップS2でハードウェアをエラーしてスレーブ制御装置
12がホルト状態に遷移したのを検出すると、ステップ
S3で、キューイングしているオペレーションを破棄す
る。
【0099】図26は、オペレーションまたは非同期事
象の発生に対し、マスタ制御装置10と並行して処理を
開始したスレーブ制御装置12が、処理の実行中に異常
となったときのシーケンスである。このようにスレーブ
制御装置12が処理の実行中に異常を起こすと、自己ホ
ルトあるいはマスタ制御装置10からのホルト指示でホ
ルト状態に移行する。マスタ制御装置10側でスレーブ
制御装置12がホルト状態に遷移したことが検出され、
マスタ制御装置10で処理を終了すれば、ホルトしてい
るスレーブ制御装置12からの終了通知に関わらず処理
の正常終了と見做して、プロセッサモジュール14に対
し、オペレーション実行の場合は処理の完了通知、非同
期事象発生に対する処理の実行については非同期事象発
生通知を行う。勿論、オペレーション実行の場合はキュ
ーイングされたオペレーションをクリアする。
【0100】図27は、図26のマスタエラー処理2の
フローチャートであり、ステップS1で、オペレーショ
ンまたは同期事象検出処理を実行中にある。このときス
テップS2でスレーブ制御装置12かホルト状態に遷移
したことを検出すると、ステップS3でオペレーション
実行中であった場合には、ステップS4で、キューイン
グされたオペレーションをクリアし、また同期事象発生
に対する処理であった場合には、ステップS4の処理を
行わずステップS5に進み、上位のプロセッサモジュー
ルにオペレーションの場合は正常終了を、同期事象の場
合は同期事象の発生通知を行う。
【0101】図28は、オペレーションまたは非同期事
象発生に伴う処理の実行中にマスタ制御装置10に異常
が起きた場合のシーケンスであり、図29にフローチャ
ートを示す。まずステップと101でオペレーションま
たは非同期事象発生148に対しマスタ制御装置10お
よびスレーブ制御装置12が並行して処理を実行してお
り、実行の途中でマスタ制御装置10に異常が起きる
と、ホルト状態に遷移す。このマスタ制御装置がホルト
状態になったことを、スレーブ制御装置12がステップ
102で認識し、現在実行中のオペレーションおよび非
同期事象に対する処理をステップ103で破棄する。
【0102】このとき、異常を起こしたマスタ制御装置
10は自分自身でホルト状態となっている。そこでスレ
ーブ制御装置12は、図5の遷移状態図に示したよう
に、ステップS104でスレーブ220から状態制御2
30に移行して、マスタ210に移行するための準備処
理を実行した後、マスタ210に遷移する。その後は、
ステップS105でスレーブ制御装置12はマスタ制御
装置として破棄したオペレーションおよび非同期事象発
生に対する処理を行うことになる。
【0103】尚、上記の実施例は、筐体内にプロセッサ
モジュールを備えた計算機システムに本発明の二重化構
成をもつシステム制御装置を適用した場合を例にとって
いるが、プロセッサモジュールに限らず適宜の機器構成
の計算機システムにつき、そのまま適用することができ
る。また上記の実施例にあっては、計算機システムの筐
体単位に本発明の二重化構成をもつシステム制御装置を
実装した場合を例にとっているが、筐体単位とせずに任
意のシステム単位に二重化されたシステム制御装置を設
けてもよい。
【0104】またマスタおよびスレーブの設定はシステ
ム制御装置を実装するバスのスロット番号に基づいて設
定しているが、計算機システムのソフトウェアによって
ダイナミックに設定できるようにしてもよい。更に、二
重化構成をもつ2つのシステム制御装置と計算機システ
ムの間のインタフェースバスは、2台のシステム制御装
置間で等価性を保つための情報伝送ができ、また計算機
システムとの間で個別に情報のやり取りができれば、適
宜のバス構成でよい。
【0105】
【発明の効果】以上説明してきたように本発明によれ
ば、二重化されたシステム制御装置で扱っている計算機
システムの制御、状態監視および保守に関する情報につ
き、パワーオンスタートに伴うイニシャライズ状態でマ
スタからスレーブに送って等価性を保証し、その後の運
用状態にあっては、お互いの情報更新につき相手方に送
って等価性を保ち、更に、定期的なチェックにより情報
の等価性を保つため、2台のシステム制御装置で扱って
いる情報情報のくい違いをなくし、いずれかのシステム
制御装置で異常が起きても、直ちに正しい処理を引き継
ぐことができる。
【0106】また2台のシステム制御装置の一方をマス
タ、他方をスレーブに設定し、両方にくい違いを発生し
た場合には、スレーブ側の装置をホルトさせマスタ側の
装置の情報を有効とすることで、万が一、情報にくい違
いが起きても常にマスタ側の装置に従った運用を保証す
ることができる。更に、マスタ側のシステム制御装置に
異常が起きた場合には、スレーブ側のシステム制御装置
にマスタとしての状態を遷移して処理を引き継ぐことが
でき、この場合、両者の情報の等価性は保証されている
ため、それまでスレーブとして動作していた装置がマス
タとしての動作状態に切り替わっても、計算機システム
の制御、状態監視、更に保守管理に悪影響を及ぼすこと
はない。
【0107】このようなシステム制御装置の二重化構成
により、システム制御装置を原因とした計算機システム
の停止を確実に防止し、計算機システムの信頼性を大幅
に向上することができる。
【図面の簡単な説明】
【図1】本発明の原理説明図
【図2】本発明のシステム制御装置を備えた計算機シス
テムのブロック図
【図3】図2のシステム制御モジュールのブロック図
【図4】図3のマスタ側システム制御装置の機能ブロッ
ク図
【図5】本発明のシステム制御装置の状態遷移図
【図6】パワーオンスタート時のマスタ及びスレーブの
状態遷移のフローチャート
【図7】マスタ状態及びスレーブ状態移行後の等価性の
チェック処理のフローチャート
【図8】異常検出処理の状態遷移のフローチャート
【図9】マスタ側にオペレーションが発行された場合の
処理動作の説明図
【図10】図9の処理動作のシーケンス説明図
【図11】図9の処理動作のフローチャート
【図12】スレーブ側にオペレーションが発行された場
合の処理動作の説明図
【図13】図12の処理動作のフローチャート
【図14】マスタ側に発行したオペレーションをキュー
イングする場合の処理動作の説明図
【図15】図14の処理動作のフローチャート
【図16】スレーブ側に発行したオペレーションをキュ
ーイングする場合の処理動作の説明図
【図17】図16の処理動作のフローチャート
【図18】状態監視で非同期事象が発生した場合の処理
動作の説明図
【図19】図18の処理動作のフローチャート
【図20】スレーブ側の異常をタイマによる時間監視で
判断する処理のシーケンス説明図
【図21】図20の処理動作のフローチャート
【図22】スレーブ側の異常を情報比較で判断する処理
のシーケンス説明図
【図23】図22の処理動作のフローチャート
【図24】スレーブ側からデータ送信中に異常が発生し
た場合の処理の説明図
【図25】図24の処理動作のフローチャート
【図26】スレーブ側の処理実行中に異常が発生した場
合の処理説明図
【図27】図26の処理動作のフローチャート
【図28】マスタ側の処理実行中に異常が発生した場合
の処理説明図
【図29】図28の処理動作のフローチャート
【符号の説明】
10,12:システム制御装置(マスタ制御装置10,
スレーブ制御装置12) 11:筐体 14,14−1,14−2:プロセッサモジュール(計
算機システム) 15:キュー 16,18:バス 16−1,16−2:システムバス 20:バス 22−1,22−2:システム制御モジュール 24−1,24−2:ブリッジ回路部 26−1,26−2:システムブリッジ回路部 30:メンテナンスバス 32−1,32−2:入出力バス 36−1〜36−3:筐体間インタフェースバス 38−1,38−2:電源インタフェースバス 40−1,40−2:電源部 42−1,42−2:上位操作ユニット 44:操作パネル 46:デバイスバス 48−1,48−2:デバック用コンソール 54:アダプタ 56−1〜56−3:入出力装置 60:プロセッサ 62:実装位置認識部 64:状態認識部 66:内部ステータス設定部 68:状態遷移部 70:イベント処理部 72:異常検出部 74:ホルト指示部 75:データ送受信部 76:更新情報転送部 78:等価性チェック部 80:オペレーション処理部 82:内部メモリ 84:等価性情報格納部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 玲子 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 岩脇 正人 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (23)

    【特許請求の範囲】
  1. 【請求項1】計算機システムの制御、状態監視、及び保
    守を司るマスタ制御装置と、 前記マスタ制御装置と並行して動作し、前記マスタ制御
    装置との情報の等価性を保ちながら待機系として動作す
    るスレーブ制御装置と、を備えたことを特徴とする二重
    化構成をもつシステム制御装置。
  2. 【請求項2】請求項1に於いて、前記マスタ制御装置と
    スレーブ装置間を情報の等価性の維持に使用する第1バ
    スを介して接続し、前記マスタ制御装置とスレーブ制御
    装置の各々を専用バスを介して前記計算機システムと個
    別に接続したことを特徴とする二重化構成をもつシステ
    ム制御装置。
  3. 【請求項3】請求項1に於いて、前記マスタ制御装置と
    スレーブ制御装置の各々は状態遷移処理部を有し、該状
    態遷移処理部は、少なくともイニシャライズ、マスタ、
    スレーブ、及びホルトの各状態を持ち、電源投入直後の
    イニシャライズ状態でマスタ実装位置を認識した場合に
    マスタ状態へ遷移し、スレーブ実装位置を認識した場合
    には他の装置のマスタ状態への遷移を確認した後にスレ
    ーブ状態へ遷移することを特徴とする二重化構成をもつ
    システム制御装置。
  4. 【請求項4】請求項3の装置に於いて、前記状態遷移処
    理部は、自己の異常を認識した際には自分自身をホルト
    状態に遷移し、他の装置の異常を認識した場合には該他
    の装置にホルトを指示してホルト状態に遷移させ、更に
    ホルト指示を行った他の装置がマスタ制御装置であった
    場合は、自分自身をマスタ状態に遷移させることを特徴
    とする二重化構成をもつシステム制御装置。
  5. 【請求項5】請求項3に於いて、前記マスタ制御装置と
    スレーブ制御装置の各々は、更に、前記状態遷移処理部
    によりスレーブ状態に遷移した際に、マスタ状態に遷移
    している他の装置に等価性を保証する情報の転送を要求
    し、一方、マスタ状態に遷移した際には、他の装置から
    の等価性を保つ情報の転送要求に応じて該当する情報を
    転送する情報送受信部を設けたことを特徴とする二重化
    構成をもつシステム制御装置。
  6. 【請求項6】請求項3に於いて、前記マスタ制御装置と
    スレーブ制御装置の各々は、更に、前記状態遷移処理部
    によりマスタ状態に遷移した後に、等価性を保証する情
    報の更新を認識した場合、スレーブ状態に遷移している
    他の装置に更新情報を転送する更新情報転送部とを設け
    たことを特徴とする二重構成をもつシステム制御装置。
  7. 【請求項7】請求項3に於いて、前記マスタ制御装置と
    スレーブ制御装置の各々は、更に、前記状態遷移処理部
    によりマスタ状態に遷移した場合、一定時間毎にスレー
    ブ状態に遷移している他の装置と自己の情報とを比較し
    て等価性を定期的にチェックする等価性チェック部を設
    けたことを特徴とする二重化構成をもつシステム制御装
    置。
  8. 【請求項8】請求項7に於いて、前記等価性チェック部
    は、比較した情報が一定時間以上異なる場合は、スレー
    ブ状態に遷移している他の装置にホルトを指示してホル
    トさせることを特徴とする二重化構成をもつシステム制
    御装置。
  9. 【請求項9】請求項1に於いて、前記マスタ制御装置及
    びスレーブ制御装置の各々は、前記計算機システムから
    のオペレーション指令を受けた際に、要求されたオペレ
    ーションに対応する処理を実行するオペレーション処理
    部を備えたことを特徴とする二重化されたシステム制御
    装置。
  10. 【請求項10】請求項9に於いて、前記計算機システム
    が前記マスタ制御装置にオペレーション指令を発行する
    と、該オペレーション指令を受信したマスタ制御装置
    は、自己のオペレーション処理部および前記スレーブ制
    御装置のオペレーション処理部を起動し、次に自己のオ
    ペレーション処理の実行を開始すると同時に前記スレー
    ブ制御装置に前記オペレーション指令のパラメータデー
    タを送信してオペレーション処理の開始を指示して処理
    の二重化を行うことを特徴とする二重化構成をもつシス
    テム制御装置。
  11. 【請求項11】請求項9に於いて、前記計算機システム
    が前記スレーブ制御装置にオペレーション指令を発行す
    ると、該オペレーション指令を受信したスレーブ制御装
    置は、自己のオペレーション処理部および前記マスタ制
    御装置のオペレーション処理部を起動し、次に前記マス
    タ制御装置に前記オペレーション指令のパラメータデー
    タを送信し、マスタ制御装置は該パラメータデータの受
    信終了後に自己のオペレーション処理を開始すると同時
    にスレーブ制御装置にオペレーション処理の開始を指示
    して処理の二重化を行うことを特徴とする二重化構成を
    もつシステム制御装置。
  12. 【請求項12】請求項10又は11に於いて、前記マス
    タ制御装置は前記オペレーション指令を格納するキュー
    を有し、前記マスタ制御装置のオペレーション処理部
    は、前記計算機システムから直接に又は前記スレーブ制
    御装置を経由してオペレーション指令を受けた際に前記
    キューに格納した後にパラメータデータのスレーブ制御
    装置との間の転送を行い、マスタ制御装置は該パラメー
    タデータの転送終了後に前記キュ−を参照して受信した
    オペレーション指令が先頭にキューイングされている場
    合に、自己のオペレーション処理を開始すると同時にス
    レーブ制御装置にオペレーション処理の開始を指示する
    ことを特徴とする二重化構成をもつシステム制御装置。
  13. 【請求項13】請求項12に於いて、前記マスタ制御装
    置およびスレーブ制御装置で受信したオペレーションを
    実行した場合、前記スレーブ制御装置はオペレーション
    の実行を終了すると前記マスタ制御装置にオペレーショ
    ンの終了を通知し、前記マスタ制御装置は自己のオペレ
    ーションが終了し且つスレーブ制御装置からオペレーシ
    ョンの終了通知を受信した際に、両制御装置のオペレー
    ションの実行終了を認識して前記キューをクリアし、更
    に前記計算機システムにオペレーションの処理終了を通
    知することを特徴とする二重化構成をもつシステム制御
    装置。
  14. 【請求項14】請求項12に於いて、前記マスタ制御装
    置は、受信したオペレーション指令を前記キューに格納
    する際に、現在、同じオペレーションが実行中か否か判
    断し、同じオペレーションを実行中であれば、オペレー
    ションの二重発行と判断して受信したオペレーションを
    実行せずに計算機システムに二重発行を通知することを
    特徴とする二重化構成をもつシステム制御装置。
  15. 【請求項15】請求項9に於いて、状態監視に基づき前
    記計算機システムに通知する事象が発生した場合、前記
    マスタ制御装置及びスレーブ制御装置の両方で前記発生
    事象に対する処理を行い、スレーブ制御装置は処理が終
    了したらマスタ制御装置に前記事象の発生を通知し、マ
    スタ制御装置は自己の処理が終了し且つスレーブ制御装
    置からの事象の発生通知を受信した際に、両制御装置で
    発生事象に対する処理が終了したと認識して前記計算機
    システムに事象の発生を通知することを特徴とする二重
    化構成をもつシステム制御装置。
  16. 【請求項16】請求項12又は13に於いて、前記マス
    タ制御装置は自己の処理を終了した際に、スレーブ制御
    装置からのオペレーション処理の終了通知を受け取って
    ない場合はタイマを起動して時間を監視し、一定の時間
    を過ぎてもスレーブ制御装置から処理の終了通知がない
    場合にスレーブ制御装置の異常と判断してホルト指示に
    よりホルトさせ、マスタ制御装置自身で自己の処理を正
    常終了と見做して前記キューに格納されたオペレーショ
    ンをクリアし、更に計算機システムに処理の終了を通知
    することを特徴とする二重化構成をもつシステム制御装
    置。
  17. 【請求項17】請求項15に於いて、前記マスタ制御装
    置は事象発生に対する自己の処理を終了した際に、スレ
    ーブ制御装置からの事象発生の通知を受け取ってない場
    合はタイマを起動して時間を監視し、一定の時間を過ぎ
    てもスレーブ制御装置から事象の発生通知がない場合に
    スレーブ制御装置の異常と判断してホルト指示によりホ
    ルトさせ、マスタ制御装置で自己の処理を正常と見做し
    て計算機システムに事象の発生通知を行うことを特徴と
    する二重化構成をもつシステム制御装置。
  18. 【請求項18】請求項12又は13に於いて、前記マス
    タ制御装置は自己のオペレーション処理を終了し、且つ
    スレーブ制御装置からのオペレーション処理の終了通知
    を受け取った際に、両者の処理情報を比較し、不一致の
    場合にスレーブ制御装置の異常と判断してホルト指示に
    よりホルトさせ、マスタ制御装置で自己の処理を正常終
    了と見做して前記キューに格納されたオペレーションを
    クリアし、更に計算機システムに処理の終了を通知する
    ことを特徴とする二重化構成をもつシステム制御装置。
  19. 【請求項19】請求項15に於いて、前記マスタ制御装
    置は発生事象に対する自己の処理を終了し、且つスレー
    ブ制御装置からの事象発生の通知を受け取った際に、両
    者の事象発生通知を比較し、不一致の場合にスレーブ制
    御装置の異常と判断してホルト指示によりホルトさせ、
    マスタ制御装置で自己の処理を正常と見做して計算機シ
    ステムに事象の発生通知を行うことを特徴とする二重化
    構成をもつシステム制御装置。
  20. 【請求項20】請求項12に於いて、前記スレーブ制御
    装置からマスタ制御装置へオペレーション指令に伴うパ
    ラメータデータの転送中に異常を検出した場合、スレー
    ブ制御装置は自己をホルトし、マスタ制御装置はキュー
    に格納したオペレーションを破棄して終了させることを
    特徴とする二重化構成をもつシステム制御装置。
  21. 【請求項21】請求項12又は13に於いて、前記マス
    タ制御装置はオペレーション処理を実行中に、同時にオ
    ペレーション処理を実行しているスレーブ制御装置が状
    態異常となり、ホルト状態に移行したことを認識した場
    合、自己の処理を正常終了と見做して前記キューに格納
    されたオペレーションをクリアし、更に計算機システム
    に処理の終了を通知することを特徴とする二重化構成を
    もつシステム制御装置。
  22. 【請求項22】請求項15に於いて、前記マスタ制御装
    置は発生事象の処理中に、同時に発生事象の処理を実行
    しているスレーブ制御装置が状態異常となり、ホルト状
    態に移行したことを認識した場合、自己の処理を正常と
    見做して計算機システムに事象の発生通知を行うことを
    特徴とする二重化構成をもつシステム制御装置。
  23. 【請求項23】請求項9に於いて、スレーブ制御装置が
    処理の実行中に、マスタ制御装置が状態異常となり、ホ
    ルト状態に移行したことを検出した場合、現在実行中の
    処理を破棄した後、自身の状態をスレーブ状態からマス
    タ状態に遷移させることを特徴とする二重化構成をもつ
    システム制御装置。
JP07282895A 1995-03-30 1995-03-30 二重化構成をもつシステム制御装置 Expired - Fee Related JP3611894B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP07282895A JP3611894B2 (ja) 1995-03-30 1995-03-30 二重化構成をもつシステム制御装置
US08/588,006 US5870301A (en) 1995-03-30 1996-01-17 System control apparatus including a master control unit and a slave control unit which maintain coherent information

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07282895A JP3611894B2 (ja) 1995-03-30 1995-03-30 二重化構成をもつシステム制御装置

Publications (2)

Publication Number Publication Date
JPH08272753A true JPH08272753A (ja) 1996-10-18
JP3611894B2 JP3611894B2 (ja) 2005-01-19

Family

ID=13500675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07282895A Expired - Fee Related JP3611894B2 (ja) 1995-03-30 1995-03-30 二重化構成をもつシステム制御装置

Country Status (2)

Country Link
US (1) US5870301A (ja)
JP (1) JP3611894B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008111137A1 (ja) 2007-03-09 2008-09-18 Fujitsu Limited 情報処理装置及びドメイン動的再構成処理方法
JP2010136038A (ja) * 2008-12-04 2010-06-17 Fujitsu Ltd 伝送装置及び冗長構成部の系切替え方法
JP2012155499A (ja) * 2011-01-25 2012-08-16 Fujitsu Ltd 情報処理装置およびデータベースシステム
JP2013033493A (ja) * 2006-08-04 2013-02-14 Tsx Inc フェイルオーバシステムおよび方法
KR20170039256A (ko) * 2014-07-30 2017-04-10 지멘스 악티엔게젤샤프트 제어 인가를 컴퓨터에 할당하기 위한 방법 및 시스템

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5974391A (en) * 1994-07-12 1999-10-26 Fujitsu Limited Device and method for project management
KR100202706B1 (ko) * 1996-10-05 1999-06-15 이종수 피엘씨 리모트 시스템의 기동시간 동기화 및 비상상태 출력 제어방법
US6301508B1 (en) * 1997-01-22 2001-10-09 Ando Electric Co., Ltd. Automatic instrumentation system
US6092214A (en) * 1997-11-06 2000-07-18 Cisco Technology, Inc. Redundant network management system for a stackable fast ethernet repeater
US6085227A (en) * 1998-03-20 2000-07-04 International Business Machines Corporation System and method for operating scientific instruments over wide area networks
JP3674351B2 (ja) * 1999-01-08 2005-07-20 富士通株式会社 マスタサーバ
US6591279B1 (en) 1999-04-23 2003-07-08 International Business Machines Corporation System and method for computer-based notifications of real-world events using digital images
US6999994B1 (en) 1999-07-01 2006-02-14 International Business Machines Corporation Hardware device for processing the tasks of an algorithm in parallel
US6463343B1 (en) 1999-08-10 2002-10-08 International Business Machines Corporation System and method for controlling remote devices from a client computer using digital images
US6820213B1 (en) 2000-04-13 2004-11-16 Stratus Technologies Bermuda, Ltd. Fault-tolerant computer system with voter delay buffer
US6687851B1 (en) 2000-04-13 2004-02-03 Stratus Technologies Bermuda Ltd. Method and system for upgrading fault-tolerant systems
US6633996B1 (en) 2000-04-13 2003-10-14 Stratus Technologies Bermuda Ltd. Fault-tolerant maintenance bus architecture
US6708283B1 (en) 2000-04-13 2004-03-16 Stratus Technologies, Bermuda Ltd. System and method for operating a system with redundant peripheral bus controllers
US6691257B1 (en) 2000-04-13 2004-02-10 Stratus Technologies Bermuda Ltd. Fault-tolerant maintenance bus protocol and method for using the same
US7065672B2 (en) * 2001-03-28 2006-06-20 Stratus Technologies Bermuda Ltd. Apparatus and methods for fault-tolerant computing using a switching fabric
US6813523B2 (en) * 2001-08-23 2004-11-02 George Mauro Distributed process control
US7152125B2 (en) * 2001-09-25 2006-12-19 Intel Corporation Dynamic master/slave configuration for multiple expansion modules
US7373487B2 (en) * 2002-04-10 2008-05-13 Alps Electric Co., Ltd Controller with fail-safe function
US7552187B2 (en) * 2005-06-22 2009-06-23 Tele Atlas North America, Inc. System and method for automatically executing corresponding operations on multiple maps, windows, documents, and/or databases
CN101582920B (zh) * 2009-06-09 2012-09-05 中兴通讯股份有限公司 一种分布式文件系统中校验和同步数据块的方法及装置
US8806486B2 (en) * 2010-09-03 2014-08-12 Time Warner Cable Enterprises, Llc. Methods and systems for managing a virtual data center with embedded roles based access control
JP5680048B2 (ja) * 2012-11-22 2015-03-04 株式会社リブ技術研究所 自動制御システム、接点情報収集分配装置および自動制御システムの子局
JP6135430B2 (ja) * 2013-09-27 2017-05-31 富士通株式会社 情報処理装置、方法、プログラム、及びシステム
JP6356736B2 (ja) * 2016-06-29 2018-07-11 ファナック株式会社 コントローラシステムおよび制御方法
CN108574854A (zh) * 2017-03-10 2018-09-25 达创科技股份有限公司 传输多媒体数据的方法、伺服器及系统
CN112416387A (zh) * 2020-11-05 2021-02-26 东莞欧陆通电子有限公司 一种电源系统及电源系统升级方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57164346A (en) * 1981-04-01 1982-10-08 Matsushita Electric Ind Co Ltd Duplex system microcomputer device
IT1151351B (it) * 1982-01-19 1986-12-17 Italtel Spa Disposizione circuitale atta a realizzare lo scambio di dati tra una coppia di elaboratori operanti secondo il principio master-slave
US4610013A (en) * 1983-11-08 1986-09-02 Avco Corporation Remote multiplexer terminal with redundant central processor units
JPH01237734A (ja) * 1988-03-18 1989-09-22 Nec Corp 二重化装置
US4982325A (en) * 1988-03-18 1991-01-01 At&T Bell Laboratories Applications processor module for interfacing to a database system
US4882747A (en) * 1988-05-12 1989-11-21 Jerry Williams Infrared communication apparatus for remote site applications
US5157780A (en) * 1990-06-12 1992-10-20 Advanced Micro Devices, Inc. Master-slave checking system
US5263034A (en) * 1990-10-09 1993-11-16 Bull Information Systems Inc. Error detection in the basic processing unit of a VLSI central processor
US5525913A (en) * 1994-10-19 1996-06-11 Intel Corporation Power validation tool for microprocessor systems

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013033493A (ja) * 2006-08-04 2013-02-14 Tsx Inc フェイルオーバシステムおよび方法
JP2014002751A (ja) * 2006-08-04 2014-01-09 Tsx Inc フェイルオーバシステムおよび方法
US8909977B2 (en) 2006-08-04 2014-12-09 Tsx Inc. Failover system and method
WO2008111137A1 (ja) 2007-03-09 2008-09-18 Fujitsu Limited 情報処理装置及びドメイン動的再構成処理方法
JP2010136038A (ja) * 2008-12-04 2010-06-17 Fujitsu Ltd 伝送装置及び冗長構成部の系切替え方法
JP2012155499A (ja) * 2011-01-25 2012-08-16 Fujitsu Ltd 情報処理装置およびデータベースシステム
KR20170039256A (ko) * 2014-07-30 2017-04-10 지멘스 악티엔게젤샤프트 제어 인가를 컴퓨터에 할당하기 위한 방법 및 시스템

Also Published As

Publication number Publication date
US5870301A (en) 1999-02-09
JP3611894B2 (ja) 2005-01-19

Similar Documents

Publication Publication Date Title
JPH08272753A (ja) 二重化構成をもつシステム制御装置
CA2051786C (en) Universal scheme of input/output redundancy in a process control system
EP0731945B1 (en) Fault resilient/fault tolerant computing
JP2505928B2 (ja) フォ―ルト・トレラント・システムのためのチェックポイント機構
EP1426863B1 (en) Method and apparatus for maintaining consistency of data stored in a group of mirroring devices
EP0478291A2 (en) Method for enacting failover of a 1:1 redundant pair of slave processors
JPH0651802A (ja) バックアップ機能を有するプログラマブル・コントローラ
JP3882783B2 (ja) プログラマブルコントローラ及びcpuユニット並びに通信ユニット及び通信ユニットの制御方法
WO1992006431A1 (en) Message control method for data communication system
JP3942216B2 (ja) 二重化された監視/制御プロセッサによるシステム監視・制御方法およびシステム監視・制御装置
US20040193735A1 (en) Method and circuit arrangement for synchronization of synchronously or asynchronously clocked processor units
WO1999026138A1 (fr) Procede de permutation dans un systeme multiplex
JPH1035495A (ja) 二重系電子連動装置
JP3343618B2 (ja) 端末無中断オンラインシステム
JP2693627B2 (ja) プログラマブルコントローラの二重化システム
KR100440588B1 (ko) 계층적 구조를 지원하는 직렬 버스형 형상 인식 및 경보장치
JP3332098B2 (ja) 二重化プロセッサ装置
KR19990050460A (ko) 고 가용성 시스템의 장애 복구방법 및 장치
JPH06325008A (ja) リセット機能を備えるコンピュータシステム
JP2966966B2 (ja) プログラマブルコントローラの二重化装置
JPH06318107A (ja) プログラマブルコントローラおよびそれを用いた分散制御システムにおける特定他局のリセット方法、他局のリセット要因検出方法、異常局監視方法、同期起動方法および同期停止方法
JPH0916426A (ja) 2ポートコンソールを持つフォールトトレラントコンピュータ
JP3679412B6 (ja) 故障から立直りが速い/故障に対する耐性がある計算処理
JP2512849B2 (ja) デ―タ通信システムのメッセ―ジ制御方式
JP2001045021A (ja) 二重化処理システム

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040928

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041021

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071029

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081029

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081029

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091029

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091029

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101029

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101029

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111029

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111029

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121029

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121029

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees