JPH08136951A - Substrate for liquid crystal panel and its production - Google Patents
Substrate for liquid crystal panel and its productionInfo
- Publication number
- JPH08136951A JPH08136951A JP27356894A JP27356894A JPH08136951A JP H08136951 A JPH08136951 A JP H08136951A JP 27356894 A JP27356894 A JP 27356894A JP 27356894 A JP27356894 A JP 27356894A JP H08136951 A JPH08136951 A JP H08136951A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pixel electrode
- substrate
- liquid crystal
- crystal panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は画像表示機能を有する液
晶パネル用基板とその製造方法に関する。とりわけ一方
の基板にスイッチング素子を内蔵した液晶画像表示装置
において有効な液晶パネル用基板と、その製造方法に関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal panel substrate having an image display function and a method for manufacturing the same. In particular, the present invention relates to a liquid crystal panel substrate effective in a liquid crystal image display device having a switching element built in one substrate, and a manufacturing method thereof.
【０００２】[0002]
【従来の技術】近年の微細加工技術、液晶材料及び実装
技術等の進歩により３〜１５インチ程度のサイズではあ
るが、液晶パネルで実用上支障ないテレビジョン画像や
各種の画像表示が商用ベースで既に得られている。液晶
パネルを構成する２枚のガラス基板の一方にＲ（赤）、
Ｇ（緑）、Ｂ（青）の着色層を形成しておくことにより
カラー表示も容易に実現され、また絵素毎にスイッチン
グ素子を内蔵させた、いわゆるアクティブマトリクス型
の液晶パネルではクロストークも少なく、かつ高いコン
トラスト比を有する画像が保証される。2. Description of the Related Art Due to recent advances in microfabrication technology, liquid crystal materials, packaging technology and the like, although the size is about 3 to 15 inches, television images and various image displays that are practically usable on liquid crystal panels are commercially available. Already obtained. R (red) on one of the two glass substrates that make up the liquid crystal panel,
Color display can be easily realized by forming colored layers of G (green) and B (blue), and crosstalk also occurs in a so-called active matrix type liquid crystal panel in which a switching element is incorporated for each picture element. Images with few and high contrast ratios are guaranteed.
【０００３】このような液晶パネルは、液晶パネルの走
査線としては１２０〜９６０本、信号線としては２４０
〜２０００本程度のマトリクス編成が標準的である。液
晶パネルについて、図１７〜図１９に基づいて説明す
る。図１７は液晶パネルへの２方式の実装状態を示す斜
視図、図１８はアクティブマトリクス型液晶パネルの等
価回路図、図１９はカラー表示用液晶パネルの要部断面
図である。Such a liquid crystal panel has 120 to 960 scanning lines and 240 signal lines.
A matrix organization of about 2000 to 2,000 is standard. The liquid crystal panel will be described with reference to FIGS. FIG. 17 is a perspective view showing a two-system mounting state on a liquid crystal panel, FIG. 18 is an equivalent circuit diagram of an active matrix type liquid crystal panel, and FIG. 19 is a cross-sectional view of a main part of a color display liquid crystal panel.
【０００４】図１７に示すように液晶パネル１を構成す
る一方の透明性絶縁基板であるガラス基板２上に形成さ
れた走査線の電極端子群６に駆動信号を供給する半導体
集積回路チップ３を直接接続するＣＯＧ（Chip-On-Glas
s)方式や、例えばポリイミド系樹脂薄膜をベースとし、
金メッキされた銅箔の端子群（図示せず）を有する接続
フィルム４を信号線の電極端子群５に接着剤で圧接しな
がら固定する方式などの実装手段によって実装されてい
る。このように電極端子群５、６が信号線又走査線にそ
れぞれ接続されて電気信号が画像表示部に供給される。
ここでは便宜上二つの実装方式を同時に図示している
が、実際にはいずれかの実装方式が選ばれることは言う
までもない。なお、７、８は液晶パネル１中央の画像表
示部と信号線及び走査線の電極端子群５、６との間を接
続する配線路で、必ずしも電極端子群と同じ導電材で構
成される必要はない。As shown in FIG. 17, a semiconductor integrated circuit chip 3 for supplying a driving signal to a scanning line electrode terminal group 6 formed on a glass substrate 2 which is one transparent insulating substrate constituting a liquid crystal panel 1 is provided. COG (Chip-On-Glas) directly connected
s) method or based on, for example, a polyimide resin thin film,
The connection film 4 having a gold-plated copper foil terminal group (not shown) is mounted on the signal line electrode terminal group 5 while being pressed against the electrode terminal group 5 with an adhesive. In this way, the electrode terminal groups 5 and 6 are connected to the signal lines or the scanning lines, respectively, and an electric signal is supplied to the image display section.
Here, two mounting methods are shown simultaneously for convenience, but it goes without saying that one of the mounting methods is actually selected. Reference numerals 7 and 8 denote wiring paths for connecting the image display unit at the center of the liquid crystal panel 1 to the electrode terminals 5 and 6 for signal lines and scanning lines, and are necessarily formed of the same conductive material as the electrode terminals. There is no.
【０００５】ガラス基板２に対向するガラス基板９は全
ての液晶セルに共通の透明導電性の対向電極を閉空間側
に有するもう１方のガラス基板である。両ガラス基板
２、９は石英ファイバやプラスチック・ビ−ズ等のスペ
−サによって数μｍ程度の所定の距離を隔てて対向配置
され、その間隙（ギャップ）は有機性樹脂よりなるシー
ル材と封口材で封止された閉空間になっており、この閉
空間には液晶が充填されている。カラ−表示を実現する
には、ガラス基板９の閉空間側に着色層と称する染料ま
たは顔料のいずれか一方もしくは両方を含む有機薄膜が
被着されて色表示機能が与えられる。この場合にはガラ
ス基板９は、別名カラーフィルタと呼ばれる。そして液
晶材の性質によってはガラス基板９上面またはガラス基
板２下面のいずれかもしくは両面上に偏光板が貼付さ
れ、液晶パネル１は電気光学素子として機能する。The glass substrate 9 facing the glass substrate 2 is the other glass substrate having a transparent conductive counter electrode common to all liquid crystal cells on the closed space side. Both glass substrates 2 and 9 are arranged facing each other with a predetermined distance of about several μm by a spacer such as a quartz fiber or a plastic bead, and the gap is a sealing material made of an organic resin and a sealing member. It is a closed space sealed with a material, and the closed space is filled with liquid crystal. In order to realize the color display, an organic thin film containing one or both of a dye and a pigment called a coloring layer is attached to the closed space side of the glass substrate 9 to provide a color display function. In this case, the glass substrate 9 is also called a color filter. Depending on the properties of the liquid crystal material, a polarizing plate is attached to either the upper surface of the glass substrate 9 or the lower surface of the glass substrate 2 or both surfaces, and the liquid crystal panel 1 functions as an electro-optical element.
【０００６】図１８はスイッチング素子として絶縁ゲー
ト型トランジスタ１０を絵素毎に配置したアクティブマ
トリクス型液晶パネルの等価回路図である。実線で描か
れた素子は一方のガラス基板２上に、そして破線で描か
れた素子はもう一方のガラス基板９上に形成されてい
る。走査線１１（８）と信号線１２（７）は、例えば非
晶質シリコン（ａ−Ｓｉ）を半導体層とし、窒化シリコ
ン（ＳｉＮX ）をゲート絶縁層とするＴＦＴ（薄膜トラ
ンジスタ）１０の形成と同時にガラス基板２上に作製さ
れる。液晶セル１３はガラス基板２上に形成された透明
導電性の絵素電極１４と、カラーフィルタ（ガラス基
板）９上に形成された同じく透明導電性の対向電極１５
と、２枚のガラス基板で構成された閉空間を満たす液晶
１６とで構成され、電気的にはコンデンサと同じ扱いを
受ける。液晶セル１３の時定数を大きくするために付加
される蓄積容量の構成に関しては、いくつかの選択が可
能で、例えば図１８では蓄積容量２２は前段の走査線と
絵素電極１４とで構成されている。FIG. 18 is an equivalent circuit diagram of an active matrix type liquid crystal panel in which an insulated gate type transistor 10 is arranged for each picture element as a switching element. The element drawn by the solid line is formed on one glass substrate 2, and the element drawn by the broken line is formed on the other glass substrate 9. The scanning line 11 (8) and the signal line 12 (7) are formed of a TFT (thin film transistor) 10 using, for example, amorphous silicon (a-Si) as a semiconductor layer and silicon nitride (SiN x ) as a gate insulating layer. At the same time, it is formed on the glass substrate 2. The liquid crystal cell 13 includes a transparent conductive picture element electrode 14 formed on the glass substrate 2 and a transparent conductive counter electrode 15 formed on the color filter (glass substrate) 9 as well.
And a liquid crystal 16 that fills a closed space composed of two glass substrates and is electrically treated in the same manner as a capacitor. With respect to the structure of the storage capacitor added to increase the time constant of the liquid crystal cell 13, several selections are possible. For example, in FIG. 18, the storage capacitor 22 is composed of the preceding scanning line and the pixel electrode 14. ing.
【０００７】図１８において蓄積容量２２はアクティブ
マトリクス型の液晶パネルとしては必ずしも必須の構成
要素とは限らないが、駆動用信号源の利用効率の向上、
浮遊寄生容量の障害の抑制及び高温動作時の画像のちら
つき（フリッカ）の低減や静止画像の焼付け防止等には
効果的存在で、実用上はほぼ採用されている。In FIG. 18, the storage capacitor 22 is not always an essential component for an active matrix type liquid crystal panel, but the utilization efficiency of the driving signal source is improved,
It is effective in suppressing disturbance of stray parasitic capacitance, reducing image flicker during high-temperature operation, and preventing image sticking in still images, and is practically used in practice.
【０００８】図１９はカラー液晶画像表示装置の要部断
面図である。染色された感光性ゼラチンまたは着色性感
光性樹脂等よりなる着色層１８は先述したように、カラ
ーフィルタ９の閉空間側で絵素電極１４に対応してＲＧ
Ｂの三原色で所定の配列に従って配置されている。全て
の絵素電極１４に共通の対向電極１５は、着色層１８の
存在による電圧配分損失を避けるためには図示したよう
に着色層１８上に形成される。液晶層１６に接して２枚
のガラス基板上に被着された、例えば 0.1μｍ程度の膜
厚のポリイミド系樹脂薄膜層１９は液晶分子を決められ
た方向に揃えるための配向膜である。加えて液晶１６に
ツイスト・ネマチック（ＴＮ）型のものを用いる場合に
は上下に２枚の偏光板２０を必要とする。FIG. 19 is a sectional view of a main part of a color liquid crystal image display device. As described above, the colored layer 18 made of dyed photosensitive gelatin or colored photosensitive resin corresponds to the RG corresponding to the pixel electrode 14 on the closed space side of the color filter 9.
The three primary colors of B are arranged according to a predetermined arrangement. The counter electrode 15 common to all the pixel electrodes 14 is formed on the colored layer 18 as shown in order to avoid the voltage distribution loss due to the presence of the colored layer 18. The polyimide resin thin film layer 19 having a film thickness of, for example, about 0.1 μm, which is adhered to the two glass substrates in contact with the liquid crystal layer 16, is an alignment film for aligning liquid crystal molecules in a predetermined direction. In addition, when the twisted nematic (TN) type liquid crystal 16 is used, two polarizing plates 20 are required above and below.
【０００９】ＲＧＢの着色層１８の境界に低反射性の不
透明膜２１を配置すると、ガラス基板２上の信号線１２
等の金属配線層からの反射光を防止できてコントラスト
比が向上し、またスイッチング素子１０の外部光照射に
よるＯＦＦ（液晶セルの保持状態）時のリーク電流の増
大が防げて強い外光の下でも動作させることが可能とな
る。このような構造は、ブラックマトリクス（ＢＭ）と
して実用化されている。ブラックマトリクス材の構成も
多数考えられるが、着色層との境界に於ける不必要な段
差の発生状況と光の透過率を考慮すると、コスト高には
なるが 0.1μｍ程度の膜厚のＣｒ薄膜が簡便である。When a low-reflectivity opaque film 21 is arranged at the boundary of the RGB colored layers 18, the signal lines 12 on the glass substrate 2 are arranged.
It is possible to prevent the reflected light from the metal wiring layer such as, for example, to improve the contrast ratio, and to prevent an increase in the leakage current when the switching element 10 is turned off (the liquid crystal cell is held) due to the external light irradiation. However, it can be operated. Such a structure is put to practical use as a black matrix (BM). There are many possible configurations of black matrix materials, but considering the occurrence of unnecessary steps at the boundary with the colored layer and the light transmittance, the cost will increase, but the thickness of the Cr thin film will be about 0.1 μm. Is simple.
【００１０】なお、図１９において理解を簡単にするた
め、薄膜トランジスタ１０、走査線１１及び蓄積容量２
２に加えて光源やスペ−サ等の主要因子は省略されてい
る。図中２３は絵素電極１４と薄膜トランジスタ１０の
ドレインとを接続するための導電性薄膜で、一般的には
信号線１２と同一の材質で同時に形成される。ここでは
図示しなかったが、対向電極１５は画像表示部より僅か
に外よりの隅部で適当な導電性ペーストを介してＴＦＴ
基板２上の適当な導電性パターンに接続され、電極端子
群５、６の一部に組み込まれて電気的接続が与えられ
る。Incidentally, in order to facilitate understanding in FIG. 19, the thin film transistor 10, the scanning line 11 and the storage capacitor 2 are shown.
In addition to 2, major factors such as light source and spacer are omitted. Reference numeral 23 in the figure is a conductive thin film for connecting the pixel electrode 14 and the drain of the thin film transistor 10, and is generally formed of the same material as the signal line 12 at the same time. Although not shown here, the counter electrode 15 is provided on the TFT at a corner slightly outside from the image display portion via a suitable conductive paste.
It is connected to an appropriate conductive pattern on the substrate 2 and incorporated in a part of the electrode terminal groups 5 and 6 to provide an electrical connection.
【００１１】図２０には現在採用されているスイッチン
グ素子である絶縁ゲ−ト型トランジスタの一つの典型的
な平面パターン配置図を示す。ここでは蓄積容量２２は
前段の走査線１１’と開口部３０を経由して絵素電極１
４に接続された蓄積電極３１とを電極とし、両者の間に
介在する少なくともゲート絶縁層を含む絶縁層をコンデ
ンサの絶縁層として構成されている。FIG. 20 shows a typical plan pattern layout of one of the insulating gate type transistors, which is a switching element currently used. Here, the storage capacitor 22 is connected to the pixel electrode 1 via the scanning line 11 ′ and the opening 30 in the preceding stage.
The storage electrode 31 connected to the electrode 4 is used as an electrode, and an insulating layer including at least a gate insulating layer interposed therebetween is configured as an insulating layer of a capacitor.
【００１２】以下、図２１から図２８に基づいて、絶縁
ゲ−ト型トランジスタも含めて液晶画像表示用ＴＦＴ基
板の製造プロセスを説明する。図２１から図２８は、図
２０のＡ−Ａ’線上の製造工程断面図を示している。The manufacturing process of the liquid crystal image display TFT substrate including the insulating gate type transistor will be described below with reference to FIGS. 21 to 28 are sectional views of the manufacturing process taken along the line AA 'in FIG.
【００１３】先ず、図２１に示したように、ガラス基板
２の一主面上に絵素電極１４を、例えばスパッタ等の真
空製膜装置を用いて0.1μｍの膜厚のＩＴＯ（Indium−T
in−Oxide）で被着して選択的パターン形成により形成
する。次いで全面に0.1μｍの膜厚の酸化シリコン層２
４を被着する。酸化シリコン層２４は後工程でプラズマ
ＣＶＤによってＩＴＯよりなる絵素電極１４が還元され
て被着されるＳｉＮX 層が白濁することや絵素電極１４
の抵抗値が著しく変動することを防止する機能を有す
る。その被着方法は常圧ＣＶＤでもスパッタ等でもよ
い。First, as shown in FIG. 21, a pixel electrode 14 is formed on one main surface of the glass substrate 2 by using a vacuum film forming apparatus such as sputtering, and an ITO (Indium-T) film having a thickness of 0.1 μm is formed.
in-Oxide), and formed by selective pattern formation. Next, a silicon oxide layer 2 with a thickness of 0.1 μm is formed on the entire surface.
Put on 4. In the silicon oxide layer 24, the pixel electrode 14 made of ITO is reduced by plasma CVD in a later process, and the SiN x layer deposited thereon becomes cloudy and the pixel electrode 14
It has a function of preventing the resistance value of fluctuating remarkably. The deposition method may be atmospheric pressure CVD or sputtering.
【００１４】次に、図２２に示したように絶縁ゲート型
トランジスタのゲートを兼ねる走査線１１を例えば、ス
パッタ等の真空製膜装置を用いて 0.1μｍの膜厚のクロ
ム（Ｃｒ）で被着して選択的パターン形成を行なう。Next, as shown in FIG. 22, the scanning line 11 also serving as the gate of the insulated gate transistor is deposited with chromium (Cr) having a film thickness of 0.1 μm by using a vacuum film forming apparatus such as sputtering. Then, selective pattern formation is performed.
【００１５】次いで、図２３に示したように、ゲート絶
縁層２５となる第１のシリコン窒化層（ＳｉＮX ）、不
純物を殆ど含まない第１の非晶質シリコン（ａ−Ｓｉ）
層２６、エッチング・ストッパーとなる第２のシリコン
窒化層（ＳｉＮX ）２７の３層を例えば、0.3，0.05，
0.1μｍ程度の膜厚でプラズマＣＶＤ装置を用いて連続
的に堆積する。Next, as shown in FIG. 23, the first silicon nitride layer (SiN x ) to be the gate insulating layer 25 and the first amorphous silicon (a-Si) containing almost no impurities.
The layer 26 and the three layers of the second silicon nitride layer (SiN x ) 27 which serves as an etching stopper are, for example, 0.3, 0.05,
A film having a thickness of about 0.1 μm is continuously deposited using a plasma CVD apparatus.
【００１６】そして、図２４に示したように、ゲート１
１上でゲートよりも細く第２のＳｉＮX 層を選択的に残
して２７’とし、不純物を含まない第１の非晶質シリコ
ン層２６を露出した後、全面に不純物として例えば燐
（Ｐ）を含む第２の非晶質シリコン層（ｎ+ ａ−Ｓｉ）
２８を、例えば0.05μｍの膜厚でプラズマＣＶＤ装置を
用いて全面に被着する。Then, as shown in FIG. 24, the gate 1
1 on a 27 'a second SiN X layer thinner than the gate selectively leaving in, after exposing the first amorphous silicon layer 26 containing no impurities, such as phosphorus as the entire surface impurity (P) Second amorphous silicon layer (n + a-Si) containing
28 is deposited on the entire surface with a film thickness of 0.05 μm using a plasma CVD apparatus.
【００１７】次いで、図２５に示したように、ゲート１
１上周辺に上記２層の非晶質シリコン層を島状に選択的
に形成して２６’、２８’とし、ゲート絶縁層２５を露
出する。Next, as shown in FIG. 25, the gate 1
The above-mentioned two amorphous silicon layers are selectively formed in the shape of islands on the periphery of 1 to form 26 'and 28', and the gate insulating layer 25 is exposed.
【００１８】次いで、図２６に示したようにゲート絶縁
層２５と酸化シリコン層２４の一部を選択的に除去して
走査線１１への接続のための開口部（図示せず）と絵素
電極１４への接続のための開口部２９、３０を形成す
る。Next, as shown in FIG. 26, a part of the gate insulating layer 25 and the silicon oxide layer 24 is selectively removed to form an opening (not shown) for connecting to the scanning line 11 and a pixel. Openings 29, 30 for connection to the electrode 14 are formed.
【００１９】その後、図２７に示したように上記開口部
を含んで、例えば 0.1μｍの膜厚のクロム（Ｃｒ）と
0.5μｍの膜厚のアルミ（Ａｌ）との２層よりなるゲー
ト配線（図示せず）、蓄積電極３１と、第２のＳｉＮX
層２７’と一部重なるように一対のソース・ドレイン配
線１２、２３とを選択的に被着形成する。Thereafter, as shown in FIG. 27, including the above-mentioned opening, chromium (Cr) having a film thickness of, for example, 0.1 μm is formed.
A gate wiring (not shown) formed of two layers of aluminum (Al) having a film thickness of 0.5 μm, a storage electrode 31, and a second SiN x layer.
A pair of source / drain wirings 12 and 23 is selectively deposited so as to partially overlap the layer 27 '.
【００２０】さらにソース・ドレイン配線（あるいはソ
ース・ドレイン配線を形成するために用いられる感光性
樹脂パターンともども）をマスクとして第２のＳｉＮX
層２７’上の不純物を含む第２の非晶質シリコン層２
８’を選択的に除去して絶縁ゲ−ト型トランジスタとし
ては完成する。この時、ソース・ドレイン配線でカバー
されていない第１の非晶質シリコン層２６’は第２の非
晶質シリコン層２８’の過食刻によって消失してしま
う。このように第２のＳｉＮX 層２７’は非晶質シリコ
ン層２８’の過食刻に対して絶縁ゲート型トランジスタ
のチャネルとなる不純物を含まない非晶質シリコン層２
６’を保護する機能を発揮しているので、エッチング・
ストッパと称されることもある。Further, using the source / drain wiring (or the photosensitive resin pattern used for forming the source / drain wiring) as a mask, the second SiN x is formed.
Second amorphous silicon layer 2 containing impurities on layer 27 '
8'is selectively removed to complete an insulating gate type transistor. At this time, the first amorphous silicon layer 26 'which is not covered by the source / drain wiring disappears due to over-etching of the second amorphous silicon layer 28'. As described above, the second SiN x layer 27 ′ is the amorphous silicon layer 2 that does not include impurities that become a channel of the insulated gate transistor against over-etching of the amorphous silicon layer 28 ′.
Since it has the function of protecting 6 ', etching
It is also called a stopper.
【００２１】最後に図２８に示したように、全面にパシ
ベーション層として例えば、ＳｉＮ X 層３２を0.2〜0.5
μｍの膜厚でプラズマＣＶＤ装置を用いて被着する。そ
して走査線１１や信号線１２の端子電極６および５上の
絶縁層を選択的に除去して開口部を形成し、端子電極を
露出する。なお、液晶セルに印加される実効電圧を減少
させないため、あるいはパシベーション層３２の膜質の
関係から絵素電極１４上のパシベーション層も開口部３
３として同時に除去することが多い。Finally, as shown in FIG.
As the basation layer, for example, SiN XLayer 32 from 0.2 to 0.5
It is deposited with a film thickness of μm using a plasma CVD apparatus. So
On the terminal electrodes 6 and 5 of the scanning line 11 and the signal line 12.
Selectively remove the insulating layer to form an opening and remove the terminal electrode.
Exposed. The effective voltage applied to the liquid crystal cell is reduced.
Of the passivation layer 32 or the film quality of the passivation layer 32.
Due to the relationship, the passivation layer on the pixel electrode 14 also has the opening 3
It is often removed as 3 at the same time.
【００２２】以上述べた製造方法では、２種類の非晶質
シリコン層を島状に形成してゲート絶縁層を露出してか
ら、走査線や絵素電極への接続のための開口部形成が実
行されている。この方法では、製造工程（特に写真食刻
工程）の合理化のために非晶質シリコン層を島状に形成
することなく、２種類の非晶質シリコン層とゲート絶縁
層およびその他の絶縁層を含む多層膜を一気に食刻し
て、上記開口部を形成することも可能である。それは、
非晶質シリコン層を島状に形成する工程を省略すること
が出来るからである。しかし、開口部形成が多層膜の食
刻となってやや複雑になり、かつドライエッチを採用し
ないと開口部の断面形状が逆テーパになり易いなど技術
上の課題がないわけではない。また、後者の場合には非
晶質シリコン層の不透明性に鑑み、ゲート配線とソース
・ドレイン配線をマスクとして前記配線間の不要な非晶
質シリコン層を除去した後か、上述したようにプラズマ
３層膜の形成前、すなわちゲート絶縁層であるＳｉＮX
層２５の形成前に絵素電極が形成されなければならない
ことは容易に理解されよう。In the manufacturing method described above, the two types of amorphous silicon layers are formed in an island shape to expose the gate insulating layer, and then the openings for connecting to the scanning lines and the pixel electrodes are formed. It is running. In this method, two types of amorphous silicon layers, a gate insulating layer, and other insulating layers are formed without forming the amorphous silicon layers in an island shape for the purpose of streamlining the manufacturing process (in particular, photolithography process). It is also possible to etch the multi-layered film containing at a stretch to form the opening. that is,
This is because the step of forming the amorphous silicon layer in an island shape can be omitted. However, there are some technical problems that the formation of the opening becomes slightly complicated by etching the multilayer film, and the cross-sectional shape of the opening tends to be inversely tapered unless dry etching is adopted. In the latter case, in consideration of the opacity of the amorphous silicon layer, the unnecessary amorphous silicon layer between the wirings is removed by using the gate wiring and the source / drain wiring as a mask, or as described above. Before formation of the three-layer film, that is, SiN x which is the gate insulating layer
It will be readily appreciated that the pixel electrodes must be formed prior to forming layer 25.
【００２３】なお、絶縁ゲ−ト型トランジスタの耐熱性
を向上させるために、ソース・ドレイン配線１２、２３
と不純物を含む非晶質シリコン層２８’との間に耐熱バ
リア金属としてＣｒを紹介しているが、その他にもＴｉ
（チタン）等の金属薄膜層やシリサイド薄膜層がよく採
用されている。耐熱バリア金属の技術の詳細については
ここでは省略する。In order to improve the heat resistance of the insulating gate type transistor, the source / drain wirings 12, 23 are formed.
Cr is introduced as a heat-resistant barrier metal between the amorphous silicon layer 28 'containing impurities and Ti.
A metal thin film layer such as (titanium) or a silicide thin film layer is often adopted. Details of the technology of the heat-resistant barrier metal are omitted here.
【００２４】[0024]
【発明が解決しようとする課題】上記した製造方法で
は、図２０に示したように絵素電極１４の周辺には開口
部３３のパターン形成時の合わせ精度分だけ酸化シリコ
ン層、ゲート絶縁層およびパシベーション絶縁層が残ら
ざるを得ない。合わせ精度はマスク精度、ガラス基板の
熱収縮量、露光時のガラス基板の温度による膨張量およ
び露光機の合わせ精度の総和で決まる。デバイスサイズ
が大きい場合や高密度で絵素電極が小さい場合には、パ
ターン形成時の誤差の量（３〜５μｍ）は開口率を１０
％以上は簡単に低下させてしまう。すなわち、絵素電極
１４を１００％露出することは困難である。In the above-described manufacturing method, as shown in FIG. 20, a silicon oxide layer, a gate insulating layer and a silicon oxide layer are provided around the pixel electrode 14 by the alignment accuracy when the pattern of the opening 33 is formed. There is no choice but to leave the passivation insulating layer. The alignment precision is determined by the sum of the mask precision, the amount of thermal contraction of the glass substrate, the amount of expansion of the glass substrate due to the temperature during exposure, and the alignment precision of the exposure device. When the device size is large or the pixel electrode is small with high density, the amount of error (3 to 5 μm) at the time of pattern formation has an aperture ratio of 10
% Or more can easily reduce it. That is, it is difficult to expose the picture element electrode 14 by 100%.
【００２５】また、ＴＦＴ液晶デバイスを早期に普及さ
せるためには低価格化が工業的には必須要件で、低コス
ト化のために製造工程の一層の簡略化や短縮化が強く望
まれている。Further, in order to popularize the TFT liquid crystal device at an early stage, it is industrially necessary to reduce the price, and further simplification and shortening of the manufacturing process are strongly desired to reduce the cost. .
【００２６】加えてパネル組立工程においても、上記し
た開口部３３の段差（上述例では0.6〜0.9μｍ）が絵素
電極１４上に存在するため、ラビング処理の均一性が損
なわれて段差近傍に非配向状態が発生しやすい。非配向
状態が発生すると、黒表示状態の時に画像に光抜けが生
じて黒レベルが十分に沈み込まず、コントラスト比と階
調性の高い画像を得ることが困難であった。In addition, also in the panel assembling process, since the step difference (0.6 to 0.9 μm in the above example) of the opening 33 is present on the pixel electrode 14, the uniformity of the rubbing process is impaired and the vicinity of the step difference occurs. A non-oriented state is likely to occur. When the non-aligned state occurs, light leakage occurs in the image in the black display state and the black level does not sink sufficiently, and it is difficult to obtain an image with a high contrast ratio and gradation.
【００２７】さらに、ＴＦＴ基板とカラーフィルタとを
貼り合わせて液晶パネル化する工程でも、シール材があ
る程度軟化状態にないと両者の合わせ精度を確保できな
いが、軟化しているだけシール材が硬化する過程でずれ
が生じる。基板の反りやうねりとも相まってＴＦＴ基板
とカラーフィルタとを精度良く貼り合わせることは困難
で、数μｍの合わせ精度しか実現出来ていない。このた
め、ブラックマトリクスを幅広に形成しておく必要があ
り、開口率が低下することは避けられない。またカラー
フィルタのコストダウンの観点からも、ＴＦＴ基板上で
有効なブラックマトリクスを形成することは火急の課題
となっている。Further, even in the process of bonding the TFT substrate and the color filter to form a liquid crystal panel, it is not possible to secure the alignment accuracy of the two unless the sealing material is in a softened state to some extent, but the sealing material is hardened as it is softened. Misalignment occurs in the process. Due to the warp and undulation of the substrate, it is difficult to bond the TFT substrate and the color filter to each other with high accuracy, and only the alignment accuracy of several μm can be realized. For this reason, it is necessary to form the black matrix wide, and it is inevitable that the aperture ratio is lowered. Also, from the viewpoint of cost reduction of the color filter, forming an effective black matrix on the TFT substrate has become an urgent issue.
【００２８】本発明は上記した現況に鑑みなされたもの
で、工程数の低下と開口率の大きなＴＦＴ液晶パネルを
同時にもたらすＴＦＴ液晶デバイスとその製造方法を提
供することを目的とする。The present invention has been made in view of the above situation, and it is an object of the present invention to provide a TFT liquid crystal device and a method for manufacturing the same which can simultaneously provide a TFT liquid crystal panel having a reduced number of steps and a large aperture ratio.
【００２９】[0029]
【課題を解決するための手段】本発明の液晶パネルは、
上記の課題を解決するため、透明性絶縁基板の一主面上
に複数本の走査線と、少なくとも一層以上の絶縁層を介
して前記走査線と概ね直交する複数本の信号線と、走査
線と信号線の交点毎に少なくとも一つの絶縁ゲート型ト
ランジスタと絵素電極とを有する液晶パネル用基板であ
って、前記絶縁ゲート型トランジスタのゲートを兼ねる
走査線が透明導電層と金属層との積層よりなるととも
に、前記絶縁ゲート型トランジスタのゲート絶縁層が少
なくとも酸化タンタル層を含み、前記絵素電極上の酸化
タンタル層を含む絶縁層が絵素電極と自己整合的に除去
されていることを特徴とする。The liquid crystal panel of the present invention comprises:
To solve the above problems, a plurality of scanning lines on one main surface of the transparent insulating substrate, a plurality of signal lines substantially orthogonal to the scanning lines through at least one insulating layer or more, and scanning lines A liquid crystal panel substrate having at least one insulated gate transistor and a pixel electrode at each intersection of a signal line and a signal line, wherein the scanning line also serving as the gate of the insulated gate transistor is a laminate of a transparent conductive layer and a metal layer. In addition, the gate insulating layer of the insulated gate transistor includes at least a tantalum oxide layer, and the insulating layer including the tantalum oxide layer on the pixel electrode is removed in a self-aligned manner with the pixel electrode. And
【００３０】本発明の液晶パネル用基板の製造方法は、
透明性絶縁基板の一主面上に透明導電層と金属層とを被
着する工程と、前記透明導電層と金属層との積層よりな
るゲートを兼ねる走査線と疑似絵素電極とを選択的に形
成する工程と、全面に酸化タンタル層を被着する工程を
含み絶縁ゲート型トランジスタを形成する工程と、前記
絶縁ゲート型トランジスタのドレインと絵素電極とを接
続するドレイン配線と信号線とを形成する工程とからな
る液晶パネル用基板の製造方法であって、全面にネガ型
の感光性樹脂を塗布する工程と、前記透明性絶縁基板の
他の主面上からの紫外線照射を含み前記疑似絵素電極上
に自己整合的に開口部を形成する工程と、前記開口部内
の酸化タンタル層を含む絶縁層と金属層とを選択的に除
去する工程とからなることを要旨とする。The method of manufacturing a liquid crystal panel substrate of the present invention is
A step of depositing a transparent conductive layer and a metal layer on one main surface of a transparent insulating substrate, and a scanning line and a pseudo pixel electrode which also function as a gate and are formed by stacking the transparent conductive layer and the metal layer are selectively formed. A step of forming an insulated gate transistor including a step of depositing a tantalum oxide layer on the entire surface, a drain wiring connecting the drain of the insulated gate transistor and a pixel electrode, and a signal line. A method for manufacturing a liquid crystal panel substrate, which comprises a step of forming a negative type photosensitive resin on the entire surface, and the pseudo irradiation including ultraviolet irradiation from the other main surface of the transparent insulating substrate. The gist is that it includes a step of forming an opening on the pixel electrode in a self-aligning manner and a step of selectively removing the insulating layer including the tantalum oxide layer and the metal layer in the opening.
【００３１】また、前記の液晶パネル用基板であって、
前記絶縁ゲート型トランジスタのゲートを兼ねる走査線
が透明導電層と金属層との積層よりなるとともに、前記
絶縁ゲート型トランジスタのゲート絶縁層が少なくとも
酸化タンタル層を含み、前記絵素電極の周辺部に前記金
属層が選択的に配置されるとともに絵素電極上および前
記周辺部の金属層上の酸化タンタル層を含む絶縁層が選
択的に除去されていることを特徴とする。Further, in the above-mentioned liquid crystal panel substrate,
The scanning line also serving as the gate of the insulated gate transistor is formed of a laminated layer of a transparent conductive layer and a metal layer, and the gate insulating layer of the insulated gate transistor includes at least a tantalum oxide layer, and is provided in the peripheral portion of the pixel electrode. The metal layer is selectively arranged, and the insulating layer including the tantalum oxide layer on the pixel electrode and on the peripheral metal layer is selectively removed.
【００３２】また、前記の液晶パネル用基板の製造方法
であって、前記疑似絵素電極上の酸化タンタル層を含む
絶縁層と金属層とを選択的に除去する工程とからなるこ
とを要旨とする。The method of manufacturing a substrate for a liquid crystal panel described above further comprises a step of selectively removing an insulating layer including a tantalum oxide layer on the pseudo pixel electrode and a metal layer. To do.
【００３３】また、前記液晶パネル用基板であって、前
記絶縁ゲート型トランジスタのゲートを兼ねる走査線が
透明導電層と金属層との積層よりなるとともに、前記絶
縁ゲート型トランジスタのゲート絶縁層が少なくとも酸
化タンタル層を含み、前記絵素電極上の酸化タンタル層
を含む絶縁層が絵素電極と自己整合的に除去されている
とともに前記絵素電極を除いた領域に黒色顔料レジスト
が自己整合的に被着されていることを特徴とする。In the liquid crystal panel substrate, the scanning line that also serves as the gate of the insulated gate transistor is formed by stacking a transparent conductive layer and a metal layer, and at least the gate insulating layer of the insulated gate transistor is provided. An insulating layer including a tantalum oxide layer and including a tantalum oxide layer on the pixel electrode is removed in a self-aligned manner with the pixel electrode, and a black pigment resist is self-aligned in a region excluding the pixel electrode. It is characterized by being covered.
【００３４】また、前記液晶パネル用基板の製造方法で
あって、全面にネガ型の黒色顔料レジストを塗布する工
程と、前記透明性絶縁基板の他の主面上からの紫外線照
射を含み前記疑似絵素電極上に自己整合的に開口部を形
成する工程と、前記開口部内の酸化タンタル層を含む絶
縁層と金属層とを選択的に除去する工程とからなること
を要旨とする。Further, in the method for manufacturing a substrate for a liquid crystal panel, the pseudo black pigment resist is applied over the entire surface, and the pseudo irradiation includes ultraviolet irradiation from the other main surface of the transparent insulating substrate. The gist is that it includes a step of forming an opening on the pixel electrode in a self-aligning manner and a step of selectively removing the insulating layer including the tantalum oxide layer and the metal layer in the opening.
【００３５】特に本発明は絵素電極である透明電極上に
ゲート金属層を被着した状態でＴＦＴを作製するプロセ
スとし、裏面露光による自己整合的な開口部形成と、開
口部形成に黒色顔料レジストを採用したことを特徴とす
るものである。In particular, the present invention provides a process for manufacturing a TFT in which a gate metal layer is deposited on a transparent electrode which is a pixel electrode, and self-aligned opening formation by backside exposure and black pigment for the formation of the opening. It is characterized by using a resist.
【００３６】[0036]
【作用】本発明の液晶パネルは、透明性絶縁基板の一主
面上に複数本の走査線と、少なくとも一層以上の絶縁層
を介して前記走査線と概ね直交する複数本の信号線と、
走査線と信号線の交点毎に少なくとも一つの絶縁ゲート
型トランジスタと絵素電極とを有する液晶パネル用基板
であって、前記絶縁ゲート型トランジスタのゲートを兼
ねる走査線が透明導電層と金属層との積層よりなるとと
もに、前記絶縁ゲート型トランジスタのゲート絶縁層が
少なくとも酸化タンタル層を含み、前記絵素電極上の酸
化タンタル層を含む絶縁層が絵素電極と自己整合的に除
去されている。このように絵素電極である透明電極上に
ゲート金属層を被着した状態でＴＦＴを作製して液晶パ
ネル用基板を構成するので、工程数を少なくすることが
でき、開口率の大きな、ゲート電圧の利用効率が向上し
た、信頼性の高いＴＦＴ液晶パネルを得ることができ
る。A liquid crystal panel of the present invention comprises a plurality of scanning lines on one main surface of a transparent insulating substrate, and a plurality of signal lines which are substantially orthogonal to the scanning lines with at least one insulating layer interposed therebetween.
A liquid crystal panel substrate having at least one insulated gate transistor and a pixel electrode at each intersection of a scanning line and a signal line, wherein the scanning line also serving as the gate of the insulated gate transistor has a transparent conductive layer and a metal layer. And a gate insulating layer of the insulated gate transistor includes at least a tantalum oxide layer, and the insulating layer including the tantalum oxide layer on the pixel electrode is removed in a self-aligned manner with the pixel electrode. In this way, since the TFT is formed in the state where the gate metal layer is deposited on the transparent electrode which is the pixel electrode to form the substrate for the liquid crystal panel, the number of steps can be reduced, and the gate ratio is large. It is possible to obtain a highly reliable TFT liquid crystal panel with improved voltage utilization efficiency.
【００３７】本発明の液晶パネル用基板の製造方法は、
透明性絶縁基板の一主面上に透明導電層と金属層とを被
着する工程と、前記透明導電層と金属層との積層よりな
るゲートを兼ねる走査線と疑似絵素電極とを選択的に形
成する工程と、全面に酸化タンタル層を被着する工程を
含み絶縁ゲート型トランジスタを形成する工程と、前記
絶縁ゲート型トランジスタのドレインと絵素電極とを接
続するドレイン配線と信号線とを形成する工程とからな
る液晶パネル用基板の製造方法であって、全面にネガ型
の感光性樹脂を塗布する工程と、前記透明性絶縁基板の
他の主面上からの紫外線照射を含み前記疑似絵素電極上
に自己整合的に開口部を形成する工程と、前記開口部内
の酸化タンタル層を含む絶縁層と金属層とを選択的に除
去する工程とからなる。The method of manufacturing a liquid crystal panel substrate of the present invention is
A step of depositing a transparent conductive layer and a metal layer on one main surface of a transparent insulating substrate, and a scanning line and a pseudo pixel electrode which also function as a gate and are formed by stacking the transparent conductive layer and the metal layer are selectively formed. A step of forming an insulated gate transistor including a step of depositing a tantalum oxide layer on the entire surface, a drain wiring connecting the drain of the insulated gate transistor and a pixel electrode, and a signal line. A method for manufacturing a liquid crystal panel substrate, which comprises a step of forming a negative type photosensitive resin on the entire surface, and the pseudo irradiation including ultraviolet irradiation from the other main surface of the transparent insulating substrate. The method includes a step of forming an opening on the pixel electrode in a self-aligned manner, and a step of selectively removing the insulating layer including the tantalum oxide layer and the metal layer in the opening.
【００３８】即ち本発明の液晶パネル用基板の製造方法
は、透明導電層と金属層とよりなる積層をゲート電極と
疑似絵素電極とを選択的に形成する工程を有するので、
プロセス設計でパターニング工程が１回減少でき、製品
歩留りを向上させることができる。また、裏面露光で絵
素電極と同一サイズの開口部を形成し、上記開口部内の
金属層を除去することにより絵素電極を１００％露出す
ることができ、開口率の大きなＴＦＴ液晶パネルを得る
ことができる。That is, since the method for manufacturing a liquid crystal panel substrate of the present invention has a step of selectively forming a gate electrode and a pseudo pixel electrode with a laminated layer including a transparent conductive layer and a metal layer.
The patterning process can be reduced once by the process design, and the product yield can be improved. Further, by forming an opening of the same size as the pixel electrode by backside exposure and removing the metal layer in the opening, the pixel electrode can be exposed 100%, and a TFT liquid crystal panel with a large aperture ratio is obtained. be able to.
【００３９】また、上記液晶パネル用基板であって、前
記絶縁ゲート型トランジスタのゲートを兼ねる走査線が
透明導電層と金属層との積層よりなるとともに、前記絶
縁ゲート型トランジスタのゲート絶縁層が少なくとも酸
化タンタル層を含み、前記絵素電極の周辺部に前記金属
層が選択的に配置されるとともに絵素電極上および前記
周辺部の金属層上の酸化タンタル層を含む絶縁層が選択
的に除去されていることによっても、工程数を少なくす
ることができ、開口率の大きな、ゲート電圧の利用効率
の向上した、コントラスト比の高いＴＦＴ液晶パネルを
得ることができる。Further, in the above-mentioned liquid crystal panel substrate, the scanning line also serving as the gate of the insulated gate transistor is formed of a laminated layer of a transparent conductive layer and a metal layer, and at least the gate insulating layer of the insulated gate transistor is formed. An insulating layer including a tantalum oxide layer, the metal layer being selectively disposed in the peripheral portion of the pixel electrode, and the insulating layer including the tantalum oxide layer on the pixel electrode and the metal layer in the peripheral portion being selectively removed. Also by doing so, the number of steps can be reduced, and a TFT liquid crystal panel having a large aperture ratio, improved utilization efficiency of the gate voltage, and a high contrast ratio can be obtained.
【００４０】また、上記液晶パネル用基板の製造方法で
あって、前記疑似絵素電極上の酸化タンタル層を含む絶
縁層と金属層とを選択的に除去する工程を含んでなるの
で、絵素電極を露出させるために生じた段差の直下近傍
に金属層が存在するため、非配向による光抜けが防止さ
れ、コントラスト比の高いＴＦＴ液晶パネルを得ること
ができる。The method for manufacturing a substrate for a liquid crystal panel includes the step of selectively removing the metal layer and the insulating layer including the tantalum oxide layer on the pseudo pixel electrode. Since the metal layer is present immediately below the step generated due to the exposure of the electrodes, light leakage due to non-alignment is prevented, and a TFT liquid crystal panel having a high contrast ratio can be obtained.
【００４１】また、上記液晶パネル用基板であって、前
記絶縁ゲート型トランジスタのゲートを兼ねる走査線が
透明導電層と金属層との積層よりなるとともに、前記絶
縁ゲート型トランジスタのゲート絶縁層が少なくとも酸
化タンタル層を含み、前記絵素電極上の酸化タンタル層
を含む絶縁層が絵素電極と自己整合的に除去されている
とともに前記絵素電極を除いた領域に黒色顔料レジスト
が自己整合的に被着されているので、絵素電極以外は光
が通過しないようにできるとともに、工程数を少なくで
き、信頼性が高い、ブラックマトリクスを内蔵したＴＦ
Ｔ液晶パネルを得ることができる。Further, in the above-mentioned liquid crystal panel substrate, the scanning line also serving as the gate of the insulated gate transistor is formed of a laminate of a transparent conductive layer and a metal layer, and at least the gate insulating layer of the insulated gate transistor is formed. An insulating layer including a tantalum oxide layer and including a tantalum oxide layer on the pixel electrode is removed in a self-aligned manner with the pixel electrode, and a black pigment resist is self-aligned in a region excluding the pixel electrode. Since it is attached, it is possible to prevent the passage of light except for the pixel electrodes, and the number of steps can be reduced, which is highly reliable and has a built-in black matrix.
A T liquid crystal panel can be obtained.
【００４２】また、上記液晶パネル用基板の製造方法で
あって、全面にネガ型の黒色顔料レジストを塗布する工
程と、前記透明性絶縁基板の他の主面上からの紫外線照
射を含み前記疑似絵素電極上に自己整合的に開口部を形
成する工程と、前記開口部内の酸化タンタル層を含む絶
縁層と金属層とを選択的に除去する工程とからなるの
で、パターニング工程を減らすことができ、歩留りを向
上でき、信頼性を向上できる。また、裏面露光で絵素電
極と同一サイズの開口部を形成し、上記開口部内の金属
層を除去することにより絵素電極を１００％露出するこ
とができる。また、開口部形成に用いるマスク材に黒色
顔料レジストを採用すると、ＴＦＴ基板上で絵素電極以
外は黒色顔料レジストで覆うことができるので、これを
そのまま残してブラックマトリクスとして機能させるこ
とができ、開口率の大きなＴＦＴ液晶パネルを得ること
ができる。In the method for manufacturing a liquid crystal panel substrate, the pseudo black pigment resist is applied to the entire surface of the transparent insulating substrate, and ultraviolet irradiation is performed from the other main surface of the transparent insulating substrate. Since it includes a step of forming an opening on the pixel electrode in a self-aligned manner and a step of selectively removing the insulating layer including the tantalum oxide layer and the metal layer in the opening, the number of patterning steps can be reduced. Therefore, the yield can be improved, and the reliability can be improved. Further, by forming an opening having the same size as the pixel electrode by backside exposure and removing the metal layer in the opening, the pixel electrode can be exposed 100%. Further, when a black pigment resist is used as the mask material used for forming the openings, the portions other than the pixel electrodes can be covered with the black pigment resist on the TFT substrate, so that this can be left as it is to function as a black matrix, A TFT liquid crystal panel having a large aperture ratio can be obtained.
【００４３】[0043]
【実施例】以下本発明の実施例について図１〜図１６を
参照しながら説明する。なお便宜上従来例と同一または
相当する部位には同じ符号を付すこととする。本発明の
第１の実施例によるＴＦＴ基板の平面的なパターン配置
図を図１に、また同図のＡ−Ａ’線上の製造工程断面図
を図２〜図９に示し、以下本発明による製造方法を詳述
する。EXAMPLES Examples of the present invention will be described below with reference to FIGS. For the sake of convenience, the same or corresponding parts as those in the conventional example will be designated by the same reference numerals. FIG. 1 is a plan view of a pattern layout of a TFT substrate according to the first embodiment of the present invention, and FIGS. 2 to 9 are sectional views of manufacturing steps taken along the line AA ′ in FIG. The manufacturing method will be described in detail.
【００４４】先ず、図２に示したように、透明性絶縁基
板であるガラス基板２の一主面上にスパッタ等の真空製
膜装置を用いて 0.1μｍの膜厚のＩＴＯ（Indium−Tin
−Oxide）３４と0.1μｍの膜厚のクロム（Ｃｒ）３５と
を順次、被着する。First, as shown in FIG. 2, an ITO (Indium-Tin) film having a thickness of 0.1 μm is formed on one main surface of the glass substrate 2 which is a transparent insulating substrate by using a vacuum film forming apparatus such as sputtering.
-Oxide) 34 and chromium (Cr) 35 having a film thickness of 0.1 μm are sequentially deposited.
【００４５】つぎに、図３に示したように、ＩＴＯとＣ
ｒとの積層よりなるゲートを兼ねる走査線１１と疑似絵
素電極３６の選択的パターン形成を行う。この時、後工
程で被着する絶縁層のカバレージを確保するために、少
なくとも積層の上側のＣｒのパターン幅が下側のＩＴＯ
のパターン幅よりも小さくなるようなエッチング（食
刻）を行う必要がある。ウェットエッチング（湿式食
刻）ではネガレジストを用い、Ｃｒの食刻後にネガレジ
ストを加熱して流動化させる等の工夫が必要であるが、
ドライエッチング（乾式食刻）では反応性イオンエッチ
ング（ＲＩＥ）によるテーパ食刻技術を用いることによ
り所要の積層パターンを形成する。この積層パターンの
形成後に全面に 0.1μｍの膜厚の酸化タンタル層３７を
被着する。これは上述した酸化シリコン層２４と同様に
積層パターンのエッジ部でＩＴＯが還元されるのを防止
するためである。Next, as shown in FIG. 3, ITO and C
Selective pattern formation of the scanning line 11 which also functions as a gate and a pseudo pixel electrode 36 is formed by stacking with r. At this time, in order to secure the coverage of the insulating layer to be deposited in a later step, at least the ITO pattern having a Cr pattern width on the upper side of the stack is a lower side.
It is necessary to perform etching (etching) so that the pattern width becomes smaller than the pattern width. In wet etching (wet etching), it is necessary to use a negative resist, and devise such as heating and fluidizing the negative resist after etching Cr.
In dry etching (dry etching), a required laminated pattern is formed by using a taper etching technique by reactive ion etching (RIE). After forming this laminated pattern, a tantalum oxide layer 37 having a film thickness of 0.1 μm is deposited on the entire surface. This is to prevent the ITO from being reduced at the edge portion of the laminated pattern, like the above-mentioned silicon oxide layer 24.
【００４６】引続き図４に示したように、ゲート絶縁層
２５となる第１のシリコン窒化層（ＳｉＮX ）、不純物
を殆ど含まない第１の非晶質シリコン（ａ−Ｓｉ）層２
６、エッチング・ストッパーとなる第２のシリコン窒化
層（ＳｉＮX ）２７の３層を例えば、0.3，0.05，0.1μ
ｍの膜厚でプラズマＣＶＤ装置を用いて連続的に堆積す
る。Subsequently, as shown in FIG. 4, the first silicon nitride layer (SiN x ) to be the gate insulating layer 25 and the first amorphous silicon (a-Si) layer 2 containing almost no impurities.
6. The three layers of the second silicon nitride layer (SiN x ) 27 which becomes the etching stopper are, for example, 0.3, 0.05, 0.1 μ
m is continuously deposited using a plasma CVD apparatus.
【００４７】そして、図５に示したように、ゲート１１
上でゲートよりも細く第２のＳｉＮ X 層を選択的に残し
て２７’とし、不純物を含まない第１の非晶質シリコン
層２６を露出した後、全面に不純物として例えば燐
（Ｐ）を含む第２の非晶質シリコン層２８を、例えば0.
05μｍの膜厚でプラズマＣＶＤ装置を用いて全面に被着
する。Then, as shown in FIG.
Second SiN thinner than the gate above XLeave layers selectively
27 ', the first amorphous silicon containing no impurities
After exposing the layer 26, for example, phosphorus is used as an impurity on the entire surface.
The second amorphous silicon layer 28 containing (P) is formed into, for example,
Adhesion over the entire surface with plasma CVD equipment with a film thickness of 05 μm
I do.
【００４８】ついで、図６に示したように、ゲート１１
上周辺に上記２層の非晶質シリコン層を島状に選択的に
形成して２６’、２８’とし、ゲート絶縁層２５を露出
する。Then, as shown in FIG.
The above-mentioned two amorphous silicon layers are selectively formed in an island shape in the upper periphery to form 26 'and 28', and the gate insulating layer 25 is exposed.
【００４９】その後、図７に示したようにゲート絶縁層
２５と酸化シリコン層２４の一部を選択的に除去して走
査線１１への接続のための開口部（図示せず）と絵素電
極１４への接続のための開口部２９、３０を形成する。Thereafter, as shown in FIG. 7, a part of the gate insulating layer 25 and the silicon oxide layer 24 is selectively removed to form an opening (not shown) for connecting to the scanning line 11 and a pixel. Openings 29, 30 for connection to the electrode 14 are formed.
【００５０】ついで、図８に示したように上記開口部を
含んで例えば 0.1μｍの膜厚のクロム（Ｃｒ）と 0.5μ
ｍの膜厚のアルミニウム（Ａｌ）の２層よりなるゲート
配線（図示せず）、および蓄積電極３１または第２のＳ
ｉＮX 層２７’と一部重なるように一対のソース・ドレ
イン配線１２、２３とを選択的に被着形成し、ソース・
ドレイン配線をマスクとして第２のＳｉＮX 層２７’上
の不純物を含む第２の非晶質シリコン層２８’を選択的
に除去する。さらに全面にパシベーション層として例え
ば、ＳｉＮX 層３２を0.2〜0.5μｍの膜厚にプラズマＣ
ＶＤ装置を用いて被着する。Then, as shown in FIG. 8, including the above-mentioned opening, chromium (Cr) having a film thickness of 0.1 μm and 0.5 μm, for example.
A gate wiring (not shown) formed of two layers of aluminum (Al) having a thickness of m, and the storage electrode 31 or the second S
A pair of source / drain wirings 12 and 23 are selectively deposited and formed so as to partially overlap the iN X layer 27 ′ to form a source / drain wiring.
A second SiN X layer 27 'second amorphous silicon layer 28 containing impurities on' selectively removed drain wiring as a mask. Further, as a passivation layer, for example, a SiN x layer 32 having a thickness of 0.2 to 0.5 μm is formed by plasma C
Deposition using VD equipment.
【００５１】そして全面にネガ型の感光性樹脂３８を塗
布した後、基板２の下方より紫外線３９を照射して現像
する。これにより、紫外線３９は疑似絵素電極３６を通
過できないので疑似絵素電極３６に対応した開口部４０
を自己整合的に得ることができる。しかしながら、紫外
線に対して不透明な、例えば、信号線１２等の部位に対
応した領域を開口させないためには、精度は低くてよい
が通常の基板２上方からのマスク露光を併用する必要が
ある。ただし端子電極５、６を露出するために、端子電
極５、６上は基板２上方からの露光を行う必要はない。After the negative type photosensitive resin 38 is applied to the entire surface, ultraviolet rays 39 are irradiated from below the substrate 2 to develop it. As a result, the ultraviolet rays 39 cannot pass through the pseudo pixel electrode 36, so that the opening 40 corresponding to the pseudo pixel electrode 36 is formed.
Can be obtained in a self-aligned manner. However, in order to prevent the opening of a region opaque to ultraviolet rays, for example, a region corresponding to the signal line 12 or the like, it is necessary to use ordinary mask exposure from above the substrate 2 although the accuracy may be low. However, in order to expose the terminal electrodes 5 and 6, it is not necessary to expose the terminal electrodes 5 and 6 from above the substrate 2.
【００５２】開口部４０を形成した後、開口部４０内の
パシベーションＳｉＮX 層、ゲート絶縁層、酸化タンタ
ル層を適当な手段、例えば乾式のドライエッチで除去し
て疑似絵素電極３６を露出し、クロムの食刻液を用いて
疑似絵素電極３６上のクロム薄膜を除去すれば透明導電
性の絵素電極１４が露出する。最後に前記感光性樹脂３
８を除去することにより図９に示したように本発明によ
る液晶パネル用ＴＦＴ基板が完成する。After forming the opening 40, the passivation SiN x layer, the gate insulating layer, and the tantalum oxide layer in the opening 40 are removed by an appropriate means, for example, dry dry etching to expose the pseudo pixel electrode 36. If the chromium thin film on the pseudo pixel electrode 36 is removed using a chromium etching liquid, the transparent conductive pixel electrode 14 is exposed. Finally, the photosensitive resin 3
By removing 8, the TFT substrate for a liquid crystal panel according to the present invention is completed as shown in FIG.
【００５３】なお、ＩＴＯとＣｒよりなる積層パターン
エッジでＩＴＯがプラズマＣＶＤによるＳｉＮX 堆積時
に還元されるのを防止するため、従来例の酸化シリコン
（ＳｉＯ2 ）に代えて酸化タンタル（ＴａＯX ）を採用
した格別の意義は以下に述べる通りである。In order to prevent the ITO from being reduced at the edge of the laminated pattern of ITO and Cr during SiN x deposition by plasma CVD, tantalum oxide (TaO x ) is used instead of silicon oxide (SiO 2 ) of the conventional example. The particular significance of adopting is as described below.
【００５４】まず第１の理由は、酸化タンタルは誘電率
が高いので、（ε＞20）ゲート絶縁層の一部として利用
された場合にはゲート電圧の利用効率が向上する。第２
の理由は耐薬品性が高く、特にＨＦ系の薬品に対して殆
ど食刻されない特徴がもたらすメリットである。The first reason is that since tantalum oxide has a high dielectric constant, the utilization efficiency of the gate voltage is improved when it is used as a part of the (ε> 20) gate insulating layer. Second
The reason is that the chemical resistance is high, and in particular, it is an advantage brought about by the feature that it is hardly etched with respect to HF-based chemicals.
【００５５】具体的には絶縁ゲート型トランジスタを形
成するためのエッチ・ストッパＳｉＮX ２７’や島状の
半導体層２６’および２８’の形成時にＨＦ系の薬液を
用いた場合、プラズマＣＶＤ製膜時の微小なフレークや
パーティクルが原因でＳｉＮ X 絶縁層２５、２７とａ−
Ｓｉ層２６、２８に微小な穴が生じていてＨＦ液が侵入
しても、微小な穴は必ず酸化タンタル層３７で止まって
しまい、走査線１１と疑似絵素電極３４に到達すること
は無い。このため、その後に信号線１２、２３が形成さ
れてもこれらの間で電気的な短絡が阻止されることにな
り、信頼性が向上し、歩留り向上の観点からは極めて好
ましい結果が得られる。Specifically, an insulated gate transistor is formed.
Etch stopper SiN for formingX27 'and island-like
When forming the semiconductor layers 26 'and 28', an HF-based chemical solution is used.
When used, it can be used for small flakes during plasma CVD film formation and
SiN due to particles XInsulating layers 25, 27 and a-
HF liquid penetrates due to minute holes in Si layers 26 and 28
However, the micro holes must stop at the tantalum oxide layer 37.
To reach the scanning line 11 and the pseudo pixel electrode 34
There is no. Therefore, the signal lines 12 and 23 are formed thereafter.
Even if this happens, an electrical short circuit will be prevented between them.
It is extremely favorable from the perspective of improving yield and improving yield.
Good results are obtained.
【００５６】図１０は本発明の第２の実施例のＴＦＴ基
板の単位絵素の平面的なパターン配置を示す平面図で、
図１１〜図１４は、図１０に示す本実施例のＴＦＴ基板
の単位絵素のＡ−Ａ’線上の製造工程を示す断面図であ
る。本実施例のＴＦＴ基板では、絵素電極の周辺部に存
在する絶縁層の段差による配向処理への悪影響を回避す
るためのデバイス設計手法を用いている。FIG. 10 is a plan view showing a planar pattern arrangement of unit picture elements of the TFT substrate of the second embodiment of the present invention.
11 to 14 are cross-sectional views showing the manufacturing process along the line AA 'of the unit picture element of the TFT substrate of this embodiment shown in FIG. In the TFT substrate of this embodiment, a device design method is used for avoiding a bad influence on the alignment process due to the step of the insulating layer existing around the pixel electrode.
【００５７】絶縁層の段差の影響を回避するため、本発
明は絵素電極１４周辺上に金属層を配置すると共に、絵
素電極上の絶縁層の除去を絵素電極と金属層との間に限
定する手法を採用する。この結果、絵素電極の実効的な
開口率は１００％を下回るが、絵素電極上の段差部で発
生する非配向状態は絵素電極周辺部の金属層で表示に寄
与しなくなるのでコントラスト比の低下がなく、階調性
の高い画像が確保される。In order to avoid the influence of the step of the insulating layer, the present invention arranges the metal layer around the pixel electrode 14 and removes the insulating layer on the pixel electrode between the pixel electrode and the metal layer. The method limited to is adopted. As a result, although the effective aperture ratio of the pixel electrode is less than 100%, the non-aligned state generated at the step on the pixel electrode does not contribute to the display in the metal layer around the pixel electrode, and therefore the contrast ratio is reduced. The image having high gradation can be secured without deterioration of
【００５８】また、本発明では第１の実施例で既に明ら
かにしたように、絵素電極上に金属層を被着された疑似
絵素電極を採用しているため、図１０に示すような平面
的なパターン配置図からも理解できるように、絵素電極
１４の周辺上に金属層を選択的に残すことは極めて容易
である。Further, in the present invention, as has been made clear in the first embodiment, since the pseudo pixel electrode having the metal layer deposited on the pixel electrode is adopted, as shown in FIG. As can be understood from the planar pattern layout, it is extremely easy to selectively leave the metal layer on the periphery of the pixel electrode 14.
【００５９】本実施例のＴＦＴ基板の製造方法は、第１
の実施例と基本的には同様に進行する。先ず、図１１に
示したように、ガラス基板２の一主面上にスパッタ等の
真空製膜装置を用いて 0.1μｍの膜厚のＩＴＯ（Indium
−Tin−Oxide）と 0.1μｍの膜厚のクロム（Ｃｒ）とを
順次被着する。つぎに、ＩＴＯとＣｒとの積層よりなる
ゲートを兼ねる走査線１１と疑似絵素電極３６の選択的
パターン形成を行う。そして積層パターンの形成後に全
面に 0.1μｍの膜厚の酸化タンタル層３７を被着する。The manufacturing method of the TFT substrate of this embodiment is the first
The procedure basically proceeds in the same manner as in the above example. First, as shown in FIG. 11, an ITO (Indium) film having a thickness of 0.1 μm was formed on one main surface of the glass substrate 2 by using a vacuum film forming apparatus such as sputtering.
-Tin-Oxide) and chromium (Cr) having a film thickness of 0.1 μm are sequentially deposited. Next, the selective pattern formation of the scanning line 11 which also serves as a gate and a pseudo pixel electrode 36, which is made of a stack of ITO and Cr, is performed. Then, after forming the laminated pattern, a tantalum oxide layer 37 having a film thickness of 0.1 μm is deposited on the entire surface.
【００６０】引続き図１２に示したように、ゲート絶縁
層２５となる第１のシリコン窒化層（ＳｉＮX ）、不純
物を殆ど含まない第１の非晶質シリコン（ａ−Ｓｉ）層
２６、エッチング・ストッパーとなる第２のシリコン窒
化層（ＳｉＮX ）２７の３層を例えば、0.3，0.05, 0.1
μｍの膜厚でプラズマＣＶＤ装置を用いて連続的に堆積
する。ゲート１１上でゲートよりも細く第２のＳｉＮX
層を選択的に残して２７’とし、不純物を含まない第１
の非晶質シリコン層２６を露出した後、全面に不純物と
して例えば燐（Ｐ）を含む第２の非晶質シリコン層２８
を、例えば0.05μｍの膜厚でプラズマＣＶＤ装置を用い
て全面に被着する。ついでゲート１１上周辺に上記２層
の非晶質シリコン層を島状に選択的に形成して２６’、
２８’としゲート絶縁層２５を露出する。Subsequently, as shown in FIG. 12, the first silicon nitride layer (SiN x ) to be the gate insulating layer 25, the first amorphous silicon (a-Si) layer 26 containing almost no impurities, and the etching.・ Three layers of the second silicon nitride layer (SiN x ) 27, which serve as stoppers, are formed, for example, 0.3, 0.05, 0.1
A film having a film thickness of μm is continuously deposited using a plasma CVD apparatus. The second SiN x on the gate 11 is thinner than the gate
The layer is selectively left to be 27 ', and the first layer containing no impurities
After exposing the amorphous silicon layer 26, the second amorphous silicon layer 28 containing, for example, phosphorus (P) as an impurity on the entire surface.
Is deposited on the entire surface by using a plasma CVD apparatus with a film thickness of, for example, 0.05 μm. Then, the two amorphous silicon layers are selectively formed in an island shape around the gate 11 to form 26 ',
28 'to expose the gate insulating layer 25.
【００６１】その後図１３に示したようにゲート絶縁層
２５と酸化タンタル層３７の一部を選択的に除去して走
査線１１への接続のための開口部（図示せず）と疑似絵
素電極３６上で疑似絵素電極３６よりも小さな開口部４
１を形成した後、上記開口部またはその一部を含んで例
えば0.1μｍの膜厚のクロム（Ｃｒ）と0.5μｍの膜厚の
アルミニウム（Ａｌ）の２層よりなるゲート配線（図示
せず）、蓄積電極３１と第２のＳｉＮX 層２７’と一部
重なるように一対のソース・ドレイン配線１２、２３と
を選択的に被着形成し、ソース・ドレイン配線をマスク
として第２のＳｉＮX 層２７’上の不純物を含む第２の
非晶質シリコン層２８’を選択的に除去する。この際に
開口部４１内のクロム層は上記配線の形成時に同時に除
去されてＩＴＯ層も露出する。蛇足ではあるがこのよう
にゲート金属と耐熱バリア金属とを一致させておくと、
製造工数を一工程減らす事が可能で、工業的なメリット
は結構高い。After that, as shown in FIG. 13, a part of the gate insulating layer 25 and the tantalum oxide layer 37 is selectively removed to form an opening (not shown) for connecting to the scanning line 11 and a pseudo pixel. Opening 4 smaller than the pseudo pixel electrode 36 on the electrode 36
After forming 1, the gate wiring (not shown) consisting of two layers including, for example, 0.1 μm in thickness of chromium (Cr) and 0.5 μm in thickness of aluminum (Al) including the opening or a part thereof. , The pair of source / drain wirings 12 and 23 are selectively deposited so as to partially overlap the storage electrode 31 and the second SiN x layer 27 ′, and the source / drain wiring is used as a mask for the second SiN x. The second amorphous silicon layer 28 'containing impurities on the layer 27' is selectively removed. At this time, the chromium layer in the opening 41 is removed at the same time when the wiring is formed, and the ITO layer is also exposed. Although it is a bit of a hindrance, if the gate metal and the heat-resistant barrier metal are matched in this way,
It is possible to reduce the number of manufacturing processes by one process, and the industrial merit is quite high.
【００６２】さらに、全面にパシベーション層として、
例えば、ＳｉＮX 層３２を0.2〜0.5μｍの膜厚でプラズ
マＣＶＤ装置を用いて被着する。そして通常の写真食刻
により絵素電極１４上と端子電極上のパシベーション層
を選択的に除去して図１４に示したように本発明による
液晶パネル用ＴＦＴ基板２が完成する。Further, as a passivation layer on the entire surface,
For example, the SiN x layer 32 is deposited with a film thickness of 0.2 to 0.5 μm using a plasma CVD apparatus. Then, the passivation layer on the picture element electrodes 14 and the terminal electrodes is selectively removed by ordinary photolithography to complete the liquid crystal panel TFT substrate 2 according to the present invention as shown in FIG.
【００６３】パシベーション層の選択的除去に当たり、
絵素電極１４上の開口部４２は図示したように疑似絵素
電極３６よりも小さく、かつ絵素電極１４を露出するた
めの開口部４１よりも大きく設計することが重要であ
る。この結果、露出している絵素電極１４の周辺部はク
ロム層の厚み（ 0.1μｍ）しか無い領域が確保され、配
向処理のためにラビング処理が施された時に絵素電極１
４の近傍の絶縁層（ＴａＯX と２種類のＳｉＮX ）の開
口部エッジ４３に存在する段差で非配向領域が生じて
も、その領域にはクロム層３５’が存在するため光源光
が通過せず、従って光抜けを生じない。すなわち、表示
画像の黒レベルを低く保つことができてコントラスト比
が大きく向上する。Upon the selective removal of the passivation layer,
It is important to design the opening 42 on the picture element electrode 14 to be smaller than the pseudo picture element electrode 36 and larger than the opening 41 for exposing the picture element electrode 14 as illustrated. As a result, the exposed peripheral portion of the pixel electrode 14 has a region having only the thickness of the chromium layer (0.1 μm), and when the rubbing process is performed for the alignment process, the pixel electrode 1 is formed.
Even if a non-aligned region occurs due to the step existing at the opening edge 43 of the insulating layer (TaO x and two types of SiN x ) near 4, the light source light passes because the chromium layer 35 ′ exists in that region. Therefore, light leakage does not occur. That is, the black level of the display image can be kept low, and the contrast ratio is greatly improved.
【００６４】図１５〜図１６は本発明の第３の実施例の
ＴＦＴ基板の製造方法を説明するための製造工程断面図
である。これらの図で単位絵素の平面的なパターン配置
図は図１とほぼ同様で、図１のＡ−Ａ’線上の断面図を
示す。15 to 16 are sectional views of manufacturing steps for explaining the method of manufacturing the TFT substrate of the third embodiment of the present invention. In these figures, the planar pattern layout of the unit picture elements is almost the same as that of FIG. 1, and a cross-sectional view taken along the line AA ′ of FIG. 1 is shown.
【００６５】本実施例では、絵素電極上の絶縁層の除去
に用いるマスク材としてネガ型の黒色顔料レジストを採
用するもので、その結果、絵素電極以外の領域は黒色顔
料レジストで覆うことが可能となり、黒色顔料レジスト
の良好な絶縁性も相まってそのまま残すことにより、Ｔ
ＦＴ基板上にブラックマトリクスを形成可能としたもの
である。In this embodiment, a negative type black pigment resist is used as a mask material used for removing the insulating layer on the pixel electrode, and as a result, the area other than the pixel electrode is covered with the black pigment resist. It becomes possible to keep the T
The black matrix can be formed on the FT substrate.
【００６６】この第３の実施例においても、図１から図
７までに示した第１の実施例と同一の製作工程を経て信
号線１２とドレイン配線２３が形成される。次いで、図
１５に示したように全面にネガ型の黒色顔料レジスト４
４を塗布した後、基板２の下方より紫外線３９を照射し
て現像すると、疑似絵素電極３６に対応した開口部４０
を得ることが出来る。しかしながら、紫外線に対して不
透明な、例えば、信号線１２等の部位に対応した領域を
開口させないためには精度は低くてよいが通常の基板２
上方からのマスク露光を併用する必要がある。ただし端
子電極５、６を露出するために、端子電極５、６上は基
板２上方からの露光を行う必要はない。黒色顔料レジス
トとしては、例えば東京応化製のＣＦＰＲ、ＢＫ−５０
５を推奨することが出来る。このレジストは有機顔料タ
イプのカラーフィルタ用顔料分散レジストで、その主な
使用条件は以下に記載する通りである。推奨塗布厚 1.9
μｍを得るには、５００ｒｐｍ／２５秒のスピン塗布を
行い、引続きホットプレート上で８０℃、３分のプリベ
ークを行う。露光条件は１５０ｍＪ／ｃｍ2 であり、ア
ルカリ性の専用現像液で浸漬揺動法またはスプレイ法で
６０〜９０秒間現像する。リンスは純水で、顔料残査を
無くす為には強めのスプレイが望ましい。熱硬化のため
のポストベークはホットプレート上で２００〜２５０
℃、１０〜３０分の加熱処理が必要であり、熱硬化によ
って約２０％程膜厚が減少し、塗布厚1.9μｍが硬化後
は1.5μｍに減膜する。Also in this third embodiment, the signal line 12 and the drain wiring 23 are formed through the same manufacturing process as that of the first embodiment shown in FIGS. 1 to 7. Then, as shown in FIG. 15, a negative type black pigment resist 4 is formed on the entire surface.
4 is applied, and then ultraviolet rays 39 are radiated from below the substrate 2 to develop, and an opening 40 corresponding to the pseudo pixel electrode 36 is formed.
Can be obtained. However, in order not to open an area opaque to ultraviolet rays, for example, a region corresponding to a portion such as the signal line 12, the accuracy may be low, but the ordinary substrate 2
It is necessary to use mask exposure from above. However, in order to expose the terminal electrodes 5 and 6, it is not necessary to expose the terminal electrodes 5 and 6 from above the substrate 2. Examples of black pigment resists include CFPR and BK-50 manufactured by Tokyo Ohka.
5 can be recommended. This resist is an organic pigment type pigment-dispersed resist for color filters, and the main conditions of use are as described below. Recommended coating thickness 1.9
To obtain μm, spin coating is performed at 500 rpm / 25 seconds, and then prebaking is performed on a hot plate at 80 ° C. for 3 minutes. The exposure condition is 150 mJ / cm 2 , and the development is carried out for 60 to 90 seconds by a dipping rocking method or a spray method with a dedicated alkaline developer. Rinse is pure water, and a strong spray is desirable to eliminate pigment residue. Post bake for heat setting is 200 ~ 250 on hot plate
Heat treatment is required for 10 to 30 minutes at 0 ° C., and the film thickness is reduced by about 20% by heat curing, and the coating thickness of 1.9 μm is reduced to 1.5 μm after curing.
【００６７】黒色顔料レジスト４４に開口部４０を形成
した後、開口部４０内のゲート絶縁層と酸化タンタル層
とを適当な手段、例えば乾式のドライエッチで除去して
疑似絵素電極３６を露出し、疑似絵素電極３６上のクロ
ム薄膜を除去すれば透明導電性の絵素電極１４が露出す
る。この第３の実施例では開口部形成に用いた黒色顔料
レジストは除去せず、ＴＦＴ基板２上に残したままＴＦ
Ｔ基板工程を終える。After forming the opening 40 in the black pigment resist 44, the gate insulating layer and the tantalum oxide layer in the opening 40 are removed by an appropriate means such as dry dry etching to expose the pseudo pixel electrode 36. Then, if the chromium thin film on the pseudo pixel electrode 36 is removed, the transparent conductive pixel electrode 14 is exposed. In this third embodiment, the black pigment resist used for forming the opening is not removed, and the TF is left on the TFT substrate 2.
The T substrate process is completed.
【００６８】その結果、図１６に示したように絵素電極
１４以外の領域は黒色顔料レジスト４４で覆われてい
る。第１及び第２の実施例のようにＳｉＮX 層等のパシ
ベーション層３２を採用しても何等支障はないが、黒色
顔料レジストの良好な絶縁性（１０１４Ω／ｃｍ2 ）は
ＴＦＴ基板２のパシベーションとしても十分な性能を有
しており、本実施例においては図１６に示したようにパ
シベーション絶縁層としてのＳｉＮX 層は不要とするこ
とができる。端子電極５、６をＩＴＯで構成するならば
絵素電極１４と同様の取扱が可能であり、また端子電極
５、６をＡｌで構成しても、上述したようなドライエッ
チとクロム除去に対してＡｌは十分な耐薬品性を有し、
端子電極５、６上の黒色顔料レジストの選択的開口に関
しては何等問題は発生しない。As a result, as shown in FIG. 16, the area other than the pixel electrode 14 is covered with the black pigment resist 44. Although the passivation layer 32 such as the SiN x layer is adopted as in the first and second embodiments, there is no problem, but the good insulating property (1014 Ω / cm 2 ) of the black pigment resist is the passivation of the TFT substrate 2. In this embodiment, the SiN x layer as the passivation insulating layer can be omitted as shown in FIG. If the terminal electrodes 5 and 6 are made of ITO, they can be handled in the same manner as the picture element electrode 14, and even if the terminal electrodes 5 and 6 are made of Al, the above-mentioned dry etching and chromium removal can be prevented. Al has sufficient chemical resistance,
No problem occurs with respect to the selective opening of the black pigment resist on the terminal electrodes 5 and 6.
【００６９】本発明の要点は、透明導電層とゲート金属
層との積層よりなる疑似絵素電極の形成と、裏面露光に
よる自己整合的な開口部形成プロセスにあり、ＴＦＴの
その他の構成や材料に関する規制が無いことは言うまで
もないだろう。例えば、ゲート金属層としてはＣｒに限
定されずＭｏでも何等支障はないが、ゲート金属層と耐
熱バリア金属層を同一の材質で構成すると好都合である
ことは既に述べた。またソース・ドレイン配線をＡｌで
構成し、その表面を陽極酸化して絶縁化した場合にはパ
シベーション絶縁層を採用しないことも可能であるが、
このような場合でも絵素電極上の絶縁層と金属層を自己
整合的に除去する工程は構築可能である。The point of the present invention lies in the process of forming a pseudo pixel electrode formed by laminating a transparent conductive layer and a gate metal layer, and the process of forming a self-aligned opening by backside exposure. It goes without saying that there is no regulation regarding. For example, the gate metal layer is not limited to Cr and Mo may be used without any problem, but it has already been described that it is convenient to form the gate metal layer and the heat-resistant barrier metal layer with the same material. If the source / drain wiring is made of Al and its surface is anodized to be insulated, the passivation insulating layer may be omitted.
Even in such a case, a process of removing the insulating layer and the metal layer on the pixel electrode in a self-aligned manner can be constructed.
【００７０】[0070]
【発明の効果】以上述べたように本発明によれば、透明
導電層上にゲート金属層を積層して疑似絵素電極を仮に
構成し、裏面露光で疑似絵素電極上の絶縁層とゲート金
属層を自己整合的に除去するため、絵素電極の有効開口
率は１００％となり従来よりも明るい画像の液晶パネル
が得られる。As described above, according to the present invention, a gate metal layer is laminated on a transparent conductive layer to tentatively form a pseudo pixel electrode, and an insulating layer and a gate on the pseudo pixel electrode are exposed by backside exposure. Since the metal layer is removed in a self-aligning manner, the effective aperture ratio of the pixel electrode becomes 100%, and a liquid crystal panel having a brighter image than the conventional one can be obtained.
【００７１】また、本発明によれば、絵素電極は疑似絵
素電極としてゲートを兼ねる走査線と同時にパターニン
グされるため、従来よりも塗布・露光・現像と一連の写
真食刻工程が１回減少し、生産コストの低減に大きく寄
与する。Further, according to the present invention, the picture element electrode is patterned as a pseudo picture element electrode at the same time as the scanning line which also serves as a gate. It greatly reduces the production cost.
【００７２】加えて、本発明によれば、開口率は多少低
下するものの配向処理時に発生する非配向による光抜け
を完全に抑制することが可能で、コントラスト比の極め
て高い画像を得ることも可能であり、新たな用途の創出
という観点でも価値がある。In addition, according to the present invention, although the aperture ratio is slightly lowered, it is possible to completely suppress the light leakage due to the non-alignment that occurs during the alignment treatment, and it is also possible to obtain an image with an extremely high contrast ratio. It is also valuable from the perspective of creating new applications.
【００７３】さらに、本発明によれば、絵素電極上の絶
縁層の除去に用いるマスク材として黒色顔料レジストを
用い、そのままＴＦＴ基板上に残すことにより、パシベ
ーション絶縁層の形成が不要となり、しかもＴＦＴ基板
上にブラックマトリクスを形成することが可能となり、
カラーフィルタとの貼り合わせ時の許容ずれ量も増大可
能となるなど、コスト低減と作り易さの観点からも格別
の効果が得られる。Further, according to the present invention, the black pigment resist is used as the mask material used for removing the insulating layer on the pixel electrode and left on the TFT substrate as it is, so that the formation of the passivation insulating layer becomes unnecessary, and It becomes possible to form a black matrix on the TFT substrate,
A special effect can be obtained from the viewpoints of cost reduction and easiness of production, for example, the allowable deviation amount at the time of bonding with the color filter can be increased.
【図１】本発明の第１の実施例によるＴＦＴ基板の概略
構成を示す平面図である。FIG. 1 is a plan view showing a schematic configuration of a TFT substrate according to a first embodiment of the present invention.
【図２】図１のＡ−Ａ’線上での一製造工程での断面図
である。FIG. 2 is a cross-sectional view in one manufacturing process along line AA ′ in FIG.
【図３】図１のＡ−Ａ’線上での他の製造工程での断面
図である。FIG. 3 is a cross-sectional view in another manufacturing process along the line AA ′ in FIG.
【図４】図１のＡ−Ａ’線上でのさらに他の製造工程で
の断面図である。FIG. 4 is a cross-sectional view showing still another manufacturing step on line AA ′ of FIG.
【図５】図１のＡ−Ａ’線上でのさらに他の製造工程で
の断面図である。FIG. 5 is a cross-sectional view showing still another manufacturing step on line AA ′ in FIG.
【図６】図１のＡ−Ａ’線上でのさらに他の製造工程で
の断面図である。FIG. 6 is a cross-sectional view in still another manufacturing process on the line AA ′ in FIG. 1.
【図７】図１のＡ−Ａ’線上でのさらに他の製造工程で
の断面図である。FIG. 7 is a cross-sectional view showing still another manufacturing step on line AA ′ in FIG. 1;
【図８】図１のＡ−Ａ’線上でのさらに他の製造工程で
の断面図である。FIG. 8 is a cross-sectional view showing still another manufacturing step on line AA ′ of FIG. 1;
【図９】前記図１のＡ−Ａ’線上でのさらに他の製造工
程での断面図である。FIG. 9 is a cross-sectional view showing still another manufacturing step on line AA ′ of FIG. 1;
【図１０】本発明の第２の実施例によるＴＦＴ基板の概
略構成を示す平面図である。FIG. 10 is a plan view showing a schematic configuration of a TFT substrate according to a second embodiment of the present invention.
【図１１】前記第２の実施例による図１０のＡ−Ａ’線
上での一製造工程での断面図である。FIG. 11 is a cross-sectional view showing one manufacturing process on line AA ′ in FIG. 10 according to the second embodiment.
【図１２】図１０のＡ−Ａ’線上での他の製造工程での
断面図である。12 is a cross-sectional view showing another manufacturing step taken along the line AA ′ of FIG.
【図１３】図１０のＡ−Ａ’線上でのさらに他の製造工
程での断面図である。FIG. 13 is a cross-sectional view showing still another manufacturing step on line AA ′ of FIG. 10;
【図１４】図１０のＡ−Ａ’線上でのさらに他の製造工
程での断面図である。FIG. 14 is a cross-sectional view showing still another manufacturing step on line AA ′ of FIG. 10;
【図１５】本発明の第３の実施例によるＴＦＴ基板の一
製造工程での断面図である。FIG. 15 is a cross-sectional view in a manufacturing process of the TFT substrate according to the third embodiment of the present invention.
【図１６】本発明の第３の実施例によるＴＦＴ基板の他
の製造工程での断面図である。FIG. 16 is a cross-sectional view showing another manufacturing process of the TFT substrate according to the third embodiment of the present invention.
【図１７】液晶パネルへの実装状態を示す斜視図であ
る。FIG. 17 is a perspective view showing a mounting state on a liquid crystal panel.
【図１８】アクティブマトリクス型液晶パネルの等価回
路図である。FIG. 18 is an equivalent circuit diagram of an active matrix liquid crystal panel.
【図１９】カラー表示用液晶パネルの要部断面図であ
る。FIG. 19 is a cross-sectional view of an essential part of a liquid crystal panel for color display.
【図２０】従来のＴＦＴ基板上の平面パターン図であ
る。FIG. 20 is a plan pattern view on a conventional TFT substrate.
【図２１】図２０のＡ−Ａ’線上の一製造工程断面図で
ある。FIG. 21 is a sectional view of one manufacturing step taken along the line AA ′ of FIG. 20.
【図２２】図２０のＡ−Ａ’線上の他の製造工程断面図
である。22 is a sectional view of another manufacturing step, taken along the line AA ′ of FIG.
【図２３】図２０のＡ−Ａ’線上のさらに他の製造工程
断面図である。FIG. 23 is a cross-sectional view of still another manufacturing step on the line AA ′ of FIG. 20.
【図２４】図２０のＡ−Ａ’線上のさらに他の製造工程
断面図である。FIG. 24 is a cross-sectional view of still another manufacturing step on the line AA ′ of FIG. 20.
【図２５】図２０のＡ−Ａ’線上のさらに他の製造工程
断面図である。FIG. 25 is a cross-sectional view of still another manufacturing step on the line AA ′ of FIG. 20.
【図２６】図２０のＡ−Ａ’線上のさらに他の製造工程
断面図である。FIG. 26 is a cross-sectional view of still another manufacturing step on the line AA ′ of FIG. 20.
【図２７】図２０のＡ−Ａ’線上のさらに他の製造工程
断面図である。FIG. 27 is a cross-sectional view of still another manufacturing step on the line AA ′ of FIG. 20.
【図２８】図２０のＡ−Ａ’線上のさらに他の製造工程
断面図である。FIG. 28 is a cross-sectional view of yet another manufacturing step on the line AA ′ of FIG. 20.
１−液晶パネル ２−ガラス基板 ３−半導体チップ ４−接続フィルム ５、６−電極端子 ９−対向ガラス基板またはカラ−フィルタ １０−絶縁ゲ−ト型トランジスタ １１−走査線 １２−信号線 １３−液晶セル １４−絵素電極 １５−対向電極 １６−液晶 ２３−ドレイン配線 ２４−酸化シリコン層 ２５−ゲート絶縁層 ２６−不純物を含まない非晶質シリコン層 ２７−エッチングストッパとしての絶縁層 ２８−不純物を含む非晶質シリコン層 ２９、３０−絵素電極への接続のための開口部 ３１−蓄積電極 ３２−パシベーション絶縁層 ３３−絵素電極を露出するための開口部 ３４−透明導電層（ＩＴＯ） ３５−ゲート金属層 ３６−疑似絵素電極 ３７−酸化タンタル（Ｔａ2Ｏ5）層 ３８−ネガ型感光性樹脂層 ３９−紫外線 ４０−ネガ型感光性樹脂層及び（ネガ型）黒色顔料レジ
ストの開口部 ４１−疑似絵素電極上の開口部 ４２−絵素電極上の開口部 ４３−開口部エッジ ４４−（ネガ型）黒色顔料レジスト1-Liquid Crystal Panel 2-Glass Substrate 3-Semiconductor Chip 4-Connecting Film 5,6-Electrode Terminal 9-Counter Glass Substrate or Color Filter 10-Insulating Gate Transistor 11-Scanning Line 12-Signal Line 13-Liquid Crystal Cell 14-Pixel electrode 15-Counter electrode 16-Liquid crystal 23-Drain wiring 24-Silicon oxide layer 25-Gate insulating layer 26-Amorphous silicon layer not containing impurities 27-Insulating layer as etching stopper 28-Impurities Amorphous silicon layer containing 29, 30-Opening for connection to pixel electrode 31-Storage electrode 32-Passivation insulating layer 33-Opening for exposing pixel electrode 34-Transparent conductive layer (ITO) 35- gate metal layer 36- pseudo pixel electrode 37- tantalum oxide (Ta 2 O 5) layer 38- negative photosensitive resin layer 39-ultraviolet 40- negative Photosensitive resin layer and (negative) opening 43 - the opening edge on the opening 42 the pixel electrode on the opening 41- pseudo pixel electrode of a black pigment resist 44- (negative) black pigment resist
Claims (6)
査線と、少なくとも一層以上の絶縁層を介して前記走査
線と概ね直交する複数本の信号線と、走査線と信号線の
交点毎に少なくとも一つの絶縁ゲート型トランジスタと
絵素電極とを有する液晶パネル用基板であって、前記絶
縁ゲート型トランジスタのゲートを兼ねる走査線が透明
導電層と金属層との積層よりなるとともに、前記絶縁ゲ
ート型トランジスタのゲート絶縁層が少なくとも酸化タ
ンタル層を含み、前記絵素電極上の酸化タンタル層を含
む絶縁層が絵素電極と自己整合的に除去されていること
を特徴とする液晶パネル用基板。1. A plurality of scanning lines on one main surface of a transparent insulating substrate, a plurality of signal lines substantially orthogonal to the scanning lines with at least one insulating layer interposed therebetween, and the scanning lines and the signal lines. A liquid crystal panel substrate having at least one insulated gate transistor and a pixel electrode at each intersection, wherein the scanning line also serving as the gate of the insulated gate transistor is formed of a laminated layer of a transparent conductive layer and a metal layer. A liquid crystal wherein the gate insulating layer of the insulated gate transistor includes at least a tantalum oxide layer, and the insulating layer including the tantalum oxide layer on the pixel electrode is removed in a self-aligned manner with the pixel electrode. Substrate for panel.
と金属層とを被着する工程と、前記透明導電層と金属層
との積層よりなるゲートを兼ねる走査線と疑似絵素電極
とを選択的に形成する工程と、全面に酸化タンタル層を
被着する工程を含み絶縁ゲート型トランジスタを形成す
る工程と、前記絶縁ゲート型トランジスタのドレインと
絵素電極とを接続するドレイン配線と信号線とを形成す
る工程とからなる液晶パネル用基板の製造方法であっ
て、全面にネガ型の感光性樹脂を塗布する工程と、前記
透明性絶縁基板の他の主面上からの紫外線照射を含み前
記疑似絵素電極上に自己整合的に開口部を形成する工程
と、前記開口部内の酸化タンタル層を含む絶縁層と金属
層とを選択的に除去する工程とからなる液晶パネル用基
板の製造方法。2. A step of depositing a transparent conductive layer and a metal layer on one main surface of a transparent insulating substrate, a scan line which also functions as a gate, and a pseudo pixel which are formed by stacking the transparent conductive layer and the metal layer. A step of selectively forming an electrode, a step of forming an insulating gate type transistor including a step of depositing a tantalum oxide layer on the entire surface, and a drain wiring connecting a drain of the insulated gate type transistor and a pixel electrode A method for manufacturing a liquid crystal panel substrate, which comprises a step of forming a signal line and a signal line, the step of applying a negative photosensitive resin to the entire surface, and ultraviolet rays from the other main surface of the transparent insulating substrate. A liquid crystal panel comprising a step of forming an opening on the pseudo pixel electrode in a self-aligned manner including irradiation, and a step of selectively removing an insulating layer including a tantalum oxide layer and a metal layer in the opening. Substrate manufacturing method.
査線と、少なくとも一層以上の絶縁層を介して前記走査
線と概ね直交する複数本の信号線と、走査線と信号線の
交点毎に少なくとも一つの絶縁ゲート型トランジスタと
絵素電極とを有する液晶パネル用基板であって、前記絶
縁ゲート型トランジスタのゲートを兼ねる走査線が透明
導電層と金属層との積層よりなるとともに、前記絶縁ゲ
ート型トランジスタのゲート絶縁層が少なくとも酸化タ
ンタル層を含み、前記絵素電極の周辺部に前記金属層が
選択的に配置されるとともに絵素電極上および前記周辺
部の金属層上の酸化タンタル層を含む絶縁層が選択的に
除去されていることを特徴とする液晶パネル用基板。3. A plurality of scanning lines on one main surface of a transparent insulating substrate, a plurality of signal lines that are substantially orthogonal to the scanning lines via at least one insulating layer, scanning lines and signal lines. A liquid crystal panel substrate having at least one insulated gate transistor and a pixel electrode at each intersection, wherein the scanning line also serving as the gate of the insulated gate transistor is formed by stacking a transparent conductive layer and a metal layer. A gate insulating layer of the insulated gate transistor includes at least a tantalum oxide layer, the metal layer is selectively disposed in a peripheral portion of the pixel electrode, and the pixel electrode and the peripheral metal layer are disposed. A liquid crystal panel substrate, wherein an insulating layer including a tantalum oxide layer is selectively removed.
と金属層とを被着する工程と、前記透明導電層と金属層
との積層よりなるゲートを兼ねる走査線と疑似絵素電極
とを選択的に形成する工程と、全面に酸化タンタル層を
被着する工程を含み絶縁ゲート型トランジスタを形成す
る工程と、前記絶縁ゲート型トランジスタのドレインと
絵素電極とを接続するドレイン配線と信号線とを形成す
る工程とからなる液晶パネル用基板の製造方法であっ
て、前記疑似絵素電極上の酸化タンタル層を含む絶縁層
と金属層とを選択的に除去する工程とからなる液晶パネ
ル用基板の製造方法。4. A step of depositing a transparent conductive layer and a metal layer on one main surface of a transparent insulating substrate, a scanning line and a pseudo pixel which are formed by stacking the transparent conductive layer and the metal layer and which also function as a gate. A step of selectively forming an electrode, a step of forming an insulating gate type transistor including a step of depositing a tantalum oxide layer on the entire surface, and a drain wiring connecting a drain of the insulated gate type transistor and a pixel electrode And a signal line are formed, which comprises a step of selectively removing an insulating layer including a tantalum oxide layer on the pseudo pixel electrode and a metal layer. Manufacturing method of substrate for liquid crystal panel.
査線と、少なくとも一層以上の絶縁層を介して前記走査
線と概ね直交する複数本の信号線と、走査線と信号線の
交点毎に少なくとも一つの絶縁ゲート型トランジスタと
絵素電極とを有する液晶パネル用基板であって、前記絶
縁ゲート型トランジスタのゲートを兼ねる走査線が透明
導電層と金属層との積層よりなるとともに、前記絶縁ゲ
ート型トランジスタのゲート絶縁層が少なくとも酸化タ
ンタル層を含み、前記絵素電極上の酸化タンタル層を含
む絶縁層が絵素電極と自己整合的に除去されているとと
もに前記絵素電極を除いた領域に黒色顔料レジストが自
己整合的に被着されていることを特徴とする液晶パネル
用基板。5. A plurality of scanning lines on one main surface of a transparent insulating substrate, a plurality of signal lines substantially orthogonal to the scanning lines with at least one insulating layer interposed therebetween, and the scanning lines and the signal lines. A liquid crystal panel substrate having at least one insulated gate transistor and a pixel electrode at each intersection, wherein the scanning line also serving as the gate of the insulated gate transistor is formed by stacking a transparent conductive layer and a metal layer. A gate insulating layer of the insulated gate transistor includes at least a tantalum oxide layer, the insulating layer including the tantalum oxide layer on the pixel electrode is removed in a self-aligned manner with the pixel electrode, and the pixel electrode is A substrate for a liquid crystal panel, characterized in that a black pigment resist is applied in a self-aligned manner on the removed region.
と金属層とを被着する工程と、前記透明導電層と金属層
との積層よりなるゲートを兼ねる走査線と疑似絵素電極
とを選択的に形成する工程と、全面に酸化タンタル層を
被着する工程を含み絶縁ゲート型トランジスタを形成す
る工程と、前記絶縁ゲート型トランジスタのドレインと
絵素電極とを接続するドレイン配線と信号線とを形成す
る工程とからなる液晶パネル用基板の製造方法であっ
て、全面にネガ型の黒色顔料レジストを塗布する工程
と、前記透明性絶縁基板の他の主面上からの紫外線照射
を含み前記疑似絵素電極上に自己整合的に開口部を形成
する工程と、前記開口部内の酸化タンタル層を含む絶縁
層と金属層とを選択的に除去する工程とからなる液晶パ
ネル用基板の製造方法。6. A step of depositing a transparent conductive layer and a metal layer on one main surface of a transparent insulating substrate, a scanning line and a pseudo-picture element formed of a stack of the transparent conductive layer and the metal layer, which also functions as a gate. A step of selectively forming an electrode, a step of forming an insulating gate type transistor including a step of depositing a tantalum oxide layer on the entire surface, and a drain wiring connecting a drain of the insulated gate type transistor and a pixel electrode A method of manufacturing a liquid crystal panel substrate, which comprises a step of forming a signal line and a signal line, the step of applying a negative-type black pigment resist on the entire surface, and ultraviolet rays from the other main surface of the transparent insulating substrate. A liquid crystal panel comprising a step of forming an opening on the pseudo pixel electrode in a self-aligned manner including irradiation, and a step of selectively removing an insulating layer including a tantalum oxide layer and a metal layer in the opening. Substrate manufacturing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27356894A JP2914559B2 (en) | 1994-11-08 | 1994-11-08 | Liquid crystal panel substrate and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27356894A JP2914559B2 (en) | 1994-11-08 | 1994-11-08 | Liquid crystal panel substrate and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08136951A true JPH08136951A (en) | 1996-05-31 |
| JP2914559B2 JP2914559B2 (en) | 1999-07-05 |
Family
ID=17529625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27356894A Expired - Lifetime JP2914559B2 (en) | 1994-11-08 | 1994-11-08 | Liquid crystal panel substrate and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2914559B2 (en) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000305110A (en) * | 1999-04-19 | 2000-11-02 | Sharp Corp | Liquid crystal display device |
| WO2001057588A1 (en) * | 2000-02-04 | 2001-08-09 | Matsushita Electric Industrial Co., Ltd. | Insulated-gate transistor for liquid crystal display and method for fabricating the same |
| JP2005078051A (en) * | 2003-08-28 | 2005-03-24 | Ind Technol Res Inst | Method for manufacturing array panel of thin film transistor liquid crystal display |
| JP2006190640A (en) * | 2004-12-31 | 2006-07-20 | Lg Philips Lcd Co Ltd | Liquid crystal display and its manufacturing method |
| JP2007183623A (en) * | 2005-12-30 | 2007-07-19 | Au Optronics Corp | Method for manufacturing bottom substrate of liquid crystal display device |
| JP2007304554A (en) * | 2006-05-12 | 2007-11-22 | Lg Phillips Lcd Co Ltd | Liquid crystal display device and method for manufacturing the same |
| JP2009290223A (en) * | 1997-03-04 | 2009-12-10 | Lg Display Co Ltd | Thin-film transistor and method for manufacturing the same |
| JP2011023728A (en) * | 2009-07-17 | 2011-02-03 | Beijing Boe Optoelectronics Technology Co Ltd | Tft-lcd array substrate and manufacturing method thereof |
| JP2014038337A (en) * | 2007-10-23 | 2014-02-27 | Semiconductor Energy Lab Co Ltd | Method of manufacturing semiconductor device |
| KR101479140B1 (en) * | 2008-03-13 | 2015-01-08 | 삼성디스플레이 주식회사 | Display apparatus and method of manufacturing the same |
| CN110993644A (en) * | 2019-11-06 | 2020-04-10 | 深圳市华星光电半导体显示技术有限公司 | OLED display panel and preparation method thereof |
-
1994
- 1994-11-08 JP JP27356894A patent/JP2914559B2/en not_active Expired - Lifetime
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE45579E1 (en) | 1997-03-04 | 2015-06-23 | Lg Display Co., Ltd. | Thin-film transistor and method of making same |
| JP2009290223A (en) * | 1997-03-04 | 2009-12-10 | Lg Display Co Ltd | Thin-film transistor and method for manufacturing the same |
| JP2010147494A (en) * | 1997-03-04 | 2010-07-01 | Lg Display Co Ltd | Thin-film transistor and method for manufacturing the same |
| USRE45841E1 (en) | 1997-03-04 | 2016-01-12 | Lg Display Co., Ltd. | Thin-film transistor and method of making same |
| JP2000305110A (en) * | 1999-04-19 | 2000-11-02 | Sharp Corp | Liquid crystal display device |
| WO2001057588A1 (en) * | 2000-02-04 | 2001-08-09 | Matsushita Electric Industrial Co., Ltd. | Insulated-gate transistor for liquid crystal display and method for fabricating the same |
| JP2005078051A (en) * | 2003-08-28 | 2005-03-24 | Ind Technol Res Inst | Method for manufacturing array panel of thin film transistor liquid crystal display |
| JP2006190640A (en) * | 2004-12-31 | 2006-07-20 | Lg Philips Lcd Co Ltd | Liquid crystal display and its manufacturing method |
| JP4490885B2 (en) * | 2004-12-31 | 2010-06-30 | エルジー ディスプレイ カンパニー リミテッド | Electroluminescent display device and manufacturing method thereof |
| US7830476B2 (en) | 2004-12-31 | 2010-11-09 | Lg Display Co., Ltd. | Electroluminescence display device comprising a drain electrode being directly contacted with the upper surface of the first transparent conductive layer and the side surface of the second conductive layer and fabricating methods thereof |
| JP2007183623A (en) * | 2005-12-30 | 2007-07-19 | Au Optronics Corp | Method for manufacturing bottom substrate of liquid crystal display device |
| JP4553392B2 (en) * | 2005-12-30 | 2010-09-29 | 友達光電股▲ふん▼有限公司 | Manufacturing method of bottom substrate for liquid crystal display |
| JP2007304554A (en) * | 2006-05-12 | 2007-11-22 | Lg Phillips Lcd Co Ltd | Liquid crystal display device and method for manufacturing the same |
| JP4680879B2 (en) * | 2006-05-12 | 2011-05-11 | エルジー ディスプレイ カンパニー リミテッド | Liquid crystal display device and manufacturing method thereof |
| US8325317B2 (en) | 2006-05-12 | 2012-12-04 | Lg Display Co., Ltd. | Liquid crystal display fabrication method |
| US7876390B2 (en) | 2006-05-12 | 2011-01-25 | Lg Display Co., Ltd. | Liquid crystal display fabrication method |
| JP2014038337A (en) * | 2007-10-23 | 2014-02-27 | Semiconductor Energy Lab Co Ltd | Method of manufacturing semiconductor device |
| KR101479140B1 (en) * | 2008-03-13 | 2015-01-08 | 삼성디스플레이 주식회사 | Display apparatus and method of manufacturing the same |
| US8994888B2 (en) | 2008-03-13 | 2015-03-31 | Samsung Display Co., Ltd. | Display apparatus and method of manufacturing the same |
| JP2011023728A (en) * | 2009-07-17 | 2011-02-03 | Beijing Boe Optoelectronics Technology Co Ltd | Tft-lcd array substrate and manufacturing method thereof |
| CN110993644A (en) * | 2019-11-06 | 2020-04-10 | 深圳市华星光电半导体显示技术有限公司 | OLED display panel and preparation method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2914559B2 (en) | 1999-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4856318B2 (en) | Thin film transistor substrate for liquid crystal display device and manufacturing method thereof | |
| US7527989B2 (en) | Method for fabricating liquid crystal display panel | |
| JP2600929B2 (en) | Liquid crystal image display device and method of manufacturing the same | |
| US7417693B2 (en) | Liquid crystal display device and its manufacturing method | |
| KR20030027861A (en) | Substrate for liquid crystal display device and liquid crystal display device using the same | |
| JPH09325330A (en) | Active matrix mask substrate and its production | |
| JP3163576B2 (en) | Active matrix type liquid crystal display | |
| JP2914559B2 (en) | Liquid crystal panel substrate and method of manufacturing the same | |
| JPH0926601A (en) | Liquid crystal display device and its production | |
| JP3067938B2 (en) | Liquid crystal panel substrate and method of manufacturing the same | |
| US20200012137A1 (en) | Substrate for display device, display device, and method of producing substrate for display device | |
| JP4011645B2 (en) | Liquid crystal display | |
| WO2010047307A1 (en) | Display panel substrate, display panel, and method for manufacturing display panel substrate | |
| JP3391304B2 (en) | Liquid crystal image display device and method of manufacturing semiconductor device for image display device | |
| JP2001356367A (en) | Liquid crystal image display device and method for manufacturing semiconductor device for image display device | |
| JP3152025B2 (en) | Insulated gate transistor and method of manufacturing the same | |
| JP3594863B2 (en) | Method for manufacturing active matrix display device | |
| JP2010231233A (en) | Substrate for liquid crystal display device, and liquid crystal display device using the same | |
| JP2000155313A (en) | Active matrix liquid crystal display device | |
| JP2002185002A (en) | Liquid crystal image display device and method for manufacturing semiconductor device for image display device | |
| JPH10186381A (en) | Liquid crystal display device | |
| JP2002184992A (en) | Liquid crystal image display and manufacturing method of semiconductor device for image display | |
| JP2002076363A (en) | Liquid crystal display | |
| JP2000131678A (en) | Active matrix type liquid crystal display device | |
| JP2003177390A (en) | Liquid crystal display device and manufacturing method therefor |