JPH08122806A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JPH08122806A
JPH08122806A JP6256426A JP25642694A JPH08122806A JP H08122806 A JPH08122806 A JP H08122806A JP 6256426 A JP6256426 A JP 6256426A JP 25642694 A JP25642694 A JP 25642694A JP H08122806 A JPH08122806 A JP H08122806A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
display device
substrate
flexible substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6256426A
Other languages
Japanese (ja)
Other versions
JP3517458B2 (en
Inventor
Shiro Ueda
史朗 上田
Shunichi Kumaoka
俊一 熊岡
Masumi Sasuga
眞澄 流石
Katsuhiko Shibata
克彦 柴田
Yoichi Igarashi
陽一 五十嵐
Naoto Kobayashi
直人 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Japan Display Inc
Original Assignee
Hitachi Device Engineering Co Ltd
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Device Engineering Co Ltd, Hitachi Ltd, Hitachi Consumer Electronics Co Ltd filed Critical Hitachi Device Engineering Co Ltd
Priority to JP25642694A priority Critical patent/JP3517458B2/en
Priority to TW084109773A priority patent/TW344043B/en
Priority to US08/542,962 priority patent/US5739887A/en
Priority to KR1019950035732A priority patent/KR100255144B1/en
Priority to CN95119938A priority patent/CN1089905C/en
Publication of JPH08122806A publication Critical patent/JPH08122806A/en
Priority to US08/783,090 priority patent/US5838400A/en
Application granted granted Critical
Publication of JP3517458B2 publication Critical patent/JP3517458B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits

Landscapes

  • Liquid Crystal (AREA)

Abstract

PURPOSE: To increase wiring density, and make bending possible too for miniaturizing a liquid crystal display device by composing a wiring substrate for a peripheral driving circuit with a multilayer flexible substrate. CONSTITUTION: A liquid crystal display device is composed of a chip-on-glass type liquid crystal display element PNL having a driving IC loaded on a substrate being one of two sheets of piled up transparent insulated substrates SUB 1, 2, and a multilayer flexible substrate FML which is arranged in an outer peripheral part on the side of at least one side of the element PNL and electrically connected to the input terminal pattern of the driving IC, and has more than three layers of conductive layer parts. In this case, the part FML of more than three layers of conductive layers, for instance that of four layers of conductive layers L1-L4 is provided in parallel to the side of the liquid crystal panel PNL, and since peripheral circuit wiring and electronic parts are loaded in this part, even if the number of data lines increases, the device can correspond to the above increase by increasing the number of layers as the external form of the substrate is maintained. A connection between conductors can be electrically carried out through a through hole.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、重ね合わせた2枚の透
明絶縁基板の間に液晶を封入してなる液晶表示素子と、
その下に配置した導光板と、その側面近傍に配置した蛍
光管とを含んで成るバックライトを有する液晶表示装
置、および該液晶表示装置を表示部として組み込んだ情
報処理装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device in which a liquid crystal is sealed between two transparent insulating substrates which are stacked together.
The present invention relates to a liquid crystal display device having a backlight including a light guide plate disposed below the light guide plate and a fluorescent tube disposed near the side surface thereof, and an information processing device incorporating the liquid crystal display device as a display unit.

【0002】[0002]

【従来の技術】アクティブ・マトリクス方式の液晶表示
装置は、マトリクス状に配列された複数の画素電極のそ
れぞれに対応してスイッチング素子を設けたものであ
る。各画素における液晶は論理的には常時駆動されてい
るので、時分割駆動方式を採用している単純マトリクス
方式と比べてアクティブ・マトリクス方式はコントラス
トが良く特にカラーでは欠かせない技術になっている。
2. Description of the Related Art An active matrix type liquid crystal display device is provided with a switching element corresponding to each of a plurality of pixel electrodes arranged in a matrix. Since the liquid crystal in each pixel is always driven logically, the active matrix method has a better contrast than the simple matrix method which adopts the time-division driving method, and is a technology indispensable especially for color. .

【0003】従来のアクティブ・マトリクス方式の液晶
表示装置は、薄膜トランジスタ(TFT)が形成され液
晶を封止した液晶表示部(液晶表示パネル)に、これを
駆動する駆動IC(ドライバIC)をテープキャリアに
搭載したテープキャリアパッケージ(TCP)として垂
直方向の走査線側及び水平方向の信号線側に異方性導電
膜(異方性コネクタ)により接続し、更に駆動ICに必
要な液晶表示データや液晶用タイミング信号を生成し各
駆動ICへ伝達する周辺回路をプリント基板に配線して
テープキャリアパッケージ(TCP)の周辺に配置しテ
ープキャリアパッケージ(TCP)と半田接続をとるこ
とによって液晶表示装置を構成していた。
In a conventional active matrix type liquid crystal display device, a drive IC (driver IC) for driving the liquid crystal display unit (liquid crystal display panel) in which a thin film transistor (TFT) is formed and a liquid crystal is sealed is provided as a tape carrier. As a tape carrier package (TCP) mounted on the board, it is connected to the scanning line side in the vertical direction and the signal line side in the horizontal direction by an anisotropic conductive film (anisotropic connector), and further, liquid crystal display data and liquid crystal necessary for the drive IC. A peripheral circuit for generating a timing signal for transmission to each driving IC is wired on a printed circuit board, arranged around a tape carrier package (TCP), and soldered to the tape carrier package (TCP) to form a liquid crystal display device. Was.

【0004】なお、薄膜トランジスタを使用したアクテ
ィブ・マトリクス方式の液晶表示装置は、例えば特開昭
63−309921号公報や、「冗長構成を採用した1
2.5型アクティブ・マトリクス方式カラー液晶ディス
プレイ」、日経エレクトロニクス、頁193〜210、
1986年12月15日、日経マグロウヒル社発行、で
知られている。
An active matrix type liquid crystal display device using thin film transistors is disclosed in, for example, Japanese Patent Application Laid-Open No. 63-309921, "1.
2.5-inch active matrix color liquid crystal display ", Nikkei Electronics, pages 193-210,
Known for publication on December 15, 1986 by Nikkei McGraw-Hill, Inc.

【0005】[0005]

【発明が解決しようとする課題】従来の液晶表示装置で
は、周辺回路基板にプリント基板を使用しており、ドラ
イバICに入力する信号及び電源は、プリント基板から
ケーブルやTCP等を介して液晶表示素子に接続され
る。したがって、従来の液晶表示装置では、液晶表示装
置の画素数が増えると、液晶表示素子とTCPとの接続
本数が増加し、電気接続不良の確率が高くなる問題があ
った。また、表示色数が増えると表示データのデータ線
数が増加し、最外形も増加する傾向にあり、該液晶表示
装置を組み込んだパソコンやワープロ等の情報処理装置
の外形寸法が大形になる問題があった。
In the conventional liquid crystal display device, a printed circuit board is used as a peripheral circuit board, and signals and powers input to the driver IC are displayed on the liquid crystal display from the printed circuit board via a cable or TCP. Connected to the element. Therefore, in the conventional liquid crystal display device, when the number of pixels in the liquid crystal display device increases, the number of connections between the liquid crystal display element and the TCP increases, and there is a problem that the probability of electrical connection failure increases. Further, when the number of display colors increases, the number of data lines of display data also increases and the outermost shape tends to increase, and the outer size of an information processing device such as a personal computer or a word processor incorporating the liquid crystal display device becomes large. There was a problem.

【0006】また、従来の液晶表示装置では、本体コン
ピュータから送信されてくる制御信号、クロック及び表
示用データを基に、表示データ制御回路、水平方向及び
垂直方向駆動用周辺回路を介して駆動ICに必要な信号
や電源を供給する。したがって、液晶表示装置の表示色
数や画素数が増加すると、前記必要な信号の周波数が増
加し、配線間の信号の電気的相互干渉が増加し、EMI
(エレクトロ マグネティック インタフィアレンス)
を引き起こす不要な輻射電波の発生ポテンシャルが高く
なる傾向にあり、該液晶表示装置を組み込んだパソコン
やワープロ等の情報処理装置の環境使用条件を満足出来
なくなる問題があった。
Further, in the conventional liquid crystal display device, a drive IC is driven through a display data control circuit and horizontal and vertical drive peripheral circuits based on a control signal, a clock and display data transmitted from a main body computer. Supply the necessary signals and power to. Therefore, when the number of display colors and the number of pixels of the liquid crystal display device increase, the frequency of the required signal increases, the electrical mutual interference of signals between wirings increases, and the EMI increases.
(Electro Magnetic Interference)
There is a tendency that the generation potential of unnecessary radiated radio waves that causes the above-mentioned noise increases, and there is a problem that the environmental use conditions of the information processing device such as a personal computer or a word processor in which the liquid crystal display device is incorporated cannot be satisfied.

【0007】さらに、従来の液晶表示装置では、表示デ
ータ制御回路用や電源回路用基板、水平及び垂直走査用
の周辺駆動回路基板にプリント基板を使用しており、こ
れら基板間の信号及び電源の電気的接続は、フラットケ
ーブル等のジョイナーを介して液晶表示素子に接続され
る。したがって、液晶表示装置の表示色数が増加する
と、限定された領域で必要な配線本数が増加し、狭ピッ
チの接続を信頼性良く、また効率良く行う必要が生じ
た。
Further, in the conventional liquid crystal display device, a printed circuit board is used for a display data control circuit board, a power supply circuit board, and a peripheral drive circuit board for horizontal and vertical scanning. The electrical connection is connected to the liquid crystal display element via a joiner such as a flat cable. Therefore, when the number of display colors of the liquid crystal display device increases, the number of wiring lines required in a limited area also increases, and it becomes necessary to perform the connection at a narrow pitch with high reliability and efficiency.

【0008】本発明の第1の目的は、画素数及び表示色
数が増えて、液晶表示素子との接続配線数や表示データ
のデータ線本数が増加しても精度良い接続信頼性を確保
しながら、周辺駆動回路を縮小して液晶表示装置及び情
報処理装置の小型化を図ることである。
A first object of the present invention is to ensure accurate connection reliability even if the number of pixels and the number of display colors increase, and the number of wiring lines connected to liquid crystal display elements and the number of data lines of display data also increase. On the other hand, it is to reduce the size of the peripheral drive circuit to miniaturize the liquid crystal display device and the information processing device.

【0009】本発明の第2の目的は、表示色数や画素数
が増えて制御信号、クロック及び表示用データの周波数
及び配線数が増加しても、EMIレベルが低い、耐環境
性の優れた液晶表示装置を有する情報処理装置を提供す
ることである。
A second object of the present invention is that even if the number of display colors and the number of pixels increase and the frequency of control signals, clocks and display data and the number of wirings increase, the EMI level is low and the environment resistance is excellent. Another object of the present invention is to provide an information processing device having a liquid crystal display device.

【0010】本発明の第3の目的は、液晶表示装置の部
品点数の削減と信頼性の高い基板間接続を実現すること
である。
A third object of the present invention is to reduce the number of parts of a liquid crystal display device and realize highly reliable inter-board connection.

【0011】[0011]

【課題を解決するための手段】上記第1の課題を解決す
るために、本発明の液晶表示装置は、重ね合わせた2枚
の透明絶縁基板の一方の基板上に駆動ICを搭載したチ
ップ・オン・ガラス型液晶表示素子と、前記液晶表示素
子の少なくとも1辺側の外周部に配置されており、前記
駆動ICの入力端子用パターンと電気的に接続される、
3層以上の導体層の部分を有する多層フレキシブル基板
とで構成することを特徴とする。
In order to solve the above first problem, a liquid crystal display device of the present invention is a chip in which a driving IC is mounted on one of two transparent insulating substrates which are stacked. An on-glass type liquid crystal display element and an outer peripheral portion of the liquid crystal display element on at least one side, which is electrically connected to an input terminal pattern of the drive IC,
It is characterized in that it is configured with a multilayer flexible substrate having three or more conductor layer portions.

【0012】または、重ね合わせた2枚の透明絶縁基板
の一方の基板上に駆動ICを搭載したチップ・オン・ガ
ラス型液晶表示素子と、前記液晶表示素子の4辺のう
ち、1個の長辺及び1個の短辺の2辺側の外周部に配置
されており、前記2辺側の前記駆動ICの入力端子用パ
ターンと電気的に接続される、3層以上の導体層の部分
を有する多層フレキシブル基板とで構成することを特徴
とする。
Alternatively, a chip-on-glass type liquid crystal display element in which a driving IC is mounted on one of two transparent insulating substrates that are stacked together, and one of the four sides of the liquid crystal display element is long. A portion of the conductor layer of three or more layers, which is disposed on the outer periphery of the side and one short side on the two sides, and is electrically connected to the input terminal pattern of the drive IC on the two sides. It is characterized in that it is configured with the multi-layer flexible substrate.

【0013】または、重ね合わせた2枚の透明絶縁基板
の一方の基板上に駆動ICを搭載したチップ・オン・ガ
ラス型液晶表示素子と、前記液晶表示素子の4辺のう
ち、対向する2個の長辺側及び1個の短辺側の外周部に
配置されており、前記2個の長辺及び1個の短辺の各辺
側の前記駆動ICの入力端子用パターンと電気的に接続
される、3層以上の導体層の部分を有する多層フレキシ
ブル基板とで構成することを特徴とする。
Alternatively, a chip-on-glass type liquid crystal display device in which a driving IC is mounted on one of two transparent insulating substrates that are stacked together, and two of the four sides of the liquid crystal display device that face each other. Are arranged on the outer periphery of the long side and one short side, and are electrically connected to the input terminal pattern of the drive IC on each of the two long sides and one short side. And a multilayer flexible substrate having three or more conductor layers.

【0014】さらに、前記透明絶縁基板上の駆動ICの
入力端子用パターンと電気的に接続される多層フレキシ
ブル基板のパターン部分が、2層以下の導体層あるいは
メッキされた導体層からなり、異方性導電膜で駆動IC
の入力端子用パターンと電気的に接続されていることこ
とを特徴とする。
Furthermore, the pattern portion of the multilayer flexible substrate electrically connected to the input terminal pattern of the drive IC on the transparent insulating substrate is composed of two or less conductor layers or plated conductor layers. IC with a conductive conductive film
It is characterized in that it is electrically connected to the input terminal pattern.

【0015】さらに、液晶表示素子の一辺側の外周部に
配置されており、表示制御回路用及び電源回路用配線を
多層プリント基板で構成することを特徴とする。
Further, the liquid crystal display device is characterized in that it is arranged on the outer peripheral portion on one side and the wirings for the display control circuit and the power supply circuit are constituted by a multilayer printed board.

【0016】さらに、多層フレキシブル基板が折り曲げ
られる構造であり、前記折れ曲がり部分を2層以下の導
体層からなる多層フレキシブル基板で構成することを特
徴とする。
Further, the multi-layered flexible substrate has a structure in which it can be bent, and the bent portion is composed of a multi-layered flexible substrate composed of two or less conductor layers.

【0017】さらに、多層フレキシブル基板の導体層が
3層以上の部分において、一方側にのみ電子部品が搭載
されていることを特徴とする。
Further, in the portion of the multilayer flexible substrate having three or more conductor layers, the electronic component is mounted only on one side.

【0018】さらに、多層フレキシブル基板の導体層が
3層以上の部分において、一方側にのみ搭載された電子
部品が、シールドケースの開口部に位置することを特徴
とする。
Further, the electronic component mounted on only one side is located in the opening of the shield case in a portion of the multilayer flexible substrate having three or more conductor layers.

【0019】さらに、折れ曲がった多層フレキシブル基
板の導体層が3層以上の部分において、該部分の表面側
にのみ電子部品が搭載されており、更に前記電子部品
が、シールドケースの開口部に位置しており、裏面側
は、液晶表示素子の駆動ICを搭載した透明絶縁基板の
裏面側に接着する構造を特徴とする。
Further, in a portion of the bent multilayer flexible substrate having three or more conductor layers, an electronic component is mounted only on the surface side of the portion, and the electronic component is located in the opening of the shield case. The back side is characterized by being bonded to the back side of the transparent insulating substrate on which the drive IC of the liquid crystal display element is mounted.

【0020】また、液晶表示パネルとの接続信頼性を確
保するため、透明絶縁基板の上に形成された駆動ICへ
の入力配線パターンと電気的に接続される多層フレキシ
ブル基板の2層以下の導体層部分は、駆動IC毎に分離
した凸状の形状からなることを特徴とする。
In order to secure the connection reliability with the liquid crystal display panel, conductors of two layers or less of the multilayer flexible substrate electrically connected to the input wiring pattern to the driving IC formed on the transparent insulating substrate. The layer portion is characterized by having a convex shape separated for each drive IC.

【0021】さらに、透明絶縁基板の上に形成された駆
動ICへの入力配線パターンと電気的に接続される多層
フレキシブル基板の2層以下の導体層からなる部分は、
駆動IC毎に分離したの凸状の形状部分からなり、更に
前記凸状の形状部分内に透明絶縁基板上の配線とのアラ
イメントが可能なマークが形成されていることを特徴と
する。
Furthermore, a portion of the multilayer flexible substrate electrically connected to the input wiring pattern to the drive IC formed on the transparent insulating substrate, which is composed of two or less conductor layers,
It is characterized in that it is composed of a convex-shaped portion separated for each drive IC, and that a mark that can be aligned with the wiring on the transparent insulating substrate is formed in the convex-shaped portion.

【0022】上記第2の課題を解決するために、本発明
の液晶表示装置は、部品実装用のパッドパターン部分
と、電気接続用貫通孔と、グランドや5ボルトなどの直
流電源のベタ状あるいはメッシュ状パターン部分とから
形成される表面導体層を有する多層フレキシブル基板か
ら構成することを特徴とする。
In order to solve the second problem, the liquid crystal display device of the present invention has a pad pattern portion for mounting components, a through hole for electrical connection, a solid shape of a DC power source such as a ground or 5 volts, or It is characterized by comprising a multilayer flexible substrate having a surface conductor layer formed of a mesh pattern portion.

【0023】または、部品実装用のパッドパターン部分
と、電気接続用貫通孔と、グランドや5ボルトなどの直
流電源のベタ状あるいはメッシュ状パターン部分とから
形成される表面導体層を有する多層フレキシブル基板を
第1の基板とし、電気接続用孔と、グランドのベタ状あ
るいはメッシュ状パターン部分とから形成される表面導
体層と、電子部品が片側実装されている裏面導体層とを
有する表示データ制御回路用及び電源回路用の多層配線
基板を第2の基板とし、前記第1の基板と第2の基板の
グランドのベタ状あるいはメッシュ状パターン部分が、
同一の金属製シールドケースのグランド用パッドと電気
接続されていることを特徴とする。
Alternatively, a multilayer flexible substrate having a surface conductor layer formed from a pad pattern portion for mounting components, a through hole for electrical connection, and a solid or mesh pattern portion of a DC power source such as a ground or 5 volts A first substrate, and a display data control circuit having a hole for electrical connection, a front surface conductor layer formed of a ground solid or mesh pattern portion, and a back surface conductor layer on which an electronic component is mounted on one side. And a power supply circuit multilayer wiring substrate as a second substrate, and the solid or mesh pattern portion of the ground of the first substrate and the second substrate,
It is characterized in that it is electrically connected to the ground pad of the same metal shield case.

【0024】上記第3の課題を解決するために、透明絶
縁基板上の金属配線パターンを介して周辺駆動回路であ
る複数の多層フレキシブル基板の配線が相互に電気的に
接続される構造であることを特徴とする。
In order to solve the above-mentioned third problem, the structure is such that the wirings of a plurality of multilayer flexible substrates which are peripheral driving circuits are electrically connected to each other through a metal wiring pattern on a transparent insulating substrate. Is characterized by.

【0025】または、周辺駆動回路の多層フレキシブル
基板と、表示制御回路用及び電源回路用の多層配線基板
とは、異方性導電膜を用いて電気接続することを特徴と
する。
Alternatively, the multilayer flexible substrate of the peripheral drive circuit and the multilayer wiring substrate for the display control circuit and the power supply circuit are electrically connected by using an anisotropic conductive film.

【0026】[0026]

【作用】周辺駆動回路の配線基板を多層フレキシブル基
板で構成するため、配線密度を高くでき、折り曲げも可
能で小型化に有利となる。また、グランドパターンや直
流電源等の配線層を表面層に形成でき、EMI対策とし
て有利となる。更に、多層フレキシブル基板をTCPの
替わりに使用し、周辺回路基板間のジョイナーが不要と
なるため、液晶表示装置の部品点数を削減できる。
Since the wiring board of the peripheral drive circuit is composed of the multilayer flexible board, the wiring density can be increased and the bending is possible, which is advantageous for downsizing. Moreover, a wiring layer such as a ground pattern or a DC power source can be formed on the surface layer, which is advantageous as a measure against EMI. Further, since the multilayer flexible substrate is used instead of the TCP and the joiner between the peripheral circuit substrates is unnecessary, the number of parts of the liquid crystal display device can be reduced.

【0027】また、本発明によれば、画素数が多くなり
端子ピッチが小さくなり、液晶表示パネルの映像信号線
の端子を片側引き出しができなくなり、両側から引き出
す場合でも、前記端子と接続する映像信号線駆動用の多
層フレキシブル回路基板を前記表示パネルの2辺、通常
は長辺の2方側に配置し、折り曲げることで、十分表示
部の周囲の額縁部の面積を小さくすることができる。こ
のため、高精細及びXGA(エクステンディット グラ
フィックス アレイ)等の高画素数を有する液晶表示素
子としてパソコン、ワープロ等の情報処理装置に実装し
たときに、液晶表示装置およびこれを組み込んだ情報処
理装置を小型化、軽量化することができ、映像信号線駆
動用回路基板が配置された側が、画面の上側及び下側に
均等に配置されるため、画面の上下位置を適切とするこ
とができる。
Further, according to the present invention, the number of pixels is increased and the terminal pitch is reduced, so that the terminal of the video signal line of the liquid crystal display panel cannot be drawn out on one side, and even if it is drawn out from both sides, the image connected to the terminal is By disposing the multilayer flexible circuit board for driving the signal lines on two sides of the display panel, usually on the two sides of the long sides, and bending it, it is possible to sufficiently reduce the area of the frame portion around the display portion. Therefore, when it is mounted on an information processing device such as a personal computer or a word processor as a liquid crystal display device having high definition and a high pixel number such as XGA (extended graphics array), the liquid crystal display device and an information processing device incorporating the same. Can be made smaller and lighter, and the side on which the circuit board for driving the video signal line is arranged is evenly arranged on the upper side and the lower side of the screen, so that the vertical position of the screen can be made appropriate.

【0028】さらに、本発明の液晶表示装置では、当該
装置内において、細長い蛍光管を液晶表示素子の外周部
に実装した多層フレキシブル基板の下のスペースに配置
することにより、スペースの使用効率良く蛍光管を収納
することができる。したがって、当該装置の外形寸法を
小さくすることができ、当該装置を小型化、軽量化する
ことができる。
Further, in the liquid crystal display device of the present invention, by disposing the elongated fluorescent tube in the space below the multilayer flexible substrate mounted on the outer peripheral portion of the liquid crystal display element, the fluorescent light can be efficiently used in the space. Can store tubes. Therefore, the external dimensions of the device can be reduced, and the device can be reduced in size and weight.

【0029】[0029]

【実施例】本発明、本発明の更に他の目的及び本発明の
更に他の特徴は図面を参照した以下の説明から明らかと
なるであろう。
The invention, further objects of the invention and further features of the invention will be apparent from the following description with reference to the drawings.

【0030】《液晶表示モジュールの全体構成》図1
は、液晶表示モジュールMDLの分解斜視図である。
<< Overall Configuration of Liquid Crystal Display Module >> FIG.
FIG. 6 is an exploded perspective view of the liquid crystal display module MDL.

【0031】SHDは金属板から成るシールドケース
(メタルフレームとも称す)、WDは表示窓、SPC1
〜4は絶縁スペーサ、FPC1〜3は折り曲げられた多
層フレキシブル回路基板(FPC1はゲート側回路基
板、FPC2及びFPC3はドレイン側回路基板)、P
CBはインターフェイス回路基板、ASBはアセンブル
された駆動回路基板付き液晶表示素子、PNLは重ね合
わせた2枚の透明絶縁基板の一方の基板上に駆動ICを
搭載した液晶表示素子、GC1及びGC2はゴムクッシ
ョン、PRSはプリズムシート、SPSは拡散シート、
GLBは導光板、RFSは反射シート、MCAは一体成
型により形成された下側ケース(モールドケース)、L
Pは蛍光管、LPCはランプケーブル、LCTはインバ
ーター用の接続コネクタ、GBは蛍光管LPを支持する
ゴムブッシュであり、図に示すような上下の配置関係で
各部材が積み重ねられて液晶表示モジュールMDLが組
み立てられる。
SHD is a shield case made of a metal plate (also called a metal frame), WD is a display window, and SPC1.
4 are insulating spacers, FPCs 1 to 3 are bent multilayer flexible circuit boards (FPC 1 is a gate side circuit board, FPC 2 and FPC 3 are drain side circuit boards), P
CB is an interface circuit board, ASB is an assembled liquid crystal display element with a drive circuit board, PNL is a liquid crystal display element with a drive IC mounted on one of two transparent insulating substrates that are stacked, and GC1 and GC2 are rubbers. Cushion, PRS is a prism sheet, SPS is a diffusion sheet,
GLB is a light guide plate, RFS is a reflection sheet, MCA is a lower case (molded case) integrally formed, L
P is a fluorescent tube, LPC is a lamp cable, LCT is a connector for an inverter, and GB is a rubber bush that supports the fluorescent tube LP, and each member is stacked in a vertical arrangement as shown in the figure to display a liquid crystal display module. The MDL is assembled.

【0032】図2は、液晶表示モジュールMDLの組立
完成図で液晶表示素子の表面側からみた斜視図である。
FIG. 2 is a perspective view of the assembled liquid crystal display module MDL as seen from the front side of the liquid crystal display element.

【0033】モジュールMDLは、下側ケースMCA、
シールドケースSHDの2種の収納・保持部材を有す
る。
The module MDL includes a lower case MCA,
The shield case SHD has two types of storage / holding members.

【0034】HLDは、当該モジュールMDLを表示部
としてパソコン、ワープロ等の情報処理装置に実装する
ために設けた4個の取付穴である。下側ケースMCAの
取付穴MH1〜4に一致する位置にシールドケースSH
Dの取付穴SH1〜4が形成されており(図4、図19
参照)、両者の取付穴にねじ等を通して情報処理装置に
固定、実装する。当該モジュールMDLには、輝度調整
用のボリュームVRが設けられており、バックライト用
のインバーターをMI部分に配置し、接続コネクタLC
T、ランプケーブルLPCを介してバックライトBLに
電源を供給する。本体コンピュータ(ホスト)からの信
号及び必要な電源は、モジュール裏面に位置するインタ
ーフェイスコネクタCTを介して、液晶表示モジュール
MDLのコントローラ部及び電源部に供給する。
The HLDs are four mounting holes provided for mounting the module MDL as a display unit on an information processing device such as a personal computer or a word processor. The shield case SH is located at a position matching the mounting holes MH1 to MH4 of the lower case MCA.
Mounting holes SH1 to SH4 of D are formed (see FIGS. 4 and 19).
, And fix and mount it on the information processing device by inserting screws, etc. into the mounting holes of both. The module MDL is provided with a volume VR for brightness adjustment, a backlight inverter is arranged in the MI portion, and a connection connector LC is provided.
Power is supplied to the backlight BL via T and the lamp cable LPC. Signals and necessary power from the main computer (host) are supplied to the controller and power supply of the liquid crystal display module MDL via the interface connector CT located on the back surface of the module.

【0035】図3は、図1に示した実施例であるTFT
液晶表示モジュールのTFT液晶表示素子とその外周部
に配置された回路を示すブロック図である。図示してい
ないが、本発明では、ドレインドライバIC1〜ICM
及びゲートドライバIC1〜ICNは、液晶表示素子の
一方の透明絶縁基板上に形成されたドレイン側引き出し
線DTM及びゲート側引き出し線GTMと異方性導電膜
あるいは紫外線硬化樹脂等でチップ・オン・ガラス実装
(COG実装)されている。本例では、XGA仕様であ
る1024×3×768の有効ドットを有する液晶表示
素子に適用している。このため、液晶表示素子の透明絶
縁基板上には、192出力のドレインドライバICを対
向する各々の長辺に8個ずつ(M=16)と、100出
力のゲートドライバICを短辺に8個(N=8)とをC
OG実装している。液晶表示素子の上側及び下側にはド
レインドライバ部103が配置され、また、側面部に
は、ゲートドライバ部104、他方の側面部には、コン
トローラ部101、電源部102が配置される。コント
ローラ部101及び電源部102、ドレインドライバ部
103、ゲートドライバ部104は、それぞれ電気的接
続手段JN1〜4により相互接続させる。
FIG. 3 shows a TFT which is the embodiment shown in FIG.
FIG. 3 is a block diagram showing a TFT liquid crystal display element of a liquid crystal display module and a circuit arranged on an outer peripheral portion thereof. Although not shown, in the present invention, the drain drivers IC1 to ICM
The gate drivers IC1 to ICN are a chip-on-glass made of a drain side lead line DTM and a gate side lead line GTM formed on one transparent insulating substrate of a liquid crystal display element and an anisotropic conductive film or an ultraviolet curable resin. It is mounted (COG mounting). In this example, it is applied to a liquid crystal display device having effective dots of 1024 × 3 × 768 which are XGA specifications. Therefore, on the transparent insulating substrate of the liquid crystal display element, eight 192 output drain driver ICs are provided on each of the opposing long sides (M = 16) and eight 100 output gate driver ICs are provided on the short side. (N = 8) and C
Implements OG. The drain driver section 103 is arranged on the upper and lower sides of the liquid crystal display element, the gate driver section 104 is arranged on the side surface section, and the controller section 101 and the power supply section 102 are arranged on the other side surface section. The controller unit 101, the power supply unit 102, the drain driver unit 103, and the gate driver unit 104 are mutually connected by electrical connecting means JN1 to JN4.

【0036】以下、各構成部品の具体的な構成を図4〜
図20に示し、各部材について詳しく説明する。
The specific construction of each component will be described below with reference to FIGS.
Each member will be described in detail with reference to FIG.

【0037】《金属製シールドケースSHD》図4は、
シールドケースSHDの上面、前側面、後側面、右側
面、左側面を示す図であり、シールドケースSHDの斜
め上方からみたときの斜視図は図1に示される。
<< Metal Shield Case SHD >> FIG.
It is a figure which shows the upper surface of the shield case SHD, a front side surface, a rear side surface, a right side surface, and a left side surface, and the perspective view when it sees from the diagonal upper direction of the shield case SHD is shown in FIG.

【0038】シールドケース(メタルフレーム)SHD
は、1枚の金属板をプレス加工技術により、打ち抜きと
折り曲げ加工により作製される。WDは表示パネルPN
Lを視野に露出する開口を示し、以下表示窓と称す。
Shield case (metal frame) SHD
Is manufactured by punching and bending a single metal plate by a pressing technique. WD is a display panel PN
An opening that exposes L to the visual field is shown, and is hereinafter referred to as a display window.

【0039】NLはシールドケースSHDと下側ケース
MCAとの固定用爪(全部で10個)、HKは同じく固
定用のフック(全部で6個)であり、シールドケースS
HDに一体に設けられている。図1、図4に示された固
定用爪NLは折り曲げ前の状態で、駆動回路付き液晶表
示素子ASBをスペーサSPCを挟んで、シールドケー
スSHDに収納した後、それぞれ内側に折り曲げられて
下側ケースMCAに設けられた四角い固定用凹部NR
(図19の各側面図参照)に挿入される。固定用フック
HKは、それぞれ下側ケースMCAに設けた固定用突起
HP(図19の側面図参照)に嵌合される。これによ
り、駆動回路付き液晶表示素子ASB等を保持・収納す
るシールドケースSHDと、導光板GLB、蛍光管LP
等を保持・収納する下側ケースMCAとがしっかりと固
定される。また、表示パネルPNLの下面の表示に影響
を与えない四方の縁周囲には薄く細長い長方形状のゴム
クッションGC1、GC2(ゴムスペーサとも称す。図
1参照)が設けられている。また、固定用爪NLと固定
用フックHKは取り外しが容易なため(固定用爪NLの
折り曲げを延ばし、固定用フックHKを外すだけ)、2
部材の分解・組立が容易なので、修理が容易で、バック
ライトBLの蛍光管LPの交換も容易である。また、本
実施例では、図4に示すように、一方の辺を主に固定用
フックHKで固定し、向かい合う他方の辺を固定用爪N
Lで固定しているので、すべての固定用爪NLを外さな
くても、一部の固定用爪NLを外すだけで分解すること
ができる。したがって、修理やバックライトの交換が容
易である。
NL is a fixing claw (10 in total) for the shield case SHD and the lower case MCA, and HK is a fixing hook (6 in total) for the shield case SHD.
It is integrated with HD. The fixing claws NL shown in FIGS. 1 and 4 are, before being bent, housed in the shield case SHD with the liquid crystal display element ASB with the drive circuit sandwiching the spacer SPC, and then bent inward to the lower side. Square fixing recess NR provided in case MCA
(See each side view of FIG. 19). The fixing hooks HK are fitted to the fixing protrusions HP (see the side view of FIG. 19) provided on the lower case MCA, respectively. Thereby, the shield case SHD for holding and storing the liquid crystal display element ASB with the drive circuit, the light guide plate GLB, the fluorescent tube LP
The lower case MCA for holding and storing the like is firmly fixed. Further, thin and elongated rectangular rubber cushions GC1 and GC2 (also referred to as rubber spacers; see FIG. 1) are provided around the four edges that do not affect the display on the lower surface of the display panel PNL. Further, since the fixing claw NL and the fixing hook HK can be easily removed (only by extending the bending of the fixing claw NL and removing the fixing hook HK), 2
Since the members can be easily disassembled and assembled, the repair is easy and the fluorescent tube LP of the backlight BL can be easily replaced. Further, in the present embodiment, as shown in FIG. 4, one side is fixed mainly by the fixing hook HK, and the other facing side is fixed by the fixing claw N.
Since it is fixed by L, it is possible to disassemble by removing some fixing claws NL without removing all fixing claws NL. Therefore, it is easy to repair and replace the backlight.

【0040】CSPは、絶縁スペーサSPC1〜4の孔
SSP(図5参照)と共通して同じ平面位置に設けた共
通貫通穴で、製造時、固定して立てたピンに、シールド
ケースSHDと絶縁スペーサSPC1〜4とを順に各共
通貫通穴に挿入して実装することにより、両者の相対位
置を精度よく設定するためのものである。絶縁スペーサ
SPC1〜4は、絶縁物INSの両面に粘着材ADH
(図5参照)が塗布されており、シールドケースSHD
及び駆動回路付き液晶表示素子ASBを確実に絶縁スペ
ーサの間隔を保って固定できる。また、当該モジュール
MDLをパソコン等の応用製品に実装するとき、この共
通貫通穴CSPを位置決めの基準とすることも可能であ
る。
The CSP is a common through hole provided in the same plane position as the holes SSP of the insulating spacers SPC1 to SPC4 (see FIG. 5) in common. The CSP is insulated from the shield case SHD on the pin which is fixed and erected during manufacturing. The spacers SPC1 to SPC4 are sequentially inserted into the common through holes to be mounted, so that the relative positions of the two can be set accurately. Insulating spacers SPC1 to 4 are adhesive materials ADH on both sides of the insulator INS.
(Refer to Figure 5) is applied, and the shield case SHD
Also, the liquid crystal display element ASB with the drive circuit can be fixed with a certain distance between the insulating spacers. Further, when the module MDL is mounted on an applied product such as a personal computer, the common through hole CSP can be used as a positioning reference.

【0041】FGFは金属製シールドケースSHDと一
体に形成された合計10個のフレームグランド用爪で、
シールドケースSHDの上面に開けられた「コ」の字状
の開口、換言すれば、四角い開口中に延びた細長い突起
により構成される。この細長い突起が、それぞれ装置内
部へ向かう方向に根元のところで折り曲げられ、絶縁ス
ペーサSPC1〜3の切りかけ部SGFを介して、多層
フレキシブル回路基板FPC1〜3及びインターフェイ
ス基板PCBのグランド配線に接続されたフレームグラ
ンドパッドFGP(図6参照)に半田付けにより接続さ
れた構造になっている。なお、爪FGNをシールドケー
スSHDの側面に2個設けたので、爪FGNを装置内部
へ折り曲げ、かつ、フレームグランドパッドFGPに半
田付けする作業は、液晶表示パネルPNLと一体化され
た回路基板アセンブリASBをシールドケースSHD内
に収納し、スペーサで固定した後、シールドケースSH
Dの内面(下面)を上に向けた状態で行なうことがで
き、作業性がよい。また、爪FGNを折り曲げるとき
は、爪FGNが回路基板アセンブリASBに当たらない
ので、折り曲げの作業性がよい。また、半田付け作業で
は、開放されたシールドケースSHDの内面側から半田
こてを当てることができるので、半田付けの作業性がよ
い。したがって、爪FGF及びFGNとフレームグラン
ドパッドFGPとの接続信頼性を向上することができ
る。
FGF is a total of 10 frame ground claws integrally formed with the metal shield case SHD.
The shield case SHD is formed by an elongated U-shaped opening formed in the upper surface of the shield case SHD, in other words, an elongated protrusion extending into a square opening. The elongated projections are respectively bent at the roots in the direction toward the inside of the device, and are connected to the ground wirings of the multilayer flexible circuit boards FPC1 to FPC1 to 3 and the interface board PCB via the cut portions SGF of the insulating spacers SPC1 to SPC1. The structure is such that it is connected to the ground pad FGP (see FIG. 6) by soldering. Since two claws FGN are provided on the side surface of the shield case SHD, the work of bending the claws FGN into the inside of the device and soldering them to the frame ground pad FGP is a circuit board assembly integrated with the liquid crystal display panel PNL. After storing ASB in the shield case SHD and fixing it with the spacer, the shield case SH
The work can be performed with the inner surface (lower surface) of D facing upward, and the workability is good. Further, when the claw FGN is bent, the claw FGN does not contact the circuit board assembly ASB, so that the bending workability is good. Further, in the soldering work, since the soldering iron can be applied from the inner surface side of the opened shield case SHD, the workability of soldering is good. Therefore, the connection reliability between the claws FGF and FGN and the frame ground pad FGP can be improved.

【0042】シールドケースSHDの表面に開けられた
四角い開口SHLは、駆動回路付き液晶表示素子ASB
の多層フレキシブル基板FPC1〜3に搭載された電子
回路部品であるコンデンサCHD、CHGの収納される
部分であり、ドレイン基板側に各々10個、ゲート基板
側に10個あり、絶縁スペーサSPC1〜3にも平面的
に共通する位置に切り欠けSPL(図5参照)が設けら
れている。本手段により、当該モジュールMDLの厚み
を更に薄くすることができる。
The square opening SHL opened on the surface of the shield case SHD is a liquid crystal display element ASB with a drive circuit.
Is a portion for accommodating capacitors CHD and CHG which are electronic circuit components mounted on the multilayer flexible substrates FPC1 to FPC1 to DPC3, and there are 10 capacitors on the drain substrate side and 10 capacitors on the gate substrate side. Also has a notch SPL (see FIG. 5) at a position common in plan view. By this means, the thickness of the module MDL can be further reduced.

【0043】シールドケースSHDの表面に開けられた
丸い開口CVLは、輝度調整用ボリュームVRを制御す
るために設けられたもので、絶縁スペーサSPC4にも
共通貫通穴SVL(図5参照)がある。
The round opening CVL formed on the surface of the shield case SHD is provided for controlling the brightness adjusting volume VR, and the insulating spacer SPC4 also has a common through hole SVL (see FIG. 5).

【0044】《絶縁スペーサ》図5は、絶縁スペーサS
PCの上面を示す図であり、絶縁スペーサSPCの斜め
上方からみたときの斜視図は図1に示される。更に、S
PC1の開口部SPLでのA−A切断線における断面
図、及びSPC4のB−B切断線における断面図を示
す。
<< Insulating Spacer >> FIG. 5 shows the insulating spacer S.
It is a figure which shows the upper surface of PC, and the perspective view when it sees from the diagonal upper direction of the insulating spacer SPC is shown in FIG. Furthermore, S
The sectional view in the AA cutting line in opening SPL of PC1 and the sectional view in the BB cutting line of SPC4 are shown.

【0045】前述したように、絶縁スペーサSPCは、
シールドケースSHDと駆動回路付き液晶表示素子AS
Bとの絶縁を確保するだけでなく、シールドケースSH
Dとの位置精度の確保や駆動回路付き液晶表示素子AS
BとシールドケースSHDとの固定をする。
As described above, the insulating spacer SPC is
Liquid crystal display device AS with shield case SHD and drive circuit
Not only ensuring insulation from B, but also shielding case SH
Liquid crystal display device AS with driving circuit and position accuracy
Fix B to the shield case SHD.

【0046】《多層フレキシブル基板FPC1〜3》図
6は、表示パネルPNLの外周部に多層フレキシブル基
板FPC1〜3及び多層プリント基板PCBを実装した
状態を示す下面図である。本例では、多層フレキシブル
基板FPC1〜3は、この後の工程で折り曲げられる。
<< Multilayer Flexible Boards FPC1 to 3 >> FIG. 6 is a bottom view showing a state in which the multilayer flexible boards FPC1 to FPC1 to 3 and the multilayer printed board PCB are mounted on the outer peripheral portion of the display panel PNL. In this example, the multilayer flexible substrates FPC1 to 3 are bent in the subsequent steps.

【0047】図6の上側の8個は垂直走査回路側の駆動
ICチップ、左右側の各8個は映像信号駆動回路側の駆
動ICチップで、異方性導電膜や紫外線硬化剤等を使用
して透明絶縁基板上にチップ・オン・ガラス(COG)
実装されている。従来法では、駆動用ICチップがテー
プ オートメイティド ボンディング法(TAB)により
実装されたテープキャリアパッケージ(TCP)を異方
性導電膜を使用して表示パネルPNLに接続していた。
COG実装では、直接駆動ICを使用するため、前記の
TAB工程が不要となり工程短縮となり、テープキャリ
アも不要となるため原価低減の効果もある。更に、CO
G実装は、高精細・高密度表示パネルPNLの実装技術
として適している。すなわち、本例では、XGAパネル
として1024×3×768ドットの10インチ画面サ
イズのTFT液晶表示モジュールを設計した。このた
め、赤(R)、緑(G)、青(B)の各ドットの大きさ
は、207μm(ゲート線ピッチ)×69μm(ドレイ
ン線ピッチ)となっており、1画素は、赤(R)、緑
(G)、青(B)の3ドットの組合せで、207μm角
となっている。このため、ドレイン線引き出しDTMを
片側に1024×3本とすると、引き出し線ピッチは6
9μm以下となってしまい、現在使用可能なTCP実装
の接続ピッチ限界以下となる。COG実装では、使用す
る異方性導電膜等の材料にも依存するが、おおよそ駆動
用ICチップのバンプBUMP(図13参照)のピッチ
で約70μm及び下地配線との交叉面積で約50μm角
が現在使用可能な最小値といえる。このため、本例で
は、液晶パネルの対向する2個の長辺側にドレインドラ
イバICを一列に並べ、ドレイン線を2個の長辺側に交
互に引き出して、ドレイン線引き出しDTMのピッチを
69×2μmとした。したがって、駆動用ICチップの
バンプBUMP(図13参照)ピッチを約100μm及
び下地配線との交叉面積を約70μm角に設計でき、下
地配線とより高い信頼性の接続が可能となった。ゲート
線ピッチは207μmと十分大きいため、片側の短辺側
にてゲート線引き出しGTMを引き出しているが、更に
高精細になると、ドレイン線と同様に対向する2個の短
辺側にゲート線引き出し線GTMを交互に引き出すこと
も可能である。
The upper eight in FIG. 6 are drive IC chips on the side of the vertical scanning circuit, and the left and right eight are drive IC chips on the side of the video signal drive circuit, and an anisotropic conductive film, an ultraviolet curing agent or the like is used. And chip-on-glass (COG) on transparent insulating substrate
It is implemented. In the conventional method, a tape carrier package (TCP) in which a driving IC chip is mounted by a tape automated bonding method (TAB) is connected to a display panel PNL using an anisotropic conductive film.
In COG mounting, since the direct drive IC is used, the above-mentioned TAB step is not required and the step is shortened, and the tape carrier is not required, so that there is an effect of cost reduction. Furthermore, CO
The G mounting is suitable as a mounting technology for the high-definition / high-density display panel PNL. That is, in this example, a TFT liquid crystal display module of 1024 × 3 × 768 dots and a 10-inch screen size was designed as an XGA panel. Therefore, the size of each dot of red (R), green (G), and blue (B) is 207 μm (gate line pitch) × 69 μm (drain line pitch), and one pixel is red (R). ), Green (G), and blue (B) are combined to form a 207 μm square. Therefore, if the drain line lead-out DTM is 1024 × 3 on one side, the lead-out line pitch is 6
It becomes 9 μm or less, which is less than the connection pitch limit of the currently available TCP packaging. In COG mounting, although depending on the material such as the anisotropic conductive film used, the pitch of the bumps BUMP (see FIG. 13) of the driving IC chip is about 70 μm and the crossing area with the underlying wiring is about 50 μm square. It can be said to be the minimum value currently available. Therefore, in this example, the drain driver ICs are arranged in a line on the two long sides facing each other of the liquid crystal panel, the drain lines are alternately drawn out on the two long sides, and the pitch of the drain line lead-out DTM is set to 69. × 2 μm Therefore, the bump BUMP (see FIG. 13) of the driving IC chip can be designed to have a pitch of about 100 μm and the area of intersection with the underlying wiring to be about 70 μm square, and the connection with the underlying wiring can be achieved with higher reliability. Since the gate line pitch is 207 μm, which is sufficiently large, the gate line lead-out GTM is led out on the short side on one side. However, when the resolution becomes higher, the gate line lead-out is pulled out on the two shorter sides facing each other like the drain line. It is also possible to draw the line GTM alternately.

【0048】ドレイン線あるいはゲート線を交互に引き
出す方式では、前述したように、引き出し線DTMある
いはGTMと駆動ICの出力側BUMPとの接続は容易
になるが、周辺回路基板を液晶パネルPNLの対向する
2長辺の外周部に配置する必要が生じ、このため外形寸
法が片側引き出しの場合よりも大きくなるという問題が
あった。特に、表示色数が増えると表示データのデータ
線数が増加し、情報処理装置の最外形が増加する。この
ため、本発明では、多層フレキシブル基板を使用するこ
とで従来の問題を解決する。また、XGAパネルとし
て、14インチ以上の画面サイズとなると、ドレイン線
引き出しDTMのピッチは、約100μm以上と大きく
なり、1個の長辺側にドレインドライバICをCOG実
装にて片側配置できる。この場合も、本発明の多層フレ
キシブル基板を使用できる。
In the system in which the drain lines or the gate lines are alternately drawn out, as described above, the connection between the lead lines DTM or GTM and the output side BUMP of the driving IC becomes easy, but the peripheral circuit board is opposed to the liquid crystal panel PNL. Therefore, there is a problem in that it is necessary to dispose them on the outer peripheral portion of the two long sides, and therefore the outer dimension becomes larger than in the case of one-sided drawing. In particular, as the number of display colors increases, the number of data lines of display data increases, and the outermost shape of the information processing device increases. Therefore, the present invention solves the conventional problems by using a multilayer flexible substrate. When the screen size of the XGA panel is 14 inches or more, the pitch of the drain line lead-out DTM is as large as about 100 μm or more, and the drain driver IC can be arranged on one long side by COG mounting on one side. Also in this case, the multilayer flexible substrate of the present invention can be used.

【0049】図7(a)は、本例で使用した多層フレキ
シブル基板の1断面図である。
FIG. 7A is a cross-sectional view of the multilayer flexible substrate used in this example.

【0050】3層以上の導体層、例えば、本例では、4
層の導体層L1〜4の部分FMLを液晶パネルPNLの
辺に並行して設け、この部分に周辺回路配線や電子部品
を搭載することで、データ線数が増加しても、基板外形
を保持したまま層数を増やすことで対応できる。各導体
層間の接続は、貫通孔VIA(図14参照)を通して電
気的に接続される。導体層L1〜4は、銅CU配線から
形成されるが、導体層L3のみは、銅CU上に金メッキ
AUを施している。したがって、出力端子TMと駆動I
Cへの入力端子配線Td(図13参照)との接続抵抗が
低減できる。各導体層間は、絶縁層としてポリイミドフ
ィルムBFI材からなる中間層を介在させ、粘着剤BI
Nにより各導体層を固着する。導体層は、出力端子TM
以外は、絶縁層で被覆されるが、多層配線部分FMLで
は、絶縁を確保するためソルダレジストSRSを最上及
び最下層に塗布した。
Three or more conductor layers, for example, four in this example.
By providing the part FML of the conductor layers L1 to 4 of the layers in parallel with the side of the liquid crystal panel PNL and mounting the peripheral circuit wiring and electronic parts in this part, the outer shape of the substrate is maintained even if the number of data lines increases. You can deal with this by increasing the number of layers. The connections between the conductor layers are electrically connected through the through holes VIA (see FIG. 14). The conductor layers L1 to L4 are formed of copper CU wiring, but only the conductor layer L3 is formed by plating the copper CU with gold AU. Therefore, the output terminal TM and the drive I
The connection resistance with the input terminal wiring Td (see FIG. 13) to C can be reduced. An intermediate layer made of a polyimide film BFI material is interposed as an insulating layer between the conductor layers to form an adhesive BI.
Each conductor layer is fixed by N. The conductor layer is the output terminal TM
Other than the above, it is covered with an insulating layer, but in the multilayer wiring portion FML, a solder resist SRS was applied to the uppermost and lowermost layers in order to ensure insulation.

【0051】多層フレキシブル基板の利点は、COG実
装する場合に必要な接続端子部分TMを含む導体層L3
が他の導体層と一体で構成でき、部品点数が減ることで
ある。
The advantage of the multilayer flexible substrate is that the conductor layer L3 including the connection terminal portion TM required for COG mounting is used.
Can be configured integrally with other conductor layers, and the number of parts can be reduced.

【0052】また、3層以上の導体層の部分FMLで構
成することで、変形が少なく硬い部分になるため、この
部分に位置決め用穴FHLを配置できる。また、多層フ
レキシブル基板の折り曲げ時にも、この部分で変形を生
じることなく、信頼性及び精度良い折り曲げができる。
更に、後で述べるが、ベタ状あるいはメッシュ状導体パ
ターンERHを表面層L1に配置でき、残りの2層以上
の導体層で、部品実装用や周辺配線用導体パターンの配
線を行なうことができる。
Further, by forming the portion FML of the conductor layer of three layers or more, since it becomes a hard portion with little deformation, the positioning hole FHL can be arranged in this portion. Further, even when the multilayer flexible substrate is bent, the bending can be performed with high reliability and accuracy without causing deformation in this portion.
Further, as will be described later, the solid or mesh-shaped conductor pattern ERH can be arranged on the surface layer L1, and the remaining two or more conductor layers can be used for wiring the component mounting and peripheral wiring conductor patterns.

【0053】更に、突出部分FSLは単層L3の導体層
である必要は無く、図7(b)に本発明の他の実施例と
して示すように、突出部分FSLを2層の導体層L2、
L3で構成することもできる。この構成は、駆動ICへ
の入力端子配線Tdのピッチが狭くなった場合に、端子
配線Td及び接続端子部分TMのパターンを千鳥状に複
数列の配線群にパターン形成し、異方性導電膜等で各々
を電気的に接続させ、導体層L3にある接続端子部分T
Mの引き出し時に、一方の列の配線群は貫通孔VIAを
介して他層の導体層L2に接続させる場合や、周辺配線
の一部を突出部分FSL内の導体層L2に配置する場合
に、2層の導体層L2、L3の構成は有効である。
Further, the protruding portion FSL does not have to be a conductor layer of a single layer L3, and as shown in FIG. 7 (b) as another embodiment of the present invention, the protruding portion FSL has two conductor layers L2,
It can also be configured with L3. In this configuration, when the pitch of the input terminal wiring Td to the drive IC becomes narrow, the patterns of the terminal wiring Td and the connection terminal portion TM are formed in a staggered pattern in a plurality of rows of wiring groups, and the anisotropic conductive film is formed. And the like are electrically connected to each other, and the connection terminal portion T on the conductor layer L3 is
When the wiring group of one column is connected to the conductor layer L2 of the other layer through the through hole VIA when M is drawn, or when a part of the peripheral wiring is arranged on the conductor layer L2 in the protruding portion FSL, The configuration of the two conductor layers L2 and L3 is effective.

【0054】このように、突出部分FSLを2層以下の
導体層で構成することで、ヒートツールでの熱圧着時
に、熱伝導が良く圧力を均一に加えることができ、接続
端子部分TMと端子配線Tdの電気的な信頼性を向上で
きる。また、多層フレキシブル基板の折り曲げ時にも、
接続端子部分TMに曲げ応力を与えることなく、精度良
い折り曲げができる。また、突出部分FSL部分が半透
明であるため、導体層のパターンが多層フレキシブル基
板の上面側からも観察できるため、接続状態等のパター
ン検査が上面側からもできるという利点もある。
As described above, by forming the protruding portion FSL with two or less conductor layers, good heat conduction can be achieved and pressure can be uniformly applied during thermocompression bonding with a heat tool, and the connection terminal portion TM and the terminal The electrical reliability of the wiring Td can be improved. Also, when bending a multilayer flexible board,
Accurate bending can be performed without applying bending stress to the connection terminal portion TM. In addition, since the protruding portion FSL is semitransparent, the pattern of the conductor layer can be observed from the upper surface side of the multilayer flexible substrate, so that there is an advantage that the pattern inspection such as the connection state can be performed from the upper surface side.

【0055】図8は、ゲートドライバを駆動するための
多層フレキシブル基板FPC1の上面図(a)と下面図
(b)及び多層フレキシブル基板上のA,B及びC部の
導体パターンの要部拡大図(c)、図9は、ドレインド
ライバを駆動するための多層フレキシブル基板FPC2
の上面図(a)と下面図(b)及び多層フレキシブル基
板上のA,B及びC部の導体パターンの要部拡大図
(c)、図10は、ドレインドライバを駆動するための
多層フレキシブル基板FPC3の上面図(a)と下面図
(b)及び多層フレキシブル基板上のA,B及びC部の
導体パターンの要部拡大図(c)を示す。
FIG. 8 is a top view (a) and a bottom view (b) of a multi-layer flexible substrate FPC1 for driving a gate driver and an enlarged view of a main part of a conductor pattern of A, B and C portions on the multi-layer flexible substrate. (C), FIG. 9 shows a multilayer flexible substrate FPC2 for driving a drain driver.
Top view (a) and bottom view (b), and an enlarged view (c) of a main part of a conductor pattern of portions A, B and C on the multilayer flexible substrate, and FIG. 10 is a multilayer flexible substrate for driving a drain driver. The top view (a) of FPC3 and a bottom view (b) and the principal part enlarged view (c) of the conductor pattern of A, B, and C part on a multilayer flexible substrate are shown.

【0056】フレキシブル基板上のアラインメントマー
クについて説明する。
The alignment mark on the flexible substrate will be described.

【0057】図8〜図10に示すフレキシブル基板FP
C1〜3において、接続端子部分TMの長さは、接続信
頼性確保のため、通常2mm程度に設計する。しかし、
フレキシブル基板FPC1〜3の長辺が170〜240
mmと長いため、僅かな長軸方向の回転を含む位置ずれ
により、入力端子配線Tdと接続端子部分TMとの位置
ずれが生じ、接続不良となる可能性がある。液晶パネル
PNLとフレキシブル基板FPC1〜3との位置合わせ
は、各基板の両端に開けた開口孔FHLを固定ピンに差
し込んだ後、入力端子配線Tdと接続端子部分TMを数
個所で合わせて行なうことができる。しかし、本例で
は、更に合わせ精度を向上させるため、アラインメント
マークを設けた。
Flexible substrate FP shown in FIGS.
In C1 to C3, the length of the connection terminal portion TM is usually designed to be about 2 mm in order to secure the connection reliability. But,
Flexible substrates FPC1 to 3 have long sides of 170 to 240
Since the length is as long as mm, the positional deviation between the input terminal wiring Td and the connection terminal portion TM may occur due to the positional deviation including a slight rotation in the major axis direction, resulting in a poor connection. The liquid crystal panel PNL and the flexible substrates FPC1 to FPC1 to 3 are aligned by inserting the opening holes FHL formed at both ends of each substrate into the fixing pins and then aligning the input terminal wiring Td and the connecting terminal portion TM at several places. You can However, in this example, the alignment mark is provided in order to further improve the alignment accuracy.

【0058】図37及び図38に示すが、ゲートドライ
バ駆動ICの入力としては、V1RからV1Lの計20
本あり、図8に示す接続端子部分TMの番号2〜21に
各々電気接続させる。端子TMのピッチPGは約600
μmである。アラインメントマークALMGは、各駆動
ICへの前記20本の端子TMの近傍に位置させ、入力
端子配線Tdパターンとの位置合わせ精度向上及び接続
後の検査を行なう。本例では、接続信頼性を向上させる
ため、20本の入力用端子TMと隣接した位置にダミー
線NC(端子番号1及び22)を設け、更に、ロの字の
アラインメントマークALMGは、前記ダミー線NCに
パターン接続してもうけ、対向する透明基板SUB1上
の四角の塗りつぶしパターンALG(図24参照)が丁
度ロの字内に納まる状態に位置合わせする。更に、本例
では、FPC1の両端側に、ドレインドライバ基板FP
C2、FPC3との接続を行なうためのジョイント用パ
ターンJN3及びJN4を設けたため、アラインメント
マークALMGは、最外配線のパターンJN4内の番号
1あるいはパターンJN3内の番号1にパターン接続し
ている。
As shown in FIGS. 37 and 38, the gate driver driving IC has a total of 20 inputs V1R to V1L.
There is a book, and the numbers 2 to 21 of the connection terminal portion TM shown in FIG. 8 are electrically connected. The pitch PG of the terminal TM is about 600
μm. The alignment mark ALMG is located in the vicinity of the 20 terminals TM to each driving IC, and the alignment accuracy with the input terminal wiring Td pattern is improved and the inspection after connection is performed. In this example, in order to improve the connection reliability, dummy lines NC (terminal numbers 1 and 22) are provided adjacent to the 20 input terminals TM, and the square-shaped alignment mark ALMG is the dummy. The pattern is connected to the line NC, and the square filled pattern ALG (see FIG. 24) on the opposing transparent substrate SUB1 is aligned so that it fits within the square shape. Further, in this example, the drain driver substrate FP is provided on both end sides of the FPC 1.
Since the joint patterns JN3 and JN4 for connecting to C2 and FPC3 are provided, the alignment mark ALMG is pattern-connected to the number 1 in the outermost wiring pattern JN4 or the number 1 in the pattern JN3.

【0059】図39ないし図43に示すが、ドレインド
ライバ駆動ICの入力としては、端子AVDD〜AVD
D間の計47本あり、図9及び図10に示す接続端子部
分TMの番号3〜49に電気接続させる。端子TMのピ
ッチPDは約370μmである。本例では、アラインメ
ントマークALMDは、前記47本の入力用端子TMと
隣接して、接続信頼性向上用のダミー線NC(端子番号
2及び50)を配置する。更にその外側には、液晶容量
Clcの対向電極であり、透明絶縁基板SUB2の内側
にある共通透明画素電極COM(図22参照)に電圧を
供給するため、図9及び図10に示す端子(番号1及び
51)が配置される。こうして、コモン電圧は、透明絶
縁基板SUB1上の配線Tdパターンを通して、導電性
ビーズやペーストから、透明絶縁基板SUB2側の共通
透明画素電極COMに供給される。
As shown in FIGS. 39 to 43, the terminals AVDD to AVD are used as inputs of the drain driver driving IC.
There are 47 lines in total between D, and they are electrically connected to the numbers 3 to 49 of the connection terminal portion TM shown in FIGS. 9 and 10. The pitch PD of the terminals TM is about 370 μm. In this example, the alignment mark ALMD has dummy lines NC (terminal numbers 2 and 50) for improving connection reliability arranged adjacent to the 47 input terminals TM. Further, on the outside thereof, there is a counter electrode of the liquid crystal capacitance Clc, and in order to supply a voltage to the common transparent pixel electrode COM (see FIG. 22) inside the transparent insulating substrate SUB2, the terminals (numbered in FIG. 9 and FIG. 1 and 51) are arranged. Thus, the common voltage is supplied from the conductive beads or paste to the common transparent pixel electrode COM on the transparent insulating substrate SUB2 side through the wiring Td pattern on the transparent insulating substrate SUB1.

【0060】アラインメントマークALMDは、この電
極COMに電気的につながる端子(番号1及び51)に
パターン接続してもうけ、透明基板SUB1上の四角の
塗りつぶしパターンALD(図4参照)と合わせる。更
に、本例では、図9及び図10のFPC2及びFPC3
の上端部にて、ゲートドライバ基板FPC1との接続を
行なうためのジョイント用パターンJN3及びJN4を
設けている。さらに、FPC2及びFPC3の下端部
は、電源回路及びコントローラ回路用の多層プリント基
板上に、接続を行なうためのジョイント用配線パターン
JN1及びJN2を設け、更にアラインメントマークA
LMCを最外配線にパターン接続する。
The alignment mark ALMD is provided by pattern-connecting to terminals (numbers 1 and 51) electrically connected to the electrode COM, and is aligned with a square filled pattern ALD (see FIG. 4) on the transparent substrate SUB1. Further, in this example, the FPC2 and FPC3 shown in FIGS.
Joint patterns JN3 and JN4 for connecting to the gate driver substrate FPC1 are provided at the upper end of the. Further, the lower end portions of the FPC2 and FPC3 are provided with joint wiring patterns JN1 and JN2 for connection on the multilayer printed circuit board for the power supply circuit and the controller circuit, and further the alignment mark A
Pattern-connect the LMC to the outermost wiring.

【0061】次に、2層以下の導体層部分FSLの形状
につき説明する。
Next, the shape of the conductor layer portion FSL of two layers or less will be described.

【0062】単層あるいは2層の導体配線からなる部分
FSLの突出長さは、本例では折り曲げ部BNT(図7
参照)を設けたため、約4.5mmとした。但し、折り
曲げない構造では、部分FSLを更に短くできる。
In this example, the protruding length of the portion FSL formed of a single-layer or two-layer conductor wiring is the bent portion BNT (see FIG. 7).
(Refer to FIG. 4), it is set to about 4.5 mm. However, in the structure without bending, the portion FSL can be further shortened.

【0063】部分FSLの突出形状は、駆動IC毎に分
離した凸状の形状とした。したがって、ヒートツールで
の熱圧着時にフレキシブル基板が長軸方向に熱膨張し
て、端子TMのピッチPG及びPDが変化し、接続端子
Tdとの剥がれや接続不良が生じる現象を防止できる。
すなわち、駆動IC毎に分離した凸状の形状とすること
で、端子TMのピッチPG及びPDずれを最大でも駆動
IC毎の周期の長さに対応する熱膨張量とすることがで
きる。本例では、フレキシブル基板の長軸方向で8分割
に分離した凸状の形状とすることにしており、この熱膨
張量を約1/8に減少させることができ、端子TMへの
応力緩和にも寄与し、熱に対する液晶モジュールMDL
の信頼性を向上できる。
The protruding shape of the portion FSL is a convex shape separated for each drive IC. Therefore, it is possible to prevent a phenomenon in which the flexible substrate thermally expands in the major axis direction during thermocompression bonding with a heat tool, the pitches PG and PD of the terminals TM change, and peeling or connection failure from the connection terminals Td occurs.
That is, by forming a convex shape that is separated for each drive IC, the pitch PG and PD shifts of the terminals TM can be set to the amount of thermal expansion corresponding to the cycle length of each drive IC at the maximum. In this example, the flexible substrate has a convex shape that is divided into eight sections in the major axis direction, and this thermal expansion amount can be reduced to about 1/8, and the stress on the terminal TM can be relaxed. Also contributes to the liquid crystal module MDL against heat
The reliability of can be improved.

【0064】以上のように、アラインメントマークAL
MG及びALMDを設け、部分FSLの突出形状を駆動
IC毎に分離した凸状とすることで、接続配線数や表示
データのデータ本数が増加しても精度良く、接続信頼性
を確保しながら、周辺駆動回路を縮小できる。
As described above, the alignment mark AL
By providing MG and ALMD and making the projecting shape of the partial FSL to be a convex shape separated for each drive IC, even if the number of connecting wires and the number of display data increases, the accuracy is high and the connection reliability is ensured. The peripheral drive circuit can be reduced.

【0065】次に、3層以上の導体層部分FMLについ
て説明する。
Next, the conductor layer portion FML having three or more layers will be described.

【0066】FPC1〜3の導体層部分FMLには、チ
ップコンデンサCHG、CHDが実装される。すなわ
ち、ゲート側基板FPC1では、図37及び図38に示
すが、グランド電位Vss(0ボルト)と電源Vdg
(10ボルト)の間あるいは、電源Vsg(5ボルト)
と電源Vdgの間にC41〜C50の合計10個をハン
ダ付けする。更に、ドレイン側基板FPC2及びFPC
3では、図39ないし図43に示すが、グランド電位V
ssと電源Vdd(5ボルト)の間あるいは、グランド
電位Vssと電源Vdp(2.5ボルト)の間にC21
〜C30の合計10個をFPC2基板上に、C31〜C
40の合計10個をFPC3基板上にハンダ付けする。
これらのコンデンサCHG、CHDは、電源ラインに重
畳するノイズを低減するためのものである。なお、ハン
ダ付けの精度を上げるため、基板FPC1〜3に設けた
小孔FALを利用して、チップコンデンサを基板上に自
動で搭載可能としている。
Chip capacitors CHG and CHD are mounted on the conductor layer portions FML of the FPCs 1 to 3. That is, in the gate-side substrate FPC1, as shown in FIGS. 37 and 38, the ground potential Vss (0 volt) and the power supply Vdg.
Between (10V) or power supply Vsg (5V)
A total of 10 pieces of C41 to C50 are soldered between this and the power supply Vdg. Further, the drain side substrate FPC2 and FPC
3 shows the ground potential V as shown in FIGS.
C21 between ss and the power supply Vdd (5 volts) or between the ground potential Vss and the power supply Vdd (2.5 volts).
~ C30 in total on the FPC2 board, C31 ~ C
A total of 10 of 40 are soldered on the FPC3 substrate.
These capacitors CHG and CHD are for reducing noise superimposed on the power supply line. In order to improve the accuracy of soldering, the chip capacitors can be automatically mounted on the board by using the small holes FAL provided in the boards FPC1 to FPC3.

【0067】本例では、これらのチップコンデンサを片
側の表面導体層L1のみにハンダ付けし、折り曲げ後に
シールドケースSHD側に全て位置するようにし、更
に、シールドケースSHDの開口部SHLと平面的に共
通位置になるように設計した。したがって、液晶モジュ
ールMDLの厚みを一定に保ちながら、電源ノイズの平
滑化用コンデンサを基板FPC1〜3に搭載可能となっ
た。
In this example, these chip capacitors are soldered only on the surface conductor layer L1 on one side so that they are all located on the shield case SHD side after bending, and further, in a plane with the opening SHL of the shield case SHD. Designed to be in common position. Therefore, the capacitors for smoothing the power supply noise can be mounted on the substrates FPC1 to 3 while keeping the thickness of the liquid crystal module MDL constant.

【0068】次に、情報処理装置から発生する高周波ノ
イズの低減方法につき説明する。
Next, a method of reducing high frequency noise generated from the information processing apparatus will be described.

【0069】金属シールドケースSHD側は、液晶モジ
ュールMDLの表面側であり、情報処理機器の正面側で
あるため、この面からのEMI(エレクトロ マグネテ
ィック インタフィアレンス)ノイズの発生は、外部機
器に対する使用環境に大きな問題を生じる。
The metal shield case SHD side is the front side of the liquid crystal module MDL and the front side of the information processing equipment. Therefore, the generation of EMI (electro magnetic interference) noise from this side is not used for external equipment. It causes a big problem in the environment.

【0070】このため、本例では、導体層部分FMLの
表面層L1は、可能な限り直流電源のベタ状あるいはメ
ッシュ状パターンERHで被覆している。図14(a)
は、図8のD部分にあるFML部分のパターン構成を示
す平面図である。メッシュMESHは、表面導体層L1
に開けた300μm径程度の多数の穴からなり、このメ
ッシュ状パターンERHは、貫通穴VIA及びコンデン
サ部品CHD、CHGの部分は除いて、ほぼ全面を被覆
する。
Therefore, in this example, the surface layer L1 of the conductor layer portion FML is covered with the solid or mesh pattern ERH of the DC power source as much as possible. FIG. 14 (a)
FIG. 9 is a plan view showing a pattern configuration of an FML portion in portion D of FIG. 8. The mesh MESH has a surface conductor layer L1.
The mesh-shaped pattern ERH covers almost the entire surface except for the through-hole VIA and the capacitor parts CHD and CHG.

【0071】更に、パターンERHがソルダレジストS
RSから露出したパターンFGPをゲート側基板FPC
1には2個所、ドレイン側基板FPC2及びFPC3に
は各々4個所に配置し、シールドケースSHDのFGF
グランドとハンダ付けを行ない、EMIノイズを低減し
ている。すなわち、本例のように、回路基板が複数に分
割されている場合、直流的には駆動回路基板のうち少な
くとも1箇所がフレームグランドに接続されていれば、
電気的な問題は起きないが、高周波領域ではその箇所が
少ないと、各駆動回路基板の特性インピーダンスの違い
等により電気信号の反射、グランド配線の電位が振られ
る等が原因で、EMIを引き起こす不要な輻射電波の発
生ポテンシャルが高くなる。特に、薄膜トランジスタを
用いたアクティブ・マトリクス方式のモジュールMDL
では、高速のクロックを用いるので、EMI対策が難し
い。これを防止するために、複数に分割された各回路基
板毎に少なくとも1箇所でグランド配線(交流接地電
位)をインピーダンスが十分に低い共通のフレーム(す
なわち、シールドケースSHD)に接続する。これによ
り、高周波領域におけるグランド配線が強化されるの
で、全体で1箇所だけシールドケースSHDに接続した
場合と比較すると、本実施例の10箇所の場合は輻射の
電界強度で大幅に改善が見られた。
Further, the pattern ERH is the solder resist S.
The pattern FGP exposed from RS is applied to the gate side substrate FPC
1 in the shield case SHD and 4 in the drain side substrates FPC2 and FPC3 respectively.
EMI noise is reduced by soldering to the ground. That is, when the circuit board is divided into a plurality as in this example, if at least one of the drive circuit boards is connected to the frame ground in terms of direct current,
Although no electrical problems occur, if there are few places in the high frequency region, there is no need to cause EMI due to reflection of electrical signals or fluctuation of the ground wiring potential due to differences in the characteristic impedance of each drive circuit board. The generation potential of various radiated radio waves becomes high. In particular, an active matrix type module MDL using thin film transistors
Then, since a high-speed clock is used, it is difficult to take measures against EMI. In order to prevent this, the ground wiring (AC ground potential) is connected to a common frame having a sufficiently low impedance (that is, the shield case SHD) at at least one location for each of the plurality of divided circuit boards. As a result, the ground wiring in the high frequency region is reinforced, so that in comparison with the case where only one place is connected to the shield case SHD as a whole, there is a significant improvement in the electric field intensity of radiation in the case of 10 places of this embodiment. It was

【0072】《インターフェイス回路基板PCB》コン
トローラ部及び電源部の機能を有するインターフェイス
回路基板PCBの下面図を図11(a)に、搭載したハ
イブリッド集積回路HIの横側面図、前側面図を図11
(b)に、インターフェイス回路基板PCBの上面図を
図11(c)に示す。
<< Interface Circuit Board PCB >> FIG. 11A is a bottom view of the interface circuit board PCB having the functions of the controller section and the power supply section, and FIG. 11 is a side view and a front side view of the mounted hybrid integrated circuit HI.
A top view of the interface circuit board PCB is shown in FIG. 11 (c).

【0073】本例では、基板PCBはガラスエポキシ材
からなる8層の多層プリント基板を採用した。多層フレ
キシブル基板も使用可能であるが、この部分は折り曲げ
構造を採用しなかったため、価格が相対的に安い多層プ
リント基板とした。
In this example, the substrate PCB is a multilayer printed circuit board having eight layers made of a glass epoxy material. A multilayer flexible printed circuit board can also be used, but since a bent structure was not adopted in this portion, a multilayer printed circuit board having a relatively low price was used.

【0074】電子部品は全て情報処理装置から見て裏面
側である基板PCBの下面側に搭載する。表示制御装置
用として、2個の集積回路素子TCONを基板の左右に
配置している。インターフェイスコネクタCTは、基板
のほぼ中央に位置し、更に複数の抵抗やコンデンサが搭
載されている。輝度調整ボリュームVRの回転部は、前
述したように、基板PCBの穴PVLと平面的に同一位
置にあるシールドケースSHDの穴CVLを通して外部
から調整可能としている。
All the electronic components are mounted on the lower surface side of the substrate PCB which is the rear surface side as viewed from the information processing apparatus. For the display control device, two integrated circuit elements TCON are arranged on the left and right sides of the substrate. The interface connector CT is located almost in the center of the board and further has a plurality of resistors and capacitors mounted thereon. As described above, the rotating portion of the brightness adjusting volume VR can be externally adjusted through the hole CVL of the shield case SHD that is located at the same plane position as the hole PVL of the substrate PCB.

【0075】2個の集積回路素子TCONを使用してい
る理由は、PCB基板外形を小さくするためと、消費電
力を分散させるためと、液晶パネルPNLの2長辺部分
に一列に並んだドレインドライバICへ信号を効率良く
供給するためである。《表示制御集積回路素子TCON
の分割》の項で、TCON分割法につき更に詳述する。
The reason why the two integrated circuit elements TCON are used is to reduce the outer size of the PCB board, to disperse the power consumption, and to arrange the drain drivers arranged in a line on the two long sides of the liquid crystal panel PNL. This is to efficiently supply signals to the IC. << Display control integrated circuit device TCON
Subdivision >> of the TCON division method will be described in more detail.

【0076】また、本例では、基板PCBが液晶パネル
PNLの封入口EPX(図6参照)側の外周部に配置さ
れるため、基板PCBの中央付近部に凹部PCNを配置
することで、封入口EPXの突出個所に基板PCBが接
触しないようにできる。したがって、従来に比べ、基板
PCBを液晶パネルPNLに更に約1mm接近させるこ
とができ、モジュールMDL外形のコンパクト化に有利
となった。同様に、封入口EPXが、液晶パネルPNL
の中央になく、コーナー部やコーナー部寄りに位置して
いる場合も、封入口EPXの突出個所を避けるように、
凹部PCNを配置することができる。
Further, in this example, since the substrate PCB is arranged on the outer peripheral portion of the liquid crystal panel PNL on the side of the sealing port EPX (see FIG. 6), the concave portion PCN is arranged in the vicinity of the center of the substrate PCB to seal the substrate. It is possible to prevent the substrate PCB from coming into contact with the protruding portion of the entrance EPX. Therefore, the substrate PCB can be brought closer to the liquid crystal panel PNL by about 1 mm as compared with the conventional case, which is advantageous for making the outer shape of the module MDL compact. Similarly, the sealing port EPX is the liquid crystal panel PNL.
Even if it is not in the center of the center and is located at the corner or near the corner, avoid the protruding part of the filling port EPX.
The recess PCN can be arranged.

【0077】また、ハイブリッド集積回路HIは、回路
の一部をハイブリッド集積化し、小さな回路基板の上面
および下面に主に供給電源形成用の複数個の集積回路や
電子部品が実装されて構成され、インターフェイス回路
基板PCB上に1個実装されている。図に示すように、
ハイブリッド集積回路HIのリードを長く形成し、回路
基板PCBとハイブリッド集積回路HIとの間の回路基
板PCB上にもTCON等を含む電子部品EPが複数個
実装されている。なお、部品実装の自動化のために基板
PCBに4個の孔CALを設けている。
In the hybrid integrated circuit HI, a part of the circuit is hybrid-integrated, and a plurality of integrated circuits and electronic parts for forming power supply are mounted on the upper and lower surfaces of a small circuit board. One is mounted on the interface circuit board PCB. As shown in the figure,
The leads of the hybrid integrated circuit HI are formed long, and a plurality of electronic components EP including TCON and the like are also mounted on the circuit board PCB between the circuit board PCB and the hybrid integrated circuit HI. It should be noted that four holes CAL are provided in the substrate PCB for the automation of component mounting.

【0078】また、ドレインドライバ基板FPC2及び
FPC3とインターフェイス回路基板PCBとの電気接
続は、本例では、異方性導電膜ACF1を使用しいる。
Further, in this example, the anisotropic conductive film ACF1 is used for the electrical connection between the drain driver substrates FPC2 and FPC3 and the interface circuit substrate PCB.

【0079】図12(a)は、多層フレキシブル基板F
PC2を多層プリント基板PCB上に異方性導電膜AC
F1で電気接続した状態を示す斜視図である。
FIG. 12A shows a multilayer flexible substrate F.
PC2 is an anisotropic conductive film AC on the multilayer printed circuit board PCB.
It is a perspective view which shows the state electrically connected by F1.

【0080】基板PCBの接続個所JN1及びJN2上
に異方性導電膜ACFを貼り付け、基板FPC2及びF
PC3の穴FHLを治具の位置決めピンに仮固定し、開
口穴CJHとFPC3の穴FJHとを合わせて粗い合わ
せを行なう。合わせ精度向上のため、基板PCB側に
は、四角の塗りつぶしパターンALCを配置している。
このパターンALCをFPC2及びFPC3側のロの字
状の合わせパターンALMCに納まる状態に位置を調整
しながら、ヒートツールでフレキシブル基板を仮熱圧着
する。更に位置ずれがないことを確認後、本熱圧着し、
基板FPC2及びFPC3を基板PCBに固定する。
An anisotropic conductive film ACF is attached on the connection points JN1 and JN2 of the substrate PCB to form the substrates FPC2 and F2.
The hole FHL of the PC3 is temporarily fixed to the positioning pin of the jig, and the opening hole CJH and the hole FJH of the FPC3 are aligned to perform rough alignment. In order to improve the alignment accuracy, a square filled pattern ALC is arranged on the substrate PCB side.
While adjusting the position of this pattern ALC so that it fits in the square-shaped alignment pattern ALMC on the FPC2 and FPC3 side, the flexible board is provisionally thermocompression bonded by a heat tool. After confirming that there is no misalignment, main thermocompression bonding,
The boards FPC2 and FPC3 are fixed to the board PCB.

【0081】異方性導電膜ACFを使用した理由は、基
板PCB幅が約20mmとの外形上の制約があったた
め、接続個所JN1及びJN2の幅は約15mmと狭く
なり、この領域内に信号線や電源ラインを約44本(図
39、図42のI/F4、I/F5参照)配線する必要
が有り、配線間ピッチは約340μmと小さくなった。
したがって、従来のハンダ付けでは信頼性の良い電気接
続が難しくなった。したがって、本手段により、画素数
や表示色数が増えて配線間ピッチが狭くなっても、イン
ターフェイス基板と信頼性良く電気接続できる。
The reason why the anisotropic conductive film ACF is used is that the width of the connection parts JN1 and JN2 is narrowed to about 15 mm due to the limitation on the outer shape of the substrate PCB, which is about 20 mm. It is necessary to wire about 44 lines or power supply lines (see I / F4 and I / F5 in FIGS. 39 and 42), and the wiring pitch is reduced to about 340 μm.
Therefore, it has been difficult to achieve reliable electrical connection by conventional soldering. Therefore, with this means, even if the number of pixels and the number of display colors increase and the pitch between the wirings becomes narrow, the electrical connection with the interface substrate can be made with high reliability.

【0082】基板PCBの上面は、情報処理装置から見
て表面側であり、EMIノイズが最も輻射されるポテン
シャルが高い方向である。このため、本例では、図11
(c)に示すように、多層の表面導体層をほぼ全面にグ
ランドのベタ状あるいは、メッシュ状パターンERHで
被覆している。図14(b)は、パターンERHの拡大
した正面図である。ソルダレジストSRSの下に銅導体
のメッシュ状パターンERHが貫通穴VIA部分を除い
て全面被覆形成されている。このパターンERHは、基
板PCBの下面のパターンFGPとシールドケースSH
DのFGNグランドとをハンダ付けすることで、EMI
ノイズ輻射を減少させることができる。
The upper surface of the substrate PCB is the surface side as viewed from the information processing device, and the direction in which the EMI noise is most radiated is the highest potential. Therefore, in this example, as shown in FIG.
As shown in (c), a multi-layered surface conductor layer is almost entirely covered with a ground solid or mesh pattern ERH. FIG. 14B is an enlarged front view of the pattern ERH. Under the solder resist SRS, a copper conductor mesh pattern ERH is formed over the entire surface except the through hole VIA portion. This pattern ERH is a pattern FGP and a shield case SH on the lower surface of the substrate PCB.
EMI by soldering with FGN ground of D
Noise radiation can be reduced.

【0083】前述したように、フレキシブル基板FPC
1〜3も、基板の表面導体層はパターンERHで被覆さ
れており、液晶パネルPNLの4辺の外周部は、全て直
流電位で固定され、効果的に基板内側からのEMIノイ
ズ輻射を減少させることができる。
As described above, the flexible substrate FPC
In Nos. 1 to 3 as well, the surface conductor layer of the substrate is covered with the pattern ERH, and the outer peripheral portions of the four sides of the liquid crystal panel PNL are all fixed at the DC potential, effectively reducing the EMI noise radiation from the inside of the substrate. be able to.

【0084】《駆動回路基板付き液晶表示素子ASB》
図16は、駆動回路基板付き液晶表示素子ASBの上面
図である。
<< Liquid Crystal Display Element ASB with Driving Circuit Board >>
FIG. 16 is a top view of the liquid crystal display element ASB with a drive circuit board.

【0085】透明絶縁基板SUB1のパターン形成面と
は反対側の面に、フレキシブル基板FPC1〜3を折り
曲げて接着している。有効画素エリアARの僅か(約1
mm)外側に偏光板POL1があり、そこから、約1〜
2mm離れて基板FPC2、FPC3のFMLの端部が
位置する。透明絶縁基板SUB1の端からFPC1〜3
の折れ曲り部の突出の先端までの距離は、僅か約1mm
と小さく、コンパクト実装が可能となる。したがって、
本例では、有効画素エリアARから基板FPC1〜3の
折れ曲り部の突出の先端までの距離はドレイン側約10
mm、ゲート側約12mmとなった。
Flexible substrates FPC1 to FPC3 are bent and adhered to the surface of the transparent insulating substrate SUB1 opposite to the surface on which the pattern is formed. Only a small effective pixel area AR (about 1
mm) There is a polarizing plate POL1 on the outside, and from there, about 1
The ends of the FMLs of the substrates FPC2 and FPC3 are located 2 mm apart. FPC1 to 3 from the end of the transparent insulating substrate SUB1
The distance to the tip of the bent part of the projection is only about 1 mm
And small and compact mounting is possible. Therefore,
In this example, the distance from the effective pixel area AR to the tip of the protrusion of the bent portion of the substrates FPC1 to FPC3 is about 10 on the drain side.
mm, about 12 mm on the gate side.

【0086】次に、フレキシブル基板折り曲げ実装方法
につき説明する。
Next, a method of bending and mounting a flexible substrate will be described.

【0087】図12(b)は、多層フレキシブル基板の
折り曲げ実装方法を示す斜視図である。ドレインドライ
バ基板FPC2、FPC3とゲートドライバ基板FPC
1の接続は、ジョイナーとしてフレキシブル基板を使用
し、必要ならば、この部分で折りたたんで折り曲げ実装
することも可能である。しかし、本例では、部品点数を
減らすためと折り曲げ実装を簡単に行なうため、透明絶
縁基板SUB1上に基板間の電気的接続パターンJN3
及びJN4を形成している。
FIG. 12B is a perspective view showing a method of bending and mounting a multilayer flexible substrate. Drain driver board FPC2, FPC3 and gate driver board FPC
The connection of 1 uses a flexible substrate as a joiner, and can be folded and mounted at this portion if necessary. However, in this example, in order to reduce the number of parts and to perform the bending mounting easily, the electrical connection pattern JN3 between the substrates is formed on the transparent insulating substrate SUB1.
And JN4.

【0088】まず、フレキシブル基板FPC1〜3と液
晶パネルPNLの粗い位置合わせとして、治具に液晶パ
ネルPNLを所定位置に固定し、治具の固定ピンに穴F
HLを差し込んで基板FPC1〜3を仮固定する。液晶
パネルPNL上には、異方性導電膜ACF2が貼ってあ
り、前述したアライントマークで更に正確に位置合わせ
ながら、ヒートツールにて仮熱圧着し、再度位置ずれの
無いことを確認後、本熱圧着し、フレキシブル基板FP
C1〜3を液晶パネルPNL上に固定する。
First, as a rough alignment between the flexible substrates FPC1 to FPC3 and the liquid crystal panel PNL, the liquid crystal panel PNL is fixed to a jig at a predetermined position, and the fixing pin of the jig has a hole F.
HL is inserted to temporarily fix the boards FPC1 to 3. An anisotropic conductive film ACF2 is attached on the liquid crystal panel PNL, and while more accurately aligning with the alignment mark described above, temporary thermocompression bonding with a heat tool is performed, and after confirming that there is no misalignment, Main thermocompression bonding, flexible substrate FP
C1-3 are fixed on the liquid crystal panel PNL.

【0089】次に、フレキシブル基板の導体層部分FM
Lの部品実装が全く無い面に両面テープを貼り、治具を
使用して、導体層部分BNTにて折り曲げる。
Next, the conductor layer portion FM of the flexible substrate
A double-sided tape is attached to the surface of L which is not mounted at all, and is bent at the conductor layer portion BNT using a jig.

【0090】図15は使用した両面テープBAT1〜3
を示す。幅3mmであり、長さ160〜240mmと細
長い形状であるが、接着性が確保できれば良く、短い形
状のものを数個所で貼付けても良い。また、両面テープ
BAT1〜3は、透明絶縁基板SUB1側に予め貼って
いても良い。
FIG. 15 shows the double-sided tape BAT1 to BAT3 used.
Indicates. The width is 3 mm and the length is 160 to 240 mm, which is an elongated shape, but it is sufficient if adhesiveness can be secured, and a short shape may be attached at several places. The double-sided tapes BAT1 to BAT3 may be attached in advance on the transparent insulating substrate SUB1 side.

【0091】以上のように、治具を使用して、多層フレ
キシブル基板を精度良く折り曲げ、透明絶縁基板SUB
1の表面に接着できる。
As described above, the transparent flexible substrate SUB is formed by accurately bending the multilayer flexible substrate using the jig.
Can be bonded to the surface of 1.

【0092】《電気的接続パターンJN3及びJN4》
電気的接続パターンJN3及びJN4を配置すること
で、部品点数を減らし、折り曲げ実装を簡単に行なうこ
とができる。
<< Electrical Connection Patterns JN3 and JN4 >>
By arranging the electrical connection patterns JN3 and JN4, it is possible to reduce the number of parts and easily perform bending mounting.

【0093】電気的接続パターンJN3及びJN4は、
液晶パネルPNLの画素パターン形成と同時に形成され
る。本例では、パターンJN3は4本配線(図37参
照)からなり、基板SUB1の額縁周辺から内部に向か
って、Vdg(10ボルト)、Vsg(5ボルト)、C
L3(ゲート走査用クロック)、Vss(グランド)
と、おおよそ次第に電圧が小さくなるように配線した。
なお、CL3(図31参照)は、周期が1水平期間の約
20μsec(約500kHz)で、5〜10ボルトの
間でレベル変化する低周波のクロックパルスである。パ
ターンJN4も4本配線(図38参照)からなり、額縁
周辺から内部に向かって、Vee(−17ボルト)、V
eg(ゲートオフ電圧)、FLM(フレーム開始指示信
号)、Vss(グランド)とおおよそ次第に絶対電圧値
が小さくなるように配線した。Veg(図26参照)
は、2水平期間周期(約250kHz)で、−17〜−
11ボルトの間でレベル変化する低周波クロックパルス
である。FLM(図31参照)は、60Hz周期で、5
〜10ボルトの間でレベル変化する低周波パルスであ
る。したがって、これらの交流信号は、EMIノイズと
しては、低周波のため問題とならない。また、合計8本
の電源及び信号線は、ゲートドライバ基板FPC1内の
多層配線内で交叉して、ゲート駆動ICの入力端子に供
給する。したがって、ゲート駆動ICの入力端子の順序
の制約を受けることがなく、基板SUB1上の各配線の
平均直流電圧を額縁周辺から内部に向かって、おおよそ
単調に変化するように配置することができ、高湿度環境
下での配線パターン間のマイグレイションの防止や配線
間の電磁気的干渉を低減できる。配線幅については、流
れる電流容量を考慮し、Vss電源ラインは太くした。
また、配線間隔は、本例では、ほぼ等しくしたが、配線
間の電圧差が大きい場合は、広くすることもできる。
The electrical connection patterns JN3 and JN4 are
It is formed at the same time when the pixel pattern of the liquid crystal panel PNL is formed. In this example, the pattern JN3 is composed of four wires (see FIG. 37), and Vdg (10 volts), Vsg (5 volts), C from the periphery of the frame of the substrate SUB1 toward the inside.
L3 (clock for gate scanning), Vss (ground)
Then, the wiring was made so that the voltage gradually decreased.
CL3 (see FIG. 31) is a low-frequency clock pulse having a cycle of about 20 μsec (about 500 kHz) in one horizontal period and changing its level between 5 and 10 volts. The pattern JN4 is also composed of four wires (see FIG. 38), and Vee (−17 volt) and V from the periphery of the frame toward the inside.
Wiring was performed so that the absolute voltage values gradually decreased such as eg (gate-off voltage), FLM (frame start instruction signal), and Vss (ground). Veg (see Figure 26)
Is in a period of 2 horizontal periods (about 250 kHz), -17 to-
It is a low frequency clock pulse whose level changes between 11 volts. The FLM (see FIG. 31) has a frequency of 60 Hz and is 5
It is a low-frequency pulse whose level changes between -10 volts. Therefore, these AC signals are not a problem as EMI noise because they have a low frequency. Further, a total of eight power supplies and signal lines intersect in the multilayer wiring in the gate driver substrate FPC1 and are supplied to the input terminals of the gate drive IC. Therefore, the average DC voltage of each wiring on the substrate SUB1 can be arranged so as to change approximately monotonically from the periphery of the frame toward the inside without being restricted by the order of the input terminals of the gate drive IC. It is possible to prevent migration between wiring patterns and reduce electromagnetic interference between wirings in a high humidity environment. Regarding the wiring width, the Vss power supply line is thick in consideration of the flowing current capacity.
In addition, although the wiring interval is set to be substantially equal in this example, it can be widened when the voltage difference between the wirings is large.

【0094】以上の構成で、ゲートドライバ駆動に必要
な計8個の信号は、ドレインドライバ基板FPC2のJ
N3部1〜4端子(図9参照)及び基板FPC3のJN
4部1〜4端子(図10参照)を通して、ゲートドライ
バ基板FPC1のJN3及びJN4の1〜4端子(図8
参照)に伝達される。
With the above configuration, a total of eight signals necessary for driving the gate driver are J signals of the drain driver substrate FPC2.
N3 part 1 to 4 terminals (see FIG. 9) and board FPC3 JN
Through the parts 1 to 4 terminals (see FIG. 10), the gate driver substrate FPC1 has JN3 and JN4 terminals 1 to 4 (see FIG. 8).
(See).

【0095】《ゴムクッションGC》図17は、ゴムク
ッションGC1、GC2の上面図を示す図であり、斜め
上方からみたときの斜視図は図1に示す。図20(a)
は、図2に示す液晶モジュールMDLのA−A切断線に
おける断面図を示す。
<< Rubber Cushion GC >> FIG. 17 is a view showing a top view of the rubber cushions GC1 and GC2, and FIG. 1 is a perspective view seen from diagonally above. Figure 20 (a)
Shows a cross-sectional view taken along the line AA of the liquid crystal module MDL shown in FIG. 2.

【0096】ゴムクッションGC1は、図20に示すよ
うに、表示パネルPNLの基板SUB1の額縁周辺上の
フレキシブル基板FPCと下側ケースMCAとの間に介
在される。これにより、2層以下の導体層部分FSLに
圧力を加え固定し、基板SUB1の配線パターンとの接
続信頼性の向上を行なう。また、駆動ICが下側ケース
MCAに接触して機械的破損を生じることを防止してい
る。
As shown in FIG. 20, the rubber cushion GC1 is interposed between the flexible substrate FPC on the periphery of the frame of the substrate SUB1 of the display panel PNL and the lower case MCA. As a result, pressure is applied and fixed to the conductor layer portion FSL of two layers or less, and the connection reliability with the wiring pattern of the substrate SUB1 is improved. Further, the drive IC is prevented from coming into contact with the lower case MCA and causing mechanical damage.

【0097】ゴムクッションGC2は、表示パネルPN
Lの基板SUB2と導光板GLB上の反射シートLSと
の間に介在される。ゴムクッションGC2の弾性を利用
して、シールドケースSHDを装置内部方向に押し込む
ことにより固定用フックHKが固定用突起HPにひっか
かり、また、固定用爪NLが折り曲げられ、固定用凹部
NRに挿入されて、各固定用部材がストッパとして機能
し、シールドケースSHDと下側ケースMCAとが固定
され、モジュール全体が一体となってしっかりと保持さ
れ、他の固定用部材が不要である。従って、組立が容易
で製造コストを低減できる。また、機械的強度が大き
く、耐振動衝撃性が高く、装置の信頼性を向上できる。
なお、ゴムクッションGC1、GC2には、片側に粘着
材が付いており、フレキシブル基板FPC及び基板SU
B2の所定個所に貼られる。
The rubber cushion GC2 is a display panel PN.
It is interposed between the L substrate SUB2 and the reflection sheet LS on the light guide plate GLB. By using the elasticity of the rubber cushion GC2 to push the shield case SHD toward the inside of the device, the fixing hook HK is caught by the fixing protrusion HP, and the fixing claw NL is bent and inserted into the fixing recess NR. Then, each fixing member functions as a stopper, the shield case SHD and the lower case MCA are fixed, and the entire module is integrally and firmly held, and other fixing members are unnecessary. Therefore, the assembly is easy and the manufacturing cost can be reduced. Further, the mechanical strength is high, the vibration and shock resistance is high, and the reliability of the device can be improved.
The rubber cushions GC1 and GC2 are provided with an adhesive material on one side, so that the flexible substrates FPC and SU
It is affixed to a predetermined place on B2.

【0098】《バックライトBL》図18は蛍光管LP
を組み込む前のサイドライト方式バックライトBLで、
反射シートLS、拡散シートSRS、プリズムシートP
RS、導光板GLB及び反射シートRFSの組立ての上
面図、及びA−A切断線における断面図である。
<< Backlight BL >> FIG. 18 shows a fluorescent tube LP
Sidelight type backlight BL before incorporating
Reflection sheet LS, diffusion sheet SRS, prism sheet P
It is a top view of the assembly of RS, the light guide plate GLB, and the reflection sheet RFS, and sectional drawing in the AA cutting line.

【0099】表示パネルPNLを背面から照らすサイド
ライト方式バックライトBLは、1本の冷陰極蛍光管L
P、蛍光管LPのランプケーブルLPC、蛍光管LPお
よびランプケーブルLPCを保持するゴムブッシュG
B、導光板GLB、導光板GLBの上面全面に接して配
置された拡散シートSPS、導光板GLBの下面全面に
配置された反射シートRFS、拡散シートSPSの上面
全面に接して配置されたプリズムシートPRSから構成
される。
The side-light type backlight BL for illuminating the display panel PNL from the back is one cold cathode fluorescent tube L.
P, fluorescent tube LP lamp cable LPC, fluorescent tube LP and lamp cable LPC holding rubber bush G
B, the light guide plate GLB, a diffusion sheet SPS arranged in contact with the entire upper surface of the light guide plate GLB, a reflection sheet RFS arranged on the entire lower surface of the light guide plate GLB, and a prism sheet arranged in contact with the entire upper surface of the diffusion sheet SPS. It is composed of PRS.

【0100】反射シートLSは、蛍光管LPを反射シー
トLP上に配置した後、丸めて180度折り曲げ、粘着
材BATにその端を接着させる。
In the reflection sheet LS, after the fluorescent tube LP is arranged on the reflection sheet LP, it is rolled and bent 180 degrees, and its end is adhered to the adhesive material BAT.

【0101】モジュールMDL内において、細長い蛍光
管LPは、液晶表示パネルPNLの長辺の一方に実装さ
れたドレイン側フレキシブル基板FPC2およびドレイ
ン側駆動ICの下のスペース(図20参照)に配置され
ている。これにより、モジュールMDLの外形寸法を小
さくすることができるので、モジュールMDLを小型
化、軽量化することができ、製造コストを低減すること
ができる。
In the module MDL, the elongated fluorescent tube LP is arranged in the space below the drain side flexible substrate FPC2 and the drain side drive IC mounted on one of the long sides of the liquid crystal display panel PNL (see FIG. 20). There is. As a result, the outer dimensions of the module MDL can be reduced, so that the module MDL can be reduced in size and weight, and the manufacturing cost can be reduced.

【0102】《拡散シートSPS》拡散シートSPS
は、導光板GLBの上に載置され、導光板GLBの上面
から発せられる光を拡散し、液晶表示パネルPNLに均
一に光を照射する。
<< Diffusion Sheet SPS >> Diffusion Sheet SPS
Is placed on the light guide plate GLB, diffuses the light emitted from the upper surface of the light guide plate GLB, and uniformly illuminates the liquid crystal display panel PNL.

【0103】《プリズムシートPRS》プリズムシート
PRSは、拡散シートSPSの上に載置され、下面は平
滑面で、上面がプリズム面となっている。プリズム面
は、例えば、互いに平行な直線状に配列された断面形状
がV字状の複数本の溝から成る。プリズムシートPRS
は、拡散シートSPSから広い角度範囲にわたって拡散
される光をプリズムシートPRSの法線方向に集めるこ
とにより、バックライトBLの輝度を向上させることが
できる。したがって、バックライトBLを低消費電力化
することができ、その結果、モジュールMDLを小型
化、軽量化することができ、製造コストを低減すること
ができる。
<< Prism Sheet PRS >> The prism sheet PRS is placed on the diffusion sheet SPS, the lower surface is a smooth surface, and the upper surface is a prism surface. The prism surface is composed of, for example, a plurality of grooves having V-shaped cross-sections, which are linearly arranged in parallel with each other. Prism sheet PRS
Can collect the light diffused from the diffusion sheet SPS over a wide angle range in the normal direction of the prism sheet PRS, thereby improving the brightness of the backlight BL. Therefore, it is possible to reduce the power consumption of the backlight BL, and as a result, it is possible to reduce the size and weight of the module MDL and reduce the manufacturing cost.

【0104】《反射シートRFS》反射シートRFS
は、導光板GLBの下に配置され、導光板GLBの下面
から発せられる光を液晶表示パネルPNLの方へ反射さ
せる。
<< Reflective Sheet RFS >> Reflective Sheet RFS
Is disposed under the light guide plate GLB and reflects light emitted from the lower surface of the light guide plate GLB toward the liquid crystal display panel PNL.

【0105】《下側ケースMCA》図19は、下側ケー
スMCAの上面図、上側面図、下側面図、右側面図、左
側面図である。
<< Lower Case MCA >> FIG. 19 is a top view, an upper side view, a lower side view, a right side view and a left side view of the lower case MCA.

【0106】モールド成型により形成した下側ケースM
CAは、図1に示す蛍光管LP、ランプケーブルLP
C、導光板GLB等の保持部材、すなわち、バックライ
ト収納ケースであり、合成樹脂で1個の型で一体成型す
ることにより作られる。下側ケースMCAは、金属製シ
ールドケースSHDと、各固定部材と弾性体の作用によ
り、しっかりと合体するので、モジュールMDLの耐振
動衝撃性、耐熱衝撃性が向上でき、信頼性を向上でき
る。
Lower case M formed by molding
CA is the fluorescent tube LP and the lamp cable LP shown in FIG.
C, a holding member for the light guide plate GLB or the like, that is, a backlight storage case, which is made by integrally molding a synthetic resin in one mold. Since the lower case MCA is firmly united with the metal shield case SHD by the action of each fixing member and the elastic body, the vibration shock resistance and the heat shock resistance of the module MDL can be improved, and the reliability can be improved.

【0107】下側ケースMCAの底面には、周囲の枠状
部分を除く中央の部分に、該面の半分以上の面積を占め
る大きな開口MOが形成されている。これにより、モジ
ュールMDLの組み立て後、液晶表示パネルPNLと、
導光板GLB間のゴムクッションGC2(図20参照)
の反発力により、下側ケースMCAの底面に上面から下
面に向かって垂直方向に加わる力によって、下側ケース
MCAの底面がふくらむのを防止でき、最大厚みを抑え
ることができる。したがって、ふくらみを抑えるため
に、下側ケースの厚さを厚くしなくて済み、下側ケース
の厚さを薄くすることができるので、モジュールMDL
を薄型化、軽量化することができる。
On the bottom surface of the lower case MCA, a large opening MO occupying more than half the area of the surface is formed in the central portion excluding the peripheral frame-shaped portion. As a result, after the module MDL is assembled, the liquid crystal display panel PNL and
Rubber cushion GC2 between the light guide plates GLB (see FIG. 20)
Due to the repulsive force applied to the bottom surface of the lower case MCA in the vertical direction from the upper surface to the lower surface, the bottom surface of the lower case MCA can be prevented from bulging and the maximum thickness can be suppressed. Therefore, in order to suppress the bulge, it is not necessary to increase the thickness of the lower case, and it is possible to reduce the thickness of the lower case.
Can be made thinner and lighter.

【0108】MCLは、インターフェイス回路基板PC
Bの発熱部品、本実施例では、ハイブリッドIC化した
電源回路(DC−DCコンバータ)等の実装部に対応す
る箇所の下側ケースMCAに設けた切欠き(図11に示
すコネクタCT接続用の切欠きを含む)である。このよ
うに、回路基板PCB上の発熱部を下側ケースMCAで
覆わずに、切欠きを設けておくことにより、インターフ
ェイス回路基板PCBの発熱部の放熱性を向上すること
ができる。すなわち、現在、薄膜トランジタTFTを用
いた液晶表示装置を高性能化し、使い易さを向上するた
め、多階調化、単一電源化が要求されている。これを実
現するための回路は、消費電力が大きく、また、回路手
段をコンパクトに実装しようとすると、高密度実装とな
り、発熱が問題となる。したがって、下側ケースMCA
に発熱部に対応して切欠きMCLを設けることにより、
回路の高密度実装性、およびコンパクト性を向上するこ
とができる。この他にも、表示制御集積回路素子TCO
Nが発熱部品と考えられ、この上の下側ケースMCAを
切り欠いてもよい。
MCL is an interface circuit board PC
The heat-generating component B, in this embodiment, a notch provided in the lower case MCA at a position corresponding to a mounting portion of a power supply circuit (DC-DC converter) formed as a hybrid IC (for connecting the connector CT shown in FIG. 11). Including notches). As described above, by providing the notch without covering the heat generating portion on the circuit board PCB with the lower case MCA, it is possible to improve the heat dissipation of the heat generating portion of the interface circuit board PCB. That is, at present, in order to improve the performance and improve the usability of a liquid crystal display device using a thin film transistor TFT, it is required to have multiple gradations and a single power source. A circuit for achieving this consumes a large amount of power, and if the circuit means is to be compactly mounted, high density mounting is required and heat generation becomes a problem. Therefore, the lower case MCA
By providing a notch MCL corresponding to the heat generating part,
It is possible to improve the high-density packaging of the circuit and the compactness. In addition to this, the display control integrated circuit element TCO
N is considered to be a heat-generating component, and the lower case MCA above this may be cut out.

【0109】MH1〜4は、当該モジュールMDLをパ
ソコン等の応用装置に取り付けるための4個の取付穴で
ある。金属製シールドケースSHDにも、下側ケースM
CAの取付穴MH1〜4に一致する取付穴SH1〜4が
形成されており、ねじ等を用いて応用製品に固定、実装
される。
MH1 to MH4 are four mounting holes for mounting the module MDL to an application device such as a personal computer. Even the metal shield case SHD has a lower case M.
Mounting holes SH1 to SH4 corresponding to the mounting holes MH1 to 4 of the CA are formed, and are fixed and mounted on the applied product by using screws or the like.

【0110】蛍光管LPとランプケーブルLPCとを保
持したゴムブッシュGBは、ゴムブッシュGBがぴった
りはまるように形成された収納部MGにはめ込まれ、蛍
光管LPは下側ケースMCAと非接触で収納部ML内に
収納される。
The rubber bush GB holding the fluorescent tube LP and the lamp cable LPC is fitted into the housing portion MG formed so that the rubber bush GB fits tightly, and the fluorescent tube LP is housed in the lower case MCA without contact. It is stored in the section ML.

【0111】MBは導光板GLBの保持部で、PJ部
は、位置決め部である。MLは蛍光管LPの収納部、M
GはゴムブッシュGBの収納部、MVXは、蛍光管LP
周りの反射シートLSと導光板GLBの重なり部分を収
容するための溝部分である。MC1はランプケーブルL
PC1の収納部、MC2はランプケーブルLPC2の収
納部である。
MB is a holding portion of the light guide plate GLB, and PJ is a positioning portion. ML is a housing for the fluorescent tube LP, M
G is a housing for the rubber bush GB, and MVX is a fluorescent tube LP.
It is a groove portion for accommodating the overlapping portion of the surrounding reflection sheet LS and the light guide plate GLB. MC1 is the lamp cable L
PC1 is a storage part, and MC2 is a storage part for the lamp cable LPC2.

【0112】《ランプケーブルLPCの下側ケースMC
Aへの収納》本例では、コンパクトに実装を行なうため
と、EMIノイズへの悪影響がないようにランプケーブ
ルLPCの配線を工夫した。
<< Lower case MC of lamp cable LPC
Storing in A >> In this example, the wiring of the lamp cable LPC is devised so as to be mounted compactly and not to have an adverse effect on EMI noise.

【0113】図20(b)は、図2に示す液晶モジュー
ルMDLのB−B切断線における断面図を示す。
FIG. 20B is a sectional view taken along the line BB of the liquid crystal module MDL shown in FIG.

【0114】すなわち、2本のランプケーブルLPCの
内、グランド電圧側のケーブルLPC2は、蛍光管LP
の収納部以外の3辺の外形に沿うように、下側ケースM
CAに形成された溝から成る収納部MC2に収納され
る。高圧側ケーブルLPC1は、インバータIVに接続
される部分に近いように、短く配線し、形成された溝か
ら成る収納部MC1に収納される。したがって、グラン
ド電圧配線のみ長い経路をとるので、EMIノイズへの
悪影響は、従来と比べ変化無い。したがって、従来のよ
うに、2本のランプケーブルLPC1、2を一辺側から
取り出す場合に比べ、図20(a)に示すように、蛍光
管LP側には、ランプケーブルLPC2が無く、配線エ
リアを1.5〜2mmだけ減らせる。本例では、図20
(b)に示すように、ランプケーブルLPC2を透明絶
縁基板SUB1の内側で、丁度駆動ICの下側に位置す
るように配置し、コンパクトな設計としている。ドレイ
ンドライバの引き出しが両側の場合は、特にこの配線方
法は、液晶モジュールのコンパクト化に適する。
That is, of the two lamp cables LPC, the cable LPC2 on the ground voltage side is the fluorescent tube LP.
The lower case M so as to follow the outer shape of the three sides other than the storage part of
It is stored in a storage portion MC2 formed of a groove formed in CA. The high-voltage side cable LPC1 is shortly wired so as to be close to the portion connected to the inverter IV, and is stored in the storage portion MC1 formed of a groove formed. Therefore, since only the ground voltage wiring has a long path, the adverse effect on EMI noise does not change as compared with the conventional case. Therefore, as compared with the conventional case where two lamp cables LPC1 and 2 are taken out from one side, as shown in FIG. 20 (a), there is no lamp cable LPC2 on the fluorescent tube LP side, and a wiring area is provided. It can be reduced by 1.5 to 2 mm. In this example, FIG.
As shown in (b), the lamp cable LPC2 is arranged inside the transparent insulating substrate SUB1 so as to be located just below the drive IC, and has a compact design. When the drain driver is pulled out on both sides, this wiring method is particularly suitable for making the liquid crystal module compact.

【0115】ランプケーブルLPC1、LPC2の先端
部にはインバータIVが接続される。インバータIV
は、インバータ収納部MIに収納される。このように、
モジュールMDLをパソコン等の応用製品に組み込んだ
場合、ランプケーブルLPCがモジュールの外側の側面
を通ったり、インバータIVがモジュールMDの外側に
はみ出ることなく、バックライトBLの蛍光管LP、ラ
ンプケーブルLPC、ゴムブッシュGB、インバータI
Vをコンパクトに収納、実装することができ、モジュー
ルMDLを小型化、軽量化することができ、製造コスト
を低減することができる。
An inverter IV is connected to the tip ends of the lamp cables LPC1 and LPC2. Inverter IV
Are stored in the inverter storage portion MI. in this way,
When the module MDL is incorporated in an applied product such as a personal computer, the lamp cable LPC does not pass through the outer side surface of the module, and the inverter IV does not protrude outside the module MD, and the fluorescent tube LP of the backlight BL, the lamp cable LPC, Rubber bush GB, inverter I
The V can be accommodated and mounted compactly, the module MDL can be made smaller and lighter, and the manufacturing cost can be reduced.

【0116】なお、蛍光管LPの設置場所は、導光板G
LBの短辺側に設置してもよい。
The place where the fluorescent tube LP is installed is the light guide plate G.
You may install on the short side of LB.

【0117】《表示制御集積回路素子TCONの分割》
以下、本発明の液晶表示装置の実施例を基に表示制御集
積回路TCONの分割方法につき説明する。
<< Division of Display Control Integrated Circuit Element TCON >>
Hereinafter, a method of dividing the display control integrated circuit TCON will be described based on an embodiment of the liquid crystal display device of the present invention.

【0118】最初に、本実施例のTFT液晶表示モジュ
ールについて、概要を説明する。
First, an outline of the TFT liquid crystal display module of this embodiment will be described.

【0119】図21は、TFT液晶表示パネルとその外
周部に配置された回路を示すブロック図である。TFT
液晶表示パネル(TFT−LCD)の上側にドレインド
ライバ部103が配置され、また、1024×3×76
8画素から構成されるXGA仕様の液晶表示パネル(T
FT−LCD)の側面部には、ゲートドライバ部10
4、コントローラ部101,電源部102が配置され
る。
FIG. 21 is a block diagram showing a TFT liquid crystal display panel and circuits arranged on the outer periphery thereof. TFT
The drain driver unit 103 is disposed on the upper side of the liquid crystal display panel (TFT-LCD), and 1024 × 3 × 76.
XGA specification liquid crystal display panel (T
The gate driver unit 10 is provided on the side surface of the FT-LCD.
4, a controller unit 101 and a power supply unit 102 are arranged.

【0120】ドレインドライバ部103及びゲートドラ
イバ部104は、前述したように、多層フレキシブル基
板を折り曲げ実装し、十分コンパクト設計ができた。
As described above, the drain driver section 103 and the gate driver section 104 were formed by bending and mounting a multilayer flexible substrate, and could be designed sufficiently compact.

【0121】コントローラ部101及び電源部102
は、多層プリント基板PCBに実装する。コントローラ
部101,電源部102を搭載したインターフェイス基
板PCBは、液晶パネルPNLの封入口側の短辺の外周
部に、ゲートドライバ部104と対向して配置される
が、情報機器の横幅の制約があり、可能な限り基板PC
Bの幅も縮小させる必要が生じた。
Controller section 101 and power supply section 102
Are mounted on the multilayer printed circuit board PCB. The interface board PCB on which the controller unit 101 and the power supply unit 102 are mounted is arranged on the outer periphery of the short side on the sealing port side of the liquid crystal panel PNL so as to face the gate driver unit 104, but the width of the information device is restricted. Yes, PCB as much as possible
The width of B also needed to be reduced.

【0122】図22は、図21に示すTFT液晶表示パ
ネル(TFTP−LCD)の等価回路を示す図である。
FIG. 22 is a diagram showing an equivalent circuit of the TFT liquid crystal display panel (TFT P-LCD) shown in FIG.

【0123】図22に示すように、薄膜トランジスタT
FTは、隣接する2本のドレイン信号線Dと、隣接する
2本のゲート信号線Gとの交差領域内に配置される。
As shown in FIG. 22, the thin film transistor T
The FT is arranged in an intersection region between two adjacent drain signal lines D and two adjacent gate signal lines G.

【0124】薄膜トランジスタTFTのドレイン電極、
ゲート電極は、それぞれ、ドレイン信号線D、ゲート信
号線Gに接続される。
Drain electrode of thin film transistor TFT,
The gate electrodes are connected to the drain signal line D and the gate signal line G, respectively.

【0125】薄膜トランジスタTFTのソース電極は画
素電極に接続され、画素電極とコモン電極との間に液晶
層が設けられるので、薄膜トランジスタTFTのソース
電極との間には、液晶容量CLCが等価的に接続される。
Since the source electrode of the thin film transistor TFT is connected to the pixel electrode and the liquid crystal layer is provided between the pixel electrode and the common electrode, the liquid crystal capacitance CLC is equivalently connected to the source electrode of the thin film transistor TFT. To be done.

【0126】薄膜トランジスタTFTは、ゲート電極に
正のバイアス電圧を印加すると導通し、ゲート電極に負
のバイアス電圧を印加すると不導通になる。
The thin film transistor TFT becomes conductive when a positive bias voltage is applied to its gate electrode and becomes non-conductive when a negative bias voltage is applied to its gate electrode.

【0127】また、薄膜トランジスタTFTのソース電
極と前ラインのゲート信号線との間には、保持容量Ca
ddが接続される。
Further, the storage capacitor Ca is provided between the source electrode of the thin film transistor TFT and the gate signal line of the previous line.
dd is connected.

【0128】なお、ソース電極、ドレイン電極は本来そ
の間のバイアス極性によって決まるもので、この液晶表
示装置の回路ではその極性は動作中反転するので、ソー
ス電極、ドレイン電極は動作中入れ替わると理解された
い。しかし、以下の説明では、便宜上一方をソース電
極、他方をドレイン電極と固定して表現する。
It should be understood that the source electrode and the drain electrode are originally determined by the bias polarity between them, and since the polarity is reversed during operation in the circuit of this liquid crystal display device, it is understood that the source electrode and drain electrode are switched during operation. . However, in the following description, for convenience, one is fixed as the source electrode and the other is fixed as the drain electrode.

【0129】また、図22に示すTFT液晶表示パネル
(TFT−LCD)の1画素の等価回路において、薄膜
トランジスタTFTのドレイン−ゲート間、および、ゲ
ート−ソース間には、浮遊容量Cgd,Cgsが存在す
る。
In the equivalent circuit of one pixel of the TFT liquid crystal display panel (TFT-LCD) shown in FIG. 22, stray capacitances Cgd and Cgs exist between the drain and gate of the thin film transistor TFT and between the gate and source. To do.

【0130】したがって、図23に示すように、各ゲー
ト信号線の間には、保持容量Caddとゲート−ソース
間の浮遊容量Cgsとの直列回路が接続されることにな
る。
Therefore, as shown in FIG. 23, a series circuit of the holding capacitance Cadd and the gate-source floating capacitance Cgs is connected between the gate signal lines.

【0131】保持容量Caddは、良く知られているよ
うに、薄膜トランジスタ(TFT)がスイッチングする
とき、ゲート電位変化が画素電極電位に与える影響を低
減する働きをする。また、保持容量Caddは、放電時
間を長くする作用もあり、薄膜トランジスタTFTがオ
フした後の映像情報を長い間蓄積する。
As is well known, the storage capacitor Cadd functions to reduce the influence of the gate potential change on the pixel electrode potential when the thin film transistor (TFT) switches. Further, the storage capacitor Cadd also has a function of prolonging the discharge time, and accumulates the image information after the thin film transistor TFT is turned off for a long time.

【0132】本例では、ゲート1ライン目の保持容量C
addの他端が開放状態になるのを防止するために、ゲ
ート信号線(G1)の外側にダミーゲート信号線(G
0)が設けられ、ゲート1ライン目の保持容量Cadd
の他端をダミーゲート信号線(G0)に接続する。
In this example, the storage capacitance C of the first line of the gate
In order to prevent the other end of add from being opened, the dummy gate signal line (G1) is provided outside the gate signal line (G1).
0) is provided, and the storage capacitance Cadd of the first line of the gate is provided.
Is connected to the dummy gate signal line (G0).

【0133】また、最終ラインのゲート信号線(G76
8)の外側にはゲート信号線が存在しないため、最終ゲ
ート信号線(G768)とその他のゲート信号線(G1
〜G767)との間では、ゲート信号線に接続されるコ
ンデンサの容量値が相違する。このため、本例のTFT
液晶表示モジュールにおいては、ゲート信号線に接続さ
れるコンデンサの容量値が略同じにするために、最終ゲ
ート信号線(G768)の外側に、ダミーゲート信号線
(G769)が設けられる。
In addition, the gate signal line (G76
Since there is no gate signal line outside 8), the final gate signal line (G768) and the other gate signal lines (G1)
-G767), the capacitance value of the capacitor connected to the gate signal line is different. Therefore, the TFT of this example
In the liquid crystal display module, a dummy gate signal line (G769) is provided outside the final gate signal line (G768) so that the capacitors connected to the gate signal line have substantially the same capacitance value.

【0134】本例では、ゲート信号線G0から開始し、
正規のゲート信号線(G1〜G768)に順次、1水平
期間に1パルスのゲートパルスを印加していく。また、
ゲート信号線(G0〜G768)の両側に設けたダミー
ゲート信号線(G−1,G769)には、ゲートオフ時
のパルスを印加する。
In this example, starting from the gate signal line G0,
One gate pulse is sequentially applied to the normal gate signal lines (G1 to G768) in one horizontal period. Also,
A gate-off pulse is applied to the dummy gate signal lines (G-1, G769) provided on both sides of the gate signal lines (G0 to G768).

【0135】図24は、本例の液晶表示パネルのゲー
ト、ドレイン配線及び配線引き出し部周辺の構成を示す
平面図である。
FIG. 24 is a plan view showing the structure around the gate, drain wiring and wiring lead-out portion of the liquid crystal display panel of this example.

【0136】前に述べたように、本例では、ドレインピ
ッチ拡大のため、両側引き出しを採用した。すなわち、
ドレイン線D1、D3等の奇数番号の配線は、上側に引
き出し、D2,D4等の偶数番号の配線は、下側に引き
出す。ドレイン線の各々192本の配線群は1個の駆動
ICの出力に電気的につながる。
As described above, in this example, the double-sided drawing is adopted in order to increase the drain pitch. That is,
Odd-numbered wirings such as drain lines D1 and D3 are drawn to the upper side, and even-numbered wirings such as D2 and D4 are drawn to the lower side. Each of the 192 wiring groups of drain lines is electrically connected to the output of one drive IC.

【0137】ダミーゲート信号線(G−1,G0,G7
69)は、製造工程中において静電気が侵入するのを防
止する効果も有している。
Dummy gate signal lines (G-1, G0, G7
69) also has the effect of preventing static electricity from entering during the manufacturing process.

【0138】ダミーゲート信号線(G−1、G769)
には、ゲートオフ電圧を多層フレキシブル基板FPC1
のパターンを通して直接供給する。ゲート信号線(G0
〜G768)は、各々100本の配線群が、1個のゲー
ト駆動ICの出力に電気的につながる。このため、最終
番目のゲート駆動IC8では、出力端子X1〜X69
(図37参照)のみゲート信号線(G700〜768)
につなげ、残り31個の出力端子は、開放となる。
Dummy gate signal line (G-1, G769)
The gate-off voltage to the multi-layer flexible substrate FPC1
Supply directly through the pattern. Gate signal line (G0
To G768), each 100 wiring group is electrically connected to the output of one gate drive IC. Therefore, in the final gate drive IC 8, the output terminals X1 to X69
(See FIG. 37) Only gate signal lines (G700 to 768)
The remaining 31 output terminals are open.

【0139】図25は、本例のTFT液晶表示モジュー
ルの各ドライバ(ドレインドライバ、ゲートドライバ、
コモンドライバ)の概略構成と、信号の流れを示すブロ
ック図である。
FIG. 25 shows each driver (drain driver, gate driver,
2 is a block diagram showing a schematic configuration of a common driver) and a signal flow. FIG.

【0140】図25において、表示制御装置201、バ
ッファ回路210は図21に示すコントローラ部101
に設けられ、ドレインドライバ211は図21に示すド
レインドライバ部103に設けられ、ゲートドライバ2
06は図21に示すゲートドライバ部104に設けられ
る。
In FIG. 25, the display control device 201 and the buffer circuit 210 are the controller unit 101 shown in FIG.
The drain driver 211 is provided in the drain driver unit 103 shown in FIG.
Reference numeral 06 is provided in the gate driver unit 104 shown in FIG.

【0141】ドレインドライバ211は、表示データの
データラッチ部と出力電圧発生回路とから構成される。
The drain driver 211 is composed of a data latch unit for display data and an output voltage generating circuit.

【0142】また、階調基準電圧生成部208,マルチ
プレクサ209,コモン電圧生成部202,コモンドラ
イバ203,レベルシフト回路207,ゲートオン電圧
生成部204,ゲートオフ電圧生成部205およびDC
−DCコンバータ212は図21に示す電源部102に
設けられる。
The gradation reference voltage generator 208, multiplexer 209, common voltage generator 202, common driver 203, level shift circuit 207, gate-on voltage generator 204, gate-off voltage generator 205 and DC.
The DC converter 212 is provided in the power supply unit 102 shown in FIG.

【0143】図26に、コモン電極に印加されるコモン
電圧、ドレインに印加されるドレイン電圧、ゲート電極
に印加されるゲート電圧のレベル、および、その波形を
示す。なお、ドレイン波形は黒を表示しているときのド
レイン波形を示す。
FIG. 26 shows the common voltage applied to the common electrode, the drain voltage applied to the drain, the level of the gate voltage applied to the gate electrode, and the waveform thereof. The drain waveform shows the drain waveform when black is displayed.

【0144】図27は、本例のTFT液晶表示モジュー
ルにおける、ゲートドライバ206、ドレインドライバ
211に対する表示用データとクロック信号の流れを示
す図である。また、図32は、本体コンピュータから表
示制御装置201に入力される表示データ及び表示制御
装置201からドレイン、ゲートドライバへ出力される
信号を示すタイミングチャートである。
FIG. 27 is a diagram showing the flow of display data and clock signals for the gate driver 206 and drain driver 211 in the TFT liquid crystal display module of this example. 32 is a timing chart showing display data input from the main body computer to the display control device 201 and signals output from the display control device 201 to the drain and gate drivers.

【0145】表示制御装置201は、本体コンピュータ
からの制御信号(クロック,表示タイミング信号、同期
信号)を受けて、ドレインドライバ211への制御信号
として、クロックD1(CL1)、シフトクロックD2
(CL2)及び表示データを生成し、同時に、ゲートド
ライバ206への制御信号として、フレーム開始指示信
号FLM、クロックG(CL3)及び表示データを生成
する。
The display control device 201 receives the control signals (clock, display timing signal, synchronizing signal) from the main body computer, and uses the clock D1 (CL1) and the shift clock D2 as control signals to the drain driver 211.
(CL2) and display data are generated, and at the same time, a frame start instruction signal FLM, a clock G (CL3), and display data are generated as control signals to the gate driver 206.

【0146】また、ドレインドライバ211の前段のキ
ャリー出力は、そのまま次段のドレインドライバ211
のキャリー入力に入力される。
Further, the carry output of the previous stage of the drain driver 211 is the same as that of the drain driver 211 of the next stage.
Is input to the carry input of.

【0147】図28は、入力表示データと画素の関係を
示す1構成図である。
FIG. 28 is a block diagram showing the relationship between input display data and pixels.

【0148】表示制御装置が1個の場合は、2画素分を
表示制御装置に入力し表示制御内において上側のドレイ
ン・ドライバ用、下側のドレイン・ドライバ用に表示デ
ータを振り分けて出力する。本例では、本体コンピュー
タからの入力表示データは、2画素分を並列にインター
フェイスI/F1へ入力し、基板PCB内配線で1画素
分データになるように分けて、2個の表示制御装置のそ
れぞれの入力端子へ入力する。
When the number of display control devices is one, two pixels are input to the display control device and display data is distributed and output for the upper drain driver and the lower drain driver in the display control. In this example, the input display data from the main body computer is input to the interface I / F1 in parallel for two pixels, and is divided into data for one pixel by the wiring in the substrate PCB. Input to each input terminal.

【0149】図35及び図36に表示制御装置及びその
周辺部の入出力配線を示す。
35 and 36 show input / output wirings of the display control device and its peripheral portion.

【0150】本体コンピュータからは、I/F1から、
上側用表示制御集積回路素子TCON(マスタ側と定
義)に最大7ビツトまでの入力が可能となっている。す
なわち、1画素目の赤ドット用データRA0〜6、1画
素目の青ドット用データBA0〜6、2画素目の緑ドッ
ト用データGB0〜6の表示データを入力する。表示制
御集積回路素子TCONは、これらデータを変換して、
各々R00〜05、B00〜05、G10〜15の6ビ
ット表示データを出力する。6ビット表示データとした
理由は、現状では、7ビット表示用ドレインドライバが
入手困難なこと、6ビット表示用が相対的に廉価である
ことによる。
From the main computer, from I / F1,
Up to 7 bits can be input to the upper display control integrated circuit element TCON (defined as the master side). That is, the display data of the red dot data RA0-6 of the first pixel, the blue dot data BA0-6 of the first pixel, and the green dot data GB0-6 of the second pixel are input. The display control integrated circuit element TCON converts these data,
6-bit display data of R00-05, B00-05, G10-15 are output respectively. The reason for using 6-bit display data is that, at present, it is difficult to obtain a drain driver for 7-bit display and the price for 6-bit display is relatively inexpensive.

【0151】最下位の入力表示データであるRA0、B
A0、GA0は、表示制御集積回路素子TCONのRF
RC、BFRC、GFRCに接続され、フレーム レー
ト コントロール(FRCと略す。)用入力として使用
する。FRC法は、指定するフレーム毎に表示データを
制御し、液晶セルClcに印加される実効値を制御し、多
色表示する方法で、単純マトリクス液晶では、既存の技
術で、TFT液晶への応用した例は、ヒロユキ マノ,
ツトム フルハシ, アンド トシオ タナカエト
アル.,”マルチカラー ディスプレイ コントロール
メソッド フォー TFT−LCD”, エス アイ
ディー 91 ダイジェスト,547頁,1991年
(Hiroyuki Mano, Tsutomu Furuhashi, and Toshio Tan
aka et al., "Multicolor Display Control Method for
TFT-LCD", SID 91 DIGEST, 547(1991))に記載されて
いる。
RA0, B which are the lowest input display data
A0 and GA0 are RF of the display control integrated circuit element TCON
Connected to RC, BFRC, and GFRC and used as input for frame rate control (abbreviated as FRC). The FRC method is a method of controlling display data for each designated frame, controlling an effective value applied to a liquid crystal cell Clc, and performing multicolor display. With a simple matrix liquid crystal, existing technology is applied to a TFT liquid crystal. An example of this was Hiroyuki Mano,
Tsutomu Furuhashi, And Toshio Tanaka
Al. , "Multi-color display control method for TFT-LCD", SID 91 digest, p. 547, 1991 (Hiroyuki Mano, Tsutomu Furuhashi, and Toshio Tan
aka et al., "Multicolor Display Control Method for
TFT-LCD ", SID 91 DIGEST, 547 (1991)).

【0152】したがって、最下位ビットを指定すること
で、FRC駆動のセット、リセットができ、各色に対
し、最大約128階調表示を行なえる。
Therefore, by designating the least significant bit, FRC drive can be set or reset, and a maximum of about 128 gradations can be displayed for each color.

【0153】また、下側用表示制御装置(スレーブ側と
定義)には、1画素目の緑ドット用データGA0〜6、
2画素目の赤ドット用データRB0〜6、2画素目の青
ドット用データBB0〜6の表示データを入力にし、B
10〜15、G01〜05、R10〜15を出力する。
最下位の入力表示データであるGB0、RB0、BB0
は、GFRC、RFRC、BFRCに接続させる。
Further, the lower side display control device (defined as the slave side) has the green dot data GA0 to GA6 of the first pixel.
Input the display data of the red dot data RB0-6 of the second pixel and the blue dot data BB0-6 of the second pixel to B
10 to 15, G01 to 05, and R10 to 15 are output.
GB0, RB0, BB0 which are the lowest input display data
Connects to GFRC, RFRC and BFRC.

【0154】このように、本例のTFT液晶表示モジュ
ールは、各色に対し、64階調表示あるいは、FRC法
で約128階調表示を前提として、本体コンピュータか
ら送信されてくる表示用データは、各色毎の7ビットあ
るいは6ビット入力の構成とし、ドレインドライバは各
色毎の6ビット処理が可能である構成とした。この表示
制御装置は、入力する画素数と出力する画素数とが一致
する構成となっているので、入力されるクロックの周期
(DCLK)と出力する周期(CL2)は同じになる。
また入力したデータを処理する必要がなければ、そのま
ま受け取ったデータをドレイン・ドライバへ出力する。
As described above, in the TFT liquid crystal display module of the present example, the display data transmitted from the main computer is based on the premise that 64 gradation display or about 128 gradation display by the FRC method is performed for each color. A 7-bit or 6-bit input is provided for each color, and the drain driver is capable of 6-bit processing for each color. Since this display control device has a configuration in which the number of input pixels and the number of output pixels are the same, the cycle of the input clock (DCLK) and the cycle of the output (CL2) are the same.
If it is not necessary to process the input data, the received data is output as it is to the drain driver.

【0155】図29は、2個の表示制御集積回路素子T
CONの概略構成を示すブロック図である。
FIG. 29 shows two display control integrated circuit elements T.
It is a block diagram which shows schematic structure of CON.

【0156】各々の表示制御装置201は、1ビット当
たりの回路構成部226と、周期処理部分230と、制
御信号生成部222から構成される。
Each display control device 201 comprises a circuit configuration section 226 for 1 bit, a cycle processing section 230, and a control signal generation section 222.

【0157】1ビット当たりの回路構成部221は、D
型フリップフロップ226と、論理処理回路227と、
D型フリップフロップ228とが従属接続されてなり、
本体コンピュータからの表示用データを受け取り、制御
信号生成部222からのクロック信号を基にドレインド
ライバ211に表示用データを出力する。本例では、各
色毎の6ビットの構成であるため、1画素分の表示デー
タの並列処理行なうので、3ドット分の合計で18個の
回路部221から構成される。
The circuit configuration unit 221 per bit is D
Type flip-flop 226, logic processing circuit 227,
D-type flip-flop 228 is connected in cascade,
The display data is received from the main body computer, and the display data is output to the drain driver 211 based on the clock signal from the control signal generation unit 222. In this example, since each pixel has a 6-bit configuration and the display data for one pixel is processed in parallel, a total of eighteen circuit units 221 for three dots are configured.

【0158】データ処理部221の論理処理回路227
は、表示用データを反転するために挿入されるものであ
る。つまり、図26に示すが、例えば、黒レベルのドレ
イン波形を1水平期間(1H)毎に変化させるため、論
理処理回路227で1ビットずつ論理反転を行ない、ド
レンイドライバに入力している。
Logical processing circuit 227 of data processing unit 221
Is inserted to invert the display data. That is, as shown in FIG. 26, for example, in order to change the drain waveform of the black level every one horizontal period (1H), the logic processing circuit 227 performs logical inversion bit by bit and inputs it to the drain driver.

【0159】図32から明かなように、ドレインドライ
バのシフト用クロックD2(CL2)は、本体コンピュ
ータから入力されるクロック信号(DCLK)および表
示用データの周波数と同じであり、本体コンピュータか
らのクロック信号と同一周波数のクロック信号により、
D型フリップフロップ226に取り込まれた表示用デー
タは、D型フリップフロップ228からクロック信号に
よりデータバスに出力され、本体コンピュータから送信
されてくる単純1列の表示用データを、データバスに出
力する。
As is apparent from FIG. 32, the shift clock D2 (CL2) of the drain driver has the same frequency as the clock signal (DCLK) and display data input from the main computer, and the clock from the main computer is the same. By the clock signal of the same frequency as the signal,
The display data fetched by the D-type flip-flop 226 is output from the D-type flip-flop 228 to the data bus by the clock signal, and the simple one-column display data transmitted from the main body computer is output to the data bus. .

【0160】表示制御装置201は、本体コンピュータ
からの制御信号によりドライバを駆動する制御信号を生
成しているので、2個の表示制御装置間で出力クロック
の位相がずれることはないが、内部の初期値(不定値)
またはリセットの解除の状態により生成する信号では、
これら2個の間において同期及び極性が一致しない場合
がある。もし、同期がとれていないと、本例のXGAパ
ネルでは、上側のドレイン・ドライバと下側のドレイン
・ドライバとで白黒が反転してしまう現象が発生する問
題があった。
Since the display control device 201 generates the control signal for driving the driver by the control signal from the main body computer, the phase of the output clock does not shift between the two display control devices, but Initial value (undefined value)
Or in the signal generated by the reset release state,
Synchronization and polarity may not match between these two. If not synchronized, the XGA panel of this example has a problem that black and white are inverted between the upper drain driver and the lower drain driver.

【0161】本例では、上記問題を対策するため、周期
処理部分230を表示制御装置201内に配置する。
In this example, in order to solve the above problem, the cycle processing portion 230 is arranged in the display control device 201.

【0162】図30は、周期処理部分230の要部回路
構成を示す。
FIG. 30 shows a circuit configuration of a main part of the cycle processing section 230.

【0163】マスタ側からスレーブ側に、同期信号を送
ることとし、スレーブ側ではこの信号を使用して内部処
理を行う。実施例では、ドレイン・ドライバのデータ反
転/非反転の指示が、2個間の同期処理に当る。
A synchronization signal is sent from the master side to the slave side, and the slave side uses this signal to perform internal processing. In the embodiment, the data inversion / non-inversion instruction of the drain driver corresponds to the synchronization processing between the two.

【0164】マスタモード及びスレーブモードの選択
は、モード設定端子から行なう。
The master mode and the slave mode are selected from the mode setting terminal.

【0165】表示制御装置201が、マスタ側であった
場合は、マスタモード端子がHiレベル、スレーブモー
ド端子がLowレベルとなり、データ極性信号がそのま
ま実際に回路内で使用する信号となり、論理処理回路2
27のクロック入力になる。更に、データ極性信号が、
出力バッファから出力パッドPADを通して、スレーブ
側の表示制御装置201に入力され、同期信号として作
用する。
When the display control device 201 is on the master side, the master mode terminal becomes the Hi level and the slave mode terminal becomes the Low level, and the data polarity signal becomes the signal actually used in the circuit, and the logic processing circuit. Two
27 clock inputs. Furthermore, the data polarity signal is
It is input from the output buffer to the display control device 201 on the slave side through the output pad PAD and acts as a synchronization signal.

【0166】表示制御装置201が、スレーブ側であっ
た場合は、マスタモード端子がLowレベル、スレーブ
モード端子がHiレベルとなり、もはや、出力バッファ
は作動しなくなる。この状態で、マスタ側の出力バッフ
ァから出力パッドPADを通ってきたデータ極性信号
が、スレーブ側の表示制御装置201のPADに入力と
して印加される。このマスタ側からのデータ極性信号が
そのまま実際に回路内で使用する信号となり、スレーブ
側の表示制御装置201の論理処理回路227のクロッ
ク入力になる。したがって、2個の表示制御装置間で出
力クロックの位相がずれることはない。
When the display control device 201 is on the slave side, the master mode terminal becomes Low level, the slave mode terminal becomes Hi level, and the output buffer no longer operates. In this state, the data polarity signal that has passed through the output pad PAD from the output buffer on the master side is applied as an input to the PAD of the display control device 201 on the slave side. This data polarity signal from the master side becomes a signal that is actually used in the circuit as it is, and becomes the clock input of the logic processing circuit 227 of the display control device 201 on the slave side. Therefore, the phase of the output clock does not shift between the two display control devices.

【0167】図35、図36に、表示制御集積回路素子
TCONの周囲の結線図及び端子名を示す。
35 and 36 show connection diagrams and terminal names around the display control integrated circuit element TCON.

【0168】マスタ側の出力バッファから出力パッドP
ADを通ってきたデータ極性信号は、端子DDTからス
レーブ側入力パッドPADの端子DDTに伝達される。
Output pad P from master side output buffer
The data polarity signal that has passed through AD is transmitted from the terminal DDT to the terminal DDT of the slave side input pad PAD.

【0169】また、表示用データの反転が必要なけれ
ば、論理処理回路227は必要ない。
If the display data need not be inverted, the logic processing circuit 227 is not necessary.

【0170】すなわち、例えば、図26に示す黒レベル
のドレイン波形を1水平期間(1H)毎に変化させるた
め、図25の階調基準電圧生成部において、1水平期間
(1H)毎に変化する電源反転回路とトランジスタに直
結する梯子型抵抗回路とを組合せ、各階調レベルに対応
する2種類の階調基準電圧を生成しておき、マルチプレ
クサ209で1水平期間(1H)毎に同期した2種類の
階調基準電圧を選択し、ドレンイドライバの同一の階調
基準電圧供給ラインへ入力にする。この方法では、電源
反転回路手段及びマルチプレクサ209との同期手段が
必要となり、論理反転法に比べ、一般に回路設計が難し
くなる。ただし、この方法によれば、2個の表示制御装
置TCON内に論理処理回路227が不要となり、Dフ
リップフロップ226、228も1個にでき、面積縮小
に更に有利である。
That is, for example, since the drain waveform of the black level shown in FIG. 26 is changed every horizontal period (1H), it changes every horizontal period (1H) in the gray scale reference voltage generating section of FIG. A power supply inverting circuit and a ladder resistance circuit directly connected to a transistor are combined to generate two kinds of gradation reference voltages corresponding to each gradation level, and the multiplexer 209 synchronizes two kinds of gradation reference voltages every horizontal period (1H). The gray scale reference voltage of is selected and input to the same gray scale reference voltage supply line of the drain driver. This method requires a power supply inverting circuit means and a synchronizing means with the multiplexer 209, which makes the circuit design generally difficult as compared with the logic inverting method. However, according to this method, the logic processing circuit 227 is not required in the two display control devices TCON, and the D flip-flops 226 and 228 can be one, which is further advantageous in reducing the area.

【0171】図33は、3種類の構成に対する表示制御
集積回路素子TCONの外形を示す平面図である。
FIG. 33 is a plan view showing the outer shape of the display control integrated circuit element TCON for three types of configurations.

【0172】図33(a)は、本例のXGA液晶パネル
PNLを1個の表示制御集積回路素子TCONで制御す
る場合の外形サイズを示す。表示データ端子のみでも、
〔7ビット(入力)+6ビット(出力)〕×3(RGB
ドット)×2画素(上/下ドレインドライバ用)=78
端子が最低必要となる。この他にドレイン、ゲートドラ
イバへ出力される制御信号も2倍に増え、合計で、14
4端子となることがわかった。端子間ピッチ0.5mm
とすると、外形は、約22mm角となる。
FIG. 33A shows the external size when the XGA liquid crystal panel PNL of this example is controlled by one display control integrated circuit element TCON. Even with only the display data terminal,
[7 bits (input) + 6 bits (output)] x 3 (RGB
Dot) x 2 pixels (for upper / lower drain driver) = 78
The minimum number of terminals is required. In addition to this, the control signals output to the drain and gate drivers are doubled, for a total of 14
It turned out to be 4 terminals. Pitch between terminals 0.5 mm
Then, the outer shape is about 22 mm square.

【0173】図33(b)は、マスタ及びスレーブ側の
2個の表示制御集積回路素子TCONでデータを制御す
る場合の外形サイズを示す。図11は、この構成にて、
実際に表示制御集積回路素子TCONを作製し、基板P
CBに実装したものである。表示データ端子として、
〔7ビット(入力)+6ビット(出力)〕×3(RGB
ドット)=39端子と半減する。この他にドレイン、ゲ
ートドライバへ出力される信号も約半減し、合計で、8
0端子となる。端子間ピッチ0.5mmとすると、外形
は、約13.6mm(縦)×12mm(横)となる。完
全に半減されない理由は、モード設定や本体コンピュー
タからの同期信号、表示タイミング信号等は、半減でき
ないためである。但し、この構成は、モード設定端子が
あるため、XGAパネルだけでなく、VGAパネル(6
40×3×480ドット)やSVGAパネル(800×
3×600ドット)にも対応できる。
FIG. 33B shows the outer size when data is controlled by the two display control integrated circuit elements TCON on the master side and the slave side. FIG. 11 shows this configuration.
The display control integrated circuit element TCON is actually manufactured and the substrate P is
It is mounted on the CB. As a display data terminal,
[7 bits (input) + 6 bits (output)] x 3 (RGB
Dot) = 39 terminals and halved. In addition to this, the signals output to the drain and gate drivers are also halved, for a total of 8
It becomes 0 terminal. When the pitch between terminals is 0.5 mm, the outer shape is about 13.6 mm (length) × 12 mm (width). The reason why it is not completely halved is that mode settings, synchronization signals from the main body computer, display timing signals, etc. cannot be halved. However, since this configuration has a mode setting terminal, not only the XGA panel but also the VGA panel (6
40 × 3 × 480 dots and SVGA panel (800 ×
(3 x 600 dots) can also be supported.

【0174】図33(c)は、2個の表示制御集積回路
素子TCONで制御する場合で、更にXGAパネル専用
とし、モード設定端子を省いた場合の外形サイズを示
す。これにより、合計で64端子と、大幅に減り、外形
も12mm角と縮小できる。
FIG. 33C shows the external size when the display control integrated circuit element TCON is used for control, which is further dedicated to the XGA panel and where the mode setting terminal is omitted. As a result, the total number of terminals is reduced to 64, and the outer shape can be reduced to 12 mm square.

【0175】《液晶表示モジュールMDLを実装した情
報機器》図34は、液晶表示モジュールMDLを実装し
たノートブック型のパソコン、あるいは、ワープロの斜
視図である。
<< Information Device Mounted with Liquid Crystal Display Module MDL >> FIG. 34 is a perspective view of a notebook personal computer or a word processor mounted with the liquid crystal display module MDL.

【0176】本発明の実施例である駆動ICの液晶パネ
ルPNL上へのCOG実装と外周部のドレイン及びゲー
トドライバ用周辺回路としての多層フレキシブル基板に
折り曲げ実装を採用することで、従来に比べ大幅に外形
サイズ縮小ができる。したがって、ドレインドライバ用
周辺回路を情報機器のヒンジ上方の表示部の上下に対称
に配置できるため、表示部中心と液晶パネルPNLの中
心とを容易に一致させることができる。
By adopting the COG mounting on the liquid crystal panel PNL of the driving IC according to the embodiment of the present invention and the bending mounting on the multilayer flexible substrate as the peripheral circuit for the drain and gate drivers in the outer peripheral portion, it is possible to significantly increase the size compared with the conventional one. The external size can be reduced. Therefore, since the drain driver peripheral circuits can be symmetrically arranged above and below the display section above the hinge of the information device, the center of the display section and the center of the liquid crystal panel PNL can be easily aligned with each other.

【0177】情報機器からの信号は、まず、図では、左
側のインターフェイス基板PCBのほぼ中央に位置する
コネクタCTから2個の表示制御集積回路素子TCON
へ行き、ここでデータ変換された表示データが、上下に
分かれてドレインドライバ用周辺回路へ流れる。このよ
うに、複数の表示制御集積回路素子TCONを使用する
ことで、情報機器の横幅の外形の制約が解消でき、小型
で低消費電力の情報機器を提供できた。
First, in the figure, signals from the information equipment are connected to the two display control integrated circuit elements TCON from the connector CT located substantially in the center of the left interface board PCB.
The display data converted here is divided into upper and lower parts and flows to the drain driver peripheral circuit. As described above, by using the plurality of display control integrated circuit elements TCON, the restriction on the outer shape of the width of the information device can be eliminated, and the small and low power consumption information device can be provided.

【0178】図35、図36は図22に示すコントロー
ラ部101を、図37、図38は図22に示すゲートド
ライバ部104を、図39〜図43は図22に示すドレ
インドライバ部103を、図44、図45は図26に示
す各ドライバの回路を示している。
FIGS. 35 and 36 show the controller unit 101 shown in FIG. 22, FIGS. 37 and 38 show the gate driver unit 104 shown in FIG. 22, and FIGS. 39 to 43 show the drain driver unit 103 shown in FIG. 44 and 45 show circuits of each driver shown in FIG.

【0179】以上、本発明を実施例に基づき具体的に説
明したが、本発明は、前記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲で種々変更し得ること
は言うまでもない。
Although the present invention has been specifically described based on the embodiments, it is needless to say that the present invention is not limited to the embodiments and various modifications can be made without departing from the scope of the invention.

【0180】[0180]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows.

【0181】(1)液晶表示装置において、透明絶縁基
板上に駆動ICを搭載したチップ・オン・ガラス型の液
晶パネルとその外周部に位置し、前記駆動IC用基板を
3層以上の折れ曲げ可能な多層フレキシブル基板とした
ので、画素数や表示色数が増加し、配線数が増加して
も、液晶表示装置の周辺駆動回路が小型化され、情報処
理装置の外形サイズを小さくすることが可能である。
(1) In a liquid crystal display device, a chip-on-glass type liquid crystal panel in which a drive IC is mounted on a transparent insulating substrate, and the drive IC substrate is bent at three or more layers and is located on the outer periphery thereof. Since it is a possible multilayer flexible substrate, even if the number of pixels and the number of display colors increase and the number of wiring increases, the peripheral drive circuit of the liquid crystal display device can be downsized and the outer size of the information processing device can be reduced. It is possible.

【0182】(2)多層フレキシブル基板の表面導体層
をグランドや5ボルトなどの直流電源のベタ状あるい
は、メッシュ状パターン部分でほぼ全面を被覆すること
にしたので、画素数や表示色数が増加し、必要な信号の
周波数が増加しても、EMIレベルが低い、耐環境性の
優れた液晶表示装置を有する情報処理装置を提供するこ
とができる。
(2) Since the surface conductor layer of the multilayer flexible substrate is covered almost entirely with a solid or mesh pattern portion of a DC power source such as ground or 5 V, the number of pixels and the number of display colors are increased. However, it is possible to provide an information processing device having a liquid crystal display device having a low EMI level and excellent environmental resistance even if the frequency of a required signal increases.

【0183】(3)チップ・オン・ガラス型の液晶パネ
ルと折れ曲げ可能な多層フレキシブル基板の組合せによ
り、従来のテープ キャリア パッケージ(TCP)が不
要となり、また、周辺駆動回路間の接続を透明絶縁基板
上の配線を使用することもできるので、部品点数を削減
させることが可能である。
(3) By combining the chip-on-glass type liquid crystal panel and the bendable multi-layer flexible substrate, the conventional tape carrier package (TCP) is not required and the connection between the peripheral drive circuits is transparently insulated. Since the wiring on the board can be used, the number of parts can be reduced.

【0184】(4)周辺駆動回路間の接続に異方性導電
膜を使用し、多層フレキシブル基板上のアライメントマ
ークで位置合わせすることで、画素数や表示色数が増加
し、配線数が増加しても、信頼性良く基板間の接続がで
きる。
(4) By using an anisotropic conductive film for the connection between the peripheral drive circuits and aligning with the alignment mark on the multilayer flexible substrate, the number of pixels and the number of display colors are increased and the number of wirings is increased. However, the connection between the boards can be made with high reliability.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明を適用した液晶表示装置の液晶表示モジ
ュールの分解斜視図である。
FIG. 1 is an exploded perspective view of a liquid crystal display module of a liquid crystal display device to which the present invention is applied.

【図2】図1に示す液晶表示モジュールの表面側からみ
た組立て完成後の斜視図である。
FIG. 2 is a perspective view of the liquid crystal display module shown in FIG. 1 seen from the front surface side after completion of assembly.

【図3】本発明の液晶表示装置の実施例である液晶表示
モジュールの液晶表示パネルとその周辺に配置された回
路を示すブロック図である。
FIG. 3 is a block diagram showing a liquid crystal display panel of a liquid crystal display module that is an embodiment of the liquid crystal display device of the present invention and circuits arranged in the periphery thereof.

【図4】シールドケースSHDの上面図、前側面図、後
側面図、右側面図、左側面図である。
FIG. 4 is a top view, a front side view, a rear side view, a right side view, and a left side view of a shield case SHD.

【図5】スペーサSPCの上面図、A−A切断線におけ
る断面図、B−B切断線における断面図である。
FIG. 5 is a top view of a spacer SPC, a cross-sectional view taken along the line AA, and a cross-sectional view taken along the line BB.

【図6】本実施例の液晶表示パネルの外周部に多層フレ
キシブル基板及び多層プリント基板を実装した状態を示
す下面図である。
FIG. 6 is a bottom view showing a state in which a multilayer flexible board and a multilayer printed board are mounted on the outer peripheral portion of the liquid crystal display panel of the present embodiment.

【図7】(a)は、本実施例で使用した折り曲げ可能な
多層フレキシブル基板の断面図である。(b)は、本発
明の他の実施例であり、突出部分FSLを2層の導体層
で構成した多層フレキシブル基板の断面図である。
FIG. 7A is a cross-sectional view of a foldable multilayer flexible substrate used in this example. (B) is another embodiment of the present invention, and is a cross-sectional view of a multilayer flexible substrate in which the protruding portion FSL is composed of two conductor layers.

【図8】本実施例で使用したゲートドライバを駆動する
ための多層フレキシブル基板の上面図と下面図及び導体
パターンの要部拡大図である。
8A and 8B are a top view and a bottom view of a multilayer flexible substrate for driving a gate driver used in this example, and an enlarged view of a main part of a conductor pattern.

【図9】本実施例で使用した一方側のドレインドライバ
を駆動するための多層フレキシブル基板の上面図と下面
図及び導体パターンの要部拡大図である。
9A and 9B are a top view and a bottom view of a multilayer flexible substrate for driving a drain driver on one side used in this example, and an enlarged view of a main part of a conductor pattern.

【図10】本実施例で使用した他方側のドレインドライ
バを駆動するための多層フレキシブル基板の上面図と下
面図及び導体パターンの要部拡大図である。
FIG. 10 is a top view and a bottom view of a multilayer flexible substrate for driving the drain driver on the other side used in this embodiment, and an enlarged view of a main part of a conductor pattern.

【図11】本実施例で使用したコントローラ部及び電源
部の機能を有するインターフェイス回路基板の上面図と
下面図及び基板に搭載したハイブリッド集積回路の横側
面図、前側面図である。
FIG. 11 is a top view and a bottom view of an interface circuit board having functions of a controller section and a power supply section used in this embodiment, and a lateral side view and a front side view of a hybrid integrated circuit mounted on the board.

【図12】(a)は、本実施例で使用した多層フレキシ
ブル基板と多層プリント基板を異方性導電膜で電気接続
した状態を示す斜視図である。(b)は、本実施例で使
用した折り曲げ可能な多層フレキシブル基板の折り曲げ
実装方法を示す斜視図である。
FIG. 12A is a perspective view showing a state in which the multilayer flexible substrate used in this example and the multilayer printed circuit board are electrically connected by an anisotropic conductive film. FIG. 6B is a perspective view showing a method of bending and mounting the foldable multilayer flexible substrate used in this embodiment.

【図13】図12に示す斜視図のA−A切断線における
断面図である。
13 is a cross-sectional view taken along the line AA of the perspective view shown in FIG.

【図14】本実施例で使用した多層フレキシブル基板の
3層以上の部分における表面導体層のパターンを示す上
面図で、直流電圧に固定されたメッシュ状パターンでほ
ぼ全面被覆された状態を示す。
FIG. 14 is a top view showing a pattern of a surface conductor layer in a portion of three or more layers of a multilayer flexible substrate used in this example, showing a state in which a mesh-shaped pattern fixed to a DC voltage is almost entirely covered.

【図15】粘着テープの上面図である。FIG. 15 is a top view of the adhesive tape.

【図16】多層フレキシブル基板の折り曲げ後の駆動回
路基板付き液晶表示素子の上面図である。
FIG. 16 is a top view of the liquid crystal display element with the drive circuit board after bending the multilayer flexible board.

【図17】ゴムクッションGCの上面図である。FIG. 17 is a top view of a rubber cushion GC.

【図18】蛍光管を組み込む前の導光体、プリズムシー
ト、拡散シート、反射シートからなるバックライトの組
立て途中の上面図及びA−A切断線における断面図であ
る。
18A and 18B are a top view and a cross-sectional view taken along the line AA of the backlight including the light guide body, the prism sheet, the diffusion sheet, and the reflection sheet before the fluorescent tube is assembled.

【図19】下側ケースMCAの上面図、前側面図、後側
面図、右側面図、左側面図である。
FIG. 19 is a top view, a front side view, a rear side view, a right side view, and a left side view of a lower case MCA.

【図20】(a)は、図2に示す液晶表示モジュールの
組立て完成図のA−A切断線における断面図であり、シ
ールドケース、多層フレキシブル基板の折り曲げ部や搭
載されたチップ部品、ゴムクッション、バックライト、
下側ケースの相対位置関係を示す。(b)は、図2に示
す液晶表示モジュールの組立て完成図のB−B切断線に
おける断面図であり、ランプケーブルLPCの相対位置
を示す。
20 (a) is a cross-sectional view taken along the line AA of the assembly completed diagram of the liquid crystal display module shown in FIG. 2, showing a shield case, a bent part of a multilayer flexible substrate, chip parts mounted therein, and a rubber cushion. ,Backlight,
The relative positional relationship of the lower case is shown. (B) is a cross-sectional view taken along the line BB of the completed assembly diagram of the liquid crystal display module shown in FIG. 2, showing the relative position of the lamp cable LPC.

【図21】本実施例のTFT液晶表示モジュールの等価
回路を示すブロック図である。
FIG. 21 is a block diagram showing an equivalent circuit of the TFT liquid crystal display module of this embodiment.

【図22】図22に示すTFT液晶表示パネルの1ドッ
トの等価回路を示す図である。
22 is a diagram showing an equivalent circuit of 1 dot of the TFT liquid crystal display panel shown in FIG.

【図23】図22に示すTFT液晶表示パネルの1画素
の等価回路の各ゲート信号線に接続される容量を示す図
である。
23 is a diagram showing a capacitance connected to each gate signal line of an equivalent circuit of one pixel of the TFT liquid crystal display panel shown in FIG.

【図24】本実施例のTFT液晶表示パネルのゲート配
線、ドレイン配線及び配線引き出し部周辺の構成を示す
平面図である。
FIG. 24 is a plan view showing a configuration around a gate wiring, a drain wiring, and a wiring drawing portion of the TFT liquid crystal display panel of this embodiment.

【図25】本実施例のTFT液晶表示モジュールの各ド
ライバの概略構成と、信号の流れを示すブロック図であ
る。
FIG. 25 is a block diagram showing a schematic configuration of each driver of the TFT liquid crystal display module of the present embodiment and a signal flow.

【図26】本実施例のTFT液晶表示モジュールにおけ
る、コモン電極に印加されるコモン電圧、ドレイン電極
に印加されるドレイン電圧、ゲート電極に印加されるゲ
ート電圧のレベル及びその波形を示す図である。
FIG. 26 is a diagram showing a common voltage applied to a common electrode, a drain voltage applied to a drain electrode, a level of a gate voltage applied to a gate electrode, and waveforms thereof, in the TFT liquid crystal display module of this example. .

【図27】本実施例のTFT液晶表示モジュールにおけ
る、表示制御装置からゲート及びドレインドライバへの
表示用データとクロック信号の流れを示す図である。
FIG. 27 is a diagram showing the flow of display data and clock signals from the display controller to the gate and drain drivers in the TFT liquid crystal display module of this embodiment.

【図28】本実施例のTFT液晶表示モジュールにおけ
る、入力表示データと2画素内の赤緑青の各ドットとの
対応関係を示す図である。
FIG. 28 is a diagram showing a correspondence relationship between input display data and red, green, and blue dots in two pixels in the TFT liquid crystal display module of the present embodiment.

【図29】図27に示す表示制御装置の概略構成を示す
ブロック図である。
FIG. 29 is a block diagram showing a schematic configuration of the display control device shown in FIG. 27.

【図30】図29に示す表示制御装置の周期処理回路の
要部を示す回路図である。
30 is a circuit diagram showing a main part of a cycle processing circuit of the display control device shown in FIG. 29.

【図31】本実施例のTFT液晶表示モジュールにおけ
る、本体コンピュータから表示制御装置に入力される表
示データ及び表示制御装置からゲート、ドレインへ出力
される信号のタイミングチャートを示す図である。
FIG. 31 is a diagram showing a timing chart of display data input from the main body computer to the display control device and signals output from the display control device to the gate and the drain in the TFT liquid crystal display module of the present embodiment.

【図32】図31に示すタイミングチャートにおける、
入力される表示データとドレインドライバへ出力される
表示データのタイミングを示す図である。
32 is a timing chart of FIG.
It is a figure which shows the timing of the display data input and the display data output to a drain driver.

【図33】表示制御集積回路素子TCONの外形を示す
平面図である。
FIG. 33 is a plan view showing the outer shape of the display control integrated circuit element TCON.

【図34】本実施例の液晶表示モジュールを実装したノ
ートブック型のパソコン、あるいは、ワープロの斜視図
である。
FIG. 34 is a perspective view of a notebook personal computer or a word processor in which the liquid crystal display module of the present embodiment is mounted.

【図35】本実施例のTFT液晶表示モジュールにおけ
る、表示制御集積回路素子TCONとインターフェイス
I/F1との間の結線部分を示す図である。
FIG. 35 is a diagram showing a connection part between the display control integrated circuit element TCON and the interface I / F1 in the TFT liquid crystal display module of the present embodiment.

【図36】本実施例のTFT液晶表示モジュールにおけ
る、表示制御集積回路素子TCONとインターフェイス
I/F1との間の結線部分を示す図である。
FIG. 36 is a diagram showing a connection part between the display control integrated circuit element TCON and the interface I / F1 in the TFT liquid crystal display module of the present embodiment.

【図37】本実施例のTFT液晶表示モジュールにおけ
る、ゲート駆動ICに入出力される信号とドレインドラ
イバ基板側から入力信号の結線部分を示す図である。
FIG. 37 is a diagram showing a connection portion of a signal input / output to / from a gate drive IC and an input signal from the drain driver substrate side in the TFT liquid crystal display module of the present embodiment.

【図38】本実施例のTFT液晶表示モジュールにおけ
る、ゲート駆動ICに入出力される信号とドレインドラ
イバ基板側から入力信号の結線部分を示す図である。
FIG. 38 is a diagram showing a connection portion of signals input / output to / from the gate drive IC and input signals from the drain driver substrate side in the TFT liquid crystal display module of the present embodiment.

【図39】本実施例のTFT液晶表示モジュールにおけ
る、インターフェイスI/F4とドレイン駆動ICに入
力される信号との間及びドレイン駆動ICからの出力の
結線部分を示す図である。
FIG. 39 is a diagram showing a connection portion between the interface I / F 4 and a signal input to the drain driving IC and a connection portion of an output from the drain driving IC in the TFT liquid crystal display module of the present embodiment.

【図40】本実施例のTFT液晶表示モジュールにおけ
る、インターフェイスI/F4とドレイン駆動ICに入
力される信号との間及びドレイン駆動ICからの出力の
結線部分を示す図である。
FIG. 40 is a diagram showing a connection portion between the interface I / F 4 and a signal input to the drain driving IC and a connection portion of an output from the drain driving IC in the TFT liquid crystal display module of the present embodiment.

【図41】本実施例のTFT液晶表示モジュールにおけ
る、インターフェイスI/F4とドレイン駆動ICに入
力される信号との間、ドレイン駆動ICからの出力及び
ゲートドライバ基板側への出力の結線部分を示す図であ
る。
FIG. 41 shows the connection between the interface I / F 4 and the signal input to the drain driving IC, and the connection between the output from the drain driving IC and the output to the gate driver substrate side in the TFT liquid crystal display module of the present embodiment. It is a figure.

【図42】本実施例のTFT液晶表示モジュールにおけ
る、インターフェイスI/F5とドレイン駆動ICに入
力される信号との間及びドレイン駆動ICからの出力の
結線部分を示す図である。
FIG. 42 is a diagram showing a connection portion between the interface I / F 5 and a signal input to the drain driving IC and a connection portion of an output from the drain driving IC in the TFT liquid crystal display module of the present embodiment.

【図43】本実施例のTFT液晶表示モジュールにおけ
る、インターフェイスI/F5とドレイン駆動ICに入
力される信号との間、ドレイン駆動ICからの出力及び
ゲートドライバ基板側への出力の結線部分を示す図であ
る。
FIG. 43 shows the connection between the interface I / F 5 and the signal input to the drain drive IC, and the connection between the output from the drain drive IC and the output to the gate driver substrate side in the TFT liquid crystal display module of the present embodiment. It is a figure.

【図44】本実施例のTFT液晶表示モジュールにおけ
る、ホスト側の入力インターフェイスとドレインドライ
バ基板側への出力インターフェイス間の結線部分であ
り、実際の液晶駆動回路の回路構成を示す図である。
FIG. 44 is a diagram showing a circuit configuration of an actual liquid crystal drive circuit, which is a connection portion between the input interface on the host side and the output interface to the drain driver substrate side in the TFT liquid crystal display module of the present embodiment.

【図45】本実施例のTFT液晶表示モジュールにおけ
る、ホスト側の入力インターフェイスとドレインドライ
バ基板側への出力インターフェイス間の結線部分であ
り、実際の液晶駆動回路の回路構成を示す図である。
FIG. 45 is a diagram showing a circuit configuration of an actual liquid crystal drive circuit, which is a connection portion between an input interface on the host side and an output interface to the drain driver substrate side in the TFT liquid crystal display module of the present embodiment.

【符号の説明】[Explanation of symbols]

PNL…液晶表示素子(パネル)、SUB1…透明絶縁
基板1、SUB2…透明絶縁基板2、SHD…シールド
ケース、IC…駆動ドライバ、FPC1〜3…多層フレ
キシブル基板、FML…多層フレキシブル基板において
3層以上の導体層から構成される部分、FSL…多層フ
レキシブル基板において3層以上の導体層から構成され
る部分、BNT…多層フレキシブル基板の折り曲げ部
分、ALMC、ALMD、ALMG…アライメントマー
ク、CHD、CHG…チップ部品、ERH…直流電圧の
ベタ状あるいは、メッシュ状導体パターン、PCB…イ
ンターフェイス回路基板、ACF1、ACF2…異方性
導電膜、TCON…表示制御集積回路素子、PCN…封
入口の凸部近傍に位置する周辺基板に設けた凹部、BL
…バックライト、LP…蛍光管、LPC…ランプケーブ
PNL ... Liquid crystal display element (panel), SUB1 ... Transparent insulating substrate 1, SUB2 ... Transparent insulating substrate 2, SHD ... Shield case, IC ... Drive driver, FPC1-3 ... Multi-layer flexible substrate, FML ... Three or more layers in multi-layer flexible substrate , A portion composed of three or more conductor layers in the multi-layer flexible substrate, a bent portion of the multi-layer flexible substrate, ALMC, ALMD, ALMG ... Alignment mark, CHD, CHG ... Chip Parts, ERH ... Solid or mesh conductor pattern of DC voltage, PCB ... Interface circuit board, ACF1, ACF2 ... Anisotropic conductive film, TCON ... Display control integrated circuit element, PCN ... Position near convex portion of sealing port BL provided on the peripheral substrate
… Backlight, LP… Fluorescent tube, LPC… Lamp cable

───────────────────────────────────────────────────── フロントページの続き (72)発明者 流石 眞澄 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 柴田 克彦 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 五十嵐 陽一 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 小林 直人 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Masumi Nagare 3300, Hayano, Mobara, Chiba Prefecture, Electronic Devices Division, Hitachi, Ltd. (72) Inventor, Katsuhiko Shibata 3300, Hayano, Mobara, Chiba Hitachi, Ltd. Electronic Device Business (72) Inventor Yoichi Igarashi 3300 Hayano, Mobara, Chiba Prefecture Electronic Device Division, Hitachi, Ltd. (72) Naoto Kobayashi 3681 Hayano, Mobara, Chiba Hitachi Device Engineering Co., Ltd.

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】重ね合わせた2枚の透明絶縁基板の一方の
基板上に駆動ICを搭載したチップ・オン・ガラス型液
晶表示素子と、前記液晶表示素子の少なくとも1辺側の
外周部に配置されており、前記駆動ICの入力端子用パ
ターンと電気的に接続される、3層以上の導体層の部分
を有する多層フレキシブル基板とで構成することを特徴
とする液晶表示装置。
1. A chip-on-glass type liquid crystal display device having a drive IC mounted on one of two transparent insulating substrates that are stacked together, and arranged on at least one side of an outer peripheral portion of the liquid crystal display device. And a multi-layer flexible substrate having three or more conductor layer portions electrically connected to the input terminal pattern of the drive IC.
【請求項2】重ね合わせた2枚の透明絶縁基板の一方の
基板上に駆動ICを搭載したチップ・オン・ガラス型液
晶表示素子と、前記液晶表示素子の4辺のうち、1個の
長辺及び1個の短辺の2辺側の外周部に配置されてお
り、前記2辺側の前記駆動ICの入力端子用パターンと
電気的に接続される、3層以上の導体層の部分を有する
多層フレキシブル基板とで構成することを特徴とする液
晶表示装置。
2. A chip-on-glass type liquid crystal display device in which a driving IC is mounted on one of two transparent insulating substrates that are stacked together, and one of the four sides of the liquid crystal display device is long. A portion of the conductor layer of three or more layers, which is disposed on the outer periphery of the side and one short side on the two sides, and is electrically connected to the input terminal pattern of the drive IC on the two sides. A liquid crystal display device comprising a multilayer flexible substrate having the liquid crystal display device.
【請求項3】重ね合わせた2枚の透明絶縁基板の一方の
基板上に駆動ICを搭載したチップ・オン・ガラス型液
晶表示素子と、前記液晶表示素子の4辺のうち、対向す
る2個の長辺側及び1個の短辺側の外周部に配置されて
おり、前記2個の長辺及び1個の短辺の各辺側の前記駆
動ICの入力端子用パターンと電気的に接続される、3
層以上の導体層の部分を有する多層フレキシブル基板と
で構成することを特徴とする液晶表示装置。
3. A chip-on-glass type liquid crystal display device in which a driving IC is mounted on one of two transparent insulating substrates stacked together, and two facing ones of the four sides of the liquid crystal display device. Are arranged on the outer periphery of the long side and one short side, and are electrically connected to the input terminal pattern of the drive IC on each of the two long sides and one short side. Will be 3
A liquid crystal display device comprising a multi-layered flexible substrate having conductor layers of two or more layers.
【請求項4】前記透明絶縁基板上の駆動ICの入力端子
用パターンと電気的に接続される多層フレキシブル基板
のパターン部分が、2層以下の導体層あるいはメッキさ
れた導体層からなり、異方性導電膜で駆動ICの入力端
子用パターンと電気的に接続されていることを特徴とす
る請求項1、2又は3記載の液晶表示装置。
4. A pattern portion of a multilayer flexible substrate electrically connected to a pattern for an input terminal of a drive IC on the transparent insulating substrate is composed of a conductor layer of two layers or less or a plated conductor layer, and is anisotropic. 4. The liquid crystal display device according to claim 1, wherein the liquid crystal display device is electrically connected to the input terminal pattern of the drive IC by a conductive conductive film.
【請求項5】液晶表示素子の一辺側の外周部に配置され
ており、表示制御回路用及び電源回路用配線を多層プリ
ント基板で構成することを特徴とする請求項1、2又は
3記載の液晶表示装置。
5. The liquid crystal display element according to claim 1, 2 or 3, wherein the wiring is arranged on the outer peripheral portion on one side of the liquid crystal display element, and the wiring for the display control circuit and the wiring for the power supply circuit is formed of a multilayer printed board. Liquid crystal display device.
【請求項6】多層フレキシブル基板が折り曲げられる構
造であり、前記折れ曲がり部分を2層以下の導体層から
なる多層フレキシブル基板で構成することを特徴とする
請求項1、2又は3記載の液晶表示装置。
6. The liquid crystal display device according to claim 1, wherein the multilayer flexible substrate has a structure in which it can be bent, and the bent portion is composed of a multilayer flexible substrate composed of two or less conductor layers. .
【請求項7】多層フレキシブル基板の導体層が3層以上
の部分において、一方側にのみ電子部品が搭載されてい
ることを特徴とする請求項1、2又は3記載の液晶表示
装置。
7. The liquid crystal display device according to claim 1, wherein electronic parts are mounted only on one side in a portion of the multilayer flexible substrate having three or more conductor layers.
【請求項8】多層フレキシブル基板の導体層が3層以上
の部分において、一方側にのみ搭載された電子部品が、
シールドケースの開口部に位置することを特徴とする請
求項1、2又は3記載の液晶表示装置。
8. An electronic component mounted on only one side of a multilayer flexible substrate having three or more conductor layers,
The liquid crystal display device according to claim 1, wherein the liquid crystal display device is located in the opening of the shield case.
【請求項9】折れ曲がった多層フレキシブル基板の導体
層が3層以上の部分において、該部分の表面側にのみ電
子部品が搭載されており、更に前記電子部品が、シール
ドケースの開口部に位置しており、裏面側は、液晶表示
素子の駆動ICを搭載した透明絶縁基板の裏面側に接着
する構造を特徴とする請求項1、2又は3記載の液晶表
示装置。
9. An electronic component is mounted only on the front surface side of a bent multilayer flexible substrate having three or more conductor layers, and the electronic component is located in the opening of the shield case. The liquid crystal display device according to claim 1, 2 or 3, wherein the back surface side is adhered to the back surface side of a transparent insulating substrate on which a drive IC for the liquid crystal display element is mounted.
【請求項10】透明絶縁基板の上に形成された駆動IC
への入力配線パターンと電気的に接続される多層フレキ
シブル基板の2層以下の導体層部分は、駆動IC毎に分
離した凸状の形状からなることを特徴とする請求項1、
2又は3記載の液晶表示装置。
10. A drive IC formed on a transparent insulating substrate.
2. The conductor layer portion of two or less layers of the multilayer flexible substrate electrically connected to the input wiring pattern to the drive circuit has a convex shape separated for each drive IC.
2. The liquid crystal display device according to 2 or 3.
【請求項11】透明絶縁基板の上に形成された駆動IC
への入力配線パターンと電気的に接続される多層フレキ
シブル基板の2層以下の導体層からなる部分は、駆動I
C毎に分離したの凸状の形状部分からなり、更に前記凸
状の形状部分内に透明絶縁基板上の配線とのアライメン
トが可能なマークが形成されていることを特徴とする液
晶表示装置。
11. A drive IC formed on a transparent insulating substrate.
The portion of the multilayer flexible substrate electrically connected with the input wiring pattern to the
A liquid crystal display device comprising: a convex-shaped portion separated for each C; and a mark that can be aligned with a wiring on a transparent insulating substrate is formed in the convex-shaped portion.
【請求項12】部品実装用のパッドパターン部分と、電
気接続用貫通孔と、グランドや5ボルトなどの直流電源
のベタ状あるいはメッシュ状パターン部分とから形成さ
れる表面導体層を有する多層フレキシブル基板から構成
された請求項1、2又は3記載の液晶表示装置。
12. A multilayer flexible substrate having a surface conductor layer formed of a pad pattern portion for mounting components, a through hole for electrical connection, and a solid or mesh pattern portion of a DC power source such as a ground or 5 volts. The liquid crystal display device according to claim 1, 2 or 3, which is composed of:
【請求項13】部品実装用のパッドパターン部分と、電
気接続用貫通孔と、グランドや5ボルトなどの直流電源
のベタ状あるいはメッシュ状パターン部分とから形成さ
れる表面導体層を有する多層フレキシブル基板を第1の
基板とし、電気接続用孔と、グランドのベタ状あるいは
メッシュ状パターン部分とから形成される表面導体層
と、電子部品が片側実装されている裏面導体層とを有す
る表示データ制御回路用及び電源回路用の多層配線基板
を第2の基板とし、前記第1の基板と第2の基板のグラ
ンドのベタ状あるいはメッシュ状パターン部分が、同一
の金属製シールドケースのグランド用パッドと電気的に
接続されていることを特徴とする請求項1、2又は3記
載の液晶表示装置。
13. A multilayer flexible substrate having a surface conductor layer formed of a pad pattern portion for mounting components, a through hole for electrical connection, and a solid or mesh pattern portion of a DC power source such as a ground or 5 volts. A first substrate, and a display data control circuit having a hole for electrical connection, a front surface conductor layer formed of a ground solid or mesh pattern portion, and a back surface conductor layer on which an electronic component is mounted on one side. And a power source circuit multilayer wiring substrate as a second substrate, and the solid or mesh pattern portions of the grounds of the first and second substrates are the same as the ground pads of the same metal shield case 4. The liquid crystal display device according to claim 1, 2 or 3, wherein the liquid crystal display device is electrically connected.
【請求項14】透明絶縁基板上の金属配線パターンを介
して周辺駆動回路である複数の多層フレキシブル基板の
配線が相互に電気的に接続される構造であることを特徴
とする請求項1、2又は3記載の液晶表示装置。
14. A structure in which the wirings of a plurality of multilayer flexible substrates, which are peripheral driving circuits, are electrically connected to each other through a metal wiring pattern on a transparent insulating substrate. Or the liquid crystal display device according to item 3.
【請求項15】周辺駆動回路の多層フレキシブル基板
と、表示制御回路用及び電源回路用の多層配線基板と
は、異方性導電膜を用いて電気的に接続することを特徴
とする請求項1、2又は3記載の液晶表示装置。
15. A multilayer flexible substrate for a peripheral drive circuit and a multilayer wiring substrate for a display control circuit and a power supply circuit are electrically connected using an anisotropic conductive film. 2. The liquid crystal display device according to 2 or 3.
JP25642694A 1994-10-21 1994-10-21 Liquid crystal display Expired - Lifetime JP3517458B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP25642694A JP3517458B2 (en) 1994-10-21 1994-10-21 Liquid crystal display
TW084109773A TW344043B (en) 1994-10-21 1995-09-18 Liquid crystal display device with reduced frame portion surrounding display area
US08/542,962 US5739887A (en) 1994-10-21 1995-10-13 Liquid crystal display device with reduced frame portion surrounding display area
KR1019950035732A KR100255144B1 (en) 1994-10-21 1995-10-17 Lcd device with reduced frame portion surrounding display area
CN95119938A CN1089905C (en) 1994-10-21 1995-10-20 Liquid crystal display device with reduced frame portion surrounding display area
US08/783,090 US5838400A (en) 1994-10-21 1997-01-14 Liquid crystal display device with reduced frame portion surrounding display area

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25642694A JP3517458B2 (en) 1994-10-21 1994-10-21 Liquid crystal display

Publications (2)

Publication Number Publication Date
JPH08122806A true JPH08122806A (en) 1996-05-17
JP3517458B2 JP3517458B2 (en) 2004-04-12

Family

ID=17292505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25642694A Expired - Lifetime JP3517458B2 (en) 1994-10-21 1994-10-21 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP3517458B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257350A (en) * 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd Semiconductor device and its preparation method
US6882858B1 (en) 1998-11-24 2005-04-19 Nec Corporation Flexible board and method of fabricating the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6882858B1 (en) 1998-11-24 2005-04-19 Nec Corporation Flexible board and method of fabricating the same
JP2001257350A (en) * 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd Semiconductor device and its preparation method
US7414266B2 (en) 2000-03-08 2008-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9059045B2 (en) 2000-03-08 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9368514B2 (en) 2000-03-08 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9786687B2 (en) 2000-03-08 2017-10-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP3517458B2 (en) 2004-04-12

Similar Documents

Publication Publication Date Title
KR100255144B1 (en) Lcd device with reduced frame portion surrounding display area
KR100304745B1 (en) Liquid crystal display device
US6411359B1 (en) Liquid crystal display device having smaller frame area
US5838412A (en) Liquid crystal display device assembled by flip chip technology comprising a folded multi-layered flexible driving circuit substrate
US6456344B1 (en) LCD having a pattern for preventing a wavy brightness irregularity at the edges of the screen due to drive elements or tape carrier packages
US6771248B2 (en) Display module
JP3576294B2 (en) Liquid crystal display
KR101549260B1 (en) liquid crystal display
US20070081117A1 (en) Display device and a circuit thereon
JPH09138389A (en) Liquid crystal display device
JP3611449B2 (en) Liquid crystal display
JP3517458B2 (en) Liquid crystal display
JP3288870B2 (en) Liquid crystal display
JPH1138431A (en) Liquid crystal display device
JP3294444B2 (en) Liquid crystal display
JP2000047209A (en) Liquid crystal display device
JPH09189919A (en) Liquid crystal display device
JP2001177040A (en) Semiconductor integrated circuit, printed circuit board mounting the same thereon and liquid crystal display device using this printed circuit board
JPH1184355A (en) Liquid crystal display device
JPH09138388A (en) Liquid crystal display device
JPH11305227A (en) Liquid crystal display device
JPH09138405A (en) Liquid crystal display device
JP3429614B2 (en) Liquid crystal display
JPH1138433A (en) Liquid crystal display device
JP3958341B2 (en) Liquid crystal display module and liquid crystal display device

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090130

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090130

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100130

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110130

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110130

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

Free format text: JAPANESE INTERMEDIATE CODE: R313121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140130

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term