JPH08107139A - Insulating ring member and semiconductor manufacturing device provided therewith - Google Patents
Insulating ring member and semiconductor manufacturing device provided therewithInfo
- Publication number
- JPH08107139A JPH08107139A JP24142594A JP24142594A JPH08107139A JP H08107139 A JPH08107139 A JP H08107139A JP 24142594 A JP24142594 A JP 24142594A JP 24142594 A JP24142594 A JP 24142594A JP H08107139 A JPH08107139 A JP H08107139A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- ring member
- insulating ring
- plasma
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体製造技術におい
て、半導体ウェハ（以降、単にウェハという）の処理時
に、前記ウェハの側面を覆う絶縁性リング部材とそれを
用いた半導体製造装置に関し、特に、プラズマを用いた
プラズマエッチング装置における前記ウェハの側面のエ
ッチングを防止する技術に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an insulating ring member for covering a side surface of a semiconductor wafer (hereinafter simply referred to as "wafer") in semiconductor manufacturing technology, and a semiconductor manufacturing apparatus using the insulating ring member. The present invention relates to a technique for preventing side surface etching of a wafer in a plasma etching apparatus using plasma.
【０００２】[0002]
【従来の技術】以下に説明する技術は、本発明を開発す
るに際し、本発明者によって検討されたものであり、そ
の概要は次のとおりである。2. Description of the Related Art The technique described below has been studied by the present inventor in developing the present invention, and its outline is as follows.
【０００３】プラズマを用いてウェハの処理を行う半導
体製造装置としては、互いに対向する一対の電極を備え
たプラズマエッチング装置が知られている。As a semiconductor manufacturing apparatus for processing a wafer using plasma, a plasma etching apparatus having a pair of electrodes facing each other is known.
【０００４】ここで、前記プラズマエッチング装置は、
一方の電極上にウェハを載置し、他方の電極から処理ガ
スを噴出させると共に、前記２つの電極間に高周波電圧
を印加して前記処理ガスをプラズマ化し、ウェハを加工
するものであり、エッチング処理時、あるいはエッチン
グ処理後の異物発生を防止する技術の開発が進められて
いる。Here, the plasma etching apparatus is
A wafer is placed on one electrode, a processing gas is ejected from the other electrode, and a high-frequency voltage is applied between the two electrodes to plasmaize the processing gas to process the wafer. Development of a technique for preventing the generation of foreign matter during processing or after etching is underway.
【０００５】また、前記プラズマエッチング装置におけ
るウェハの固定方法については、クランプ方式と静電チ
ャック方式とがある。There are a clamp method and an electrostatic chuck method for fixing the wafer in the plasma etching apparatus.
【０００６】なお、エッチング装置において異物の発生
を防止する技術としては、例えば、特開昭５７−１４５
３２１号公報に開示されているものがある。A technique for preventing the generation of foreign matter in an etching apparatus is disclosed in, for example, Japanese Patent Laid-Open No. 57-145.
No. 321 is disclosed.
【０００７】[0007]
【発明が解決しようとする課題】ところが、前記した技
術において、特に、ウェハの固定方法に静電チャック方
式を用いたプラズマエッチング装置においては、ウェハ
のずれ防止を主眼とし、前記静電チャックに絶縁性リン
グ部材を設置している。However, in the above-described technique, particularly in a plasma etching apparatus using an electrostatic chuck method as a method for fixing a wafer, the wafer is prevented from being misaligned and the electrostatic chuck is insulated. A sex ring member is installed.
【０００８】その結果、前記ウェハの側面は前記絶縁性
リング部材によって覆われるが、ウェハの表面はプラズ
マ中にさらされるため、ウェハ全体がエッチングされ
る。As a result, the side surface of the wafer is covered with the insulating ring member, but the surface of the wafer is exposed to the plasma, so that the entire wafer is etched.
【０００９】この時、前記絶縁性リング部材とウェハと
の隙間にもプラズマが入り込むが、その量が少量である
ため、前工程での酸化膜形成時にウェハの側面に付着し
た酸化膜が、中途半端にエッチングされるものと考えら
れる。At this time, plasma also enters the gap between the insulating ring member and the wafer, but since the amount is small, the oxide film adhered to the side surface of the wafer during the formation of the oxide film in the previous step is not completely formed. It is thought that it is etched in half.
【００１０】したがって、前記側面に付着した酸化膜が
脆くなり、次工程でスパッタされると、前記酸化膜が剥
がれ、異物となってウェハへ飛散し、歩留りを低下させ
るという問題が発生する。Therefore, when the oxide film attached to the side surface becomes brittle and is sputtered in the next step, the oxide film is peeled off to become a foreign substance, which scatters on the wafer, which lowers the yield.
【００１１】そこで、本発明の目的は、プラズマを用い
てウェハを処理する場合に、前記ウェハの側面が処理さ
れるのを防止することにより、異物発生を低減し、歩留
りを向上させる絶縁性リング部材およびそれを用いた半
導体製造装置を提供することにある。Therefore, it is an object of the present invention to prevent the side surface of the wafer from being processed when the wafer is processed using plasma, thereby reducing the generation of foreign matter and improving the yield. To provide a member and a semiconductor manufacturing apparatus using the member.
【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
【００１３】[0013]
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。Of the inventions disclosed in the present application, a representative one will be briefly described below.
It is as follows.
【００１４】すなわち、本発明による絶縁性リング部材
は、ウェハを保持する試料台に設置され、前記ウェハの
側面に対応した内周面を有し、前記ウェハを前記試料台
に搭載した時に、前記ウェハの側面と前記内周面との隙
間を１mm以下にするものである。That is, the insulating ring member according to the present invention is installed on a sample table holding a wafer and has an inner peripheral surface corresponding to the side surface of the wafer, and when the wafer is mounted on the sample table, The gap between the side surface of the wafer and the inner peripheral surface is 1 mm or less.
【００１５】さらに、前記絶縁性リング部材には、前記
ウェハを前記試料台に搭載あるいは前記試料台から取り
外す際に、ウェハ裏面外周部を保持するウェハ搭載部が
設けられているものである。Further, the insulative ring member is provided with a wafer mounting portion for holding the outer periphery of the back surface of the wafer when the wafer is mounted on the sample table or removed from the sample table.
【００１６】また、前記絶縁性リング部材は、それ自体
が石英によって形成されているものである。The insulating ring member itself is made of quartz.
【００１７】[0017]
【作用】上記した手段によれば、ウェハの側面と絶縁性
リング部材の内周面との隙間を１mm以下にする前記絶縁
性リング部材が設置されることにより、前記隙間が狭く
なるため、前記隙間にプラズマが入り込むことを防止す
ることができる。According to the above-mentioned means, since the insulating ring member is installed so that the gap between the side surface of the wafer and the inner peripheral surface of the insulating ring member is 1 mm or less, the gap is narrowed. It is possible to prevent plasma from entering the gap.
【００１８】その結果、ウェハの側面がプラズマによっ
て処理されるのを防止することができ、次工程のスパッ
タ時の異物発生を低減することができる。As a result, it is possible to prevent the side surface of the wafer from being processed by the plasma, and it is possible to reduce the generation of foreign substances during sputtering in the next step.
【００１９】また、前記絶縁性リング部材に、ウェハ裏
面外周部を保持するウェハ搭載部が設けられることによ
り、ウェハを試料台に搭載する場合、あるいは、前記試
料台から取り外す場合に用いるリフトピンを除去するこ
とができる。Further, since the insulating ring member is provided with a wafer mounting portion for holding the outer peripheral portion of the back surface of the wafer, the lift pins used when mounting the wafer on the sample table or removing it from the sample table are removed. can do.
【００２０】その結果、本発明による半導体製造装置の
構造を簡略化することができる。As a result, the structure of the semiconductor manufacturing apparatus according to the present invention can be simplified.
【００２１】なお、前記絶縁性リング部材自体を石英に
よって形成することにより、ウェハの側面がプラズマに
よって処理される場合が発生しても、石英の成分が酸化
膜と同様のSiO2であるため、前記側面の酸化膜と前記絶
縁性リング部材（石英）とで、処理される量を前記両者
間で分散させることができる。Since the insulating ring member itself is made of quartz, even if the side surface of the wafer is treated with plasma, the quartz component is SiO 2 similar to the oxide film. With the oxide film on the side surface and the insulating ring member (quartz), the amount to be processed can be dispersed between the both.
【００２２】したがって、前記側面の酸化膜が処理され
る量を減少させることが可能になり、異物発生を低減さ
せることができる。Therefore, the amount of the oxide film on the side surface to be processed can be reduced, and the generation of foreign matter can be reduced.
【００２３】[0023]
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.
【００２４】図１は本発明の一実施例である絶縁性リン
グ部材の構造の一例を示す図であり、（ａ）はその平面
図、（ｂ）はその断面図、図２は本発明による半導体製
造装置の一実施例であるプラズマエッチング装置の構造
の一例を示す部分断面図である。FIG. 1 is a diagram showing an example of the structure of an insulating ring member according to an embodiment of the present invention, (a) is a plan view thereof, (b) is a sectional view thereof, and FIG. 2 is according to the present invention. It is a fragmentary sectional view showing an example of the structure of the plasma etching device which is one example of a semiconductor manufacturing device.
【００２５】図１（ａ），（ｂ）を用いて、本実施例の
絶縁性リング部材の構成について説明すると、ウェハ１
の側面１ａに対応した内周面３ａを有し、前記内周面３
ａの形状は、ウェハ１をその試料台である静電チャック
２に搭載した時に、ウェハ１の側面１ａと絶縁性リング
部材３の内周面３ａとの隙間ｔが１mm以下になるように
形成されている。The structure of the insulating ring member of the present embodiment will be described with reference to FIGS. 1 (a) and 1 (b).
Has an inner peripheral surface 3a corresponding to the side surface 1a of the
The shape of a is formed such that when the wafer 1 is mounted on the electrostatic chuck 2 which is the sample table, the gap t between the side surface 1a of the wafer 1 and the inner peripheral surface 3a of the insulating ring member 3 is 1 mm or less. Has been done.
【００２６】また、絶縁性リング部材３はウェハ１を保
持する静電チャック２に設置されるものである。The insulating ring member 3 is installed on the electrostatic chuck 2 which holds the wafer 1.
【００２７】なお、絶縁性リング部材３は、石英、セラ
ミック、フッ素樹脂などの絶縁性の材料から形成される
ものであり、本実施例においては石英を用いる場合につ
いて説明する。The insulative ring member 3 is made of an insulative material such as quartz, ceramics, fluororesin, etc. In this embodiment, the case of using quartz will be described.
【００２８】次に、図１（ａ），（ｂ）および図２を用
いて、本実施例の絶縁性リング部材３を用いる半導体製
造装置であるプラズマエッチング装置の構造について説
明すると、ウェハ１のエッチングが行われる処理室４
と、ウェハ１を保持する試料台である静電チャック２
と、前記静電チャック２に設置され、かつウェハ１の側
面１ａを覆う絶縁性リング部材３とから構成されてい
る。Next, the structure of the plasma etching apparatus which is a semiconductor manufacturing apparatus using the insulating ring member 3 of this embodiment will be described with reference to FIGS. 1 (a), 1 (b) and FIG. Processing chamber 4 where etching is performed
And an electrostatic chuck 2 which is a sample table for holding the wafer 1.
And an insulating ring member 3 installed on the electrostatic chuck 2 and covering the side surface 1a of the wafer 1.
【００２９】また、前記処理室４内は、ガス供給管５に
より処理ガス（例えば、Ａｒ、ＣＦ4 、ＣＨＦ3 など）
が電極６を通じて導入され、それと共に、排気管７を通
じて真空引きが行われることにより、数Torr以下の圧力
に制御される。In the processing chamber 4, a processing gas (for example, Ar, CF 4 , CHF 3 etc.) is supplied by a gas supply pipe 5.
Is introduced through the electrode 6 and, at the same time, a vacuum is drawn through the exhaust pipe 7, so that the pressure is controlled to several Torr or less.
【００３０】そして、高周波電源８によって電極６およ
び静電チャック２間に４００kHz 、１３００Ｗの高周波
電圧を印加してプラズマを発生させ、ウェハ１のエッチ
ングを行うものである。Then, a high frequency voltage of 400 kHz and 1300 W is applied between the electrode 6 and the electrostatic chuck 2 by the high frequency power source 8 to generate plasma, and the wafer 1 is etched.
【００３１】なお、エッチング中、ウェハ１の冷却は、
静電チャック２の内部につながる冷媒通路９に所定の液
体を流すことによって、静電チャック２を介して行う。During etching, the wafer 1 is cooled by
This is performed via the electrostatic chuck 2 by causing a predetermined liquid to flow in the refrigerant passage 9 connected to the inside of the electrostatic chuck 2.
【００３２】さらに、ウェハ１の静電チャック２へ吸着
は、リフトピン１０にウェハ１を載置し、リフトピン１
０が取り付けられているリフトピンベース１０ａ、およ
びリフトピンベース１０ａを保持しているロッド１０ｂ
をそれぞれ介して、エアシリンダ１１によってリフトピ
ン１０を降下させて行う。Further, in order to attract the wafer 1 to the electrostatic chuck 2, the wafer 1 is placed on the lift pin 10 and the lift pin 1
0 is attached to the lift pin base 10a, and the rod 10b holding the lift pin base 10a.
The lift pin 10 is lowered by the air cylinder 11 via each of the above.
【００３３】また、ウェハ１の静電チャック２からの取
り外しは、前記の逆、つまりエアシリンダ１１によって
リフトピン１０を上昇させウェハ１を押し上げて行う。The removal of the wafer 1 from the electrostatic chuck 2 is carried out in the reverse order, that is, the lift pins 10 are raised by the air cylinder 11 to push up the wafer 1.
【００３４】次に、本実施例による絶縁性リング部材お
よびそれを用いる半導体製造装置（プラズマエッチング
装置）の作用について説明すると、ウェハ１の側面１ａ
と絶縁性リング部材３の内周面３ａとの隙間ｔを１mm以
下にする前記絶縁性リング部材３が設置されることによ
り、隙間ｔが狭くなるため、前記隙間ｔにプラズマが入
り込むことを防止することができる。Next, the operation of the insulating ring member and the semiconductor manufacturing apparatus (plasma etching apparatus) using the insulating ring member according to this embodiment will be described. The side surface 1a of the wafer 1 will be described.
By installing the insulating ring member 3 having a gap t between the inner peripheral surface 3a of the insulating ring member 3 and 1 mm or less, the gap t is narrowed, so that plasma is prevented from entering the gap t. can do.
【００３５】その結果、ウェハ１の側面１ａがプラズマ
によってエッチングされるのを防止することができる。As a result, the side surface 1a of the wafer 1 can be prevented from being etched by the plasma.
【００３６】このことは、図３に示す本発明の半導体製
造装置（プラズマエッチング装置）における絶縁性リン
グ部材とウェハとの隙間と、ウェハの側面の酸化膜の削
れ量との関係を表したテストデータの一例を示す実験結
果説明図を用いて説明することができる。This is a test showing the relationship between the gap between the insulating ring member and the wafer in the semiconductor manufacturing apparatus (plasma etching apparatus) of the present invention shown in FIG. 3 and the amount of abrasion of the oxide film on the side surface of the wafer. This can be explained using an experimental result explanatory diagram showing an example of data.
【００３７】図１および図３を用いて、図３に示すテス
トデータの実験結果について説明すると、絶縁性リング
部材３の内周面３ａとウェハ１の側面１ａとの隙間ｔを
パラメータとし、隙間ｔを0.5mm 、1.0mm 、1.5mm 、2.
0mm とに変化させた場合のウェハ１の側面１ａに付着し
た酸化膜のエッチングによる削れ量を測定したものであ
り、その結果、前記酸化膜の削れ量が零となったのは隙
間ｔが0.5mm と1.0mmの場合であった。The experimental results of the test data shown in FIG. 3 will be described with reference to FIGS. 1 and 3, with the gap t between the inner peripheral surface 3a of the insulating ring member 3 and the side surface 1a of the wafer 1 as a parameter. t is 0.5 mm, 1.0 mm, 1.5 mm, 2.
The amount of abrasion of the oxide film adhering to the side surface 1a of the wafer 1 was measured when etching was changed to 0 mm, and as a result, the amount of abrasion of the oxide film was zero when the gap t was 0.5. mm and 1.0 mm.
【００３８】これにより、前記隙間ｔを１mm以下とすれ
ばウェハ１の側面１ａがエッチングされるのを防止する
ことができる。Thus, if the gap t is set to 1 mm or less, the side surface 1a of the wafer 1 can be prevented from being etched.
【００３９】また、ウェハ１の側面１ａがプラズマによ
ってエッチングされるのを防止することができるため、
次工程のスパッタ時の異物発生を低減することが可能に
なる。Further, since the side surface 1a of the wafer 1 can be prevented from being etched by the plasma,
It becomes possible to reduce the generation of foreign matter during sputtering in the next step.
【００４０】さらに、異物発生を低減させることができ
るため、ウェハ１の歩留りを向上させることが可能にな
る。Further, since the generation of foreign matter can be reduced, the yield of the wafer 1 can be improved.
【００４１】また、スパッタ時の異物発生を低減させる
ことができるため、次工程でのスパッタ装置内における
異物飛散を低減させることができる。Further, since it is possible to reduce the generation of foreign matter during sputtering, it is possible to reduce the scattering of foreign matter in the sputtering apparatus in the next step.
【００４２】なお、絶縁性リング部材３自体を石英によ
って形成することにより、ウェハ１の側面１ａがエッチ
ングされる場合が発生しても、石英の成分が酸化膜と同
様のSiO2であるため、前記側面１ａの酸化膜と絶縁性リ
ング部材（石英）３とで、エッチングされる量を前記両
者間で分散させることができる。Even if the side surface 1a of the wafer 1 is etched by forming the insulating ring member 3 itself from quartz, the component of quartz is SiO 2 which is the same as the oxide film. By the oxide film on the side surface 1a and the insulating ring member (quartz) 3, the etching amount can be dispersed between the both.
【００４３】したがって、前記側面１ａの酸化膜がエッ
チングされる量を減少させることが可能になり、異物発
生を低減させることができる。Therefore, the amount of etching of the oxide film on the side surface 1a can be reduced, and the generation of foreign matter can be reduced.
【００４４】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the embodiments and various modifications can be made without departing from the scope of the invention. Needless to say.
【００４５】例えば、本実施例で説明した絶縁性リング
部材は、図４の他の実施例の絶縁性リング部材に示すよ
うに、ウェハ裏面外周部１ｂを保持するウェハ搭載部１
２が前記絶縁性リング部材３に設けられているものであ
ってもよい。For example, the insulating ring member described in the present embodiment has the wafer mounting portion 1 for holding the wafer back surface outer peripheral portion 1b as shown in the insulating ring member of the other embodiment of FIG.
2 may be provided on the insulating ring member 3.
【００４６】これは、ウェハ１を試料台である静電チャ
ック２に搭載あるいは前記静電チャック２から取り外す
場合に、リフトピン１０（図２参照）を使用せずに絶縁
性リング部材３に設けられたウェハ搭載部１２にウェハ
裏面外周部１ｂを載置し、昇降手段１３によって絶縁性
リング部材３を昇降させることにより、ウェハ１の静電
チャック２からの着脱を行うものである。This is provided on the insulating ring member 3 without using the lift pins 10 (see FIG. 2) when the wafer 1 is mounted on or removed from the electrostatic chuck 2 which is a sample stage. The wafer backside outer peripheral portion 1b is placed on the wafer mounting portion 12, and the insulating ring member 3 is moved up and down by the elevating means 13 to attach and detach the wafer 1 from the electrostatic chuck 2.
【００４７】これによって、前記リフトピン１０を除去
することができるため、本発明による半導体製造装置の
構造を簡略化することができる。As a result, since the lift pins 10 can be removed, the structure of the semiconductor manufacturing apparatus according to the present invention can be simplified.
【００４８】また、本実施例においては、ウェハの固定
に静電チャック方式を用いる場合について説明したが、
前記ウェハの固定方式については、前記ウェハの側面に
対応した内周面と、この内周面から部分的に飛び出した
突出部とを有するクランプによるクランプ固定方式であ
ってもよい。In this embodiment, the case where the electrostatic chuck method is used for fixing the wafer has been described.
The wafer fixing method may be a clamp fixing method using a clamp having an inner peripheral surface corresponding to the side surface of the wafer and a protrusion partly protruding from the inner peripheral surface.
【００４９】なお、本発明による半導体製造装置は、実
施例においてはプラズマエッチング装置を取り上げて説
明したが、プラズマによってウェハに処理を行う半導体
製造装置であれば、ＣＶＤ装置やスパッタリング装置な
どであってもよい。The semiconductor manufacturing apparatus according to the present invention has been described by taking the plasma etching apparatus as an example. However, any semiconductor manufacturing apparatus that processes a wafer by plasma may be a CVD apparatus or a sputtering apparatus. Good.
【００５０】さらに、本発明による絶縁性リング部材
は、オリエンテーションフラットタイプのウェハであっ
ても、ノッチタイプのウェハであってもどちらにでも適
用可能なものである。Further, the insulating ring member according to the present invention can be applied to either an orientation flat type wafer or a notch type wafer.
【００５１】[0051]
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。Advantageous effects obtained by typical ones of the inventions disclosed in the present application will be briefly described.
It is as follows.
【００５２】（１）．ウェハの側面と絶縁性リング部材
の内周面との隙間を１mm以下にする前記絶縁性リング部
材が設置されることにより、前記隙間が狭くなるため、
前記隙間にプラズマが入り込むことを防止することがで
きる。(1). Since the gap between the side surface of the wafer and the inner peripheral surface of the insulating ring member is set to 1 mm or less, the gap is narrowed by installing the insulating ring member.
It is possible to prevent plasma from entering the gap.
【００５３】その結果、ウェハの側面がプラズマによっ
て処理されるのを防止することができ、次工程のスパッ
タ時の異物発生を低減することができる。As a result, it is possible to prevent the side surface of the wafer from being processed by the plasma, and it is possible to reduce the generation of foreign matter during sputtering in the next step.
【００５４】（２）．エッチングによる異物発生を低減
させることができるため、ウェハの歩留りを向上させる
ことが可能になる。(2). Since the generation of foreign matter due to etching can be reduced, the yield of wafers can be improved.
【００５５】（３）．スパッタ時の異物発生を低減させ
ることができるため、次工程でのスパッタ装置内におけ
る異物飛散を低減させることができる。(3). Since it is possible to reduce the generation of foreign matter during sputtering, it is possible to reduce the scattering of foreign matter in the sputtering apparatus in the next step.
【００５６】（４）．前記絶縁性リング部材に、ウェハ
裏面外周部を保持するウェハ搭載部が設けられ、さら
に、前記絶縁性リング部材が昇降手段によって昇降する
ことにより、ウェハを試料台に搭載する場合、あるい
は、試料台から取り外す場合に用いるリフトピンを除去
することができる。(4). In the case where the insulating ring member is provided with a wafer mounting portion for holding the outer peripheral portion of the back surface of the wafer, and the insulating ring member is moved up and down by the elevating means to mount the wafer on the sample stage, or the sample stage It is possible to remove the lift pin used when detaching from.
【００５７】その結果、本発明による半導体製造装置の
構造を簡略化することができる。As a result, the structure of the semiconductor manufacturing apparatus according to the present invention can be simplified.
【００５８】（５）．前記絶縁性リング部材自体を石英
によって形成することにより、ウェハの側面がプラズマ
によって処理される場合が発生しても、石英の成分が酸
化膜と同様のSiO2であるため、前記側面の酸化膜と前記
絶縁性リング部材（石英）とで、処理される量を前記両
者間で分散させることができる。(5). By forming the insulative ring member itself from quartz, even if the side surface of the wafer is processed by plasma, since the quartz component is SiO 2 similar to the oxide film, the oxide film on the side surface is not formed. With the insulating ring member (quartz), the treatment amount can be dispersed between the both.
【００５９】したがって、前記側面の酸化膜が処理され
る量を減少させることが可能になり、異物発生を低減さ
せることができる。Therefore, it becomes possible to reduce the amount of the oxide film on the side surface to be processed, and it is possible to reduce the generation of foreign matter.
【図１】本発明の絶縁性リング部材の構造の一実施例を
示す図であり、（ａ）はその平面図、（ｂ）はその断面
図である。FIG. 1 is a diagram showing an embodiment of the structure of an insulating ring member of the present invention, (a) is a plan view thereof, and (b) is a sectional view thereof.
【図２】本発明による半導体製造装置の一実施例である
プラズマエッチング装置の構造の一例を示す部分断面図
である。FIG. 2 is a partial cross-sectional view showing an example of the structure of a plasma etching apparatus which is an embodiment of the semiconductor manufacturing apparatus according to the present invention.
【図３】本発明による半導体製造装置の一実施例である
プラズマエッチング装置における絶縁性リング部材とウ
ェハとの隙間と、ウェハの側面の酸化膜の削れ量との関
係を表したテストデータの一例を示す実験結果説明図で
ある。FIG. 3 is an example of test data showing a relationship between a gap between an insulating ring member and a wafer and a scraped amount of an oxide film on a side surface of the wafer in a plasma etching apparatus which is an embodiment of the semiconductor manufacturing apparatus according to the present invention. FIG. 6 is an explanatory diagram of an experimental result showing
【図４】本発明の絶縁性リング部材の構造の他の実施例
を示す部分断面図である。FIG. 4 is a partial cross-sectional view showing another embodiment of the structure of the insulating ring member of the present invention.
１ ウェハ １ａ 側面 １ｂ ウェハ裏面外周部 ２ 静電チャック（試料台） ３ 絶縁性リング部材 ３ａ 内周面 ４ 処理室 ５ ガス供給管 ６ 電極 ７ 排気管 ８ 高周波電源 ９ 冷媒通路 １０ リフトピン １０ａ リフトピンベース １０ｂ ロッド １１ エアシリンダ １２ ウェハ搭載部 １３ 昇降手段 ｔ 隙間 DESCRIPTION OF SYMBOLS 1 Wafer 1a Side surface 1b Wafer back surface outer peripheral portion 2 Electrostatic chuck (sample table) 3 Insulating ring member 3a Inner peripheral surface 4 Processing chamber 5 Gas supply pipe 6 Electrode 7 Exhaust pipe 8 High frequency power supply 9 Refrigerant passage 10 Lift pin 10a Lift pin base 10b Rod 11 Air cylinder 12 Wafer mounting part 13 Lifting means t Gap
フロントページの続き (72)発明者 木村 章一 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 吉田 正通 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 佐藤 峰一 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 森 幹雄 大阪府大阪市中央区北浜４丁目５番33号 住友金属工業株式会社内Front Page Continuation (72) Inventor Shoichi Kimura 5-20-1 Kamimizuhoncho, Kodaira-shi, Tokyo Inside the Semiconductor Division, Hitachi, Ltd. (72) Masamichi Yoshida 5-20 Kamimizuhoncho, Kodaira-shi, Tokyo No. 1 Incorporated company Hitachi, Ltd. Semiconductor Division (72) Inventor Min-ichi Sato 5-20-1, Kamimizuhonmachi, Kodaira-shi, Tokyo Incorporated Hitachi Ltd. Semiconductor Division (72) Mikio Mori Osaka Prefecture Sumitomo Metal Industries, Ltd. 4-53-3 Kitahama, Chuo-ku, Yokohama-shi
Claims (5)
行う処理室内で用いる絶縁性リング部材であって、前記
半導体ウェハを保持する試料台に設置され、前記半導体
ウェハの側面に対応した内周面を有し、前記半導体ウェ
ハを前記試料台に搭載した時に、前記半導体ウェハの側
面と前記内周面との隙間が１mm以下であることを特徴と
する絶縁性リング部材。1. An insulative ring member used in a processing chamber for processing a semiconductor wafer using plasma, the inner ring surface being installed on a sample stage holding the semiconductor wafer and corresponding to a side surface of the semiconductor wafer. The insulating ring member, wherein the gap between the side surface of the semiconductor wafer and the inner peripheral surface is 1 mm or less when the semiconductor wafer is mounted on the sample table.
て、前記絶縁性リング部材には、前記半導体ウェハを前
記試料台に搭載あるいは前記試料台から取り外す際に、
ウェハ裏面外周部を保持するウェハ搭載部が設けられて
いることを特徴とする絶縁性リング部材。2. The insulative ring member according to claim 1, wherein the insulative ring member is mounted on or removed from the sample table by the semiconductor wafer.
An insulating ring member provided with a wafer mounting portion for holding an outer peripheral portion of the back surface of the wafer.
材であって、前記絶縁性リング部材自体が石英によって
形成されていることを特徴とする絶縁性リング部材。3. The insulative ring member according to claim 1, wherein the insulative ring member itself is made of quartz.
行う半導体製造装置であって、前記半導体ウェハへの処
理が行われる処理室と、前記半導体ウェハを保持する試
料台と、前記試料台に設置されかつ前記半導体ウェハの
側面を覆う絶縁性リング部材とからなり、前記半導体ウ
ェハを前記試料台に搭載した時に、前記半導体ウェハの
側面と前記絶縁性リング部材の内周面との隙間が１mm以
下であることを特徴とする半導体製造装置。4. A semiconductor manufacturing apparatus for processing a semiconductor wafer by using plasma, wherein a processing chamber in which the semiconductor wafer is processed, a sample stage for holding the semiconductor wafer, and a sample stage installed on the sample stage. And an insulating ring member that covers the side surface of the semiconductor wafer, and when the semiconductor wafer is mounted on the sample stage, the gap between the side surface of the semiconductor wafer and the inner peripheral surface of the insulating ring member is 1 mm or less. A semiconductor manufacturing apparatus characterized in that
て、前記絶縁性リング部材には、前記半導体ウェハを前
記試料台に搭載あるいは前記試料台から取り外す際に、
ウェハ裏面外周部を保持するウェハ搭載部が設けられ、
前記絶縁性リング部材を昇降させる昇降手段が設置され
ていることを特徴とする半導体製造装置。5. The semiconductor manufacturing apparatus according to claim 4, wherein the insulating ring member is mounted on the sample table or is removed from the sample table,
A wafer mounting part for holding the outer periphery of the back surface of the wafer is provided.
A semiconductor manufacturing apparatus, wherein an elevating means for elevating the insulating ring member is installed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24142594A JPH08107139A (en) | 1994-10-05 | 1994-10-05 | Insulating ring member and semiconductor manufacturing device provided therewith |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24142594A JPH08107139A (en) | 1994-10-05 | 1994-10-05 | Insulating ring member and semiconductor manufacturing device provided therewith |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08107139A true JPH08107139A (en) | 1996-04-23 |
Family
ID=17074115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24142594A Pending JPH08107139A (en) | 1994-10-05 | 1994-10-05 | Insulating ring member and semiconductor manufacturing device provided therewith |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08107139A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001506808A (en) * | 1996-12-19 | 2001-05-22 | ラム・リサーチ・コーポレーション | Wafer discharge control by wafer elevating system |
| JP2003197604A (en) * | 2001-12-25 | 2003-07-11 | Matsushita Electric Ind Co Ltd | Device and method for plasma treatment |
| JP4833496B2 (en) * | 2000-08-04 | 2011-12-07 | アプライド マテリアルズ インコーポレイテッド | Substrate processing apparatus and method for supporting a substrate in a chamber |
| CN109767968A (en) * | 2018-12-17 | 2019-05-17 | 北京北方华创微电子装备有限公司 | Lower electrode arrangement and reaction chamber |
-
1994
- 1994-10-05 JP JP24142594A patent/JPH08107139A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001506808A (en) * | 1996-12-19 | 2001-05-22 | ラム・リサーチ・コーポレーション | Wafer discharge control by wafer elevating system |
| JP4833496B2 (en) * | 2000-08-04 | 2011-12-07 | アプライド マテリアルズ インコーポレイテッド | Substrate processing apparatus and method for supporting a substrate in a chamber |
| JP2003197604A (en) * | 2001-12-25 | 2003-07-11 | Matsushita Electric Ind Co Ltd | Device and method for plasma treatment |
| CN109767968A (en) * | 2018-12-17 | 2019-05-17 | 北京北方华创微电子装备有限公司 | Lower electrode arrangement and reaction chamber |
| CN109767968B (en) * | 2018-12-17 | 2021-06-08 | 北京北方华创微电子装备有限公司 | Lower electrode structure and reaction chamber |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9728381B2 (en) | Plasma processor and plasma processing method | |
| US6334983B1 (en) | Processing system | |
| KR100893956B1 (en) | Focus ring for semiconductor treatment and plasma treatment device | |
| US20040261946A1 (en) | Plasma processing apparatus, focus ring, and susceptor | |
| KR940011662A (en) | Anisotropic Etching Method and Apparatus | |
| JPH01251735A (en) | Electrostatic chuck apparatus | |
| JP3559920B2 (en) | Plasma processing equipment | |
| KR100491945B1 (en) | Plasma processing apparatus | |
| JPS63238288A (en) | Dry etching method | |
| KR20010043965A (en) | Pedestal insulator for a pre-clean chamber | |
| JPH08107139A (en) | Insulating ring member and semiconductor manufacturing device provided therewith | |
| JPH01200625A (en) | Semiconductor wafer processing equipment | |
| JP2000294543A (en) | Etching method and apparatus thereof, and manufacture of semiconductor device | |
| JP4602528B2 (en) | Plasma processing equipment | |
| JPH11111830A (en) | Electrostatic sucking device and method, and method and device for treatment apparatus using them | |
| JP3251762B2 (en) | Method of forming joint and method of joining members of processing apparatus | |
| JP2004071791A (en) | Substrate placement member and substrate treatment apparatus using same | |
| JP2002164329A (en) | Plasma treatment apparatus | |
| TWI837534B (en) | Plasma processing device and processing method | |
| JPH02110925A (en) | Vacuum processing and device therefor | |
| JPH11330056A (en) | Method for cleaning electrode | |
| KR20070028838A (en) | Inside structure of plasma processing apparatus | |
| JP2003174014A (en) | Dry etching system and its plasma cleaning method | |
| JPH05251197A (en) | Dry etching method | |
| JP2000124139A (en) | Plasma treating apparatus |