JPH0792900A - Programmable controller - Google Patents

Programmable controller

Info

Publication number
JPH0792900A
JPH0792900A JP23367093A JP23367093A JPH0792900A JP H0792900 A JPH0792900 A JP H0792900A JP 23367093 A JP23367093 A JP 23367093A JP 23367093 A JP23367093 A JP 23367093A JP H0792900 A JPH0792900 A JP H0792900A
Authority
JP
Japan
Prior art keywords
unit
interface
peripheral
main body
interface module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP23367093A
Other languages
Japanese (ja)
Inventor
Eisuke Nagano
英輔 永野
Makoto Inoue
誠 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP23367093A priority Critical patent/JPH0792900A/en
Publication of JPH0792900A publication Critical patent/JPH0792900A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Programmable Controllers (AREA)

Abstract

PURPOSE:To eliminate the need to alter a peripheral unit even when a CPU unit is changed to a unit having a different interface, etc. CONSTITUTION:The main body unit 1 and the peripheral unit 2 are connected, through an I/F module 3 and when a value appearing on an address bus 12 from the main body unit 1 is different from the value stored in an address register 33, data of the peripheral unit 2 are stored in a data register 33 through a port 21 with the latch signal 36 from a clock circuit 35. When the value appearing on the address bus 12 matches the value stored in the address register 33, on the other hand, a latch inhibition signal 37 is outputted from the address register 33 to a data register 34 to stop the data register 34 from latching the data of the port 21 through a peripheral I/F part 32, and at the same time the MPU 11 of the CPU unit 1 fetches the contents of the data register 34.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、本体ユニットと周辺ユ
ニットとをインタフェースモジュールを介して接続する
ようにしたプログラマブルコントローラ(以下、PLC
という)に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a programmable controller (to be referred to as a PLC hereinafter) in which a main unit and peripheral units are connected via an interface module.
Said).

【0002】[0002]

【従来の技術】従来のPLCでは、通常、ユーザプログ
ラムを実行するMPUを備えた本体ユニットと、本体ユ
ニット以外のI/Oユニットや通信ユニット等の周辺ユ
ニットとから構成されており、これら本体ユニットと周
辺ユニット間は数本のポートあるいはデータバスやアド
レスバス等のバスで接続されている。
2. Description of the Related Art A conventional PLC is generally composed of a main unit having an MPU for executing a user program and peripheral units such as I / O units and communication units other than the main unit. The peripheral units are connected to each other by several ports or buses such as a data bus and an address bus.

【0003】[0003]

【発明が解決しようとする課題】しかし、このような従
来のPLCでは、本体ユニットと周辺ユニット間のポー
トやバス等のインタフェース、またはその通信プロトコ
ルが各PLCごとに専用のものであったため、他のPL
Cのものが接続できず、例えば本体ユニットをインタフ
ェースや通信プロトコルの異なるものに変更した場合に
は、それと同時に周辺ユニットも変更しなければならな
い、という問題があった。
However, in such a conventional PLC, the interface between the main unit and the peripheral unit, such as a port or a bus, or the communication protocol thereof is dedicated to each PLC. PL
There is a problem that if C cannot be connected and the main unit is changed to one having a different interface or communication protocol, the peripheral unit must be changed at the same time.

【0004】そこで、本発明は、本体ユニットをインタ
フェースや通信プロトコルの異なるものに変更したとき
でも周辺ユニットを変更しないで済むプログラマブルコ
ントローラを提供することを目的とする。
Therefore, an object of the present invention is to provide a programmable controller which does not need to change the peripheral unit even when the main unit is changed to one having a different interface or communication protocol.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するた
め、請求項1記載の発明では、本体ユニットと、その本
体ユニットとは異なるインタフェースの周辺ユニットと
をインタフェースモジュールを介して接続するようにし
たプログラマブルコントローラであって、上記インタフ
ェースモジュールは、上記本体ユニットとそのインタフ
ェースで接続される本体インタフェース部と、上記周辺
ユニットとそのインタフェースで接続される周辺インタ
フェース部と、上記周辺ユニットに対応したアドレスが
予め記憶されたアドレス記憶手段と、上記本体インタフ
ェース部と周辺インタフェース部との間で交換されるデ
ータのインタフェースを変換するインタフェース変換手
段とを有し、上記本体ユニットは、上記アドレス記憶手
段に記憶されたアドレスを指定することにより上記イン
タフェース変換手段を介して上記周辺ユニットへアクセ
スするアクセス手段を有する、ことを特徴とする。
In order to achieve the above object, in the invention described in claim 1, the main body unit and a peripheral unit having an interface different from that of the main body unit are connected via an interface module. A programmable controller, wherein the interface module has a body interface unit connected to the body unit and its interface, a peripheral interface unit connected to the peripheral unit and its interface, and an address corresponding to the peripheral unit in advance. The main body unit has a stored address storage means and an interface conversion means for converting an interface of data exchanged between the main body interface section and the peripheral interface section, and the main body unit is stored in the address storage section. Ad By specifying the scan has access means for accessing to the peripheral unit via the interface conversion unit, characterized in that.

【0006】請求項2記載の発明では、請求項1記載の
プログラマブルコントローラにおいて、本体ユニットと
同じインタフェースの周辺ユニットが接続されるスロッ
ト部を備えたベースユニットを有し、上記スロット部に
本体ユニットと異なるインタフェースの周辺ユニットを
接続する際には、インタフェースモジュールを介して接
続するようにした、ことを特徴とする。
According to a second aspect of the present invention, in the programmable controller according to the first aspect, there is provided a base unit having a slot portion to which a peripheral unit having the same interface as the main body unit is connected, and the main body unit is provided in the slot portion. When connecting peripheral units having different interfaces, the connection is made via an interface module.

【0007】請求項3記載の発明では、請求項1記載の
プログラマブルコントローラにおいて、インタフェース
モジュールが設けられ、本体ユニットと当該インタフェ
ースモジュールを介して接続されて、本体ユニットとは
異なるインタフェースの周辺ユニットが接続されるスロ
ット部を備えたベースユニットと、インタフェースモジ
ュールが設けられてなく、本体ユニットと直接接続され
て、本体ユニットと同じインタフェースの周辺ユニット
が接続されるスロット部を備えたベースユニットと、を
有することを特徴とする。
According to a third aspect of the present invention, in the programmable controller according to the first aspect, an interface module is provided, and a peripheral unit having an interface different from that of the main body unit is connected to the main body unit via the interface module. A base unit having a slot portion and a base unit having no interface module and directly connected to the main body unit and having a peripheral portion having the same interface as the main body unit connected thereto. It is characterized by

【0008】請求項4記載の発明では、請求項1記載の
プログラマブルコントローラにおいて、1台のベースユ
ニットに、本体ユニットと直接接続されて、本体ユニッ
トと同じインタフェースの周辺ユニットが接続されるス
ロット部と、本体ユニットとインタフェースモジュール
を介して接続されて、本体ユニットとは異なるインタフ
ェースの周辺ユニットが接続されるスロット部と、を有
することを特徴とする。
According to a fourth aspect of the invention, in the programmable controller according to the first aspect, one base unit is directly connected to the main body unit, and a slot portion to which a peripheral unit having the same interface as the main body unit is connected. , And a slot portion connected to the main body unit via the interface module and to which a peripheral unit having an interface different from that of the main body unit is connected.

【0009】請求項5記載の発明では、本体ユニット
と、その本体ユニットとは異なるインタフェースの周辺
ユニットとをインタフェースモジュールを介して接続す
るようにしたプログラマブルコントローラであって、上
記周辺ユニットは、自ユニットのインタフェースの種別
を示すインタフェース種別信号を出力するインタフェー
ス種別信号出力手段を有し、上記インタフェースモジュ
ールは、上記本体ユニットとそのインタフェースで接続
される本体インタフェース部と、インタフェースの異な
る複数の周辺ユニットと各々のインタフェースで接続さ
れる複数の周辺インタフェース部と、上記周辺ユニット
に対応したアドレスが予め記憶されたアドレス記憶手段
と、上記本体インタフェース部と周辺インタフェース部
との間で交換されるデータのインタフェースを変換する
インタフェース変換手段と、上記複数の周辺インタフェ
ース部の一つに周辺ユニットが接続された際その種別信
号出力手段からの種別信号を受け、当該周辺ユニットの
インタフェースに応じた入出力を上記本体インタフェー
ス部またはインタフェース変換手段から選択してその周
辺インタフェース部に接続する入出力選択手段とを有
し、上記本体ユニットは、上記アドレス記憶手段に記憶
されたアドレスを指定することにより上記インタフェー
スモジュールを介して上記周辺ユニットへアクセスする
アクセス手段を有する、ことを特徴とする。
According to a fifth aspect of the present invention, there is provided a programmable controller in which a main body unit and a peripheral unit having an interface different from that of the main body unit are connected via an interface module, and the peripheral unit is its own unit. Interface type signal output means for outputting an interface type signal indicating the type of interface of the main body unit, a main body interface section connected by the interface, and a plurality of peripheral units having different interfaces. Are exchanged between the main body interface section and the peripheral interface section, a plurality of peripheral interface sections connected by the interface, address storage means in which addresses corresponding to the peripheral units are stored in advance, and Interface conversion means for converting the interface of the peripheral unit, and when the peripheral unit is connected to one of the plurality of peripheral interface units, receives the type signal from the type signal output means and inputs the signal according to the interface of the peripheral unit. Input / output selection means for selecting an output from the main body interface section or interface conversion means and connecting it to the peripheral interface section, and the main body unit specifies the address stored in the address storage means. It has an access means for accessing the above-mentioned peripheral unit via an interface module.

【0010】請求項6記載の発明では、請求項5記載の
プログラマブルコントローラにおいて、インタフェース
モジュールが設けられ、本体ユニットと当該インタフェ
ースモジュールを介して接続された周辺ユニット接続用
のスロット部を備えたベースユニットを有する、ことを
特徴とする。
According to a sixth aspect of the invention, in the programmable controller according to the fifth aspect, the interface module is provided, and the base unit is provided with the main unit and the slot unit for connecting the peripheral unit connected via the interface module. It is characterized by having.

【0011】請求項7記載の発明では、本体ユニット
と、周辺ユニットとをインタフェースモジュールを介し
て接続するようにしたプログラマブルコントローラであ
って、上記本体ユニットおよび周辺ユニットは、各々、
互いに異なる通信プロトコルで相手ユニットとデータを
交換するデータ交換手段を有し、上記インタフェースモ
ジュールは、本体ユニットと周辺ユニットとの間で交換
されるデータを記憶するデータ記憶手段と、上記データ
記憶手段へアクセスする際に必要となるバス使用権の獲
得を制御するバス使用権制御手段と、上記本体ユニット
のデータ交換手段と同じ通信プロトコルでバス使用権制
御手段によって制御されるバス使用権を獲得し、バス使
用権を獲得した際には上記周辺ユニットのデータ交換手
段にデータ記憶手段にアクセスさせ、そのアクセス終了
時にバス使用権を上記本体ユニットのデータ交換手段に
解放するアクセス制御手段とを具備する、ことを特徴と
する。
According to a seventh aspect of the present invention, there is provided a programmable controller in which a main body unit and a peripheral unit are connected via an interface module, wherein the main body unit and the peripheral unit are respectively
The interface module has data exchanging means for exchanging data with the other unit by different communication protocols, and the interface module stores data exchanged between the main body unit and the peripheral unit, and the data storing means. The bus usage right control means for controlling acquisition of the bus usage right necessary for accessing, and the bus usage right controlled by the bus usage right control means by the same communication protocol as the data exchange means of the main unit, And access control means for causing the data exchange means of the peripheral unit to access the data storage means when the bus use right is acquired and releasing the bus use right to the data exchange means of the main body unit at the end of the access. It is characterized by

【0012】[0012]

【作用】請求項1〜4記載の発明では、本体ユニットと
その本体ユニットとは異なるインタフェースの周辺ユニ
ットとがインタフェースモジュールを介して接続され、
インタフェースモジュールではインタフェース変換手段
が本体インタフェース部と周辺インタフェース部との間
で交換されるデータのインタフェースを変換する。そし
て、本体ユニットは、アクセス手段によってアドレス記
憶手段に記憶されたアドレスを指定することにより、イ
ンタフェース変換手段を介して周辺ユニットにアクセス
する。
According to the invention described in claims 1 to 4, the main unit and the peripheral unit having an interface different from that of the main unit are connected via the interface module,
In the interface module, the interface conversion means converts the interface of data exchanged between the main body interface section and the peripheral interface section. Then, the main body unit accesses the peripheral unit via the interface conversion means by designating the address stored in the address storage means by the access means.

【0013】請求項5,6記載の発明では、本体ユニッ
トとその本体ユニットとは異なるインタフェースの周辺
ユニットとがインタフェースモジュールを介して接続さ
れ、周辺ユニットではインタフェース種別信号出力手段
が自ユニットのインタフェースの種別を示すインタフェ
ース種別信号を出力する。インタフェースモジュールで
は、一つの周辺インタフェース部に周辺ユニットが接続
された際、その種別信号出力手段からの種別信号を受け
て、当該周辺ユニットのインタフェースに応じた入出力
を本体インタフェース部またはインタフェース変換手段
から選択して、その周辺インタフェース部に接続する。
そして、本体ユニットは、アクセス手段によってアドレ
ス記憶手段に記憶されたアドレスを指定することによ
り、インタフェースモジュールを介して周辺ユニットへ
アクセスする。
According to the present invention, the main body unit and the peripheral unit having an interface different from that of the main body unit are connected through the interface module, and the interface type signal output means of the peripheral unit is the interface of the own unit. An interface type signal indicating the type is output. In the interface module, when a peripheral unit is connected to one peripheral interface unit, it receives a type signal from the type signal output means, and inputs and outputs according to the interface of the peripheral unit from the main body interface unit or the interface conversion unit. Select and connect to the peripheral interface section.
Then, the main body unit accesses the peripheral unit via the interface module by designating the address stored in the address storage unit by the access unit.

【0014】請求項7記載の発明では、互いに異なる通
信プロトコルで相手ユニットとデータ交換を行う本体ユ
ニットと周辺ユニットとをインタフェースモジュールを
介して接続しており、インタフェースモジュールでは、
データ記憶手段が本体ユニットと周辺ユニット間のデー
タを記憶し、バス使用権制御手段がデータ記憶手段へア
クセスする際に必要なバス使用権の獲得を制御する。そ
して、アクセス制御手段が本体ユニットと同じ通信プロ
トコルでバス使用権制御手段からバス使用権を獲得した
際には、周辺ユニットのデータ交換手段にデータ記憶手
段へアクセスさせ、そのアクセス終了時にバス使用権を
本体ユニットに解放する。
According to a seventh aspect of the present invention, the main unit for exchanging data with the partner unit and the peripheral unit are connected via the interface module by different communication protocols.
The data storage means stores data between the main unit and the peripheral unit, and the bus usage right control means controls acquisition of the bus usage right required when accessing the data storage means. Then, when the access control means acquires the bus use right from the bus use right control means by the same communication protocol as the main unit, the data exchange means of the peripheral unit is made to access the data storage means, and at the end of the access, the bus use right is acquired. To the main unit.

【0015】[0015]

【実施例】以下、本発明に係るPLCの実施例を図面に
基づいて説明する。図1は、請求項1記載の発明に係る
実施例(以下、第1実施例という)の構成を示す。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT An embodiment of a PLC according to the present invention will be described below with reference to the drawings. FIG. 1 shows a configuration of an embodiment (hereinafter, referred to as a first embodiment) according to the invention described in claim 1.

【0016】このPLCは、MPU11等が搭載された
本体ユニット1と、I/Oユニット等の周辺ユニット2
と、本体ユニット1と周辺ユニット2とを接続するため
のインタフェースモジュール3とを有している。
This PLC comprises a main unit 1 on which an MPU 11 and the like are mounted and a peripheral unit 2 such as an I / O unit.
And an interface module 3 for connecting the main unit 1 and the peripheral unit 2.

【0017】本体ユニット1は、アクセス手段として後
述するインタフェースユニットのアドレスレジスタに記
憶されたアドレスを指定することにより、インタフェー
スモジュールのデータレジスタへアクセスするMPU1
1を有する。
The main unit 1 accesses the data register of the interface module by designating the address stored in the address register of the interface unit, which will be described later, as the access means.
Has 1.

【0018】インタフェースモジュール3は、本体ユニ
ット1とバスのインタフェース(以下、バスインタフェ
ースという)で接続される本体インタフェース部31
と、周辺ユニット2とポートのインタフェース(以下、
ポートインタフェースという)で接続される周辺インタ
フェース部32と、初期処理時に周辺ユニット1に対応
したアドレスが記憶されるアドレスレジスタ33と、本
体インタフェース部31および周辺インタフェース部3
2と接続され、周辺インタフェース部32を介して周辺
ユニット2からのデータを記憶すると共に、両インタフ
ェース部31,32間で交換されるデータのインタフェ
ースを変換するデータレジスタ34と、データレジスタ
34にラッチタイミングを指示するラッチ信号36を送
るクロック回路35とを有する。
The interface module 3 is a main body interface section 31 connected to the main body unit 1 via a bus interface (hereinafter referred to as a bus interface).
And the interface between the peripheral unit 2 and the port (hereinafter,
A peripheral interface unit 32 connected by a port interface), an address register 33 that stores an address corresponding to the peripheral unit 1 at the time of initial processing, a main body interface unit 31 and a peripheral interface unit 3
2 is connected to the peripheral interface unit 32, stores the data from the peripheral unit 2, and converts the interface of the data exchanged between the interface units 31 and 32. The data register 34 and the data register 34 are latched. And a clock circuit 35 which sends a latch signal 36 for instructing timing.

【0019】なお、図中、12はアドレスバス、13は
データバス、14はコントロールバス、21はポート、
37は後述するラッチ禁止信号を示している。
In the figure, 12 is an address bus, 13 is a data bus, 14 is a control bus, 21 is a port,
Reference numeral 37 denotes a latch inhibit signal described later.

【0020】次に、この第1実施例の動作を図1に基づ
いて説明する。まず、本体ユニット1と周辺ユニット2
とがインタフェースモジュール3を介して接続され、当
該周辺ユニット2が選択状態でないとき、すなわち本体
ユニット1からアドレスバス12に現れる値とアドレス
レジスタ33に記憶されている値とが異なっているとき
は、周辺ユニット2のデータはポート21および周辺イ
ンタフェース部32を介してポートインタフェースでデ
ータレジスタ34に取り込まれ、クロック回路35から
の一定周期ごとのラッチ信号36によってデータレジス
タ33内に記憶される。
Next, the operation of the first embodiment will be described with reference to FIG. First, the main unit 1 and the peripheral unit 2
Are connected via the interface module 3 and the peripheral unit 2 is not in the selected state, that is, when the value appearing on the address bus 12 from the main unit 1 and the value stored in the address register 33 are different, The data of the peripheral unit 2 is taken into the data register 34 by the port interface via the port 21 and the peripheral interface section 32, and is stored in the data register 33 by the latch signal 36 from the clock circuit 35 for every fixed period.

【0021】一方、本体ユニット1のMPU11によっ
て周辺ユニット2が選択されたとき、すなわち本体ユニ
ット1からアドレスバス12に現れる値とアドレスレジ
スタ33に記憶されている値とが一致したときは、デー
タレジスタ34のデータが本体ユニット1に取り込まれ
る際に変化するのを避けるため、アドレスレジスタ33
からデータレジスタ34へラッチ禁止信号37が出力さ
れ、データレジスタ34が周辺インタフェース部32を
介したポート21出力のラッチを停止する。
On the other hand, when the peripheral unit 2 is selected by the MPU 11 of the main unit 1, that is, when the value appearing on the address bus 12 from the main unit 1 matches the value stored in the address register 33, the data register In order to prevent the data of 34 from changing when being taken into the main unit 1, the address register 33
Outputs a latch inhibit signal 37 to the data register 34, and the data register 34 stops latching the output of the port 21 via the peripheral interface unit 32.

【0022】すると、本体ユニット1のMPU11がデ
ータレジスタ34へ本体インタフェース部31を介しバ
スインタフェースでアクセスした際に、ポートインタフ
ェースからバスインタフェースに変換された周辺ユニッ
ト2の出力がデータレジスタ34からMPU11へ取り
込まれると共に、MPU11の出力がデータレジスタ3
4でバスインタフェースからポートインタフェースに変
換されて周辺ユニット2へ送られる。
Then, when the MPU 11 of the main unit 1 accesses the data register 34 via the bus interface 31 via the bus interface, the output of the peripheral unit 2 converted from the port interface to the bus interface is transferred from the data register 34 to the MPU 11. At the same time as being captured, the output of MPU 11
At 4 the bus interface is converted to a port interface and sent to the peripheral unit 2.

【0023】従って、この第1実施例によれば、本体ユ
ニット1と周辺ユニット2のインタフェースが異なって
も、インタフェースモジュール3を介することにより本
体ユニット1と周辺ユニット2とを接続することができ
るため、本体ユニットを異なるインタフェースのものに
変更したときでも周辺ユニットを変更しないで済む。こ
こで、この第1実施例における周辺ユニットの接続例を
ベースユニットまで含めた形で3例説明する。
Therefore, according to the first embodiment, even if the main body unit 1 and the peripheral unit 2 have different interfaces, the main body unit 1 and the peripheral unit 2 can be connected through the interface module 3. , Even if the main unit is changed to one with a different interface, it is not necessary to change the peripheral unit. Here, three connection examples of the peripheral units in the first embodiment will be described including the base unit.

【0024】図2は、請求項2記載の発明に対応したも
ので、インタフェースモジュール3をユニットとして使
用した場合の接続例を示している。
FIG. 2 corresponds to the invention of claim 2, and shows an example of connection when the interface module 3 is used as a unit.

【0025】つまり、本体ユニット1が接続されたベー
スユニット40には、本体ユニット1と同じバスインタ
フェースの周辺ユニット2aが接続されるスロット部4
0aが設けられている。そして、このスロット部40a
には、バスインタフェースの周辺ユニット2aが直接接
続される一方、インタフェースモジュール3を介してポ
ートインタフェースの周辺ユニット2bが接続される。
That is, to the base unit 40 to which the main body unit 1 is connected, the slot portion 4 to which the peripheral unit 2a having the same bus interface as that of the main body unit 1 is connected.
0a is provided. And this slot portion 40a
While the peripheral unit 2a of the bus interface is directly connected to, the peripheral unit 2b of the port interface is connected via the interface module 3.

【0026】従って、この接続例によれば、本体ユニッ
ト1のインタフェースと異なる周辺ユニット2bでも、
インタフェースモジュール3を介することにより本体ユ
ニット1のインタフェースと同じ周辺ユニット2aと同
様に、本体ユニット1が接続されたベースユニット40
に接続することができる。
Therefore, according to this connection example, even in the peripheral unit 2b different from the interface of the main body unit 1,
The base unit 40 to which the main body unit 1 is connected, like the peripheral unit 2a having the same interface as the main body unit 1 through the interface module 3.
Can be connected to.

【0027】図3は、請求項3記載の発明に対応したも
の、インタフェースモジュールを必要なユニットと、不
必要なユニットとをベースユニット毎に分割した場合の
接続例を示している。
FIG. 3 shows an example of a connection corresponding to the invention of claim 3 in the case where an interface module requires a unit and an unnecessary unit is divided for each base unit.

【0028】つまり、本体ユニット1が接続されたベー
スユニット41には、本体ユニット1のインタフェース
と同じインタフェースである周辺ユニット2aが接続さ
れるように本体ユニット1とバス12,13,14を介
して直接接続されたスロット部41aが設けられてお
り、インタフェースモジュール3が設けられていない。
一方、ベースユニット41とバス12,13,14を介
して接続されたベースユニット42には、本体ユニット
1のバスインタフェースと異なるポートインタフェース
の周辺ユニット2bが複数台接続されるようにインタフ
ェースモジュール3が設けられている。つまり、このイ
ンタフェースモジュール3の周辺インタフェース部32
にポートインタフェースのスロット部42aが複数個設
けられており、各スロット部42aにはポートインタフ
ェースの周辺ユニット2bが接続されるようになってい
る。
That is, the base unit 41 to which the main unit 1 is connected is connected to the main unit 1 and the buses 12, 13 and 14 so that the peripheral unit 2a, which is the same interface as the main unit 1, is connected. The directly connected slot portion 41a is provided, and the interface module 3 is not provided.
On the other hand, the interface module 3 is connected to the base unit 42 connected to the base unit 41 via the buses 12, 13, and 14 so that a plurality of peripheral units 2b having a port interface different from the bus interface of the main body unit 1 are connected. It is provided. That is, the peripheral interface unit 32 of this interface module 3
A plurality of slot portions 42a of the port interface are provided in each slot, and the peripheral unit 2b of the port interface is connected to each slot portion 42a.

【0029】従って、この接続例によれば、インタフェ
ースモジュール3を必要としない周辺ユニット2aが接
続されるベースユニット41と、必要とする周辺ユニッ
ト2bが接続されるベースユニット42とに分けて構成
できる。
Therefore, according to this connection example, the base unit 41 to which the peripheral unit 2a not requiring the interface module 3 is connected and the base unit 42 to which the necessary peripheral unit 2b is connected can be configured separately. .

【0030】図4は、請求項4記載の発明に対応したも
ので、1台のベースユニット43に本体ユニット1と同
じバスインタフェースである周辺ユニット2a接続用の
スロット43aと、ポートインタフェースである周辺ユ
ニット2b接続用のスロット43bとを設けた例を示し
ている。
FIG. 4 corresponds to the invention described in claim 4, and one base unit 43 has a slot 43a for connecting the peripheral unit 2a which is the same bus interface as the main unit 1 and a peripheral which is a port interface. An example in which a slot 43b for connecting the unit 2b is provided is shown.

【0031】つまり、この1台のベースユニット43に
は、本体ユニット1とバス12,13,14を介して直
接接続されるバスインタフェースのスロット43aと、
インタフェースモジュール3を介してポートインタフェ
ースで接続されるスロット43bとが設けられている。
そして、スロット43aにはバスインタフェースの周辺
ユニット2aが接続され、スロット43bにはポートイ
ンタフェースの周辺ユニット43bが接続される。
In other words, a bus interface slot 43a which is directly connected to the main unit 1 via the buses 12, 13 and 14 is connected to the single base unit 43.
A slot 43b connected to the port interface via the interface module 3 is provided.
The bus interface peripheral unit 2a is connected to the slot 43a, and the port interface peripheral unit 43b is connected to the slot 43b.

【0032】従って、この接続例によれば、1台のベー
スユニット43に周辺ユニット2a,2bという異なる
2種類のインタフェースの周辺ユニットが接続できるこ
とになる。
Therefore, according to this connection example, peripheral units having two different types of interfaces, that is, peripheral units 2a and 2b, can be connected to one base unit 43.

【0033】次に、請求項5記載の発明に係る実施例
(以下、第2実施例という)を説明する。
Next, an embodiment (hereinafter referred to as a second embodiment) according to the invention of claim 5 will be described.

【0034】図5に、この第2実施例のPLCの構成を
示す。なお、第1実施例のものと同一機能を有するもの
には同一符号を付して説明する。
FIG. 5 shows the configuration of the PLC of the second embodiment. It should be noted that the components having the same functions as those of the first embodiment will be described with the same reference numerals.

【0035】この第2実施例のPLCは、第1実施例と
同様に、MPU11等が搭載された本体ユニット1と、
I/Oユニット等の周辺ユニット2と、本体ユニット1
と周辺ユニット2とを接続するためのインタフェースモ
ジュール3とを有しているが、本実施例では、周辺ユニ
ット2がインタフェース種別信号23を出力する一方、
インタフェースモジュール3がそのインタフェース種別
信号23に応じて入出力を選択するように構成されてい
る。
The PLC of the second embodiment is similar to the first embodiment in that the main body unit 1 on which the MPU 11 and the like are mounted,
Peripheral unit 2 such as I / O unit and main unit 1
And an interface module 3 for connecting the peripheral unit 2 to the peripheral unit 2. In this embodiment, while the peripheral unit 2 outputs the interface type signal 23,
The interface module 3 is configured to select the input / output according to the interface type signal 23.

【0036】つまり、周辺ユニット2は、種別信号出力
手段としてのインタフェース種別信号出力回路22を有
しており、インタフェースモジュール3に接続された際
に、自ユニットのインタフェースの種別を示すインタフ
ェース種別信号23を当該インタフェースモジュール3
に出力するように構成されている。
That is, the peripheral unit 2 has the interface type signal output circuit 22 as the type signal output means, and when connected to the interface module 3, the interface type signal 23 indicating the type of the interface of its own unit. The interface module 3
Configured to output to.

【0037】インタフェースモジュール3は、本体イン
タフェース部31と、インタフェースが異なる複数の周
辺ユニット2に各々のインタフェースで接続される複数
の周辺インタフェース部32(図では、便宜上1つの周
辺インタフェース部しか示してないが、複数あるものと
する)と、アドレスレジスタ33と、データレジスタ3
4と、クロック回路35と、入出力選択手段としてのマ
ルチプレクサ38とを有している。
The interface module 3 includes a main body interface section 31 and a plurality of peripheral interface sections 32 connected to a plurality of peripheral units 2 each having a different interface (only one peripheral interface section is shown in the figure for convenience). However, it is assumed that there is a plurality), the address register 33, and the data register 3
4, a clock circuit 35, and a multiplexer 38 as an input / output selection unit.

【0038】このマルチプレクサ38は、複数の周辺イ
ンタフェース部32の一つに周辺ユニット2が接続され
た際、そのインタフェース種別信号出力回路22から出
力されるインタフェース種別信号23を受けて、当該周
辺ユニット2のインタフェースに応じた入出力を本体イ
ンタフェース部31またはデータレジスタ34から選択
してその周辺インタフェース部32に接続するように構
成されている。
When the peripheral unit 2 is connected to one of the plurality of peripheral interface units 32, the multiplexer 38 receives the interface type signal 23 output from the interface type signal output circuit 22 and receives the interface type signal 23. The input / output corresponding to the interface is selected from the main body interface section 31 or the data register 34 and connected to the peripheral interface section 32.

【0039】次に、この第2実施例の動作を図面に基づ
いて説明する。図5は、本体ユニット1と同じインタフ
ェースであるバスインタフェースの周辺ユニット2が接
続された場合を示しており、この場合には、インタフェ
ースモジュール3と周辺ユニット2とが接続された際
に、周辺ユニット2のインタフェース種別信号出力回路
22からバスインタフェースを示すインタフェース種別
信号23が出力され、インタフェースモジュール3のマ
ルチプレクサ38に入力する。
Next, the operation of the second embodiment will be described with reference to the drawings. FIG. 5 shows a case where the peripheral unit 2 of the bus interface, which is the same interface as the main unit 1, is connected. In this case, when the interface module 3 and the peripheral unit 2 are connected, the peripheral unit is connected. The interface type signal output circuit 22 of No. 2 outputs the interface type signal 23 indicating the bus interface, and inputs it to the multiplexer 38 of the interface module 3.

【0040】このため、マルチプレクサ38は、本体ユ
ニット1のMPU11からの本体インタフェース部31
およびバス12,13,14を介した直接の入出力を選
択して、そのバスインタフェースで周辺インタフェース
部32と入出力を行うことになる。
Therefore, the multiplexer 38 includes the main body interface section 31 from the MPU 11 of the main body unit 1.
Also, direct input / output via the buses 12, 13, 14 is selected, and input / output with the peripheral interface unit 32 is performed by the bus interface.

【0041】図6は、本体ユニット1とは異なるインタ
フェースであるポートインタフェースの周辺ユニット2
が接続された場合を示しており、この場合には、周辺ユ
ニット2のインタフェース種別信号出力回路22からそ
のインタフェースの種別であるポートインタフェースを
示すインタフェース種別信号23が出力され、インタフ
ェースモジュール3のマルチプレクサ38に入力する。
FIG. 6 shows a port interface peripheral unit 2 which is an interface different from the main unit 1.
Is connected. In this case, the interface type signal output circuit 22 of the peripheral unit 2 outputs an interface type signal 23 indicating a port interface which is the type of the interface, and the multiplexer 38 of the interface module 3 is shown. To enter.

【0042】このため、マルチプレクサ38は、本体イ
ンタフェース部31とデータレジスタ34を介しての入
出力、すなわちポートインタフェースを選択して、その
ポートインタフェースで周辺インタフェース部32を介
し周辺ユニット2のポート21と入出力を行うことにな
る。
Therefore, the multiplexer 38 selects the input / output via the main body interface section 31 and the data register 34, that is, selects the port interface, and the port interface of the peripheral unit 2 via the peripheral interface section 32 is selected. I / O will be performed.

【0043】従って、この第2実施例によれば、インタ
フェースモジュール3に接続する周辺ユニット2のバス
やポート等のインタフェースに応じて、インタフェース
モジュール3の入出力が自動的に変更されるため、異な
るインタフェースの周辺ユニット2でも同一のインタフ
ェースモジュール3を介して本体ユニット1に接続する
ことができ、本体ユニットを異なるインタフェースのも
のに変更したときでも周辺ユニットを変更しないで済
む。
Therefore, according to the second embodiment, the input / output of the interface module 3 is automatically changed according to the interface such as the bus or port of the peripheral unit 2 connected to the interface module 3, which is different. The peripheral unit 2 of the interface can also be connected to the main body unit 1 through the same interface module 3, and the peripheral unit does not have to be changed even when the main body unit is changed to that of a different interface.

【0044】ここで、この第2実施例における周辺ユニ
ットの接続例をベースユニットまで含めた形で示す。
Here, a connection example of the peripheral units in the second embodiment is shown including the base unit.

【0045】図7は、請求項6記載の発明に対応したも
ので、ベースユニット44にこの第2実施例のインタフ
ェースモジュール3を2台設けた例を示している。
FIG. 7 corresponds to the invention of claim 6, and shows an example in which two interface modules 3 of the second embodiment are provided in the base unit 44.

【0046】この場合、バスインタフェースの周辺ユニ
ット2aが接続されたインタフェースモジュール3a側
では、この周辺ユニット2aからバスインタフェースを
示すインタフェース種別信号が入力しているため、マル
チプレクサ38aによって周辺ユニット2aへの入出力
がバスインタフェースとなる一方、ポートインタフェー
スの周辺ユニット2bが接続されたインタフェースモジ
ュール3b側では、この周辺ユニット2bからポートイ
ンタフェースを示すインタフェース種別信号が入力して
いるため、マルチプレクサ38bによって周辺ユニット
2bへの入出力がポートインタフェースとなる。
In this case, on the side of the interface module 3a to which the peripheral unit 2a of the bus interface is connected, since the interface type signal indicating the bus interface is input from the peripheral unit 2a, the multiplexer 38a inputs the signal to the peripheral unit 2a. While the output is the bus interface, on the side of the interface module 3b to which the peripheral unit 2b of the port interface is connected, since the interface type signal indicating the port interface is input from the peripheral unit 2b, the multiplexer 38b sends the peripheral unit 2b to the peripheral unit 2b. Input / output of is the port interface.

【0047】次に、請求項7記載の発明に係る実施例
(以下、第3実施例という)を説明する。
Next, an embodiment (hereinafter referred to as a third embodiment) according to the invention of claim 7 will be described.

【0048】この第3実施例のPLCは、本体ユニット
および周辺ユニットが互いにデータ交換用の共有メモリ
を持たず、かつ、通信プロトコルすなわち共有メモリへ
のバス制御手順が異なっている場合でも接続できて、デ
ータ交換を可能にしたことを特徴としている。
The PLC of the third embodiment can be connected even when the main unit and the peripheral unit do not have a shared memory for exchanging data with each other and the communication protocol, that is, the bus control procedure to the shared memory is different. , Which enables data exchange.

【0049】図8に、この第3実施例のPLCの構成を
示す。この第3実施例のPLCでは、本体ユニット5と
タイプAの周辺ユニット6aとがベースユニット7上の
システムバス8と直接接続されると共に、本体ユニット
5とタイプBの周辺ユニット6bとがベースユニット7
上のシステムバス8と当該ベースユニット7に設けられ
たインタフェースモジュール71を介して接続されるよ
うに構成されている。
FIG. 8 shows the configuration of the PLC of the third embodiment. In the PLC of the third embodiment, the main unit 5 and the type A peripheral unit 6a are directly connected to the system bus 8 on the base unit 7, and the main unit 5 and the type B peripheral unit 6b are connected to the base unit. 7
It is configured to be connected to the upper system bus 8 via an interface module 71 provided in the base unit 7.

【0050】本体ユニット5には、所定の通信プロトコ
ルで共有メモリへアクセスしてデータ交換を行うデータ
交換手段としてのMPU51を有する。
The main unit 5 has an MPU 51 as a data exchange means for exchanging data by accessing a shared memory by a predetermined communication protocol.

【0051】周辺ユニット6aは、タイプAすなわち本
体ユニット専用の周辺ユニットで、本体ユニット1との
間のデータ交換用のシングルポートメモリの共有メモリ
61aと、その共有メモリ61aへのバス使用権の獲得
を制御するバス使用権獲得制御回路62aと、本体ユニ
ット5のMPU51と同じ通信プロトコルでバス使用権
獲得制御回路62aからバス使用権を獲得して共有メモ
リ61aへアクセスするデータ交換手段としてのMPU
63aとを有する。
The peripheral unit 6a is a peripheral unit dedicated to type A, that is, a main unit, and is a shared memory 61a of a single-port memory for exchanging data with the main unit 1 and a bus use right to the shared memory 61a. And a MPU as a data exchange means for accessing the shared memory 61a by acquiring the bus use right from the bus use right acquisition control circuit 62a by the same communication protocol as the MPU 51 of the main body unit 5
63a.

【0052】周辺ユニット6bは、タイプBすなわち本
体ユニットと通信プロトコルの異なる周辺ユニットで、
共有メモリを備えてなく、後述するHALT/PASS
制御を行って、本体ユニット5のMPU51とは異なる
通信プロトコルで本体ユニット5のMPU51とデータ
交換を行うデータ交換手段としてのMPU61bを有す
る。
The peripheral unit 6b is a type B, that is, a peripheral unit having a communication protocol different from that of the main unit,
HALT / PASS described later without shared memory
It has MPU61b as a data exchange means which controls and exchanges data with MPU51 of the main body unit 5 by a communication protocol different from MPU51 of the main body unit 5.

【0053】インタフェースモジュール71は、本体ユ
ニット5と周辺ユニット6b間でデータ交換される入出
力データを記憶する共有メモリ71aと、周辺ユニット
6bのMPU61bと後述するようにHALT/PAS
S制御を行って、当該MPU61bに共有メモリ71a
へアクセスさせるよう制御するアクセス制御手段として
アクセス制御回路71bと、本体ユニット5のMPU5
1とアクセス制御回路71bとの間でバス使用権の獲得
を制御するバス使用権制御回路71cとを有する。
The interface module 71 includes a shared memory 71a for storing input / output data exchanged between the main unit 5 and the peripheral unit 6b, an MPU 61b of the peripheral unit 6b, and a HALT / PAS as described later.
S control is performed, and the shared memory 71a is provided to the MPU 61b.
Access control circuit 71b as an access control means for controlling to access to MPU5 of main unit 5
1 and the access control circuit 71b, a bus use right control circuit 71c for controlling acquisition of the bus use right.

【0054】次に、この第3実施例における処理を説明
する。図9は、この第3実施例におけるインタフェース
モジュール71のアクセス制御回路71bおよび周辺ユ
ニット6bのMPU61bにおけるデータ交換処理であ
るHALT/PASS制御を示している。
Next, the processing in this third embodiment will be described. FIG. 9 shows HALT / PASS control which is a data exchange process in the access control circuit 71b of the interface module 71 and the MPU 61b of the peripheral unit 6b in the third embodiment.

【0055】まず、本体ユニット5のMPU51がイン
タフェースモジュール71の共有メモリ71aへのアク
セスを終了してバス使用権を解放したときは、次に、ア
クセス制御回路71bがバス使用権制御回路71cから
バス使用権を獲得して(ステップ101“Yes”)、周
辺ユニット6bのMPU61bに対してHALTレディ
ーを出力する(ステップ102)。このMPU61で
は、このHALTレディーを受けて(ステップ20
1)、アクセス制御回路71bに対してHALT要求を
出力する(ステップ202)。
First, when the MPU 51 of the main body unit 5 finishes the access to the shared memory 71a of the interface module 71 and releases the bus use right, the access control circuit 71b then uses the bus use right control circuit 71c to access the bus. The usage right is acquired (step 101 “Yes”), and a HALT ready is output to the MPU 61b of the peripheral unit 6b (step 102). The MPU 61 receives this HALT ready (step 20).
1), it outputs a HALT request to the access control circuit 71b (step 202).

【0056】アクセス制御回路71bでは、そのHAL
T要求を受けたことを確認して(ステップ103“Ye
s”)、HALT状態に移行する(ステップ104)。
このため、周辺ユニット2bのMPU61bは、共有メ
モリ71aのアクセス権を獲得することになり、データ
送受信すなわち共有メモリ71aに送信データを書き込
むと共に、受信データを読み込み(ステップ203)、
そのデータ送受信が終了したら、アクセス制御回路71
bのHALT解除処理とPASSセット処理を行う(ス
テップ204)。
In the access control circuit 71b, the HAL
Confirm that the T request has been received (step 103 "Ye
s "), transition to the HALT state (step 104).
Therefore, the MPU 61b of the peripheral unit 2b acquires the access right to the shared memory 71a, and transmits / receives data, that is, writes the transmitted data to the shared memory 71a and reads the received data (step 203).
When the data transmission / reception is completed, the access control circuit 71
The HALT release process and the PASS set process of b are performed (step 204).

【0057】すると、アクセス制御回路71bは、HA
LT状態が解除されてバス使用権を解放する(ステップ
105)。このため、本体ユニット5のMPU51へバ
ス使用権が渡り、このMPU51は、周辺ユニットサー
ビス処理において、周辺ユニット2aがアクセスする場
合と同様の方法で共有メモリへのリード/ライト処理を
行う。
Then, the access control circuit 71b causes the HA
The LT state is released and the bus use right is released (step 105). Therefore, the bus use right is given to the MPU 51 of the main body unit 5, and in the peripheral unit service processing, the MPU 51 performs the read / write processing to the shared memory in the same method as when the peripheral unit 2a accesses.

【0058】なお、周辺ユニット6aの場合には、タイ
プAで本体ユニット専用の周辺ユニットであるため、本
体ユニット5のMPU51と同じ通信プロトコルでバス
使用権獲得制御回路62aからバス使用権を獲得して共
有メモリ61aへアクセスする。
Since the peripheral unit 6a is a peripheral unit dedicated to the main unit of type A, the bus use right is acquired from the bus use right acquisition control circuit 62a by the same communication protocol as the MPU 51 of the main unit 5. To access the shared memory 61a.

【0059】従って、この第3実施例によれば、データ
交換用の共有メモリを持たないPLC本体ユニットおよ
び周辺ユニットにおいて共有メモリへのバス制御手順の
通信プロトコルが異なっていても、このインタフェース
モジュールを使用して両ユニットを接続することによ
り、データ交換が可能になる。このため、本体ユニット
を異なる通信プロトコルのものに変更したときでも周辺
ユニットを変更しないで済む。
Therefore, according to the third embodiment, even if the communication protocol of the bus control procedure to the shared memory is different between the PLC main unit and the peripheral unit which do not have the shared memory for data exchange, this interface module is used. By using and connecting both units, data exchange becomes possible. Therefore, even if the main body unit is changed to one having a different communication protocol, it is not necessary to change the peripheral unit.

【0060】[0060]

【発明の効果】以上説明したように、請求項1〜4記載
の発明では、本体ユニットとその本体ユニットと異なる
インタフェースの周辺ユニットとを、両ユニットのイン
タフェースに対応したインタフェース部を持つインタフ
ェースモジュールを介して接続し、そのインタフェース
部間で交換されるデータのインタフェース変換を行うよ
うにしたため、両ユニットのインタフェースが異なって
も接続することができ、本体ユニットを異なるインタフ
ェースのものに変更したときでも周辺ユニットを変更し
ないで済む。
As described above, according to the invention described in claims 1 to 4, the main body unit and the peripheral unit having an interface different from that of the main body unit, and the interface module having the interface section corresponding to the interface of both units are provided. By connecting via the interface and converting the data exchanged between the interface parts, it is possible to connect even if the interfaces of both units are different, and even if the main unit is changed to one with a different interface No need to change units.

【0061】また、請求項5,6記載の発明では、本体
ユニットとその本体ユニットと異なるインタフェースの
周辺ユニットとを、両ユニットのインタフェースに対応
したインタフェース部を持つインタフェースモジュール
を介して接続し、周辺ユニットからインタフェースモジ
ュールへインタフェース種別信号が送出されて、インタ
フェースモジュールで当該周辺ユニットのインタフェー
スに応じた入出力が選択されるようにしたため、周辺ユ
ニットのインタフェースに応じてインタフェースモジュ
ールの入出力を自動的に変更でき、本体ユニットを異な
るインタフェースのものに変更したときでも周辺ユニッ
トを変更しないで済む。
According to the present invention, the main body unit and a peripheral unit having an interface different from that of the main body unit are connected through an interface module having an interface section corresponding to the interface of both units, and the peripheral unit is connected. Since the interface type signal is sent from the unit to the interface module and the interface module selects the input / output according to the interface of the peripheral unit, the input / output of the interface module is automatically performed according to the interface of the peripheral unit. It can be changed, and the peripheral unit does not have to be changed even when the main unit is changed to one with a different interface.

【0062】さらに、請求項7記載の発明では、本体ユ
ニットと周辺ユニットとをインタフェースモジュールを
介して接続し、インタフェースモジュールのデータ記憶
手段が両ユニット間のデータを記憶し、アクセス制御手
段が本体ユニットと同じ通信プロトコルでバス使用権を
獲得して周辺ユニットにデータ記憶手段へアクセスさせ
るようにしたため、互いに異なる通信プロトコルで相手
ユニットとデータ交換を行う本体ユニットと周辺ユニッ
トとでも接続できてデータ交換が可能になる。このた
め、本体ユニットを異なる通信プロトコルのものに変更
したときでも周辺ユニットを変更しないで済む。
Further, in the invention according to claim 7, the main body unit and the peripheral unit are connected via the interface module, the data storing means of the interface module stores data between both units, and the access control means is the main body unit. Since the bus usage right is acquired by the same communication protocol as above and the peripheral unit is made to access the data storage means, the main unit and the peripheral unit that exchange data with the other unit by different communication protocols can be connected and data exchange can be performed. It will be possible. Therefore, even if the main body unit is changed to one having a different communication protocol, it is not necessary to change the peripheral unit.

【図面の簡単な説明】[Brief description of drawings]

【図1】第1実施例の構成を示すブロック図。FIG. 1 is a block diagram showing the configuration of a first embodiment.

【図2】第1実施例におけるベースユニットへの接続例
を示す説明図。
FIG. 2 is an explanatory diagram showing an example of connection to a base unit in the first embodiment.

【図3】第1実施例におけるベースユニットへの他の接
続例を示す説明図。
FIG. 3 is an explanatory diagram showing another example of connection to the base unit in the first embodiment.

【図4】第1実施例におけるベースユニットへの他の接
続例を示す説明図。
FIG. 4 is an explanatory diagram showing another example of connection to the base unit in the first embodiment.

【図5】第2実施例の構成と作用を示すブロック図。FIG. 5 is a block diagram showing the configuration and operation of the second embodiment.

【図6】第2実施例の構成と作用を示すブロック図。FIG. 6 is a block diagram showing the configuration and operation of the second embodiment.

【図7】第2実施例におけるベースユニットへの接続例
を示す説明図。
FIG. 7 is an explanatory view showing an example of connection to a base unit in the second embodiment.

【図8】第3実施例の構成を示すブロック図。FIG. 8 is a block diagram showing the configuration of a third embodiment.

【図9】第3実施例の動作を示すフローチャート。FIG. 9 is a flowchart showing the operation of the third embodiment.

【符号の説明】[Explanation of symbols]

1 本体ユニット 2 周辺ユニット 2a 周辺ユニット 2b 周辺ユニット 3 インタフェースモジュール 11 MPU(アクセス手段) 22 インタフェース種別信号出力回路(インタフェー
ス種別信号出力手段) 31 本体インタフェース部 32 周辺インタフェース部 33 アドレスレジスタ(アドレス記憶手段) 34 データレジスタ(インタフェース変換手段) 38 マルチプレクサ(入出力選択手段) 40 ベースユニット 41 ベースユニット 42 ベースユニット 43 ベースユニット 44 ベースユニット 51 MPU(データ交換手段) 61b MPU(データ交換手段) 71 インタフェースモジュール 71a 共有メモリ(データ記憶手段) 71b アクセス制御回路(アクセス制御手段) 71c バス使用権制御回路(バス使用権制御手段)
1 Main Unit 2 Peripheral Unit 2a Peripheral Unit 2b Peripheral Unit 3 Interface Module 11 MPU (Access Unit) 22 Interface Type Signal Output Circuit (Interface Type Signal Output Unit) 31 Main Unit Interface Unit 32 Peripheral Interface Unit 33 Address Register (Address Storage Unit) 34 data register (interface conversion means) 38 multiplexer (input / output selection means) 40 base unit 41 base unit 42 base unit 43 base unit 44 base unit 51 MPU (data exchange means) 61b MPU (data exchange means) 71 interface module 71a shared Memory (data storage means) 71b Access control circuit (access control means) 71c Bus right control circuit (bus right) Control means)

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 本体ユニットと、その本体ユニットとは
異なるインタフェースの周辺ユニットとをインタフェー
スモジュールを介して接続するようにしたプログラマブ
ルコントローラであって、 上記インタフェースモジュールは、上記本体ユニットと
そのインタフェースで接続される本体インタフェース部
と、上記周辺ユニットとそのインタフェースで接続され
る周辺インタフェース部と、上記周辺ユニットに対応し
たアドレスが予め記憶されたアドレス記憶手段と、上記
本体インタフェース部と周辺インタフェース部との間で
交換されるデータのインタフェースを変換するインタフ
ェース変換手段とを有し、 上記本体ユニットは、上記アドレス記憶手段に記憶され
たアドレスを指定することにより上記インタフェース変
換手段を介して上記周辺ユニットへアクセスするアクセ
ス手段を有する、 ことを特徴とするプログラマブルコントローラ。
1. A programmable controller in which a main body unit and a peripheral unit having an interface different from that of the main body unit are connected via an interface module, wherein the interface module is connected to the main body unit through its interface. Between the main body interface section and the peripheral interface section, the peripheral interface section connected to the peripheral unit by the interface, the address storing means in which an address corresponding to the peripheral unit is stored in advance, and the main body interface section and the peripheral interface section. Interface conversion means for converting the interface of the data exchanged with the main body unit, and the main body unit specifies the address stored in the address storage means, and Programmable controller having an access means for accessing to the side unit, it is characterized.
【請求項2】 本体ユニットと同じインタフェースの周
辺ユニットが接続されるスロット部を備えたベースユニ
ットを有し、 上記スロット部に本体ユニットと異なるインタフェース
の周辺ユニットを接続する際には、インタフェースモジ
ュールを介して接続するようにした、 ことを特徴とする請求項1記載のプログラマブルコント
ローラ。
2. A base unit having a slot portion to which a peripheral unit having the same interface as that of the main body unit is connected. When connecting a peripheral unit having an interface different from that of the main body unit to the slot portion, an interface module is provided. The programmable controller according to claim 1, characterized in that the programmable controller is connected through the programmable controller.
【請求項3】 インタフェースモジュールが設けられ、
本体ユニットと当該インタフェースモジュールを介して
接続されて、本体ユニットとは異なるインタフェースの
周辺ユニットが接続されるスロット部を備えたベースユ
ニットと、 インタフェースモジュールが設けられてなく、本体ユニ
ットと直接接続されて、本体ユニットと同じインタフェ
ースの周辺ユニットが接続されるスロット部を備えたベ
ースユニットと、 を有することを特徴とする請求項1記載のプログラマブ
ルコントローラ。
3. An interface module is provided,
A base unit that is connected to the main unit via the interface module and has a slot to which a peripheral unit having an interface different from that of the main unit is connected, and an interface module is not provided and is directly connected to the main unit. 2. The programmable controller according to claim 1, further comprising: a base unit having a slot portion to which a peripheral unit having the same interface as the main body unit is connected.
【請求項4】 1台のベースユニットに、 本体ユニットと直接接続されて、本体ユニットと同じイ
ンタフェースの周辺ユニットが接続されるスロット部
と、 本体ユニットとインタフェースモジュールを介して接続
されて、本体ユニットとは異なるインタフェースの周辺
ユニットが接続されるスロット部と、 を有することを特徴とする請求項1記載のプログラマブ
ルコントローラ。
4. A base unit, which is directly connected to one main unit, to which a peripheral unit having the same interface as that of the main unit is connected, and which is connected to the main unit via an interface module. 2. The programmable controller according to claim 1, further comprising: a slot portion to which a peripheral unit having an interface different from that is connected.
【請求項5】 本体ユニットと、その本体ユニットとは
異なるインタフェースの周辺ユニットとをインタフェー
スモジュールを介して接続するようにしたプログラマブ
ルコントローラであって、 上記周辺ユニットは、自ユニットのインタフェースの種
別を示すインタフェース種別信号を出力するインタフェ
ース種別信号出力手段を有し、 上記インタフェースモジュールは、上記本体ユニットと
そのインタフェースで接続される本体インタフェース部
と、インタフェースの異なる複数の周辺ユニットと各々
のインタフェースで接続される複数の周辺インタフェー
ス部と、上記周辺ユニットに対応したアドレスが予め記
憶されたアドレス記憶手段と、上記本体インタフェース
部と周辺インタフェース部との間で交換されるデータの
インタフェースを変換するインタフェース変換手段と、
上記複数の周辺インタフェース部の一つに周辺ユニット
が接続された際その種別信号出力手段からの種別信号を
受け、当該周辺ユニットのインタフェースに応じた入出
力を上記本体インタフェース部またはインタフェース変
換手段から選択してその周辺インタフェース部に接続す
る入出力選択手段とを有し、 上記本体ユニットは、上記アドレス記憶手段に記憶され
たアドレスを指定することにより上記インタフェースモ
ジュールを介して上記周辺ユニットへアクセスするアク
セス手段を有する、 ことを特徴とするプログラマブルコントローラ。
5. A programmable controller in which a main body unit and a peripheral unit having an interface different from that of the main body unit are connected via an interface module, wherein the peripheral unit indicates an interface type of its own unit. The interface module has interface type signal output means for outputting an interface type signal, and the interface module is connected to each of the main body unit and a main body interface section connected by the interface, and a plurality of peripheral units having different interfaces. A plurality of peripheral interface units, address storage means in which addresses corresponding to the peripheral units are stored in advance, and an interface for data exchanged between the main body interface unit and the peripheral interface unit. And interface conversion means for converting,
When a peripheral unit is connected to one of the plurality of peripheral interface units, it receives a type signal from the type signal output unit, and selects the input / output according to the interface of the peripheral unit from the main body interface unit or the interface conversion unit. And an input / output selection unit connected to the peripheral interface unit, and the main body unit accesses the peripheral unit via the interface module by designating an address stored in the address storage unit. A programmable controller, comprising: means.
【請求項6】 インタフェースモジュールが設けられ、
本体ユニットと当該インタフェースモジュールを介して
接続された周辺ユニット接続用のスロット部を備えたベ
ースユニットを有する、 ことを特徴とする請求項5記載のプログラマブルコント
ローラ。
6. An interface module is provided,
The programmable controller according to claim 5, further comprising: a base unit having a slot unit for connecting a peripheral unit, which is connected to the main unit via the interface module.
【請求項7】 本体ユニットと、周辺ユニットとをイン
タフェースモジュールを介して接続するようにしたプロ
グラマブルコントローラであって、 上記本体ユニットおよび周辺ユニットは、各々、互いに
異なる通信プロトコルで相手ユニットとデータを交換す
るデータ交換手段を有し、 上記インタフェースモジュールは、本体ユニットと周辺
ユニットとの間で交換されるデータを記憶するデータ記
憶手段と、上記データ記憶手段へアクセスする際に必要
となるバス使用権の獲得を制御するバス使用権制御手段
と、上記本体ユニットのデータ交換手段と同じ通信プロ
トコルでバス使用権制御手段によって制御されるバス使
用権を獲得し、バス使用権を獲得した際には上記周辺ユ
ニットのデータ交換手段にデータ記憶手段にアクセスさ
せ、そのアクセス終了時にバス使用権を上記本体ユニッ
トのデータ交換手段に解放するアクセス制御手段とを具
備する、 ことを特徴とするプログラマブルコントローラ。
7. A programmable controller configured to connect a main body unit and a peripheral unit via an interface module, wherein the main body unit and the peripheral unit exchange data with a counterpart unit by mutually different communication protocols. The interface module has a data storage means for storing data exchanged between the main unit and the peripheral unit, and a bus usage right necessary for accessing the data storage means. The bus usage right control means for controlling the acquisition and the bus usage right controlled by the bus usage right control means by the same communication protocol as the data exchange means of the main body unit are acquired. Allow the data exchange means of the unit to access the data storage means and Programmable controller bus access at Seth ends comprising an access control means for releasing the data exchange means of the main unit, characterized in that.
JP23367093A 1993-09-20 1993-09-20 Programmable controller Withdrawn JPH0792900A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23367093A JPH0792900A (en) 1993-09-20 1993-09-20 Programmable controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23367093A JPH0792900A (en) 1993-09-20 1993-09-20 Programmable controller

Publications (1)

Publication Number Publication Date
JPH0792900A true JPH0792900A (en) 1995-04-07

Family

ID=16958696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23367093A Withdrawn JPH0792900A (en) 1993-09-20 1993-09-20 Programmable controller

Country Status (1)

Country Link
JP (1) JPH0792900A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012084162A (en) * 1997-02-14 2012-04-26 Fisher-Rosemount Systems Inc Process control system using hierarchy control strategy decentralized in plurality of controllers
JP2016081391A (en) * 2014-10-20 2016-05-16 株式会社キーエンス Set-up support device, set-up support method, program and programmable logic controller system
JP2016081390A (en) * 2014-10-20 2016-05-16 株式会社キーエンス Programmable logic controller and bus conversion unit
JP2016081389A (en) * 2014-10-20 2016-05-16 株式会社キーエンス Programmable logic controller and bus conversion unit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012084162A (en) * 1997-02-14 2012-04-26 Fisher-Rosemount Systems Inc Process control system using hierarchy control strategy decentralized in plurality of controllers
JP2016081391A (en) * 2014-10-20 2016-05-16 株式会社キーエンス Set-up support device, set-up support method, program and programmable logic controller system
JP2016081390A (en) * 2014-10-20 2016-05-16 株式会社キーエンス Programmable logic controller and bus conversion unit
JP2016081389A (en) * 2014-10-20 2016-05-16 株式会社キーエンス Programmable logic controller and bus conversion unit

Similar Documents

Publication Publication Date Title
KR20040044366A (en) Shared memory data transfer apparatus
JPS60551A (en) Central processor of data transmitting system
JPH0916735A (en) Pc card
JPS63255759A (en) Control system
JPH04346151A (en) Data processor
JPH11184508A (en) Programmable controller
JPH0792900A (en) Programmable controller
KR100348545B1 (en) Communication dma device
KR100251712B1 (en) X.25 network interfacing apparatus for x.25 protocol communication in electronic switching system
US20030200374A1 (en) Microcomputer system having upper bus and lower bus and controlling data access in network
KR19980065464A (en) Timing Mode Selector According to Direct Memory Access Transmission Method
EP3819778A1 (en) Bus system and method for operating a bus system
JP2003029809A (en) Cpu unit and programmable controller
CN113032301B (en) Memory controller, system on chip and electronic device
JP2020086517A (en) Information processing device, and control method and program thereof
JP2576236B2 (en) Communication method of programmable controller
JPH0721018Y2 (en) Communication device in vehicle control system
JPH06161521A (en) Remote i/o transmission system of programmable controller
JP2000322376A (en) Bus interface converting circuit
JP2640487B2 (en) Programmable controller system
JPH11122275A (en) Serial communication system
JPH04119447A (en) Access system
JPH0736374A (en) Data link system
JP2000305878A (en) Function extension system and data transfer method used for the same
JPH11249713A (en) Master station unit for remote input and output device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001128