JPH0779431A - Scene change detection circuit for digital picture signal - Google Patents

Scene change detection circuit for digital picture signal

Info

Publication number
JPH0779431A
JPH0779431A JP17477593A JP17477593A JPH0779431A JP H0779431 A JPH0779431 A JP H0779431A JP 17477593 A JP17477593 A JP 17477593A JP 17477593 A JP17477593 A JP 17477593A JP H0779431 A JPH0779431 A JP H0779431A
Authority
JP
Japan
Prior art keywords
scene change
frame
coefficient
detection circuit
coefficients
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17477593A
Other languages
Japanese (ja)
Other versions
JP3655927B2 (en
Inventor
Tetsujiro Kondo
哲二郎 近藤
Hideo Nakaya
秀雄 中屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP17477593A priority Critical patent/JP3655927B2/en
Publication of JPH0779431A publication Critical patent/JPH0779431A/en
Application granted granted Critical
Publication of JP3655927B2 publication Critical patent/JP3655927B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H04N19/87Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving scene cut or scene change detection in combination with video compression
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/142Detection of scene cut or scene change
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/179Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a scene or a shot

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Studio Circuits (AREA)
  • Television Signal Processing For Recording (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

PURPOSE:To detect a scene change of a digital picture signal with high accuracy. CONSTITUTION:A picture is deframed by an interleave circuit 2 and a least square method arithmetic operation circuit 3 decides a coefficient minimizing a square sum of errors when the picture of a deframed noticed frame is estimated by linear coupling of data between and preceding and succeeding frames. Coefficients corresponding to the preceding frame in the coefficients are added by an adder 21 and the sum SUMp is fed to a comparator 24. Coefficients corresponding to the succeeding frame are added by an adder 22 and the sum SUMn is fed to a comparator 25. When the SUMp is large and a SUMn is small through the threshold level discrimination of the comparators 24, 28. The coefficient is decided to be an object of a scene change. When each of the absolute values of the succeeding coefficients is confirmed to be smaller, an object of the scene change is decided as the occurrence of the scene change.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、ディジタル画像信号
を対象とするシーンチェンジ検出回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a scene change detection circuit for digital image signals.

【0002】[0002]

【従来の技術】ディジタル画像信号のシーンチェンジ
は、時間方向の画像の相関が断たれることを意味する。
従って、予測符号化、輝度信号および色信号を分離する
Y/C分離、ノイズ除去回路等のディジタル画像信号の
処理において、シーンチェンジ検出が必要とされる。ま
た、ディジタルVTR、ディスク記録装置等の画像記録
装置において、シーンチェンジ直後の画像を記憶し、記
録画像のインデックスとして使用することも可能であ
る。
2. Description of the Related Art A scene change of a digital image signal means that the correlation of images in the time direction is broken.
Therefore, scene change detection is required in predictive coding, Y / C separation for separating a luminance signal and a chrominance signal, and processing of a digital image signal such as a noise removing circuit. Further, in an image recording device such as a digital VTR or a disc recording device, it is possible to store an image immediately after a scene change and use it as an index of the recorded image.

【0003】従来のシーンチェンジ検出回路は、現フレ
ームに属する複数の画素の値と前フレームに属する複数
の画素の値との間で、同一位置の画素同士の値の差分を
求め、差分の絶対値和(または二乗和)を計算し、これ
がしきい値より大きい場合には、シーンチェンジが発生
したものと検出する方式が知られている。
A conventional scene change detection circuit finds the difference between the values of a plurality of pixels belonging to the current frame and the values of a plurality of pixels belonging to the previous frame, and determines the absolute value of the difference. A method is known in which a sum of values (or a sum of squares) is calculated, and when it is larger than a threshold value, it is detected that a scene change has occurred.

【0004】[0004]

【発明が解決しようとする課題】従来のシーンチェンジ
検出回路は、照明等の影響によって画像の全体的な明る
さが変わった時に、これを誤ってシーンチェンジと検出
する問題があった。また、しきい値を正しく設定するこ
とが難しい問題があった。
The conventional scene change detection circuit has a problem in that when the overall brightness of an image changes due to the influence of illumination or the like, it is erroneously detected as a scene change. In addition, it is difficult to set the threshold value correctly.

【0005】従って、この発明の目的は、より正確にシ
ーンチェンジを検出することが可能なシーンチェンジ検
出回路を提供することにある。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a scene change detection circuit which can detect a scene change more accurately.

【0006】[0006]

【課題を解決するための手段】この発明は、ディジタル
画像信号のシーンチェンジ検出回路において、注目フレ
ームの前および後のフレームに含まれる画素と係数の線
形1次結合によって、注目フレームの入力ディジタル画
像信号を表現し、線形1次結合の係数を最小二乗法によ
り計算するための演算手段と、前のフレームおよびその
後のフレームのそれぞれの計算された係数に関して、注
目フレームの推定に寄与する割合を検出し、検出された
割合をしきい値判定することによって、シーンチェンジ
の発生を決定する手段とからなるシーンチェンジ検出回
路である。
SUMMARY OF THE INVENTION According to the present invention, in a scene change detection circuit for a digital image signal, an input digital image of a target frame is obtained by linearly combining pixels and coefficients included in frames before and after the target frame. Calculating means for expressing the signal and calculating the coefficient of the linear first-order combination by the least-squares method, and detecting the ratio of the calculated coefficient of each of the previous frame and the subsequent frame, which contributes to the estimation of the frame of interest. Then, the scene change detection circuit comprises means for determining the occurrence of a scene change by judging the detected ratio by a threshold value.

【0007】[0007]

【作用】時間的に連続する3フレームの画像を用い、中
央の注目フレームの画像を前後のフレームのデータと係
数の線形1次結合により表現する。誤差の二乗和が最小
の係数が決定される。連続シーンでは、時間的および空
間的な相関が存在するので、注目フレームの推定に対し
て、前後のフレームの寄与する割合ガ略等しい。一方、
シーンチェンジが発生すると、この相関が断たれるの
で、前後のフレームの寄与する割合が大きく異なる。こ
の相違が前のフレームに係数と後のフレームの係数とか
ら識別できる。
The image of the frame of interest in the center is represented by linear linear combination of the data and the coefficients of the preceding and following frames by using the images of three frames which are temporally continuous. The coefficient with the smallest sum of squared error is determined. In a continuous scene, since temporal and spatial correlations exist, the contributions of preceding and succeeding frames are approximately equal to the estimation of the frame of interest. on the other hand,
When a scene change occurs, this correlation is broken, so that the contribution ratios of the preceding and following frames are significantly different. This difference can be identified from the coefficient in the previous frame and the coefficient in the subsequent frame.

【0008】[0008]

【実施例】以下、この発明によるシーンチェンジ検出回
路について説明する。この発明の理解を容易とするため
に、まず、時空間モデルで画像を記述することについ
て、図1を参照して説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A scene change detection circuit according to the present invention will be described below. To facilitate understanding of the present invention, description of an image by a spatiotemporal model will be described first with reference to FIG.

【0009】図1は、1/2駒落としのモデルを示し、
T0、T1、T2は、時間的に連続する3フレームを示
す。中央のフレームT1が駒落としされるフレームであ
る。後述するように、フレームT1がシーンチェンジの
検出の対象とする注目フレームである。このフレームT
1に含まれる画素の値yを前のフレームT0および後の
フレームT2の画素の値と係数の線形1次結合で表す。
FIG. 1 shows a model of 1/2 frame drop,
T0, T1, and T2 indicate three temporally consecutive frames. The frame T1 at the center is a frame on which frames are dropped. As will be described later, the frame T1 is a frame of interest to be detected as a scene change. This frame T
The pixel value y included in 1 is represented by a linear linear combination of the pixel value and the coefficient of the previous frame T0 and the subsequent frame T2.

【0010】より具体的には、フレームT0およびT2
から空間的に同一位置の(3×3)の領域をそれぞれ切
り出す。2個の領域によって一つの3次元ブロックが構
成される。以下により詳細に説明するように、フレーム
T1の中央の画素の値yが画素の値xi と係数の線形1
次結合モデルで表され、線形1次結合で表現されるデー
タの実データに対する誤差の二乗が最小となるように、
係数が最小二乗法で決定される。1フレームで1組の係
数が確定される。
More specifically, frames T0 and T2
From (3), the (3 × 3) regions at the same spatial position are cut out. Two regions form one three-dimensional block. As will be described in more detail below, the value y of the center pixel of frame T1 is linearly proportional to the pixel value x i
In order to minimize the square of the error of the data expressed by the linear combination model and expressed by the linear linear combination with respect to the actual data,
The coefficients are determined by the method of least squares. One frame defines one set of coefficients.

【0011】図1に示す時空間モデルにおいて、2個の
領域を含むブロック内には、合計で18個の画素が含ま
れる。この画素の値をxi (i=1,2,・・・,1
8)とする。そして、画素のそれぞれに乗じられる係数
は、w1 〜w18と表す。フレームT1のブロックの中央
の画素の値をyとすると、この値を他のフレームT0、
T2の画素と係数の線形1次結合xi i で表現する。
すなわち、フレームT1の中央位置の値yは、このよう
に18タップの入力画素の線形1次結合w1 1+w2
2 +・・・+w1818によって表される。この線形1
次結合モデルにおける係数wi については、実際の値と
線形1次結合で表される値との残差が最小になるものが
求められる。
In the spatiotemporal model shown in FIG. 1, a block including two regions contains a total of 18 pixels. The value of this pixel is x i (i = 1, 2, ..., 1
8). The coefficient to be multiplied to each pixel represents the w 1 to w 18. If the value of the central pixel of the block of the frame T1 is y, this value is set to another frame T0,
It is represented by a linear primary combination x i w i of the pixel of T2 and the coefficient.
That is, the value y at the center position of the frame T1 is thus the linear linear combination w 1 x 1 + w 2 of the input pixels of 18 taps.
It is represented by x 2 + ... + w 18 x 18 . This linear 1
Regarding the coefficient w i in the second-order coupling model, the coefficient that minimizes the residual between the actual value and the value represented by the linear first-order coupling is determined.

【0012】この未定係数wi を決定するために、入力
画像を空間方向(水平方向および垂直方向)に1画素ず
つずらした時の図1に示すブロックの画素の値xi (i
=1,・・・,n)と補間対象画素の実際の値yj (j
=1,・・・,m)をそれぞれ代入した線形1次結合の
式を作成する。ここでの例では、(n=18)である。
例えば1フレームに対して1組の係数を求める時には、
1フレームの画像に対して、ブロックの切り出しを1画
素ずつシフトすることによって、非常に多くの式、すな
わち、1フレームの画素数(=m)の連立方程式(観測
方程式と称する)が作成される。18個の係数を決定す
るためには、最低で(m=18)の連立方程式が必要で
ある。方程式の個数mは、精度の問題と処理時間との兼
ね合いで適宜選定できる。観測方程式は、 XW=Y (1) である。ここでX、W、Yは、それぞれ下記のような行
列である。
In order to determine the undetermined coefficient w i , the pixel value x i (i of the block shown in FIG. 1 when the input image is shifted by one pixel in the spatial direction (horizontal direction and vertical direction)
= 1, ..., N) and the actual value of the pixel to be interpolated y j (j
= 1, ..., M) are respectively substituted to create a linear linear combination formula. In the example here, (n = 18).
For example, when obtaining one set of coefficients for one frame,
A large number of equations, that is, simultaneous equations (referred to as observation equations) of the number of pixels (= m) in one frame are created by shifting the cutout of the block pixel by pixel for the image of one frame. . A minimum of (m = 18) simultaneous equations are required to determine the 18 coefficients. The number m of equations can be appropriately selected in consideration of the problem of accuracy and the processing time. The observation equation is XW = Y (1). Here, X, W, and Y are the following matrices, respectively.

【0013】[0013]

【数1】 [Equation 1]

【0014】係数wとして、実際の値との誤差を最小に
するものを最小二乗法により求める。このために、観測
方程式の右辺に残差行列Eを加えた下記の残差方程式を
作成する。すなわち、最小二乗法において、残差方程式
における残差行列Eの要素の二乗、すなわち二乗誤差が
最小になる係数行列Wを求める。
The coefficient w that minimizes the error from the actual value is obtained by the least squares method. For this purpose, the following residual equation is created by adding the residual matrix E to the right side of the observation equation. That is, in the least squares method, the coefficient matrix W that minimizes the square of the elements of the residual matrix E in the residual equation, that is, the squared error is obtained.

【0015】[0015]

【数2】 [Equation 2]

【0016】次に、残差方程式(3)から係数行列Wの
各要素wi の最確値を見いだすための条件は、ブロック
内の画素に対応するm個の残差をそれぞれ二乗してその
総和を最小にする条件を満足させればよい。この条件
は、下記の式(4)により表される。
Next, the condition for finding the most probable value of each element w i of the coefficient matrix W from the residual equation (3) is to square the m residuals corresponding to the pixels in the block and sum them. It suffices if the condition for minimizing is satisfied. This condition is expressed by the following equation (4).

【0017】[0017]

【数3】 [Equation 3]

【0018】n個の条件を入れてこれを満足する係数行
列Wの要素である未定係数w1 ,w2 ,・・・,wn
見出せばよい。従って、残差方程式(3)より、
It suffices to enter n conditions and find the undetermined coefficients w 1 , w 2 , ..., W n that are the elements of the coefficient matrix W that satisfy these conditions. Therefore, from the residual equation (3),

【0019】[0019]

【数4】 [Equation 4]

【0020】となる。式(4)の条件をi=1,2,・
・・,n)について立てれば、それぞれ
[0020] The condition of Expression (4) is i = 1, 2, ...
.., n)

【0021】[0021]

【数5】 [Equation 5]

【0022】が得られる。式(3)と式(6)から、下
記の正規方程式が得られる。
Is obtained. The following normal equation is obtained from the equations (3) and (6).

【0023】[0023]

【数6】 [Equation 6]

【0024】正規方程式(7)は、丁度、未知数の数が
n個だけある連立方程式である。これにより、最確値た
る各未定係数wi を求めることができる。正確には、式
(7)における、wi にかかるマトリクスが正則であれ
ば、解くことができる。実際には、Gauss-Jordanの消去
法(別名、掃き出し法)を用いて未定係数wi を求めて
いる。このようにして、注目フレームの画素を表すため
の係数が1フレームで1組確定する。
The normal equation (7) is a simultaneous equation having exactly n unknowns. As a result, each undetermined coefficient w i that is the most probable value can be obtained. To be precise, if the matrix of w i in equation (7) is regular, it can be solved. Actually, the undetermined coefficient w i is obtained by using the Gauss-Jordan elimination method (also known as the sweeping method). In this way, one set of coefficients for representing the pixel of the frame of interest is determined in one frame.

【0025】この実施例は、決定された係数を使用し
て、フレームT1およびT2間(すなわち、後側のシー
ンチェンジ)を検出する。図2は、連続シーンの場合
に、上述のようにして決定された係数の一例であり、ま
た、図3は、後側でシーンチェンジが生じた時の係数の
一例である。w1 〜w9 が前フレームの画素データx1
〜x9 にそれぞれ乗じられる係数であり、w10〜w18
後フレームの画素データx10〜x18にそれぞれ乗じられ
る係数である。シーンチェンジは、時空間の画像の相関
を断つので、図3から分かるように、シーンチェンジが
発生すると、後のフレームT2の画素データに対する係
数が略0である。係数のかかる特徴に基づいてシーンチ
ェンジを検出しようとするのがこの発明である。
This embodiment uses the determined coefficients to detect between frames T1 and T2 (ie the rear scene change). FIG. 2 shows an example of coefficients determined as described above in the case of continuous scenes, and FIG. 3 shows an example of coefficients when a scene change occurs on the rear side. w 1 to w 9 are the pixel data x 1 of the previous frame
Is a coefficient to be multiplied respectively ~x 9, a coefficient w 10 to w 18 is multiplied to the pixel data x 10 ~x 18 of the rear frame. Since the scene change breaks the correlation between the spatiotemporal images, as can be seen from FIG. 3, when the scene change occurs, the coefficient for the pixel data of the subsequent frame T2 is substantially zero. The present invention is intended to detect a scene change based on such a characteristic having a coefficient.

【0026】図4は、この発明によるシーンチェンジ検
出回路の一例のブロック図である。入力端子1からのデ
ィジタル画像データが間引き回路2に供給され、間引き
処理がなされる。図1に示される1/2駒落としがその
一例である。間引き回路2からのフレームT0およびT
2データが最小二乗法の演算回路3に供給される。
FIG. 4 is a block diagram of an example of the scene change detection circuit according to the present invention. The digital image data from the input terminal 1 is supplied to the thinning circuit 2 to be thinned out. One example is the ½ frame drop shown in FIG. Frames T0 and T from thinning circuit 2
Two pieces of data are supplied to the arithmetic circuit 3 of the least square method.

【0027】この演算回路3には、入力端子1から注目
フレームT1の実データも供給される。最小二乗法の演
算回路3では、図1に示すような時空間モデルに関し
て、最小二乗法のアルゴリズムによって、例えば1フレ
ームで1組の係数wi を決定する。演算回路3からは、
確定係数が出力される。この係数が係数メモリ4に格納
される。メモリ4に格納されている係数を使用して、後
述のように、シーンチェンジの検出処理がなされる。演
算回路3からの係数は、高能率符号化の出力データとし
て扱っても良い。すなわち、間引かれないデータと係数
とを伝送し、受信側では、これらのデータから間引かれ
たデータを補間することができる。
The actual data of the target frame T1 is also supplied from the input terminal 1 to the arithmetic circuit 3. In the least-squares arithmetic circuit 3, for a spatiotemporal model as shown in FIG. 1, for example, one set of coefficients w i is determined in one frame by an algorithm of the least-squares method. From the arithmetic circuit 3,
The deterministic coefficient is output. This coefficient is stored in the coefficient memory 4. Using the coefficients stored in the memory 4, scene change detection processing is performed as described later. The coefficient from the arithmetic circuit 3 may be treated as output data of high efficiency coding. That is, it is possible to transmit data and coefficients that are not decimated, and the receiving side can interpolate the decimated data from these data.

【0028】ここで、図5は、最小二乗法の演算回路3
のより詳細な構成を示す。入力ディジタル画像信号が供
給され、時空間モデルを構成するデータ、すなわち、対
象画素の実データyと線形1次結合に使用するデータx
i を同時化するための時系列変換メモリ11が設けられ
ている。時系列変換メモリ11からのデータが乗算器ア
レー12に供給される。乗算器アレー12に対して加算
メモリ13が接続される。これらの乗算器アレー12お
よび加算メモリ13は、正規方程式生成回路を構成す
る。
Here, FIG. 5 shows an arithmetic circuit 3 of the least squares method.
A more detailed configuration of the above is shown. Data that is supplied with an input digital image signal and that constitutes a spatiotemporal model, that is, the actual data y of the target pixel and the data x used for linear linear combination
A time series conversion memory 11 for synchronizing i is provided. The data from the time series conversion memory 11 is supplied to the multiplier array 12. An addition memory 13 is connected to the multiplier array 12. The multiplier array 12 and the addition memory 13 form a normal equation generation circuit.

【0029】乗算器アレー12は、各画素同士の乗算を
行ない、加算メモリ13は、乗算器アレー12からの乗
算結果が供給される加算器アレーとメモリアレーとで構
成される。図6は、乗算器アレー12の具体的構成であ
る。図6において、その一つを拡大して示すように、四
角のセルが乗算器を表す。乗算器アレー12において各
画素同士の乗算が行われ、その結果が加算メモリ13に
供給される。
The multiplier array 12 multiplies each pixel, and the addition memory 13 is composed of an adder array to which the multiplication result from the multiplier array 12 is supplied and a memory array. FIG. 6 is a specific configuration of the multiplier array 12. In FIG. 6, as one of them is enlarged and shown, a square cell represents a multiplier. The multiplication of each pixel is performed in the multiplier array 12, and the result is supplied to the addition memory 13.

【0030】加算メモリ13は、図7に示すように、加
算器アレー13aとメモリ(またはレジスタ、以下同
様)アレー13bとが直列接続され、メモリアレー13
bの出力が加算器アレー13aに帰還される。これらの
乗算器アレー12、加算器アレー13a、メモリアレー
13bによって積和演算がなされる。前述の正規方程式
(7)のwi にかかる積和演算の項を見ると、右上の項
を反転すると、左下と同じものとなる。従って、(7)
式を左上から右下に向かう線によって斜めに分割し、上
側の三角形部分に含まれる項のみを演算すれば良い。こ
の点から乗算器アレー12、加算器アレー13a、メモ
リアレー13bは、図6および図7に示すように、上側
の三角形部分に含まれる項を演算するのに必要とされ
る、乗算セルあるいはメモリセルを備えている。
As shown in FIG. 7, the adder memory 13 has an adder array 13a and a memory (or register, the same applies hereinafter) array 13b connected in series.
The output of b is fed back to the adder array 13a. A product-sum operation is performed by these multiplier array 12, adder array 13a, and memory array 13b. Looking at the term of the product-sum operation related to w i in the above-mentioned normal equation (7), if the upper right term is inverted, it becomes the same as the lower left. Therefore, (7)
It suffices to divide the equation diagonally by the line from the upper left to the lower right and calculate only the terms included in the upper triangular portion. From this point, the multiplier array 12, the adder array 13a, and the memory array 13b are, as shown in FIGS. 6 and 7, a multiplication cell or a memory which is required to calculate the terms included in the upper triangular portion. It has a cell.

【0031】以上のようにして、入力画像が到来するに
従って積和演算が行われ、正規方程式が生成される。こ
の正規方程式の各項の結果は、メモリアレー13bに記
憶されており、次に図5に示すように、この正規方程式
の各項が掃き出し法のCPU演算回路14に計算され
る。CPUを用いた演算によって正規方程式(連立方程
式)が解かれ、最確値である係数が求まる。この係数が
出力される。
As described above, the product-sum operation is performed as the input image arrives, and the normal equation is generated. The result of each term of this normal equation is stored in the memory array 13b, and then, as shown in FIG. 5, each term of this normal equation is calculated by the CPU arithmetic circuit 14 of the sweep method. Normal equations (simultaneous equations) are solved by calculation using the CPU, and the coefficient that is the most probable value is obtained. This coefficient is output.

【0032】図4に戻って、この発明の特徴とするシー
ンチェンジ検出回路について説明する。係数メモリ4に
格納されている係数が読出され、加算器21、22およ
び絶対値化回路23に供給される。加算器21は、前フ
レームT0に関連する係数w1 〜w9 の和SUMp(=
1 +w2 +・・・+w9 )を生成し、加算器22は、
後フレームT2に関連する係数w10〜w18の和SUMn
(=w10+w11+・・・+w18)を生成する。絶対値化
回路23は、係数w10〜w18の値を絶対値へ変換する。
Returning to FIG. 4, the scene change detection circuit which is a feature of the present invention will be described. The coefficients stored in the coefficient memory 4 are read out and supplied to the adders 21, 22 and the absolute value conversion circuit 23. The adder 21 sums the sums SUMp (= coefficients w 1 to w 9 related to the previous frame T0.
w 1 + w 2 + ... + w 9 ) and the adder 22 generates
Sum SUMn of coefficients w 10 to w 18 related to the rear frame T2
(= W 10 + w 11 + ··· + w 18) to generate. Absolute value circuit 23 converts the value of the coefficient w 10 to w 18 to an absolute value.

【0033】上述の図2の例のように、連続するシーン
においては、SUMpおよびSUMnがそれぞれ0.5
に近い値を示すことが多い。一方、図3の例のように、
注目フレームの後側でシーンチェンジが発生した時に
は、SUMpが1に近い値を示し、SUMnが0に近い
値を示すことが多い。これは、シーンチェンジによっ
て、以前の画像との時空間の相関が断たれるからであ
る。
As in the example of FIG. 2 described above, in consecutive scenes, SUMp and SUMn are 0.5 respectively.
Often shows a value close to. On the other hand, as in the example of FIG.
When a scene change occurs on the rear side of the frame of interest, SUMp shows a value close to 1 and SUMn shows a value close to 0 in many cases. This is because the scene change breaks the spatiotemporal correlation with the previous image.

【0034】そこで、第1段階の処理として、加算器2
1および22の出力を比較器24および25に供給し、
しきい値Th1およびTh2と比較する。一例として、
Th1=0.8、Th2=0.2に選定される。比較器
24の出力(SUMp≧Th1でハイレベル)と比較器
25の出力を反転したもの(SUMn≦Th2でハイレ
ベル)とがANDゲート26に供給される。ANDゲー
ト26からのフラグ0がレジスタ27に供給され、レジ
スタ27から1クロック遅延されたフラグ1が発生す
る。
Therefore, as the first stage processing, the adder 2
The outputs of 1 and 22 are supplied to comparators 24 and 25,
Compare with thresholds Th1 and Th2. As an example,
Th1 = 0.8 and Th2 = 0.2 are selected. The output of the comparator 24 (high level when SUMp ≧ Th1) and the inverted output of the comparator 25 (high level when SUMn ≦ Th2) are supplied to the AND gate 26. The flag 0 from the AND gate 26 is supplied to the register 27, and the register 1 generates the flag 1 delayed by one clock.

【0035】フラグ0(フラグ1)がハイレベルの時
は、(SUMp≧Th1)で、且つ(SUMn≦Th
2)を意味する。この条件が成立するものは、シーンチ
ェンジの候補と判定する。若し、何れか一方の条件が成
立しない時には、シーンチェンジの候補としない。
When the flag 0 (flag 1) is at the high level, (SUMp ≧ Th1) and (SUMn ≦ Th
Means 2). If this condition is satisfied, it is determined as a scene change candidate. If either one of the conditions is not satisfied, it is not considered as a scene change candidate.

【0036】次に、シーンチェンジの候補が本当にシー
ンチェンジかどうかの確認のための第2の判定処理を行
う。これは、後のフレームT2と対応する各係数の絶対
値を調べ、全ての値があるしきい値Th3(例えば0.
1)を超えなかった場合に、シーンチェンジであるとす
るものである。このため絶対値化回路23の出力が比較
器28に供給され、しきい値Th3と比較される。比較
器28に対しては、レジスタ27からのフラグ1がイネ
ーブルENとして供給される。ENがハイレベルの場
合、すなわち、第1の判定処理の結果がシーンチェンジ
の候補を意味する場合に、比較器28がアクティブであ
る。
Next, a second judgment process for confirming whether or not the scene change candidate is really a scene change is performed. This is because the absolute value of each coefficient corresponding to the subsequent frame T2 is checked, and all values have a certain threshold value Th3 (for example, 0.
If it does not exceed 1), it means that there is a scene change. Therefore, the output of the absolute value conversion circuit 23 is supplied to the comparator 28 and compared with the threshold value Th3. The flag 1 from the register 27 is supplied to the comparator 28 as an enable EN. When EN is at a high level, that is, when the result of the first determination process means a candidate for a scene change, the comparator 28 is active.

【0037】比較器28の比較出力を反転したものがレ
ジスタ29を介してレジスタ30にリセット信号として
供給される。このレジスタ30は、レジスタ27からの
フラグ1を受け取って、最終的なフラグ2を出力する。
このフラグ2は、ハイレベルでシーンチェンジの発生を
指示し、ローレベルで連続シーンを指示する。従って、
フラグ1がハイレベルで、また、レジスタ30がリセッ
トされなければ、フラグ2がハイレベルとなり、このフ
ラグ2がシーンチェンジの発生を指示することになる。
The inverted comparison output of the comparator 28 is supplied as a reset signal to the register 30 via the register 29. The register 30 receives the flag 1 from the register 27 and outputs the final flag 2.
This flag 2 indicates the occurrence of a scene change at a high level and indicates a continuous scene at a low level. Therefore,
If the flag 1 is at the high level and the register 30 is not reset, the flag 2 is at the high level, and the flag 2 indicates the occurrence of the scene change.

【0038】上述の比較器28の反転出力は、(|w10
|〜|w18|>Th3)の時に、ローレベルである。ロ
ーレベルの出力によって、レジスタ30がリセットさ
れ、フラグ2がローレベルとなる。従って、 |w10|≦Th3and |w11|≦Th3and |w12|≦
Th3and ・・・・and |w17|≦Th3and |w18|≦Th3 が満たされる時に、レジスタ30がリセットされず、そ
の結果、シーンチェンジの候補がフラグ2として出力さ
れることになる。
The inverted output of the comparator 28 described above is (| w 10
It is at a low level when | ˜ | w 18 |> Th3). The output of low level resets the register 30 and sets the flag 2 to low level. Therefore, | w 10 | ≦ Th3and | w 11 | ≦ Th3and | w 12 | ≦
Th3and ···· and | w 17 | ≦ Th3and | w 18 | when ≦ Th3 is satisfied, the register 30 is not reset, a result, the scene change candidate is output as a flag 2.

【0039】この例では、後側のシーンチェンジの発生
を検出している。各フレームを注目フレームとする処理
を順次行うことによって、全ての後側のシーンチェンジ
を検出することができる。シーンチェンジの検出結果
は、入力信号に対して、1フレームと等しいか、または
それ以上の遅れて生じる。この補償は、メモリまたは遅
延回路によって補償できる。
In this example, the occurrence of a scene change on the rear side is detected. By sequentially performing the processing in which each frame is set as the frame of interest, all the scene changes on the rear side can be detected. The detection result of the scene change is delayed with respect to the input signal by one frame or more. This compensation can be compensated by a memory or a delay circuit.

【0040】1フレームおきのフレームを注目フレーム
とし、前および後のシーンチェンジを共に検出する構成
も可能である。後側のシーンチェンジの発生の検出は、
上述の一実施例と同様になされる。前側のシーンチェン
ジの発生は、下記の条件が成立する時に検出される。 SUMp≦Th2(例えば0.2) and SUMn≧T
h1(例えば0.8)
It is also possible to adopt a configuration in which every other frame is set as a frame of interest and both the front and rear scene changes are detected. To detect the occurrence of a scene change on the rear side,
This is done in the same manner as in the above-described embodiment. The occurrence of the scene change on the front side is detected when the following conditions are satisfied. SUMp ≦ Th2 (eg 0.2) and SUMn ≧ T
h1 (eg 0.8)

【0041】さらに、時空間モデルとしては、図1に示
すものに限られない。線形1次結合のタップ数を増やす
ことで、空間的な広がりが増し、画像の動きをシーンチ
ェンジと誤って検出する可能性を低くできる。もっと
も、タップ数の増大は、計算時間の増加をもたらす問題
がある。この問題に対処するには、サブサンプリングを
行えば良い。
Further, the spatiotemporal model is not limited to that shown in FIG. By increasing the number of taps of the linear linear combination, the spatial spread is increased, and the possibility that the motion of the image is erroneously detected as a scene change can be reduced. However, an increase in the number of taps causes a problem of increasing the calculation time. To deal with this problem, subsampling may be performed.

【0042】図8は、前後のフレームT0およびT2に
おいて、五の目格子状のサブサンプリングを行なう例で
ある。このサブサンプリングによって、画素数を1/2
に減少できるので、計算時間の増大を抑えながら、空間
的広がりを増大させることができる。勿論、1/4サブ
サンプリング、1/8サブサンプリング等を採用するこ
ともできる。
FIG. 8 shows an example of performing sub-sampling in a five-eye grid pattern in the front and rear frames T0 and T2. The number of pixels is halved by this sub-sampling
The spatial spread can be increased while suppressing the increase in the calculation time. Of course, 1/4 subsampling, 1/8 subsampling, or the like can also be adopted.

【0043】[0043]

【発明の効果】以上の説明からも明らかなように、この
発明によれば、照明等による明るさの変動の影響を受け
ずに、より正確にシーンチェンジを検出することができ
る。また、この発明は、伝送データ量を圧縮するため
に、サブサンプリングを行ない、伝送画素データと係数
とを伝送するシステムにおいて、整合性が良いシーンチ
ェンジ検出回路を提供できる。
As is apparent from the above description, according to the present invention, a scene change can be detected more accurately without being affected by the change in brightness due to illumination or the like. Further, the present invention can provide a scene change detection circuit having good matching in a system in which sub-sampling is performed in order to compress the amount of transmission data and transmission pixel data and coefficients are transmitted.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例における時空間モデルを説
明するための略線図である。
FIG. 1 is a schematic diagram for explaining a spatiotemporal model according to an embodiment of the present invention.

【図2】連続シーンの場合の線形1次結合の係数の一例
を示す略線図である。
FIG. 2 is a schematic diagram showing an example of coefficients of linear linear combination in the case of continuous scenes.

【図3】後側でシーンチェンジが発生した場合の線形1
次結合の係数の一例を示す略線図である。
[Figure 3] Linear 1 when a scene change occurs on the rear side
It is an approximate line figure showing an example of the coefficient of the next combination.

【図4】この発明の一実施例のブロック図である。FIG. 4 is a block diagram of an embodiment of the present invention.

【図5】最小二乗法の演算回路の一例のブロック図であ
る。
FIG. 5 is a block diagram of an example of a least square method arithmetic circuit.

【図6】最小二乗法の演算回路に含まれる乗算器アレー
を説明するための略線図である。
FIG. 6 is a schematic diagram for explaining a multiplier array included in a least square method arithmetic circuit.

【図7】最小二乗法の演算回路に含まれる加算器アレー
およびメモリアレーを説明するための略線図である。
FIG. 7 is a schematic diagram for explaining an adder array and a memory array included in a least square method arithmetic circuit.

【図8】この発明を適用できる時空間モデルの他の例の
略線図である。
FIG. 8 is a schematic diagram of another example of the spatiotemporal model to which the present invention can be applied.

【符号の説明】[Explanation of symbols]

2 間引き回路 3 最小二乗法の演算回路 21、22 加算器 23 絶対値化回路 24、25、28 比較器 2 Thinning circuit 3 Least square method arithmetic circuit 21, 22 Adder 23 Absolute value conversion circuit 24, 25, 28 Comparator

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H04N 5/91 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI technical display location H04N 5/91

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 ディジタル画像信号のシーンチェンジ検
出回路において、 注目フレームの前および後のフレームに含まれる画素と
係数の線形1次結合によって、上記注目フレームの入力
ディジタル画像信号を表現し、上記線形1次結合の係数
を最小二乗法により計算するための演算手段と、 前のフレームおよびその後のフレームのそれぞれの計算
された係数に関して、上記注目フレームの推定に寄与す
る割合を検出し、検出された割合をしきい値判定するこ
とによって、シーンチェンジの発生を決定する手段とか
らなるシーンチェンジ検出回路。
1. A scene change detection circuit for a digital image signal, wherein an input digital image signal of the frame of interest is expressed by linear linear combination of pixels and coefficients included in frames before and after the frame of interest, and the linear With respect to the calculating means for calculating the coefficient of the linear combination by the least squares method and the calculated coefficient of each of the previous frame and the subsequent frame, the ratio contributing to the estimation of the frame of interest is detected and detected. A scene change detection circuit comprising means for determining the occurrence of a scene change by determining a percentage as a threshold value.
【請求項2】 請求項1に記載のシーンチェンジ検出回
路において、 シーンチェンジ決定手段は、前または後のフレームの全
ての上記係数が殆ど0である時に、シーンチェンジの発
生を決定する手段をさらに有するシーンチェンジ検出回
路。
2. The scene change detection circuit according to claim 1, wherein the scene change determining means further comprises means for determining the occurrence of a scene change when all the coefficients of the preceding or succeeding frames are almost zero. Scene change detection circuit having.
【請求項3】 請求項1に記載のシーンチェンジ検出回
路において、 シーンチェンジ決定手段は、前および後のフレームの一
方の係数の合計値が所定値より大である時に、一方のフ
レームの係数が推定に寄与する割合が大きいと決定する
ようにしたシーンチェンジ検出回路。
3. The scene change detection circuit according to claim 1, wherein the scene change determining means determines that the coefficient of one frame is greater than the predetermined value when the sum of the coefficients of one of the preceding and succeeding frames is greater than a predetermined value. A scene change detection circuit adapted to determine that the contribution to estimation is large.
【請求項4】 請求項1に記載のシーンチェンジ検出回
路において、 シーンチェンジ決定手段は、前および後のフレームの一
方の係数の合計値が所定値より小である時に、後のフレ
ームの係数が推定に寄与する割合が小さいと決定するよ
うにしたシーンチェンジ検出回路。
4. The scene change detection circuit according to claim 1, wherein the scene change determining means determines that the coefficient of the subsequent frame has a coefficient when the total value of the coefficients of one of the preceding and succeeding frames is smaller than a predetermined value. A scene change detection circuit adapted to determine that the proportion contributing to the estimation is small.
JP17477593A 1993-06-22 1993-06-22 Scene change detection device Expired - Lifetime JP3655927B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17477593A JP3655927B2 (en) 1993-06-22 1993-06-22 Scene change detection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17477593A JP3655927B2 (en) 1993-06-22 1993-06-22 Scene change detection device

Publications (2)

Publication Number Publication Date
JPH0779431A true JPH0779431A (en) 1995-03-20
JP3655927B2 JP3655927B2 (en) 2005-06-02

Family

ID=15984456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17477593A Expired - Lifetime JP3655927B2 (en) 1993-06-22 1993-06-22 Scene change detection device

Country Status (1)

Country Link
JP (1) JP3655927B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6738100B2 (en) 1996-06-07 2004-05-18 Virage, Inc. Method for detecting scene changes in a digital video stream
JP2007142633A (en) * 2005-11-16 2007-06-07 Kddi Corp Shot boundary detection apparatus
US7558424B2 (en) 2006-02-17 2009-07-07 Fujitsu Microelectronics Limited Scene change determination device/method and data transfer device/method
US8582952B2 (en) 2009-09-15 2013-11-12 Apple Inc. Method and apparatus for identifying video transitions

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6738100B2 (en) 1996-06-07 2004-05-18 Virage, Inc. Method for detecting scene changes in a digital video stream
US8107015B1 (en) 1996-06-07 2012-01-31 Virage, Incorporated Key frame selection
US8576342B2 (en) 1996-06-07 2013-11-05 Virage, Inc. System and method for detecting scene changes in a digital video stream
JP2007142633A (en) * 2005-11-16 2007-06-07 Kddi Corp Shot boundary detection apparatus
JP4510749B2 (en) * 2005-11-16 2010-07-28 Kddi株式会社 Shot boundary detection device
US7558424B2 (en) 2006-02-17 2009-07-07 Fujitsu Microelectronics Limited Scene change determination device/method and data transfer device/method
US8582952B2 (en) 2009-09-15 2013-11-12 Apple Inc. Method and apparatus for identifying video transitions

Also Published As

Publication number Publication date
JP3655927B2 (en) 2005-06-02

Similar Documents

Publication Publication Date Title
EP1665808B1 (en) Temporal interpolation of a pixel on basis of occlusion detection
US6404461B1 (en) Method for detecting static areas in a sequence of video pictures
US20050249282A1 (en) Film-mode detection in video sequences
EP0957367A1 (en) Method for estimating the noise level in a video sequence
JP3845456B2 (en) Motion compensated video signal processing method
JP2001507552A (en) Motion vector prediction and detection of hidden / exposed image parts
EP1585326A1 (en) Motion vector estimation at image borders for frame rate conversion
JPS63313987A (en) Method for reducing number of movtion vector of digital television image reduction method
JPS63313981A (en) Digital television image motion vector processor
JPS63313982A (en) Television image motion vector evaluation method
JP2007506333A (en) Motion vector field retiming
US7667776B2 (en) Video display device, video encoder, noise level estimation module and methods for use therewith
EP1958451B1 (en) Motion vector field correction
JP3572632B2 (en) Anomaly detection device
US8379146B2 (en) Deinterlacing method and apparatus for digital motion picture
JP3674186B2 (en) Image information conversion apparatus and method
JPH06326976A (en) Movement compensating type processing system of video signal
JPH0795591A (en) Digital picture signal processing unit
US8102915B2 (en) Motion vector fields refinement to track small fast moving objects
JP3655927B2 (en) Scene change detection device
JP2000201328A (en) Method and circuit for detecting motion vector
EP0654941B1 (en) Motion detection circuit and method using spatial information
JP4140091B2 (en) Image information conversion apparatus and image information conversion method
US8917354B2 (en) Motion detection in video fields
JPH0884335A (en) Image signal processing method and image signal transmitter

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050307

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080311

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090311

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100311

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100311

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110311

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110311

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120311

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130311

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140311

Year of fee payment: 9

EXPY Cancellation because of completion of term