JPH0777679A - Power circuit - Google Patents
Power circuitInfo
- Publication number
- JPH0777679A JPH0777679A JP5196417A JP19641793A JPH0777679A JP H0777679 A JPH0777679 A JP H0777679A JP 5196417 A JP5196417 A JP 5196417A JP 19641793 A JP19641793 A JP 19641793A JP H0777679 A JPH0777679 A JP H0777679A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- signal
- circuit
- voltage
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、電源回路に関し、特に
能動行列型液晶表示装置のデジタルデータドライバなど
の駆動回路に用いられる階調用電圧源回路や、共通電極
が交流駆動される表示装置の共通電極駆動回路に用いら
れる電源回路に関し、その中でも、特に、振動電圧駆動
方法を用いて階調補間表示を行う表示装置の駆動回路に
好適に用いられる電源回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply circuit, and more particularly to a gradation voltage source circuit used in a drive circuit such as a digital data driver of an active matrix type liquid crystal display device, and a display device in which a common electrode is driven by an alternating current. The present invention relates to a power supply circuit used for a common electrode drive circuit, and in particular, to a power supply circuit suitably used for a drive circuit of a display device which performs gradation interpolation display using an oscillating voltage drive method.
【０００２】[0002]
【従来の技術】デジタル画像データ（以下、画像デー
タ）に基づく表示を行うアクティブマトリクス型液晶表
示装置（以下、表示装置）は、表示パネルと駆動回路と
を備えている。該表示パネルは、ガラス基板の上に複数
のデータライン、複数のゲートライン、マトリクス状に
配列された絵素電極、及び各絵素電極にそれぞれ接続さ
れているスイッチ素子が形成されている表示基板と、該
表示基板と対向配置され、ガラス基板の上に共通電極が
形成されている共通基板とを含んで構成される。これら
の表示基板と共通基板との間に液晶層を挟んで表示装置
が構成され、複数のゲートラインと複数のデータライン
とがガラス基板上に形成され、画像の表示を行う。駆動
回路は、該表示パネルの液晶層に駆動電圧を印加する。
前記駆動回路は、表示パネルに於ける各絵素毎に配置さ
れ、ゲートラインとデータラインとに接続されている複
数のスイッチ素子のいずれか一つを個別に選択するため
のゲート駆動回路と、選択されたスイッチ素子を介し
て、絵素電極に画像に対応した画像信号を供給するデー
タ駆動回路とを含んでいる。2. Description of the Related Art An active matrix type liquid crystal display device (hereinafter referred to as a display device) which performs display based on digital image data (hereinafter referred to as image data) includes a display panel and a drive circuit. The display panel is a display substrate in which a plurality of data lines, a plurality of gate lines, picture element electrodes arranged in a matrix, and switch elements respectively connected to the picture element electrodes are formed on a glass substrate. And a common substrate which is arranged to face the display substrate and has a common electrode formed on a glass substrate. A display device is configured with a liquid crystal layer sandwiched between these display substrate and common substrate, and a plurality of gate lines and a plurality of data lines are formed on a glass substrate to display an image. The drive circuit applies a drive voltage to the liquid crystal layer of the display panel.
The drive circuit is arranged for each pixel in the display panel, and a gate drive circuit for individually selecting any one of a plurality of switch elements connected to a gate line and a data line, A data drive circuit for supplying an image signal corresponding to an image to the pixel electrode via the selected switch element.
【０００３】図１３は、従来技術の画像データが入力さ
れる駆動回路の前記データ駆動回路のブロック図であ
る。図１３の構成は、単一のデータラインに画像信号を
出力するデータ駆動回路の一部分の構成を示している。
従って、前記データ駆動回路は、図１３に示される構成
を、表示パネルのデータラインの数と同数だけ有してい
る。以下、説明を簡単にするために、画像データが３ビ
ット（Ｄ0，Ｄ1，Ｄ2）で構成されている場合を例示す
る。この場合、画像信号データは、０〜７の８つの値を
持ち、各絵素に与えられる信号電圧は、階調用電源回路
Ｐから出力される８レベルの階調電圧Ｖ0〜Ｖ7の中のい
ずれかとなる。FIG. 13 is a block diagram of the data drive circuit of the drive circuit to which image data of the prior art is input. The configuration of FIG. 13 shows a partial configuration of a data driving circuit that outputs an image signal to a single data line.
Therefore, the data driving circuit has the configuration shown in FIG. 13 in the same number as the number of data lines of the display panel. In the following, for simplification of description, a case where the image data is composed of 3 bits (D 0 , D 1 , D 2 ) will be exemplified. In this case, the image signal data has eight values of 0 to 7, and the signal voltage given to each picture element is one of the 8-level gradation voltages V 0 to V 7 output from the gradation power supply circuit P. Will be either.
【０００４】該データ駆動回路は、画像信号データの各
ビット（Ｄ0，Ｄ1，Ｄ2）毎に設けられ、サンプリング
動作用に用いられる第１段目のＤ型フリップフロップＭ
SMPと、ホールド動作用に用いられる第２段目のＤ型フ
リップフロップＭHと、１個のデコーダＤＥＣと、それ
に８種の外部電源電圧Ｖ0〜Ｖ7とデータラインＯnとの
間に各々設けられた複数のアナログスイッチＡＳＷ0〜
ＡＳＷ7とを含んで構成される。８種類の階調用電圧Ｖ0
〜Ｖ7と、前記デコーダＤＥＣからの制御信号Ｓ0〜Ｓ7
とが、複数のアナログスイッチＡＳＷ0〜ＡＳＷ7にそれ
ぞれ入力され、制御信号Ｓ0〜Ｓ7のレベルに対応して、
各アナログスイッチＡＳＷ0〜ＡＳＷ7から階調用電圧Ｖ
0〜Ｖ7が出力され、または遮断される。The data drive circuit is provided for each bit (D 0 , D 1 , D 2 ) of the image signal data and is used for the sampling operation in the first stage D-type flip-flop M.
SMP , a second-stage D-type flip-flop M H used for a hold operation, one decoder DEC, and eight external power supply voltages V 0 to V 7 and a data line On, respectively. A plurality of analog switches ASW 0 to
And ASW 7 . Eight kinds of gradation voltages V 0
.About.V 7 and control signals S 0 to S 7 from the decoder DEC.
Are input to the plurality of analog switches ASW 0 to ASW 7 , respectively, corresponding to the levels of the control signals S 0 to S 7 ,
Gradation voltage V from each analog switch ASW 0 to ASW 7
0 to V 7 is output or cut off.
【０００５】このデータ駆動回路に於いて、例えば、画
像データの値が「３」の場合は、アナログスイッチＡＳ
Ｗ3が導通状態となり、階調電圧Ｖ3が出力となる。この
場合、階調電圧Ｖ3はアナログスイッチＡＳＷ3を介して
データラインを駆動する。ここで、階調用電源回路Ｐ
は、駆動回路を構成するＬＳＩ（大規模集積回路）とは
別に構成され、各データライン毎の駆動回路に入力され
る。何故なら、実際の駆動回路において、図１３の回路
が表示パネルのデータラインの数だけ存在していて、例
えば、ＶＧＡ形の液晶表示装置の場合、データラインの
数は1920本に達する。ここで、階調用電源回路Ｐは、全
てのデータラインを同時に駆動する場合がある。その場
合、全データラインを同時に駆動するに必要な電流を十
分に供給できる階調用電源回路Ｐを、駆動回路の内部に
薄膜技術によって高集積度で製作することは困難であ
る。In this data drive circuit, for example, when the value of the image data is "3", the analog switch AS
W 3 is rendered conductive, the gradation voltage V 3 becomes the output. In this case, the gray scale voltage V 3 drives the data line via the analog switch ASW 3 . Here, the gradation power supply circuit P
Is configured separately from the LSI (Large Scale Integrated Circuit) that constitutes the drive circuit, and is input to the drive circuit for each data line. This is because, in the actual driving circuit, the circuit of FIG. 13 exists for the number of data lines of the display panel. For example, in the case of a VGA type liquid crystal display device, the number of data lines reaches 1920. Here, the gradation power supply circuit P may drive all the data lines at the same time. In that case, it is difficult to manufacture the gradation power supply circuit P capable of sufficiently supplying the current required to drive all the data lines at the same time with a high degree of integration inside the drive circuit by the thin film technology.
【０００６】また、上記従来技術のデータ駆動回路は、
構成が複雑且つ大型になるという課題を有している。こ
れは、デジタル画像信号が４ビットの場合、階調用電圧
として１６種が必要であり、画像信号が６ビット、８ビ
ットと増大するに従い、階調用電圧として６４種、２５
６種と、その種類が増大するからである。言い替える
と、階調数と同数の階調用電圧が必要である。このた
め、このような多数の階調用電圧を作成する電源回路の
構成が複雑且つ大型になり、また、該電源回路と前記ア
ナログスイッチとの接続配線も複雑になる。Further, the above-mentioned conventional data drive circuit is
There is a problem that the structure is complicated and large. This means that when the digital image signal is 4 bits, 16 kinds of gradation voltages are required, and as the image signals increase to 6 bits and 8 bits, 64 kinds of gradation voltages are used.
This is because the number of types will increase to six. In other words, the same number of gradation voltages as the number of gradations is required. For this reason, the configuration of the power supply circuit for generating such a large number of gradation voltages becomes complicated and large, and the connection wiring between the power supply circuit and the analog switch becomes complicated.
【０００７】このため、前記従来技術のデータ駆動回路
は、画像信号が３ビットあるいは４ビットの場合に用い
られるのが限度であるのが実際であり、画像信号を多ビ
ット化した場合に、階調表示を行う駆動回路を構成する
ことが困難であるという課題を有している。For this reason, the data driving circuit of the prior art is practically limited to the case where the image signal has 3 bits or 4 bits. There is a problem that it is difficult to configure a drive circuit that performs gray scale display.
【０００８】このような従来技術に対し、本願出願人
は、外部から与えられた複数の階調用電圧の間の階調を
補間する方法を発明し、特願平４ー１２９１６４、特開
平４ー１３６９８３、特開平４ー１４０７８７及び特開
平５−５３５３４などを含む特許出願を行っている。In response to such a conventional technique, the applicant of the present invention invented a method of interpolating gray scales between a plurality of gray scale voltages given from the outside, and disclosed in Japanese Patent Application No. 4-129164 and Japanese Patent Laid-Open No. 4-164164. Patent applications including 136983, JP-A-4-140787 and JP-A-5-53534 are filed.
【０００９】図３は、本願出願人が特開平５−５３５３
４などに於て提案している振動電圧駆動法に基づく、本
発明の基礎となる構成のデータ駆動回路３の１出力当り
のブロック図である。以下、図３〜図５を参照するが、
図３〜図５は後述する実施例に於いても参照される。FIG. 3 shows that the applicant of the present invention has disclosed that Japanese Patent Application Laid-Open No. 5-5353.
4 is a block diagram for one output of a data drive circuit 3 having a configuration which is the basis of the present invention, based on the oscillating voltage drive method proposed in No. 4, etc. FIG. Hereinafter, referring to FIGS. 3 to 5,
3 to 5 are also referred to in the embodiments described later.
【００１０】以下、画像データが３ビット（Ｄ0，Ｄ1，
Ｄ2）で構成されている場合を例示する。即ち、画像信
号データは、０〜７の８種類の値を有しており、各絵素
に与えられる信号電圧は、外部の電源回路Ｐから入力さ
れる外部階調用電圧Ｖ0，Ｖ2，Ｖ5，Ｖ7の４レベル及び
後述するように、前記各外部階調用電圧Ｖ0，Ｖ2，
Ｖ5，Ｖ7の内のいずれか一対の外部階調用電圧から作成
される該一対の外部階調用電圧の間の１つまたは複数の
階調電圧のいずれかとなる。Hereinafter, the image data is 3 bits (D 0 , D 1 ,
D 2 ) will be exemplified. That is, the image signal data has eight kinds of values of 0 to 7, and the signal voltage given to each picture element is the external gradation voltage V 0 , V 2 , inputted from the external power supply circuit P. The four levels of V 5 and V 7 and, as described later, each of the external gradation voltages V 0 , V 2 ,
It is either one or a plurality of gray scale voltages between the pair of external gray scale voltages generated from any one pair of external gray scale voltages of V 5 and V 7 .
【００１１】このデータ駆動回路は、画像データの各ビ
ット（Ｄ0，Ｄ1，Ｄ2）毎に設けられ、サンプリング動
作用に用いられる第１段目のＤ型フリップフロップＭ
SMPと、ホールド動作用に用いられる第２段目のＤ型フ
リップフロップＭHと、選択制御回路ＳＣＯＬと、４種
の外部電源電圧Ｖ0〜Ｖ7とデータラインＯｉとの間に各
々設けられたアナログスイッチＡＳＷ0、ＡＳＷ2、ＡＳ
Ｗ5、ＡＳＷ7とを含んで構成される。アナログスイッチ
ＡＳＷ0〜ＡＳＷ7に於いて、４種類の前記外部階調用電
圧Ｖ0，…，Ｖ7と、前記選択制御回路ＳＣＯＬからの制
御信号Ｓ0，Ｓ2，Ｓ5，Ｓ7とが入力される。また、選択
制御回路ＳＣＯＬには、予め定めるデューティー比を有
する信号t3が与えられている。This data drive circuit is provided for each bit (D 0 , D 1 , D 2 ) of image data and is used for the sampling operation in the first stage D-type flip-flop M.
SMP , a second-stage D-type flip-flop M H used for a hold operation, a selection control circuit SCOL, and four kinds of external power supply voltages V 0 to V 7 and a data line Oi, respectively. Analog switches ASW 0 , ASW 2 , AS
It includes W 5 and ASW 7 . In the analog switches ASW 0 to ASW 7 , four types of external gradation voltages V 0 , ..., V 7 and control signals S 0 , S 2 , S 5 , S 7 from the selection control circuit SCOL are provided. Is entered. Further, the selection control circuit SCOL is supplied with a signal t 3 having a predetermined duty ratio.
【００１２】図３に示すデータ駆動回路は、８階調の階
調表示を実現できるという点に於て、図１３に示したデ
ータ駆動回路と同様の効果を得る事ができる。一方、図
３のデータ駆動回路に於て、８階調の階調表示を実現す
るために、外部から供給が必要な外部階調用電圧数は、
第１の従来技術の半分の４つに削減されている。本デー
タ駆動回路３においては、階調電圧Ｖ１、Ｖ３、Ｖ４、
Ｖ６に対応する出力は、前記振動電圧駆動法によって作
成される。The data driving circuit shown in FIG. 3 can achieve the same effect as the data driving circuit shown in FIG. 13 in that it can realize gradation display of 8 gradations. On the other hand, in the data drive circuit of FIG. 3, the number of external gradation voltages that must be supplied from the outside in order to realize gradation display of 8 gradations is
It is reduced to four, which is half of the first prior art. In the data drive circuit 3, the gray scale voltages V1, V3, V4,
An output corresponding to V6 is created by the oscillating voltage driving method.
【００１３】図３のデータ駆動回路３に入力される画像
データと、データ駆動回路３から得られる階調電圧との
関係を下記表１に示す。Table 1 below shows the relationship between the image data input to the data drive circuit 3 of FIG. 3 and the gradation voltage obtained from the data drive circuit 3.
【００１４】[0014]
【表１】 [Table 1]
【００１５】画像信号データの値が「１、２、５、７」
のいずれかの時に、前記外部から入力される外部階調用
電圧Ｖ0，…，Ｖ7のいずれか一つが、データラインＯn
に出力される。画像信号データの値が「１、２、５、
７」以外の時には、前記外部階調用電圧Ｖ0，…，Ｖ7の
いずれか一対の階調用電圧の間を振動する振動電圧がデ
ータラインＯnに出力される。このようにして、４レベ
ルの外部階調用電圧から、８階調の表示レベルが得られ
る。The value of the image signal data is "1, 2, 5, 7".
, Any one of the external grayscale voltages V 0 , ..., V 7 input from the outside is applied to the data line On.
Is output to. The value of the image signal data is "1, 2, 5,
When the value is other than 7 ”, an oscillating voltage that oscillates between any one of the pair of gradation voltages V 0 , ..., V 7 is output to the data line On. In this way, a display level of 8 gradations can be obtained from the voltage for external gradation of 4 levels.
【００１６】以下、振動電圧駆動法について説明する。
図４（１）に階調電圧Ｖ１に対応する出力波形を示し、
図４（２）に前記外部階調用電圧Ｖ０、Ｖ２の波形を示
す。即ち、例として１水平走査期間などの１出力期間に
おいて、外部階調用電圧Ｖ０、Ｖ２の間で、複数回振動
する振動電圧が出力されている。データ駆動回路と表示
パネルを構成する絵素との間の配線抵抗及び容量などに
よって低周波通過フィルタ（ＬＰＦ）が構成され、前記
振動電圧が該低周波通過フィルタを通過することによ
り、絵素に前記振動電圧の平均値として階調電圧Ｖ１の
電圧が加えられる。The oscillating voltage driving method will be described below.
FIG. 4A shows an output waveform corresponding to the gradation voltage V1,
FIG. 4B shows the waveforms of the external gradation voltages V0 and V2. That is, for example, in one output period such as one horizontal scanning period, an oscillating voltage that oscillates a plurality of times is output between the external gradation voltages V0 and V2. A low-frequency pass filter (LPF) is configured by wiring resistance and capacitance between the data drive circuit and the picture elements forming the display panel, and the oscillating voltage passes through the low-frequency pass filter, so that The gradation voltage V1 is applied as the average value of the oscillating voltage.
【００１７】図５に外部階調用電圧Ｖ０、Ｖ７の波形例
を共通電極駆動信号Ｖｃｏｍの波形と同時に示す。な
お、図５は、１水平線横線毎に電圧の極性を反転するラ
イン反転の場合の波形であり、以下この場合について説
明する。このように、外部階調用電圧Ｖ０は、共通電極
駆動信号Ｖｃｏｍと極性が反対で、同一時点で交互に反
転する矩形波であり、画像データが「０」の場合は、階
調電圧Ｖ０と共通電極駆動信号Ｖｃｏｍとの間の電圧で
絵素毎の液晶層などの容量が充電される。FIG. 5 shows an example of waveforms of the external gradation voltages V0 and V7 together with the waveform of the common electrode drive signal Vcom. Note that FIG. 5 shows a waveform in the case of line inversion in which the polarity of the voltage is inverted every horizontal line. This case will be described below. As described above, the external gradation voltage V0 is a rectangular wave that has a polarity opposite to that of the common electrode drive signal Vcom and is alternately inverted at the same time point. When the image data is “0”, the external gradation voltage V0 is common to the gradation voltage V0. The voltage between the electrode drive signal Vcom and the capacitance such as the liquid crystal layer for each picture element is charged.
【００１８】ところで、このような階調用電源回路Ｐや
共通電極駆動回路として、図１４に示されるような電源
回路が用いられていた。以下、この電源回路が階調用電
源回路Ｐである場合を説明する。この電源回路は、演算
増幅器ＯＰ１を有しており、演算増幅器ＯＰ１の反転入
力端子に、制御信号ＰＯＬが抵抗Ｒ１を介して入力され
る。演算増幅器ＯＰ１の非反転入力端子に、高電位ＶH
と低電位ＶLとの間に直列に接続された抵抗Ｒ２、Ｒ３
の間に於ける電位が接続される。演算増幅器ＯＰ１の出
力端は、トランジスタＱ１、Ｑ２の各ベースに共通に接
続される。By the way, a power supply circuit as shown in FIG. 14 has been used as the gradation power supply circuit P and the common electrode drive circuit. The case where this power supply circuit is the gradation power supply circuit P will be described below. This power supply circuit has an operational amplifier OP1, and the control signal POL is input to the inverting input terminal of the operational amplifier OP1 via the resistor R1. A high potential V H is applied to the non-inverting input terminal of the operational amplifier OP1.
And a low potential V L connected in series between resistors R2 and R3
The electric potential in between is connected. The output terminal of the operational amplifier OP1 is commonly connected to the bases of the transistors Q1 and Q2.
【００１９】トランジスタＱ１のコレクタは、高電位Ｖ
Hに接続され、エミッタは、相互に直列に接続された抵
抗Ｒ４、Ｒ５を介して、トランジスタＱ２のエミッタに
接続される。トランジスタＱ２のコレクタは低電位ＶL
に接続される。前記抵抗Ｒ４、Ｒ５の間に出力ラインが
接続され、前記階調用電圧Ｖｉ（ｉ＝０〜７）が前記ア
ナログスイッチＳＷｉに出力される。前記階調用電圧Ｖ
ｉは、演算増幅器ＯＰ１の反転入力端子に負帰還入力さ
れる。The collector of the transistor Q1 has a high potential V
It is connected to H and its emitter is connected to the emitter of the transistor Q2 via resistors R4 and R5 which are connected in series with each other. The collector of the transistor Q2 has a low potential V L
Connected to. An output line is connected between the resistors R4 and R5, and the gradation voltage Vi (i = 0 to 7) is output to the analog switch SWi. The gradation voltage V
i is negatively fed back to the inverting input terminal of the operational amplifier OP1.
【００２０】図１４に示される電源回路が、前記共通電
極駆動回路として用いられる場合と階調用電源回路Ｐと
して用いられる場合とに於て、前記電源回路の構成に関
して本質的相違はない。前記電源回路が、共通電極駆動
回路として用いられる場合、電源回路からの出力は、一
定電位あるいは極性が反転する電圧である。電源回路が
階調用電源回路Ｐとして用いられる場合、階調用電源回
路Ｐから出力される階調用電圧Ｖｉは、それぞれ表示デ
ータに対応した振幅となる。また、前記電源回路が共通
電極回路に用いられる場合と比較し、階調用電源回路Ｐ
に用いられる場合、電源回路から出力される階調用電圧
Ｖｉの制御信号ＰＯＬに対する位相が、同相の場合と逆
相の場合がある事が異なる。There is essentially no difference in the configuration of the power supply circuit between the case where the power supply circuit shown in FIG. 14 is used as the common electrode drive circuit and the case where it is used as the gradation power supply circuit P. When the power supply circuit is used as a common electrode drive circuit, the output from the power supply circuit is a constant potential or a voltage whose polarity is inverted. When the power supply circuit is used as the gradation power supply circuit P, the gradation voltage Vi output from the gradation power supply circuit P has an amplitude corresponding to each display data. Further, as compared with the case where the power supply circuit is used for a common electrode circuit, the gradation power supply circuit P
However, the difference is that the grayscale voltage Vi output from the power supply circuit may be in-phase or anti-phase with respect to the control signal POL.
【００２１】[0021]
【発明が解決しようとする課題】図１４の電源回路が階
調用電源回路Ｐに用いられる場合も共通電極駆動回路に
用いられる場合も、その問題点の本質は同様であるた
め、前記電源回路が共通電極駆動回路である場合に関し
て、その問題点を説明する。Whether the power supply circuit shown in FIG. 14 is used for the gradation power supply circuit P or the common electrode drive circuit, the problem is essentially the same. The problem with the common electrode drive circuit will be described.
【００２２】従来の共通電源駆動回路では、負荷による
急激な電流及び電圧変動に対する電荷の吸収及び供給の
為に、適切な容量のコンデンサを用いて対処する事は困
難であった。その理由を以下に説明する。In the conventional common power supply drive circuit, it is difficult to use a capacitor having an appropriate capacity in order to absorb and supply a charge against a sudden change in current and voltage due to a load. The reason will be described below.
【００２３】図１４に示される電源回路に於て、正また
は負の出力時限の期間内における負荷の電流及び電圧変
動に対して、コンデンサを用いて対処しようとした場
合、データ駆動回路の出力端子から表示パネルの共通電
極入力端子までの間のどこかにコンデンサを並列に接続
することになる。この場合、接続されたコンデンサが、
表示パネルに対して交流駆動を行っている共通電源駆動
回路の負荷となってしまう。従って、交流の正負の交替
時にデータ駆動回路が、該コンデンサを充放電してやる
必要が生じてしまう。この事は、画像データの信号の波
形の鈍り、充放電のための電力消費等の問題を発生させ
る。このため、前記急激な電流及び電圧変動に対する電
荷の吸収及び供給のために、十分に大きい容量のコンデ
ンサを使用する事は事実上、困難であった。In the power supply circuit shown in FIG. 14, when it is attempted to cope with load current and voltage fluctuations within a positive or negative output time period by using a capacitor, the output terminal of the data drive circuit A capacitor will be connected in parallel anywhere from to the common electrode input terminal of the display panel. In this case, the connected capacitor is
It becomes a load of the common power supply drive circuit that drives the display panel by AC. Therefore, it becomes necessary for the data driving circuit to charge and discharge the capacitor when alternating the positive and negative of the alternating current. This causes problems such as a blunt waveform of the image data signal and power consumption for charging and discharging. Therefore, it is practically difficult to use a capacitor having a sufficiently large capacity in order to absorb and supply the electric charge with respect to the abrupt current and voltage fluctuations.
【００２４】この問題は、前記振動電圧駆動法を行わな
い従来の駆動方法においても存在する問題ではあるが、
実用上大きな問題となる迄には至らなかった。しかるに
振動電圧駆動法においては、時として実用上の問題にま
で至ることがある。それは、主として、データラインに
於ける振動電圧によって、共通電極に電圧が誘起されて
しまい、前記正または負の出力時限の期間内における負
荷の急激な電圧変動が発生するからである。Although this problem exists even in the conventional driving method that does not use the oscillating voltage driving method,
It did not become a big problem in practical use. However, in the oscillating voltage driving method, sometimes a practical problem occurs. This is mainly because the oscillating voltage on the data line induces a voltage on the common electrode, which causes a rapid voltage fluctuation of the load within the positive or negative output time period.
【００２５】図１５に、データラインに振動電圧が出力
されている時の共通電極駆動信号Ｖｃｏｍの電圧変動の
例を示す。共通電極駆動信号Ｖｃｏｍに於て、レベルが
切り替わる各タイミングで信号波形が鈍っている。この
ように共通電極駆動信号の電圧が変動してしまうと、結
果的に絵素に充電される電圧に不均等が生じ、表示品位
の劣化をもたらす事になる。FIG. 15 shows an example of the voltage fluctuation of the common electrode drive signal Vcom when the oscillating voltage is output to the data line. In the common electrode drive signal Vcom, the signal waveform becomes dull at each timing when the level switches. If the voltage of the common electrode drive signal fluctuates in this way, the voltage charged in the picture elements eventually becomes uneven, resulting in deterioration of display quality.
【００２６】本発明は、かかる問題点を解決する為に行
われたものであり、その第１の目的は、駆動回路の負荷
となることなく、必要十分な電荷蓄積能力を有する電荷
蓄積手段の使用を可能とし、その結果、急な電流及び電
圧変動に対して該変動を吸収することができる駆動回路
を提供する事である。The present invention has been made to solve the above problems, and a first object of the present invention is to provide a charge accumulating means having a necessary and sufficient charge accumulating ability without becoming a load of a driving circuit. The purpose of the present invention is to provide a drive circuit which can be used and, as a result, can absorb a sudden current and voltage fluctuation.
【００２７】又、本発明の第２の目的は、階調用電源に
適用した場合に於て、振動電圧を原因とする電流及び電
圧変動に対して、該変動を吸収することができる電荷蓄
積能力を有する電荷蓄積手段の使用を可能とし、さらに
共通電極を介して誘起される電圧変動、又はその他の原
因による電圧の変動を吸収することができる電荷蓄積手
段を使用可能とすることができる電源回路を提供する事
にある。A second object of the present invention is, when applied to a gradation power source, for a current and a voltage fluctuation caused by an oscillating voltage, the charge storage capacity capable of absorbing the fluctuation. A power supply circuit that enables the use of the charge storage means having an electric charge and further enables the use of the charge storage means capable of absorbing the voltage fluctuation induced via the common electrode or the voltage fluctuation caused by other causes. To provide.
【００２８】[0028]
【課題を解決するための手段】本発明の電源回路は、交
流波形の電源信号を出力する電源であって、該電源信号
は該電源信号が第１レベル範囲にある第１期間と、該電
源信号が第２レベル範囲にある第２期間とを交互に有し
ている電源と、電源に接続された電源ラインと、該電源
ラインに接続され、該電源からの電源信号が供給される
負荷と、該電源と負荷との間の電源ラインに並列に接続
された複数の電荷蓄積手段と、該電源ラインと各電荷蓄
積手段との間にそれぞれ配置された複数のスイッチ手段
であって、該電源信号が第１期間であるとき、該複数の
電荷蓄積手段の一部を該電源に接続すると共に、該複数
の電荷蓄積手段の残余の部分を該電源から遮断し、該電
源信号が第２期間であるとき、該複数の電荷蓄積手段の
該残余の部分を該電源に接続すると共に、該複数の電荷
蓄積手段の該一部を該電源から遮断する複数のスイッチ
手段とを備えており、そのことにより、上記目的を達成
することができる。A power supply circuit of the present invention is a power supply for outputting a power supply signal of an AC waveform, wherein the power supply signal has a first period in which the power supply signal is in a first level range, and the power supply. A power source alternately having a second period in which the signal is in the second level range; a power line connected to the power source; and a load connected to the power line and supplied with a power signal from the power source. A plurality of charge storage means connected in parallel to a power supply line between the power supply and the load, and a plurality of switch means respectively arranged between the power supply line and each charge storage means, When the signal is in the first period, a part of the plurality of charge storage units is connected to the power supply, and the remaining portions of the plurality of charge storage units are cut off from the power supply, and the power supply signal is in the second period. , The remaining portion of the plurality of charge storage means is While connected to a source, and a plurality of switch means for cutting off the part of the charge storage means the plurality of the power source, by its, it is possible to achieve the above object.
【００２９】本発明に於て、前記電源ラインに一対の電
荷蓄積手段が並列に接続されている場合がある。In the present invention, a pair of charge storage means may be connected in parallel to the power supply line.
【００３０】本発明に於て、一対の電源と一対の電源ラ
インとが用いられる場合がある。In the present invention, a pair of power supplies and a pair of power supply lines may be used.
【００３１】本発明に於て、前記複数のスイッチ手段
は、前記一対の電荷蓄積手段のいずれか一方と前記一対
の電源ラインとの間と、前記一対の電荷蓄積手段のいず
れか他方と前記一対の電源ラインとの間とにそれぞれ配
置されている場合がある。In the present invention, the plurality of switch means are provided between one of the pair of charge storage means and the pair of power supply lines, and the other of the pair of charge storage means and the pair of charge storage means. There is a case where they are respectively arranged between and to the power supply line.
【００３２】本発明の電源回路は、それぞれ交流波形を
有し、相互にレベルが異なる複数の電源信号を出力する
電源であって、各電源信号は該電源信号が第１レベル範
囲にある第１期間と、該電源信号が第２レベル範囲にあ
る第２期間とを交互に有している電源と、該電源にそれ
ぞれ接続され、該複数の電源信号がそれぞれ供給される
複数の電源ラインと、各電源ラインに接続され、該電源
からの各電源信号がそれぞれ供給される複数の負荷と、
該電源と該複数の負荷との間の該複数の電源ラインの間
に接続され、第１電極及び第２電極を有する電荷蓄積手
段と、該複数の電源ラインと該電荷蓄積手段の第１電極
及び第２電極との間にそれぞれ配置される複数のスイッ
チ手段であって、該複数の電源信号のいずれか一つの電
源信号が第１期間であるとき、該第１電極を、該いずれ
か一つの電源信号が供給される電源ラインに接続すると
共に、該第２電極を、該いずれか一つの電源信号が供給
される電源ライン以外の電源ラインに接続し、該複数の
電源信号のいずれか一つの電源信号が第２期間であると
き、該第１電極を、該いずれか一つの電源信号が供給さ
れる電源ライン以外の電源ラインに接続すると共に、該
第２電極を、該いずれか一つの電源信号が供給される電
源ラインに接続する複数のスイッチ手段とを備えてお
り、そのことによって上記目的を達成することができ
る。The power supply circuit of the present invention is a power supply that outputs a plurality of power supply signals each having an AC waveform and different levels, and each power supply signal has a first power supply signal in a first level range. A power source alternately having a period and a second period in which the power signal is in a second level range; and a plurality of power lines connected to the power source and supplied with the plurality of power signals, respectively. A plurality of loads connected to each power supply line and supplied with respective power supply signals from the power supply;
A charge storage unit having a first electrode and a second electrode connected between the plurality of power supply lines between the power supply and the plurality of loads, and the plurality of power supply lines and the first electrode of the charge storage unit. And a plurality of switch means respectively arranged between the first electrode and the second electrode when the power signal of any one of the plurality of power signals is in the first period. The second electrode is connected to a power supply line to which one power supply signal is supplied, and the second electrode is connected to a power supply line other than the power supply line to which one of the power supply signals is supplied, and any one of the plurality of power supply signals is connected. When one power supply signal is in the second period, the first electrode is connected to a power supply line other than the power supply line to which the one power supply signal is supplied, and the second electrode is connected to the one power supply line. Connect to the power line to which the power signal is supplied. And a plurality of switch means, it is possible to achieve the above object by its.
【００３３】本発明に於て、一対の電源と一対の電源ラ
インとが用いられ、各電源ラインに一対の電荷蓄積手段
が並列に接続され、前記複数のスイッチ手段は、第１ス
イッチ素子、第２スイッチ素子、第３スイッチ素子及び
第４スイッチ素子とを備え、該第１スイッチ素子及び第
３スイッチ素子は、前記第１電極と前記一対の電源ライ
ンのいずれか一方との間にそれぞれ配置され、該第２ス
イッチ素子及び第４スイッチ素子は、前記第２電極と前
記一対の電源ラインのいずれか他方との間にそれぞれ配
置され、該第１スイッチ素子及び第４スイッチ素子は連
動し、該第２スイッチ素子及び第３スイッチ素子は連動
している場合がある 本発明に於て、前記電源信号は、矩形波である場合があ
る。In the present invention, a pair of power sources and a pair of power lines are used, a pair of charge storage means are connected in parallel to each power line, and the plurality of switch means are the first switch element and the first switch element. A second switch element, a third switch element, and a fourth switch element, wherein the first switch element and the third switch element are arranged between the first electrode and one of the pair of power supply lines, respectively. The second switch element and the fourth switch element are respectively arranged between the second electrode and the other of the pair of power supply lines, and the first switch element and the fourth switch element are interlocked, The second switch element and the third switch element may be interlocked. In the present invention, the power supply signal may be a rectangular wave.
【００３４】[0034]
【作用】本発明の電源回路に於て、電源からの該電源信
号が第１レベル範囲にある第１期間であるとき、電源ラ
インと各電荷蓄積手段との間にそれぞれ接続された複数
のスイッチ手段は、複数の電荷蓄積手段の一部を電源に
接続すると共に、複数の電荷蓄積手段の残余の部分を該
電源から遮断する。一方、電源信号が第２レベル範囲に
ある第２期間であるとき、前記複数のスイッチ手段は複
数の電荷蓄積手段の前記残余の部分を電源に接続すると
共に、複数の電荷蓄積手段の前記一部を電源から遮断す
る。これにより、複数の電荷蓄積手段の前記一部が電源
に接続されるとき、常に前記第１レベルの電源信号が供
給される。また、複数の電荷蓄積手段の前記残余の部分
が電源に接続されるとき、常に前記第２レベルの電源信
号が供給される。In the power supply circuit of the present invention, when the power supply signal from the power supply is in the first level range for the first period, a plurality of switches respectively connected between the power supply line and each charge storage means. Means connects a portion of the plurality of charge storage means to a power supply and disconnects the remaining portions of the plurality of charge storage means from the power supply. On the other hand, during the second period in which the power supply signal is in the second level range, the plurality of switch means connect the remaining portions of the plurality of charge storage means to the power source and the part of the plurality of charge storage means. Disconnect from the power supply. As a result, when the part of the plurality of charge storage units is connected to the power supply, the power signal of the first level is always supplied. Further, when the remaining portions of the plurality of charge storage means are connected to the power source, the power signal of the second level is always supplied.
【００３５】これにより、前記複数の電荷蓄積手段が、
第１レベルと第２レベルとの電源信号によって、前記第
１レベルと第２レベルとの間で、電荷の蓄積及び放出を
行うことがない。従って、前記複数の電荷蓄積手段が、
前記電源に対して負荷となる事態が防止される。これに
より、前記複数の電荷蓄積手段を、負荷の急激な電圧あ
るいは電流の変動を吸収するために用いる場合、前記変
動を十分に吸収できる任意の容量の電荷蓄積手段を用い
ることができ、電源回路の前記電圧あるいは電流の変動
の吸収能力を格段に向上することができる。As a result, the plurality of charge storage means are
Due to the power supply signals of the first level and the second level, charge accumulation and discharge are not performed between the first level and the second level. Therefore, the plurality of charge storage means are
A situation in which a load is applied to the power source is prevented. Thus, when the plurality of charge storage means are used to absorb a sudden voltage or current change in the load, it is possible to use a charge storage means having an arbitrary capacity capable of sufficiently absorbing the change, and the power supply circuit. It is possible to remarkably improve the above-mentioned ability to absorb fluctuations in voltage or current.
【００３６】また、本発明の電源回路に於て、電源から
出力される電源信号のいずれか一つの電源信号が、第１
レベル範囲にある第１期間であるとき、複数のスイッチ
手段は、電荷蓄積手段の第１電極を、前記いずれか一つ
の電源信号が供給される電源ラインに接続すると共に、
電荷蓄積手段の第２電極を、前記いずれか一つの電源信
号が供給される電源ライン以外の電源ラインに接続す
る。Further, in the power supply circuit of the present invention, one of the power supply signals output from the power supply is the first power supply signal.
During the first period within the level range, the plurality of switch means connect the first electrode of the charge storage means to the power supply line to which one of the power supply signals is supplied, and
The second electrode of the charge storage means is connected to a power supply line other than the power supply line to which any one of the power supply signals is supplied.
【００３７】一方、電源から出力される複数の電源信号
のいずれか一つの電源信号が第２レベルである第２期間
であるとき、複数のスイッチ手段は、電荷蓄積手段の第
１電極を、前記いずれか一つの電源信号が供給される電
源ライン以外の電源ラインに接続すると共に、電荷蓄積
手段の第２電極を、前記いずれか一つの電源信号が供給
される電源ラインに接続する。これにより、電荷蓄積手
段の前記第１電極が電源ラインを介して電源に接続され
るとき、常に前記第１レベルの電源信号が供給される。
また、電荷蓄積手段の前記第２電極が電源ラインを介し
て電源に接続されるとき、常に前記第２レベルの電源信
号が供給される。On the other hand, during the second period in which one of the plurality of power supply signals output from the power supply is at the second level, the plurality of switch means sets the first electrode of the charge storage means to the above-mentioned It is connected to a power supply line other than the power supply line to which any one of the power supply signals is supplied, and the second electrode of the charge storage means is connected to the power supply line to which any one of the power supply signals is supplied. Thus, when the first electrode of the charge storage means is connected to the power supply via the power supply line, the power signal of the first level is always supplied.
Further, when the second electrode of the charge storage means is connected to the power source through the power line, the power signal of the second level is always supplied.
【００３８】これにより、前記電荷蓄積手段が、第１レ
ベルと第２レベルとの電源信号によって、前記第１レベ
ルと第２レベルとの間で、電荷の蓄積及び放出を行うこ
とがない。従って、前記電荷蓄積手段が、前記電源に対
して負荷となる事態が防止される。これにより、前記電
荷蓄積手段を、負荷の急激な電圧あるいは電流の変動を
吸収するために用いる場合、前記変動を十分に吸収でき
る任意の容量の電荷蓄積手段を用いることができ、電源
回路の前記電圧あるいは電流の変動の吸収能力を格段に
向上することができる。As a result, the charge storage means does not store and release the charge between the first level and the second level by the power signal of the first level and the second level. Therefore, it is possible to prevent the charge storage unit from becoming a load on the power supply. Thus, when the charge storage means is used to absorb a sudden change in voltage or current of the load, it is possible to use a charge storage means having an arbitrary capacity capable of sufficiently absorbing the change, and The ability to absorb changes in voltage or current can be significantly improved.
【００３９】[0039]
【実施例】以下に本発明の実施例について説明する。本
実施例に於て、マトリクス型の液晶表示装置を表示装置
の例にとって説明を行うが、本発明は他の種類の表示装
置にも適用可能である。EXAMPLES Examples of the present invention will be described below. In this embodiment, a matrix type liquid crystal display device will be described as an example of a display device, but the present invention can be applied to other types of display devices.
【００４０】図１は本発明の１実施例に従うデータ駆動
回路に備えられる本発明の一実施例の電源回路Ｐ１の回
路図であり、図２は前記データ駆動回路が用いられるア
クティブマトリクス液晶表示装置（以下、表示装置）２
のブロック図であり、図３は本実施例のデータ駆動回路
３のブロック図である。本実施例は、図１に示される電
源回路Ｐ１の構成に特徴を有している。FIG. 1 is a circuit diagram of a power supply circuit P1 of an embodiment of the present invention provided in a data drive circuit according to an embodiment of the present invention, and FIG. 2 is an active matrix liquid crystal display device using the data drive circuit. (Hereinafter, display device) 2
3 is a block diagram of the data drive circuit 3 of this embodiment. The present embodiment is characterized by the configuration of the power supply circuit P1 shown in FIG.
【００４１】図２に示すように、表示部５は、Ｍ行Ｎ列
に配列されたＭｘＮ個の絵素Ｐ(j,i)（j=1,2,・・・,M;i=
1,2,・・・,N）及び該絵素Ｐ(j,i)にそれぞれ接続されたス
イッチング素子Ｔ(j,i)（j=1,2,・・・,M;i=1,2,・・・,N）を
有する。データ駆動回路３及びゲート駆動回路４を含ん
で、表示部５を駆動するための駆動回路６が構成され
る。表示部５に於けるＮ本のデータラインＯi（i=1,2,・
・・,N）は、それぞれ、該データ駆動回路３の出力端子Ｓ
(i)（i=1,2,・・・,N）と該スイッチング素子Ｔ(j,i)とを
個別に接続している。表示部５に於けるＭ本の走査ライ
ンＬj（j=1,2,・・・,M）は、ゲート駆動回路４の出力端子
Ｇ(j)（j=1,2,・・・,M）と該スイッチング素子Ｔ(j,i)と
をそれぞれ接続している。As shown in FIG. 2, the display unit 5 has M × N picture elements P (j, i) (j = 1,2, ..., M; i =) arranged in M rows and N columns.
, 2, ..., N) and switching elements T (j, i) (j = 1,2, ..., M; i = 1,1) respectively connected to the picture element P (j, i) 2, ..., N). A drive circuit 6 for driving the display unit 5 is configured to include the data drive circuit 3 and the gate drive circuit 4. N data lines Oi (i = 1,2, ...
.., N) are output terminals S of the data driving circuit 3, respectively.
(i) (i = 1,2, ..., N) and the switching element T (j, i) are individually connected. The M scanning lines Lj (j = 1,2, ..., M) in the display section 5 are output terminals G (j) (j = 1,2, ..., M) of the gate drive circuit 4. ) And the switching element T (j, i) are connected to each other.
【００４２】スイッチング素子Ｔ(j,i)として、薄膜ト
ランジスタ（ＴＦＴ；thin film transistor）を使用す
ることができる。他のスイッチング素子を使用してもよ
い。以下では、スイッチング素子は薄膜トランジスタで
あるとして説明するので、上記の走査ラインＬjをゲー
トラインＬjと呼ぶ。A thin film transistor (TFT) can be used as the switching element T (j, i). Other switching elements may be used. In the following, since the switching element is described as a thin film transistor, the scanning line Lj is referred to as a gate line Lj.
【００４３】該ゲート駆動回路４の出力端子Ｇ(j)から
ゲートラインＬjに、順次、特定の期間において、その
電圧レベルがハイレベルである電圧が出力される。以
下、該特定の期間を１水平走査期間jＨ（j=1,2,・・・,M）
という。また、変数j=1,2,・・・,Mに亘り、１水平期間jＨ
の長さをすべて加算した期間を１垂直走査期間と呼ぶ。From the output terminal G (j) of the gate driving circuit 4, a voltage whose voltage level is high is sequentially output to the gate line Lj during a specific period. Hereinafter, the specific period is defined as one horizontal scanning period jH (j = 1,2, ..., M).
Say. Also, one horizontal period jH over the variables j = 1, 2, ..., M
The period obtained by adding all the lengths of 1 is called one vertical scanning period.
【００４４】該出力端子Ｇ(j)からゲートラインＬjに出
力されるゲート信号の電圧レベルがハイレベルであると
き、該スイッチング素子Ｔ(j,i)はオン状態となる。該
スイッチング素子Ｔ(j,i)がオン状態のとき、該絵素Ｐ
(j,i)はデータ駆動回路３の出力端子Ｓ(i)からデータラ
インＯiに出力される電圧に応じて充電される。該充電
された電圧の電圧レベルは、該１垂直期間中、一定の電
圧レベルに保たれ、該電圧レベルの電圧が該絵素Ｐ(j,
i)に印加される。When the voltage level of the gate signal output from the output terminal G (j) to the gate line Lj is high level, the switching element T (j, i) is turned on. When the switching element T (j, i) is in the ON state, the picture element P
(j, i) is charged according to the voltage output from the output terminal S (i) of the data driving circuit 3 to the data line Oi. The voltage level of the charged voltage is maintained at a constant voltage level during the one vertical period, and the voltage of the voltage level is maintained at the pixel P (j,
i) is applied.
【００４５】図３は、本発明の基礎となる構成のデータ
駆動回路３の内部構成を示すブロック図である。以下、
画像データが３ビット（Ｄ0，Ｄ1，Ｄ2）で構成されて
いる場合を例示する。即ち、画像信号データは、０〜７
の８種類の値を有しており、各絵素に与えられる信号電
圧は、外部の電源回路Ｐ１から入力される外部階調用電
圧Ｖ0，Ｖ2，Ｖ5，Ｖ7の４レベル及び後述するように、
前記各外部階調用電圧Ｖ0，Ｖ2，Ｖ5，Ｖ7の内のいずれ
か一対の外部階調用電圧から作成される該一対の外部階
調用電圧の間の１つまたは複数の階調電圧のいずれかと
なる。FIG. 3 is a block diagram showing the internal structure of the data driving circuit 3 which is the basis of the present invention. Less than,
A case where the image data is composed of 3 bits (D 0 , D 1 , D 2 ) will be exemplified. That is, the image signal data is 0 to 7
The signal voltage applied to each picture element has four levels of external gradation voltages V 0 , V 2 , V 5 , and V 7 input from the external power supply circuit P1 and will be described later. To do
One or a plurality of gradation voltages between the pair of external gradation voltages, which are created from any one pair of the external gradation voltages V 0 , V 2 , V 5 , and V 7. Will be either.
【００４６】このデータ駆動回路３は、画像データの各
ビット（Ｄ0，Ｄ1，Ｄ2）毎に設けられ、サンプリング
動作用に用いられる第１段目のＤ型フリップフロップＭ
SMPと、ホールド動作用に用いられる第２段目のＤ型フ
リップフロップＭHと、選択制御回路ＳＣＯＬと、４種
の外部電源電圧Ｖ0〜Ｖ7とデータラインＯｉとの間に各
々設けられたアナログスイッチＡＳＷ0、ＡＳＷ2、ＡＳ
Ｗ5、ＡＳＷ7とを含んで構成される。アナログスイッチ
ＡＳＷ0〜ＡＳＷ7に於いて、４種類の前記外部階調用電
圧Ｖ0，…，Ｖ7と、前記選択制御回路ＳＣＯＬからの制
御信号Ｓ0，Ｓ2，Ｓ5，Ｓ7とが入力される。また、選択
制御回路ＳＣＯＬには、予め定めるデューティー比を有
する信号t3が与えられている。The data drive circuit 3 is provided for each bit (D 0 , D 1 , D 2 ) of the image data and is used for the sampling operation in the first stage D-type flip-flop M.
SMP , a second-stage D-type flip-flop M H used for a hold operation, a selection control circuit SCOL, and four kinds of external power supply voltages V 0 to V 7 and a data line Oi, respectively. Analog switches ASW 0 , ASW 2 , AS
It includes W 5 and ASW 7 . In the analog switches ASW 0 to ASW 7 , four types of external gradation voltages V 0 , ..., V 7 and control signals S 0 , S 2 , S 5 , S 7 from the selection control circuit SCOL are provided. Is entered. Further, the selection control circuit SCOL is supplied with a signal t 3 having a predetermined duty ratio.
【００４７】一方、図３のデータ駆動回路３に於て、８
階調の階調表示を実現するために、外部から供給が必要
な外部階調用電圧数は、第１の従来技術の半分の４つに
削減されている。本データ駆動回路３においては、階調
電圧Ｖ１、Ｖ３、Ｖ４、Ｖ６に対応する出力は、前記振
動電圧駆動法によって作成される。On the other hand, in the data drive circuit 3 of FIG.
The number of external gradation voltages that must be supplied from the outside in order to realize gradation display is reduced to four, which is half of that in the first prior art. In the present data drive circuit 3, the outputs corresponding to the gradation voltages V1, V3, V4 and V6 are created by the oscillating voltage drive method.
【００４８】図３のデータ駆動回路３に入力される画像
データと、データ駆動回路３から得られる階調電圧との
関係は、前記表１に示されている。The relationship between the image data input to the data drive circuit 3 of FIG. 3 and the gradation voltage obtained from the data drive circuit 3 is shown in Table 1 above.
【００４９】画像信号データの値が「１、２、５、７」
のいずれかの時に、前記外部から入力される外部階調用
電圧Ｖ0，…，Ｖ7のいずれか一つが、データラインＯn
に出力される。画像信号データの値が「１、２、５、
７」以外の時には、前記外部階調用電圧Ｖ0，…，Ｖ7の
いずれか一対の階調用電圧の間を振動する振動電圧がデ
ータラインＯnに出力される。このようにして、４レベ
ルの外部階調用電圧から、８階調の表示レベルが得られ
る。The value of the image signal data is "1, 2, 5, 7".
, Any one of the external grayscale voltages V 0 , ..., V 7 input from the outside is applied to the data line On.
Is output to. The value of the image signal data is "1, 2, 5,
When the value is other than 7 ”, an oscillating voltage that oscillates between any one of the pair of gradation voltages V 0 , ..., V 7 is output to the data line On. In this way, a display level of 8 gradations can be obtained from the voltage for external gradation of 4 levels.
【００５０】以下、振動電圧駆動法について説明する。
図４（１）に階調電圧Ｖ１に対応する出力波形を示し、
図４（２）に前記外部階調用電圧Ｖ０、Ｖ２の波形を示
す。即ち、例として１水平走査期間などの１出力期間に
おいて、外部階調用電圧Ｖ０、Ｖ２の間で、複数回振動
する振動電圧が出力されている。データ駆動回路と表示
パネルを構成する絵素との間の配線抵抗及び容量などに
よって低周波通過フィルタ（ＬＰＦ）が構成される。従
って、前記振動電圧が該低周波通過フィルタを通過する
ことにより、絵素に前記振動電圧の平均値として階調電
圧Ｖ１の電圧が加えられる。The oscillating voltage driving method will be described below.
FIG. 4A shows an output waveform corresponding to the gradation voltage V1,
FIG. 4B shows the waveforms of the external gradation voltages V0 and V2. That is, for example, in one output period such as one horizontal scanning period, an oscillating voltage that oscillates a plurality of times is output between the external gradation voltages V0 and V2. A low frequency pass filter (LPF) is configured by wiring resistance and capacitance between the data driving circuit and the picture elements forming the display panel. Therefore, when the oscillating voltage passes through the low frequency pass filter, the voltage of the gradation voltage V1 is applied to the picture element as an average value of the oscillating voltage.
【００５１】図５に外部階調用電圧Ｖ０、Ｖ７の波形例
を共通電極駆動信号Ｖｃｏｍの波形と同時に示す。な
お、図５は、１水平線横線毎に電圧の極性を反転するラ
イン反転の場合の波形であり、以下この場合について説
明する。このように、外部階調用電圧Ｖ０は、共通電極
駆動信号Ｖｃｏｍと極性が反対で、同一時点で交互に反
転する矩形波であり、画像データが「０」の場合は、階
調電圧Ｖ０と共通電極駆動信号Ｖｃｏｍとの間の電圧で
絵素毎の液晶層などの容量が充電される。FIG. 5 shows an example of waveforms of the external gradation voltages V0 and V7 together with the waveform of the common electrode drive signal Vcom. Note that FIG. 5 shows a waveform in the case of line inversion in which the polarity of the voltage is inverted every horizontal line. This case will be described below. As described above, the external gradation voltage V0 is a rectangular wave that has a polarity opposite to that of the common electrode drive signal Vcom and is alternately inverted at the same time point. When the image data is “0”, the external gradation voltage V0 is common to the gradation voltage V0. The voltage between the electrode drive signal Vcom and the capacitance such as the liquid crystal layer for each picture element is charged.
【００５２】以下の説明に於いて、図１を参照する。図
１の電源回路Ｐ１において、電源７は、矩形波又はそれ
に準じた波形を出力し、例として図１４に示した電源回
路Ｐと同一の構成を有していてもよい。電源７からの出
力は、スイッチＳＷ１、ＳＷ２の各入力端子にそれぞれ
入力され、各スイッチＳＷ１、ＳＷ２の出力端子は、そ
れぞれコンデンサＣ１、Ｃ２をそれぞれ介して所定の基
準電位Ｖｃｎｓに接続されている。スイッチＳＷ１は、
制御信号ＰＯＬによって導通／遮断状態が切り替えら
れ、スイッチＳＷ２は、制御信号ＰＯＬが反転回路８に
よって反転された反転信号／ＰＯＬ（以下、記号／は反
転を表す）によって導通／遮断状態が切り替えられる。
各スイッチＳＷ１、ＳＷ２は、それぞれ正、負の一方の
時限でのみ、相補的に導通／遮断状態が切り替えられ
る。In the following description, reference is made to FIG. In the power supply circuit P1 of FIG. 1, the power supply 7 outputs a rectangular wave or a waveform similar thereto, and may have the same configuration as the power supply circuit P shown in FIG. 14 as an example. The output from the power source 7 is input to the input terminals of the switches SW1 and SW2, respectively, and the output terminals of the switches SW1 and SW2 are connected to a predetermined reference potential Vcns via capacitors C1 and C2, respectively. The switch SW1 is
The control signal POL switches the conduction / interruption state, and the switch SW2 is switched between the conduction / interruption state by an inversion signal / POL (hereinafter, symbol / represents inversion) in which the control signal POL is inverted by the inversion circuit 8.
The switches SW1 and SW2 are complementarily switched between conductive and cut-off states only in one of the positive and negative time periods.
【００５３】図６は、前記制御信号ＰＯＬのタイムチャ
ートである。図６の制御信号ＰＯＬの波形に基づいて、
図１の電源回路Ｐ１の動作を説明する。ここで、制御信
号ＰＯＬは正負の時限を示す信号である。制御信号ＰＯ
Ｌがハイレベルの時、絵素が正電圧で充電される時限を
表し、ローレベルの時は絵素が負電圧で充電される時限
を表す。又、電源７は、この制御信号ＰＯＬに従って、
出力される電圧のレベルを正レベルと負レベルとの間で
切り替える。FIG. 6 is a time chart of the control signal POL. Based on the waveform of the control signal POL of FIG.
The operation of the power supply circuit P1 in FIG. 1 will be described. Here, the control signal POL is a signal indicating a positive or negative time limit. Control signal PO
When L is at a high level, it represents a time period when the pixel is charged with a positive voltage, and when it is at a low level, it represents a time period when the pixel is charged with a negative voltage. In addition, the power supply 7 follows the control signal POL.
The level of the output voltage is switched between a positive level and a negative level.
【００５４】図１において、制御信号ＰＯＬがハイレベ
ルの時、スイッチＳＷ１はオン状態となり、コンデンサ
Ｃ１は電源７に接続され、その時限中の負荷の電流変動
に対応して、電荷を吸収／供給するように作用する。
又、その期間、スイッチＳＷ２はオフ状態となり、コン
デンサＣ２は電源７から切り離されている。このため、
コンデンサＣ２は、電源７の負荷に成らない。In FIG. 1, when the control signal POL is at a high level, the switch SW1 is turned on, the capacitor C1 is connected to the power source 7, and the charge is absorbed / supplied according to the current fluctuation of the load during the time limit. Act as you do.
Further, during that period, the switch SW2 is turned off, and the capacitor C2 is disconnected from the power supply 7. For this reason,
The capacitor C2 does not load the power supply 7.
【００５５】制御信号ＰＯＬがローレベルの時、前記の
説明と逆の作用となる。スイッチＳＷ１はオフ状態とな
り、コンデンサＣ１は電源７から切り離されている。ス
イッチＳＷ２は、電源７に接続され、その時限中の負荷
の電流変動に対応して、電荷を吸収／供給するように作
用する。このため、コンデンサＣ１は、電源７の負荷に
成らない。When the control signal POL is at the low level, the operation is the reverse of that described above. The switch SW1 is turned off, and the capacitor C1 is disconnected from the power supply 7. The switch SW2 is connected to the power supply 7 and acts so as to absorb / supply the electric charge in response to the current fluctuation of the load during the time period. Therefore, the capacitor C1 does not become a load of the power supply 7.
【００５６】このように、本実施例の電源回路Ｐ１に於
て、コンデンサＣ１、Ｃ２が、電源７から供給される電
位に一旦充電された後、電源回路３からの出力の正レベ
ルと負レベルとの間の切り替え時に、これらのコンデン
サＣ１、Ｃ２の充放電は行われない。これらのコンデン
サＣ１、Ｃ２が矩形波状の電源電圧を出力している電源
７の負荷となる事はない。従って、負荷による急激な電
流及び電圧変動を十分に吸収することができる程度の大
きな容量を有するコンデンサＣ１、Ｃ２を選択すること
ができる。As described above, in the power supply circuit P1 of this embodiment, after the capacitors C1 and C2 are once charged to the potential supplied from the power supply 7, the positive and negative levels of the output from the power supply circuit 3 are obtained. The charging and discharging of these capacitors C1 and C2 are not performed at the time of switching between and. These capacitors C1 and C2 do not become a load of the power supply 7 that outputs a rectangular wave power supply voltage. Therefore, it is possible to select the capacitors C1 and C2 having a large capacity that can sufficiently absorb the rapid current and voltage fluctuations due to the load.
【００５７】尚、本実施例に於いて、コンデンサＣ１、
Ｃ２を目的の電位に充電する処理は、電源回路Ｐ１の動
作開始時の最初の一回のみとして説明したが、変形例と
して、複数の正又は負の時限に亘ってコンデンサＣ１、
Ｃ２を充電し、前記複数の時限に亘る期間によって、コ
ンデンサＣ１、Ｃ２の電位を漸近的に目的の電位に収束
させるようにしてもよい。In the present embodiment, the capacitors C1 and
The process of charging C2 to the target potential has been described only once at the start of the operation of the power supply circuit P1, but as a modified example, the capacitor C1, over a plurality of positive or negative time periods,
C2 may be charged, and the potentials of the capacitors C1 and C2 may be asymptotically converged to a target potential by a period over the plurality of time periods.
【００５８】図７に本発明の第２の実施例の電源回路Ｐ
２の構成を示す。本実施例は、前記第１の実施例の構成
に類似し、対応する部分には同一の参照符号を付す。本
実施例の特徴は、前記スイッチＳＷ１、ＳＷ２としてＦ
ＥＴ（電界効果トランジスタ）を用いたことであり、ま
た、制御信号ＰＯＬ及びその反転信号が、共にレベルシ
フト回路９を介して、ＦＥＴであるスイッチＳＷ１、Ｓ
Ｗ２のゲートに入力されている。ＦＥＴは電流が流れる
方向に関して双方向性であり、且つオン抵抗がきわめて
小さいので、本実施例のスイッチＳＷ１、ＳＷ２として
用いるのに適している。前記レベルシフト回路９は、論
理レベルで与えられる制御信号ＰＯＬ及びその反転信号
をＦＥＴの制御に適した信号レベルに変換する回路であ
る。レベルシフト回路９は、使用されるＦＥＴの特性に
よっては不要である。FIG. 7 shows a power supply circuit P according to the second embodiment of the present invention.
2 shows the configuration. This embodiment is similar to the structure of the first embodiment, and the corresponding parts are designated by the same reference numerals. The feature of this embodiment is that the switches SW1 and SW2 are F
This is because ET (field effect transistor) is used, and the control signal POL and its inverted signal are both switches SW1 and S, which are FETs, via the level shift circuit 9.
It is input to the gate of W2. The FET is bidirectional with respect to the direction in which a current flows, and has an extremely small on-state resistance, and thus is suitable for use as the switches SW1 and SW2 of the present embodiment. The level shift circuit 9 is a circuit for converting the control signal POL given by a logic level and its inverted signal into a signal level suitable for controlling the FET. The level shift circuit 9 is unnecessary depending on the characteristics of the FET used.
【００５９】このような構成例の電源回路Ｐ２によって
も、前記実施例の効果と同様な効果を達成することがで
きる。The power supply circuit P2 having such a configuration example can also achieve the same effect as that of the above-described embodiment.
【００６０】図８に本発明の第３の実施例の電源回路Ｐ
３の構成を示す。本実施例は、前記第１実施例の構成に
類似し、対応する部分には同一の参照符号を付す。本実
施例の特徴は、階調用電源回路９と共通電極駆動回路１
０とを設け、階調用電源回路９と共通電極駆動回路１０
との間に、スイッチＳＷ１１、コンデンサＣ１、及びス
イッチＳＷ１２の直列回路を接続し、また、スイッチＳ
Ｗ２１、コンデンサＣ２、及びスイッチＳＷ２２の直列
回路を接続したことである。FIG. 8 shows a power supply circuit P according to the third embodiment of the present invention.
3 shows the configuration of No. 3. This embodiment is similar to the structure of the first embodiment, and the corresponding parts are designated by the same reference numerals. The feature of this embodiment is that the gradation power supply circuit 9 and the common electrode drive circuit 1 are provided.
0, and the gradation power supply circuit 9 and the common electrode drive circuit 10 are provided.
, A switch SW11, a capacitor C1, and a series circuit of a switch SW12 are connected between
That is, the series circuit of W21, the capacitor C2, and the switch SW22 is connected.
【００６１】前記図２に示した表示部５は、結局、共通
電極駆動回路１０からの共通電圧Ｖｃｏｍとデータ駆動
回路３を介した外部階調用電圧との間を振動する駆動電
圧で駆動される。従って、階調電圧Ｖｎ（ｎ＝０、２、
５、７）と共通電圧Ｖｃｏｍとを相互に独立した回路で
作成する場合と比較し、構成が簡略化されると共に、こ
れらの各信号が相互に同期する精度を格段に向上するこ
とができる。The display section 5 shown in FIG. 2 is finally driven by a drive voltage that oscillates between the common voltage Vcom from the common electrode drive circuit 10 and the external gradation voltage via the data drive circuit 3. . Therefore, the gradation voltage Vn (n = 0, 2,
5 and 7) and the common voltage Vcom are formed by circuits independent of each other, the configuration is simplified, and the accuracy with which these signals are mutually synchronized can be significantly improved.
【００６２】本実施例に於いて、前記第１実施例の効果
と同様な効果を達成することができる。更に本実施例に
於いて、電源回路Ｐ３の構成を簡略化できるという独自
の効果を達成することができる。In this embodiment, the same effect as that of the first embodiment can be achieved. Further, in the present embodiment, the unique effect that the configuration of the power supply circuit P3 can be simplified can be achieved.
【００６３】図９に本発明の第４実施例の電源回路Ｐ４
の一部分の構成を示す。本実施例は、前記第１実施例の
構成に類似し、対応する部分には同一の参照符号を付
す。本実施例の特徴は、前記外部階調用電圧Ｖ０、Ｖ２
をそれぞれ出力する一対の階調用電源回路１１、１２を
設け、階調用電源回路１１、１２の間に、スイッチＳＷ
１１、コンデンサＣ１、及びスイッチＳＷ１２の直列回
路を接続し、またスイッチＳＷ２１、コンデンサＣ２、
及びスイッチＳＷ２２の直列回路を接続したことであ
る。前述した振動電圧駆動法に用いられる振動電圧は、
一対の外部階調用電圧間で作成される。FIG. 9 shows a power supply circuit P4 according to the fourth embodiment of the present invention.
The structure of a part of is shown. This embodiment is similar to the structure of the first embodiment, and the corresponding parts are designated by the same reference numerals. The feature of this embodiment is that the external gradation voltages V0 and V2 are used.
A pair of grayscale power supply circuits 11 and 12 for respectively outputting are provided, and a switch SW is provided between the grayscale power supply circuits 11 and 12.
11, a capacitor C1, and a series circuit of a switch SW12 are connected, and a switch SW21, a capacitor C2,
And that the series circuit of the switch SW22 is connected. The oscillating voltage used in the oscillating voltage driving method described above is
It is created between a pair of external gradation voltages.
【００６４】従って、前記表１に示される階調電圧Ｖ
１、Ｖ３、Ｖ４、Ｖ６を作成するに必要な一対の外部階
調用電圧Ｖ０、Ｖ２；Ｖ２、Ｖ５；Ｖ５、Ｖ７の間に、
図９に示される電源回路Ｐ４と等価な構成の電源回路を
設けるようにしてもよい。本実施例の電源回路Ｐ４は、
前記外部階調用電圧の対Ｖ０、Ｖ２；Ｖ２、Ｖ５；Ｖ
５、Ｖ７の内の一対の外部階調用電圧Ｖ０、Ｖ２に対応
する回路である。Therefore, the gradation voltage V shown in Table 1 above
Between a pair of external gradation voltages V0, V2; V2, V5; V5, V7 necessary for creating 1, V3, V4, V6,
A power supply circuit having a configuration equivalent to that of the power supply circuit P4 shown in FIG. 9 may be provided. The power supply circuit P4 of this embodiment is
External gradation voltage pair V0, V2; V2, V5; V
This is a circuit corresponding to a pair of external gradation voltages V0 and V2 of V and V7.
【００６５】このような実施例によっても、前述した各
実施例で述べた効果と同一の効果を達成することができ
る。With this embodiment as well, the same effects as those described in the above-described embodiments can be achieved.
【００６６】尚、以上の各実施例の基本的な動作は、電
源回路から出力される出力電圧の正レベルと負レベルと
の間の切り替わりと同時に、コンデンサＣ１、Ｃ２の電
源回路への導通・遮断の制御を行う事である。実際の応
用において、遮断は切り替わりの直前に行い、導通は切
り替わりの後、適当な時間経過後に行うことが望まし
い。前記適当な時間とは、切り替わりの後、適当な時間
後に行う事が望ましい。前記適当な時間とは、電源回路
から出力された出力電圧のレベルの切り替わり直後の過
渡期がほぼ終了した後を指す。The basic operation of each of the above embodiments is such that the capacitors C1 and C2 are electrically connected to the power supply circuit at the same time when the output voltage output from the power supply circuit is switched between the positive level and the negative level. It is to control the cutoff. In an actual application, it is desirable that the cutoff be performed immediately before the switching and the conduction be performed after an appropriate time has elapsed after the switching. It is desirable that the appropriate time is after an appropriate time after switching. The appropriate time refers to after the transitional period immediately after the level of the output voltage output from the power supply circuit is switched is almost finished.
【００６７】図１０は、本発明の第５実施例の電源回路
Ｐ５の構成を示すブロック図である。電源回路Ｐ５は、
図１に示した電源回路Ｐ１に於いて、各スイッチＳＷ
１、ＳＷ２のスイッチング動作を、制御信号ＳＯＮ１、
ＳＯＮ２により個別に制御するようにしたブロック図で
ある。図１１（１）〜同図（３）に、制御信号ＳＯＮ
１、ＳＯＮ２、及び制御信号ＰＯＬとの関係を示す。制
御信号ＰＯＬは図６の制御信号ＰＯＬと同一の信号であ
る。制御信号ＰＯＬの立ち上がりタイミング、及び立ち
下がりタイミングに同期して、電源回路Ｐ５から出力さ
れる出力電圧の極性が、正負の間で反転する。FIG. 10 is a block diagram showing the structure of the power supply circuit P5 of the fifth embodiment of the present invention. The power supply circuit P5 is
In the power supply circuit P1 shown in FIG. 1, each switch SW
1, the switching operation of SW2, the control signal SON1,
FIG. 9 is a block diagram in which individual control is performed by SON2. 11 (1) to 11 (3), the control signal SON is shown.
1, the relationship between SON2 and the control signal POL is shown. The control signal POL is the same signal as the control signal POL of FIG. The polarity of the output voltage output from the power supply circuit P5 is inverted between positive and negative in synchronization with the rising timing and the falling timing of the control signal POL.
【００６８】制御信号ＳＯＮ１、ＳＯＮ２は、制御信号
ＰＯＬに基づいて信号発生回路１３で作成され、それぞ
れハイレベルの期間でスイッチＳＷ１、ＳＷ２がオン状
態になり、コンデンサＣ１、Ｃ２が電源７に接続され
る。本実施例に於いて、スイッチＳＷ１、ＳＷ２の遮断
は、制御信号ＰＯＬがハイレベルからローレベルへの切
り替わるタイミングよりも期間Ｔ１だけ早いタイミング
で行い、スイッチＳＷ１、ＳＷ２の導通は、制御信号Ｐ
ＯＬがローレベルからハイレベルへ切り替わるタイミン
グから、期間Ｌ１経過後に行う。前記期間Ｌ１は、電源
７から出力された出力電圧のレベルの切り替わり直後の
過渡期がほぼ終了し、該出力電圧のレベルが安定した状
態となるまでの期間である。The control signals SON1 and SON2 are generated by the signal generating circuit 13 based on the control signal POL, the switches SW1 and SW2 are turned on during the high level period, and the capacitors C1 and C2 are connected to the power supply 7. It In this embodiment, the switches SW1 and SW2 are cut off at a timing that is earlier than the timing when the control signal POL switches from the high level to the low level by a period T1, and the switches SW1 and SW2 are turned on.
This is performed after the lapse of the period L1 from the timing when the OL switches from the low level to the high level. The period L1 is a period until the transitional period immediately after the switching of the level of the output voltage output from the power supply 7 is almost finished and the level of the output voltage becomes stable.
【００６９】前記信号発生回路１３に於いて、制御信号
ＳＯＮ１の立ち上がりタイミングは、制御信号ＰＯＬの
立ち上がりタイミングから、前記期間Ｌ１を経過したタ
イミングに選ばれる。制御信号ＳＯＮ１の立ち下がりタ
イミングは、制御信号ＰＯＬの立ち上がりタイミングか
ら、期間Ｌ２を経過したタイミングに選ばれる。この期
間Ｌ２は、制御信号ＰＯＬの立ち上がり期間Ｈ１より
も、予め定める期間Ｔ１だけ短い期間に選ばれる。In the signal generation circuit 13, the rising timing of the control signal SON1 is selected at the timing when the period L1 has elapsed from the rising timing of the control signal POL. The falling timing of the control signal SON1 is selected as the timing when the period L2 has elapsed from the rising timing of the control signal POL. The period L2 is selected to be shorter than the rising period H1 of the control signal POL by a predetermined period T1.
【００７０】制御信号ＳＯＮ２の立ち上がりタイミング
は、制御信号ＰＯＬの立ち下がりタイミングから、前記
期間Ｌ１と等しいかあるいは期間Ｌ１程度の期間Ｌ３を
経過したタイミングに選ばれる。制御信号ＳＯＮ２の立
ち下がりタイミングは、制御信号ＰＯＬの立ち上がりタ
イミングから、期間Ｌ４を経過したタイミングに選ばれ
る。この期間Ｌ４は、制御信号ＰＯＬの立ち下がり期間
Ｈ２よりも、前記期間Ｔ１だけ短い期間に選ばれる。ま
た、前記期間Ｈ２は、期間Ｈ１と等しいか、あるいは期
間Ｈ１程度の期間に選ばれる。The rising timing of the control signal SON2 is selected to be the timing which is equal to the above-mentioned period L1 or which has passed a period L3 of about the period L1 from the falling timing of the control signal POL. The falling timing of the control signal SON2 is selected to be the timing after the period L4 has elapsed from the rising timing of the control signal POL. The period L4 is selected to be shorter than the falling period H2 of the control signal POL by the period T1. Further, the period H2 is equal to the period H1 or is selected as a period of about the period H1.
【００７１】このような実施例に於いても、前記各実施
例の効果と同様な効果を達成でき、更に、制御信号ＳＯ
Ｎ１、ＳＯＮ２を前述のように定めることにより、前記
表示装置２に於ける表示品位を格段に向上することがで
きる。Also in such an embodiment, the same effects as those of the above-mentioned respective embodiments can be achieved, and further, the control signal SO
By setting N1 and SON2 as described above, the display quality of the display device 2 can be significantly improved.
【００７２】図１２は、本発明の第６の実施例の電源回
路Ｐ６のブロック図である。本実施例は、図８に示す第
３実施例の電源回路Ｐ３の構成に類似し、対応する部分
には、同一の参照符号を付す。本実施例の特徴は、階調
用電源９に出力ラインにスイッチＳＷ１、ＳＷ３の各入
力端子を共通に接続し、共通電極駆動回路１０の出力ラ
インにスイッチＳＷ２、ＳＷ４の各出力端子を共通に接
続する。スイッチＳＷ１、ＳＷ３の各出力端子は、スイ
ッチＳＷ２、ＳＷ４の各入力端子がそれぞれ接続され、
スイッチＳＷ１、ＳＷ３の各出力端子の間にコンデンサ
Ｃを接続する。また、本実施例に於いて、スイッチＳＷ
１、ＳＷ４のオン／オフ動作を制御する制御信号とし
て、図１０と同様の制御信号ＣＯＮ１が用いられ、スイ
ッチＳＷ２、ＳＷ３の制御信号として、制御信号ＣＯＮ
２が用いられている。FIG. 12 is a block diagram of the power supply circuit P6 according to the sixth embodiment of the present invention. This embodiment is similar to the configuration of the power supply circuit P3 of the third embodiment shown in FIG. 8, and the corresponding parts are designated by the same reference numerals. The feature of this embodiment is that the grayscale power source 9 is connected in common to the output lines of the switches SW1 and SW3, and the common electrode drive circuit 10 is connected in common to the switches SW2 and SW4 of the output terminals. To do. The output terminals of the switches SW1 and SW3 are connected to the input terminals of the switches SW2 and SW4, respectively.
A capacitor C is connected between the output terminals of the switches SW1 and SW3. Further, in this embodiment, the switch SW
The control signal CON1 similar to that of FIG. 10 is used as the control signal for controlling the ON / OFF operation of the switches SW1 and SW4, and the control signal CON is used as the control signal of the switches SW2 and SW3.
2 is used.
【００７３】本実施例に於いて、制御信号ＣＯＮ１がハ
イレベルで制御信号ＣＯＮ２がローレベルのとき、スイ
ッチＳＷ１、ＳＷ４がオン状態、スイッチＳＷ２、ＳＷ
３がオフ状態となり、コンデンサＣのスイッチＳＷ１側
の電極ＣＬは、階調用電源回路９に接続され、コンデン
サＣのスイッチＳＷ３側の電極ＣＲは、共通電極駆動回
路１０側に接続される。制御信号ＣＯＮ１がハイレベル
の時限は正の時限であるから、階調用電源回路９は共通
電極駆動回路１０に対して正の電圧を出力している。コ
ンデンサＣの電極ＣＬは正、他方の電極ＣＲは負の極性
が与えられる。また、制御信号ＣＯＮ１がローレベルで
制御信号ＣＯＮ２がハイレベルの時、スイッチＳＷ１、
ＳＷ４がオフ状態、スイッチＳＷ２、ＳＷ３がオン状態
となり、コンデンサＣの電極ＣＬは共通電極駆動回路１
０側に接続され、他方側の電極ＣＲは階調用電源回路９
側に接続される。制御信号ＣＯＮ２がハイレベルの時限
は負の時限であるから、階調用電源回路９は共通電極駆
動回路１０に対して負の電圧となっている。In this embodiment, when the control signal CON1 is at the high level and the control signal CON2 is at the low level, the switches SW1 and SW4 are in the ON state and the switches SW2 and SW are in the ON state.
3 is turned off, the electrode CL of the capacitor C on the switch SW1 side is connected to the gradation power supply circuit 9, and the electrode CR of the capacitor C on the switch SW3 side is connected to the common electrode drive circuit 10 side. Since the time period when the control signal CON1 is at a high level is a positive time period, the gradation power supply circuit 9 outputs a positive voltage to the common electrode drive circuit 10. The electrode CL of the capacitor C is given a positive polarity and the other electrode CR is given a negative polarity. When the control signal CON1 is low level and the control signal CON2 is high level, the switches SW1 and
SW4 is in the off state, switches SW2 and SW3 are in the on state, and the electrode CL of the capacitor C is the common electrode drive circuit 1
The electrode CR connected to the 0 side and the other side electrode CR has the gradation power supply circuit 9
Connected to the side. When the control signal CON2 is at the high level, it is a negative time period. Therefore, the gradation power supply circuit 9 has a negative voltage with respect to the common electrode drive circuit 10.
【００７４】従って、前記制御信号ＣＯＮ１がハイレベ
ルで制御信号ＣＯＮ２がローレベルのときと同様に、前
記コンデンサＣの電極ＣＬは正の極性となり、電極ＣＲ
は負の極性となる。Therefore, as in the case where the control signal CON1 is at the high level and the control signal CON2 is at the low level, the electrode CL of the capacitor C has the positive polarity and the electrode CR.
Has a negative polarity.
【００７５】従って、本実施例に於いても、コンデンサ
Ｃは、前記正の時限及び負の時限のいずれに於いても、
階調用電源回路９及び共通電極駆動回路１０負荷の急激
な電流あるいは電圧の変動に対して、電荷を十分に以上
のように、前記各実施例に於いて、矩形波等の交流電圧
を出力している電源回路の負荷となる事がなく、正時限
及び負時限の時限中における電流変化を吸収する十分大
きな容量の電荷蓄積手段が使用可能となり、正負それぞ
れの時限中における電圧変動を極小化した電源が実現可
能となった。このことによって、特に振動電圧駆動法を
用いた表示装置の表示品位を大きく向上させる。もちろ
ん、本発明は、振動電圧駆動法等による階調補間を行わ
ない、図１のような構成のデータ駆動回路を使用した表
示パネルの従来技術の駆動回路に実施可能である。この
場合、例えばシャドーイング等の発生を抑制し、表示品
位の向上に大きな効果を達成する事ができる。Therefore, also in the present embodiment, the capacitor C has a positive time limit and a negative time limit.
The gradation power supply circuit 9 and the common electrode drive circuit 10 output an AC voltage such as a rectangular wave in each of the above-described embodiments so that the electric charge is sufficiently large against a sudden change in the current or voltage of the load. It is possible to use a charge storage means with a sufficiently large capacity that absorbs current changes during the positive and negative time periods without minimizing the load on the power supply circuit, minimizing the voltage fluctuations during the positive and negative time periods. Power is now feasible. As a result, the display quality of the display device using the oscillating voltage driving method is greatly improved. Of course, the present invention can be implemented in a conventional drive circuit for a display panel using a data drive circuit having a configuration as shown in FIG. 1, which does not perform gradation interpolation by an oscillating voltage drive method or the like. In this case, for example, the occurrence of shadowing and the like can be suppressed, and a great effect can be achieved in improving the display quality.
【００７６】尚、本発明に於いて、電源７、階調用電源
回路９、及び共通電極駆動回路１０の内部回路の回路構
成に関しては何等限定するものではない。各回路７、
９、１０は例えば図１４のような回路構成でも良いし、
他の構成でもよい。他の構成としては、例えば本願出願
人の前述した先願に開示されている構成でもよい。ある
いは、本願の図１３に示されている従来の駆動回路に用
いてもよい。この場合、シャドーイング等の発生を抑制
するという大きな効果を上げる事ができる。In the present invention, the circuit configurations of the internal circuits of the power source 7, the grayscale power source circuit 9, and the common electrode drive circuit 10 are not limited in any way. Each circuit 7,
9, 10 may have a circuit configuration as shown in FIG.
Other configurations may be used. As another configuration, for example, the configuration disclosed in the above-mentioned prior application of the applicant of the present application may be used. Alternatively, it may be used in the conventional drive circuit shown in FIG. 13 of the present application. In this case, a great effect of suppressing the occurrence of shadowing can be achieved.
【００７７】[0077]
【発明の効果】本発明の電源回路によって、電荷蓄積手
段が、矩形波等の交流波形を有する電源信号を出力して
いる電源の負荷となる事がなくなる。これにより、第１
期間及び第２期間のそれぞれの期間中における電圧ある
いは電流変化を吸収するに十分大きな電荷蓄積能力を有
する電荷蓄積手段が使用可能となる。これにより、第１
期間及び第２期間それぞれの期間中における電流及び電
圧変動を極小化した電源回路を実現可能とする。これは
特に振動電圧法を用いた場合の表示品位を大きく向上さ
せる。もちろん、本発明は、振動電圧法等による階調補
間を行わない、従来の駆動回路に用いても例えばシャド
ーイング等の発生を抑制し、表示品位の向上に関して大
きな効果を上げる事ができる。According to the power supply circuit of the present invention, the charge storage means does not become a load of the power supply outputting the power supply signal having an AC waveform such as a rectangular wave. This makes the first
It becomes possible to use the charge storage means having a charge storage capacity large enough to absorb a voltage or current change in each of the period and the second period. This makes the first
A power supply circuit in which current and voltage fluctuations are minimized during each of the period and the second period can be realized. This greatly improves the display quality when the oscillating voltage method is used. Of course, the present invention can suppress the occurrence of, for example, shadowing even when used in a conventional drive circuit that does not perform gradation interpolation by the oscillating voltage method or the like, and can greatly enhance the display quality.
【図１】本発明の第１実施例の電源回路Ｐ１のブロック
図である。FIG. 1 is a block diagram of a power supply circuit P1 according to a first embodiment of the present invention.
【図２】本実施例に従う表示装置２のブロック図であ
る。FIG. 2 is a block diagram of a display device 2 according to the present embodiment.
【図３】本発明の基礎となる構成のデータ駆動回路３の
ブロック図である。FIG. 3 is a block diagram of a data driving circuit 3 having a basic structure of the present invention.
【図４】振動電圧駆動法による出力電圧の波形を示す波
形図である。FIG. 4 is a waveform diagram showing a waveform of an output voltage by an oscillating voltage driving method.
【図５】画像データ信号と共通電極駆動信号との関係を
示す波形図である。FIG. 5 is a waveform diagram showing a relationship between an image data signal and a common electrode drive signal.
【図６】制御信号ＰＯＬの波形図である。FIG. 6 is a waveform diagram of a control signal POL.
【図７】本発明の第２実施例の電源回路Ｐ２のブロック
図である。FIG. 7 is a block diagram of a power supply circuit P2 according to a second embodiment of the present invention.
【図８】本発明の第３実施例の電源回路Ｐ３のブロック
図である。FIG. 8 is a block diagram of a power supply circuit P3 according to a third embodiment of the present invention.
【図９】本発明の第４実施例の電源回路Ｐ４のブロック
図である。FIG. 9 is a block diagram of a power supply circuit P4 according to a fourth embodiment of the present invention.
【図１０】本発明の第５実施例の電源回路Ｐ５のブロッ
ク図である。FIG. 10 is a block diagram of a power supply circuit P5 according to a fifth embodiment of the present invention.
【図１１】制御信号ＰＯＬ、ＳＯＮ１、ＳＯＮ２を示す
タイムチャートである。FIG. 11 is a time chart showing control signals POL, SON1, and SON2.
【図１２】本発明の第６実施例の電源回路Ｐ６のブロッ
ク図である。FIG. 12 is a block diagram of a power supply circuit P6 according to a sixth embodiment of the present invention.
【図１３】従来技術のデータ駆動回路のブロック図であ
る。FIG. 13 is a block diagram of a conventional data drive circuit.
【図１４】従来技術の電源回路Ｐの回路図である。FIG. 14 is a circuit diagram of a conventional power supply circuit P.
【図１５】従来技術の問題点を示す波形図である。FIG. 15 is a waveform chart showing a problem of the conventional technique.
２ 表示装置 ３ データ駆動回路 ５ 表示部 ６ 駆動回路 ７ 電源 ９、１１、１２ 階調用電源回路 １０ 共通電極駆動回路 １３ 信号発生回路 Ｐ１〜Ｐ６ 電源回路 2 display device 3 data drive circuit 5 display part 6 drive circuit 7 power supply 9, 11, 12 gradation power supply circuit 10 common electrode drive circuit 13 signal generation circuit P1 to P6 power supply circuit
Claims (7)
て、該電源信号は該電源信号が第１レベル範囲にある第
１期間と、該電源信号が第２レベル範囲にある第２期間
とを交互に有している電源と、 電源に接続された電源ラインと、 該電源ラインに接続され、該電源からの電源信号が供給
される負荷と、 該電源と負荷との間の電源ラインに並列に接続された複
数の電荷蓄積手段と、 該電源ラインと各電荷蓄積手段との間にそれぞれ配置さ
れた複数のスイッチ手段であって、該電源信号が第１期
間であるとき、該複数の電荷蓄積手段の一部を該電源に
接続すると共に、該複数の電荷蓄積手段の残余の部分を
該電源から遮断し、該電源信号が第２期間であるとき、
該複数の電荷蓄積手段の該残余の部分を該電源に接続す
ると共に、該複数の電荷蓄積手段の該一部を該電源から
遮断する複数のスイッチ手段とを備える電源回路。1. A power supply for outputting a power supply signal having an AC waveform, wherein the power supply signal has a first period in which the power supply signal is in a first level range and a second period in which the power supply signal is in a second level range. And a power supply line connected to the power supply, a load connected to the power supply line and supplied with a power supply signal from the power supply, and a power supply line between the power supply and the load. A plurality of charge storage means connected in parallel to each other, and a plurality of switch means respectively disposed between the power supply line and each charge storage means, wherein the plurality of switch means are provided when the power supply signal is in the first period. A part of the charge storage means is connected to the power supply, and the remaining parts of the plurality of charge storage means are cut off from the power supply, and the power supply signal is in the second period,
A power supply circuit comprising: a plurality of switch means for connecting the remaining parts of the plurality of charge storage means to the power supply and for disconnecting the part of the plurality of charge storage means from the power supply.
列に接続されている請求項１に記載の電源回路。2. The power supply circuit according to claim 1, wherein a pair of charge storage means is connected in parallel to the power supply line.
れる請求項２に記載の電源回路。3. The power supply circuit according to claim 2, wherein a pair of power supplies and a pair of power supply lines are used.
荷蓄積手段のいずれか一方と前記一対の電源ラインとの
間と、前記一対の電荷蓄積手段のいずれか他方と前記一
対の電源ラインとの間とにそれぞれ配置されている請求
項３に記載の電源回路。4. The plurality of switch means are provided between any one of the pair of charge storage means and the pair of power supply lines, and the other one of the pair of charge storage means and the pair of power supply lines. The power supply circuit according to claim 3, wherein the power supply circuit is disposed between and.
異なる複数の電源信号を出力する電源であって、各電源
信号は該電源信号が第１レベル範囲にある第１期間と、
該電源信号が第２レベル範囲にある第２期間とを交互に
有している電源と、 該電源にそれぞれ接続され、該複数の電源信号がそれぞ
れ供給される複数の電源ラインと、 各電源ラインに接続され、該電源からの各電源信号がそ
れぞれ供給される複数の負荷と、 該電源と該複数の負荷との間の該複数の電源ラインの間
に接続され、第１電極及び第２電極を有する電荷蓄積手
段と、 該複数の電源ラインと該電荷蓄積手段の第１電極及び第
２電極との間にそれぞれ配置される複数のスイッチ手段
であって、該複数の電源信号のいずれか一つの電源信号
が第１期間であるとき、該第１電極を、該いずれか一つ
の電源信号が供給される電源ラインに接続すると共に、
該第２電極を、該いずれか一つの電源信号が供給される
電源ライン以外の電源ラインに接続し、該複数の電源信
号のいずれか一つの電源信号が第２期間であるとき、該
第１電極を、該いずれか一つの電源信号が供給される電
源ライン以外の電源ラインに接続すると共に、該第２電
極を、該いずれか一つの電源信号が供給される電源ライ
ンに接続する複数のスイッチ手段とを備える電源回路。5. A power supply for outputting a plurality of power supply signals each having an AC waveform and having different levels, wherein each power supply signal has a first period in which the power supply signal is in a first level range,
A power supply that alternately has a second period in which the power supply signal is in a second level range, a plurality of power supply lines that are respectively connected to the power supply and are supplied with the plurality of power supply signals, and each power supply line And a plurality of loads to which respective power supply signals from the power supply are respectively supplied, and a plurality of power supply lines between the power supply and the plurality of loads, and a first electrode and a second electrode. And a plurality of switch means respectively disposed between the plurality of power supply lines and the first electrode and the second electrode of the charge storage means, wherein one of the plurality of power supply signals. When one power signal is in the first period, the first electrode is connected to a power line to which any one of the power signals is supplied,
The second electrode is connected to a power supply line other than the power supply line to which the one power supply signal is supplied, and when the power supply signal of any one of the plurality of power supply signals is in the second period, the first electrode A plurality of switches connecting the electrode to a power supply line other than the power supply line to which the one power supply signal is supplied and connecting the second electrode to a power supply line to which the one power supply signal is supplied. A power supply circuit comprising:
れ、 各電源ラインに一対の電荷蓄積手段が並列に接続され、 前記複数のスイッチ手段は、第１スイッチ素子、第２ス
イッチ素子、第３スイッチ素子及び第４スイッチ素子と
を備え、 該第１スイッチ素子及び第３スイッチ素子は、前記第１
電極と前記一対の電源ラインのいずれか一方との間にそ
れぞれ配置され、該第２スイッチ素子及び第４スイッチ
素子は、前記第２電極と前記一対の電源ラインのいずれ
か他方との間にそれぞれ配置され、 該第１スイッチ素子及び第４スイッチ素子が連動し、該
第２スイッチ素子及び第３スイッチ素子が連動している
請求項５に記載の電源回路。6. A pair of power supplies and a pair of power supply lines are used, and a pair of charge storage means are connected in parallel to each power supply line, and the plurality of switch means are a first switch element, a second switch element, A third switch element and a fourth switch element, wherein the first switch element and the third switch element are the first switch element
The second switch element and the fourth switch element are respectively arranged between the electrode and one of the pair of power supply lines, and the second switch element and the fourth switch element are respectively arranged between the second electrode and the other of the pair of power supply lines. The power supply circuit according to claim 5, wherein the power supply circuit is disposed, and the first switch element and the fourth switch element are interlocked with each other, and the second switch element and the third switch element are interlocked with each other.
たは５のいずれかに記載の電源回路。7. The power supply circuit according to claim 1, wherein the power supply signal is a rectangular wave.
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19641793A JP2965822B2 (en) | 1993-08-06 | 1993-08-06 | Power circuit |
| KR1019940002371A KR0140041B1 (en) | 1993-02-09 | 1994-02-08 | Power generator driving circuit and gray level voltage generator for lcd |
| US08/194,151 US5929847A (en) | 1993-02-09 | 1994-02-09 | Voltage generating circuit, and common electrode drive circuit, signal line drive circuit and gray-scale voltage generating circuit for display devices |
| EP94300941A EP0611144B1 (en) | 1993-02-09 | 1994-02-09 | Voltage generating circuit, and common electrode drive circuit, signal line drive circuit and gray-scale voltage generating circuit for display devices |
| DE69434493T DE69434493T2 (en) | 1993-02-09 | 1994-02-09 | Voltage generating circuit, common electrode control circuit, signal line control circuit, and display device gray scale voltage generating circuit |
| KR97065767A KR0139970B1 (en) | 1993-02-09 | 1997-11-29 | Voltage generating circuit, and common electrode drive circuit, signal line drive circuit and gray scale voltage gnerating circuit for display devices |
| KR1019970065766A KR0175230B1 (en) | 1993-02-09 | 1997-11-29 | Voltage generating circuit and common electrode drive circuit signal line drive circuit and gray-scale yoltage gen... |
| US09/234,446 US6310616B1 (en) | 1993-02-09 | 1999-01-21 | Voltage generating circuit, and common electrode drive circuit signal line drive circuit and gray-scale voltage generating circuit for display device |
| US09/916,343 US6509895B2 (en) | 1993-02-09 | 2001-07-30 | Voltage generating circuit, and common electrode drive circuit, signal line drive circuit and gray-scale voltage generating circuit for display devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19641793A JP2965822B2 (en) | 1993-08-06 | 1993-08-06 | Power circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0777679A true JPH0777679A (en) | 1995-03-20 |
| JP2965822B2 JP2965822B2 (en) | 1999-10-18 |
Family
ID=16357513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19641793A Expired - Lifetime JP2965822B2 (en) | 1993-02-09 | 1993-08-06 | Power circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2965822B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100483381B1 (en) * | 1997-08-13 | 2005-08-31 | 삼성전자주식회사 | Gray voltage generation circuit of liquid crystal display |
| JP2007206415A (en) * | 2006-02-02 | 2007-08-16 | Toshiba Matsushita Display Technology Co Ltd | Counter voltage output device and liquid crystal display |
| JP2008077080A (en) * | 2006-09-18 | 2008-04-03 | Toppoly Optoelectronics Corp | Image display system and method therefor |
-
1993
- 1993-08-06 JP JP19641793A patent/JP2965822B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100483381B1 (en) * | 1997-08-13 | 2005-08-31 | 삼성전자주식회사 | Gray voltage generation circuit of liquid crystal display |
| JP2007206415A (en) * | 2006-02-02 | 2007-08-16 | Toshiba Matsushita Display Technology Co Ltd | Counter voltage output device and liquid crystal display |
| JP2008077080A (en) * | 2006-09-18 | 2008-04-03 | Toppoly Optoelectronics Corp | Image display system and method therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2965822B2 (en) | 1999-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6310616B1 (en) | Voltage generating circuit, and common electrode drive circuit signal line drive circuit and gray-scale voltage generating circuit for display device | |
| US6750839B1 (en) | Grayscale reference generator | |
| US5229761A (en) | Voltage generating circuit for driving liquid crystal display device | |
| CN100356435C (en) | Circuit and method for driving a capacitive load, and display device provided with a circuit for driving a capacitive load | |
| US20110316901A1 (en) | Data driver device and display device for reducing power consumption in a charge-share operation | |
| JPH06348235A (en) | Liquid crystal display device | |
| EP0767449A2 (en) | Method and circuit for driving active matrix liquid crystal panel with control of the average driving voltage | |
| JPH1130974A (en) | Semiconductor for driving control for liquid crystal display device and liquid crystal display device | |
| JPH10260664A (en) | Liquid crystal driving circuit and liquid crystal device using the same | |
| JP3568615B2 (en) | Liquid crystal driving device, control method thereof, and liquid crystal display device | |
| US7427880B2 (en) | Sample/hold apparatus with small-sized capacitor and its driving method | |
| JPH09218671A (en) | Liquid crystal image signal control method and control circuit | |
| JPH11327487A (en) | Digital-to-analog converter, active matrix type liquid crystal display and method for converting digital signal to analog signal | |
| US5734379A (en) | Liquid crystal display device | |
| JP2965822B2 (en) | Power circuit | |
| JP3981526B2 (en) | Power supply circuit for driving liquid crystal, and liquid crystal device and electronic apparatus using the same | |
| JP3642343B2 (en) | Display device drive circuit | |
| JP3059050B2 (en) | Power supply circuit | |
| JP2849034B2 (en) | Display drive | |
| JP2909357B2 (en) | Power circuit | |
| US5642126A (en) | Driving circuit for driving a display apparatus and a method for the same | |
| JPH06237162A (en) | Voltage output circuit and common electrode drive circuit for display device and signal wire drive circuit for the display device | |
| JPH0627900A (en) | Vibrating voltage driving method of display device | |
| JP3121714B2 (en) | Voltage output circuit, common electrode drive circuit of display device, and gray scale voltage generation circuit of display device | |
| JPH09251282A (en) | Driving device for display device, liquid crystal display device and drive method for liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990729 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |