JPH0773262B2

JPH0773262B2 - フレーム同期装置

Info

Publication number: JPH0773262B2
Application number: JP61118845A
Authority: JP
Inventors: 修足立
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1986-05-23
Filing date: 1986-05-23
Publication date: 1995-08-02
Anticipated expiration: 2010-08-02
Also published as: JPS62274948A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、光ディスクメモリ、光磁気メモリなどの高密
度記録装置による記録・再生、あるいは情報処理、符号
伝送などにおけるフレーム同期装置に関する。

〔従来の技術〕

従来のフレーム同期信号のパターンは、データ部に使用
する変調規則に従い、変調後のデータのパターンと同じ
規則を満足し、かつ、自己相関の鋭いものであった。

例えば、データ部に使用する変調方式がMILLER²変調の
場合、同期パターンのランレングスが1T〜3T（ただし、
Ｔは記録信号の最小ランレングス）、つまり変調後のビ
ットレートでは2t〜6t（ただし、ｔは１ビット長）を満
足し、かつ、自己相関の鋭いパターンが選ばれていた。

〔発明が解決しようとする問題点〕

一般に、信号の自己相関は、信号のデータ数が多いほど
鋭くなるので、自己相関を鋭くしようとするとフレーム
同期信号の時間長が長くなるという問題点があった。

〔目的〕

本発明は、変調後ディジタルデータを信号レベルの変化
点と不変化点とを異なる符号、例えば“0"、“1"で表記
し、該符号のビット長周期は前記ディジタルデータより
短く、かつ、そのデータ数は該ディジタルデータよりも
多い信号レベル変化信号を生成し、その信号において、
変調規則を満足しかつ自己相関の鋭いパターンのフレー
ム同期信号を付加したことにより、従来の原信号に同様
の周期パターンを付加した場合よりも、時間長の短い信
号で自己相関の鋭いフレーム同期信号を得るようにした
ものである。

〔構成〕

第１図は、本発明の原理を示す図であり、原データａを
例えばMILLER²変調すると同図ｂに示すような記録デー
タ信号b₁,b₂となる。

この記録データ信号のレベル変化点を“1"に、不変化点
を“0"にした信号で、原データに対しビット周期が２分
の１で、データ数が２倍の信号（以下、信号レベル変化
信号という）を考えると、同図ｃに示すような信号系列
c₁、c₂が得られる。

第２図は実施例のデータ変調過程を示す図であり、第１
図と同様にａは変調前の原データ信号で、ｂはデータ信
号ａをMILLER²変調した記録データ信号であり、ｃはこ
の記録データ信号の信号レベル変化点を“1"で表記した
信号レベル変化信号であり、ｄは光ディスクメモリへの
記録信号であり、上記記録データ信号ｂは同様に上記MI
LLER²変調の変調規則を満足する。ここで、前述したよ
うに信号レベル変化信号は原データの２倍のデータ数に
なっている。

上記信号レベル変化信号ｃには、フレーム同期信号ｓと
して“0100101"が付加してある。

MILLER²変調による信号の最小ランレングスは2tで最大
ランレングスは6tであるので、前記信号レベル変化信号
c₁,c₂は、“1"と“1"の間には必ず１つ以上５個以下の
“0"を含んでいるので、前記フレーム同期信号“010010
1"sは、記録信号ｄに変化されたときデータ部と同様にM
ILLER²変調の変調規則を満足する。

以上からわかるように、本実施例では７ビットの自己相
関が鋭い同期パターンを新たに生成した信号レベル変化
信号に付加しているので、従来の原信号に同様の同期パ
ターンを付加した場合に比べ、同期信号の時間長が２分
の１に短縮できる。

第３図は、信号発生回路のブロック図であり、前記デー
タ信号ａから記録信号ｄを発生させる。

変調＆信号レベル変化信号発生回路11はデータ信号ａを
MILLER²変調し、その変調された記録データ信号ｂに基
づいて信号レベル変化信号ｃを発生し、OR回路13を介し
てこの信号レベル変化信号ｃをフリップフロップ14に入
力する。

変調＆信号レベル変化信号発生回路11がデータ信号a₁を
変調し、信号レベル変化信号c₁を出力し終ると、コント
ロール回路15により制御されて、フレーム同期信号発生
回路12はフレーム同期信号ｓを発生し、このフレーム同
期信号ｓはOR回路13を介してフリップフロップ14に出力
される。

フレーム同期信号ｓが発生し終ると、コントロール回路
15の制御により変調＆信号レベル変化信号発生回路11は
再びデータ信号a₂の変調を始め、信号レベル変化信号c₂
をフリップフロップ14に出力する。

フリップフロップ14は、入力パルス（信号レベル変化信
号ｃの“1"）毎に出力レベルを変化させるので、コント
ロール回路15の制御によりデータ部とフレーム同期信号
が合成された信号レベル変化信号ｃがフリップフロップ
14に入力すると、記録信号ｄがフリップフロップ14から
出力される。

第４図はフレーム同期検出回路のブロック図であり、図
のｃ′,d′は前記信号発生回路の信号レベル変化信号
ｃ、記録信号ｄの再生後の信号を示す。

光ディスクメモリから読み出された再生信号ｄ′は、EX
OR回路22の一方の入力端に入力されると同時に遅延回路
21で１ビット遅延されてEXOR回路のもう一方の入力端に
入力され、EXOR回路22から信号レベル変化信号ｃ′が出
力されて整合フィルタ23に入力される。

本実施例の同期信号“010010"に対する予測関数として
はＱ（τ）＝〔241〕が適しており、この予測関数Ｑ（τ）は、整合フィルタ
23に入力される信号レベル変化信号ｃ′にあわせて、制
御信号あるいは後述の比較回路26から出力されるフレー
ム同期検出信号に基いた予測時刻に、予測関数発生回路
24から加算回路25に出力される。一方、整合フィルタ23
は入力される信号レベル変化信号ｃ′とフレーム同期信
号パターン「010010」との一致ビット数を計数し、その
計数値を逐次加算回路25に出力する。

加算回路25は、前記予測関数発生回路24から逐次入力さ
れる前記予測関数Ｑ（τ）の各桁の値と上記逐次入力さ
れる一致ビット数の計数値との加算を行い、その和を比
較回路26に出力する。

比較回路26は、上記加算回路25から出力される値を本実
施例の場合は設定値７と比較し、上記加算回路25の出力
値が設定値７に達した場合フレーム同期検出信号を出力
する。

なお、上記予測関数Ｑ（τ）を用いることにより、検出
窓巾が３ビットで最大３ビット誤りまで検出できる。

以上の実施例では、信号レベル変化信号のデータの最終
ヒットが“1"になっているため、フレーム同期信号は、
MILLER²変調規則を満足させるために、先頭が“0"でな
ければならなかったが、次に、先頭ビットが“1"で自己
相関の鋭いパターを用いたフレーム同期信号の実施例を
説明する。

第５図は第２図と同様のデータ変調過程を示す図であ
り、データ部は第２図及び第１の実施例と同じであり、
本実施例の場合信号レベル変化信号ｃにはフレーム同期
信号ｓ“1010010"が付加されている。

フレーム同期信号直前のデータ部は……01と変調される
のでフレーム同期信号の先頭が“1"であると、“1"が２
ビット連続してしまい、このまま記録信号に変換される
とMILLER²変調の変調規則を満足しなくなるので、フレ
ーム同期信号ｓ“1010010"の前に結合ビットとして“01
0"あるいは“000"を付加した信号“0101010010"あるい
は“0001010010"（以後、結合フレーム同期信号とい
う）を信号レベル変化信号c₁とc₂との間に用いる。

このように結合ビット“010"あるいは“000"を付加する
ことにより、先頭が“1"であるパターンをMILLER²変調
の変調規則を満足しながらフレーム同期信号として用い
ることができる。

上記結合ビットとして“010"と“000"の選択は、フレー
ム同期信号内の“1"の数が奇数の場合は、フレーム同期
信号挿入以前の信号レベル変化信号の１フレームにおけ
るデータ部と結合ビットの“1"の数の和が偶数になるよ
うに結合ビットを選択し、フレーム同期信号内の“1"の
数が偶数の場合は、前記１フレームにおけるデータ部と
結合ビットの“1"の数の和が奇数になるように結合ビッ
トを選択する。

つまり、本実施例の場合はフレーム同期信号ｓ“101001
0"内の１の数が奇数であるので、フレーム同期信号挿入
以前の信号レベル変化信号c₁の１フレームにおけるデー
タ部の“1"の数が偶数であれば結合ビット“000"を選択
し、奇数であれば結合ビット“010"を選択してフレーム
同期信号ｓ“1010010"に付加する。

このようにすることにより、フレーム同期信号は１フレ
ーム毎に位相が反転されるので、トラッキングなどに対
する外乱の要因となるフレーム周期信号のDC成分が相殺
される。

なお、データ部についてはMILLER²変調の性質により、D
CフリーであるからDCドリフトを考える必要はない。

第６図は、結合ビットを用いた場合の信号発生回路のブ
ロック図である。

図で、変調＆信号レベル変化信号発生回路31、フレーム
同期信号発生回路32、フリップフロップ34は、第１の実
施例と同様の動作をし、カウンタ37はOR回路33を介して
変調＆信号レベル変化信号発生回路31から出力される信
号レベル変化信号c₁内の“1"の数を計数し、その計数値
が奇数であるか偶数であるかを示す信号を結合ビット発
生回路36に出力し、結合ビット発生回路36は上記カウン
タ37の信号により、前記のように“000"もしくは“010"
を選択して結合ビットを出力する。

OR回路33は、変調＆信号レベル変化信号発生回路31の出
力する信号レベル変化信号のデータ部c₁,c₂、結合ビッ
ト発生回路36が出力する結合ビット及びフレーム同期信
号発生回路32の出力するフレーム同期信号ｓを合成して
出力する。また、コントロール回路35は上記各回路を制
御して各信号を時分割で出力させる。

第２の実施例により、フレーム内の“1"の数を計数する
だけでDCドリフトを完全に零にすることができ、先頭ビ
ットが“1"で自己相関の鋭いパターンをMILLER²変調を
満足するフレーム同期信号として用いることができる。

なお、第２の実施例は、フレーム同期信号パターンの先
頭が“1"であった時に特に効果を発揮するが、先頭が
“0"であった時には、結合ビットを“00"あるいは“01"
などにすればよいということはいうまでもない。

また、本実施例では、信号レベル変化信号は原データに
比べ、ビット周期が２分の１で、データ数が２倍になっ
ているが、変調方式によってその割合は異なってくる。

また、フレーム同期検出は、第１の実施例と同様に行わ
れるので説明を省略する。

〔効果〕

本発明は、変調後のディジタルデータを信号レベルの変
化点と不変化点とを異なる符号、例えば“0"、“1"で表
記し、該符号のビット長周期は前記ディジタルデータよ
り短く、かつ、そのデータ数は該ディジタルデータより
も多い信号レベル変化信号を生成し、その信号におい
て、変調規則を満足しかつ自己相関の鋭いパターンのフ
レーム同期信号を付加したので、従来の原信号に同様の
周期パターンを付加した場合に比べ、時間長の短い信号
で自己相関の鋭いフレーム同期信号を得ることができ
る。

【図面の簡単な説明】

第１図は本発明の原理を示す図、第２図は第１の実施例
のデータの変調過程を示す図、第３図は第１の実施例の
信号発生回路のブロック図、第４図はフレーム同期検出
回路、第５図は第２の実施例のデータの変調過程を示す
図、第６図は第２の実施例の信号発生回路のブロック図
である。

Claims

【特許請求の範囲】

【請求項１】複数のデータフレームをフレーム同期符号
で区切って構成する記録データとしてのディジタルデー
タに使用するフレーム同期装置において、データフレームの前記ディジタルデータを変調する変調
回路と、変調後の該ディジタルデータを信号レベルの変化点と不
変化点とを異なる符号で表記し、該符号のビット周期は
前記ディジタルデータより短く、且つそのデータ数は該
ディジタルデータよりも多い信号レベル変化信号を生成
する信号レベル変化信号発生回路と、データフレームの変調規則を満足し、且つ自己相関が鋭
いパターンで、且つ前記信号レベル変化信号の同一ビッ
ト周期の同期信号を発生するフレーム同期信号発生回路
と、前記信号レベル変化信号発生回路の出力と前記フレーム
同期信号発生回路との出力を入力する論理和回路と、該論理和回路からの出力が前記信号レベル変化信号の出
力信号の先頭にフレーム同期信号が付加されるように、
前記信号レベル変化信号発生回路と前記フレーム同期信
号発生回路の出力制御をするコントロール回路と、前記論理和回路出力でトグル動作をし、記録信号出力す
るフリップフロップとから構成されていることを特徴と
するフレーム同期装置。
【請求項２】前記変調規則を満足し、各フレーム内のデ
ータの信号レベル変化点の数により選択した結合ビット
をフレーム同期信号の前に付加することを特徴とする特
許請求の範囲第１項記載のフレーム同期装置。