JPH0772821B2 - Liquid crystal display manufacturing method - Google Patents

Liquid crystal display manufacturing method

Info

Publication number
JPH0772821B2
JPH0772821B2 JP16610290A JP16610290A JPH0772821B2 JP H0772821 B2 JPH0772821 B2 JP H0772821B2 JP 16610290 A JP16610290 A JP 16610290A JP 16610290 A JP16610290 A JP 16610290A JP H0772821 B2 JPH0772821 B2 JP H0772821B2
Authority
JP
Japan
Prior art keywords
electrode
liquid crystal
insulating film
polysilicon
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP16610290A
Other languages
Japanese (ja)
Other versions
JPH03114030A (en
Inventor
伸治 両角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP16610290A priority Critical patent/JPH0772821B2/en
Publication of JPH03114030A publication Critical patent/JPH03114030A/en
Publication of JPH0772821B2 publication Critical patent/JPH0772821B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は薄膜トランジスタを備えた液晶表示装置に関す
るものである。
TECHNICAL FIELD The present invention relates to a liquid crystal display device including a thin film transistor.

[従来の技術] 従来アクティブマトリックスを用いたディスプレイパネ
ルはダイナミック方式に比しそのマトリックスサイズを
非常に大きくでき、大型かつドット数の大きなパネルを
実現可能な方式として注目を浴びている。
[Prior Art] Conventionally, a display panel using an active matrix has attracted attention as a method capable of realizing a large-sized panel having a large number of dots because its matrix size can be made extremely large as compared with the dynamic method.

特に液晶のような受光型素子ではダイナミック方式での
駆動デューティは限界がありテレビ表示等にはアクティ
ブマトリックスの応用が考えられている。
In particular, a light-receiving element such as a liquid crystal has a limited drive duty in a dynamic system, and an active matrix application is considered for a television display and the like.

第1図は従来のアクティブマトリックスの1セルを示し
ている。
FIG. 1 shows one cell of a conventional active matrix.

アドレス線Xがトランジスタ2のゲートに入力されてお
り、トランジスタをONさせてデータ線Yの信号を保持用
コンデンサ3に電荷として蓄積させる。再びデータを書
き込むまで、このコンデンサ3により保持され、同時に
液晶4を駆動する。
The address line X is input to the gate of the transistor 2, and the transistor is turned on to store the signal on the data line Y in the holding capacitor 3 as electric charge. Until the data is written again, it is held by this capacitor 3 and simultaneously drives the liquid crystal 4.

ここでVCは共通電極信号である。液晶のリークは非常に
少ないので、短時間の電荷の保持には十分である。ここ
のトランジスタとコンデンサの製法は通常のICのプロセ
スと全く同じである。
Where VC is the common electrode signal. Since the liquid crystal leaks very little, it is sufficient for holding charges for a short time. The manufacturing method of transistors and capacitors here is exactly the same as the process of normal IC.

第2図は第1図のセルをシリコンゲートプロセスにより
作成した例である。
FIG. 2 is an example in which the cell of FIG. 1 is produced by a silicon gate process.

単結晶シリコンウェハ上にトランジスタ10とコンデンサ
10が構成される。アドレス線Xとコンデンサの上電極11
は多結晶シリコン(ポリシリコン)で、又データ線Yと
液晶駆動電極13はAlでできており、コンタクトホール7,
8,9により、基板とAl、ポリシリコンとAlが夫々接続さ
れる。
Transistor 10 and capacitor on single crystal silicon wafer
10 are composed. Address line X and capacitor upper electrode 11
Is polycrystalline silicon (polysilicon), and the data line Y and the liquid crystal drive electrode 13 are made of Al.
The substrate and Al are connected to each other by 8, 9 and the polysilicon and Al are connected to each other.

しかし、このような構造はプロセスが複雑であり、歩留
まりの制御が困難である等の問題があるため、透明基板
上に薄膜トランジスタを形成した表示体が考えられた。
このような薄膜トランジスタを使用する場合、半導体薄
膜としては、アモルファスシリコン、ポリシリコンなど
が用いられてきた。
However, since such a structure has a problem that the process is complicated and the yield is difficult to control, a display body in which a thin film transistor is formed on a transparent substrate has been considered.
When such a thin film transistor is used, amorphous silicon, polysilicon, etc. have been used as a semiconductor thin film.

[発明が解決しようとする問題点および目的] 一般にMOS型トランジスタでは、単結晶シリコンからな
る半導体基板を用いる場合、NチャンネルにあってはP
型基板、PチャンネルにあってはN型基板が用いられ
る、このような構成にあっては、PN接合を利用してソー
ス、ドレイン間のOFFリーク電流の低減を図っているも
のである。
[Problems and Objectives to be Solved by the Invention] Generally, in a MOS transistor, when a semiconductor substrate made of single crystal silicon is used, P-type
An N type substrate is used for the mold substrate and the P channel. In such a structure, the OFF leakage current between the source and the drain is reduced by utilizing the PN junction.

しかしながら、ガラス基板上に設けたアモルファスシリ
コンまたはポリシリコン(以下、非単結晶シリコンと呼
ぶ)からなる薄膜トランジスタにあっては、非単結晶シ
リコン薄膜の性質上、良質なPNが形成できず、トランジ
スタのOFF時に、リーク電を生じてしまいという問題が
あった。
However, in a thin film transistor made of amorphous silicon or polysilicon (hereinafter referred to as non-single-crystal silicon) provided on a glass substrate, a high-quality PN cannot be formed due to the property of the non-single-crystal silicon thin film, and the transistor There was a problem that a leak current was generated when it was turned off.

このような問題点を解決するため、薄膜トランジスタの
チャンネル部を真性半導体としトランジスタのOFF時の
リーク電流を低減しようとする試みがなされているが、
チャンネルを真性に保つことが容易ではなかった。
In order to solve such a problem, an attempt has been made to reduce the leak current when the transistor is turned off by making the channel portion of the thin film transistor an intrinsic semiconductor.
Keeping the channel authentic has never been easier.

本発明はこのような問題点を克服するものであり、薄膜
トランジスタのチャンネル部が真性領域であることを確
保できる薄膜トランジスタの製造方法を提供することを
目的とする。
The present invention overcomes such problems, and an object of the present invention is to provide a method of manufacturing a thin film transistor capable of ensuring that the channel portion of the thin film transistor is an intrinsic region.

[問題点を解決するための手段] 本発明は、一対のガラス基板間に液晶が封入され、該一
対のガラス基板のうち一方のガラス基板上にマトリクス
状に配列されてなる画素電極、該画素電極に接続されて
なる逆スタガー型の薄膜トランジスタ、前記画素電極を
一方の電極とする保持容量を有する液晶表示装置の製造
方法において、前記一方のガラス基板上に密着性のよい
絶縁膜を形成する工程、該絶縁膜上に同一材料からなる
ゲート電極および前記保持容量の他方の電極を形成する
工程、前記ゲート電極および前記保持容量の他方の電極
を酸化して前記ゲート電極の上面と側面および前記他方
の電極の表面に絶縁膜を形成する工程、前記ゲート電極
のゲート酸化膜上に不純物がドープされていない真性非
単結晶シリコン半導体層からなるチャンネル領域を形成
する工程、該チャンネル領域に接続して不純物がドープ
された非単結晶シリコン薄膜からなるソース、ドレイン
領域を形成する工程からなることを特徴とするものであ
る。
[Means for Solving Problems] According to the present invention, a liquid crystal is sealed between a pair of glass substrates, and the pixel electrodes are arranged in a matrix on one of the pair of glass substrates. In the method of manufacturing an inverted staggered thin film transistor connected to an electrode, a liquid crystal display device having a storage capacitor having the pixel electrode as one electrode, a step of forming an insulating film having good adhesion on the one glass substrate Forming a gate electrode and the other electrode of the storage capacitor made of the same material on the insulating film, oxidizing the other electrode of the gate electrode and the storage capacitor, and the upper surface and side surface of the gate electrode and the other electrode Forming an insulating film on the surface of the electrode of the gate electrode, and a channel formed of an intrinsic non-single crystal silicon semiconductor layer not doped with impurities on the gate oxide film of the gate electrode. It is characterized in that it comprises a step of forming a channel region and a step of connecting to the channel region and forming source and drain regions made of a non-single-crystal silicon thin film doped with impurities.

[実 施 例] 第3図は本発明に用いるマトリックスセルを示すもので
ある。
[Example] FIG. 3 shows a matrix cell used in the present invention.

第1図と異なるのは容量のGND配線を新たに設けること
のみであり、基本回路は同じである。この場合のGND電
位は一定バイアスを意味し、バイアスレベルは問わな
い。
The only difference from FIG. 1 is that a GND wiring for the capacitor is newly provided, and the basic circuit is the same. In this case, the GND potential means a constant bias, and the bias level does not matter.

第4図にセルの構造例を示す。FIG. 4 shows an example of the cell structure.

(A)は平面図であってアドレス線26はデータ線25、駆
動電極及びコンデンサの電極29をソース・ドレインとす
るトランジスタのチャネル28のゲートになっている。又
GNDライン27はアドレス線26と同時に構成され電極29と
の間に容量を構成している。第4図(B)は(A)のAB
線での断面を示すものである。
(A) is a plan view, and the address line 26 serves as the gate of the channel 28 of the transistor having the data line 25, the drive electrode and the electrode 29 of the capacitor as the source / drain. or
The GND line 27 is formed at the same time as the address line 26 and forms a capacitance with the electrode 29. Figure 4 (B) is AB of (A).
It shows a cross section along a line.

製造プロセスの一例をあげて説明すると、石英等の高融
点ガラス基板31にシリコン薄膜としてポリシリコンを約
3000Å成長させ、その後全面にPイオンを打込みしてN
型とする。但し場合によっては密着性をよくするため、
うすいSiO2をあらかじめ形成することもある。
Explaining one example of the manufacturing process, polysilicon is used as a silicon thin film on a high melting point glass substrate 31 such as quartz.
Grow 3000 Å, then implant P ions on the entire surface to N
Use as a mold. However, in some cases to improve adhesion,
Thin SiO 2 may be formed in advance.

更にフォトエッチングによりゲート26とコンデンサ電極
27を形成した後に熱酸化により約1500ÅのSiO2膜30をゲ
ート絶縁膜及びコンデンサの誘電体膜として成長させ
る。その後2層目のポリシリコンをつけてフォトエッチ
によりパターンを形成後レジストマスクによりチャネル
部28以外に再びPイオンを打込んでソース・ドレイン電
極及びデータ線の配線部、コンデンサの電極を兼ねた液
晶の駆動電極を形成する。
Further, by photo etching, the gate 26 and the capacitor electrode
After forming 27, a SiO 2 film 30 of about 1500 Å is grown by thermal oxidation as a gate insulating film and a dielectric film of a capacitor. After that, a second layer of polysilicon is applied to form a pattern by photo-etching, and then P ions are implanted again in a region other than the channel portion 28 by a resist mask to form a liquid crystal that also serves as a source / drain electrode, a data line wiring portion, and a capacitor electrode. Drive electrodes are formed.

このチャンネル部28に局部的、又は基板全体を均一に、
レーザーを照射しポリシリコンを短時間のうちに溶融、
凝固させてグレインを成長することによって、しきい
値、コンダクタンス等の性能の改良を行なうことができ
る。これはいわゆるレーザアニールと言われているもの
である。
Locally on this channel portion 28 or evenly over the entire substrate,
Laser is applied to melt polysilicon in a short time.
By solidifying and growing grains, it is possible to improve the performance such as threshold value and conductance. This is what is called laser annealing.

第4図に示す構造においては、光を透過する電極を用い
ているが、更にこの上にAl電極をのせてもよい。
In the structure shown in FIG. 4, an electrode that transmits light is used, but an Al electrode may be further provided thereon.

第5図は本発明のマトリックス基板を用いた液晶ディス
プレイ装置の簡単な断面を示す。
FIG. 5 shows a simple cross section of a liquid crystal display device using the matrix substrate of the present invention.

ポリシリコン電極37をのせた石英基板35とネサ膜よりな
る共通電極39をのせたガラス36に液晶体38をはさむ。更
に偏光板32,33でサンドイッチした後下側に反射板34を
つける。こうすると上から入射した光はポリシリコン電
極37をほとんど経過し、反射板34で反射し、人体の目に
感知される。この方式は通常のFEタイプの液晶が使える
ので、コントラストが高く、同時に視角も広い。
A liquid crystal body 38 is sandwiched between a quartz substrate 35 on which a polysilicon electrode 37 is placed and a glass 36 on which a common electrode 39 made of a Nesa film is placed. Furthermore, after sandwiching with the polarizing plates 32 and 33, the reflecting plate 34 is attached to the lower side. In this way, most of the light incident from above passes through the polysilicon electrode 37, is reflected by the reflector 34, and is sensed by the human eye. Since this method can use normal FE type liquid crystal, it has high contrast and wide viewing angle.

第6図は本発明の他の例として通常のガラス基板上にセ
ルを構成した断面を示す。ガラス基板40上にスパッタ又
はプラズマCVD法等の低温での膜生成法によりポリシリ
コン膜を作成し、全面にPイオン又はBイオンを打込
む。次にフォトエッチングによりゲート43とコンデンサ
電極42を形成する。更に絶縁膜44を形成する。これもや
はり低温成長によるSiO2等を用いる。
FIG. 6 shows a cross section of a cell formed on a normal glass substrate as another example of the present invention. A polysilicon film is formed on the glass substrate 40 by a low temperature film forming method such as sputtering or plasma CVD, and P ions or B ions are implanted on the entire surface. Next, the gate 43 and the capacitor electrode 42 are formed by photoetching. Further, the insulating film 44 is formed. Again, SiO 2 or the like grown by low temperature is used.

更にトランジスタのソース・ドレイン、コンデンサと駆
動電極を兼ねるための2層目のポリシリコンをやはり低
温で形成する。
Further, the second layer polysilicon, which also serves as the source / drain of the transistor and the capacitor and the drive electrode, is formed at a low temperature.

このポリシリコンは全くドープしないか、又はシキイ値
をエンハンスメントにするだけの十分な量のBイオンを
打込む。
The polysilicon is either undoped at all or implanted with a sufficient amount of B ions to enhance the darkness.

その後レーザビームを局部的又は全体に照射しアニール
をする。レーザビームは一部は1層目のポリシリコンに
吸収されるが、ガラス基板40は透過する。従って1層目
のポリシリコン中のイオン打込みされた不純物の活性
化、2層目のポリシリコンのグレインの成長(特にチャ
ネル部48)が行なわれるべく適当なビームのエネルギー
で適当な時間(パルスレーザであればパルス間隔、CWレ
ーザでは走査スピードに依存)処理すると、ガラス基板
には影響が殆どない範囲でアニールが可能である。
After that, the laser beam is locally or entirely irradiated and annealed. A part of the laser beam is absorbed by the polysilicon of the first layer, but it is transmitted through the glass substrate 40. Therefore, the activation of the ion-implanted impurities in the first layer of polysilicon and the growth of the second layer of polysilicon grains (particularly the channel portion 48) are carried out at an appropriate beam energy for an appropriate time (pulse laser). If so, it can be annealed within a range that has almost no effect on the glass substrate by performing a pulse interval or a scanning speed for a CW laser).

この方式の特徴はレーザアニールにより、従来の熱アニ
ールに対しガラス基板に与える影響を非常に少なくでき
るのでコストの安いガラスを用いることができること、
レーザのアニールは不純物の活性化と共に、チャネル部
のポリシリコンのグレインを成長させて、トランジスタ
の特性(特に移動度)を改良することが同時にできるこ
とにある。
The feature of this method is that the laser annealing can significantly reduce the influence on the glass substrate with respect to the conventional thermal annealing, so that it is possible to use the glass at a low cost.
The laser annealing is capable of simultaneously improving the characteristics (particularly the mobility) of the transistor by growing the polysilicon grains in the channel portion together with the activation of the impurities.

その後Alをつけてフォトエッチングしてソース・ドレイ
ン電極46,47を形成する。Alとポリシリコンはこのまま
ではコンタクトがとれにくいのでこの後多少熱処理をす
るか、弱いレーザビームを照射すればよい。
Then, Al is applied and photoetching is performed to form source / drain electrodes 46 and 47. Since Al and polysilicon are difficult to make contact with each other as they are, they may be heat-treated a little or irradiated with a weak laser beam.

[効果] 以上のような発明とすることによって、以下のような効
果が得られる。
[Effect] With the invention as described above, the following effects can be obtained.

すなわち、 (a)絶縁膜を介して逆スタガー型の薄膜トランジスタ
を形成しているため、真空状態を破ることなく連続して
膜を形成することができる。従って、膜の間に不純物が
混入することがなく、良好な電気的特製を持つ境界面を
得ることができる。
That is, (a) since the inverted stagger type thin film transistor is formed via the insulating film, the film can be continuously formed without breaking the vacuum state. Therefore, impurities are not mixed between the films, and a boundary surface having good electrical characteristics can be obtained.

(b)基板上に形成したゲート電極上にゲート絶縁膜を
形成した後、連続して不純物をドープしない真性半導体
からなるチャンネル部を形成できるので、真性半導体と
絶縁膜とのMOS界面に不純物が残留することのない薄膜
トランジスタを形成できる。
(B) After the gate insulating film is formed on the gate electrode formed on the substrate, a channel portion made of an intrinsic semiconductor that is not doped with impurities can be formed continuously, so that impurities are not formed at the MOS interface between the intrinsic semiconductor and the insulating film. A thin film transistor that does not remain can be formed.

(c)ガラス基板上に密着性のよい絶縁膜を形成してい
るためガラス基板と薄膜トランジスタとの密着性が向上
する。
(C) Since the insulating film having good adhesion is formed on the glass substrate, the adhesion between the glass substrate and the thin film transistor is improved.

(d)逆スタガー型の薄膜トランジスタであるため、ま
た、ガラス基板上に絶縁膜を形成しているため、薄膜ト
ランジスタのチャンネル領域にガラス基板からの不純物
が拡散することを防止できるので、トランジスタの特性
が安定する。
(D) Since the thin film transistor is an inverted stagger type, and since the insulating film is formed on the glass substrate, it is possible to prevent impurities from the glass substrate from diffusing into the channel region of the thin film transistor. Stabilize.

(e)ゲート電極そのものを酸化することによってゲー
ト絶縁膜を形成できるので、ゲート電極とゲート絶縁膜
との付き回りを良くすることができ、欠陥のない緻密な
絶縁膜を形成できる。
(E) Since the gate insulating film can be formed by oxidizing the gate electrode itself, the contact between the gate electrode and the gate insulating film can be improved, and a dense insulating film without defects can be formed.

【図面の簡単な説明】[Brief description of drawings]

第1図は従来のアクティブマトリックスに用いたセルの
回路図である。 第2図はバルクシリコンを用いたセルの平面図である。 第3図は本発明のセル図である。 第4図(A)、(B)はその実現例の平面図と断面図で
ある。 第5図は本発明の基板をパネルに実装した際の断面図で
ある。 第6図は本発明の他の実施例を示す図である。 7,8,9……コンタクトホール 10……ポリシリコンゲート 11……コンデンサ3のポリシリコンの上部電極 13……Alによる駆動電極 26,27……1層目のポリシリコン 25,29……2層目のポリシリコン 28……チャネル 31……石英基板 32,33……偏光板 34……反射板 35,36……透明基板 39……ネサ膜 37……ポリシリコン駆動電極 38……液晶体 40……ガラス基板 42,43……1層目ポリシリコン 45……2層目ポリシリコン 46,47……Al 48……チャネル
FIG. 1 is a circuit diagram of a cell used in a conventional active matrix. FIG. 2 is a plan view of a cell using bulk silicon. FIG. 3 is a cell diagram of the present invention. 4 (A) and 4 (B) are a plan view and a sectional view of the implementation example. FIG. 5 is a sectional view when the substrate of the present invention is mounted on a panel. FIG. 6 is a diagram showing another embodiment of the present invention. 7,8,9 …… Contact hole 10 …… Polysilicon gate 11 …… Polysilicon upper electrode of capacitor 3 ………… Al driving electrode 26,27 …… First layer polysilicon 25,29 …… 2 Layer polysilicon 28 …… Channel 31 …… Quartz substrate 32,33 …… Polarizer 34 …… Reflector 35,36 …… Transparent substrate 39 …… Nesa film 37 …… Polysilicon drive electrode 38 …… Liquid crystal body 40 …… Glass substrate 42,43 …… First layer polysilicon 45 …… Second layer polysilicon 46,47 …… Al 48 …… Channel

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】一対のガラス基板間に液晶が封入され、該
一対のガラス基板のうち一方のガラス基板上にマトリク
ス状に配列されてなる画素電極、該画素電極に接続され
てなる逆スタガー型の薄膜トランジスタ、前記画素電極
を一方の電極とする保持容量を有する液晶表示装置の製
造方法において、 前記一方のガラス基板上に密着性のよい絶縁膜を形成す
る工程、 該絶縁膜上に同一材料からなるゲート電極および前記保
持容量の他方の電極を形成する工程、 前記ゲート電極および前記保持容量の他方の電極を酸化
して前記ゲート電極の上面と側面および前記他方の電極
の表面に絶縁膜を形成する工程、 前記ゲート電極のゲート酸化膜上に不純物がドープされ
ていない真性非単結晶シリコン半導体層からなるチャン
ネル領域を形成する工程、 該チャンネル領域に接続して不純物がドープされた非単
結晶シリコン薄膜からなるソース、ドレイン領域を形成
する工程からなることを特徴とする液晶表示装置の製造
方法。
1. A pixel electrode formed by enclosing a liquid crystal between a pair of glass substrates, arranged in a matrix on one glass substrate of the pair of glass substrates, and an inverted stagger type connected to the pixel electrodes. In the method of manufacturing a liquid crystal display device having a thin film transistor and a storage capacitor having the pixel electrode as one electrode, a step of forming an insulating film having good adhesion on the one glass substrate, the same material being formed on the insulating film. Forming a gate electrode and the other electrode of the storage capacitor, wherein the gate electrode and the other electrode of the storage capacitor are oxidized to form an insulating film on the upper surface and the side surface of the gate electrode and the surface of the other electrode. A step of forming a channel region made of an intrinsic non-single-crystal silicon semiconductor layer in which impurities are not doped on the gate oxide film of the gate electrode, Method of manufacturing a liquid crystal display device impurities are connected to the channel region to the source of non-single-crystal silicon thin film doped, characterized in that it comprises the step of forming a drain region.
JP16610290A 1990-06-25 1990-06-25 Liquid crystal display manufacturing method Expired - Lifetime JPH0772821B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16610290A JPH0772821B2 (en) 1990-06-25 1990-06-25 Liquid crystal display manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16610290A JPH0772821B2 (en) 1990-06-25 1990-06-25 Liquid crystal display manufacturing method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP10530880A Division JPS5730882A (en) 1980-07-31 1980-07-31 Active matrix substrate

Publications (2)

Publication Number Publication Date
JPH03114030A JPH03114030A (en) 1991-05-15
JPH0772821B2 true JPH0772821B2 (en) 1995-08-02

Family

ID=15825054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16610290A Expired - Lifetime JPH0772821B2 (en) 1990-06-25 1990-06-25 Liquid crystal display manufacturing method

Country Status (1)

Country Link
JP (1) JPH0772821B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2507787A4 (en) 2009-11-30 2013-07-17 Semiconductor Energy Lab Liquid crystal display device, method for driving the same, and electronic device including the same
KR102275522B1 (en) * 2009-12-18 2021-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Liquid crystal display device and electronic device
KR20130023203A (en) 2010-02-12 2013-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and driving method
KR102082794B1 (en) 2012-06-29 2020-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method of driving display device, and display device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52122484A (en) * 1976-04-07 1977-10-14 Hitachi Ltd Field effect type polisilicon resistance element
JPS5845028B2 (en) * 1978-03-27 1983-10-06 シャープ株式会社 Matrix type liquid crystal display device
JPS558026A (en) * 1978-06-30 1980-01-21 Matsushita Electric Ind Co Ltd Semi-conductor device manufacturing method

Also Published As

Publication number Publication date
JPH03114030A (en) 1991-05-15

Similar Documents

Publication Publication Date Title
US5323042A (en) Active matrix liquid crystal display having a peripheral driving circuit element
KR100260063B1 (en) Manufacturing method of an insulated gate thin film transistor
US4409724A (en) Method of fabricating display with semiconductor circuits on monolithic structure and flat panel display produced thereby
GB2081018A (en) Active Matrix Assembly for Display Device
KR20010067363A (en) Semiconductor device having first, second and third noncrystalline films sequentially formed on insulating base with second film having thermal conductivity not lower than that of first film and not higher than that of third film, and method of manufacturing same
JPH0261032B2 (en)
JPH0133833B2 (en)
JPH10153793A (en) Liquid crystal display device
JPH0227320A (en) Thin film semiconductor display device and its manufacture
JPH1117185A (en) Liquid crystal display and its manufacture
JP3320845B2 (en) Method for manufacturing semiconductor device
JPS58182272A (en) Thin film transistor
JPH0142146B2 (en)
JPH0772821B2 (en) Liquid crystal display manufacturing method
JPH0611729A (en) Liquid crystal display device and its production
JP2668317B2 (en) Active matrix panel
JP3029288B2 (en) Liquid crystal display
JP2568990B2 (en) Liquid crystal display device and method of manufacturing the same
JP3091883B2 (en) Light valve device and semiconductor device
JPH0772777B2 (en) Liquid crystal display
KR20020032196A (en) Polysilicon-thin film transistor device and method of fabricating the same
JPH05136169A (en) Manufacture of thin-film transistor
JP3457278B2 (en) Active matrix device and electronic device using the same
JPH05249485A (en) Active matrix liquid crystal display having thin-film transistor for switching
JP3535500B2 (en) Method for manufacturing semiconductor device