JPH0740742B2 - Motion detection circuit for television signals - Google Patents

Motion detection circuit for television signals

Info

Publication number
JPH0740742B2
JPH0740742B2 JP59192929A JP19292984A JPH0740742B2 JP H0740742 B2 JPH0740742 B2 JP H0740742B2 JP 59192929 A JP59192929 A JP 59192929A JP 19292984 A JP19292984 A JP 19292984A JP H0740742 B2 JPH0740742 B2 JP H0740742B2
Authority
JP
Japan
Prior art keywords
output
pixel
difference
circuit
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59192929A
Other languages
Japanese (ja)
Other versions
JPS6170882A (en
Inventor
哲二郎 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP59192929A priority Critical patent/JPH0740742B2/en
Publication of JPS6170882A publication Critical patent/JPS6170882A/en
Publication of JPH0740742B2 publication Critical patent/JPH0740742B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ディジタルテレビジョン信号の動き検出回
路に関する。
The present invention relates to a motion detection circuit for digital television signals.

〔従来の技術〕[Conventional technology]

テレビジョン信号をディジタル化する場合に、1画素当
たりのビット数の平均値を低減する高能率符号化方法が
考えられている。そのひとつとして、フレーム間符号化
方法が知られており、フレーム間符号化方法として、動
き補正によるものがある。これは、動き検出により、現
在のフレームと前フレーム間の位置関係情報(動き補正
量又は動きベクトルと称される)を求め、この動き補正
量に基づいて前フレームの画像を操作して、フレーム間
の対応をとるものである。
When digitizing a television signal, a high-efficiency coding method has been considered, which reduces the average value of the number of bits per pixel. An interframe coding method is known as one of them, and there is a motion correction method as the interframe coding method. This is to obtain positional relationship information (referred to as a motion correction amount or motion vector) between the current frame and the previous frame by motion detection, operate the image of the previous frame based on the motion correction amount, and It is to take measures between them.

このようなフレーム間符号化方法に適用できる動き検出
回路の一例として、米国特許第4278996号性明細書に記
載されているものがある。この動き検出は、グラジェン
ト法と呼ばれるもので、以下に述べるように、動き領域
中の全画素についてのフレーム差と傾き情報(水平方向
ではサンプリング差、垂直方向ではライン差)を用いて
動き量を求めるものである。
An example of a motion detection circuit applicable to such an interframe coding method is described in US Pat. No. 4,278,996. This motion detection is called the gradient method, and as described below, the amount of motion is calculated using frame difference and tilt information (sampling difference in the horizontal direction, line difference in the vertical direction) for all pixels in the motion area. Is to seek.

第3図Aは、輝度傾斜を有する画像と対応する現フレー
ムのディジタルビデオ信号を示している。第3図におい
て、横軸が画像の水平方向を示し、その縦軸がレベルを
示し、現フレームの信号の各画素が○で表されている。
FIG. 3A shows a digital video signal of the current frame corresponding to an image having a luminance gradient. In FIG. 3, the horizontal axis represents the horizontal direction of the image, the vertical axis represents the level, and each pixel of the signal of the current frame is represented by ◯.

第3図Bは、前フレームの対応する画像のディジタルビ
デオ信号を示し、各画素が×で示されている。第3図B
の位置から第3図Aの位置まで、画像が右方向に2サン
プリング間隔動いた例が図示されている。この動き量を
一般的にv1で表す。第3図Cは、前フレームの対応する
画像のディジタルビデオ信号を表し、その各画素が△で
表されている。第3図Cから第3図Aの位置まで、画像
が左方向に2サンプリング間隔動いた例が示されてい
る。この動き量を一般的にv1で表す。
FIG. 3B shows a digital video signal of the corresponding image in the previous frame, each pixel being indicated by a cross. Fig. 3B
From the position of to the position of FIG. 3A, an example in which the image moves to the right by two sampling intervals is illustrated. This amount of movement is generally represented by v1. FIG. 3C shows a digital video signal of the corresponding image in the previous frame, each pixel of which is represented by Δ. From the position of FIG. 3C to the position of FIG. 3A, there is shown an example in which the image is moved to the left by two sampling intervals. This amount of movement is generally represented by v1.

上述の右方向の動きの場合では、第3図Aにおいて、前
フレームと現フレームとの傾斜部で囲まれる面積Aに注
目すると、この面積Aは、A=v1×hで表される。従っ
て、動き量v1は、v1=A/hで求められる。
In the case of the above-described movement in the right direction, focusing on the area A surrounded by the inclined portions of the previous frame and the current frame in FIG. 3A, this area A is represented by A = v1 × h. Therefore, the motion amount v1 is obtained by v1 = A / h.

面積Aは、フレーム差ΔFの積算値で表すことができ
る。フレーム差ΔFを「現フレームの画素から前フレー
ムの画素を減算したもの」と定義する。ここで、フレー
ム差ΔFは、ディジタルテレビジョン信号の処理の分野
で通常使用されるのと同様に、各フレームの同一位置の
画素の値の差分を意味する。第3図の例において、右方
向の動きの場合では、第3図Aの信号の各画素の値から
第3図Bの信号の各画素の値がそれぞれ減算されるの
で、第3図Dに示すフレーム差ΔFが得られることにな
る。例えば第3図A中の画素値x1から同一位置の画素値
y1が減算されることにより、フレーム差ΔF(=x1−y1
<0)が得られる。傾きが負の傾斜部においても、同様
に、対応する2画素の値からフレーム差ΔF(=x3−y3
>0)が得られる。
The area A can be represented by an integrated value of the frame difference ΔF. The frame difference ΔF is defined as “the pixel of the previous frame subtracted from the pixel of the current frame”. Here, the frame difference ΔF means a difference between the values of pixels at the same position in each frame, as is commonly used in the field of processing digital television signals. In the example of FIG. 3, in the case of rightward movement, the value of each pixel of the signal of FIG. 3B is subtracted from the value of each pixel of the signal of FIG. 3A. The frame difference ΔF shown is obtained. For example, from the pixel value x1 in FIG. 3A, the pixel value at the same position
By subtracting y1, the frame difference ΔF (= x1−y1
<0) is obtained. Similarly, even in the inclined portion where the inclination is negative, the frame difference ΔF (= x3−y3
> 0) is obtained.

また、高さhは、傾斜部のサンプリング差ΔEを積算す
ることにより求められる。ここで、サンプリング差ΔE
を「現サンプリング画素から前サンプリング画素(すな
わち、左側の画素)を減算したものと定義する。第3図
Aにおいて、例えば連続する二つの画素に関して、x2−
x1によりサンプリング差ΔEが形成される。現フレーム
のビデオ信号から形成されたサンプリング差ΔEを第3
図Eに示す。
Further, the height h is obtained by integrating the sampling difference ΔE of the inclined portion. Where sampling difference ΔE
Is defined as “the current sampling pixel minus the previous sampling pixel (that is, the pixel on the left side). In FIG. 3A, for example, for two consecutive pixels, x2−
A sampling difference ΔE is formed by x1. The third sampling difference ΔE formed from the video signal of the current frame
Shown in Figure E.

動き領域のフレーム差の絶対値の積算値をΣ|ΔF|と表
し、そのサンプリング差の絶対値の積算値をΣ|ΔE|と
表すと、水平方向の動き量v1の大きさは、次式で求めら
れる。
If the integrated value of the absolute value of the frame difference of the moving area is represented by Σ | ΔF | and the integrated value of the absolute value of the sampling difference is represented by Σ | ΔE |, the magnitude of the horizontal motion amount v1 is Required by.

|v1|=Σ|ΔF|/Σ|ΔE| 左方向の動きについて、上述と同様にフレーム差ΔFを
求めると、第3図Fに示すものとなる。サンプリング差
ΔEは、現フレームの信号から求められているので、第
3図Eに示すものと同一である。そして、動き量の大き
さは、上述と同様に求めることができる。
| v1 | = Σ | ΔF | / Σ | ΔE | For the movement in the left direction, the frame difference ΔF is obtained in the same manner as described above, and the result is as shown in FIG. 3F. Since the sampling difference ΔE is obtained from the signal of the current frame, it is the same as that shown in FIG. 3E. Then, the magnitude of the movement amount can be obtained in the same manner as described above.

ここで、フレーム差ΔFの極性(符号)とサンプリング
差ΔEの極性(符号)とを調べると、第3図から分かる
ように、次の関係が成り立つ。右方向の動きの場合、正
の傾きの部分では、フレーム差ΔFが負で、サンプリン
グ差ΔEが正であり、負の傾きの部分では、フレーム差
ΔFが正で、サンプリング差ΔEが負である。すなわ
ち、右方向の動きの場合では、フレーム差ΔFとサンプ
リング差ΔEとが逆極性(異符号)である。
Here, when the polarity (sign) of the frame difference ΔF and the polarity (sign) of the sampling difference ΔE are examined, as shown in FIG. 3, the following relationship is established. In the case of rightward movement, the frame difference ΔF is negative and the sampling difference ΔE is positive in the positive slope portion, and the frame difference ΔF is positive and the sampling difference ΔE is negative in the negative slope portion. . That is, in the case of rightward movement, the frame difference ΔF and the sampling difference ΔE have opposite polarities (different signs).

一方、左方向の動きの場合、正の傾きの部分では、フレ
ーム差ΔFが正で、サンプリング差ΔEが正であり、負
の傾きの部分では、フレーム差ΔFが負で、サンプリン
グ差ΔEが負である。すなわち、左方向の動きの場合で
は、フレーム差ΔFとサンプリング差ΔEとが同一極性
(同符号)である。
On the other hand, in the case of leftward movement, the frame difference ΔF is positive and the sampling difference ΔE is positive in the positive slope portion, and the frame difference ΔF is negative and the sampling difference ΔE is negative in the negative slope portion. Is. That is, in the case of leftward movement, the frame difference ΔF and the sampling difference ΔE have the same polarity (the same sign).

従って、フレーム差ΔFとサンプリング差ΔEの極性
(符号)の関係から動きの方向を知ることができる。方
向を持つ動き量を求めるための一つの方法として、正負
の傾きを含む動き領域の全画素のフレーム差の積算値を
分子とし、分母をサンプリング差の絶対値|ΔE|の積算
値とする。方向と動き量の極性とを対応させるために、
この式の分子(フレーム差の積算値)としては、サンプ
リング差ΔEが正(正の傾き)の時では、フレーム差Δ
Fに対して正の極性を付して積算したもの、サンプリン
グ差ΔEが負(負の傾き)の時では、フレーム差ΔFに
対して負の極性を付して積算したものを使用する。
Therefore, the direction of motion can be known from the relationship between the polarities (signs) of the frame difference ΔF and the sampling difference ΔE. As one method for obtaining the amount of motion having a direction, the numerator is the integrated value of the frame differences of all pixels in the motion area including the positive and negative slopes, and the denominator is the integrated value of the absolute value | ΔE | of the sampling differences. In order to correspond the direction and the polarity of the amount of movement,
As the numerator (integrated value of frame difference) of this equation, when the sampling difference ΔE is positive (positive slope), the frame difference ΔE
F is added with a positive polarity and integrated, and when the sampling difference ΔE is negative (negative slope), the frame difference ΔF is added with a negative polarity and integrated.

第3図を例により具体的に説明すると、右方向の動きの
場合、正の傾きの所では、ΔEの極性が正であるため、
負のフレーム差に正の極性が付けられて積算され、ま
た、負の傾きの所では、ΔEの極性が負であるため、正
のフレーム差に負の極性が付けらて積算される。結局、
正負の傾きの何れにおいてもフレーム差の積算値が負と
なり、これをΔEの絶対値の積算値で割算した動き量の
極性が負(すなわち、右方向の動きを示す)となる。
Specifically explaining FIG. 3 by way of example, in the case of rightward movement, the polarity of ΔE is positive at a positive inclination,
The negative frame difference is added with a positive polarity and integrated, and at a negative slope, the polarity of ΔE is negative, so the positive frame difference is added with a negative polarity and integrated. After all,
The integrated value of the frame difference is negative in any of the positive and negative slopes, and the polarity of the motion amount obtained by dividing the integrated value by the integrated value of the absolute value of ΔE is negative (that is, indicating the rightward motion).

左方向の動きの場合、正の傾きの所では、正のフレーム
差に正の極性が付けられて積算され、負の傾きの所で
は、負のフレーム差に負の極性が付けられて積算され
る。その結果、フレーム差の積算値は、何れの傾きの所
でも正となり、求まる動き量の極性が正(すなわち、左
方向の動きを示す)となる。
In the case of leftward movement, the positive frame difference is added with a positive polarity at a positive slope, and the negative frame difference is added with a negative polarity at a negative slope. It As a result, the integrated value of the frame differences becomes positive at any inclination, and the polarity of the obtained motion amount becomes positive (that is, indicates the leftward motion).

この明細書の記述において、正負の傾きのそれぞれにお
いてなされる、上述のフレーム差の二通りの積算方法に
関して、フレーム差に正の極性を付けて加算することを
加算と称し、フレーム差の積算値に負の極性を付けて加
算することを減算と称することにする。さらに、後述の
加/減算器が行う、加算動作および減算動作の各動作の
意味も同様である。
In the description of this specification, with respect to the above-described two integration methods of the frame difference, which are performed for each of the positive and negative slopes, adding the frame difference with a positive polarity is referred to as addition, and the integrated value of the frame difference is The addition of negative polarity with respect to is referred to as subtraction. Further, the meaning of each operation of addition operation and subtraction operation performed by an adder / subtractor described later is also the same.

このようにして、次式により方向を持つ水平方向の動き
量v1が求まる。
In this way, the horizontal movement amount v1 having a direction can be obtained by the following equation.

v1=Σ{ΔF・符号(ΔE)}/Σ|ΔE| 但し、符号(ΔE)は(ΔE=0)の時に0となり、
(ΔE≠0)の時にΔE/|ΔE|となるものである。
v1 = Σ {ΔF · sign (ΔE)} / Σ | ΔE | However, the sign (ΔE) becomes 0 when (ΔE = 0),
When (ΔE ≠ 0), ΔE / | ΔE |.

上述の考え方は、二次元の動きに拡張してもこのま利用
できる。即ち、新たに縦方向の動きによって発生するフ
レーム差ΔFも加わるが、符号(ΔE)の値は、縦方向
の動きと無相関であるから、縦方向の動きによって生じ
るフレーム差ΔFの横方向への影響は相殺される。縦方
向の動き量v2は、ライン差ΔLを「現ライン画素から前
ライン画素を減算したもの」と定義すれば、次式で求ま
る。
The above idea can be applied to the two-dimensional motion as it is. That is, although the frame difference ΔF newly generated by the vertical movement is also added, since the value of the code (ΔE) is uncorrelated with the vertical movement, the frame difference ΔF generated by the vertical movement is changed to the horizontal direction. The effects of are offset. The vertical movement amount v2 is obtained by the following equation if the line difference ΔL is defined as “current line pixel minus previous line pixel”.

v2=Σ{ΔF・符号(ΔL)}/Σ|ΔL| 第4図は、従来の二次元の動き検出回路の構成を示すブ
ロック図である。第4図において、61で示す入力端子に
ディジタルテレビジョン信号が供給される。このディジ
タルテレビジョン信号は、1フレームの遅延量を有する
フレーム遅延回路62と1サンプリング周期の遅延量を有
するサンプル遅延回路64と1ラインの遅延量を有するラ
イン遅延回路66とに供給される。
v2 = Σ {ΔF · code (ΔL)} / Σ | ΔL | FIG. 4 is a block diagram showing the configuration of a conventional two-dimensional motion detection circuit. In FIG. 4, a digital television signal is supplied to an input terminal 61. This digital television signal is supplied to a frame delay circuit 62 having a delay amount of 1 frame, a sample delay circuit 64 having a delay amount of 1 sampling period, and a line delay circuit 66 having a delay amount of 1 line.

63で示す減算器により、入力ディジタルテレビジョン信
号からフレーム遅延回路62の出力(前フレームの画素)
が減算され、減算器63の出力からフレーム差ΔFが発生
する。65で示す減算器により、入力ディジタルテレビジ
ョン信号からサンプル遅延回路64の出力(前サンプルの
画素)が減算され、減算器65の出力からサンプリング差
ΔEが発生する。67で示す減算器により、入力ディジタ
ルテレビジョン信号からライン遅延回路66の出力(前ラ
インの画素)が減算され、減算器67の出力からライン差
ΔLが発生する。
Output from the frame delay circuit 62 from the input digital television signal by the subtractor indicated by 63 (pixels in the previous frame)
Is subtracted, and a frame difference ΔF is generated from the output of the subtractor 63. The subtracter indicated by 65 subtracts the output (pixel of the previous sample) of the sample delay circuit 64 from the input digital television signal, and the sampling difference ΔE is generated from the output of the subtractor 65. The output of the line delay circuit 66 (pixels on the previous line) is subtracted from the input digital television signal by the subtractor indicated by 67, and the line difference ΔL is generated from the output of the subtractor 67.

フレーム差ΔFが二つの積算回路に供給される。一方の
積算回路は、加/減算器71とレジスタ72とからなり、加
/減算器71にフレーム差ΔFとレジスタ72の出力とが供
給される。他方の積算回路は、加/減算器81とレジスタ
82とからなり、加/減算器81にフレーム差ΔFとレジス
タ82の出力とが供給される。これらの積算回路の加/減
算器71及び81にフレーム差ΔFが供給される。
The frame difference ΔF is supplied to the two integrating circuits. One of the integrating circuits includes an adder / subtractor 71 and a register 72, and the adder / subtractor 71 is supplied with the frame difference ΔF and the output of the register 72. The other integrating circuit consists of an adder / subtractor 81 and a register.
The frame difference ΔF and the output of the register 82 are supplied to the adder / subtractor 81. The frame difference ΔF is supplied to the adder / subtractors 71 and 81 of these integrating circuits.

加/減算器71は、制御回路73の出力により加算又は減算
の一方の演算動作を行うようにされる。制御回路73に
は、減算回路65からサンプリング差ΔEが供給され、こ
のサンプリング差ΔEの符号が正の時には、加算動作を
行い、このサンプリング差ΔEの符号が負の時には、減
算動作を行うように、制御回路73が加/減算器71を制御
する。
The adder / subtractor 71 is configured to perform one of addition and subtraction arithmetic operations according to the output of the control circuit 73. The sampling difference ΔE is supplied from the subtraction circuit 65 to the control circuit 73. When the sign of the sampling difference ΔE is positive, the addition operation is performed, and when the sign of the sampling difference ΔE is negative, the subtraction operation is performed. The control circuit 73 controls the adder / subtractor 71.

加/減算器81は、制御回路83の出力により加算又は減算
の一方の演算動作を行うようにされる。制御回路83に
は、減算回路67からライン差ΔLが供給され、このライ
ン差ΔLの符号が正の時には、加算動作を行い、このラ
イン差ΔLの符号が負の時には、減算動作を行うよう
に、制御回路83が加/減算器81を制御する。
The adder / subtractor 81 is configured to perform one of addition and subtraction operation operations according to the output of the control circuit 83. The subtraction circuit 67 supplies the line difference ΔL to the control circuit 83. When the line difference ΔL has a positive sign, the addition operation is performed, and when the line difference ΔL has a negative sign, the subtraction operation is performed. The control circuit 83 controls the adder / subtractor 81.

サンプリング差ΔEは、変換回路74に供給され、絶対値
に変換され、積算のための加算器75の一方の入力に供給
される。加算器75の出力がレジスタ76に供給され、レジ
スタ76の出力が加算器75の他方の入力に供給され、レジ
スタ76の出力にサンプリング差ΔEの絶対値の積算値が
取り出される。
The sampling difference ΔE is supplied to the conversion circuit 74, converted into an absolute value, and supplied to one input of the adder 75 for integration. The output of the adder 75 is supplied to the register 76, the output of the register 76 is supplied to the other input of the adder 75, and the integrated value of the absolute value of the sampling difference ΔE is taken out from the output of the register 76.

ライン差ΔLは、変換回路84に供給され、絶対値に変換
され、積算のための加算器85の一方の入力に供給され
る。加算器85の出力がレジスタ86に供給され、レジスタ
86の出力が加算器85の他方の入力に供給され、レジスタ
86の出力にライン差ΔLの絶対値の積算値が取り出され
る。
The line difference ΔL is supplied to the conversion circuit 84, converted into an absolute value, and supplied to one input of an adder 85 for integration. The output of adder 85 is fed to register 86
The output of 86 feeds the other input of adder 85
The integrated value of the absolute value of the line difference ΔL is taken out from the output of 86.

前述のように、水平方向の動きv1は、フレーム差ΔFを
動き領域で加算又は減算したものを割算器77によりサン
プリング差ΔEの絶対値の積算値で割ることで求めら
れ、出力端子78にこの動き出力v1を得ることができる。
また、垂直方向の動きv2は、割算器87によりフレーム差
ΔFを動き領域で加算又は減算したものをライン差ΔL
の絶対値の積算値で割ることで求められ、出力端子88に
この動き出力v2を得ることができる。
As described above, the horizontal motion v1 is obtained by adding or subtracting the frame difference ΔF in the motion area and dividing by the divider 77 by the integrated value of the absolute values of the sampling difference ΔE, and is output to the output terminal 78. This motion output v1 can be obtained.
Further, the vertical movement v2 is obtained by adding or subtracting the frame difference ΔF in the moving area by the divider 87 to obtain the line difference ΔL.
This motion output v2 can be obtained at the output terminal 88 by being divided by the integrated value of the absolute value of.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上述のグラジェント法による動き検出は、定常性(ΔE
の連続性)を仮定しているので、この条件を満たさない
極値は、以下のように、精度を低下させる原因となる。
The motion detection by the gradient method described above has stationarity (ΔE
The continuity of the above is assumed, so an extreme value that does not satisfy this condition causes a decrease in accuracy as follows.

第5図Aに示すように、前フレームにおいて画素a,b,c
からなる極値があったとき、1フレームで1画素分左方
向へ動いたとき(第5図B)、画素bでは、フレーム差
ΔFが正となり、サンプリング差ΔEが正となる。この
両者の符号が同一であるから、左方向の動きとして正し
く検出される。一方、第5図Aに示す極値が1画素分右
方向へ動いたとき(第5図C)、画素bでは、フレーム
差ΔFが正となり、サンプリング差ΔEが正となる。従
って、右方向の動きにもかかわらず左方向の動きとして
誤って検出してしまう。
As shown in FIG. 5A, pixels a, b, c in the previous frame
When there is an extreme value consisting of, when one pixel moves to the left by one pixel in one frame (FIG. 5B), the frame difference ΔF becomes positive and the sampling difference ΔE becomes positive in the pixel b. Since the signs of both of them are the same, they are correctly detected as a movement to the left. On the other hand, when the extreme value shown in FIG. 5A moves to the right by one pixel (FIG. 5C), the frame difference ΔF becomes positive and the sampling difference ΔE becomes positive in the pixel b. Therefore, despite the movement in the right direction, it is erroneously detected as the movement in the left direction.

また、下向きの極値のときは、動きの方向が左右いづれ
でも、フレーム差ΔFが負となると共に、サンプリング
差ΔEが負となる。従って、真の動きの方向が右方向に
もかかわらず、左方向の動きとして誤って判定してしま
う。
Further, when the extreme value is downward, the frame difference ΔF becomes negative and the sampling difference ΔE becomes negative regardless of whether the movement direction is left or right. Therefore, even if the true movement direction is the right direction, it is erroneously determined as the leftward movement.

一般のテレビジョン信号では、極値がいたる所にあるの
で、極値の影響による動き検出の精度の低下は、無視で
きない問題である。
Since a general television signal has extreme values everywhere, the decrease in the accuracy of motion detection due to the influence of the extreme values is a problem that cannot be ignored.

また、従来の動き検出回路は、動き領域内の全画素につ
いてフレーム差を算出していた。そのため、動き検出の
処理速度が高速であることが必要であった。この点を解
決するため、全画素でなく、所定数の画素毎に位置する
画素(代表点と称する)について、動き検出を行う簡略
化方式が考えられる。しかし、代表点を用いる動き検出
の場合でも、上述のような極値による精度の低下の問題
が同様に生じる。
Further, the conventional motion detection circuit calculates the frame difference for all pixels in the motion area. Therefore, the processing speed of motion detection needs to be high. In order to solve this point, a simplified method is conceivable in which the motion detection is performed not for all the pixels but for a pixel (referred to as a representative point) positioned for every predetermined number of pixels. However, even in the case of motion detection using a representative point, the problem of deterioration of accuracy due to the extreme value as described above similarly occurs.

また、第6図に示すように、動き領域内の全画素a,b,c,
dを用いて動き検出を行う場合と異なり、代表点を用い
るときには、どの画素を採るかにより、傾き(サンプリ
ング差)の値が大きく異なり、従って、動き量が大きく
変化する問題が生じる。
In addition, as shown in FIG. 6, all pixels a, b, c,
Unlike the case where the motion detection is performed using d, when the representative point is used, the value of the slope (sampling difference) greatly differs depending on which pixel is selected, and thus the problem that the amount of motion greatly changes occurs.

例えば第6図中の画素bを代表点とする時には、サンプ
リング差ΔEが(b−a)で求まり、これを使用して動
き量を求めても、問題が生じないが、若し、画素aの左
側の画素を代表点とする時には、サンプリング差ΔEが
0となり、フレーム差を割算した結果の動き量が無限大
となってします。これを防止しようとして、ΔEが0の
代表点では、動き量の算出をしないようにすると、動き
検出の精度が低下してしまう。
For example, when the pixel b in FIG. 6 is used as the representative point, the sampling difference ΔE is obtained by (b−a), and even if the motion amount is obtained using this, no problem arises, but the pixel a When the pixel on the left side of is used as the representative point, the sampling difference ΔE becomes 0, and the amount of motion resulting from dividing the frame difference becomes infinite. In order to prevent this, if the amount of motion is not calculated at the representative point where ΔE is 0, the accuracy of motion detection will decrease.

従って、この発明の目的は、代表点を用いて簡略な構成
で、然も、動き検出の精度の低下が防止された動き検出
回路を提供することにある。
Therefore, an object of the present invention is to provide a motion detection circuit which has a simple structure using representative points and which prevents deterioration of motion detection accuracy.

また、この発明の他の目的は、極値のような非定常部に
よる動き検出の精度の低下の問題を解決できるテレビジ
ョン信号の動き検出回路を提供することにある。
Another object of the present invention is to provide a motion detection circuit for a television signal capable of solving the problem of deterioration in the accuracy of motion detection due to an unsteady part such as an extreme value.

〔問題点を解決するための手段〕[Means for solving problems]

この発明は、ディジタルテレビジョン信号の所定数毎の
画素が代表点とされ、この代表点を用いて動き検出を行
う動き検出回路である。
The present invention is a motion detection circuit in which a predetermined number of pixels of a digital television signal are used as representative points, and motions are detected using these representative points.

この発明の第1の発明は、代表点に関して、現フレーム
及び前フレーム間のフレーム差ΔFを発生する遅延及び
演算手段7,8と、入力ディジタルテレビジョン信号の現
画素の前後の複数画素の傾きΔE1,ΔE2(ΔL1,ΔL2)の
平均値の絶対値|ΔE|av(|ΔL|av)を発生する遅延及
び演算手段5,9,10,21,22(2,3,4,6,11,41,42)と、フレ
ーム差ΔFを積算するための積算手段33,34(53,54)
と、積算手段33,34(53,54)の出力を入力ディジタルテ
レビジョン信号の傾きの平均値の絶対値|ΔE|av(|Δ
L|av)の積算値により割算する手段35(55)とからなる
ことを特徴とするテレビジョン信号の動き検出回路であ
る。
A first aspect of the present invention relates to a representative point, delay and calculation means 7 and 8 for generating a frame difference ΔF between a current frame and a previous frame, and inclinations of a plurality of pixels before and after the current pixel of an input digital television signal. Delay and calculation means 5,9,10,21,22 (2,3,4,6,11) for generating absolute value | ΔE | av (| ΔL | av) of the average value of ΔE1, ΔE2 (ΔL1, ΔL2) , 41, 42) and an integrating means 33, 34 (53, 54) for integrating the frame difference ΔF
And the outputs of the accumulating means 33, 34 (53, 54) are input. The absolute value of the average value of the inclination of the digital television signal | ΔE | av (| Δ
L | av) and a means 35 (55) for dividing by an integrated value.

この発明の第2の発明は、代表点に関して、現フレーム
及び前フレーム間のフレーム差ΔFを発生する遅延及び
演算手段7,8と、入力ディジタルテレビジョン信号の現
画素の前後の複数画素の傾きΔE1,ΔE2(ΔL1,ΔL2)の
平均値の絶対値|ΔE|av(|ΔL|av)を発生する遅延及
び演算手段5,9,10,21,22(2,3,4,6,11,41,42)と、フレ
ーム差ΔFを積算するための積算手段33,34(53,54)
と、積算手段33,34(53,54)の出力を入力ディジタルテ
レビジョン信号の傾きの平均値の絶対値|ΔE|av(|Δ
L|av)の積算値により割算する手段35(55)と、入力デ
ィジタルテレビジョン信号の現画素に関して傾きの連続
性の有無を現画素の近傍の複数画素から判定する手段2
6,27,28,29,30,31(46,47,48,49,50,51)と、この判定
出力により傾きの連続性の無い代表点での動き検出を禁
止する手段23,32(43,52)とからなるテレビジョン信号
の動き検出回路である。
A second aspect of the present invention relates to a representative point, delay and calculation means 7 and 8 for generating a frame difference ΔF between the current frame and the previous frame, and inclinations of a plurality of pixels before and after the current pixel of the input digital television signal. Delay and calculation means 5,9,10,21,22 (2,3,4,6,11) for generating absolute value | ΔE | av (| ΔL | av) of the average value of ΔE1, ΔE2 (ΔL1, ΔL2) , 41, 42) and an integrating means 33, 34 (53, 54) for integrating the frame difference ΔF
And the outputs of the accumulating means 33, 34 (53, 54) are input. The absolute value of the average value of the inclination of the digital television signal | ΔE | av (| Δ
L | av) means (35) for dividing by the integrated value, and means (2) for determining whether or not there is continuity of inclination with respect to the current pixel of the input digital television signal from a plurality of pixels in the vicinity of the current pixel.
6,27,28,29,30,31 (46,47,48,49,50,51) and means 23,32 (46,47,48,49,50,51) for prohibiting the motion detection at the representative point where the inclination is not continuous by this judgment output. 43, 52) and a motion detection circuit for a television signal.

〔作用〕[Action]

現画素の前後の傾きΔE1及びΔE2(ΔL1及びΔL2)の平
均値により動き検出を行うので、代表点として採る画素
の違いによって、動き検出量が大きく変化することが防
止される。
Since the motion detection is performed by the average value of the inclinations ΔE1 and ΔE2 (ΔL1 and ΔL2) before and after the current pixel, it is possible to prevent the amount of motion detection from largely changing due to the difference in the pixel taken as the representative point.

また、定常性を有しない画素(極値)については、動き
検出結果を禁止しているので、極値により精度が低下す
ることが防止できる。
Further, for the pixel (extreme value) having no steadiness, the motion detection result is prohibited, so that it is possible to prevent the accuracy from being lowered due to the extreme value.

〔実施例〕〔Example〕

以下、この発明の一実施例について図面を参照して説明
する。
An embodiment of the present invention will be described below with reference to the drawings.

第1図において、1は、ディジタルテレビジョン信号の
入力端子である。この入力ディジタルテレビジョン信号
は、所定のサンプリング周波数でサンプリングされ連続
したディジタルデータである。後述のゲート回路13〜17
により所定の領域例えば垂直方向に8ライン、水平方向
に32サンプルの領域毎に1個のサンプル(代表点)が抽
出されて動き検出の処理がなされる。
In FIG. 1, reference numeral 1 is an input terminal for a digital television signal. This input digital television signal is continuous digital data sampled at a predetermined sampling frequency. Gate circuits 13 to 17 described later
By this, one sample (representative point) is extracted for each predetermined region, for example, 8 lines in the vertical direction and 32 samples in the horizontal direction, and the motion detection processing is performed.

この入力信号は、夫々1ラインの遅延量を持つライン遅
延回路2及び3の縦続接続に供給されると共に、1サン
プリング周期の遅延量を持つサンプル遅延回路4に供給
される。ライン遅延回路2の出力にサンプル遅延回路5
が接続され、ライン遅延回路3の出力にサンプル遅延回
路6が接続される。サンプル遅延回路5の出力にサンプ
ル遅延回路9が接続されると共に、ゲート回路13を介し
てフレーム遅延回路7が接続される。
This input signal is supplied to the cascade connection of the line delay circuits 2 and 3 each having a delay amount of one line, and is also supplied to the sample delay circuit 4 having a delay amount of one sampling period. The sample delay circuit 5 is provided at the output of the line delay circuit 2.
And the sample delay circuit 6 is connected to the output of the line delay circuit 3. The sample delay circuit 9 is connected to the output of the sample delay circuit 5, and the frame delay circuit 7 is connected via the gate circuit 13.

サンプル遅延回路5の出力のうちでゲート回路13を介さ
れたものが動き検出の対象となる代表点の現画素であ
る。ゲート回路13の出力及びフレーム遅延回路7の出力
が減算回路8に供給され、代表点に関して、現フレーム
の現画素から前フレームの対応する画素が減算され、減
算回路8の出力にフレーム差ΔFが取り出される。
Of the outputs of the sample delay circuit 5, the one passed through the gate circuit 13 is the current pixel of the representative point to be the object of motion detection. The output of the gate circuit 13 and the output of the frame delay circuit 7 are supplied to the subtraction circuit 8, the corresponding pixel of the previous frame is subtracted from the current pixel of the current frame with respect to the representative point, and the frame difference ΔF is output to the output of the subtraction circuit 8. Taken out.

サンプル遅延回路9の出力がゲート回路14を介して減算
回路10の一方の入力端子に供給される。この減算回路10
の他方の入力端子にゲート回路15を介されたライン遅延
回路2の出力が供給される。
The output of the sample delay circuit 9 is supplied to one input terminal of the subtraction circuit 10 via the gate circuit 14. This subtraction circuit 10
The output of the line delay circuit 2 via the gate circuit 15 is supplied to the other input terminal of the.

サンプル遅延回路6の出力がゲート回路17を介して減算
回路11の一方の入力端子に供給され、この減算回路11の
他方の入力端子にゲート回路16を介されたサンプル遅延
回路4の出力が供給される。
The output of the sample delay circuit 6 is supplied to one input terminal of the subtraction circuit 11 via the gate circuit 17, and the output of the sample delay circuit 4 via the gate circuit 16 is supplied to the other input terminal of this subtraction circuit 11. To be done.

これらのゲート回路13,14,15,16,17は、端子18からの共
通の代表点抽出信号により制御され、サンプル遅延回路
5の出力に代表点の現画素S1が現れる時に同時にオンと
され、その時の入力画素を出力する。
These gate circuits 13, 14, 15, 16, 17 are controlled by a common representative point extraction signal from the terminal 18, and are turned on at the same time when the representative pixel current pixel S1 appears in the output of the sample delay circuit 5, The input pixel at that time is output.

代表点である現画素S1の近傍の画素がライン遅延回路2,
3及びサンプル遅延回路4,5,6,9の各出力に現れる。第2
図は、現画素S1の近傍の画素を示す。入力端子1に画素
S6が供給される時には、ライン遅延回路2の出力は、1
ライン前の画素S2であり、ライン遅延回路3の出力は、
2ライン前の画素S5であり、サンプル遅延回路4の出力
は、1サンプル前の画素S4である。また、サンプル遅延
回路6の出力は、画素S5より1サンプル前の画素S3であ
り、サンプル遅延回路9の出力は、現画素S1より1サン
プル前の画素S0である。
Pixels near the current pixel S1 that is the representative point are line delay circuits 2,
3 and sample delay circuits 4, 5, 6 and 9 appear at each output. Second
The figure shows pixels in the vicinity of the current pixel S1. Pixel on input terminal 1
When S6 is supplied, the output of the line delay circuit 2 is 1
It is the pixel S2 before the line, and the output of the line delay circuit 3 is
The pixel S5 is two lines before, and the output of the sample delay circuit 4 is the pixel S4 one sample before. The output of the sample delay circuit 6 is the pixel S3 that is one sample before the pixel S5, and the output of the sample delay circuit 9 is the pixel S0 that is one sample before the current pixel S1.

従って、現画素S1が代表点の時に、ゲート回路14及び15
がオンし、画素S2とこれより2サンプル前の画素S0が減
算回路10に供給される。この減算回路10の出力は、現画
素S1とその前後に夫々位置する画素との水平方向に関す
る二つの傾きの和である。つまり、減算回路10の出力
は、現画素S1とその1サンプル前の画素S0とのサンプリ
ング差ΔE1と現画素S1とその1サンプル後の画素S2との
サンプリング差ΔE2とを加算した(ΔE1+ΔE2)であ
る。この減算回路10の出力が変換回路21に供給され、絶
対値に変換され、更に、演算回路22により1/2とされ、
サンプリング差の絶対値の平均値|ΔE|avが形成され
る。
Therefore, when the current pixel S1 is the representative point, the gate circuits 14 and 15 are
Is turned on, and the pixel S2 and the pixel S0 two samples before this are supplied to the subtraction circuit 10. The output of the subtraction circuit 10 is the sum of the two inclinations in the horizontal direction of the current pixel S1 and the pixels located before and after the current pixel S1. That is, the output of the subtraction circuit 10 is the sum of the sampling difference ΔE1 between the current pixel S1 and the pixel S0 one sample before and the sampling difference ΔE2 between the current pixel S1 and the pixel S2 one sample after (ΔE1 + ΔE2). is there. The output of the subtraction circuit 10 is supplied to the conversion circuit 21, converted into an absolute value, and further halved by the arithmetic circuit 22,
An average value | ΔE | av of the absolute values of the sampling differences is formed.

また、現画素S1が代表点の時に、ゲート回路16及び17が
オンし、画素S4とこれより2ライン前の画素S3が減算回
路11に供給される。この減算回路11の出力は、現画素S1
とその前後に位置する画素との垂直方向の傾きの和であ
る。つまり、減算回路11の出力は、現画素S1とその1ラ
イン前の画素S3とのライン差ΔL1と現画素S1とその1ラ
イン後の画素S4とのライン差ΔL2とを加算した(ΔL1+
ΔL2)である。この減算回路11の出力が変換回路41に供
給され、絶対値に変換され、更に、演算回路42により1/
2とされ、ライン差の絶対値の平均値|ΔL|avが形成さ
れる。
When the current pixel S1 is the representative point, the gate circuits 16 and 17 are turned on, and the pixel S4 and the pixel S3 two lines before this are supplied to the subtraction circuit 11. The output of the subtraction circuit 11 is the current pixel S1.
Is the sum of the inclination in the vertical direction between the pixel and the pixels located before and after it. That is, the output of the subtraction circuit 11 is obtained by adding the line difference ΔL1 between the current pixel S1 and the pixel S3 one line before and the line difference ΔL2 between the current pixel S1 and the pixel S4 one line after (ΔL1 +
ΔL2). The output of the subtraction circuit 11 is supplied to the conversion circuit 41, converted into an absolute value, and further calculated by the arithmetic circuit 42 as 1 /
The average value | ΔL | av of the absolute values of the line differences is formed.

また、各代表点で定常性の有無が調べられ、定常性の有
る代表点即ち極値でない代表点についてのみ動き量の算
出がなされる。この定常性は、代表点の画素S1の左右及
び上下の夫々に位置する4個の画素S0,S2,S3,S4を用い
てなされる。
The presence or absence of stationarity is checked at each representative point, and the motion amount is calculated only for the representative point having stationarity, that is, the representative point that is not an extreme value. This steadiness is achieved by using four pixels S0, S2, S3, S4 located on the left and right sides and above and below the representative point pixel S1.

比較回路26の入力Aとしてゲート回路13から現画素S1が
供給され、その入力Bとしてゲート回路14から画素S0が
供給される。比較回路27の入力Aとしてゲート回路15か
ら画素S2が供給され、その入力Bとして現画素S1が供給
される。比較回路26の出力Dは、(A>B)つまり(S1
>S0)の時にハイレベルとなり、比較回路26の出力C
は、(A<B)つまり(S1<S0)の時にハイレベルとな
る。比較回路27の出力Dは、(A>B)つまり(S2>S
1)の時にハイレベルとなり、比較回路27の出力Cは、
(A<B)つまり(S2<S1)の時にハイレベルとなる。
3個の画素S0,S1,S2は、水平方向に連続する画素である
ので、(S0<S1<S2)或いは(S0>S1>S2)の時に代表
点の画素S1に定常性が有ると判断される。
The current pixel S1 is supplied from the gate circuit 13 as the input A of the comparison circuit 26, and the pixel S0 is supplied from the gate circuit 14 as the input B thereof. The pixel S2 is supplied from the gate circuit 15 as the input A of the comparison circuit 27, and the current pixel S1 is supplied as its input B. The output D of the comparison circuit 26 is (A> B), that is, (S1
> S0), it goes high and the output C of the comparison circuit 26
Becomes high level when (A <B), that is, (S1 <S0). The output D of the comparison circuit 27 is (A> B), that is, (S2> S).
At the time of 1), it becomes high level, and the output C of the comparison circuit 27 is
When (A <B), that is, (S2 <S1), the level becomes high.
Since the three pixels S0, S1, S2 are consecutive pixels in the horizontal direction, it is determined that the pixel S1 at the representative point has stationarity when (S0 <S1 <S2) or (S0>S1> S2). To be done.

3個の画素の大きさが(S0<S1<S2)の関係にある時に
ANDゲート28の出力がハイレベルとなり、3個の画素の
大きさが(S0>S1>S2)の関係にある時にANDゲート29
の出力がハイレベルとなる。このANDゲート28及び29の
出力がORゲート30に供給される。ORゲート30の出力がAN
Dゲート23及びANDゲート32に供給される。
When the size of 3 pixels is (S0 <S1 <S2)
When the output of the AND gate 28 becomes high level and the size of the three pixels is (S0>S1> S2), the AND gate 29
Output becomes high level. The outputs of the AND gates 28 and 29 are supplied to the OR gate 30. The output of OR gate 30 is AN
It is supplied to the D gate 23 and the AND gate 32.

ANDゲート23には、サンプリング差の絶対値の平均値|
ΔE|avが供給されている。一方、ANDゲート32には、減
算回路8からフレーム差ΔFが供給されている。従っ
て、定常性の有る代表点の場合にのみ、サンプリング差
の絶対値の平均値|ΔE|avが加算器24に供給され、同様
に、フレーム差ΔFが加/減算器33に供給される。
The AND gate 23 has an average of absolute values of sampling differences.
ΔE | av is being supplied. On the other hand, the AND gate 32 is supplied with the frame difference ΔF from the subtraction circuit 8. Therefore, only in the case of the representative point having stationarity, the average value | ΔE | av of the absolute values of the sampling differences is supplied to the adder 24, and similarly, the frame difference ΔF is supplied to the adder / subtractor 33.

加算器24は、レジスタ25と共に積算回路を構成し、レジ
スタ25の出力に|ΔE|avの積算値が得られる。加/減算
器33は、レジスタ34と共に積算回路を構成し、レジスタ
34の出力にフレーム差ΔFの積算値が得られる。加/減
算器33は、正の傾きの時に即ちANDゲート28の出力がハ
イレベルの時に加算動作を行い、ANDゲート28の出力が
ローレベルとなる負の傾きの時に減算動作を行うように
制御される。
The adder 24 constitutes an integrating circuit together with the register 25, and the integrated value of | ΔE | av is obtained at the output of the register 25. The adder / subtractor 33 constitutes an integrating circuit together with the register 34, and
The integrated value of the frame difference ΔF is obtained at the output of 34. The adder / subtractor 33 is controlled so as to perform an addition operation when the output of the AND gate 28 is at a high level when the inclination is positive, and to perform a subtraction operation when the output of the AND gate 28 has a negative inclination where the output becomes a low level. To be done.

水平方向の動きは、割算器35により、フレーム差ΔFを
動き領域で加算又は減算したものをサンプリング差の平
均値の絶対値の積算値で割ることで求められる。この割
算器35の出力端子36に水平方向の動き出力が得られる。
この動き出力は、その符号ビットが動きの方向を示し、
その値が動きの量を示すものである。
The movement in the horizontal direction is obtained by the divider 35 by adding or subtracting the frame difference ΔF in the movement area and dividing the sum by the absolute value of the average value of the sampling differences. A horizontal motion output is obtained at the output terminal 36 of the divider 35.
This motion output has its sign bit indicating the direction of motion,
The value indicates the amount of movement.

上述の水平方向の処理と同様の構成が垂直方向に関して
設けられている。比較回路46の入力Bとして、現画素S1
が供給され、比較回路46の入力Aとして、現画素S1の1
ライン後の画素S4が供給される。比較回路47の入力Aと
して、現画素S1が供給され、比較回路46の入力Bとし
て、現画素の1ライン前の画素S3が供給される。この比
較回路46の出力C及び比較回路47の出力CがANDゲート4
8に供給され、比較回路46の出力D及び比較回路47の出
力DがANDゲート49に供給される。比較回路46の出力C
は、(S4>S1)の時にハイレベルとなり、その出力D
は、(S4<S1)の時にハイレベルとなる。比較回路47の
出力Cは、(S1>S3)の時にハイレベルとなり、その出
力Dは、(S1<S3)の時にハイレベルとなる。
A configuration similar to the horizontal processing described above is provided in the vertical direction. As the input B of the comparison circuit 46, the current pixel S1
Of the current pixel S1 as the input A of the comparison circuit 46.
The pixel S4 after the line is supplied. The current pixel S1 is supplied as the input A of the comparison circuit 47, and the pixel S3 one line before the current pixel is supplied as the input B of the comparison circuit 46. The output C of the comparison circuit 46 and the output C of the comparison circuit 47 are AND gate 4
8 is supplied to the AND gate 49. Output C of comparison circuit 46
Becomes high level when (S4> S1), and its output D
Goes high when (S4 <S1). The output C of the comparison circuit 47 becomes high level when (S1> S3), and its output D becomes high level when (S1 <S3).

従って、ANDゲート48の出力は、(S4>S1>S3)の時に
ハイレベルとなり、ANDゲート49の出力は、(S4<S1<S
3)の時にハイレベルとなる。これらのANDゲート48及び
49の出力がORゲート50に供給される。ORゲート50の出力
がANDゲート43及びANDゲート52に供給される。
Therefore, the output of the AND gate 48 becomes high level when (S4>S1> S3), and the output of the AND gate 49 becomes (S4 <S1 <S
It becomes high level at 3). These AND gates 48 and
The output of 49 is supplied to the OR gate 50. The output of the OR gate 50 is supplied to the AND gate 43 and the AND gate 52.

ANDゲート43には、ライン差の絶対値の平均値|ΔL|av
が供給されている。ANDゲート52には、減算回路8から
フレーム差ΔFが供給されている。従って、定常性の有
る代表点の場合にのみ、ライン差の絶対値の平均値|Δ
L|avが加算器44に供給され、同様に、フレーム差ΔFが
加/減算器53に供給される。
The AND gate 43 displays the average value of the absolute values of the line differences | ΔL | av
Is being supplied. The frame difference ΔF is supplied from the subtraction circuit 8 to the AND gate 52. Therefore, the average value of absolute values of line differences | Δ
L | av is supplied to the adder 44, and similarly, the frame difference ΔF is supplied to the adder / subtractor 53.

加算器44は、レジスタ45と共に積算回路を構成し、レジ
スタ45の出力に|ΔL|avの積算値が得られる。加/減算
器53は、レジスタ54と共に積算回路を構成し、レジスタ
54の出力にフレーム差ΔFの積算値が得られる。加/減
算器53は、正の傾きの時に即ちANDゲート48の出力がハ
イレベルの時に加算動作を行い、ANDゲート48の出力が
ローレベルとなる負の傾きの時に減算動作を行うように
制御される。
The adder 44 constitutes an integrating circuit together with the register 45, and the integrated value of | ΔL | av is obtained at the output of the register 45. The adder / subtractor 53 constitutes an integrating circuit together with the register 54, and
The integrated value of the frame difference ΔF is obtained at the output of 54. The adder / subtractor 53 is controlled so as to perform addition operation when the output of the AND gate 48 is at a high level when the inclination is positive, and when the output of the AND gate 48 has a negative inclination where the output is at a low level. To be done.

垂直方向の動きは、割算器55により、フレーム差ΔFを
動き領域で加算又は減算したものをライン差の平均値の
絶対値の積算値で割ることで求められる。この割算器55
の出力端子56に垂直方向の動き出力が得られる。この動
き出力は、その符号ビットが動きの方向を示し、その値
が動きの量を示すものである。
The movement in the vertical direction is obtained by the divider 55 by adding or subtracting the frame difference ΔF in the movement area and dividing the sum by the integrated value of the absolute values of the average values of the line differences. This divider 55
A vertical motion output is obtained at the output terminal 56 of the. In this motion output, its sign bit indicates the direction of motion, and its value indicates the amount of motion.

〔発明の効果〕〔The invention's effect〕

この発明に依れば、代表点を用いて動き検出を行う場
合、サンプリング差或いはライン差として、代表点の前
及び後の複数のものの平均値を採るので、代表点を用い
た簡略な構成でありながら、動き検出の精度の低下が防
止された動き検出回路を実現することができる。
According to the present invention, when performing motion detection using a representative point, the average value of a plurality of points before and after the representative point is taken as a sampling difference or a line difference, so that a simple configuration using the representative point is used. In spite of this, it is possible to realize a motion detection circuit in which a decrease in the accuracy of motion detection is prevented.

例えば上述の第6図中の画素aの左側の画素を代表点と
した場合でも、この代表点と画素aのサンプリング差が
寄与するので、サンプリング差が0となる問題を回避で
きる。更に、代表点の値がノイズにより本来の値と異な
っている場合には、傾きに対するこのノイズの影響が軽
減され、精度を高めることができる利点もある。
For example, even when the pixel on the left side of the pixel a in FIG. 6 described above is used as the representative point, the sampling difference between this representative point and the pixel a contributes, so that the problem that the sampling difference becomes 0 can be avoided. Furthermore, when the value of the representative point is different from the original value due to noise, there is an advantage that the influence of this noise on the inclination is reduced and the accuracy can be improved.

また、この発明に依れば、極値のような非定常部での動
き検出を禁止しているので、非定常部による動き検出の
精度の低下の問題を解決することができる。
Further, according to the present invention, since the motion detection in the non-stationary part such as the extreme value is prohibited, it is possible to solve the problem that the accuracy of the motion detection by the non-stationary part is lowered.

【図面の簡単な説明】[Brief description of drawings]

第1図はこの発明の一実施例のブロック図、第2図はこ
の発明の一実施例の説明に用いる略線図、第3図はグラ
ジェント法による動き検出の説明に用いる略線図、第4
図は従来の動き検出回路のブロック図、第5図及び第6
図は従来の動き検出回路の問題点の説明に用いる略線図
である。 1:ディジタルテレビジョン信号の入力端子、2,3:ライン
遅延回路、4,5,69:サンプル遅延回路、7:フレーム遅延
回路、8,10,11:減算回路、26,27,46,47:比較回路、33,5
3:加/減算器、35,55:割算器、36,56:出力端子。
FIG. 1 is a block diagram of an embodiment of the present invention, FIG. 2 is a schematic diagram used for explaining an embodiment of the present invention, and FIG. 3 is a schematic diagram used for explaining motion detection by a gradient method. Fourth
FIG. 5 is a block diagram of a conventional motion detection circuit, FIG. 5 and FIG.
The figure is a schematic diagram used for explaining the problems of the conventional motion detection circuit. 1: Digital television signal input terminal, 2, 3: Line delay circuit, 4,5,69: Sample delay circuit, 7: Frame delay circuit, 8,10,11: Subtraction circuit, 26,27,46,47 : Comparison circuit, 33,5
3: Adder / subtractor, 35,55: Divider, 36,56: Output terminal.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】ディジタルテレビジョン信号の所定数毎の
画素が代表点とされ、この代表点を用いて動き検出を行
う動き検出回路において、 上記代表点に関して、現フレーム及び前フレーム間の同
一位置の画素の差分であるフレーム差を発生する遅延及
び演算手段と、 上記ディジタルテレビジョン信号の現画素の水平方向ま
たは垂直方向における前後の複数画素の傾きの平均値を
発生する遅延及び演算手段と、 傾きの極性に対応して上記フレーム差を積算するための
積算手段と、 上記積算手段の出力を上記傾きの平均値の絶対値の積算
値により割算することによって動き量を出力する手段と
からなることを特徴とするテレビジョン信号の動き検出
回路。
1. In a motion detection circuit, wherein a predetermined number of pixels of a digital television signal are used as representative points, and motion detection is performed using these representative points. A delay and calculation means for generating a frame difference which is a difference between pixels, and a delay and calculation means for generating an average value of inclinations of a plurality of pixels before and after a current pixel of the digital television signal in a horizontal direction or a vertical direction, From the integration means for integrating the frame difference corresponding to the polarity of the inclination, and the means for outputting the motion amount by dividing the output of the integration means by the integrated value of the absolute values of the average values of the inclinations. A motion detection circuit for television signals, characterized in that
【請求項2】ディジタルテレビジョン信号の所定数毎の
画素が代表点とされ、この代表点を用いて動き検出を行
う動き検出回路において、 上記代表点に関して、現フレーム及び前フレーム間の同
一位置の画素の差分であるフレーム差を発生する遅延及
び演算手段と、 上記ディジタルテレビジョン信号の現画素の水平方向ま
たは垂直方向における前後の複数画素の傾きの平均値を
発生する遅延及び演算手段と、 傾きの極性に対応して上記フレーム差を積算するための
積算手段と、 上記積算手段の出力を上記傾きの平均値の絶対値の積算
値により割算する手段と、 上記ディジタルテレビジョン信号の現画素に関して上記
傾きの極性の変化の有無を上記現画素の近傍の複数画素
を使用して判定する判定手段と、 上記判定手段の出力により上記極性の変化がある代表点
での動き検出を禁止する手段とからなることを特徴とす
るテレビジョン信号の動き検出回路。
2. A motion detection circuit for detecting motion using a predetermined number of pixels of a digital television signal as a representative point, and in the motion detecting circuit using this representative point, the same position between the current frame and the previous frame with respect to the representative point. A delay and calculation means for generating a frame difference which is a difference between pixels, and a delay and calculation means for generating an average value of inclinations of a plurality of pixels before and after a current pixel of the digital television signal in a horizontal direction or a vertical direction, Integrating means for integrating the frame difference corresponding to the polarity of the inclination, means for dividing the output of the integrating means by the integrated value of the absolute values of the average values of the inclinations, and the present of the digital television signal. Judgment means for judging whether or not there is a change in the polarity of the inclination with respect to a pixel by using a plurality of pixels in the vicinity of the current pixel; Motion detecting circuit of a television signal, characterized in that it consists of a means for inhibiting movement detection in the representative point there is a change in the.
JP59192929A 1984-09-14 1984-09-14 Motion detection circuit for television signals Expired - Lifetime JPH0740742B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59192929A JPH0740742B2 (en) 1984-09-14 1984-09-14 Motion detection circuit for television signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59192929A JPH0740742B2 (en) 1984-09-14 1984-09-14 Motion detection circuit for television signals

Publications (2)

Publication Number Publication Date
JPS6170882A JPS6170882A (en) 1986-04-11
JPH0740742B2 true JPH0740742B2 (en) 1995-05-01

Family

ID=16299337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59192929A Expired - Lifetime JPH0740742B2 (en) 1984-09-14 1984-09-14 Motion detection circuit for television signals

Country Status (1)

Country Link
JP (1) JPH0740742B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832075B2 (en) * 1986-11-07 1996-03-27 株式会社日立製作所 Signal processing circuit
JPS642478A (en) * 1987-06-25 1989-01-06 Nikon Corp Moving picture decision device
JP2634632B2 (en) * 1988-06-15 1997-07-30 株式会社日立製作所 Motion detection circuit

Also Published As

Publication number Publication date
JPS6170882A (en) 1986-04-11

Similar Documents

Publication Publication Date Title
EP0400998B1 (en) Apparatus for detecting a moving object in a motion picture sequence
JPH0142027B2 (en)
EP0177763B1 (en) Apparatus for detecting a movement in an encoded television picture
JPS63222589A (en) Noise reducing circuit
KR100423504B1 (en) Line interpolation apparatus and method for image signal
JP4161477B2 (en) Motion detection method and motion detection apparatus
KR101211074B1 (en) Learning device, learning method, and learning program
JPH0740742B2 (en) Motion detection circuit for television signals
JPH04345382A (en) Scene change detecting method
JPH04213973A (en) Image shake corrector
JPH04309078A (en) Jiggling detector for video data
JPH0478286A (en) Detection method for moving vector using initial deviation vector
JP2001025021A (en) Motion detection method and motion detector
JPH0740740B2 (en) Motion detection circuit for television signals
JPH0740741B2 (en) Motion detection circuit for television signals
JP2907663B2 (en) Motion vector detection method
JPS6225587A (en) Detector circuit for moving vector
JP4039273B2 (en) Motion vector detection device
JPS62230179A (en) Movement correcting system
JPS6225588A (en) Detector circuit for moving vector
KR0156940B1 (en) Noise or vertical correlation diagram detecting circuit
KR930000222B1 (en) Error video signal correcting circuit of vcr
JP2659964B2 (en) Automatic focusing device
JP2925890B2 (en) Video camera with image stabilization device
JPH06284329A (en) Moving vector detecting circuit

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term