JPH0740230B2 - 割込み制御方式 - Google Patents
割込み制御方式Info
- Publication number
- JPH0740230B2 JPH0740230B2 JP62233717A JP23371787A JPH0740230B2 JP H0740230 B2 JPH0740230 B2 JP H0740230B2 JP 62233717 A JP62233717 A JP 62233717A JP 23371787 A JP23371787 A JP 23371787A JP H0740230 B2 JPH0740230 B2 JP H0740230B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- address
- channel
- processing
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔概要〕 電話交換システムにおいて割込み機能を有する中央処理
装置への割込み制御方式に関し、 特定の割込み要因発生後にそれに対応する処理、例えば
診断処理を直ちに実行する割込み制御方式を提供するこ
とを目的とし、 中央制御装置の内部に、複数の割込み要因のそれぞれに
対してジャンプ先となるメモリのアドレスが登録されて
いるか否かを記憶する第１の記憶手段と、該ジャンプ先
アドレスを記憶する第２の記憶手段と、該第２の記憶手
段に記憶されているアドレスにジャンプするか、あるい
は通常の割込み動作を実行するかを判定し、以後の処理
を決定するための割込み制御手段とを有するように構成
する。
装置への割込み制御方式に関し、 特定の割込み要因発生後にそれに対応する処理、例えば
診断処理を直ちに実行する割込み制御方式を提供するこ
とを目的とし、 中央制御装置の内部に、複数の割込み要因のそれぞれに
対してジャンプ先となるメモリのアドレスが登録されて
いるか否かを記憶する第１の記憶手段と、該ジャンプ先
アドレスを記憶する第２の記憶手段と、該第２の記憶手
段に記憶されているアドレスにジャンプするか、あるい
は通常の割込み動作を実行するかを判定し、以後の処理
を決定するための割込み制御手段とを有するように構成
する。
本発明は電話交換システムにおいて、割込み機能を有す
る中央制御装置への割込み方式に係り、特に特定の割込
み原因が発生したときに、メモリの指定のアドレスにジ
ャンプし、そのアドレスに記憶されている特殊処理を実
行することを特徴とする割込み制御方式に関する。
る中央制御装置への割込み方式に係り、特に特定の割込
み原因が発生したときに、メモリの指定のアドレスにジ
ャンプし、そのアドレスに記憶されている特殊処理を実
行することを特徴とする割込み制御方式に関する。
電話交換システムのように、中央制御装置にいくつかの
チャネルとメモリが接続されたシステムにおいて、ある
チャネルからの割込みがあると、その割込み信号に対応
して、メモリに記憶された処理が行われる。しかしなが
ら、ある特定の割込み要因に対しては、オンラインへの
影響を避けることが必要となる。例えば、中央制御装置
に接続された複数のチャネルのうちのいずれかに対し
て、そのチャネルが正常に動作するか否かの診断を行う
場合を考える。
チャネルとメモリが接続されたシステムにおいて、ある
チャネルからの割込みがあると、その割込み信号に対応
して、メモリに記憶された処理が行われる。しかしなが
ら、ある特定の割込み要因に対しては、オンラインへの
影響を避けることが必要となる。例えば、中央制御装置
に接続された複数のチャネルのうちのいずれかに対し
て、そのチャネルが正常に動作するか否かの診断を行う
場合を考える。
この場合、被診断チャネルからの割込みは、中央制御装
置により実行される診断プログラムに対するそのチャネ
ルの応答であり、中央制御装置はこれを受け取って、デ
ータの転送内容が適当か否か等の診断処理を行い、その
チャネルの動作を確認することになる。そこで、その割
込みがオンラインで動作している他チャネルに影響を与
えることは防止する必要がある。
置により実行される診断プログラムに対するそのチャネ
ルの応答であり、中央制御装置はこれを受け取って、デ
ータの転送内容が適当か否か等の診断処理を行い、その
チャネルの動作を確認することになる。そこで、その割
込みがオンラインで動作している他チャネルに影響を与
えることは防止する必要がある。
従来は、ある特定の割込み要因が起きたときに診断処理
等の特別な処理を実行させたい場合には、オンラインへ
の影響防止のためにその割込み要因をあらかじめマスク
しておき、その割込み要因が起きているか否かをソフト
的に判定して特定処理にジャンプさせていた。
等の特別な処理を実行させたい場合には、オンラインへ
の影響防止のためにその割込み要因をあらかじめマスク
しておき、その割込み要因が起きているか否かをソフト
的に判定して特定処理にジャンプさせていた。
上述の従来の処理フローを第４図に示す。例えばチャネ
ルの診断時のような場合にはオンラインで動作している
他チャネルへの影響を避けるために、特定の割込み要因
に対してマスクをかけ、割込み動作をおこさぬようにす
る。そしてその特定の割込み要因が起きているか否かを
ソフト的に監視するルックイン処理を繰り返し、特定の
割込みがあったと判定された場合にその割込み要因に対
する処理、例えば診断処理を中央制御装置に接続された
メモリから読み出して実行する。
ルの診断時のような場合にはオンラインで動作している
他チャネルへの影響を避けるために、特定の割込み要因
に対してマスクをかけ、割込み動作をおこさぬようにす
る。そしてその特定の割込み要因が起きているか否かを
ソフト的に監視するルックイン処理を繰り返し、特定の
割込みがあったと判定された場合にその割込み要因に対
する処理、例えば診断処理を中央制御装置に接続された
メモリから読み出して実行する。
上述のように特定の割込み要因をあらかじめマスクして
おき、その割込みの有無をソフト的に判定してから特定
処理に移行する方式では、例えばチャネル診断のように
低レベルで動作するプログラムではその速度が遅く、割
込み要因に対する処理に移行するまでに時間を要すると
いう問題があった。本発明はこの問題点に鑑み、前述の
ルックイン処理を廃止し、特定の割込み要因発生後に対
応する処理、例えば診断処理を直ちに実行する割込み制
御方式を提供することを目的とする。
おき、その割込みの有無をソフト的に判定してから特定
処理に移行する方式では、例えばチャネル診断のように
低レベルで動作するプログラムではその速度が遅く、割
込み要因に対する処理に移行するまでに時間を要すると
いう問題があった。本発明はこの問題点に鑑み、前述の
ルックイン処理を廃止し、特定の割込み要因発生後に対
応する処理、例えば診断処理を直ちに実行する割込み制
御方式を提供することを目的とする。
第１図に本発明の原理を説明するための電話交換システ
ムの全体構成ブロック図を示す。同図でマネージメント
プロセッサ（MPR）12は中央制御装置（CC）１とそれに
接続されたチャネル（CHC0）５、メモリ（MM）６、およ
びチャネルツーチャネルアダプタ（CCA）７等で構成さ
れている。チャネル（CHC0）５にはファイルメモリ（F
M）９、磁気テープ（MT）10、タイプライタ（TYP）11等
が接続されている。電話交換システムは二重化されてお
り、一般に中央制御装置（CC）１には２つ、あるいは４
つのチャネルが接続されるが、第１図では第２のチャネ
ルとしてチャネル（CHC1）８を示す。図示しないが、チ
ャネル（CHC1）８には一般に複数の入出力機器が接続さ
れる。
ムの全体構成ブロック図を示す。同図でマネージメント
プロセッサ（MPR）12は中央制御装置（CC）１とそれに
接続されたチャネル（CHC0）５、メモリ（MM）６、およ
びチャネルツーチャネルアダプタ（CCA）７等で構成さ
れている。チャネル（CHC0）５にはファイルメモリ（F
M）９、磁気テープ（MT）10、タイプライタ（TYP）11等
が接続されている。電話交換システムは二重化されてお
り、一般に中央制御装置（CC）１には２つ、あるいは４
つのチャネルが接続されるが、第１図では第２のチャネ
ルとしてチャネル（CHC1）８を示す。図示しないが、チ
ャネル（CHC1）８には一般に複数の入出力機器が接続さ
れる。
チャネルツーチャネルアダプタ（CCA）７は通信回線を
経由して、中央制御装置（CC）21、メモリ（MM）22、チ
ャネル（CHC）23等から成るコールプロセッサ（CPR）20
内のチャネルツーチャネルアダプタ（CCA）24に接続さ
れる。またチャネル（CHC）23にはファイルメモリ（F
M）25、コモンシグナルエクィップメント（CSE）26等が
接続される。コールプロセッサ（CPR）20の中央制御装
置（CC）21は、ネットワーク28を備えており、ラインプ
ロセッサ（LPR）27を経由して端末29に接続される。
経由して、中央制御装置（CC）21、メモリ（MM）22、チ
ャネル（CHC）23等から成るコールプロセッサ（CPR）20
内のチャネルツーチャネルアダプタ（CCA）24に接続さ
れる。またチャネル（CHC）23にはファイルメモリ（F
M）25、コモンシグナルエクィップメント（CSE）26等が
接続される。コールプロセッサ（CPR）20の中央制御装
置（CC）21は、ネットワーク28を備えており、ラインプ
ロセッサ（LPR）27を経由して端末29に接続される。
本発明ではマネージメントプロセッサ（MPR）12の中央
制御装置（CC）１の内部に、割込み要因のそれぞれに対
して割込みが発生したときにジャンプすべきジャンプ先
となるメモリ（MM）６のアドレスが指定されているか否
かを示すフラグの役割を果たす第１の記憶手段２とし
て、例えばアドレス登録レジスタを設ける。このレジス
タが32ビットであれば32個のフラグを準備することがで
きる。また第２の記憶手段３としてアドレステーブルを
用意し、各割込み要因に対する特定処理のメモリ（MM）
６内先頭アドレスをここに記憶させておく。さらに、前
述の第１の記憶手段２、例えばアドレス登録レジスタの
内容によりジャンプ先アドレスが指定された特定処理に
移行するか、あるいは通常の割込み処理を実行するかの
判定を行う割込み判別手段４を設ける。
制御装置（CC）１の内部に、割込み要因のそれぞれに対
して割込みが発生したときにジャンプすべきジャンプ先
となるメモリ（MM）６のアドレスが指定されているか否
かを示すフラグの役割を果たす第１の記憶手段２とし
て、例えばアドレス登録レジスタを設ける。このレジス
タが32ビットであれば32個のフラグを準備することがで
きる。また第２の記憶手段３としてアドレステーブルを
用意し、各割込み要因に対する特定処理のメモリ（MM）
６内先頭アドレスをここに記憶させておく。さらに、前
述の第１の記憶手段２、例えばアドレス登録レジスタの
内容によりジャンプ先アドレスが指定された特定処理に
移行するか、あるいは通常の割込み処理を実行するかの
判定を行う割込み判別手段４を設ける。
第１図で例えば１系のチャネル（CHC1）８がオンライン
で動作しており、０系のチャネル（CHC0）５に対して診
断が行われている場合を考える。被診断チャネル（CHC
0）５からの割込みに対しては特定の診断処理を行う必
要があるので、そのような特定の割込み要因に対して
は、第１の記憶手段２、例えばアドレス登録レジスタの
対応するビットにフラグとして‘1'をたてておく。割込
み判別手段４は割込みがあるとその割込み要因に対して
アドレス登録レジスタに‘1'がたっているか否かを判定
し、その結果‘1'がたっている場合には診断処理等の特
定処理、たっていない場合には通常の割込み処理が実行
される。以上により従来例のように特定の割込みをソフ
ト的に監視するルックイン処理が不要となる。
で動作しており、０系のチャネル（CHC0）５に対して診
断が行われている場合を考える。被診断チャネル（CHC
0）５からの割込みに対しては特定の診断処理を行う必
要があるので、そのような特定の割込み要因に対して
は、第１の記憶手段２、例えばアドレス登録レジスタの
対応するビットにフラグとして‘1'をたてておく。割込
み判別手段４は割込みがあるとその割込み要因に対して
アドレス登録レジスタに‘1'がたっているか否かを判定
し、その結果‘1'がたっている場合には診断処理等の特
定処理、たっていない場合には通常の割込み処理が実行
される。以上により従来例のように特定の割込みをソフ
ト的に監視するルックイン処理が不要となる。
本発明の実施例の要部ブロック図を第２図に示す。前述
の第１の記憶手段２は同図のアドレス登録レジスタでそ
のビット数は‘ｎ＋1'、第２の記憶手段３はアドレステ
ーブル、割込み判別手段４は破線内の回路である。割込
み判別手段４は２つの３入力アンド回路33、34で構成さ
れており、それぞれのアンド回路にはアドレス登録レジ
スタ２からの出力の他に、２つの（ｎ＋１）ビットのフ
リップフロップグループ（FFG）、即ちインタラプショ
ンステート（IS）とマスクを示すFFG31、32の出力が入
力している。またアドレス選択回路35の入力としてアン
ド回路34の出力が接続されている。
の第１の記憶手段２は同図のアドレス登録レジスタでそ
のビット数は‘ｎ＋1'、第２の記憶手段３はアドレステ
ーブル、割込み判別手段４は破線内の回路である。割込
み判別手段４は２つの３入力アンド回路33、34で構成さ
れており、それぞれのアンド回路にはアドレス登録レジ
スタ２からの出力の他に、２つの（ｎ＋１）ビットのフ
リップフロップグループ（FFG）、即ちインタラプショ
ンステート（IS）とマスクを示すFFG31、32の出力が入
力している。またアドレス選択回路35の入力としてアン
ド回路34の出力が接続されている。
第２図でインタラプションステート（IS）を示すFFG31
のｘビット（ここで、図示のように下位から‘ｘ＋1'ビ
ット目を‘ｘビット’と称する。）に対応する割込みが
あり、ｘビットの内容が‘1'になったとする。本発明で
は、従来例と異なり、あらかじめ特定の割込み要因にマ
スクをかけることをしないので、マスクを示すフリップ
フロップグループ（FFG）32のｘビットは‘0'である。
ｘビットに対応する割込み要因に対する処理が診断等の
特定処理である場合には、アドレス登録レジスタ２のｘ
ビットが‘1'となっているので、アンド回路34に対する
入力はIS、マスク、レジスタの順に１、０、１となる。
その結果、アンド回路34から‘1'が出力され、ｘビット
に対応するジャンプ先アドレスがアドレステーブル３か
ら読み出され、アドレス選択回路35が選択するアドレス
へのジャンプが行われ、診断等の特定処理に移行する。
のｘビット（ここで、図示のように下位から‘ｘ＋1'ビ
ット目を‘ｘビット’と称する。）に対応する割込みが
あり、ｘビットの内容が‘1'になったとする。本発明で
は、従来例と異なり、あらかじめ特定の割込み要因にマ
スクをかけることをしないので、マスクを示すフリップ
フロップグループ（FFG）32のｘビットは‘0'である。
ｘビットに対応する割込み要因に対する処理が診断等の
特定処理である場合には、アドレス登録レジスタ２のｘ
ビットが‘1'となっているので、アンド回路34に対する
入力はIS、マスク、レジスタの順に１、０、１となる。
その結果、アンド回路34から‘1'が出力され、ｘビット
に対応するジャンプ先アドレスがアドレステーブル３か
ら読み出され、アドレス選択回路35が選択するアドレス
へのジャンプが行われ、診断等の特定処理に移行する。
これに対してｘビットに対応する割込み要因に対する処
理が特殊処理でなく、通常の割込み動作としての処理で
よい場合には、アドレス登録レジスタ２のｘビットは
‘0'となっているためにアンド回路34の出力は‘0'とな
り、一方アンド回路33の出力が‘1'となるので、通常の
割込み動作に対する処理が行われる。
理が特殊処理でなく、通常の割込み動作としての処理で
よい場合には、アドレス登録レジスタ２のｘビットは
‘0'となっているためにアンド回路34の出力は‘0'とな
り、一方アンド回路33の出力が‘1'となるので、通常の
割込み動作に対する処理が行われる。
上述のように実施例の要部を構成することにより、ソフ
トウェア上の処理はより簡単になる。その処理は、第３
図に示すように、ジャンプ先アドレスをアドレステーブ
ル３に登録し、特定の割込み要因に対してアドレス登録
レジスタ２上でフラグをたてるものとなり、第４図の従
来例処理フローと比較すると、特定の割込みの有無を監
視する処理、すなわちルックイン処理が不要となる。
トウェア上の処理はより簡単になる。その処理は、第３
図に示すように、ジャンプ先アドレスをアドレステーブ
ル３に登録し、特定の割込み要因に対してアドレス登録
レジスタ２上でフラグをたてるものとなり、第４図の従
来例処理フローと比較すると、特定の割込みの有無を監
視する処理、すなわちルックイン処理が不要となる。
第２図において、アドレス登録レジスタ２、インタラプ
ションステート（IS）およびマスクを示す２つのフリッ
プフロップグループ（FFG）31、32内のビットを２つの
チャネルに適当に割り当てることにより、例えば第１図
で１系のチャネル（CHC1）８をオンラインで使用し、０
系のチャネル（CHC0）５を診断する場合には、CHC1から
の割込みには通常のオンライン割込み処理を実行させ、
CHC0からの割込みには特殊処理を実行させることができ
る。
ションステート（IS）およびマスクを示す２つのフリッ
プフロップグループ（FFG）31、32内のビットを２つの
チャネルに適当に割り当てることにより、例えば第１図
で１系のチャネル（CHC1）８をオンラインで使用し、０
系のチャネル（CHC0）５を診断する場合には、CHC1から
の割込みには通常のオンライン割込み処理を実行させ、
CHC0からの割込みには特殊処理を実行させることができ
る。
さらに同一のチャネルをオンラインから診断に切りかえ
る時もアドレス登録のフラグをオン／オフさせるだけ
で、オンラインでは通常割込み処理、診断に制御が移っ
たときは特殊処理と簡単に切り換えることができる。
る時もアドレス登録のフラグをオン／オフさせるだけ
で、オンラインでは通常割込み処理、診断に制御が移っ
たときは特殊処理と簡単に切り換えることができる。
なお、以上の説明では特定の割込みを起こす原因をチャ
ネルの診断として説明したが、その原因がチャネル診断
のみに限らないことはもちろんである。
ネルの診断として説明したが、その原因がチャネル診断
のみに限らないことはもちろんである。
本発明では、特定の割込み要因に対するジャンプ先アド
レスが登録されているか否かを示すアドレス登録レジス
タと、そのジャンプ先アドレスを記憶するアドレステー
ブルを用意しておくことにより、特定の割込み要因が発
生したとき、それに対する処理を直ちに実行でき、時間
遅れを大幅に短縮できる。またオンラインでの割込み処
理と、チャネル診断等の特殊処理とをアドレス登録レジ
スタのフラグをオン／オフするのみで簡単に切り換える
ことができ、インタラプションステート（IS）割込みを
伴う装置の診断プログラム等を実行する際に効果が大き
い。
レスが登録されているか否かを示すアドレス登録レジス
タと、そのジャンプ先アドレスを記憶するアドレステー
ブルを用意しておくことにより、特定の割込み要因が発
生したとき、それに対する処理を直ちに実行でき、時間
遅れを大幅に短縮できる。またオンラインでの割込み処
理と、チャネル診断等の特殊処理とをアドレス登録レジ
スタのフラグをオン／オフするのみで簡単に切り換える
ことができ、インタラプションステート（IS）割込みを
伴う装置の診断プログラム等を実行する際に効果が大き
い。
第１図は本発明の原理を説明するための電話交換システ
ムの全体ブロック図、 第２図は本発明の実施例の要部ブロック図、 第３図は本発明の実施例の処理フロー、 第４図は従来例の処理フローである。 １、21……中央制御装置（CC）、 ２……第１の記憶手段（アドレス登録レジスタ）、 ３……第２の記憶手段（アドレステーブル）、 ４……割み判別手段、 ５、８、23……チャネル、 ６、22……メモリ、 12……マネージメントプロセッサ、 20……コールプロセッサ．
ムの全体ブロック図、 第２図は本発明の実施例の要部ブロック図、 第３図は本発明の実施例の処理フロー、 第４図は従来例の処理フローである。 １、21……中央制御装置（CC）、 ２……第１の記憶手段（アドレス登録レジスタ）、 ３……第２の記憶手段（アドレステーブル）、 ４……割み判別手段、 ５、８、23……チャネル、 ６、22……メモリ、 12……マネージメントプロセッサ、 20……コールプロセッサ．
Claims (1)
- 【請求項１】割込み機能を備える中央制御装置（１）の
内部に、複数の割込み要因のそれぞれに対してジャンプ
先となるメモリ（６）のアドレスが登録されているか否
かを記憶する第１の記憶手段（２）と、該ジャンプ先ア
ドレスを記憶する第２の記憶手段（３）と、割込み要因
の発生を示す情報と該割込み要因に対応して前記第１の
記憶手段に記憶されている情報とに基づいて、前記第２
の記憶手段に記憶されているアドレスにジャンプする
か、あるいは通常の割込み動作を実行するかを判定し、
以後の処理を決定するための割込み判別手段（４）とを
有することを特徴とする割込み制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62233717A JPH0740230B2 (ja) | 1987-09-19 | 1987-09-19 | 割込み制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62233717A JPH0740230B2 (ja) | 1987-09-19 | 1987-09-19 | 割込み制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6478328A JPS6478328A (en) | 1989-03-23 |
| JPH0740230B2 true JPH0740230B2 (ja) | 1995-05-01 |
Family
ID=16959453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62233717A Expired - Fee Related JPH0740230B2 (ja) | 1987-09-19 | 1987-09-19 | 割込み制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0740230B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2234978T3 (es) | 1990-09-10 | 2005-07-01 | Starsight Telecast, Inc. | Interfaz de usuario para un sistema de programacion de television. |
| CN1867068A (zh) | 1998-07-14 | 2006-11-22 | 联合视频制品公司 | 交互式电视节目导视系统及其方法 |
| US20060051059A1 (en) | 2004-09-08 | 2006-03-09 | Krakirian Haig H | Video recorder having user extended and automatically extended time slots |
| US20070154163A1 (en) | 2005-12-29 | 2007-07-05 | United Video Properties, Inc. | Systems and methods for creating aggregations of episodes of series programming in order |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61267137A (ja) * | 1985-05-22 | 1986-11-26 | Fujitsu Ltd | 割込み動作制御方式 |
-
1987
- 1987-09-19 JP JP62233717A patent/JPH0740230B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6478328A (en) | 1989-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900002581B1 (ko) | 프로세서 선택 시스템 | |
| US7174550B2 (en) | Sharing communications adapters across a plurality of input/output subsystem images | |
| US6820155B1 (en) | Interruption managing device and interruption managing method | |
| US4090239A (en) | Interval timer for use in an input/output system | |
| KR850000622B1 (ko) | 데이타 처리 시스템 | |
| EP0098172B1 (en) | Register control processing system | |
| JPH0740230B2 (ja) | 割込み制御方式 | |
| JPH05216693A (ja) | 仮想記憶間連絡機能を与える方法および装置 | |
| CN113849324A (zh) | 消息队列管理方法、装置、电子设备及介质 | |
| JPH08235233A (ja) | 並行設計システム | |
| JPH0442685B2 (ja) | ||
| JPH044630B2 (ja) | ||
| KR940003845B1 (ko) | 하위레벨 프로세서의 통화로계 버스 선택방법 | |
| JPS59123933A (ja) | アドレス比較方式 | |
| JPH01305416A (ja) | データ記憶装置 | |
| CN116016395A (zh) | 冗余切换方法、装置及网络设备 | |
| JPH11338712A (ja) | 割込順序保存回路 | |
| JPH0383139A (ja) | ファジイ演算処理装置 | |
| JPS6162965A (ja) | デバイス切替装置 | |
| JP3471388B2 (ja) | 補助処理装置 | |
| JPS6186857A (ja) | 入出力制御方式 | |
| JPH01134651A (ja) | バスユニット直接制御機構 | |
| JPS6232795A (ja) | マルチプロセサ方式の交換機 | |
| JPH06175861A (ja) | 割込制御回路 | |
| JPH01316826A (ja) | レジスタファイルアドレス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |