JPH0738704B2 - Television receiver - Google Patents

Television receiver

Info

Publication number
JPH0738704B2
JPH0738704B2 JP58148232A JP14823283A JPH0738704B2 JP H0738704 B2 JPH0738704 B2 JP H0738704B2 JP 58148232 A JP58148232 A JP 58148232A JP 14823283 A JP14823283 A JP 14823283A JP H0738704 B2 JPH0738704 B2 JP H0738704B2
Authority
JP
Japan
Prior art keywords
channel
supplied
displayed
register
font data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58148232A
Other languages
Japanese (ja)
Other versions
JPS6039983A (en
Inventor
大亮 小堺
国生 永井
きよ美 堀井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP58148232A priority Critical patent/JPH0738704B2/en
Publication of JPS6039983A publication Critical patent/JPS6039983A/en
Publication of JPH0738704B2 publication Critical patent/JPH0738704B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、チヤルネル表示等を管面に表示できる様にし
たテレビジヨン受像機に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a television receiver capable of displaying channel display or the like on a tube surface.

背景技術とその問題点 テレビジヨン受像機において、チヤンネルを変更する
と、変更後のチヤンネルを示す数字が受像管のスクリー
ン上に一定期間表示されるようにした機種がある。この
場合各国毎に表示文字を変更することが要請される。例
えば算用数字、アラビア文字の数字等を表示することが
要請されている。
BACKGROUND ART AND PROBLEMS There are models of television receivers that change the channel and display a number indicating the changed channel on the screen of the picture tube for a certain period of time. In this case, it is required to change the display character for each country. For example, it is required to display arithmetic figures, Arabic numerals, etc.

このようにするには、チヤンネル数字表示用として専用
のLSIが必要であるが、そのようなLSIは企画してから完
成するまでに多くの時間及びコストがかかつてしまう。
To do this, a dedicated LSI is needed for displaying channel numbers, but such an LSI takes a lot of time and cost from planning to completion.

発明の目的 本発明は、斯る点に鑑み簡単な構成で視聴者の要請に応
じた文字による表示に行うことができるようにすること
を目的とする。
SUMMARY OF THE INVENTION In view of the above, an object of the present invention is to make it possible to display in characters in response to a viewer's request with a simple configuration.

発明の概要 本発明は映像信号が供給されて垂直同期パルス及び水平
同期パルスが取り出される同期分離回路と、この垂直同
期パルス及び水平同期パルスが割り込み信号として供給
されるCPUと、プログラム及び各々異なる言語のフォン
トデータが複数書き込まれているROMと、ワークエリア
用のRAMと、シフトレジスタとを有し、このROMから読み
出された一の言語のフォントデータが割り込み処理で前
記シフトレジスタにロードされ、このシフトレジスタの
出力が映像信号系に供給されて、複数の言語に対応させ
てチャンネルの数字の表示文字が切り換えられることに
より、チャンネル変更時のチャンネル表示が行われるよ
うになされたテレビジョン受像機であり、視聴者の要請
に応じた文字によるチヤンネル表示を受像管のスクリー
ン上に行うことができる様にしたものである。
SUMMARY OF THE INVENTION The present invention provides a sync separation circuit to which a video signal is supplied to extract a vertical sync pulse and a horizontal sync pulse, a CPU to which the vertical sync pulse and the horizontal sync pulse are supplied as an interrupt signal, a program, and a different language. ROM having a plurality of font data written therein, a work area RAM, and a shift register, and font data of one language read from this ROM is loaded into the shift register by interrupt processing, The output of this shift register is supplied to the video signal system, and the display characters of the numbers of the channels are switched in correspondence with a plurality of languages, so that the channel display is performed when the channel is changed. Therefore, the channel display in characters according to the viewer's request should be displayed on the screen of the picture tube. It is designed to be able to do.

実施例 以下図面を参照しながら本発明テレビジヨン受像機の一
実施例につき説明しよう。
Embodiment An embodiment of the television receiver of the present invention will be described below with reference to the drawings.

第1図において、(10)は映像信号系を示し、(11)は
チユーナ、(12)は映像中間周波アンプ、(13)は映像
検波回路、(14)は映像アンプ、(15)は受像管であ
る。そして、この場合、チユーナ(11)は電子同調式と
され、これに供給される選局電圧Ecの値を変更すること
により任意のチヤンネルを受信できるようにされてい
る。
In FIG. 1, (10) shows a video signal system, (11) a tuner, (12) a video intermediate frequency amplifier, (13) a video detection circuit, (14) a video amplifier, and (15) an image receiving device. It is a tube. In this case, the tuner (11) is of an electronic tuning type and can receive an arbitrary channel by changing the value of the tuning voltage Ec supplied thereto.

また、(20)はマイクロコンピユータを示し、(21)は
4ビツト並列処理のCPU、(22)はプログラム及びチヤ
ンネル数字の表示用のフオントデータの書き込まれてい
るROM、(23)はワークエリア用のRAM、(31)〜(36)
は入出力用のポートである。そして、これら回路(22)
〜(36)はバス(24)を通じてCPU(21)に接続され
る。なお、ROM(22)の一部に第2図Aに示す様な通常
のアラビア数字(算用数字)とアラビア文字による数字
の両方のフオントデータが書き込まれている。
Also, (20) indicates a microcomputer, (21) a 4-bit parallel processing CPU, (22) a ROM in which program and font data for displaying channel numbers are written, and (23) a work area. RAM, (31) ~ (36)
Is an input / output port. And these circuits (22)
~ (36) are connected to the CPU (21) through the bus (24). Note that font data of both normal Arabic numerals (arithmetic numerals) and numerals in Arabic letters as shown in FIG. 2A are written in a part of the ROM (22).

さらに、(37)は16ビツトの直並列入力・直列出力のシ
フトレジスタを示す。このレジスタ(37)は、チヤンネ
ル数字を表示する信号Snを出力するためのものであり、
このレジスタ(37)には、ポート(32)から例えば第2
図Bに示すような16ビツトのチヤンネル数字表示用のフ
オントデータが、1行分づつ並列にロードされると共
に、このロードされたフオントデータが信号Snとして最
上位ビツトMSBから直列に取り出される。なおこの時、
どちらの言語によるフオントデータが使用されるかは後
述する不揮発性メモリ(44)内の文字モードフラグの内
容により決定される。また、このとき、レジスタ(37)
の直列入力端は“0"レベルとされる。
Further, (37) shows a 16-bit serial-parallel input / serial output shift register. This register (37) is for outputting a signal Sn indicating a channel number,
This register (37) has, for example, a second port from the port (32).
As shown in FIG. B, font data for displaying a 16-bit channel number as shown in FIG. B is loaded in parallel row by row, and the loaded font data is serially taken out as a signal Sn from the most significant bit MSB. At this time,
Which language the font data is used in is determined by the contents of the character mode flag in the nonvolatile memory (44) described later. Also at this time, the register (37)
The serial input terminal of is set to "0" level.

そして、レジスタ(37)から取り出された信号Snは、映
像アンプ(44)に供給されて映像信号に合成ないし混合
される。
Then, the signal Sn extracted from the register (37) is supplied to the video amplifier (44) to be combined or mixed with the video signal.

なお、このレジスタ(37)を含んでマイクロコンピユー
タ(30)は、1チツプIC化されている。
The microcomputer (30) including this register (37) is integrated into one chip IC.

また、(41)はD/Aコンバータを示し、このコンバータ
(41)にはポート(31)の出力が供給されて選局電圧Ec
が取り出され、この電圧Ecがチユーナ(11)に供給され
る。
Further, (41) indicates a D / A converter, and the output of the port (31) is supplied to this converter (41) to select the tuning voltage Ec.
Is taken out and this voltage Ec is supplied to the tuner (11).

さらに、(42)はリモコン信号の受信素子、(43)はそ
の受信回路を示し、例えば赤外線リモコンのときには、
素子(42)は赤外線受光素子とされ、受信回路(43)か
らリモコン信号Srが取り出される。
Further, (42) indicates a remote control signal receiving element, and (43) indicates its receiving circuit. For example, in the case of an infrared remote control,
The element (42) is an infrared light receiving element, and the remote control signal Sr is taken out from the receiving circuit (43).

また、(44)は不揮発性メモリを示し、これはポート
(34)に接続されると共に、各チヤンネルにおける選局
電圧Ecのデジタル値及び文字表示をどちらの言語で行な
うのかを指示する文字モードデータMODEがストアされて
いる。又、この文字モードデータは工場出荷時に仕向け
国に応じて予め書き込まれる。例えば、通常のアラビア
数字の場合MODE=0で、アラビア文字による数字の場合
MODE=1とする。さらに、(45)はチヤンネル、音量な
どを変更するときの入力キーを示し、これはポート(3
5)の出力によりダイナミツクスキヤンが行われると共
に、そのスイツチ出力がポート(35)に入力されてどの
キーが操作されたかが検知される。又この入力キー(4
5)によりメモリ(44)の文字モードデータを変更する
事もできる。
Further, (44) indicates a non-volatile memory, which is connected to the port (34) and which is a character mode data for instructing in which language the digital value and the character display of the tuning voltage Ec in each channel are displayed. MODE is stored. Also, this character mode data is written in advance at the time of factory shipment according to the destination country. For example, for normal Arabic numerals, MODE = 0 and for Arabic numerals
Set MODE = 1. Further, (45) shows an input key for changing the channel, volume, etc., which is the port (3
The output of 5) performs dynamic scanning, and the switch output is input to the port (35) to detect which key was operated. This input key (4
It is also possible to change the character mode data of the memory (44) by 5).

さらに、(51)は同期分離回路を示し、これには映像検
波回路(13)からの映像信号が供給されて垂直同期パル
スPv及び水平同期パルスPhが取り出され、これらパルス
Pv,PhがCPU(21)に割り込み信号として供給される。ま
た、パルスPhが単安定マルチバイブレータ(52)に供給
されて第3図Aに示すように((151)は受像管(15)
のスクリーンを示す)、パルスPhの立ち下り時点t1から
チヤンネル数字の表示期間の開始時点t2まで“1"になる
パルスP52が形成され、このパルスP52がリセツトラン発
振回路(53)にその発振の制御信号として供給され、第
3図Aに示すようにP52=“0"となる期間t2〜t4に発振
パルスP53が取り出され、このパルスP53がレジスタ(3
7)にクロツクとして供給される。なお、このとき、パ
ルスP53の周波数は、表示されるチヤンネル数字の横方
向のドツトピツチに対応した値とされる。
Further, (51) indicates a sync separation circuit, to which the video signal from the video detection circuit (13) is supplied to extract the vertical sync pulse Pv and the horizontal sync pulse Ph.
Pv and Ph are supplied to the CPU (21) as interrupt signals. Further, the pulse Ph is supplied to the monostable multivibrator (52), and as shown in FIG. 3A ((151) is the picture tube (15).
The pulse P 52 that becomes “1” is formed from the falling time point t 1 of the pulse Ph to the starting time point t 2 of the display period of the channel numbers, and this pulse P 52 is supplied to the resettlan oscillator circuit (53). It is supplied as a control signal for the oscillation, and as shown in FIG. 3A, the oscillation pulse P 53 is taken out during the period t 2 to t 4 where P 52 = “0”, and this pulse P 53 is registered in the register
7) supplied as a clock. At this time, the frequency of the pulse P 53 is set to a value corresponding to the horizontal dot pitch of the displayed channel numbers.

従つて、例えば、第2図Bの第1行のフオントデータ
が、第45番目の水平走査期間の期間t1〜t2にレジスタ
(37)にロードされるとすれば、この走査期間における
期間t2〜t3にパルスP53によつてそのフオントデータが
レジスタ(37)から直列信号Snとして取り出されると共
に、アンプ(14)に供給されるので、スクリーン(15
1)の第45番目のラインの期間t2〜t3に対応する区間に
は、チヤンネル数字の第1行目が表示される。なお、期
間t3〜t4にもパルスP53がレジスタ(37)に供給される
が、レジスタ(37)の直列入力端は“0"レベルであり、
この“0"レベルが期間t3〜t4にレジスタ(37)から取り
出されるので、スクリーン(151)の期間t3〜t4に対応
する区間にはチヤンネル数字は表示されない。
Therefore, for example, if the font data of the first row in FIG. 2B is loaded into the register (37) in the periods t 1 to t 2 of the 45th horizontal scanning period, the period in this scanning period will be described. At t 2 to t 3 , the font data is taken out as a serial signal Sn from the register (37) by the pulse P 53 and is supplied to the amplifier (14).
The first line of the channel numbers is displayed in the section corresponding to the periods t 2 to t 3 of the 45th line of 1). Note that the pulse P 53 is supplied to the register (37) also during the periods t 3 to t 4 , but the serial input terminal of the register (37) is at “0” level,
This "0" level is extracted from the register (37) in the period t 3 ~t 4, channel numbers are not displayed on the section corresponding to the period t 3 ~t 4 screens (151).

そして、このような動作が第2図Bの第1行〜第7行の
フオントデータを使用して第45番目〜第51番目の水平ラ
インに対して行われれば、第3図に示すように、第2図
Bのフオントデータに対応したチヤンネル信号が表示さ
れる。また、レジスタ(37)にフオントデータとしてオ
ール“0"をロードすれば、チヤンネル数字は表示されな
い。
If such an operation is performed on the 45th to 51st horizontal lines using the font data of the 1st to 7th rows in FIG. 2B, as shown in FIG. , The channel signal corresponding to the font data of FIG. 2B is displayed. Also, if all "0" is loaded as font data in the register (37), the channel number is not displayed.

さらに、第5図〜第8図はROM(22)に書き込まれてい
るプログラムのフローチヤートを示し、第5図はそのメ
インルーチンである。
Further, FIGS. 5 to 8 show the flow chart of the program written in the ROM (22), and FIG. 5 is its main routine.

そして、このメインルーチンは、ステツプ(501)から
スタートし、ステツプ(502)においてイニシヤライズ
が行われ、例えばRAM(23)にフラグFLG、モードMODE、
バツフアBUFF及びカウンタCHCNT、HCNTが設定されると
共に、これらは「0」にリセツト(クリア)される。
The main routine starts from step (501) and is initialized in step (502). For example, the flag FLG, mode MODE, and RAM (23) are stored in the RAM (23).
The buffer BUFF and the counters CHCNT and HCNT are set, and these are reset (cleared) to "0".

また、ステツプ(503)は、リモコン信号Srの有無の判
別するステツプ、ステツプ(504)はキー(45)の入力
の有無を判別するステツプ、ステツプ(531)はカウン
タCHCNTが「0」であるかどうかを判別するステツプで
ある。従つて、電源投入時には、ステツプ(502)によ
りCHCNT=0であるからステツプ(503)→(504)→(5
31)→(503)のループが繰り返されてリモコン信号Sr
の入力及びキー(45)の入力がポーリングされる。な
お、カウンタCHCNTは、チヤンネル変更の要求の有無を
示すフラグと、チヤンネル数字の表示期間を設定するタ
イマとを兼ねるものである。
Further, step (503) is a step for determining the presence / absence of the remote control signal Sr, step (504) is a step for determining the presence / absence of input of the key (45), and whether the counter CHCNT of the step (531) is "0". It is a step to determine whether or not. Therefore, when the power is turned on, since CHCNT = 0 due to step (502), step (503) → (504) → (5
31) → (503) loop is repeated and remote control signal Sr
Input and the key (45) input are polled. The counter CHCNT also serves as a flag indicating whether or not there is a channel change request, and as a timer for setting the channel number display period.

そして、リモコン信号Srがあつたときには、ステツプ
(800)によりその信号Srが取り込まれてステツプ(51
1)に移り、また、キー(504)に入力があつたときに
も、ステツプ(511)に移り、このステツプ(511)にお
いてステツプ(800)のリモコン入力あるいはステツプ
(504)のキー入力が、チヤンネルを変更する命令であ
るかどうかが判別される。
When the remote control signal Sr is received, the signal (Sr) is fetched by the step (800) and the step (51
1) and also when there is an input on the key (504), it also moves to step (511), and at this step (511), the remote control input of step (800) or the key input of step (504) is It is determined whether it is an instruction to change the channel.

そして、チヤンネルを変更する命令のときには続いてス
テツプ(512)においてカウンタCHCNTが「1」にセツト
され、次にステツプ(513)においてステツプ(800)で
入力したリモコン信号Srまたはステツプ(504)のキー
入力の示すチヤンネルのデータに基いて、そのチヤンネ
ルを選局するためのデジタル選局電圧Ecがメモリ(44)
から読み出され、このデジタル選局電圧Ecがステツプ
(514)においてポート(31)に出力される。従つて、D
/Aコンバータ(41)からのアナログ選局電圧Ecにより、
以後、ステツプ(800)または(504)で入力したチヤン
ネルの受信状態になる。
Then, in the case of an instruction to change the channel, the counter CHCNT is set to "1" in step (512), and then the remote control signal Sr or the key of the step (504) input in step (800) in step (513). Based on the channel data indicated by the input, the digital tuning voltage Ec for tuning the channel is stored in the memory (44).
The digital tuning voltage Ec is output from the port (31) at step (514). Therefore, D
By the analog tuning voltage Ec from the / A converter (41),
After that, the channel entered at step (800) or (504) is received.

そして、続いてステツプ(515)において、ROM(22)か
らバツフアBUFFにチヤンネル変更後の新しいチヤンネル
数字として表示されるフオントデータ(例えば第2図B
のデータ)がロードされる。この時MODE=0であれば通
常のアラビア数字のフオントデータがロードされ、MODE
=1であればアラビア文字の数字のフオントデータがロ
ードされる。そして、詳細は後述するが、BUFFのフオン
トデータは、第7図に示すサブルーチン(700)により
各フイールドの第45番目〜第51番目の水平走査の期間t1
〜t2に1行分づつ順次レジスタ(37)にロードされる。
従つて、スクリーン(151)には変更後のチヤンネルの
チヤンネル数字が表示される。この場合MODE=0であれ
ば第3図Bの如くアラビア数字でチヤンネル表示がなさ
れ、MODE=1であれば第3図Cの如くアラビア文字でチ
ヤンネル表示がなされる。
Then, in step (515), font data displayed as a new channel number after changing the channel from the ROM (22) to the buffer BUFF (for example, FIG. 2B).
Data) is loaded. At this time, if MODE = 0, normal Arabic numeral font data is loaded, and MODE
If = 1, Arabic font numeric data is loaded. Then, as will be described later in detail, the font data of BUFF is the time t 1 of the 45th to 51st horizontal scanning of each field by the subroutine (700) shown in FIG.
Each row is sequentially loaded into the register (37) at ˜t 2 .
Therefore, the changed channel number is displayed on the screen (151). In this case, if MODE = 0, the channel is displayed in Arabic numerals as shown in FIG. 3B, and if MODE = 1, the channel is displayed in Arabic characters as shown in FIG. 3C.

そして、このチヤンネル数字が表示されると、処理はス
テツプ(503)に戻るが、このとき、ステツプ(512)に
よりCHCNT=1であるから処理はステツプ(503)→(50
4)→(531)→(532)と移り、このステツプ(532)に
おいてカウンタCHCNTが「1」だけインクリメントさ
れ、次にステツプ(533)においてカウンタCHCNTが所定
値MAXに達しているかどうかがチエツクされる。ここ
で、値MAXは、チヤンネル変更時、チヤンネル数字を表
示している期間に対応する値である。
Then, when this channel number is displayed, the process returns to step (503), but at this time, since CHCNT = 1 by step (512), the process proceeds to step (503) → (50
4) → (531) → (532), the counter CHCNT is incremented by “1” in this step (532), and then it is checked in step (533) whether the counter CHCNT has reached the predetermined value MAX. It Here, the value MAX is a value corresponding to the period in which the channel number is displayed when the channel is changed.

そして、CHCNT<MAXならば、ステツプ(503)に戻る。
従つて、CHCNT<MAXが成立している期間は、ステツプ
(503)→(504)→(531)→(532)→(533)→(50
3)が繰り返されると共に、このとき、チヤンネル数字
が表示されている。
If CHCNT <MAX, the process returns to step (503).
Therefore, while CHCNT <MAX is established, steps (503) → (504) → (531) → (532) → (533) → (50
3) is repeated and the channel number is displayed at this time.

そして、CHCNT=MAXになると、ステツプ(541)により
バツフアBUFFが“0"にクリアされる。従つて、バツフア
BAFFからレジスタ(37)にはフオントデータとして“0"
がロードされるので、以後、Sn=“0"となり、チヤンネ
ル数字は表示されなくなる。
Then, when CHCNT = MAX, the buffer BUFF is cleared to "0" by the step (541). Therefore,
“0” as font data from BAFF to register (37)
Since, is loaded, Sn becomes “0” and the channel number is no longer displayed.

そして、次にステツプ(542)において、カウンタCHCNT
は「0」にリセツトされ、ステツプ(503)に戻る。
Then, at step (542), the counter CHCNT
Is reset to "0" and returns to step (503).

こうして、チヤンネル変更を入力すると、チヤンネルが
変更されると共に、変更後のチヤンネルのチヤンネル数
字が一定期間だけ表示される。
In this way, when a channel change is input, the channel is changed and the channel number of the changed channel is displayed for a certain period.

また、ステツプ(800),(504)の入力が、チヤンネル
を変更する命令ではないとき、例えば音量の変更のとき
には、ステツプ(521)においてカウンタCHCNTが「0」
にリセツトされてからステツプ(522)においてステツ
プ(800),(504)で入力された命令の動作が行われ
る。又ステツプ(522)において文字表示モード切換ス
イツチが押されたか否か判別し、押された場合はメモリ
(44)中の文字モードフラグデータを書きかえる。な
お、チヤンネル変更以外の動作のための構成は、一般の
ものと同様でもよいので、第1図では省略している。
When the input of the steps (800) and (504) is not a command to change the channel, for example, when the volume is changed, the counter CHCNT is set to "0" at the step (521).
After resetting, the operation of the instruction input at steps (800) and (504) is performed at step (522). Further, in step (522), it is determined whether or not the character display mode switching switch is pressed, and if it is pressed, the character mode flag data in the memory (44) is rewritten. The configuration for the operation other than the channel change may be the same as that of a general one, and is omitted in FIG.

一方、第6図及び第7図はバツフアBUFFのフオントデー
タをレジスタ(37)にロードするためのサブルーチンで
ある。そして、第6図のサブルーチン(600)は、垂直
同期パルスPvにより割り込みがかかつたときに実行され
る割り込みサブルーチンで、垂直同期パルスPvがCPU(2
1)に供給されると、このサブルーチン(600)はステツ
プ(601)からスタートしてステツプ(602)においてカ
ウンタHCNTが「0」にリセツトされ、ステツプ(603)
で、このサブルーチン(600)を終了してもとのメイン
ルーチンに戻る。
On the other hand, FIGS. 6 and 7 show a subroutine for loading the font data of the buffer BUFF into the register (37). The subroutine (600) in FIG. 6 is an interrupt subroutine that is executed when an interrupt occurs due to the vertical synchronizing pulse Pv.
When it is supplied to step 1), this subroutine (600) starts from step (601) and the counter HCNT is reset to "0" at step (602).
Then, when this subroutine (600) is finished, the process returns to the main routine.

従つて、このサブルーチン(600)により各フイールド
の開始時点ごとにカウンタHCNTは「0」にリセツトされ
る。
Therefore, this subroutine (600) resets the counter HCNT to "0" at each start point of each field.

また、第7図のサブルーチン(700)は、水平同期パル
スPhにより割り込みがかかつたときに実行される割り込
みサブルーチンで、水平同期パルスPhがCPU(21)に供
給されると、ステツプ(701)からスタートしてステツ
プ(702)においてこのルーチン(700)が実行されたか
どうかを示すフラグFLGが「1」にセツトされ、次にス
テツプ(703)においてカウンタHCNTが「1」だけイン
クリメントされる。この場合、カウンタHCNTはサブルー
チン(600)により各フイールドの開始時点ごとに
「0」にリセツトされていると共に、サブルーチン(70
0)は水平同期パルスPhごとに実行されるので、カウン
タHCNTは、各フイールド期間における水平ラインのライ
ン番号を示すことになる。
The subroutine (700) in FIG. 7 is an interrupt subroutine executed when an interrupt occurs due to the horizontal synchronizing pulse Ph, and when the horizontal synchronizing pulse Ph is supplied to the CPU (21), the step (701) The flag FLG indicating whether or not this routine (700) is executed is set to "1" at step (702), and then the counter HCNT is incremented by "1" at step (703). In this case, the counter HCNT is reset to "0" at the start of each field by the subroutine (600), and the counter (70)
Since 0) is executed for each horizontal synchronization pulse Ph, the counter HCNT indicates the line number of the horizontal line in each field period.

そして、次にステツプ(704)において、カウンタHCNT
の大きさがチエツクされ、45≦HCNT≦51のときにはステ
ツプ(711)においてバツフアBUFFのフオントデータ
(例えば第2図Bのデータ)が、1行分づつカウンタHC
NTが「1」づつインクリメントされるごとに(1水平ラ
インごとに)バツフアBUFFからレジスタ(37)にロード
され、45≦HCNT≦51ではないときにはステツプ(721)
においてオール“0"がレジスタ(37)にロードされる。
そして、ステツプ(712)においてこのサブルーチン(7
00)を終り、もとのメインルーチンに戻る。
Then, in step (704), the counter HCNT
Is checked, and when 45 ≦ HCNT ≦ 51, in step (711), the font data of the buffer BUFF (for example, the data of FIG. 2B) is counted by one line in the counter HC.
Each time NT is incremented by "1" (every horizontal line), it is loaded from register BUFF into register (37), and when 45≤HCNT≤51, step (721)
At, all "0s" are loaded into the register (37).
Then, in step (712), this subroutine (7
After 00), return to the original main routine.

なお、サブルーチン(700)には必要に応じてタイマル
ーチンが設けられてサブルーチン(700)を処理するの
に要する時間は40μ秒(これは、期間t1〜t2よりも短か
い期間)とされる。
It should be noted that the subroutine (700) is provided with a timer routine as necessary, and the time required to process the subroutine (700) is set to 40 μsec (this is a period shorter than the period t 1 to t 2 ). It

従つて、第45番目〜第51番目の水平走査期間における期
間t1〜t2には、サブルーチン(700)によりバツフアBUF
Fのデータがレジスタ(37)にロードされるので、その
ロードされたデータがフオントデータであれば期間t2
t3にチヤンネル数字が表示され、他の水平走査期間の期
間t1〜t2にはバツフアBUFFからオール“0"のデータかレ
ジスタ(37)にロードされるので、期間t2〜t3のチヤン
ネル数字は表示されない。
Therefore, during the periods t 1 to t 2 in the 45th to 51st horizontal scanning periods, the buffer BUF is set by the subroutine (700).
Since the data of F is loaded into the register (37), if the loaded data is font data, the period t 2 ~
to t 3 displays channel numbers, since the period t 1 ~t 2 other horizontal scanning period are data or loaded into the register (37) of all "0" from the buffer BUFF, the period t 2 ~t 3 Channel numbers are not displayed.

そして、チヤンネル変更時には、所定の期間、ステツプ
(515)によりバツフアBUFFにはチヤンネル変更後のチ
ヤンネル数字のフオントデータがロードされ、以後、ス
テツプ(541)によりバツフアBUFFにはオール“0"のデ
ータがロードされるので、サブルーチン(700)によ
り、チヤンネル変更時から所定の期間、第3図Aに示す
ようにスクリーン(151)には変更後のチヤンネル数字
が表示され、その期間が過ぎると、その表示は消える。
When the channel is changed, the buffer data of the channel number after the channel change is loaded into the buffer BUFF by the step (515) for a predetermined period, and thereafter, the data of all "0" is written into the buffer BUFF by the step (541). Since it is loaded, the subroutine (700) displays the changed channel number on the screen (151) for a predetermined period from the time when the channel is changed, as shown in FIG. 3A. Disappears.

以上のようにして、本例によれば、チヤンネルの変更及
びそのときのチヤンネル数字の表示が行われるが、この
場合、特に本例によれば、そのチヤンネルの変更及びそ
のチヤンネル数字の表示を汎用のマイコン(20)により
行つているので、異なる言語による数字の例えばアラビ
ア数字とアラビア文字による数字の表示を容易に切換表
示できる。
As described above, according to this example, the channel is changed and the channel number at that time is displayed.In this case, in particular, according to this example, the channel is changed and the channel number is displayed generally. Since it is carried out by the microcomputer (20), it is possible to easily switch the display of numbers in different languages, for example, Arabic numbers and numbers in Arabic letters.

なお、上述において、ステツプ(531)〜(542)は、サ
ブルーチン(600)に設けてもよい。又本発明において
は文字表示モードデータを不揮発性メモリ(44)に記憶
させておくので一度表示モードを設定すればそれ以後は
電源投入した時に所定の表示モードになる。又不揮発性
メモリを使用せずにプリセツトスイツチ等で機械的に文
字表示モードが決定される様にしても良い。
In the above, steps (531) to (542) may be provided in the subroutine (600). Further, in the present invention, since the character display mode data is stored in the non-volatile memory (44), once the display mode is set, the predetermined display mode is set when the power is turned on thereafter. Alternatively, the character display mode may be mechanically determined by a preset switch or the like without using the nonvolatile memory.

又上述例に於いてはアラビア数字とアラビア文字による
数字とを切換えて表示する様に述べたがこの両方の文字
を同時に並列に表示する様にしても良いし、又この2つ
のアラビア数字及びアラビア文字による数字を順次所定
時間づつ表示する様にしても良い。
Further, in the above example, it is described that the Arabic numeral and the numeral by the Arabic character are switched and displayed, but both characters may be simultaneously displayed in parallel, or the two Arabic numeral and the Arabic numeral may be displayed. You may make it display the numerical figure by a character for a predetermined period of time one by one.

又本発明は上述実施例に限ることなく本発明の要旨を逸
脱することなくその他種々の構成が取り得ることが勿論
である。
Further, the present invention is not limited to the above-mentioned embodiments, and it goes without saying that various other configurations can be adopted without departing from the gist of the present invention.

発明の効果 本発明によれば視聴者の要請に応じた文字によるチヤン
ネル表示等を受像管のスクリーン上に容易に表示できる
利益がある。
EFFECTS OF THE INVENTION According to the present invention, there is an advantage that a channel display in characters according to a viewer's request can be easily displayed on the screen of a picture tube.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明テレビジヨン受像機の一実施例を示す系
統図、第2図、第3図、第4図、第5図、第6図、第7
図及び第8図は夫々本発明の説明に供する線図である。 (10)は映像信号系、(15)は受像管、(20)はマイク
ロコンピユータ、(21)はCPU、(22)はROM、(23)は
RAM、(37)はシフトレジスタ、(151)はスクリーンで
ある。
FIG. 1 is a system diagram showing one embodiment of the television receiver of the present invention, FIG. 2, FIG. 3, FIG. 4, FIG. 5, FIG. 6, FIG.
FIG. 8 and FIG. 8 are diagrams for explaining the present invention. (10) is a video signal system, (15) is a picture tube, (20) is a microcomputer, (21) is a CPU, (22) is a ROM, and (23) is a
RAM, (37) is a shift register, and (151) is a screen.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−145482(JP,A) 特開 昭58−103282(JP,A) 特開 昭56−82288(JP,A) 実開 昭58−83869(JP,U) ─────────────────────────────────────────────────── ─── Continuation of front page (56) Reference JP-A-55-145482 (JP, A) JP-A-58-103282 (JP, A) JP-A-56-82288 (JP, A) Actual development Sho-58- 83869 (JP, U)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】映像信号が供給されて垂直同期パルス及び
水平同期パルスが取り出される同期分離回路と、 上記垂直同期パルス及び水平同期パルスが割り込み信号
として供給されるCPUと、 プログラム及び各々異なる言語のフォントデータが複数
書き込まれているROMと、 ワークエリア用のRAMと、 シフトレジスタとを有し、 前記ROMから読み出された一の言語のフォントデータが
割り込み処理で前記シフトレジスタにロードされ、該シ
フトレジスタの出力が映像信号系に供給されて、複数の
言語に対応させてチャンネルの数字の表示文字が切り換
えられることにより、チャンネル変更時のチャンネル表
示が行われる、ことを特徴とするテレビジョン受像機。
1. A sync separation circuit to which a video signal is supplied and a vertical sync pulse and a horizontal sync pulse are taken out, a CPU to which the vertical sync pulse and the horizontal sync pulse are supplied as interrupt signals, a program, and a program of different languages It has a ROM in which a plurality of font data is written, a RAM for a work area, and a shift register. The font data of one language read from the ROM is loaded into the shift register by interrupt processing. The television display characterized in that the output of the shift register is supplied to the video signal system, and the display characters of the numbers of the channels are switched in correspondence with a plurality of languages, so that the channel is displayed when the channel is changed. Machine.
JP58148232A 1983-08-12 1983-08-12 Television receiver Expired - Lifetime JPH0738704B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58148232A JPH0738704B2 (en) 1983-08-12 1983-08-12 Television receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58148232A JPH0738704B2 (en) 1983-08-12 1983-08-12 Television receiver

Publications (2)

Publication Number Publication Date
JPS6039983A JPS6039983A (en) 1985-03-02
JPH0738704B2 true JPH0738704B2 (en) 1995-04-26

Family

ID=15448216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58148232A Expired - Lifetime JPH0738704B2 (en) 1983-08-12 1983-08-12 Television receiver

Country Status (1)

Country Link
JP (1) JPH0738704B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0660306U (en) * 1993-02-03 1994-08-23 株式会社ミズホ Seeding / growing sheet

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6031392B2 (en) * 1979-04-28 1985-07-22 日本電気ホームエレクトロニクス株式会社 Tuning device for multi-screen TV receivers
US4289411A (en) * 1979-11-08 1981-09-15 International Business Machines Corporation Multilingual ink jet printer
JPS5883869U (en) * 1981-11-30 1983-06-07 ソニー株式会社 television receiver
JPS58103282A (en) * 1981-12-16 1983-06-20 Hitachi Ltd Receiver of character graphic information

Also Published As

Publication number Publication date
JPS6039983A (en) 1985-03-02

Similar Documents

Publication Publication Date Title
US5285265A (en) Display apparatus informing of programmed recording
KR930006455B1 (en) Picture-signal generating apparatus
KR100275188B1 (en) Character display apparatus
US4559561A (en) Television receiver
JPS6326397B2 (en)
JPH07107408A (en) Single chip microcomputer incorporating picture display device
US4706075A (en) Circuit arrangement and method for moving characters superimposed on an image represented by a video signal
JPS60240287A (en) Synchronizer
JPH0738704B2 (en) Television receiver
JP2702014B2 (en) Scheduled recording notice display device
JPS63187978A (en) On screen display device
EP0607018B1 (en) Apparatus for displaying time on a screen
KR100213291B1 (en) Method for setting time of image processor
JP2000305529A (en) Liquid crystal monitor device and display device
JP3291330B2 (en) Character display device and microcomputer provided therewith
JPS6340391B2 (en)
EP1417832A1 (en) Method and device for displaying program information in a banner
KR950001616B1 (en) Method of automatically searching channel
KR940008880B1 (en) Information displayer and displaying method in vtr
JP3000630B2 (en) Monitor device
JP2000056729A (en) Automatic display width adjusting circuit
JPH05127646A (en) Display device
JPH06195165A (en) Menu selecting method
KR920022280A (en) V-Cal&#39;s title reservation recording device and method
JP2000293153A (en) On-screen display method and device