JPH0738268B2 - Data recording method - Google Patents

Data recording method

Info

Publication number
JPH0738268B2
JPH0738268B2 JP61180641A JP18064186A JPH0738268B2 JP H0738268 B2 JPH0738268 B2 JP H0738268B2 JP 61180641 A JP61180641 A JP 61180641A JP 18064186 A JP18064186 A JP 18064186A JP H0738268 B2 JPH0738268 B2 JP H0738268B2
Authority
JP
Japan
Prior art keywords
data
time margin
circuit
sampling
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61180641A
Other languages
Japanese (ja)
Other versions
JPS6337869A (en
Inventor
秀一 斎藤
一彦 中川原
Original Assignee
ティアツク株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ティアツク株式会社 filed Critical ティアツク株式会社
Priority to JP61180641A priority Critical patent/JPH0738268B2/en
Publication of JPS6337869A publication Critical patent/JPS6337869A/en
Publication of JPH0738268B2 publication Critical patent/JPH0738268B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1816Testing
    • G11B2020/183Testing wherein at least one additional attempt is made to read or write the data when a first attempt is unsuccessful

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、磁気テープ装置等におけるデータ記録におい
て、記録データを読み取つてチエツクし、エラーが生じ
ている場合には再書き込みを行うデータ記録方法に関す
るものである。
DETAILED DESCRIPTION OF THE INVENTION [Industrial field of use] The present invention relates to a data recording method for reading and checking recorded data and rewriting when an error occurs in data recording in a magnetic tape device or the like. It is about.

〔従来の技術〕[Conventional technology]

記録ギヤツプと再生ギヤツプとを有するデユアルギヤツ
プヘツドを使用してデータを記録しながら再生(リード
アフタライト)してデータエラーをチエツクし、エラー
が生じた時には再書き込みを行う方式は公知である。こ
の種の書き込み方法は、記録再生兼用ヘツドを使用して
行うこともできる。従来の上記エラー検出は、ヘツドか
ら得られるアナログ出力がしきい値(スレツシホール
ド)以上か否かを判定すること、又はCRCチエツク等に
よつて行われている。
A method is known in which a dual gear head having a recording gear and a reproducing gear is used to record data while reproducing (read after write) to check a data error and rewrite when an error occurs. . This type of writing method can also be performed using a recording / playback head. Conventionally, the above error detection is performed by determining whether or not the analog output obtained from the head is equal to or more than a threshold value (threshold), or by a CRC check or the like.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

ところで、テープの瞬時速度変動(ISV)、再生波形の
ピークシフト等を十分に管理すれば、記録時及び再生時
における時間軸エラーは極めて小さくなるが、磁気テー
プ装置のコストが必然的に高くなる。また、記録密度を
高めるに従つて時間幅の変動が問題になる。従来の記録
方法においては、サンプリングパルスとデータとの間の
時間余裕(タイムマージン)のチエツクを行つていない
ために、時間余裕が小さくても書き込みが正常に行われ
たと見なして再書き込みは行わない。例えば、第4図
(A)に示す読み取りデータを第4図(B)に示すサン
プリングパルスによつてサンプリングして出力する時
に、従来方法では、第4図(B)のサンプリングパルス
に対して第4図(A)の読み取りデータが実線の位置の
場合であつても、点線の位置の場合であつても、正常な
記録とみなされた。もし、リードアフタライト時のサン
プリングパルスとデータとの時間軸関係と再生モードに
おけるデータ読み取り時におけるそれ等の関係とが一致
すれば、点線の場合であつても正常な読み取りが可能で
あるが、一致するとは限らない。再生モードにおいて例
えばテープの瞬時速度変動が大きくなり、第4図(A)
の読み取りデータが点線の位置よりも更に右に移動する
と、データの読み取りが不可能になる。
By the way, if the instantaneous velocity fluctuation (ISV) of the tape and the peak shift of the reproduction waveform are sufficiently managed, the time axis error during recording and reproduction will be extremely small, but the cost of the magnetic tape device will inevitably increase. . Further, as the recording density is increased, the fluctuation of the time width becomes a problem. In the conventional recording method, since the time margin between the sampling pulse and the data is not checked, the rewriting is performed assuming that the writing is normally performed even if the time margin is small. Absent. For example, when the read data shown in FIG. 4 (A) is sampled and output by the sampling pulse shown in FIG. 4 (B), in the conventional method, the first data is compared with the sampling pulse shown in FIG. 4 (B). Regardless of whether the read data in FIG. 4 (A) is at the position of the solid line or at the position of the dotted line, it was regarded as normal recording. If the time axis relationship between the sampling pulse and data during read-after-write and those relationships during data reading in the playback mode match, normal reading is possible even with the dotted line. Not necessarily the same. In the playback mode, for example, the instantaneous speed fluctuation of the tape becomes large, and FIG.
If the read data of is moved further to the right of the position of the dotted line, it becomes impossible to read the data.

この種の問題を解決するために、データの書き込みと同
時に読み取りを行う場合に、再生情報パルス又はクロッ
クパルスの幅を切り換えてエラーを検出することが特開
昭53−70415号公報に開示されている。しかし、パルス
の幅を切り換えるための手段を設けることが必要にな
り、装置が必然的にコスト高になる。
In order to solve this kind of problem, it is disclosed in Japanese Patent Laid-Open No. 53-70415 that the error is detected by switching the width of the reproduction information pulse or the clock pulse when the reading is performed at the same time as the writing of the data. There is. However, it is necessary to provide means for switching the pulse width, which inevitably increases the cost of the device.

そこで、本発明の目的は、再生不可能な状態の発生を防
ぐことができる高精度な記録を容易に行うことができる
データ記録方法を提供することにある。
Therefore, an object of the present invention is to provide a data recording method capable of easily performing highly accurate recording capable of preventing the occurrence of an unreproducible state.

[問題を解決するための手段] 上記目的を達成するための本発明は、記録媒体にデータ
を書き込むステップと、前記データを読み取るステップ
と、前記読み取るステップで得られた読み取りデータを
サンプリングするためのサンプリングパルスと前記読み
取りデータを示すパルスの前縁との時間間隔から成る前
側時間余裕を測定すると共に、前記サンプリングパルス
と前記読み取りデータを示すパルスの後縁との時間間隔
から成る後側時間余裕を測定するステップと、前記前側
時間余裕及び前記後側時間余裕と再生モードにおいて生
じる可能性のある時間軸変動幅を示す単一又は前側及び
後側のための2つの所定値とをそれぞれ比較し、前記前
側時間余裕及び前記後側時間余裕が前記所定値以上か未
満かを判定するステップと、前記前側時間余裕又は前記
後側時間余裕が前記所定値未満であると判定された時
に、このデータをエラーとみなして前記記録媒体に再書
き込みするステップとから成るデータ記録方法に係わる
ものである。
[Means for Solving the Problem] The present invention for achieving the above object includes a step of writing data in a recording medium, a step of reading the data, and a sampling of read data obtained in the reading step. The front side time margin consisting of the time interval between the sampling pulse and the leading edge of the pulse indicating the read data is measured, and the rear side time margin consisting of the time interval between the sampling pulse and the trailing edge of the pulse indicating the read data is measured. Comparing the step of measuring and the front side time margin and the rear side time margin and two predetermined values for the front side and the back side, respectively, which indicate a time axis fluctuation range that may occur in the reproduction mode, A step of determining whether the front time margin and the rear time margin are greater than or equal to the predetermined value or less, and the front time margin The present invention relates to a data recording method, which comprises the step of, when it is determined that the margin or the rear side time margin is less than the predetermined value, regard this data as an error and rewrite it in the recording medium.

〔作用〕[Action]

データの記録時に瞬時速度変動等によつて記録波形の時
間軸のずれが生じる。チエツクのために読み取られたデ
ータはサンプリングされる。サンプリングパルスの発生
期間中にデータが発生すれば、正常なデータの読み取り
が可能である。本発明では、たとえサンプリングパルス
が正常なサンプリングを行うことが可能な時点で発生し
ても、直ちに書き込み完了とせず、サンプリングパルス
とデータとの間の時間余裕を判定する。この時間余裕が
所定値未満であると、たとえ正常なサンプリングが可能
であつてもエラーとみなしてデータの再書き込みを行
う。この時間余裕が所定値を再生モードにおいて生じる
可能性のある時間軸変動幅以上に決定しておけば、再生
モードにおいて記録データを読み取ることが不可能にな
るという事態が生じない。
When the data is recorded, the time axis of the recording waveform is deviated due to an instantaneous speed fluctuation or the like. The data read for the check is sampled. If data is generated during the sampling pulse, normal data can be read. According to the present invention, even if the sampling pulse occurs at a time when normal sampling can be performed, the writing is not completed immediately and the time margin between the sampling pulse and the data is determined. If this time margin is less than the predetermined value, even if normal sampling is possible, it is regarded as an error and data is rewritten. If this time allowance is determined to be equal to or larger than the time-axis fluctuation range that may occur in the reproduction mode, it will not happen that the recorded data cannot be read in the reproduction mode.

〔実施例〕〔Example〕

次に、第1図〜第3図によつて本発明の実施例に係わる
データ記録再生方法を説明する。第1図は一般にカセツ
トマトリーマと呼ばれているカセツト型磁気記録再生装
置の一部を示す。記録媒体としての磁気テープ(1)に
は記録(ライト)ヘツド(2)と再生(リード)ヘツド
(3)とが一体化された複合磁気ヘツド(4)が接触し
ている。記録ヘツド(2)には記録(ライト)回路
(5)が接続され、再生ヘツド(3)には再生(リー
ド)回路が接続されている。記録回路(5)は、バツフ
アメモリ、CRC付加回路、NRZI(Nonreturn to Zero Inv
erted)信号形成回路等を含んでいる。
Next, a data recording / reproducing method according to the embodiment of the present invention will be described with reference to FIGS. FIG. 1 shows a part of a cassette type magnetic recording / reproducing apparatus generally called a cassette tomato reamer. A magnetic tape (1) as a recording medium is in contact with a composite magnetic head (4) in which a recording (write) head (2) and a reproducing (read) head (3) are integrated. A recording (write) circuit (5) is connected to the recording head (2), and a reproducing (read) circuit is connected to the reproducing head (3). The recording circuit (5) is a buffer memory, CRC addition circuit, NRZI (Nonreturn to Zero Inv).
erted) signal forming circuit and the like.

再生側においては、再生ヘツド(3)がヘツド増幅器
(6)を介して復調回路(7)に接続されている。復調
回路(7)はピーク検出回路等を含んで二値形式のリー
ドデータ(RD)を得る回路である。この例ではNRZI方式
で記録されているので、復調回路からもこの方式のリー
ドデータが出力される。
On the reproduction side, the reproduction head (3) is connected to the demodulation circuit (7) via the head amplifier (6). The demodulation circuit (7) is a circuit that includes a peak detection circuit and the like to obtain read data (RD) in a binary format. In this example, since the data is recorded in the NRZI system, the demodulation circuit also outputs read data in this system.

復調回路(7)に接続されたデータサンプリング回路
(8)は、リードデータ(RD)をサンプリングしてサン
プルデータ(SD)を得るものである。
The data sampling circuit (8) connected to the demodulation circuit (7) samples the read data (RD) to obtain sample data (SD).

同期発振回路(9)では、リードデータ(RD)に同期し
たサンプリングパルス(クロツクパルス)を作り、これ
をライン(10)でサンプリング回路(8)に与えると共
に、本発明に従うタイムマージン測定のための時間信号
(クロツク)をタイムマージン(時間余裕)測定回路
(11)に送るものである。
In the synchronous oscillator circuit (9), a sampling pulse (clock pulse) synchronized with the read data (RD) is created, and this is given to the sampling circuit (8) by the line (10), and the time for measuring the time margin according to the present invention is provided. The signal (clock) is sent to a time margin (time margin) measuring circuit (11).

タイムマージン測定回路(11)には、同期発振回路
(9)の他に、復調回路(7)及びデータサンプリング
回路(8)が接続され、これ等から得られる信号に基づ
いてサンプリングパルスとデータパルスの前縁との間の
余裕(マージン)及びサンプリングパルスとデータパル
スの後縁との間の余裕(マージン)を測定するように構
成されている。
The time margin measuring circuit (11) is connected to a demodulation circuit (7) and a data sampling circuit (8) in addition to the synchronous oscillation circuit (9), and sampling pulse and data pulse are generated based on signals obtained from these circuits. Of the sampling pulse and the trailing edge of the data pulse.

2本のライン(12)(13)によつてタイムマージン測定
回路(11)に接続されているタイムマージン判定回路
(14)は、ライン(12)に得られる前側のタイムマージ
ンMEとライン(13)に得られる後側のタイムマージンML
とのいずれもが所定値以上か又は未満かを判定し、未満
の場合にはライン(15)に時間軸エラーを示す信号を出
力する。
The time margin determination circuit (14) connected to the time margin measurement circuit (11) by the two lines (12) and (13) has a front side time margin M E and line (12) obtained on the line (12). 13) Rear side time margin M L
It is determined whether or not both are equal to or more than a predetermined value or less than a predetermined value, and if less than a predetermined value, a signal indicating a time axis error is output to the line (15).

ヘツド増幅器(6)に接続されたリード電圧判定回路
(16)は電圧比較器から成り、スレツシホールド電圧
(しきい値)とリード電圧とを比較し、リード電圧がス
レツシホールド電圧よりも低い時にはライン(17)に電
圧軸エラー信号を出力する。ライン(15)(17)はORゲ
ート(18)を介してCPU又はホスト側装置から成る制御
装置(19)に接続されている。制御装置(19)にはCRC
チエツク回路(19a)も接続されているので、時間軸エ
ラーと電圧軸エラーとCRCチエツクによるエラーとのい
ずれが検出されても、再書き込み指示信号が発生し、記
録回路(5)は同一データ又はデータ群の再書き込みを
実行する。
The read voltage determination circuit (16) connected to the head amplifier (6) is composed of a voltage comparator, compares the threshold voltage (threshold value) with the read voltage, and the read voltage is lower than the threshold voltage. Sometimes it outputs a voltage axis error signal on line (17). The lines (15) and (17) are connected to a control device (19) composed of a CPU or a device on the host side via an OR gate (18). CRC for control device (19)
Since the check circuit (19a) is also connected, a rewrite instruction signal is generated and the recording circuit (5) outputs the same data or data even if any of the time axis error, the voltage axis error and the error due to the CRC check is detected. Rewrite the data group.

第2図は第1図の同期発振回路(9)、タイムマージン
測定回路(11)、及びタイムマージン判定回路(14)を
詳しく示す。同期信号発振回路(9)は、2n+1相のパ
ルス発生回路であり、サンプリングパルスを発生する出
力端子DSPの他に、サンプリングパルスを中心に時間差
を有して前後n個のパルスを発生する前側出力端子EP1
〜EPnと後側出力端子LP1〜LPnとを有する。タイムマー
ジン測定回路(11)は、前側と後側のタイムマージン測
定回路(20)(21)から成り、前側のタイムマージン測
定回路(20)には同期発振回路(9)の出力端子EP1〜E
Pnが接続され、後側のタイムマージン測定回路(21)に
は出力端子LP1〜LPnが接続されている。また、それぞれ
の測定回路(20)(21)には第1図に復調回路(7)の
リードデータ(RD)出力ラインとサンプリング回路
(8)とが接続されている。
FIG. 2 shows the synchronous oscillator circuit (9), the time margin measuring circuit (11), and the time margin judging circuit (14) of FIG. 1 in detail. The synchronization signal oscillator circuit (9) is a 2n + 1-phase pulse generation circuit, and has a front output that generates n pulses before and after with a time difference around the sampling pulse, in addition to the output terminal DSP that generates the sampling pulse. Terminal EP 1
To EP n and rear output terminals LP 1 to LP n . The time margin measuring circuit (11) is composed of front side and rear side time margin measuring circuits (20) and (21). The front side time margin measuring circuit (20) includes output terminals EP 1 to EP 1 of the synchronous oscillation circuit (9). E
P n is connected, and output terminals LP 1 to LP n are connected to the time margin measuring circuit (21) on the rear side. Further, the read data (RD) output line of the demodulation circuit (7) and the sampling circuit (8) are connected to the respective measurement circuits (20) and (21) as shown in FIG.

タイムマージン判定回路(14)は、2つのデイジタル比
較器(22)(23)と、2つのタイミングマージン所定値
発生回路(24)(25)と、ANDゲート(26)とから成
る。前側タイムマージン用比較器(22)の一方の入力端
子は前側タイムマージン測定回路(20)に接続され、他
方の入力端子は前側タイムマージン所定値発生回路(2
4)に接続されている。後側タイムマージン用比較器(2
3)の一方の入力端子は後側タイムマージン測定回路(2
1)に接続され、他方の入力端子は後側タイムマージン
所定値発生回路(25)に接続されている。2つのデイジ
タル比較器(22)(23)の出力端子はANDゲート(26)
に接続されている。
The time margin determination circuit (14) includes two digital comparators (22) and (23), two timing margin predetermined value generation circuits (24) and (25), and an AND gate (26). One input terminal of the front side time margin comparator (22) is connected to the front side time margin measuring circuit (20), and the other input terminal is connected to the front side time margin predetermined value generating circuit (2
4) is connected to. Rear time margin comparator (2
3) One input terminal is the rear time margin measurement circuit (2
1) and the other input terminal is connected to the rear time margin predetermined value generating circuit (25). The output terminals of the two digital comparators (22) (23) are AND gates (26)
It is connected to the.

(動作) 次に、第2図の各部の状態を示す第3図を参照してタイ
ムマージンの測定及び判定を説明する。第3図でRDで示
すNRZI形式のリードデータが発生し、同期発振回路
(9)の出力端子からDSPで示すサンプリングパルスが
発生したとすれば、これがサンプリング回路(8)に送
られ、第3図でSDで示されるサンプルデータが得られ
る。サンプリングパルスの前側と後側とのタイムマージ
ン測定回路(20)(21)は、ここに入力するリードデー
タRDを、同期発振回路(9)の出力パルスEP1〜EPn、LP
1〜LPnでサンプリングする。EPnからDSP、及びDSPからL
Pnまでの時間幅は1ビツト幅の1/2よりもいくらか長く
決定されている。第3図においてリードデータRDが低レ
ベルから高レベルに転換する時点t1よりも前にEPnが発
生しているので、EPnによるサンプリング出力は“0"で
ある。しかし、t1よりも後で発生するパルスEP3、EP2
EP1等によるサンプリング出力は“1"である。これ等の
サンプリング出力は、測定回路(20)に含まれているフ
リツプフロツプから成るメモリに書き込まれる。しかる
後、t2時点でDSPで示すサンプリングパルスが発生する
と、これによつてサンプリングされたサンプルデータSD
がサンプリング回路(8)から得られ、これが測定回路
(20)に送られる。測定回路(20)ではサンプルデータ
SDと同一値のものをタイムマージンデータとして測定す
る。即ち、第3図のt1〜t2ではリードデータ(RD)が高
レベルであるので、サンプリング出力“1"をタイムマー
ジンに関係を有するデータとして使用する。例えばEPn
…EP3、EP2、EP1によるサンプリング出力に対応させて
〔0…111〕をタイムマージンデータとして出力する。
(Operation) Next, the measurement and determination of the time margin will be described with reference to FIG. 3 showing the states of the respective parts in FIG. If NRZI format read data indicated by RD in FIG. 3 is generated and a sampling pulse indicated by DSP is generated from the output terminal of the synchronous oscillation circuit (9), this is sent to the sampling circuit (8), The sample data shown in SD in the figure is obtained. The time margin measuring circuits (20) (21) on the front side and the rear side of the sampling pulse compare the read data RD input here with the output pulses EP 1 to EP n , LP of the synchronous oscillation circuit (9).
Sampling is from 1 to LP n . EP n to DSP and DSP to L
The time width to P n is determined to be somewhat longer than 1/2 of one bit width. In FIG. 3, EP n has occurred before the time t 1 when the read data RD changes from the low level to the high level, so the sampling output by EP n is “0”. However, the pulses EP 3 , EP 2 , which occur after t 1 ,
Sampling output by EP 1, etc. is "1". These sampling outputs are written into a memory comprised of flip-flops included in the measuring circuit (20). After that, when a sampling pulse indicated by DSP occurs at time t 2 , sample data SD sampled by this occurs.
From the sampling circuit (8), which is sent to the measuring circuit (20). Sample data for measuring circuit (20)
The same value as SD is measured as time margin data. That is, since t 1 ~t 2 in the read data of FIG. 3 (RD) is high level, used as a data having a relationship sampling output "1" to the time margin. For example EP n
... EP 3, EP 2, in correspondence with the sampled output by EP 1 outputs a [0 ... 111] as a time margin data.

タイムマージンの測定はDSPで示すサンプリングパルス
の周期で実施される。従つてt2〜t3区間においてもタイ
ムマージンの測定が行われる。t2〜t3の期間にはEP1〜E
Pn、LP1〜LPnの全サンプリング出力が“1"となるので、
十分なタイムマージンを示すデータが得られる。
The time margin is measured at the sampling pulse cycle indicated by DSP. Measurements of the time margin is also performed in accordance connexion t 2 ~t 3 sections. EP 1 to E during the period from t 2 to t 3
Since all sampling outputs of P n and LP 1 to LP n are “1”,
Data showing a sufficient time margin is obtained.

t3〜t5の区間においては、t3時点のDSPの後にLP1〜LPn
が順次に発生するので、後側のタイムマージン測定回路
(21)において、LP1〜LPnによりリードデータ(RD)が
サンプリングされ、これにより得られるサンプリング出
力がフリツプフロツプから成るメモリに書き込まれる。
後側のタイムマージン測定回路(21)においては、LP1
〜LPnよりも先行のDSPによるサンプルデータ(SD)に基
づいてタイムマージンを読み取る。即ちt3時点における
DSPによるサンプルデータ(SD)である“1"に基づき、
これと同一の“1"のサンプリング出力が得られる例えば
LP1、LP2、LP3におけるサンプリング出力“1"“1"“1"
をタイムマージンMLを示すデータとして出力する。
t 3 in ~t 5 of section, LP 1 ~LP n after t 3 time points DSP
Are sequentially generated, the read data (RD) is sampled by LP 1 to LP n in the time margin measuring circuit (21) on the rear side, and the sampling output obtained thereby is written in the memory composed of flip-flops.
In the rear side time margin measurement circuit (21), LP 1
~ Read the time margin based on the sample data (SD) by DSP preceding LP n . That is, at time t 3
Based on "1" which is sample data (SD) by DSP,
The same "1" sampling output can be obtained, for example
Sampling output for LP 1 , LP 2 , LP 3 “1” “1” “1”
Is output as data indicating the time margin M L.

t3〜t5区間においては、前側タイムマージン測定回路
(20)にEPn〜EP1が入力している。従つて、これによる
リードデータ(RD)のサンプリング出力が得られる。こ
の場合は、EPnで“1"の出力が得られるが、EP3、EP2、E
P1等ではそれぞれ“0"の出力が得られる。t5におけるDS
Pによるサンプルデータ(SD)は“0"であるので、この
サンプルデータ(SD)と同じ内容“0"のサンプリング出
力を前後タイムマージンMEとして使用する。この様にDS
Pによるサンプルデータ(SD)が“0"の場合には、EP1
EPn、及びLP1〜EPnのデータの極性を反転することによ
つてタイムマージン測定データが得られる。例えばt5
おいてEPn〜EP1に対応して〔1…000〕のサンプリング
出力が得られたとしたら、これを反転した〔0…111〕
をタイムマージンMEを示すデータとして出力する。
In the period from t 3 to t 5 , EP n to EP 1 are input to the front side time margin measuring circuit (20). Therefore, the sampling output of the read data (RD) is obtained. In this case, the output of EP n is “1”, but EP 3 , EP 2 , E
An output of "0" is obtained for P 1 and so on. DS at t 5
Since the sample data (SD) by P is “0”, the sampling output of the same content “0” as this sample data (SD) is used as the front and rear time margin M E. Like this DS
If the sample data (SD) by P is “0”, EP 1 ~
EP n, and LP 1 ~EP n of Yotsute time margin measurement data to invert the polarity of the data is obtained. For example, if a sampling output of [1 ... 000] is obtained corresponding to EP n to EP 1 at t 5 , it is inverted [0 ... 111].
Is output as data indicating the time margin M E.

前側と後側のタイムマージン測定結果即ちME、MLデータ
はDSPの周期毎に判定回路(14)のデイジタル比較器(2
2)(23)に与えられる。
The front side and rear side time margin measurement results, that is, M E and M L data are the digital comparator (2) of the decision circuit (14) for each DSP cycle.
2) Given to (23).

各測定回路(20)(21)から得られたタイムマージン
ME、MLは、前側及び後側のタイムマージン所定値(基準
値)発生回路(24)(25)から送出される所定値TE、TL
(TE=TLでもよい)とデイジタル比較器(22)(23)で
比較され、ME≧TE、ML≧TLの時は各比較器(22)(23)
からタイムマージンは十分であることを示す高レベル
“1"の出力が発生する。一方、比較器(22)(23)でME
<TE、ML<TLで判定されると、エラーを示す低レベル出
力が得られる。比較器(22)(23)の出力はANDゲート
(26)に入力しているので、いずれか一方がエラーであ
つても、ANDゲート(26)の出力が低レベルとなり、時
間軸エラーを示す信号が出力される。時間軸エラーを示
す信号が発生すると、同じデータ又はデータ群を先の記
録領域の後にもう一度書き込む。再書き込みしたもの
も、上述と同様にタイムマージンのチエツクを行い、再
び時間軸エラーが検出されたら、再び再書き込みを行
う。要するに十分なタイムマージンが得られるまで、同
一のデータ又はデータ群の書き込みを続ける。
Time margin obtained from each measurement circuit (20) (21)
M E and M L are predetermined values T E and T L sent from the front side and rear side time margin predetermined value (reference value) generation circuits (24) and (25).
(T E = T L may be used) and the digital comparator (22) (23) compares, and when M E ≧ T E , M L ≧ T L , each comparator (22) (23)
Therefore, a high level “1” output is generated, which indicates that the time margin is sufficient. On the other hand, M E comparator (22) (23)
If the judgment is <T E , M L <T L , a low level output indicating an error is obtained. Since the outputs of the comparators (22) and (23) are input to the AND gate (26), the output of the AND gate (26) becomes low level even if one of them is in error, indicating a time axis error. The signal is output. When a signal indicating a time axis error is generated, the same data or data group is written again after the previous recording area. As for the rewritten data, the time margin is checked in the same manner as described above, and when the time axis error is detected again, the rewriting is performed again. In short, writing of the same data or data group is continued until a sufficient time margin is obtained.

再生モードにおいては、再書き込みが行われている場合
であつても、第1回目の書き込みに係わるデータ又はデ
ータ群を読み出す。この読み出し時には、時間軸エラー
のチエツクは行わない。第1回目の書き込みに係わるデ
ータであつても、CRCチエツク等でエラーが発生しなけ
れば有効データとして出力し、再書き込みに係わるデー
タの読み出しは行わない。しかし、再生時に瞬時速度変
動が生じ、タイムマージンの少ない第1回目の書き込み
に係わるデータを正確に読み取ることができない場合
は、CRCチエツクでエラーが検出されるので、再書き込
みに係わるデータを読み取る。正常に再書き込みされた
データは十分なタイムマージンを有しているので、読み
取り不可能になる確率は少ない。
In the reproduction mode, the data or data group related to the first writing is read even when the rewriting is performed. At the time of this reading, the time axis error check is not performed. Even for the data related to the first writing, if an error does not occur due to the CRC check or the like, it is output as valid data and the data related to rewriting is not read. However, if the data relating to the first writing with a small time margin cannot be accurately read due to the instantaneous speed fluctuation during reproduction, an error is detected in the CRC check, so the data relating to rewriting is read. Since the data normally rewritten has a sufficient time margin, the probability of becoming unreadable is low.

〔変形例〕[Modification]

本発明は上述の実施例に限定されるものでなく、例えば
次の変形例が可能なものである。
The present invention is not limited to the above-mentioned embodiments, and the following modifications are possible, for example.

(1)PE(Phase Encoding)方式でデータを記録再生す
る場合、又はその他の種々の方式で記録再生する場合に
も適用可能である。
(1) It is also applicable to the case of recording / reproducing data by the PE (Phase Encoding) system, or the case of recording / reproducing by various other systems.

(2)実施例では再書き込みを行う場合に、元の書き込
みをそのまま残しているが、元の書き込みを消去し、こ
こに再書き込みをしてもよい。また再書き込みをした時
には、元の書き込みにエラーを示す信号を付加してもよ
い。
(2) In the embodiment, when rewriting is performed, the original writing is left as it is, but the original writing may be erased and rewriting may be performed here. When rewriting, a signal indicating an error may be added to the original writing.

〔発明の効果〕〔The invention's effect〕

本発明によれば、読み取りデータを示すパルスとサンプ
リングパルスとの時間間隔の測定に基いて後の再生時に
おいてエラーの発生する可能性を判断し、可能性のある
時にはデータの再書き込みを行うので、データパルス又
はクロックパルスの幅を変更するという従来の複雑な制
御を伴なわずに、容易に高精度な書き込みを実行するこ
とができる。
According to the present invention, the possibility of an error occurring during the subsequent reproduction is determined based on the measurement of the time interval between the pulse indicating the read data and the sampling pulse, and the data is rewritten when there is a possibility. , Highly accurate writing can be easily performed without the conventional complicated control of changing the width of the data pulse or the clock pulse.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の実施例に係わる磁気テープ装置の一部
を示すブロツク図、 第2図は第1図の一部を詳しく示すブロツク図、 第3図は第2図の各部の状態を示す電圧波形図、 第4図はサンプリングパルスとデータとの関係を示す波
形図である。 (2)…記録ヘツド、(3)…再生ヘツド、(8)…デ
ータサンプリング回路、(9)…同期発振回路、(11)
…タイムマージン測定回路、(14)タイムマージン判定
回路。
FIG. 1 is a block diagram showing a part of a magnetic tape device according to an embodiment of the present invention, FIG. 2 is a block diagram showing a part of FIG. 1 in detail, and FIG. 3 is a state of each part of FIG. FIG. 4 is a voltage waveform diagram shown, and FIG. 4 is a waveform diagram showing the relationship between sampling pulses and data. (2) ... Recording head, (3) ... Reproduction head, (8) ... Data sampling circuit, (9) ... Synchronous oscillation circuit, (11)
… Time margin measuring circuit, (14) Time margin judging circuit.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】記録媒体にデータを書き込むステップと、 前記データを読み取るステップと、 前記読み取るステップで得られた読み取りデータをサン
プリングするためのサンプリングパルスと前記読み取り
データを示すパルスの前縁との時間間隔から成る前側時
間余裕を測定すると共に、前記サンプリングパルスと前
記読み取りデータを示すパルスの後縁との時間間隔から
成る後側時間余裕を測定するステップと、 前記前側時間余裕及び前記後側時間余裕と再生モードに
おいて生じる可能性のある時間軸変動幅を示す単一又は
前側及び後側のための2つの所定値とをそれぞれ比較
し、前記前側時間余裕及び前記後側時間余裕が前記所定
値以上か未満かを判定するステップと、 前記前側時間余裕又は前記後側時間余裕が前記所定値未
満であると判定された時に、このデータをエラーとみな
して前記記録媒体に再書き込みするステップと から成るデータ記録方法。
1. A step of writing data to a recording medium, a step of reading the data, a sampling pulse for sampling the read data obtained in the reading step, and a time of a leading edge of a pulse indicating the read data. Measuring a front side time margin consisting of an interval, and measuring a rear side time margin consisting of a time interval between the sampling pulse and the trailing edge of the pulse indicating the read data, and the front side time margin and the rear side time margin. And a single or two predetermined values for the front side and the rear side, each of which indicates a time axis fluctuation range that may occur in the playback mode, are compared, and the front side time margin and the rear side time margin are equal to or more than the predetermined value. And a step of determining whether the front side time margin or the rear side time margin is less than the predetermined value. When judged, this data is regarded as an error and rewritten to the recording medium, and a data recording method.
JP61180641A 1986-07-31 1986-07-31 Data recording method Expired - Fee Related JPH0738268B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61180641A JPH0738268B2 (en) 1986-07-31 1986-07-31 Data recording method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61180641A JPH0738268B2 (en) 1986-07-31 1986-07-31 Data recording method

Publications (2)

Publication Number Publication Date
JPS6337869A JPS6337869A (en) 1988-02-18
JPH0738268B2 true JPH0738268B2 (en) 1995-04-26

Family

ID=16086744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61180641A Expired - Fee Related JPH0738268B2 (en) 1986-07-31 1986-07-31 Data recording method

Country Status (1)

Country Link
JP (1) JPH0738268B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10132412B2 (en) 2016-08-05 2018-11-20 Exxonmobil Upstream Research Company Device and method for controlling rotating equipment seal without buffer support equipment

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5370415A (en) * 1976-12-03 1978-06-22 Nec Corp Synchronizing circuit for magnetic memory
JPS59116937A (en) * 1983-11-18 1984-07-06 Hitachi Ltd Recording and reproducing device of optical data

Also Published As

Publication number Publication date
JPS6337869A (en) 1988-02-18

Similar Documents

Publication Publication Date Title
US4606016A (en) Write protection and data detection using differential detector
JPH02183471A (en) Signal recording and reproducing system
US4672483A (en) Information recording and reading apparatus having recording error checking circuit
KR0138119B1 (en) Apparatus for reproducing a digital signal
US3562726A (en) Dual track encoder and decoder
JPH0738268B2 (en) Data recording method
JPH0775107B2 (en) Signal reproducing circuit of magnetic recording device
JPH0522281B2 (en)
JP2560047Y2 (en) Abnormal block discrimination mechanism of magnetic tape recording and reproducing device
JP2774278B2 (en) Sector mark detection device for optical disk device
JP3688997B2 (en) Digital phase-locked loop circuit
JP2540881B2 (en) Magnetic recording device
JP3428358B2 (en) Time code signal reader
JP3276700B2 (en) Disc data recording method and disc data recording / reproducing method
KR940001053Y1 (en) Frame number detecting circuit for data backup device
JP2799706B2 (en) Phase comparison circuit
JPS5849924B2 (en) The best way to do it
JPS601675A (en) Error detecting circuit
JPS60224180A (en) Read/write circuit of magnetic disk device
JPH0481833B2 (en)
JPH03116581A (en) Asymmetry correcting device
JPS63293774A (en) Signal processor
JPH02179985A (en) Time code signal delay processing circuit
JPH04172664A (en) Digital signal processor
JPS62188062A (en) System and device for detecting data start position mark

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees