JPH07321796A - Virtual path shaping device - Google Patents

Virtual path shaping device

Info

Publication number
JPH07321796A
JPH07321796A JP10701294A JP10701294A JPH07321796A JP H07321796 A JPH07321796 A JP H07321796A JP 10701294 A JP10701294 A JP 10701294A JP 10701294 A JP10701294 A JP 10701294A JP H07321796 A JPH07321796 A JP H07321796A
Authority
JP
Japan
Prior art keywords
cell
class
buffer
service
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10701294A
Other languages
Japanese (ja)
Inventor
Hiroaki Sato
裕昭 佐藤
Naoaki Yamanaka
直明 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP10701294A priority Critical patent/JPH07321796A/en
Publication of JPH07321796A publication Critical patent/JPH07321796A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To utilize effectively network resource and to reduce the transfer cost by recovering a cell interval for each virtual path VP and transferring the cell of a VC not tight for the requirement against delay to an idle zone of VPs with high quality accommodating a virtual channel VC tight in the quality requirement against delay. CONSTITUTION:A VC identifier I identification section 21 reads a VCI in the header of a cell, references a table 22 and sends the cell of class A to a class A buffer 31 and sends a class B cell to a class B buffer 32 and counters 44, 45 are incremented by 1. When the measured value of a VP output timer 43 measuring a cell output interval on the VP reaches a minimum cell interval of the VP stored in the memory 42, the content of the class A counter 44 is checked and when the content is not zero, a head cell is outputted from the class A buffer 31 and the content of the class A counter 44 is decremented by 1. When the count of the class A counter 44 is zero, the similar processing to the class A is implemented for the class B.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はATM(Asynchronous Tr
ansfer Mode:非同期転送モード)転送方式に利用する。
本発明はバーチャルパス(以下VPという)におけるセ
ル転送遅延ゆらぎを吸収するためのトラヒック制御装置
に利用する。本発明は通信網資源の有効利用技術に関す
る。
The present invention relates to an ATM (Asynchronous Trunk).
ansfer Mode: Used for transfer method.
INDUSTRIAL APPLICABILITY The present invention is used in a traffic control device for absorbing cell transfer delay fluctuations in a virtual path (hereinafter referred to as VP). The present invention relates to a technique for effectively using communication network resources.

【0002】[0002]

【従来の技術】ATM転送方式では、セルと呼ばれる固
定長のパケットを転送する。ATM網において、バーチ
ャルチャネル(以下VCという)は、VPに多重化され
るが、ATM転送方式における多重化は非同期で行うた
め、多重化装置やスイッチその他を経由すると、バッフ
ァ内での待ち時間の相違によりセル転送遅延ゆらぎが発
生する。このセル転送遅延ゆらぎが発生すると、セル間
隔が小さくなることがあるためVP上でバーストトラヒ
ックとなる。この場合、VPのセル損失条件を保証する
ためには、VCの帯域の総和よりも大きい帯域を割り当
てなければならず、通信網資源の使用効率が低下する。
この問題を解決するために、VP上のセル間隔を再生し
て一定にするバーチャルパスシェーピング装置(以下V
Pシェーピング装置という)が提案されている。この従
来のVPシェーピング装置の構成の概要を図9を参照し
て説明する。図9は従来例装置の要部構成図である。
2. Description of the Related Art In the ATM transfer system, fixed length packets called cells are transferred. In an ATM network, virtual channels (hereinafter referred to as VCs) are multiplexed into VPs. However, since multiplexing in the ATM transfer system is performed asynchronously, waiting time in the buffer is increased when passing through a multiplexer or a switch. Due to the difference, cell transfer delay fluctuation occurs. When this cell transfer delay fluctuation occurs, the cell interval may become small, which results in burst traffic on the VP. In this case, in order to guarantee the cell loss condition of the VP, it is necessary to allocate a band larger than the total sum of the bands of the VCs, and the use efficiency of the communication network resources is reduced.
In order to solve this problem, a virtual path shaping device (hereinafter referred to as V
P shaping device) has been proposed. An outline of the configuration of this conventional VP shaping device will be described with reference to FIG. FIG. 9 is a configuration diagram of a main part of a conventional device.

【0003】図9ではセルを#1、#2、#3で表し、
セルは図の左から右へ進行しているものとする。図9に
おいて、VPシェーピング装置1および1′は、セルを
蓄積するバッファ20および20′と、このバッファ2
0および20′からのセル出力タイミングを制御するセ
ル出力制御部3および3′を備えている。VP多重化装
置6および6′は、到来するVCを多重化してVPとし
てVPシェーピング装置1および1′に入力する。この
VPシェーピング装置1および1′は、低遅延を保証す
るサービス(サービス品質A)のVCを扱うVPシェー
ピング装置1と、遅延を許容するサービス(サービス品
質B)のVCを扱うVPシェーピング装置1′とがそれ
ぞれ設けられており、それぞれのVPシェーピング装置
1および1′によりシェーピングされる。
In FIG. 9, cells are represented by # 1, # 2 and # 3,
It is assumed that the cell progresses from left to right in the figure. In FIG. 9, the VP shaping devices 1 and 1'include buffers 20 and 20 'for accumulating cells and this buffer 2
Cell output control units 3 and 3'for controlling the cell output timing from 0 and 20 'are provided. The VP multiplexers 6 and 6'multiplex incoming VCs and input them as VPs to the VP shaping devices 1 and 1 '. The VP shaping devices 1 and 1 ′ handle a VC of a service (service quality A) that guarantees a low delay, and a VP shaping device 1 ′ that handles a VC of a service (service quality B) that allows a delay. And are respectively provided and shaped by the respective VP shaping devices 1 and 1 '.

【0004】それぞれのサービスごとのVP多重化装置
6または6′により多重化されたセルは、#1、#2、
#3の順序で、VPシェーピング装置1または1′に到
着し、バッファ20または20′に格納される。ここ
で、サービス品質AのサービスをクラスAサービスと呼
び、サービス品質BのサービスをクラスBサービスと呼
ぶことにする。セル出力制御部3または3′はあらかじ
め定められた一定間隔でバッファ20または20′から
セルを読み出すことにより、セルをVP上で一定間隔に
なるように制御する。
The cells multiplexed by the VP multiplexer 6 or 6'for each service are # 1, # 2,
In the order of # 3, they arrive at the VP shaping device 1 or 1'and are stored in the buffer 20 or 20 '. Here, a service of service quality A is called a class A service, and a service of service quality B is called a class B service. The cell output control unit 3 or 3'reads cells from the buffer 20 or 20 'at a predetermined constant interval to control the cells so that they are at constant intervals on the VP.

【0005】[0005]

【発明が解決しようとする課題】従来のVPシェーピン
グ装置では、VPをサービス品質毎に分けているため、
サービス品質の異なるVCのセルは別々のVPに多重化
される。したがって、従来のVPシェーピング装置で
は、同一品質のVC数が少ない場合には、統計多重効果
が小さく、セルの最大待ち時間を保証するためには、セ
ルの平均到着速度よりも大きな速度でVPシェーピング
装置内のバッファからセルを出力しなければならない。
従来のVPシェーピング装置において、VC速度を64
kbpsとし、VPシェーピング装置内のセル待ち時間
が1ms以下となるようにセルを出力した場合のVPの
帯域使用率の上限値の計算結果を図10に示す。図10
は遅延条件を満足する帯域使用率の上限値を示す図であ
る。横軸にVC数をとり、縦軸にVPの最大帯域使用率
をとる。図10に示す使用率を越えてセルを転送する
と、VPシェーピング装置内での遅延は1msを越えて
しまう。例えば、前述のトラヒック条件では、VC数が
100本以下の場合には、VPの帯域使用率を0.9以
上にすることはできないし、さらに20本以下の場合に
は、VPの帯域使用率を半分以下にしなければならな
い。このように、VCの本数が少ないほど、平均的に使
用する帯域に比べて、VPの割当て帯域の比率が大きく
なり、網資源を有効に利用できないという問題がある。
In the conventional VP shaping device, the VP is divided for each service quality.
Cells of VCs having different qualities of service are multiplexed into different VPs. Therefore, in the conventional VP shaping apparatus, the statistical multiplexing effect is small when the number of VCs of the same quality is small, and in order to guarantee the maximum waiting time of the cell, the VP shaping is performed at a speed higher than the average arrival speed of the cell. The cell must be output from the buffer in the device.
In the conventional VP shaping device, the VC speed is set to 64.
FIG. 10 shows the calculation result of the upper limit value of the band use rate of the VP when the cell is output so that the cell waiting time in the VP shaping device is 1 ms or less with kbps. Figure 10
FIG. 4 is a diagram showing an upper limit value of a band usage rate that satisfies a delay condition. The horizontal axis represents the number of VCs, and the vertical axis represents the maximum band usage rate of VPs. If cells are transferred beyond the usage rate shown in FIG. 10, the delay in the VP shaping device exceeds 1 ms. For example, under the traffic conditions described above, if the number of VCs is 100 or less, the VP bandwidth usage cannot be 0.9 or more, and if it is 20 or less, the VP bandwidth usage is Must be less than half. As described above, the smaller the number of VCs is, the larger the ratio of the VP allocated bandwidth is to the average used bandwidth, and there is a problem that the network resources cannot be effectively used.

【0006】本発明は、このような背景に行われたもの
であり、VPごとのセル間隔を再生するとともに、遅延
に対する品質要求の厳しいVCを収容する高品質のVP
の空き帯域に、遅延に対する要求の寛容なVCのセルを
転送し、網資源を有効に利用することができるVPシェ
ーピング装置を提供することを目的とする。
The present invention has been made against such a background, and reproduces a cell interval for each VP and accommodates a VC with a severe quality requirement for delay.
It is an object of the present invention to provide a VP shaping device that can transfer cells of VCs that are tolerant of delays to the vacant band and effectively use network resources.

【0007】[0007]

【課題を解決するための手段】本発明は、VPシェーピ
ング装置において、VCI値を読み取る手段と、VCご
とにクラスAサービスのVCかクラスBサービスのVC
かを登録する手段と、クラスAサービスのVC用のバッ
ファとクラスBサービスのVC用のバッファを設けるこ
とにより、クラスAサービスのVCのセルとクラスBサ
ービスのVCのセルを別々の出力待ち行列に整列させ、
クラスAサービスのVCとクラスBサービスのVCとを
同一VPに多重化することを特徴とする。
According to the present invention, in a VP shaping device, a means for reading a VCI value and a VC for class A service or a VC for class B service for each VC are provided.
By providing a means for registering a class A service, a buffer for a VC of class A service and a buffer for a VC of class B service, a cell of a VC of class A service and a cell of a VC of class B service are output queues separately. Aligned to
It is characterized in that a VC for class A service and a VC for class B service are multiplexed in the same VP.

【0008】すなわち、本発明は、低遅延を保証するサ
ービス、すなわちクラスAサービスのVCと、遅延を許
容するサービス、すなわちクラスBサービスのVCとが
存在するATM転送方式に用いられ、到着するセルの出
力を制御してVPのセル間隔を再生するVPシェーピン
グ装置である。
That is, the present invention is used in an ATM transfer system in which there is a service that guarantees a low delay, that is, a VC of class A service and a service that allows a delay, that is, a VC of class B service, and a cell that arrives and arrives. Is a VP shaping device that controls the output of the VP and reproduces the cell interval of the VP.

【0009】ここで、本発明の特徴とするところは、前
記クラスAサービスのバーチャルチャネルのセルを蓄積
する第一のバッファと、前記クラスBサービスのバーチ
ャルチャネルのセルを蓄積する第二のバッファと、到着
するセルのVCI(Virtual channel Identifier:VC識別
子) を識別して当該サービスごとのバッファに振り分け
る手段と、前記第一および第二のバッファに蓄積されて
いるセル数を計測する手段と、VP上のセル出力間隔を
計測する手段と、前記バッファに蓄積されているセル数
を計測する手段および前記VP上のセル出力間隔を計測
する手段の計測結果に基づき、前記クラスAサービスの
VCのセルを前記クラスBサービスのVCのセルに優先
してVP上に出力してVP上のセル間隔が一定になるよ
うに制御する出力制御手段とを備えるところにある。
Here, a feature of the present invention is that a first buffer that stores cells of the virtual channel of the class A service and a second buffer that stores cells of the virtual channel of the class B service. , Means for identifying the VCI (Virtual channel Identifier: VC identifier) of the arriving cell and distributing it to the buffer for each service, means for measuring the number of cells accumulated in the first and second buffers, and VP Based on the measurement results of the means for measuring the cell output interval above, the means for measuring the number of cells accumulated in the buffer, and the means for measuring the cell output interval on the VP, the VC cell of the class A service And an output control means for controlling the cell of the class B service to output on the VP in preference to the cell of the VC of the class B service so that the cell interval on the VP becomes constant. In the place provided.

【0010】前記出力制御手段は、前記第一のバッファ
にセルが蓄積されたときこのバッファからセルを出力さ
せ、このバッファにセルの蓄積がないとき前記第二のバ
ッファに蓄積されたセルを出力させる制御手段を含むこ
とが望ましい。
The output control means outputs a cell from this buffer when a cell is stored in the first buffer, and outputs a cell stored in the second buffer when no cell is stored in this buffer. It is desirable to include control means for controlling.

【0011】以上の構成により、本発明では、VPシェ
ーピング装置において、優先的にクラスAサービスのセ
ルを出力し、その切れ間にクラスBサービスのセルを出
力するように制御されるので、同一VP上にクラスAサ
ービスのセルとクラスBサービスのセルとを多重化する
ことができる。
With the above-described configuration, in the present invention, the VP shaping device is controlled so that the cell of class A service is preferentially output and the cell of class B service is output between the cells, so that on the same VP. It is possible to multiplex cells of class A service and cells of class B service.

【0012】前記第二のバッファのセル蓄積数が閾値を
越えたときこのバッファの先頭からあらかじめ定められ
た数のセルを廃棄する手段を含むことが望ましい。
It is desirable to include means for discarding a predetermined number of cells from the head of this buffer when the number of cells accumulated in the second buffer exceeds a threshold value.

【0013】前記第二のバッファの先頭セルの待ち時間
を計測する手段が設けられ、この待ち時間が閾値を越え
たときこの先頭セルを廃棄する手段を含むことが望まし
い。これにより、クラスBサービスのセルがバッファか
ら溢れることを防ぐことができる。
Means for measuring the waiting time of the leading cell of the second buffer is preferably provided, and means for discarding the leading cell when the waiting time exceeds a threshold value is preferably included. This makes it possible to prevent cells of class B service from overflowing the buffer.

【0014】前記第一のバッファおよび前記第二のバッ
ファは共通のメモリであり、前記低遅延を保証するサー
ビスのセルを蓄積するアドレスと前記遅延を許容するサ
ービスのセルを蓄積するアドレスとが異なる構成とする
こともできる。これによりバッファメモリ量を低減する
ことができる。
The first buffer and the second buffer are common memories, and the address for accumulating the cell of the service that guarantees the low delay is different from the address for accumulating the cell of the service that allows the delay. It can also be configured. As a result, the amount of buffer memory can be reduced.

【0015】[0015]

【作用】クラスAサービスと、クラスBサービスとを区
別し、サービス品質毎にセルを別々の出力待ち行列に整
列させ、二種類のサービスのVCのバッファに蓄積され
ているセル数を計測するカウンタを設け、遅延およびセ
ル損失条件を定めたVCのセルがバッファに蓄積されて
いればこれを優先的に出力し、遅延およびセル損失条件
を定めたVCのセルがバッファに蓄積されていなけれ
ば、遅延を許容するVCのセルを出力する。
A counter for distinguishing between class A service and class B service, arranging cells in different output queues for each quality of service, and measuring the number of cells accumulated in the buffers of VCs of two types of services. If a cell of VC with a delay and cell loss condition is stored in the buffer, it is preferentially output, and if a cell of VC with a delay and cell loss condition is not stored in the buffer, The VC cell that allows the delay is output.

【0016】また、遅延を許容するVCのセルの蓄積数
がある値以上になったら、先頭からある数だけセルを廃
棄することはバッファの溢れを防ぐ上で有効である。
When the number of VC cells that allow delays exceeds a certain value, discarding a certain number of cells from the beginning is effective in preventing buffer overflow.

【0017】あるいは、遅延を許容するサービスのセル
を蓄積するバッファの先頭セルがあらかじめ定められた
時間以上出力されないときこのセルを廃棄することは、
バッファの溢れを防ぐ上で有効である。
Alternatively, discarding this cell when the head cell of the buffer accumulating the cell of the service which allows the delay is not output for a predetermined time or more,
This is effective in preventing buffer overflow.

【0018】すなわち本発明は、低遅延を要求するVC
のセルを転送するVPの空き帯域を用いて、遅延を許容
するVCのセルを転送することにより、VPの帯域使用
率を大きくし網資源を有効に利用することができる。こ
のように低遅延を要求するセルを優先的に出力すること
により、低遅延を要求するサービスの遅延条件を守るこ
とができる。さらに、遅延を許容するサービスのセルの
バッファにおける待ち数または待ち時間を制限すること
によりバッファの溢れを防ぐことができる。
That is, the present invention provides a VC requiring low delay.
By using the free band of the VP for transferring the cells of (1) to transfer the cells of the VC that allows the delay, it is possible to increase the band usage rate of the VP and effectively use the network resources. Thus, by preferentially outputting the cells requesting the low delay, the delay condition of the service requesting the low delay can be kept. Furthermore, buffer overflow can be prevented by limiting the number of waits or the waiting time in the buffer of the cell of the service that allows the delay.

【0019】[0019]

【実施例】本発明第一実施例の構成を図1を参照して説
明する。図1は本発明第一実施例装置のブロック構成図
である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The configuration of the first embodiment of the present invention will be described with reference to FIG. FIG. 1 is a block diagram of a first embodiment device of the present invention.

【0020】本発明は、クラスAサービスのVCと、ク
ラスBサービスのVCとが存在するATM転送方式に用
いられ、到着するセルの出力を制御してVPのセル間隔
を再生するVPシェーピング装置1である。
The present invention is used in an ATM transfer system in which a VC for class A service and a VC for class B service exist, and controls the output of arriving cells to reproduce the cell interval of VP. Is.

【0021】ここで、本発明の特徴とするところは、ク
ラスAサービスのVCのセルを蓄積するクラスA用バッ
ファ31と、クラスBサービスのVCのセルを蓄積する
クラスB用バッファ32と、到着するセルのVCIを識
別して当該サービスごとのバッファに振り分ける手段と
してのVC分離部2と、クラスA用バッファ31および
クラスB用バッファ32に蓄積されているセル数を計測
する手段としてのクラスA用カウンタ44およびクラス
B用カウンタ45と、VP上のセル出力間隔を計測する
手段としてのVP出力タイマ43と、クラスA用カウン
タ44およびクラスB用カウンタ45およびVP出力タ
イマ43の計測結果に基づき、クラスAサービスのVC
のセルをクラスBサービスのVCのセルに優先してVP
上に出力してVP上のセル間隔が一定になるように制御
する出力制御手段としての制御部41とを備えるところ
にある。
Here, a feature of the present invention is that a class A buffer 31 for accumulating VC cells of class A service, a class B buffer 32 for accumulating VC cells of class B service, and arrival. The VCI of the cell to be identified and assigned to the buffer for each service, and the VC separation unit 2 and the class A as a means for measuring the number of cells accumulated in the class A buffer 31 and the class B buffer 32. Counter 44 and class B counter 45, a VP output timer 43 as a means for measuring the cell output interval on the VP, and a measurement result of the class A counter 44, class B counter 45 and VP output timer 43 , Class A service VC
Cell of VP with priority to the cell of VC of class B service
It is provided with a control section 41 as an output control means for outputting the above and controlling so that the cell interval on the VP becomes constant.

【0022】制御部41は、クラスA用バッファ31に
セルが蓄積されたときこのバッファからセルを出力さ
せ、このバッファにセルの蓄積がないときクラスB用バ
ッファに蓄積されたセルを出力させる制御手段を含んで
いる。
The control unit 41 controls the output of cells from the buffer for class A when the cells are stored in the buffer 31 for class A, and the output of cells stored in the buffer for class B when there is no storage of cells in this buffer. Including means.

【0023】また、クラスB用バッファのセル蓄積数が
閾値を越えたときこのバッファの先頭からあらかじめ定
められた数のセルを廃棄する手段を制御部41に含んで
いる。
Further, the control unit 41 includes means for discarding a predetermined number of cells from the head of this buffer when the number of accumulated cells in the class B buffer exceeds a threshold value.

【0024】VC分離部2はVCIの値を読み取るVC
I識別部21と、各VCのサービスクラスを登録してお
くテーブル22により構成されている。VP出力制御部
4は、前述した制御部41、VP出力タイマ43、クラ
スA用カウンタ44、クラスB用カウンタ45の他に、
VP設定時にVPの最小セル間隔を記憶するメモリ42
を含んでいる。図中の実線はセルの経路を示し破線は制
御信号線を表す。
The VC separation unit 2 reads the value of VCI VC
It is composed of an I identification unit 21 and a table 22 for registering the service class of each VC. The VP output control unit 4 includes, in addition to the control unit 41, the VP output timer 43, the class A counter 44, and the class B counter 45 described above,
Memory 42 for storing the minimum cell interval of VP when setting VP
Is included. The solid lines in the figure show the cell paths, and the broken lines show the control signal lines.

【0025】次に、本発明第一実施例の動作を図2およ
び図3を参照して説明する。図2は本発明第一実施例の
VC分離部2の動作を示すフローチャートである。図3
は本発明第一実施例のVP出力制御部4の動作を示すフ
ローチャートである。まず、セルがVPシェーピング装
置1に到着した場合のVC分離部2の動作を図2を参照
して説明する。VCI識別部21でセルのヘッダにある
VCI値を読み取り(S1)、テーブル22を参照し
(S2)、クラスAサービス(以下、クラスAと略す)
のセルであれば(S3)、クラスA用バッファ31に送
り(S4)、クラスA用カウンタ44に“1”を加算す
る(S5)。クラスBサービス(以下、クラスBと略
す)のセルであれば(S3)、クラスB用バッファ32
に送り(S6)、クラスB用カウンタ45に“1”を加
算する(S7)。
Next, the operation of the first embodiment of the present invention will be described with reference to FIGS. FIG. 2 is a flowchart showing the operation of the VC separation unit 2 according to the first embodiment of the present invention. Figure 3
3 is a flowchart showing the operation of the VP output control unit 4 of the first embodiment of the present invention. First, the operation of the VC separation unit 2 when a cell arrives at the VP shaping device 1 will be described with reference to FIG. The VCI identification unit 21 reads the VCI value in the cell header (S1), refers to the table 22 (S2), and class A service (hereinafter abbreviated as class A).
If the cell is a cell (S3), it is sent to the class A buffer 31 (S4), and "1" is added to the class A counter 44 (S5). If the cell is a class B service (hereinafter abbreviated as class B) (S3), the class B buffer 32
(S6), and the class B counter 45 is incremented by "1" (S7).

【0026】VP出力制御部4では、あらかじめ割当て
たVPの帯域をもとにVPの最小セル間隔をメモリ42
にあらかじめ記憶しておき、VP出力タイマ43がVP
シェーピング装置1より直前に出力されたセルとの間隔
を計測している。
In the VP output control unit 4, the minimum cell interval of the VP is stored in the memory 42 on the basis of the band of the VP which is assigned in advance.
Stored in advance, and the VP output timer 43
The distance from the cell output immediately before from the shaping device 1 is measured.

【0027】続いて、VP出力制御部4の動作を図3を
参照して説明する。VP出力タイマ43の計測値がメモ
リ42に記憶されたVPの最小セル間隔以上になったら
(S11)、クラスA用カウンタ44の値を調べ、その
値が“0”でなければ(S12)、クラスA用バッファ
31から先頭セルを出力し(S13)、クラスA用カウ
ンタ44から“1”を減算する(S14)。次にクラス
B用カウンタ45の値があらかじめ定められたメモリ4
2に記憶された最大値以上であれば(S15)、クラス
B用バッファ32の先頭から、メモリ42に記憶された
あらかじめ定められたセル数だけ廃棄する(S21)。
クラスB用カウンタから廃棄した数を減算する(S2
2)。その後、VP出力タイマ43をリセットし再スタ
ートさせる(S16)。クラスA用カウンタ44の値が
“0”であれば(S12)、クラスB用カウンタ45の
値を調べ、その値が“0”でなければクラスB用バッフ
ァ32から先頭セルを出力し(S18)、クラスB用カ
ウンタ45の値から“1”を減算し(S19)、VP出
力タイマ43をリセットし再スタートさせる(S1
6)。このとき、クラスB用カウンタ45に送出すべき
セルがなければ空セルを出力する(S20)。
Next, the operation of the VP output control section 4 will be described with reference to FIG. When the measured value of the VP output timer 43 becomes equal to or larger than the minimum cell interval of the VP stored in the memory 42 (S11), the value of the class A counter 44 is checked, and if the value is not "0" (S12), The head cell is output from the class A buffer 31 (S13), and "1" is subtracted from the class A counter 44 (S14). Next, the value of the class B counter 45 is set in advance in the memory 4
If it is equal to or larger than the maximum value stored in 2 (S15), the predetermined number of cells stored in the memory 42 is discarded from the head of the class B buffer 32 (S21).
The discarded number is subtracted from the class B counter (S2
2). After that, the VP output timer 43 is reset and restarted (S16). If the value of the class A counter 44 is "0" (S12), the value of the class B counter 45 is checked, and if the value is not "0", the head cell is output from the class B buffer 32 (S18). ), "1" is subtracted from the value of the class B counter 45 (S19), and the VP output timer 43 is reset and restarted (S1).
6). At this time, if there is no cell to be sent to the class B counter 45, an empty cell is output (S20).

【0028】次に、本発明第二実施例を図4を参照して
説明する。図4は本発明第二実施例装置のブロック構成
図である。本発明第二実施例は本発明第一実施例のVP
出力制御部4に、クラスB用バッファ32の先頭セルの
待ち時間を計測するクラスB用タイマ46を追加した構
成である。
Next, a second embodiment of the present invention will be described with reference to FIG. FIG. 4 is a block diagram of the apparatus of the second embodiment of the present invention. The second embodiment of the present invention is the VP of the first embodiment of the present invention.
This is a configuration in which a class B timer 46 for measuring the waiting time of the first cell of the class B buffer 32 is added to the output control unit 4.

【0029】次に、本発明第二実施例の動作を図5およ
び図6を参照して説明する。図5は本発明第二実施例の
VC分離部2の動作を示すフローチャートである。図6
は本発明第二実施例のVP出力制御部4の動作を示すフ
ローチャートである。まず、セルがVPシェーピング装
置1に到着した場合のVC分離部2の動作を図5を参照
して説明する。VCI識別部21によりセルのヘッダに
あるVCI値を読み取り(S31)、テーブル22を参
照し(S32)、そのセルがクラスAのセルであれば
(S33)、クラスA用バッファ31に送り(S3
4)、クラスA用カウンタ44に“1”を加算する(S
35)。そのセルがクラスBのセルであれば(S3
3)、クラスB用バッファ32に送り(S36)、クラ
スB用カウンタ45に“1”を加算し(S37)、クラ
スB用カウンタ45の値が“1”になった時点で(S3
8)、クラスB用タイマ46をスタートする(S3
9)。その後は、クラスB用タイマ46は、クラスB用
バッファ32からセルが出力されるたびにリセットされ
るのでクラスB用タイマ46の値は、常にクラスB用バ
ッファ32の先頭セルの待ち時間を表している。VP出
力制御部4では、あらかじめ割当てたVPの帯域をもと
にVPの最小セル間隔をメモリ42にあらかじめ記憶し
ておき、VP出力タイマ43がVPシェーピング装置1
より直前に出力されたセルとの間隔を計測している。
Next, the operation of the second embodiment of the present invention will be described with reference to FIGS. FIG. 5 is a flowchart showing the operation of the VC separation unit 2 according to the second embodiment of the present invention. Figure 6
Is a flowchart showing the operation of the VP output control unit 4 of the second embodiment of the present invention. First, the operation of the VC separation unit 2 when a cell arrives at the VP shaping device 1 will be described with reference to FIG. The VCI identification unit 21 reads the VCI value in the header of the cell (S31), refers to the table 22 (S32), and if the cell is a class A cell (S33), sends it to the class A buffer 31 (S3).
4), "1" is added to the class A counter 44 (S)
35). If the cell is a class B cell (S3
3) The data is sent to the class B buffer 32 (S36), "1" is added to the class B counter 45 (S37), and when the value of the class B counter 45 becomes "1" (S3).
8) Start the class B timer 46 (S3)
9). After that, since the class B timer 46 is reset every time a cell is output from the class B buffer 32, the value of the class B timer 46 always represents the waiting time of the first cell of the class B buffer 32. ing. In the VP output control unit 4, the minimum cell interval of the VP is stored in advance in the memory 42 based on the band of the VP allocated in advance, and the VP output timer 43 causes the VP shaping timer 1 to operate.
The distance from the cell output immediately before is measured.

【0030】続いて、VP出力制御部4の動作を図6を
参照して説明する。VP出力タイマ43の値がメモリ4
2に記憶されたVPの最小セル間隔以上になったら(S
41)、クラスB用タイマ46の値と、メモリ42にあ
らかじめ記憶された最大待ち時間とを比較し(S4
2)、クラスB用タイマ46の値の方が大きければクラ
スB用バッファ32の先頭を廃棄し、クラスB用カウン
タ45から“1”を減算する(S44)。クラスB用タ
イマ46の値が、最大待ち時間以下であれば(S4
2)、クラスA用カウンタ44の値を調べ(S45)、
その値が“0”でなければクラスA用バッファ31から
先頭セルを出力し(S46)、クラスA用カウンタ44
から“1”を減算し(S47)、VP出力タイマ43を
リセットして再スタートする(S48)。クラスA用カ
ウンタ44の値が“0”ならば(S45)、クラスB用
カウンタ45の値を調べ(S49)、その値が“0”な
らば空セルを出力する(S55)。クラスB用カウンタ
45の値が“0”でなければ、クラスB用バッファ32
から先頭セルを出力し(S50)、クラスB用カウンタ
45の値から“1”を減算する(S51)。このとき、
クラスB用カウンタ45の値が“0”でなければ、クラ
スB用タイマ46をリセットし再スタートさせる(S5
3)。クラスB用カウンタ45が“0”であれば(S5
2)、クラスB用タイマ46をリセットしストップさせ
る(S54)。続いて、VP出力タイマ43をリセット
し再スタートさせる(S48)。
Next, the operation of the VP output control section 4 will be described with reference to FIG. The value of the VP output timer 43 is the memory 4
When it becomes more than the minimum cell interval of VP stored in 2 (S
41), the value of the class B timer 46 is compared with the maximum waiting time stored in advance in the memory 42 (S4
2) If the value of the class B timer 46 is larger, the head of the class B buffer 32 is discarded and "1" is subtracted from the class B counter 45 (S44). If the value of the class B timer 46 is less than or equal to the maximum waiting time (S4
2), check the value of the class A counter 44 (S45),
If the value is not "0", the head cell is output from the class A buffer 31 (S46), and the class A counter 44 is output.
Is subtracted from "1" (S47), the VP output timer 43 is reset and restarted (S48). If the value of the class A counter 44 is "0" (S45), the value of the class B counter 45 is checked (S49). If the value is "0", an empty cell is output (S55). If the value of the class B counter 45 is not “0”, the class B buffer 32
The first cell is output from (S50), and "1" is subtracted from the value of the class B counter 45 (S51). At this time,
If the value of the class B counter 45 is not "0", the class B timer 46 is reset and restarted (S5).
3). If the class B counter 45 is "0" (S5
2) The class B timer 46 is reset and stopped (S54). Then, the VP output timer 43 is reset and restarted (S48).

【0031】本発明第一および第二実施例において、ク
ラスA用バッファ31およびクラスB用バッファ32を
共通化し、セルの蓄積されているアドレスをクラスAま
たはBにより区別して蓄積し、出力するときはセルのア
ドレスを選択してクラスAまたはBのセルを選択して出
力するように構成することもできる。これにより、VP
シェーピング装置1のメモリ量の削減を行うことができ
る。
In the first and second embodiments of the present invention, when the class A buffer 31 and the class B buffer 32 are made common, and the addresses where the cells are accumulated are distinguished by class A or B and accumulated and output. Can also be configured to select a cell address and select and output a class A or B cell. As a result, VP
The memory amount of the shaping device 1 can be reduced.

【0032】次に、本発明第一および第二実施例装置に
よるクラスBのVCの最大収容数をシミュレーションに
より求めた結果を図7に示す。図7はクラスBの最大収
容数を示す図であり、横軸にクラスAのVCのVPに対
する平均負荷をとり、縦軸にクラスBのVCの最大収容
数をとる。シミュレーションのパラメータを〔表1〕に
示す。
Next, FIG. 7 shows a result obtained by simulating the maximum number of class B VCs that can be accommodated by the first and second embodiments of the present invention. FIG. 7 is a diagram showing the maximum accommodation number of the class B. The horizontal axis represents the average load of the VC of the class A with respect to the VP, and the vertical axis represents the maximum accommodation number of the VC of the class B. The simulation parameters are shown in [Table 1].

【0033】[0033]

【表1】 クラスAのVCとしては、音声を想定し、64kbps
のCBR(固定速度サービス)とする。クラスBのVC
としては、データを想定し、ピーク速度1.5Mbp
s、ピーク比0.1、バースト100セルのVBR(可
変速度サービス)とする。遅延条件は、クラスAは即時
性を要求されることから500μs以下とし、クラスB
は即時性を要求されないことから10ms以下とした。
VPの速度は52Mbpsとする。
[Table 1] As a class A VC, assuming a voice, 64 kbps
CBR (fixed speed service). Class B VC
Assuming data, the peak speed is 1.5 Mbp
s, peak ratio 0.1, burst 100 cells VBR (variable rate service). The delay condition is 500 μs or less because class A requires immediacy, and class B
Since the immediacy is not required, it was set to 10 ms or less.
The speed of the VP is 52 Mbps.

【0034】図7に示すように、クラスAのVCの平均
負荷が0.9と高負荷であっても、VPにさらにクラス
BのVCを10本収容することが可能である。また、ク
ラスAのVCの平均負荷が小さくなると、それに伴いク
ラスBのVCの最大収容数が直線的に増加し、クラスA
のVCの平均負荷が0.5以下の場合には、VPにさら
に100本以上のクラスBのVCを収容することが可能
となる。
As shown in FIG. 7, even if the average load of the class A VC is as high as 0.9, it is possible to accommodate 10 more class B VCs in the VP. Further, when the average load of the class A VCs decreases, the maximum number of class B VCs that can be accommodated increases linearly.
When the average load of the VCs is 0.5 or less, it becomes possible to accommodate 100 or more class B VCs in the VP.

【0035】次に、本発明第一および第二実施例装置に
よるVPの最大帯域使用率を従来例装置によるVPの最
大帯域使用率で除算した帯域ゲインを図8に示す。図8
は本発明第一および第二実施例装置による帯域ゲインを
示す図である。横軸にクラスAのVCのVPに対する平
均負荷をとり、縦軸に帯域ゲインをとる。クラスAのV
CのVPに対する平均負荷の小さい所で帯域ゲインが大
きくなっており、本発明の装置は、クラスAのVCのV
Pに対する平均負荷が大きい領域でも有効であるが、特
にクラスAのVCのVPに対する平均負荷の小さい所で
有効性が大きい。
Next, FIG. 8 shows band gains obtained by dividing the maximum band usage rate of the VP by the first and second embodiments of the present invention by the maximum band usage rate of the VP by the conventional example apparatus. Figure 8
FIG. 3 is a diagram showing band gains according to the first and second embodiments of the present invention. The horizontal axis represents the average load of the class A VC with respect to the VP, and the vertical axis represents the band gain. Class A V
The band gain increases at a place where the average load on the C VP is small, and the device of the present invention is
It is effective even in a region where the average load on P is large, but is particularly effective at a place where the average load on the VP of the class A VC is small.

【0036】[0036]

【発明の効果】以上説明したように、本発明によれば、
VPごとのセル間隔を再生するとともに、遅延に対する
品質要求の厳しいVCを収容する高品質のVPの空き帯
域に、遅延に対する要求の寛容なVCのセルを転送し、
網資源を有効に利用することができるVPシェーピング
装置を実現することができる。これにより、従来例装置
では余分に割当てた帯域を利用して、低品質のVCを転
送するサービスを設けることにより、網資源を有効に活
用することができるため、セル転送コストの削減がはか
れる。
As described above, according to the present invention,
The cell interval of each VP is regenerated, and the cells of VCs that are forgiving of delay are transferred to the free band of the high-quality VP that accommodates VCs that have severe quality requirements for delay,
It is possible to realize a VP shaping device that can effectively use network resources. As a result, the conventional device can effectively utilize network resources by providing a service for transferring a VC of low quality by utilizing the extra allocated band, and thus the cell transfer cost can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明第一実施例装置のブロック構成図。FIG. 1 is a block configuration diagram of an apparatus according to a first embodiment of the present invention.

【図2】本発明第一実施例のVC分離部の動作を示すフ
ローチャート。
FIG. 2 is a flowchart showing the operation of the VC separation unit according to the first embodiment of the present invention.

【図3】本発明第一実施例のVP出力制御部の動作を示
すフローチャート。
FIG. 3 is a flowchart showing the operation of the VP output control unit according to the first embodiment of the present invention.

【図4】本発明第二実施例装置のブロック構成図。FIG. 4 is a block configuration diagram of a second embodiment device of the present invention.

【図5】本発明第二実施例のVC分離部の動作を示すフ
ローチャート。
FIG. 5 is a flowchart showing the operation of the VC separation unit according to the second embodiment of the present invention.

【図6】本発明第二実施例のVP出力制御部の動作を示
すフローチャート。
FIG. 6 is a flowchart showing the operation of the VP output control unit according to the second embodiment of the present invention.

【図7】クラスBの最大収容数を示す図。FIG. 7 is a diagram showing the maximum accommodation number of class B.

【図8】本発明第一および第二実施例装置による帯域ゲ
インを示す図。
FIG. 8 is a diagram showing band gains according to the first and second embodiments of the present invention.

【図9】従来例装置の要部構成図。FIG. 9 is a configuration diagram of a main part of a conventional device.

【図10】遅延条件を満足する帯域使用率の上限値を示
す図。
FIG. 10 is a diagram showing an upper limit value of a band usage rate that satisfies a delay condition.

【符号の説明】[Explanation of symbols]

1、1′ VPシェーピング装置 2 VC分離部 3、3′ セル出力制御部 4 VP出力制御部 6、6′ VP多重化装置 20、20′ バッファ 21 VCI識別部 22 テーブル 31 クラスA用バッファ 32 クラスB用バッファ 41 制御部 42 メモリ 43 VP出力タイマ 44 クラスA用カウンタ 45 クラスB用カウンタ 46 クラスB用タイマ 1, 1'VP shaping device 2 VC separation unit 3, 3'cell output control unit 4 VP output control unit 6, 6'VP multiplexing device 20, 20 'buffer 21 VCI identification unit 22 table 31 class A buffer 32 class B buffer 41 Control unit 42 Memory 43 VP output timer 44 Class A counter 45 Class B counter 46 Class B timer

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 低遅延を保証するサービスのバーチャル
チャネルと、遅延を許容するサービスのバーチャルチャ
ネルとが存在するATM転送方式に用いられ、到着する
セルの出力を制御してバーチャルパスのセル間隔を再生
するバーチャルパスシェーピング装置において、 前記低遅延を保証するサービスのバーチャルチャネルの
セルを蓄積する第一のバッファと、 前記遅延を許容するサービスのバーチャルチャネルのセ
ルを蓄積する第二のバッファと、 到着するセルのバーチャルチャネル識別子を識別して当
該サービスごとのバッファに振り分ける手段と、 前記第一および第二のバッファに蓄積されているセル数
を計測する手段と、 バーチャルパス上のセル出力間隔を計測する手段と、 前記バッファに蓄積されているセル数を計測する手段お
よび前記バーチャルパス上のセル出力間隔を計測する手
段の計測結果に基づき、前記低遅延を保証するサービス
のバーチャルチャネルのセルを前記遅延を許容するサー
ビスのバーチャルチャネルのセルに優先してバーチャル
パス上に出力してバーチャルパス上のセル間隔が一定に
なるように制御する出力制御手段とを備えたことを特徴
とするバーチャルパスシェーピング装置。
1. An ATM transfer method in which a virtual channel of a service that guarantees a low delay and a virtual channel of a service that allows a delay exist and are used to control the output of arriving cells to control the cell intervals of virtual paths. In a virtual path shaping device for reproducing, a first buffer that stores cells of a virtual channel of the service that guarantees the low delay, a second buffer that stores cells of a virtual channel of the service that allows the delay, and Means for identifying the virtual channel identifier of the cell to be allocated to the buffer for each service, means for measuring the number of cells accumulated in the first and second buffers, and measuring the cell output interval on the virtual path Means for measuring the number of cells accumulated in the buffer And the cell of the virtual channel of the service that guarantees the low delay is prioritized over the cell of the virtual channel of the service that allows the delay on the virtual path based on the measurement result of the means for measuring the cell output interval on the virtual path. And an output control unit for controlling so that the cell interval on the virtual path becomes constant, and a virtual path shaping device.
【請求項2】 前記出力制御手段は、前記第一のバッフ
ァにセルが蓄積されたときこのバッファからセルを出力
させ、このバッファにセルの蓄積がないとき前記第二の
バッファに蓄積されたセルを出力させる制御手段を含む
請求項1記載のバーチャルパスシェーピング装置。
2. The output control means causes a cell to be output from this buffer when the cell is stored in the first buffer, and the cell stored in the second buffer when there is no cell stored in this buffer. The virtual path shaping device according to claim 1, further comprising control means for outputting
【請求項3】 前記第二のバッファのセル蓄積数が閾値
を越えたときこのバッファの先頭からあらかじめ定めら
れた数のセルを廃棄する手段を含む請求項1または2記
載のバーチャルパスシェーピング装置。
3. The virtual path shaping device according to claim 1, further comprising means for discarding a predetermined number of cells from the head of this buffer when the number of cells accumulated in said second buffer exceeds a threshold value.
【請求項4】 前記第二のバッファの先頭セルの待ち時
間を計測する手段が設けられ、この待ち時間が閾値を越
えたときこの先頭セルを廃棄する手段を含む請求項1ま
たは2記載のバーチャルパスシェーピング装置。
4. The virtual according to claim 1, further comprising means for measuring a waiting time of a leading cell of the second buffer, and including means for discarding the leading cell when the waiting time exceeds a threshold value. Path shaping device.
【請求項5】 前記第一のバッファおよび前記第二のバ
ッファは共通のメモリであり、前記低遅延を保証するサ
ービスのセルを蓄積するアドレスと前記遅延を許容する
サービスのセルを蓄積するアドレスとが異なる請求項1
ないし4のいずれかに記載のバーチャルパスシェーピン
グ装置。
5. The first buffer and the second buffer are a common memory, and have an address for accumulating a cell for a service that guarantees the low delay and an address for accumulating a cell for a service that allows the delay. Claim 1 which is different
5. The virtual path shaping device according to any one of 4 to 4.
JP10701294A 1994-05-20 1994-05-20 Virtual path shaping device Pending JPH07321796A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10701294A JPH07321796A (en) 1994-05-20 1994-05-20 Virtual path shaping device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10701294A JPH07321796A (en) 1994-05-20 1994-05-20 Virtual path shaping device

Publications (1)

Publication Number Publication Date
JPH07321796A true JPH07321796A (en) 1995-12-08

Family

ID=14448269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10701294A Pending JPH07321796A (en) 1994-05-20 1994-05-20 Virtual path shaping device

Country Status (1)

Country Link
JP (1) JPH07321796A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998019423A1 (en) * 1996-10-30 1998-05-07 Mitsubishi Denki Kabushiki Kaisha Device and method for controlling atm traffic
US7050451B2 (en) 1998-05-19 2006-05-23 Nec Corporation Multi-service-class definition type ATM switch
JP2008235988A (en) * 2007-03-16 2008-10-02 Fujitsu Ltd Frame transfer device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998019423A1 (en) * 1996-10-30 1998-05-07 Mitsubishi Denki Kabushiki Kaisha Device and method for controlling atm traffic
US6345039B1 (en) 1996-10-30 2002-02-05 Mitsubishi Denki Kabushiki Kaisha Device and method for controlling ATM traffic
US7050451B2 (en) 1998-05-19 2006-05-23 Nec Corporation Multi-service-class definition type ATM switch
US7212539B2 (en) 1998-05-19 2007-05-01 Nec Corporation Multi-service-class definition type ATM switch
JP2008235988A (en) * 2007-03-16 2008-10-02 Fujitsu Ltd Frame transfer device

Similar Documents

Publication Publication Date Title
JP3545110B2 (en) Communication service quality control method
US5150358A (en) Serving constant bit rate traffic in a broadband data switch
JP3211833B2 (en) ATM switch
JP3354689B2 (en) ATM exchange, exchange and switching path setting method thereof
EP0678996B1 (en) Apparatus and method of processing bandwidth requirements in an ATM switch
EP0673138B1 (en) Connection admission control method for ATM network
US6091708A (en) Traffic shaper with multiply queued virtual paths
US5050162A (en) Congestion free packet network
EP0961522B1 (en) Novel method and apparatus for traffic shaping in a broadband fiber-based access system
US5390184A (en) Flexible scheduling mechanism for ATM switches
US6704321B1 (en) Traffic shaper
US6212162B1 (en) Arrangement and method relating to packet flow control
JPH10242999A (en) Traffic forming device
JPH10200550A (en) Cell scheduling method and its device
JPH02202250A (en) Bandwidth assignment to integrated voice and data network and deldy control skim
JPH10200549A (en) Cell scheduling device
US6192049B1 (en) Jitterless and lossless switching fabric with network routing
JP2002543740A (en) Method and apparatus for managing traffic in an ATM network
US6556567B1 (en) Method and system for multiplexing packets
JPH07321796A (en) Virtual path shaping device
JP3227133B2 (en) ATM switch
KR100221324B1 (en) Apparatus and method of dynamic priority queueing discipline using the per-session frame defined by the synchronus counter operation in atm networks
JP3080344B2 (en) Virtual path shaping device
JP3039840B2 (en) Virtual channel multiplexer
JP3069224B2 (en) Traffic shaping device