JPH07307868A - Print picture element control circuit - Google Patents

Print picture element control circuit

Info

Publication number
JPH07307868A
JPH07307868A JP6097298A JP9729894A JPH07307868A JP H07307868 A JPH07307868 A JP H07307868A JP 6097298 A JP6097298 A JP 6097298A JP 9729894 A JP9729894 A JP 9729894A JP H07307868 A JPH07307868 A JP H07307868A
Authority
JP
Japan
Prior art keywords
pixel
signal
picture element
data
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6097298A
Other languages
Japanese (ja)
Inventor
Haruhisa Ueda
晴久 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6097298A priority Critical patent/JPH07307868A/en
Publication of JPH07307868A publication Critical patent/JPH07307868A/en
Pending legal-status Critical Current

Links

Landscapes

  • Laser Beam Printer (AREA)
  • Facsimile Image Signal Circuits (AREA)

Abstract

PURPOSE:To obtain a print picture element control circuit in which the reproducibility of a black level in a white background is enhanced. CONSTITUTION:Image data 100 are stored by a line memory 1 for N-lines (N is an odd number being 3 or over). A picture element data reference circuit 2 provides the output of a noted picture element signal 103 based on noted picture element data in a median of NXM sets of picture element data formed by M digits (M is an odd number being 3 or over) to be stored and a peripheral picture element signal 102 based on picture element data of plural picture elements adjacent to the noted picture element. A picture element shape conversion circuit 3 outputs a laser drive signal 107 based on the noted picture element signal 103 and the peripheral picture element signal 102. The laser drive signal 107 is changed by the white/black level or the contrast of data of the noted picture element and the peripheral picture elements. The drive time of a laser beam is extended when the content of the change indicates for example that the peripheral picture elements are all at white level and the noted picture element has a black level.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、印字画素制御回路に関
し、特に、レーザプリンタに使用される印字画素制御回
路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a print pixel control circuit, and more particularly to a print pixel control circuit used in a laser printer.

【0002】[0002]

【従来の技術】従来、印字画素制御回路は一般に、レー
ザプリンタ装置内またはコンピュータ装置内で用いら
れ、これらの装置によって展開された画素データに従っ
て、画像を形成する回路である。この画像形成は、電子
写真式画像形成であり、レーザスキャニングユニット内
のレーザを駆動する電流をスイッチング制御して行う。
本回路から出力されるレーザ駆動電流の制御によりレー
ザがスイッチングされ、スイッチングされたレーザは、
回転鏡等で走査されて感光体を露光する。その後の処理
である現像・転写・定着等の電子写真式画像形成プロセ
スを経て、印刷用紙上に画像が印刷される。
2. Description of the Related Art Conventionally, a print pixel control circuit is generally used in a laser printer device or a computer device, and is a circuit for forming an image in accordance with pixel data developed by these devices. This image formation is electrophotographic image formation, and is performed by switching control of the current for driving the laser in the laser scanning unit.
The laser is switched by controlling the laser drive current output from this circuit, and the switched laser is
The photoreceptor is exposed by being scanned by a rotating mirror or the like. An image is printed on the printing paper through an electrophotographic image forming process such as development, transfer, and fixing, which is a subsequent process.

【0003】このレーザプリンタにおいて展開される画
像形成の際の各画素は、原理的には図6に示す様に正方
形のものとして扱われる。しかし、実際のレーザビーム
の断面は円形であり、更に走査しながらスイッチングさ
れるため、レーザプリンタにおいて形成される画素の形
状は略楕円形となる。画素の理論的な形状と現実的な形
状との相違が、印字品質の低下を生じさせる原因とな
る。
In principle, each pixel for image formation developed in this laser printer is treated as a square as shown in FIG. However, since the cross section of the actual laser beam is circular and switching is performed while scanning, the shape of the pixel formed in the laser printer is substantially elliptical. The difference between the theoretical shape and the realistic shape of the pixel causes deterioration of print quality.

【0004】この原因による印字品質の低下を補償し改
善する従来技術例として、特開平4−165761号が
ある。この発明では、一画素を複数ドットで構成する際
に、注目画素の周囲画素の状況から注目画素に適用する
ドットパターンを選択する方法が開示されている。ま
た、他の特開平4−17282号においては、注目画素
に隣接する複数の画素データに基づいて、注目画素の1
画素内における実印字ドットのサイズおよび印字位置を
決める方法が開示されている。両者共に、周囲画素の状
況から注目画素の形状・サイズまたは印字位置をその画
素内で変えることにより、擬似中間調画像の黒色化を防
止し、階調表現性に優れた印字を実現することを目的と
している。
Japanese Patent Laid-Open No. 4-165761 discloses an example of the prior art for compensating and improving the deterioration of the print quality due to this cause. This invention discloses a method of selecting a dot pattern to be applied to a pixel of interest from the situation of pixels surrounding the pixel of interest when one pixel is composed of a plurality of dots. Further, in another Japanese Patent Laid-Open No. 4-17282, based on a plurality of pixel data adjacent to a target pixel, one
A method for determining the size and print position of an actual print dot within a pixel is disclosed. In both cases, by changing the shape and size of the pixel of interest or the printing position within that pixel depending on the surrounding pixels, it is possible to prevent blackening of the pseudo-halftone image and realize printing with excellent gradation expression. Has an aim.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上述し
た従来技術例では、周囲画素の状態に基づき注目画素の
形状、サイズおよび印字位置を制御しているが、この制
御はあくまでも該当画素内のみでの制御である。このた
め、最大限に黒画素の印字ドットサイズを大きくしたり
ドット濃度を濃くしたりした状態でも、該当画素の範囲
内での処置に留まるため、得られる結果には限界があ
る。例えば、白地の背景の中に黒画素が孤立して存在す
る場合には、再現性良く現像されず、細かな網点画像を
再現性良く印刷することは難しい。よって、電子写真式
画像形成プロセスの特性を補償して、細かな網点画像を
含む画像の印字品質を向上できないと言う問題を伴う。
However, in the above-mentioned prior art example, the shape, size and print position of the target pixel are controlled based on the state of the surrounding pixels, but this control is performed only within the corresponding pixel. Control. For this reason, even if the print dot size of the black pixel is maximized or the dot density is maximized, only the treatment within the range of the relevant pixel is required, and the obtained result is limited. For example, when black pixels are isolated and exist in a white background, development is not performed with good reproducibility, and it is difficult to print fine halftone dot images with good reproducibility. Therefore, there is a problem in that the characteristics of the electrophotographic image forming process cannot be compensated and the print quality of an image including a fine halftone image cannot be improved.

【0006】上記の問題点による電子写真式画像形成プ
ロセスの特徴として、白地の背景の中に、黒画素が孤立
して存在する場合には、その画素が再現性良く現像され
ないことがある。これは、電子写真式画像形成プロセス
の特性に起因する問題であり、白い背景の中の黒画素
は、本来あるべき画素寸法より極端に小さくなったり消
滅したりし、細かな網点画像の再現性の劣ることによ
る。この特性を補償するために、単に画像全体の黒画素
が大きくなる様に設定すると、逆に、黒色背景の中の白
色の再現性が悪くなり、コントラストが低下し白抜き画
像または階調再現性の劣化が新たな問題として生じる。
As a feature of the electrophotographic image forming process due to the above problems, when black pixels are isolated in a white background, the pixels may not be developed with good reproducibility. This is a problem caused by the characteristics of the electrophotographic image forming process. Black pixels in a white background become extremely smaller or disappear than the original pixel size, and a fine halftone dot image is reproduced. Due to poor sex. To compensate for this characteristic, if the black pixels of the entire image are set to be simply large, on the contrary, the reproducibility of white in the black background deteriorates, the contrast decreases, and the white image or gradation reproducibility decreases. Is a new problem.

【0007】本発明は、白地の中の黒の再現性を高め得
る印字画素制御回路を提供することを目的とする。
It is an object of the present invention to provide a print pixel control circuit which can enhance the reproducibility of black in a white background.

【0008】[0008]

【課題を解決するための手段】かかる目的を達成するた
め、本発明の印字画素制御回路は、Nライン(但し、N
は3以上の奇数)の画素データを記憶するライン記憶手
段と、このライン記憶手段で記憶したM桁(但し、Mは
3以上の奇数)で構成されるN×M個の画素データを入
力し、入力したN×M個の内の所定の1個の注目画素デ
ータに基づいた注目画素信号と、注目画素に隣接する複
数個の画素の画素データに基づいた周辺画素信号とを出
力する画素データ参照手段と、注目画素信号と周辺画素
信号とを入力しレーザ光の駆動信号を形成する画素形状
変換手段とを有し、レーザ光の駆動信号を、注目画素と
周辺画素の各々のデータの構成内容に基づいて変化させ
ることを特徴としている。
In order to achieve such an object, the print pixel control circuit of the present invention uses an N line (however, N
Is a line storage means for storing pixel data of an odd number of 3 or more) and N × M pixel data composed of M digits (where M is an odd number of 3 or more) stored by the line storage means. Pixel data for outputting a target pixel signal based on a predetermined one target pixel data out of N × M input and a peripheral pixel signal based on pixel data of a plurality of pixels adjacent to the target pixel It has a reference means and a pixel shape conversion means for inputting a pixel signal of interest and a peripheral pixel signal to form a drive signal of a laser beam, and the drive signal of the laser beam is composed of respective data of the pixel of interest and the peripheral pixel. The feature is that it changes based on the content.

【0009】上記変化させるデータの構成内容は、各々
の画素の画像形成における白黒または濃淡の度合であ
り、また駆動信号の変化は、レーザ光の駆動時間あるい
はレーザ光の駆動電流の大きさとすると良い。
The contents of the data to be changed are the degree of black and white or light and shade in the image formation of each pixel, and the change of the drive signal is preferably the drive time of the laser light or the magnitude of the drive current of the laser light. .

【0010】[0010]

【作用】したがって、本発明の印字画素制御回路によれ
ば、Nラインの画素データを記憶し、記憶したM桁で構
成されるN×M個の画素データから、N×M個の中の所
定の1画素の注目画素データに基づいた注目画素信号
と、所定の1画素に隣接する複数の画素の画素データに
基づいた周辺画素信号とし、各々のデータの構成内容に
基づいてレーザ光の駆動信号を変化させる。よって、注
目画素の濃淡と、周辺画素の濃淡との相違により駆動信
号を変化させ、得られる画像の濃淡を強調化させること
が可能となる。
Therefore, according to the print pixel control circuit of the present invention, the pixel data of N lines is stored, and from the stored N × M pixel data composed of M digits, a predetermined number out of N × M is stored. The target pixel signal based on the target pixel data of 1 pixel and the peripheral pixel signal based on the pixel data of a plurality of pixels adjacent to the predetermined 1 pixel, and the drive signal of the laser light based on the configuration content of each data. Change. Therefore, it is possible to change the drive signal according to the difference between the lightness and darkness of the target pixel and the lightness and darkness of the peripheral pixels, and to emphasize the lightness and darkness of the obtained image.

【0011】[0011]

【実施例】次に添付図面を参照して本発明による印字画
素制御回路の実施例を詳細に説明する。図1〜図6を参
照すると本発明の印字画素制御回路の実施例が示されて
いる。
Embodiments of the print pixel control circuit according to the present invention will now be described in detail with reference to the accompanying drawings. 1 to 6, there is shown an embodiment of the print pixel control circuit of the present invention.

【0012】図1は第1の実施例を示すブロック図であ
る。印字画素制御回路は、図1に示す様にNラインメモ
リ1、画素データ参照回路2と画素形状変換回路3より
構成されている。また、画素形状変換回路3は、黒ドッ
ト延長回路4とレーザ駆動回路5で構成されている。
FIG. 1 is a block diagram showing a first embodiment. The print pixel control circuit is composed of an N line memory 1, a pixel data reference circuit 2 and a pixel shape conversion circuit 3 as shown in FIG. The pixel shape conversion circuit 3 is composed of a black dot extension circuit 4 and a laser drive circuit 5.

【0013】Nラインメモリ1は、FIFOメモリで構
成されたNライン分の画素データを蓄積するメモリであ
る。このライン数Nは、3以上の奇数であり各ラインの
相当する列が並んで出力される。図6はNラインメモリ
1から出力される画素列601の状態を、N=3の場合
について示した図である。X、Y、Zの各ラインについ
て、K列が並んで転送される。
The N-line memory 1 is a memory configured by a FIFO memory for accumulating pixel data for N lines. The number N of lines is an odd number of 3 or more, and the corresponding columns of each line are output side by side. FIG. 6 is a diagram showing the state of the pixel column 601 output from the N-line memory 1 when N = 3. For each of the X, Y and Z lines, the K columns are transferred side by side.

【0014】画素データ参照回路2は、注目画素を中心
としたM桁における、N×M個の画像データ100をラ
ッチする様に構成された回路であり、注目画素の周囲の
画素を演算し、周囲画素が規定の条件に合致する時、周
辺画素信号となる黒ドット延長信号102を出力する。
ここでMは3以上の奇数である。図3は、N=3、M=
3の場合における画素データ参照回路2の実施例を示す
回路図である。図3に示す画素データ参照回路2は、6
個のラッチ10a〜10fにより6画素(3ライン×2=
6画素)をラッチし、現在時点での入力画像データの3
画素(3ライン×1画素)を合わせ、合計9画素を同時
に参照出来る回路構成としている。この9画素は1個の
注目画素と、注目画素周辺の8画素で構成される周辺画
素に分別され、8画素の画素データが画素演算回路11
に入力される。
The pixel data reference circuit 2 is a circuit configured to latch N.times.M image data 100 in M digits centering on the target pixel, and calculates pixels around the target pixel, When the surrounding pixels meet the specified condition, the black dot extension signal 102 which is a peripheral pixel signal is output.
Here, M is an odd number of 3 or more. In FIG. 3, N = 3 and M =
6 is a circuit diagram showing an example of a pixel data reference circuit 2 in the case of 3. FIG. The pixel data reference circuit 2 shown in FIG.
6 pixels (3 lines × 2 =) by the individual latches 10a to 10f
6 pixels) and 3 of the input image data at the current time
The circuit configuration is such that a total of 9 pixels can be simultaneously referred by combining pixels (3 lines × 1 pixel). The 9 pixels are classified into one target pixel and peripheral pixels composed of eight pixels around the target pixel, and pixel data of the eight pixels is calculated by the pixel calculation circuit 11
Entered in.

【0015】画素演算回路11では、画素を演算するこ
とにより、規定条件に合致する画素の組み合わせが選択
される。条件に合致する組合わせの時は、画素演算回路
11の出力信号である画素切替信号101がONにな
る。黒ドット延長回路4への出力信号とするためには、
更に1段のラッチ10gを通し、一画素の時間分だけ延
長させ、黒ドット延長信号102として出力される。図
3の画素データ参照回路2の実施例では、画素演算回路
11は、注目画素データ(図6のYk)を除くその周囲
の8画素のデータを入力信号とするNORゲートで構成
されている。
The pixel calculation circuit 11 calculates a pixel to select a pixel combination that meets the specified conditions. When the combinations satisfy the conditions, the pixel switching signal 101, which is the output signal of the pixel arithmetic circuit 11, is turned on. In order to use it as an output signal to the black dot extension circuit 4,
Further, it is extended by the time of one pixel through the latch 10g of one stage and is output as the black dot extension signal 102. In the embodiment of the pixel data reference circuit 2 shown in FIG. 3, the pixel calculation circuit 11 is composed of a NOR gate which receives as input signals the data of the eight pixels around the pixel except the pixel data of interest (Yk in FIG. 6).

【0016】図6に示す、破線で囲まれた領域の画素列
601において、Ykを注目画素とした周囲の画素Xk-
1、Xk、Xk+1、Yk-1、Yk+1、Zk-1、Zk、Zk+1の、
8画素を参照画素としている。上記の規定条件とは、こ
れらの参照画素が全て白(0)の場合であり、この条件
においてのみ画素切替信号101が1となり、注目画素
に処理を加えるための信号となる。また注目画素Yk
は、画素データ参照回路2から注目画素信号103とし
て出力される。
In the pixel row 601 in the area surrounded by the broken line shown in FIG. 6, the surrounding pixels Xk- with Yk as the target pixel.
1, Xk, Xk + 1, Yk-1, Yk + 1, Zk-1, Zk, Zk + 1,
Eight pixels are used as reference pixels. The above-mentioned prescribed condition is a case where all of these reference pixels are white (0), and the pixel switching signal 101 becomes 1 only under this condition, which is a signal for processing the pixel of interest. Also, the target pixel Yk
Is output as the pixel-of-interest signal 103 from the pixel data reference circuit 2.

【0017】図3の画素データ参照回路2の実施例で
は、N=3、M=3の場合として6個のラッチ10a〜
10fを使用する場合を示している。このラッチ10a〜
10fの数を増せば参照画素の画素数(N×M−1)を
増すことができ、広い白背景の中の黒画素を選択的に処
理することが可能となる。また、図3の例では画素演算
回路11の例として8入力NORゲートを用いる例を示
している。図3において、詳細の図示は省略している
が、インバータゲート、ANDゲートまたはORゲート
を組合わせて、任意の周囲画素の組合わせの条件を設定
することも可能である。
In the embodiment of the pixel data reference circuit 2 shown in FIG. 3, six latches 10a to 10a are provided for N = 3 and M = 3.
The case where 10f is used is shown. This latch 10a ~
If the number of 10f is increased, the number of reference pixels (N × M−1) can be increased, and black pixels in a wide white background can be selectively processed. Further, in the example of FIG. 3, an example in which an 8-input NOR gate is used as the pixel arithmetic circuit 11 is shown. Although detailed illustration is omitted in FIG. 3, it is possible to set conditions for combination of arbitrary surrounding pixels by combining inverter gates, AND gates or OR gates.

【0018】図4は黒ドット延長回路4の実施例を示す
回路図である。実施例の黒ドット延長回路4は、カウン
タ21、延長ドット生成回路22、ANDゲート24お
よびORゲート25で構成される。カウンタ21は、1
画素の印字時間の1/8を周期とするクロックカウンタ
である。1/8ドットクロック104をカウントアップ
したカウンタ21のカウント出力信号は、延長ドット生
成回路22に入力される。延長ドット生成回路22は、
カウンタ21からの出力されるカウント出力信号を基に
1/8画素のピッチで、最大1/2画素に相当する時間
幅までのパルス信号を生成し、生成したパルス信号を延
長ドットパルス信号111として出力する。図4の実施
例の場合には、延長ドットパルス信号111のパルス幅
は1/8画素に相当する時間幅のピッチで可変延長が可
能である。
FIG. 4 is a circuit diagram showing an embodiment of the black dot extension circuit 4. The black dot extension circuit 4 of the embodiment includes a counter 21, an extension dot generation circuit 22, an AND gate 24 and an OR gate 25. Counter 21 is 1
It is a clock counter having a period of 1/8 of the pixel printing time. The count output signal of the counter 21 obtained by counting up the 1/8 dot clock 104 is input to the extension dot generation circuit 22. The extended dot generation circuit 22
Based on the count output signal output from the counter 21, a pulse signal having a pitch of 1/8 pixel and a time width corresponding to a maximum of 1/2 pixel is generated, and the generated pulse signal is used as an extension dot pulse signal 111. Output. In the case of the embodiment of FIG. 4, the pulse width of the extended dot pulse signal 111 can be variably extended at a pitch of a time width corresponding to 1/8 pixel.

【0019】ANDゲート24では、黒ドット延長信号
102によって、上記の延長ドットパルス信号111が
ゲートされる。即ち、注目画素が規定条件となった場
合、その次の画素の印字タイミングで黒ドット延長信号
102がON(1)となり、延長ドット生成回路22か
らの延長ドットパルス信号111とがORゲート25に
送られる。ORゲート25では、注目画素信号103と
ANDゲート24から延長ドットパルス信号111が送
られた場合には、その分延長した形の信号がレーザ駆動
回路入力信号106として出力される。
In the AND gate 24, the above-mentioned extended dot pulse signal 111 is gated by the black dot extension signal 102. That is, when the pixel of interest meets the specified condition, the black dot extension signal 102 is turned ON (1) at the print timing of the next pixel, and the extension dot pulse signal 111 from the extension dot generation circuit 22 is supplied to the OR gate 25. Sent. In the OR gate 25, when the pixel signal 103 of interest and the extended dot pulse signal 111 are sent from the AND gate 24, a signal extended by that amount is output as the laser drive circuit input signal 106.

【0020】上記のレーザ駆動回路入力信号106はレ
ーザ駆動回路5へ入力され、レーザ駆動信号107が生
成される。このレーザ駆動信号107により駆動される
レーザ光は、通常画素の時間幅より延長ドットパルス信
号111の時間幅分長い時間、点灯される。従ってこの
注目画素は、通常画素より広い範囲が露光される。この
広い範囲の露光により、注目画素が白地の背景の中にあ
っても通常の画素より現像され易い状態となり、黒画素
の再現性が向上する。
The above laser drive circuit input signal 106 is input to the laser drive circuit 5, and a laser drive signal 107 is generated. The laser light driven by the laser drive signal 107 is lit for a time longer than the time width of the normal pixel by the time width of the extended dot pulse signal 111. Therefore, the target pixel is exposed in a wider range than the normal pixel. Due to this wide range of exposure, even if the pixel of interest is in a white background, it becomes easier to develop than normal pixels, and the reproducibility of black pixels is improved.

【0021】次に本発明の第2の実施例として図2を参
照して説明する。図2は第2の実施例を示すブロック図
である。第2の実施例の印字画素制御回路は、Nライン
メモリ1、画素データ参照回路2および駆動レベル可変
式レーザ駆動回路6により構成される。本実施例の第1
の実施例との相違点は、第1の実施例の画素形状変換回
路3が第2の実施例では駆動レベル可変式レーザ駆動回
路6により構成されている点にある。しかし、Nライン
メモリ1と画素データ参照回路2の構成および動作は図
1の場合と同様であり、これらの回路部の重複する説明
を回避する。また、第1の実施例と同一部で特に識別を
必要としない部には、同一符号を付している。
Next, a second embodiment of the present invention will be described with reference to FIG. FIG. 2 is a block diagram showing the second embodiment. The print pixel control circuit of the second embodiment comprises an N line memory 1, a pixel data reference circuit 2 and a drive level variable laser drive circuit 6. First of the present embodiment
The difference from the second embodiment is that the pixel shape conversion circuit 3 of the first embodiment is constituted by a drive level variable laser drive circuit 6 in the second embodiment. However, the configurations and operations of the N-line memory 1 and the pixel data reference circuit 2 are the same as in the case of FIG. 1, and the duplicated description of these circuit portions will be avoided. The same parts as those in the first embodiment that do not need to be identified are designated by the same reference numerals.

【0022】図5は、駆動レベル可変式レーザ駆動回路
6の実施例を示す回路図である。同図における駆動レベ
ル可変式レーザ駆動回路6は、PNPトランジスター3
1a、31b、NPNトランジスター32、アナログスイ
ッチ33a、33b、インバータ34a、34b、および抵
抗とで構成される。
FIG. 5 is a circuit diagram showing an embodiment of the drive level variable laser drive circuit 6. The drive level variable laser drive circuit 6 in FIG.
1a, 31b, NPN transistor 32, analog switches 33a, 33b, inverters 34a, 34b, and resistors.

【0023】出力段のNPNトランジスター32は、コ
レクタ端子が抵抗を介して駆動電源Vccに接続され、ベ
ース端子が周辺画素信号となる画素切替信号101と注
目画素信号103へ連係され、エミッター端子がレーザ
駆動信号207を出力する。この出力信号を制御する一
方の画像切替信号101は、回路の駆動電源Vccを高/
低の2段の基準レベルの電圧VH/VLに分圧し、分圧し
た2段の電圧VH/VLをアナログスイッチ33a、33b
のオン/オフ切替え動作により、選択している。切替え
た電圧信号は、カスケード結合されたPNPトランジス
ター31a、31bを介してベース端子と結合される。ま
た他方の注目画素信号103は、インバータ34bを介
して出力段のNPNトランジスター32のベース端子と
結合される。
In the NPN transistor 32 of the output stage, the collector terminal is connected to the driving power source Vcc via a resistor, the base terminal is linked to the pixel switching signal 101 and the target pixel signal 103 which are peripheral pixel signals, and the emitter terminal is the laser. The drive signal 207 is output. One of the image switching signals 101 for controlling this output signal raises the drive power supply Vcc of the circuit to high / low.
The voltage is divided into two low-level reference level voltages VH / VL, and the divided two-stage voltage VH / VL is converted into analog switches 33a and 33b.
It is selected by the on / off switching operation of. The switched voltage signal is coupled to the base terminal through PNP transistors 31a and 31b that are cascade coupled. The other target pixel signal 103 is coupled to the base terminal of the NPN transistor 32 at the output stage via the inverter 34b.

【0024】上記の構成により、画素切替信号101が
ON(1)の時は、高い方のレベル基準電圧VHがアナ
ログスイッチ33aにおいて選択され、トランジスター
32のベース電流が増加し、注目画素信号103が黒
(1)の時のレーザ駆動信号207の電流値は大きくな
る。画素切替信号101がOFF(0)の時は、インバ
ータ34aを介した信号により低い方のレベルの基準電
圧VLが選択される。また、注目画素信号103が
“0”の時は、インバータ34bにより信号が反転さ
れ、NPNトランジスター32のベース電圧が高レベル
となり、レーザ駆動電流値207は大きくなる。
With the above configuration, when the pixel switching signal 101 is ON (1), the higher level reference voltage VH is selected by the analog switch 33a, the base current of the transistor 32 increases, and the pixel signal 103 of interest is selected. The current value of the laser drive signal 207 when black (1) increases. When the pixel switching signal 101 is OFF (0), the lower level reference voltage VL is selected by the signal via the inverter 34a. When the pixel signal 103 of interest is "0", the signal is inverted by the inverter 34b, the base voltage of the NPN transistor 32 becomes high level, and the laser drive current value 207 becomes large.

【0025】従って、注目画素の周囲の参照画素が規定
の条件を満たす場合に、その画素は通常より強いレーザ
で露光される。この場合にも、通常画素の露光範囲より
広い範囲が露光されるため、その画素が白地の背景の中
にあっても、通常より現像され易い状態となり、黒画素
の再現性が良くなる。
Therefore, when the reference pixels around the pixel of interest satisfy the specified condition, the pixel is exposed with a stronger laser than usual. Also in this case, since a wider range than the exposure range of the normal pixel is exposed, even if the pixel is in the background of white background, it is more easily developed than usual and the reproducibility of the black pixel is improved.

【0026】従って、上記の通り構成することにより、
白地の背景の中の孤立した黒画素でも再現性良く印字す
ることができる。
Therefore, by configuring as described above,
Even isolated black pixels in a white background can be printed with good reproducibility.

【0027】以上説明したように本発明は、Nラインメ
モリと画素データ参照回路と画素形状変換回路で構成さ
れ、画素形状変換回路に黒ドット延長回路または、駆動
レベル可変式レーザ駆動回路を含む構成としているの
で、白地の背景の中に黒画素が孤立して存在する場合で
も、再現性良く現像し、細かな網点画像を再現良く印字
して印字品質を向上できるという効果を有する。
As described above, the present invention comprises an N line memory, a pixel data reference circuit, and a pixel shape conversion circuit, and the pixel shape conversion circuit includes a black dot extension circuit or a drive level variable laser drive circuit. Therefore, even when black pixels are isolated in a white background, there is an effect that development can be performed with good reproducibility and fine halftone dot images can be printed with good reproducibility to improve print quality.

【0028】尚、上述の実施例は本発明の好適な実施の
一例ではあるが、本発明はこれに限定されるものではな
く本発明の要旨を逸脱しない範囲において種々変形実施
可能である。例えば、上記の実施例では白黒の画像形成
の場合について説明したが、カラー画像の濃淡において
も適用が可能である。また、周辺画素が全て白色の場合
について説明したが、白色ドットの構成割合に応じて、
延長時間または電流の大きさを可変としても良い。
Although the above-described embodiment is a preferred embodiment of the present invention, the present invention is not limited to this and various modifications can be made without departing from the gist of the present invention. For example, the case of forming a monochrome image has been described in the above embodiment, but the present invention can also be applied to the shading of a color image. Also, although the case where all the peripheral pixels are white has been described, depending on the composition ratio of the white dots,
The extension time or the magnitude of the current may be variable.

【0029】[0029]

【発明の効果】以上の説明より明かなように、本発明の
印字画素制御回路は、Nラインの記憶手段で記憶したN
×M個の画素データから、所定の1画素の注目画素デー
タに基づいた注目画素信号と、所定の1画素に隣接する
複数の画素の画素データに基づいた周辺画素信号とし、
注目画素の濃淡と、周辺画素の濃淡との相違により駆動
信号を変化させることとしている。よって、得られる画
像の濃淡を、注目画素の濃淡と周辺画素の濃淡との構成
に基づいて、得られる画像のコントラストを強調するこ
とが可能となる。
As is apparent from the above description, the print pixel control circuit of the present invention has N lines stored in the N line storage means.
A target pixel signal based on the target pixel data of a predetermined one pixel and a peripheral pixel signal based on the pixel data of a plurality of pixels adjacent to the predetermined one pixel from xM pixel data;
The drive signal is changed according to the difference between the lightness and darkness of the target pixel and the lightness and darkness of the peripheral pixels. Therefore, it is possible to emphasize the contrast of the obtained image based on the configuration of the shade of the target pixel and the shade of the peripheral pixel.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の印字画素制御回路の第1の実施例を示
す回路構成ブロック図である。
FIG. 1 is a circuit configuration block diagram showing a first embodiment of a print pixel control circuit of the present invention.

【図2】本発明の印字画素制御回路の第2の実施例を示
す回路構成ブロック図である。
FIG. 2 is a circuit configuration block diagram showing a second embodiment of the print pixel control circuit of the present invention.

【図3】第1および第2の実施例で用いる、N=3、M
=3の場合の画素データ参照回路の実施例を示す回路構
成図である。
FIG. 3 is used in the first and second embodiments, N = 3, M
6 is a circuit configuration diagram showing an embodiment of a pixel data reference circuit in the case of = 3. FIG.

【図4】黒ドット延長回路の実施例を示す回路構成図で
ある。
FIG. 4 is a circuit configuration diagram showing an embodiment of a black dot extension circuit.

【図5】第2の実施例で用いる駆動レベル可変式レーザ
駆動回路の実施例を示す回路構成図である。
FIG. 5 is a circuit configuration diagram showing an embodiment of a drive level variable laser drive circuit used in the second embodiment.

【図6】3ラインメモリからの参照画素列の構成例を示
す概念図である。
FIG. 6 is a conceptual diagram showing a configuration example of a reference pixel row from a 3-line memory.

【符号の説明】[Explanation of symbols]

1 Nラインメモリ 2 画素データ参照回路 3 画素形状変換回路 4 黒ドット延長回路 5 レーザ駆動回路 6 駆動レベル可変式レーザ駆動回路 10 ラッチ 11 画素演算回路 21 カウンタ 22 延長ドット生成回路 23 インバータ 101 画素切替信号(周辺画素信号) 102 黒ドット延長信号(周辺画素信号) 103 注目画素信号 1 N line memory 2 Pixel data reference circuit 3 Pixel shape conversion circuit 4 Black dot extension circuit 5 Laser drive circuit 6 Variable drive level laser drive circuit 10 Latch 11 Pixel operation circuit 21 Counter 22 Extended dot generation circuit 23 Inverter 101 Pixel switching signal (Peripheral pixel signal) 102 Black dot extension signal (Peripheral pixel signal) 103 Target pixel signal

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 Nライン(但し、Nは3以上の奇数)の
画素データを記憶するライン記憶手段と、 該ライン記憶手段で記憶したM桁(但し、Mは3以上の
奇数)で構成されるN×M個の画素データを入力し、該
入力したN×M個の内の所定の1個の注目画素データに
基づいた注目画素信号と、前記注目画素に隣接する複数
個の画素の画素データに基づいた周辺画素信号とを出力
する画素データ参照手段と、 前記注目画素信号と前記周辺画素信号とを入力しレーザ
光の駆動信号を形成する画素形状変換手段とを有し、 前記レーザ光の駆動信号を、前記注目画素と前記周辺画
素の各々のデータの構成内容に基づいて変化させること
を特徴とする印字画素制御回路。
1. A line storage means for storing pixel data of N lines (where N is an odd number of 3 or more) and M digits stored in the line storage means (where M is an odd number of 3 or more). Pixel data of N × M pixels that are input, and a pixel signal of a plurality of pixels adjacent to the pixel of interest based on a pixel signal of interest based on a predetermined one pixel of pixel data of the input N × M A pixel data reference unit that outputs a peripheral pixel signal based on data; and a pixel shape conversion unit that inputs the pixel signal of interest and the peripheral pixel signal to form a drive signal of laser light. The print pixel control circuit is characterized in that the drive signal is changed based on the content of the data of each of the target pixel and the peripheral pixel.
【請求項2】 前記変化させるデータの構成内容は、前
記各々の画素の画像形成における白黒または濃淡の度合
であることを特徴とする請求項1記載の印字画素制御回
路。
2. The print pixel control circuit according to claim 1, wherein the configuration content of the data to be changed is a degree of black and white or shading in image formation of each of the pixels.
【請求項3】 前記駆動信号の変化は、前記レーザ光の
駆動時間であることを特徴とする請求項1または2記載
の印字画素制御回路。
3. The print pixel control circuit according to claim 1, wherein the change of the drive signal is a drive time of the laser light.
【請求項4】 前記駆動信号の変化は、前記レーザ光の
駆動電流の大きさであることを特徴とする請求項1また
は2記載の印字画素制御回路。
4. The print pixel control circuit according to claim 1, wherein the change of the drive signal is a magnitude of a drive current of the laser light.
JP6097298A 1994-05-11 1994-05-11 Print picture element control circuit Pending JPH07307868A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6097298A JPH07307868A (en) 1994-05-11 1994-05-11 Print picture element control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6097298A JPH07307868A (en) 1994-05-11 1994-05-11 Print picture element control circuit

Publications (1)

Publication Number Publication Date
JPH07307868A true JPH07307868A (en) 1995-11-21

Family

ID=14188596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6097298A Pending JPH07307868A (en) 1994-05-11 1994-05-11 Print picture element control circuit

Country Status (1)

Country Link
JP (1) JPH07307868A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002019694A1 (en) * 2000-08-31 2002-03-07 Ricoh Company, Limited Image forming device
JP2013086386A (en) * 2011-10-19 2013-05-13 Canon Inc Image forming apparatus
JP2016155383A (en) * 2016-04-06 2016-09-01 キヤノン株式会社 Image forming apparatus

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61199374A (en) * 1985-02-28 1986-09-03 Ricoh Co Ltd Laser printer provided with dot correction
JPS63265642A (en) * 1987-04-24 1988-11-02 Canon Inc Image recorder
JPH01115648A (en) * 1987-10-30 1989-05-08 Ricoh Co Ltd Image forming device
JPH05336324A (en) * 1992-06-01 1993-12-17 Canon Inc Recorder and facsimile equipment using the recorder
JPH06155800A (en) * 1992-07-03 1994-06-03 Minolta Camera Co Ltd Light exposure controller

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61199374A (en) * 1985-02-28 1986-09-03 Ricoh Co Ltd Laser printer provided with dot correction
JPS63265642A (en) * 1987-04-24 1988-11-02 Canon Inc Image recorder
JPH01115648A (en) * 1987-10-30 1989-05-08 Ricoh Co Ltd Image forming device
JPH05336324A (en) * 1992-06-01 1993-12-17 Canon Inc Recorder and facsimile equipment using the recorder
JPH06155800A (en) * 1992-07-03 1994-06-03 Minolta Camera Co Ltd Light exposure controller

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002019694A1 (en) * 2000-08-31 2002-03-07 Ricoh Company, Limited Image forming device
JP2013086386A (en) * 2011-10-19 2013-05-13 Canon Inc Image forming apparatus
JP2016155383A (en) * 2016-04-06 2016-09-01 キヤノン株式会社 Image forming apparatus

Similar Documents

Publication Publication Date Title
JP4138053B2 (en) 2D array
US7948659B2 (en) Halftoning device and halftoning method and laser printer including the same
US6643031B1 (en) Image processing apparatus
US5745249A (en) Pipelined architecture for patterned halftone generation
JPH03227178A (en) Picture forming device
US5130808A (en) Image forming apparatus with dot concentration
JPH07283956A (en) Method and apparatus for generating digital halftone displayof picture
JPH07307868A (en) Print picture element control circuit
JP4169054B2 (en) Image processing apparatus, image processing method, and program
JP2004120133A (en) Image processing method and image processor
JP2006056122A (en) Image forming apparatus
JP4058823B2 (en) Image processing device
JP3736593B2 (en) Image processing apparatus and image smoothing method
JPH10285402A (en) Halftone generator
JPH06198958A (en) High density image forming method in led printer
JP2616697B2 (en) Print pixel control circuit
JPH04345865A (en) Apparatus to enhance quality of grey part and edge part and its method
US6731404B1 (en) Halftone and error diffusion rendering circuits
JPH09263005A (en) Image forming apparatus
JP2701310B2 (en) Halftone image generation method and apparatus
JP3434355B2 (en) Image forming device
JP3349848B2 (en) Printer print control device
JPH08174908A (en) Led writing device of image-forming apparatus
JP3775458B2 (en) Image processing apparatus and image smoothing method
JP2001086358A (en) Method and device for gradation processing of image data

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990622