JPH07307772A

JPH07307772A - インタフェース試験器

Info

Publication number: JPH07307772A
Application number: JP6100488A
Authority: JP
Inventors: Kyoichi Kitao; 恭一北尾
Original assignee: N T T DATA TSUSHIN KK; NTT Data Communications Systems Corp
Current assignee: N T T DATA TSUSHIN KK; NTT Data Corp
Priority date: 1994-05-16
Filing date: 1994-05-16
Publication date: 1995-11-21
Anticipated expiration: 2015-12-25
Also published as: JP3120659B2

Abstract

(57)【要約】【目的】データ伝送システムを構成する各装置の事前
動作試験や擬似的な異常系試験、システム運用中におけ
る試験結果のモニタ等を、単純な構成で実現し得るイン
タフェース試験器を提供する。【構成】任意の電文及び電文長からなる試験信号を生
成する試験信号生成部１０１、試験対象装置の動作クロ
ックに合致するクロックを含む内部クロックを発生する
クロック発生部１０２、試験信号又は通信対象信号を発
振回路出力に基づきクランプするＡＮＤ回路１０８〜１
１１、クランプ開始時期及びクランプ時間を制御するク
ランプ制御部１０６を備え、更に、試験信号又は通信対
象信号を、ハイ・インピーダンス回路Ｒを介して出力処
理部１０７に導く構成とする。出力処理部１０７には表
示装置やプリンタ等を接続し、試験結果等を出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データ伝送システムに
用いられるインタフェース試験器に関し、より詳細に
は、データ端末装置（data terminal equipment：以下
ＤＴＥ）、データ回線終端装置（data circuit termina
ting equipment、以下ＤＣＥ）の動作試験、相手ＤＣＵ
との間の通信状態の確認、回線切替器の切替時間がシス
テムに与える影響の調査等を行なうインタフェース試験
器に関する。

【０００２】

【従来の技術】データ伝送システムに接続される計算機
や入出力装置類を総称してＤＴＥと呼び、データ伝送シ
ステムにおける伝送装置をＤＣＥと呼ぶ。ＤＣＥは、Ｄ
ＴＥとの間での信号インタフェース条件と通信回線側の
信号インタフェース条件との相互変換を行うもので、変
復調装置（モデム：ＭＯＤＥＭ）はその代表例である。
ＩＳＤＮ（Integrated Service Digital Network）を予
備回線として使用し、通常回線との回線切替器を有する
システムでは、予備回線側にＤＣＥの一種である宅内デ
ータ回線終端装置（digital service unit：ＤＳＵ）が
ＩＳＤＮとＤＴＥとの間に挿入され、更に、Ｉインタフ
ェースを内蔵しないＤＴＥにあっては、上記ＤＳＵとの
間にＴＡ（terminal adapter：ターミナルアダプタ）が
挿入される。

【０００３】上記各装置を含むデータ伝送システムの動
作試験を行う場合、従来は、モデム試験器（MODEM test
er）あるいは同等機能を備えた試験器（バラック回路
等）が使用されていた。モデム試験器は、周知のよう
に、ＤＴＥへの本来の通信対象信号と類似する信号を通
信回線に送信するとともに、その受信信号との比較を行
うことでモデムの機能試験を行う装置であり、限られた
範囲ながらインタフェース条件を種々変えることができ
るため、上記システムの動作試験も可能となる。また、
各装置の新規導入に際しては、通信対象信号の電文長を
変えたり、あるいは電文を強制的に断にして当該装置の
異常系試験を行う必要がしばしば生じるが、従来は、通
信中にオペレータが通信ケーブルを外すなどして、手作
業で上記状態を疑似的に形成して異常処理ルーチンの確
認を行なっていた。

【０００４】

【発明が解決しようとする課題】ところで、日本電信電
話株式会社が提供する「ＩＮＳネット」サービスを利用
してデータ伝送を行う際は、時分割多重化における同期
方式に網同期方式が採用され、送信信号の同期タイミン
グとして外部送信タイミングＳＴ２（transmission Sig
nal element Timing ２：ＲＳ−２３２Ｃにおける信号
線を意味するＪＩＳ上の略号、以下同じ）が用いられる
ことが予め決まっている。従って、例えばＤＴＥの基本
機能の試験に際しては、ＤＴＥ自身が発生する内部送信
タイミングＳＴ１（同ＪＩＳ略号、以下同じ）を考慮す
る必要がないので、上記モデム試験器等を用いることが
できる。しかしながら、ＤＴＥの中には、ＳＴ１タイミ
ングで動作する付加機能を有するものがあり、このＳＴ
１タイミングに同期しないモデム試験器等では、上記付
加機能の動作試験を行なうことはできなかった。また、
基本機能であっても運用中の試験は不可能であり、デー
タ伝送システムの正確な動作状態の確認が困難となる問
題があった。

【０００５】また、上述のように、異常系試験をオペレ
ータの手作業で行わなければならないので正確な試験結
果が得られず、更に、通常回線と予備回線との切り換え
を行う場合にその切換時間がシステムに与える影響をモ
デム試験器等では確認することができないことから、Ｄ
ＴＥ等の導入時の正確な事前動作確認ができないという
問題もあった。

【０００６】加えて、従来は、種々の試験結果や通信回
線の故障等を運用中にモニタできないことも通信トラブ
ルを除去する上での障害となっていた。即ち、装置故
障、システム故障あるいは回線異常等の通信トラブル
は、テンポラリ的に発生するのが通常なので、個々の通
信トラブルを詳細に切り分けて原因を発見するまでには
かなりの時間を要する。そのため、運用に悪影響を与え
ることなく、その動作状態を長期間にわたって監視し、
トラブル発生時にどの回線がダウンしたか等を詳細に確
認できるような試験器の開発が望まれていた。これを解
決する技術として、ＤＣＥ等の入出力インタフェースの
信号線の全てを常時モニタし得る試験器も存在するが、
このような試験器では、各信号線毎にモニタを備える等
の複雑な機構乃至手段が必要となり、しかも専用品にな
らざるを得ず、結果としてコスト高となる問題があっ
た。

【０００７】本発明は、上記問題点に鑑みて創案したも
ので、第１の目的は、試験対象装置の運用中におけるモ
ニタを簡易構成で可能にするインタフェース試験器の提
供にあり、第２の目的は、試験対象装置の事前動作確認
を簡易且つ高精度に行い得るインタフェース試験器の提
供にあり、第３の目的は、擬似的な異常系試験を正確な
タイミングで行い得るインタフェース試験器の提供にあ
り、第４の目的は、種々のクロックで動作する試験対象
装置の付加機能の試験を可能にするインタフェース試験
器の提供にある。

【０００８】

【課題を解決するための手段】第１発明のインタフェー
ス試験器は、信号伝送を行う少なくとも二つの試験対象
装置間の信号線を中継する信号中継手段と、中継した前
記信号線からハイ・インピーダンス回路を介して伝送信
号を抽出する信号抽出手段と、抽出した前記伝送信号を
出力装置に出力するための出力処理手段と、を有し、こ
れにより、上記第１の目的の達成を図る。ここに、ハイ
・インピーダンス回路とは、試験対象装置における伝送
信号の処理に影響を与えない値のインピーダンス回路で
あり、出力処理とは、例えば、表示装置への表示制御、
あるいはプリンタへの出力制御、記憶手段への記録制御
等である。

【０００９】また、第２発明のインタフェース試験器
は、処理信号長に制限のある試験対象装置の動作試験を
行うインタフェース試験器であって、任意に設定可能な
長さの試験信号を生成する試験信号生成手段と、生成さ
れた試験信号を前記試験対象装置に送信する送信手段
と、該試験信号に基づく前記試験対象装置からの受信信
号をハイ・インピーダンス回路を介して取り込むととも
に取り込んだ受信信号と前記試験信号とを比較する信号
比較手段と、該比較結果を出力装置に出力するための出
力処理を行う出力処理手段と、を有し、上記第２の目的
の達成を図る。

【００１０】また、第３発明のインタフェース試験器
は、入力した通信対象信号の異常検出時に異常信号を出
力する試験対象装置の動作試験を行うインタフェース試
験器であって、任意に設定可能な長さの試験信号を生成
する試験信号生成手段と、生成された前記試験信号と外
部より取り込んだ通信対象信号との一方を選択して前記
試験対象装置に送信する送信手段と、前記試験信号又は
前記通信対象信号を発振回路出力に基づきクランプする
クランプ手段と、該クランプ開始時期及びクランプ時間
を制御するクランプ制御手段と、クランプ前又はクラン
プ後の前記試験信号又は通信対象信号を当該信号線より
分岐して出力装置に出力するための出力処理を行う出力
処理手段と、を有し、該出力処理手段と前記信号線の分
岐点との間にハイ・インピーダンス回路が介在すること
を特徴とする。これにより上記第３の目的の達成を図
る。ここに、クランプとは、信号を指定乃至設定した時
間だけ強制的にＯＮ又はＯＦＦすることをいい、クラン
プ時間とは、信号のＯＮ又はＯＦＦが継続する時間をい
う。

【００１１】更に、第４発明のインタフェース試験器
は、上記第２又は第３発明の構成において、更に、前記
試験対象装置の動作クロックに合致するクロックを含む
内部クロックを生成するクロック発生手段と、生成され
た内部クロックと外部より取り込んだ外部クロックとの
いずれか一方を選択して前記試験信号生成手段に導く手
段と、を有することを特徴とする。これにより、上記第
４の目的の達成を図る。

【００１２】

【作用】第１発明のインタフェース試験器は、二つの試
験対象装置間の信号線を信号中継手段で中継し、中継し
た信号線からハイ・インピーダンス回路を介して伝送信
号を抽出する。ハイ・インピーダンス回路は信号線のイ
ンピーダンスよりもかなり高いインピーダンスを呈する
ので、伝送信号の抽出による影響を無視することができ
る。従って、抽出した伝送信号を出力装置に出力し、表
示装置への表示、プリンタへの印字等を行うことで、運
用中のモニタが可能になる。

【００１３】第２発明のインタフェース試験器では、試
験信号生成手段で試験内容に応じた任意の長さの試験信
号を生成し、これを試験対象装置に送信する。そして該
試験信号に基づく試験対象装置からの受信信号をハイ・
インピーダンス回路を介して取り込み、送信した試験信
号との比較を行う。このとき、上述のようにハイ・イン
ピーダンス回路により受信信号の取り込みによる信号線
に与える影響を無視することができる。比較結果は出力
処理手段を経て出力装置に導かれ、オペレータによって
モニタされる。

【００１４】第３発明のインタフェース試験器では、試
験信号生成手段で試験内容に応じた任意の長さの試験信
号を生成するとともに、この試験信号と外部より取り込
んだ通信対象信号との一方を選択して試験対象装置に送
信する。このとき、クランプ手段が試験信号又は通信対
象信号をクランプし、異常状態を擬似的に形成する。こ
のクランプの開始時期、クランプ時間は発振回路出力に
基づいて制御されるので、手作業による場合に比べて正
確なタイミングでクランプすることが可能となる。ま
た、試験信号又は通信対象信号をハイ・インピーダンス
回路を介して出力処理手段に導いているので、信号線に
影響を与えることなく信号状態の出力処理、例えば表示
装置への表示を行うことができる。

【００１５】第４発明のインタフェース試験器では、ク
ロック発生手段が、例えば試験対象装置の動作クロック
に合致する内部クロックを生成して上述の試験信号生成
部に導く。これにより試験信号生成部により試験対象装
置の内部処理に合致する試験信号が生成出力される。他
方、外部より取り込んだ外部クロックへの切替を行うこ
とで、当該外部クロックに同期した試験信号が生成され
る。

【００１６】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１は、本発明の一実施例に係るインタフ
ェース試験器の構成図であり、ＣＣＩＴＴ勧告のＶ．２
８（Ｖ．１１）インタフェース信号線に挿入接続、ある
いはＤＴＥやＤＣＥ等の回線ポートに直接接続して使用
する場合の構成例を示す。

【００１７】図１を参照すると、このインタフェース試
験器１０は、試験信号生成部１０１、内部クロック発生
部１０２、送信データモニタ用バッファ１０３、受信デ
ータ用バッファ１０４、比較判定部１０５、クランプ制
御部１０６、出力処理部１０７、ＡＮＤ回路１０８〜１
１１を有している。また、論理回路等で構成される複数
の切替スイッチＳＷ１〜ＳＷ８を図示のように配置して
試験内容に応じた信号、クロックの切替を可能ならし
め、更に、信号線あるいはクロック線の分岐入力点と出
力処理部１０７との間に２０ｋΩ以上のハイ・インピー
ダンス回路Ｒを挿入接続している。これにより、各信号
線に影響を与えずに信号変化を出力処理部１０７に取り
込むことができる。更に、このインタフェース試験器１
は、外部より入出力される送受信クロック、通信対象信
号、即ち、二値信号の組み合せからなる送受信データ、
種々の制御信号の中継を行うための送受信ポート、入出
力ポート（以上、信号中継手段）を備えている。この送
受信ポート等は、汎用のコネクタ及びケーブルで構成す
ることができる。

【００１８】なお、図示を省略したが、試験信号生成部
１０１、クランプ制御部１０６、出力処理部１０７に
は、バスを介してＣＰＵ、内部メモリ、表示装置、プリ
ンタ、フレキシブルディスクドライブ、固定ディスクド
ライブが接続されており、試験信号の電文長やクランプ
時間等をコマンドで設定するとともに、試験結果のリア
ルタイム表示やデータ印刷、データ保存が可能な構成に
なっている。また、公衆交換網で使用されることを考慮
してＨＤＬＣ（high level data link contorol）等の
通信手順やパリティ、キャラクタビットを設定するため
の通信制御処理部（ソフトウエア）も備えている。

【００１９】試験信号生成部１０１は、試験対象装置に
供給するための試験信号（二値信号群）を生成するもの
であり、その動作クロックは、内部クロック発生部１０
２の出力である内部クロックと、外部より導かれる外部
クロックとのいずれかが切替スイッチＳＷ１により選択
される。内部クロックのタイミング設定は任意である
が、本実施例では、前述のＳＴ１／ＳＴ２、その他の受
信クロックＲＴのいずれかを選択設定可能な構成とし、
従来は不可能であったＤＴＥの付加機能試験のためのク
ロックを設定可能にしている。また、外部クロックは、
例えばＳＴ１の送信クロックに対してＤＣＥより送られ
たＳＴ２のタイミングである。内部クロックは、また、
送信データモニタ用バッファ１０３にも出力され、試験
信号のモニタを容易ならしめている。試験信号生成部１
０１の出力は、切替スイッチＳＷ２の試験信号側及び比
較判定部１０５に導かれる。

【００２０】送信データモニタ用バッファ１０３は、切
替スイッチＳＷ２、ＳＷ３で選択した試験信号又は送信
データ（送信信号群、以下同じ）を読み取って出力処理
部１０７に出力するものであり、受信データ用バッファ
１０４は、受信ポートを経て外部より取り込んだ受信デ
ータ（受信信号群、以下同じ）を、同じく外部より取り
込んだ受信クロックで読み取り、ハイ・インピーダンス
回路Ｒを介して出力処理部１０７に出力するものであ
る。これらバッファ１０３、１０４は汎用の電文読取用
のＬＳＩ、例えばＦＩＦＯメモリを用いることができ
る。比較判定部１０５は、切替スイッチＳＷ２が試験信
号を選択したときに、この試験信号と受信データとの異
同を比較判定し、判定結果を出力処理部１０７に出力す
るものである。

【００２１】クランプ制御部１０６は、基準クロックを
発生する発振回路と、この基準クロックに基づき論理
“０”又は“１”の信号を所定時間継続出力する論理回
路とを有し、この論理回路の出力である論理信号をそれ
ぞれクランプ手段を構成するＡＮＤ回路１０８〜１１１
の入力側に導いてその出力制御を行う。例えばＡＮＤ回
路の入力側にＤＴＥから取り込んだ送信データが入力さ
れている場合において、該送信データを時間ｔだけクラ
ンプしたいときは、クランプ制御部１０６の出力を時間
ｔだけ論理”０”にする。これにより試験信号又は正規
の送受信データを時々断にして擬似的に異常状態を形成
したり、あるいは上述の試験信号のブロック化及びブロ
ック間の時間の調整が可能になる。出力処理部１０７
は、上記比較判定結果や信号線から分岐入力した信号の
変化分をプログラムで読み取って表示装置やプリンタ、
記憶手段に出力するものであり、画面表示であれば表示
制御、プリンタへの印刷であれば出力制御、固定ディス
クやフレキシブルディスク等の記憶手段への記録であれ
ば記録制御を行う。

【００２２】なお、図上段の回路は、試験信号を含む送
受信データの処理ブロックであり、下段の回路、即ちＡ
ＮＤ回路１１０、１１１を含む回路は、一方の装置（シ
ステム）から他方の装置（システム）への送信要求、送
信許容、キャリア制御を行う／行わない等の指示、その
他の制御内容を表す制御信号の仲介を行うためのブロッ
クである。これらブロックは、本実施例では一体に構成
しているが、分離した構成にすることもできる。

【００２３】次に、上記構成のインタフェース試験器１
を用いた動作確認、動作試験、モニタ等について図２〜
図４を参照して説明する。

【００２４】（運用中の動作確認、異常系試験）図２
（ａ）は、上記インタフェース試験器１をＤＴＥ２０と
ＤＣＥ２１との間の通信回線に挿入接続して運用中にお
ける動作確認及び異常系試験を行う場合の構成図であ
り、（ｂ）はこの場合の試験器内部の接続状態図であ
る。図示の例では、切替スイッチＳＷ２を外部側に切り
替えてＤＴＥ２０からの送信データを取り込む。この送
信データは、ＡＮＤ回路１０８を経てＤＣＥ２１に送信
されるが、その際、ＡＮＤ回路１０８の入出力部の信号
線からそれぞれ分岐され、切替スイッチＳＷ３でいずれ
か一方が選択されるとともに、ハイ・インピーダンス回
路Ｒ、送信データモニタ用バッファ１０３を介して出力
処理部１０７側に導かれる。この場合、２０ｋΩ以上の
ハイ・インピーダンス回路Ｒが介在するので、出力処理
部１０７を設けたことによる送信データに与える影響は
ない。ＤＴＥ２０から取り込んだ制御信号についても同
様であり、ＡＮＤ回路１１０、切替スイッチＳＷ５を経
てＤＣＥ２１に送信するとともに、信号線の分岐点から
ハイ・インピーダンス回路Ｒを介して出力処理部１０７
に導かれる。なお、切替スイッチＳＷ５は、ＤＴＥから
の制御信号が論理”０”のみからなり、ＡＮＤ回路１１
０からの出力阻止が継続する場合に、その出力を強制的
にアクティブにするための論理信号をクランプ制御部１
０６より供給するための切替スイッチである。これにつ
いては、後述の切替スイッチＳＷ７についても同様であ
る。

【００２５】他方、ＤＣＥ２１からＤＴＥ２０への受信
データ、受信クロック、制御信号は、受信ポートからＡ
ＮＤ回路１０９、１１１、スルー側に切り替えられた切
替スイッチＳＷ７を介してＤＴＥに送信されるが、その
際、送信データ等と同様に、信号線の分岐点からハイ・
インピーダンス回路Ｒを介して出力処理部１０７に導か
れる。クランプ制御部１０６は、送受信データのモニタ
だけであれば論理”１”の信号をＡＮＤ回路１０８に入
力する。これにより、送受信データ、制御信号を通常運
用に支障を与えることなくモニタすることが可能にな
る。

【００２６】異常系試験を行う場合は、上述の接続状態
でクランプ制御部１０６が論理”０”の信号を所定時間
だけＡＮＤ回路１０８，１０９に入力する。これにより
ＤＴＥ２０、ＤＣＥ２１に対してデータが送信されない
状態、あるいは雑音成分が送信された状態を形成するこ
とができるので、各装置に設定されたパラメータがエラ
ーメッセージを出力するか否か、あるいは規格通りのメ
ッセージになるか否かの確認が可能になる。従って、例
えばマイクロセカンド単位の瞬断が発生した場合に、Ｄ
ＴＥ２０やＤＣＥ２１が予め定められた異常処理ルーチ
ンに従って、正しい処理が成されているかを検証するこ
とができる。この場合、クランプ前後の送受信データ、
メッセージ内容も、信号線の分岐点からハイ・インピー
ダンス回路Ｒを介して出力処理部１０７に導かれるの
で、データやメッセージに影響を与えることなくそのモ
ニタを行うことが可能になる。

【００２７】（試験対象装置の事前動作試験）図３
（ａ）は、本実施例のインタフェース試験器１を用いて
ＤＴＥ３０の事前動作試験を行う場合の構成図、（ｂ）
はこのときの試験器内部の接続状態図である。なお、便
宜上、図１下段の制御信号系については省略してある。
この試験では、当該ＤＴＥ３０への正規の送信データに
代え、任意の電文及び電文長からなる類似の試験信号を
試験信号生成部１０１で生成するとともに、必要に応じ
てクランプ制御を行ってＤＴＥ３０へ送信する。そして
ＤＴＥ３０から受信した受信データ及び受信クロックを
受信ポートから取り込み、受信データ用バッファ１０４
を介して比較判定部１０５に導く。比較判定部１０５で
は、この受信データと送信した試験信号との異同を判定
し、その結果を出力処理部１０７に出力する。判定結果
が良好のときは、当該ＤＴＥ３０が正常にデータ処理能
力を持つことが確認される。上述の異常系試験を行うた
めにクランプ制御を行うときは、クランプ前後の信号を
切り替えて出力処理部１０７に導くことで、その信号状
態を常時モニタすることができる。なお、図示の例はイ
ンタフェース試験器１とＤＴＥ３０とを直接接続した例
であるが、ＤＣＥを介在させる構成にしても良い。ま
た、試験信号生成部１０１のクロックとして内部クロッ
クを用いたが、外部クロックを用いることもできる。

【００２８】本実施例のインタフェース試験器１は、上
述の動作確認、動作試験の他、図４（ａ）〜（ｃ）のよ
うに接続することで、対向試験、ビットバッファの機能
試験等も可能である。以下、これらの試験について説明
する。

【００２９】（対向試験）図４（ａ）は、通信回線で接
続された一対のＤＣＥ４０，４１に本実施例のインタフ
ェース試験器１を接続して対向試験を行う場合の構成図
である。この場合は、例えば通信制御処理部で以下の選
択設定を行い、相互ＤＣＥ間の通信を行うことで、導入
システムにおける通信回線及びＤＣＥの問題の有無を事
前に確認することができる。イ）手順：ＨＤＬＣ／ＢＡＳＩＣロ）パリティ：偶数／奇数ハ）クロック：ＳＴ１／ＳＴ２／ＲＴニ）キャラクタ：７／８ホ）電文：任意のランダムデータヘ）ブロック長：任意に可変：ブロック間の時間も任意に可変ト）その他：キャリア制御ＯＮ／ＯＦＦ

【００３０】この場合の試験器内部の接続状態は、図２
（ｂ）の場合とほぼ同様であり、電文及び電文長を任意
に調整できることから、従来のモデム試験器等では確認
し得なかった種々の試験項目を設定することが可能とな
る。なお、図示の例は、同一構成の二つのインタフェー
ス試験器１をＤＣＥ４０，４１に接続した例であるが、
信号及びクロックを相手側ＤＣＥで折り返すようにすれ
ば、一つのインタフェース試験器１のみでも対向試験が
可能である。

【００３１】（ビットバッファの機能試験）図４（ｂ）
は、ＤＴＥ４２の前段に配されるＤＣＥ４３，４４間に
ビットバッファ４５を設けたシステムにおいて、本実施
例のインタフェース試験器１を用いて当該ビットバッフ
ァ４５の機能試験を行う場合の構成例を示す。ビットバ
ッファは、それぞれ異なるクロックのネットワークに接
続されたＤＴＥ（ＤＣＥ）間で通信を行なうとき、クロ
ックの相違に基づく同期ずれを補償する装置であるが、
このビットバッファは、ネットワーク間の同期ずれの変
化に追随するフェーズロック構成になっていないため、
電文が連続しすぎると上記補償機能が働かなくなる。そ
こで、本実施例のインタフェース試験器１を図示のよう
に接続して電文長を任意に調整して通信の可否確認を行
い、本来の電文長より何バイト長い電文長まで補償が可
能かを確認するものである。このような試験は、従来の
モデム試験器等では不可能であったものである。

【００３２】（回線切替器等の動作試験）図４（ｃ）
は、例えばＣＣＰ（communication contorol processo
r）４６、ＰＳ（processor sharing system）４７、通
常回線と予備回線であるＩＳＤＮとの切替を行う回線切
替器４８、ＤＣＥ４９を含むシステムにおいて、本実施
例のインタフェース試験器１を用いて回線切替器４８の
システムに与える影響を確認する場合の構成図を示す。
図示の例では、インタフェース試験器１をＰＳ４７と回
線切替器４８との間に挿入接続し、上述の異常系試験を
行う。クランプ制御部１０６でクランプする時間、即ち
論理”０”の信号を出力する時間は、回線切替に要する
時間に設定する。このようにすれば、回線切替器４８を
導入するに際してシステムに与える影響を事前に確認す
ることができる。このような試験は、従来のモデム試験
器等では不可能であったものである。また、この構成に
よる試験では、ＣＣＰ４６が回線ポートに与える影響に
ついても確認することができる。

【００３３】本実施例は以上のとおりであるが、本発明
は上記実施例の構成に限定されるものではなく、その要
旨を逸脱しない範囲での構成変更、実施態様の変更が可
能である。例えば、図１〜図３では、動作確認、動作試
験、モニタ等を行う機能を全て備えたインタフェース試
験器の構成について説明したが、各部の機能を部分的に
備えたインタフェース試験器とすることもできる。例え
ば、送信データ用モニタ用バッファ１０３、受信データ
用バッファ１０４、比較判定部１０５、出力処理部１０
７、ハイ・インピーダンス回路Ｒ、及び、ＡＮＤ回路１
０８，１０９で構成したモニタのみのインタフェース試
験器とすることもできる。このときは、例えば、インタ
フェース試験器の筐体に、試験対象装置と試験器内部の
送受信ポート及び入出力ポートとを接続するための複数
のコネクタを設けると良い。

【００３４】

【発明の効果】以上の説明から明らかなように、第１発
明のインタフェース試験器は、少なくとも二つの試験対
象装置間の信号線を信号中継手段で中継し、中継した信
号線からハイ・インピーダンス回路を介して伝送信号を
抽出するとともに、抽出した伝送信号を出力装置に出力
し、表示装置への表示、プリンタへの印字等を行う構成
なので、伝送信号の抽出による信号線への影響を無視す
ることができ、運用中のモニタが可能になる効果があ
る。

【００３５】また、第２発明のインタフェース試験器
は、試験信号生成手段において試験内容に応じた任意の
長さの試験信号を生成して試験対象装置に送信するとと
もに、試験対象装置からの受信信号をハイ・インピーダ
ンス回路を介して取り込んで両者を比較し、比較結果を
出力処理手段に出力する構成なので、試験対象装置の事
前動作確認、回線を含むシステムの対向試験、ビットバ
ッファの機能試験等を単純な構成で正確且つ簡易に行え
る効果がある。

【００３６】また、第３発明のインタフェース試験器
は、試験信号生成手段で試験内容に応じた任意の長さの
試験信号を生成するとともに、この試験信号と外部より
取り込んだ通信対象信号との一方を選択して試験対象装
置に送信し、必要に応じてクランプ手段が試験信号又は
通信対象信号をクランプして異常状態を擬似的に形成す
る構成なので、試験対象装置における異常処理の試験を
簡易且つ正確なタイミングで容易に行い得る効果があ
る。また、試験信号又は通信対象信号をハイ・インピー
ダンス回路を介して出力処理手段に導く構成なので、信
号線に影響を与えることなく信号状態の出力処理、例え
ば表示装置への表示をリアルタイムに行うことができ
る。

【００３７】更に、第４発明のインタフェース試験器で
は、クロック発生手段が例えば試験対象装置の動作クロ
ックに合致する内部クロックを生成して上述の試験信号
生成部に導く構成なので、試験対象装置の内部処理に合
致するタイミングの試験信号を生成して種々の機能試験
を行うことができる。例えば、ＤＴＥが網同期タイミン
グと異なるクロックにて動作する付加機能を有するよう
なときでも、この付加機能の試験を行なうことができ
る。また、外部より取り込んだ外部クロックとの切替を
も行うことができるので、試験対象装置の範囲が広がる
効果がある。

【図面の簡単な説明】

【図１】本発明のインタフェース試験器の一実施例の構
成図。

【図２】（ａ）は本実施例のインタフェース試験器を用
いて運用中におけるシステムの動作確認及び異常系試験
を行う場合の接続図、（ｂ）はこの場合の試験器内部の
接続状態図。

【図３】（ａ）は本実施例のインタフェース試験器を用
いてＤＴＥの事前動作試験を行う場合の接続図、（ｂ）
はこのときの試験器内部の接続状態図。

【図４】（ａ）は通信回線で接続された一対のＤＣＥに
本実施例のインタフェース試験器を接続して対向試験を
行う場合の構成図、（ｂ）は本実施例のインタフェース
試験器を用いてビットバッファの機能試験を行う場合の
構成図、（ｃ）は本実施例のインタフェース試験器を用
いて通常回線と予備回線との回線切替器のシステムに与
える影響を確認する場合の構成図。

【符号の説明】

１インタフェース試験器１０１試験信号生成部１０２内部クロック発生部１０３送受信データモニタ用バッファ１０４受信データ用バッファ１０５比較判定部１０６クランプ制御部１０７出力処理部１０８〜１１１ＡＮＤ回路２０，３０，４２ＤＴＥ２１，４０，４１，４３，４４ＤＣＥＳＷ１〜ＳＷ８切替スイッチＲハイ・インピーダンス回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｌ 12/26 Ｈ０４Ｍ 3/26 Ｄ 9466−5ＫＨ０４Ｌ 11/08

Claims

【特許請求の範囲】

【請求項１】信号伝送を行う少なくとも二つの試験対
象装置間の信号線を中継する信号中継手段と、中継した
前記信号線からハイ・インピーダンス回路を介して伝送
信号を抽出する信号抽出手段と、抽出した前記伝送信号
を出力装置に出力するための出力処理を行う出力処理手
段と、を有することを特徴とするインタフェース試験
器。
【請求項２】処理信号長に制限のある試験対象装置の
動作試験を行うインタフェース試験器であって、任意に
設定可能な長さの試験信号を生成する試験信号生成手段
と、生成された試験信号を前記試験対象装置に送信する
送信手段と、該試験信号に基づく前記試験対象装置から
の受信信号をハイ・インピーダンス回路を介して取り込
むとともに取り込んだ受信信号と前記試験信号とを比較
する信号比較手段と、該比較結果を出力装置に出力する
ための出力処理を行う出力処理手段と、を有することを
特徴とするインタフェース試験器。
【請求項３】入力した通信対象信号の異常検出時に異
常信号を出力する試験対象装置の動作試験を行うインタ
フェース試験器であって、任意に設定可能な長さの試験
信号を生成する試験信号生成手段と、生成された前記試
験信号と外部より取り込んだ通信対象信号との一方を選
択して前記試験対象装置に送信する送信手段と、前記試
験信号又は前記通信対象信号を発振回路出力に基づきク
ランプするクランプ手段と、該クランプ開始時期及びク
ランプ時間を制御するクランプ制御手段と、クランプ前
又はクランプ後の前記試験信号又は通信対象信号を当該
信号線より分岐して出力装置に出力するための出力処理
を行う出力処理手段と、を有し、該出力処理手段と前記
信号線の分岐点との間にハイ・インピーダンス回路が介
在することを特徴とするインタフェース試験器。
【請求項４】請求項２又は３記載のインタフェース試
験器において、更に、前記試験対象装置の動作クロック
に合致するクロックを含む内部クロックを生成するクロ
ック発生手段と、生成された内部クロックと外部より取
り込んだ外部クロックとのいずれか一方を選択して前記
試験信号生成手段に導く手段と、を有することを特徴と
するインタフェース試験器。