JPH07295893A - マイクロプロセッサのメモリ情報読込装置及び読込方法 - Google Patents

マイクロプロセッサのメモリ情報読込装置及び読込方法

Info

Publication number
JPH07295893A
JPH07295893A JP6111675A JP11167594A JPH07295893A JP H07295893 A JPH07295893 A JP H07295893A JP 6111675 A JP6111675 A JP 6111675A JP 11167594 A JP11167594 A JP 11167594A JP H07295893 A JPH07295893 A JP H07295893A
Authority
JP
Japan
Prior art keywords
data
microprocessor
read
information data
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6111675A
Other languages
English (en)
Inventor
Yutaka Etsuriko
裕 江釣子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6111675A priority Critical patent/JPH07295893A/ja
Priority to GB9508688A priority patent/GB2288893B/en
Priority to US08/430,375 priority patent/US5671275A/en
Publication of JPH07295893A publication Critical patent/JPH07295893A/ja
Priority to JP10204602A priority patent/JPH11126174A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
    • G06F21/6209—Protecting access to data via a platform, e.g. using keys or access control rules to a single file or object, e.g. in a secure envelope, encrypted and accessed using a key, or with access control rules appended to the object itself

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Health & Medical Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bioethics (AREA)
  • Storage Device Security (AREA)
  • Microcomputers (AREA)

Abstract

(57)【要約】 【目的】 メモリに記憶されているマイクロプロセッサ
の情報データを第三者が知得した場合でも、そのソフト
ウェアを解析することができないようにする。 【構成】 マイクロプロセッサ１１と、これを動作させ
るための情報データ（ソフトウェア）を記憶するＲＯＭ
２と、ＲＯＭ２の情報データを読み出してマイクロプロ
セッサに読み込ませる読込手段とを備えており、読込手
段にはＲＯＭ２から読み出した情報データを所定の規則
で変換してマイクロプロセッサ１１に読み込ませるデー
タ変換回路１２を備える。マイクロプロセッサ１１に読
み込ませる本来の情報データを予め所定の規則でデータ
逆変換してＲＯＭ２に記憶させておけば、本来の情報デ
ータとは全く異なる情報データがＲＯＭ２に記憶される
ことになり、第三者がＲＯＭ２内の情報データを知得し
た場合でも、マイクロプロセッサの本来の情報データを
解析することは困難になる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はマイクロプロセッサにお
けるメモリ情報の読み出し、書き込みを行う際に利用さ
れる読込回路に関し、特にマイクロプロセッサの外部メ
モリに対する記憶情報の読込装置とその読込方法に関す
る。
【０００２】
【従来の技術】近年、コンピュータ、家庭電化製品、通
信機器等のような電子的な制御機構を備える機器では殆
どの場合マイクロプロセッサが内蔵されている。マイク
ロプロセッサはそれ単体では動作できず、マイクロプロ
セッサを動作させるための情報（命令とデータ、以下、
ソフトウェアと称する）が必要であり、そのためのソフ
トウェアを記憶しておくメモリが必要とされる。マイク
ロプロセッサは、このメモリからソフトウェアを順序的
に読み出し、予め規定されている動作仕様に照らし合わ
せてソフトウェアを解読し、その結果に基づいて各種演
算や動作を行う。このマイクロプロセッサの動作仕様は
各マイクロプロセッサの品種毎に規定されており、かつ
広く一般に公開されている。
【０００３】
【発明が解決しようとする課題】ところで、近年のマイ
クロプロセッサを用いて電子的な制御を行っている装置
では、制御対象に対するハードウェアとソフトウェアの
役割分担についてみると、ソフトウェアの比重が増加す
る傾向にあり、ソフトウェアの内容がその装置のノウハ
ウとなり得るようになってきている。このため、メモリ
に記憶されているソフトウェアが第三者に知られること
は企業のノウハウを無償で提供してしまうことになり、
開発費を回収する上での障害になっている。
【０００４】しかしながら、従来のマイクロプロセッサ
を用いた機器では、前記したようにマイクロプロセッサ
の動作仕様は広く公開されているため、マイクロプロセ
ッサとメモリとを内蔵した装置を入手した第三者は、メ
モリに記憶されているソフトウェエアを解析することが
でき、これにより前記した企業のノウハウが簡単に知ら
れてしまうことになる。特に、装置の正当な使用者を認
識して不正使用を排除する機能をもった装置や、装置を
使用する毎に課金情報を収集して使用者に使用対価を請
求する機能をもった装置等では、これらの対策をソフト
ウェアにて実現している場合が多く、このような装置に
おいてソフトウェアが第三者に解析されてしまうと、第
三者に不正使用され、或いは無償使用されてしまうこと
になる。
【０００５】
【発明の目的】本発明の目的は、メモリに記憶されてい
るソフトウェアを第三者が解析することができないよう
にしたメモリ情報の読込装置を提供することにある。ま
た、本発明の他の目的は、メモリに記憶されているソフ
トウェアを第三者が解析することができないようにマイ
クロプロセッサに対してソフトウェアを入力させること
が可能なメモリ情報の読込方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明のメモリ情報読込
装置は、マイクロプロセッサと、このマイクロプロセッ
サを動作させるための情報データを記憶するメモリ手段
と、このメモリ手段に記憶されている前記情報データを
読み出して前記マイクロプロセッサに読み込ませる読込
手段とを備えており、読込手段にはメモリ手段から読み
出した情報データを所定の規則で変換するデータ変換回
路を備えることを特徴とする。
【０００７】ここで、データ変換回路は、データ変換用
のデータが記憶されるレジスタと、メモリ手段から読み
出した情報データと前記レジスタのデータとを論理演算
して前記読み出した情報データをデータ変換する論理回
路と、前記読み出した情報データとデータ変換した情報
データとを選択するデータ切替回路とを備えており、メ
モリ手段から情報データを読み出してマイクロプロセッ
サに読み込む際にデータ切替回路でデータ変換した情報
データをマイクロプロセッサに読み込むように切替動作
させる構成とする。
【０００８】或いは、データ変換回路は、データ変換用
として利用される複数のデータが記憶される内部メモリ
と、データ変換用として利用される他のデータが記憶さ
れるレジスタと、前記内部メモリから選択的に読み出し
たデータと前記レジスタのデータとを論理演算してデー
タ変換用のデータを作成する論理回路と、この論理回路
から出力されるデータに基づいてメモリ手段から読み出
した情報データをデータ変換する論理回路と、前記メモ
リ手段から読み出した情報データとデータ変換した情報
データとを選択するデータ切替回路とを備えており、メ
モリ手段から情報データを読み出してマイクロプロセッ
サに読み込む際にデータ切替回路でデータ変換した情報
データをマイクロプロセッサに読み込むように切替動作
させる構成とする。
【０００９】また、本発明の読込方法は、マイクロプロ
セッサと、このマイクロプロセッサを動作させるための
情報データを記憶するメモリ手段と、このメモリ手段に
記憶されている前記情報データを読み出して前記マイク
ロプロセッサに読み込ませる読込手段とを備え、読込手
段ではメモリ手段から読み出した情報データを所定の規
則で変換して前記マイクロプロセッサに読み込ませるこ
とを特徴とする。
【００１０】
【作用】メモリ手段に記憶されている情報データは、読
込手段によって所定の規則でデータ変換されてマイクロ
プロセッサに読み込まれるため、本来マイクロプロセッ
サに読み込ませる情報データを予め所定の規則でデータ
逆変換してメモリ手段に記憶させておくことで、本来の
情報データとは全く異なる情報データがメモリ手段に記
憶されることになり、第三者がメモリ手段の情報データ
を知得した場合でも、マイクロプロセッサの本来の情報
データを解析することは困難になる。
【００１１】
【実施例】次に、本発明の実施例を図面を参照して説明
する。図１は本発明を適用した電子機器のマイクロプロ
セッサとメモリを含む制御回路のブロック回路図であ
る。同図において、マイクロプロセッサ１１は、例えば
１つのディスクリート装置としてパッケージされた処理
装置１内に内蔵された構成とされており、この処理装置
１に外部ＲＯＭ２と外部ＲＡＭ３とがそれぞれデータバ
ス４及びアドレスバス５を介して接続され、更に各種制
御ライン６，７が接続されている。この実施例ではマイ
クロプロセッサ１１は８ビットのものが用いられてお
り、前記データバス４及びアドレスバス５はそれぞれ８
ビットのデータがパラレル状態で伝達される。なお、前
記ＲＯＭ２には、前記マイクロプロセッサ１１を動作さ
せるためのソフトウェアとしての情報データが記憶され
る。また、ＲＡＭ３にはそれ以外の情報データ、例えば
電子機器を制御するために使用者等が設定する条件等の
データが記憶される。
【００１２】前記処理装置１には、メモリ情報読込装置
の主要部を構成するデータ変換回路１２が設けられてお
り、このデータ変換回路１２は８ビットの内部データバ
ス１３を介して前記マイクロプロセッサ１１と前記デー
タバス４との間に介挿される。更に、処理装置１には、
前記マイクロプロセッサ１１からのアドレスデータに基
づいて前記ＲＯＭ２及びＲＡＭ３の各番地、及びデータ
変換回路１２内の後述するレジスタを指定するためのデ
ータを出力し、かつＲＯＭ２、ＲＡＭ３、及びデータ変
換回路１２を活性化するための制御信号を出力するアド
レスデコーダ１４を備えている。
【００１３】前記データ変換回路１２の第１例を図２の
ブロック回路図に示す。なお、この構成は８ビットのデ
ータバス４の１本のデータビット線（ここでは、最下位
ビット線とする）についての構成であり、実際には８本
のデータビット線のそれぞれに同様な回路が構成されて
いるものとする。データビット線４１には迂回線４２が
設けられ、この迂回線４２は排他的論理和ゲート１５の
一方の入力に接続されている。また、前記データビット
線４１とこの排他的論理和ゲート１５の出力となる迂回
線４２はそれぞれデータ切替器１６に接続されており、
このデータ切替器１６によっていずれか一方がデータビ
ット線４３に選択的に出力されるように構成されてい
る。このデータ切替器１６は前記制御ライン６を通して
前記アドレスデコーダ１４からの制御信号によって切替
動作されるものである。また、このデータ切替器１６の
出力に接続されるデータビット線４３は前記内部データ
バス１３を通してマイクロプロセッサ１１に接続されて
いるものである。
【００１４】また、前記排他的論理和ゲート１５の他方
の入力にはレジスタ１７が接続される。このレジスタ１
７は前記データ切替器１６に出力されるデータ（以下、
キーワードと称する）をラッチし、ラッチしたキーワー
ドを排他的論理和ゲート１５に出力する。なお、このレ
ジスタ１７には初期値として予め設定されたキーワード
がラッチされているものとする。更に、前記アドレスバ
ス５に接続される内部アドレスバス５１には内部アドレ
スデコーダ１８が接続され、この内部アドレスデコーダ
１８が特定の番地を認識したときに制御ライン６１を通
して前記レジスタ１７に制御信号を出力し、レジスタ１
７におけるデータラッチ動作を行うように構成される。
【００１５】ここで、マイクロプロセッサ１１はＲＯＭ
２或いはＲＡＭ３からデータを読み出して入力させるた
めにアドレスバス５にアドレスデータを出力するが、８
ビットであるために、アドレスデータで指定できる範囲
は０番地から２５５番地であり、図３に示すように、こ
の番地のうち、０〜１２７番地はＲＯＭ２に割り当てら
れており、１２８〜２５５番地はＲＡＭ３に割り当てら
れており、特に２５５番地は前記データ変換回路１２の
レジスタ１７へラッチさせるデータ領域分として割り当
てられている。
【００１６】この構成において、マイクロプロセッサ１
１はＲＯＭ２に記憶されているソフトウェアを読み出
し、これをデータバス４，１３を通して入力し、ソフト
ウェアに従った所定の動作を行う。この動作を行うため
に、マイクロプロセッサ１１からアドレスバス５にアド
レスデータが出力されると、アドレスデコーダ１４はア
ドレスデータが指定する番地を解析し、０〜１２７番地
が指定されたときには制御ライン６を通してＲＯＭ２を
活性化し、同時にデータ変換回路１２を活性化する。
【００１７】ＲＯＭ２が活性化されると、指定された番
地のデータがデータバス４に読み出されて処理装置１の
データ変換回路１２に入力される。これと同時にデータ
変換回路１２も活性化されているため、データ切替器１
６はデータビット線の迂回路４２側に切替接続され、排
他的論理和ゲート１５を通したデータを選択し、内部デ
ータバス１３を通してマイクロプロセッサ１１に入力さ
せる。
【００１８】このとき、排他的論理和ゲート１５では、
一方の入力にデータが、他方の入力にレジスタ１７にラ
ッチされているキーワードとしてのデータがそれぞれ入
力され、ここで排他的論理和がとられるため、ＲＯＭ２
から読み出されたデータはレジスタ１７のキーワードに
基づいてデータ変換されることになり、マイクロプロセ
ッサ１１は読み出されたデータとは異なるデータが入力
され、このデータに基づいて動作されることになる。こ
のことは、逆にみれば所定のデータをマイクロプロセッ
サ１１に入力させる際には、レジスタ１７のキーワード
によって逆方向に変換したデータを予めＲＯＭ２に記憶
させておけば、このデータをＲＯＭ２から読み込むこと
により所定のデータをマイクロプロセッサに入力させる
ことが可能となる。
【００１９】したがって、この構成の制御回路では、本
来のソフトウェアを構成するデータが、レジスタ１７に
ラッチされているキーワードに基づいて逆変換されたデ
ータがＲＯＭ２に記憶されることになるため、仮にＲＯ
Ｍ２に記憶されているデータが第三者に知られることが
あっても、レジスタ１７にラッチされたキーワードを知
ることができない限り、第三者がＲＯＭ２に記憶されて
いるデータに基づいてマイクロプロセッサに対するソフ
トウェアを解析することはできなくなる。
【００２０】なお、一般にはアセンブラやコンパイラを
使用してオブジェクトファイルを作成し、さらにリンカ
等を使用してオブジェクトファイル結合して実行ファイ
ルを出力する。実行ファイルはマイクロプロセッサが直
接命令を解読することが可能な形式であり、前記した本
来のソフトウェアのデータとは、この実行ファイルを構
成するためのデータである。
【００２１】例えば、図４にデータ変換の過程を図解し
て示すように、マイクロプロセッサ１１に本来入力させ
るデータを（Ｃ３）ｈｅｘ〔１６進表示、以下同じ〕と
し、レジスタ１７にラッチされているキーワードとして
のデータを（ＢＤ）ｈｅｘとすると、これらの排他的論
理和をとると（７Ｅ）ｈｅｘとなる。即ち、本来のデー
タ（Ｃ３）ｈｅｘを逆データ変換（排他的論理和である
ため逆変換と変換とは同じとなる）して得られたデータ
（７Ｅ）ｈｅｘをＲＯＭ２に記憶させておく。
【００２２】そして、ＲＯＭ２からデータ（７Ｅ）ｈｅ
ｘを読み出したときには、レジスタ１７にラッチされて
いるキーワードとしてのデータ（ＢＤ）ｈｅｘにより排
他的論理和による逆変換を行うと、変換されたデータは
（Ｃ３）ｈｅｘとなり、このデータがマイクロプロセッ
サ１１に入力されるため、本来のデータが入力されるこ
とになり、マイクロプロセッサ１１は所望の動作を実行
することになる。したがって、第三者がデータ（７Ｅ）
ｈｅｘを知り、これとマイクロプロセッサの公開された
動作仕様を参照しても、ＲＯＭに記憶されているソフト
ウェアを解析することは殆ど不可能になる。
【００２３】また、マイクロプロセッサ１１からのアド
レスデータによりアドレスデコーダ１４が指定される番
地を解析し、１２８〜２５４番地が指定されたときには
制御ライン７を通してＲＡＭ３を活性化するが、データ
変換回路１２は活性化されない。ＲＡＭ３が活性化され
ることにより、指定された番地のデータがデータバス４
に読み出されて、処理装置１のデータ変換回路１２に入
力されるが、データ変換回路１２ではデータ切替器１６
がデータビット線４１を選択しているため、そのデータ
は排他的論理和ゲート１５を通ることなく出力され、内
部データバス１３を通してマイクロプロセッサ１１に入
力される。
【００２４】ここで、レジスタ１７にラッチされるキー
ワードが第三者に知られると、ＲＯＭ２に記憶されてい
るデータを解析されるおそれがある。そこで、ＲＯＭ２
に記憶されているソフトウェアによってマイクロプロセ
ッサ１１が動作される際に、レジスタ１７にラッチされ
るキーワードを周期的に変更し、データ変換回路１２で
のデータ変換論理を解析し難くすることも可能である。
【００２５】例えば、ＲＯＭ２の記憶領域を複数のブロ
ックに分割し、かつ各ブロックでは独自のデータ変換用
のキーワードとしてそれぞれ異なるデータを予め設定し
ておく。そして、ＲＯＭ２に記憶されているソフトウェ
アに従ってマイクロプロセッサ１１の動作が進行され、
各ブロック内で所定のタイミングになるとマイクロプロ
セッサ１１はＲＯＭ２に設定されているデータを２５５
番地に書き込む動作を実行する。そして、この際にマイ
クロプロセッサ１１から出力されるアドレスデータの２
５５番地をデータ変換回路１２の内部アドレスデコーダ
１８が認識すると、内部アドレスデコーダ１８は制御ラ
イン６１を通してレジスタ１７を活性化させる。これに
より、レジスタ１７は２５５番地から読み出されたデー
タ、即ちＲＯＭ２の各ブロック毎に設定されたキーワー
ドとしてのデータをラッチする。
【００２６】したがって、次にラッチされるキーワード
としてのデータが変更されるまで、ＲＯＭ２から読み出
されたデータはこのラッチされたキーワードに基づいて
データ変換されることになる。このため、レジスタ１７
にラッチされているキーワードはＲＯＭ２の分割ブロッ
ク単位で変化されるため、データ変換回路１２における
データ変換も異なるキーワードに基づいて実行されるこ
とになり、その結果ＲＯＭ２に記憶されているソフトウ
ェアの各データにおける共通性を見い出すことが困難に
なり、第三者がソフトウェアを解析することが更に困難
なものとなる。
【００２７】図５は本発明にかかるデータ変換回路の第
２例のブロック回路図である。このデータ変換回路１２
Ａでは第１例のデータ変換回路１２と共通な部分を備え
ており、その部分には同一符号を付してある。この第２
例のデータ変換回路１２Ａでは、第２の排他的論理和ゲ
ート１９と、内部ＲＯＭ２０を追加し、かつ内部ＲＯＭ
２０から出力されるデータとレジスタ１７にラッチされ
ているデータとを第２の排他的論理和ゲート１９に入力
させ、この第２の排他的論理和ゲート１９の出力をキー
ワードとし、外部ＲＯＭ２から読み出したデータに対し
て排他的論理和をとるための排他的論理和ゲート１５
（便宜的に第１の排他的論理和ゲートと称する）の他方
の入力としている。また、内部ＲＯＭ２０は内部アドレ
スバス５１に接続される。
【００２８】前記内部ＲＯＭ２０は、ここでは例えば８
ビット×１６の構成とされ、そのアドレス端子は内部ア
ドレスバス５１の下位４ビットに接続される。したがっ
て、内部ＲＯＭ２０はマイクロプロセッサ１１が出力す
るアドレスデータの下位４ビットの内容に対応して信号
線にデータを出力する。
【００２９】このデータ変換回路１２Ａでは、内部ＲＯ
Ｍ２０はアドレスの０番地から１６番地まで１６個のデ
ータが記憶される。例えば、図６に示すように、内部Ｒ
ＯＭ２０の０〜１６番地にそれぞれデータが記憶されて
いるものとする。今、３番地を例にとると、３番地の３
（１０進数）は２進数で表現すると（００００００１
１）ｂｉｎであるので、下位４ビットだけ有効とすると
（００１１）ｂｉｎ＝３番地となる。この３番地のデー
タは（５４）ｈｅｘである。また、レジスタ１７にはキ
ーワードとして（ＢＤ）ｈｅｘがラッチされているの
で、内部ＲＯＭ２０のデータ（５４）ｈｅｘとレジスタ
１７のキーワード（ＢＤ）ｈｅｘの排他的論理和をとる
と、結果は（Ｅ９）ｈｅｘとなり、これが外部ＲＯＭ２
の３番地におけるソフトウェアのデータ変換用のデータ
となる。これは、逆にソフトウェアの逆データ変換用の
データともなる。
【００３０】したがって、このデータ（Ｅ９）ｈｅｘを
用いれば、３番地の本来のデータ（Ｄ４）ｈｅｘはデー
タ逆変換により（３Ｄ）ｈｅｘとなり、これが外部ＲＯ
Ｍ２に記憶される。また、外部ＲＯＭ２から読み出され
たデータ（３Ｄ）ｈｅｘはキーワード（Ｅ９）ｈｅｘに
より本来のデータ（Ｄ４）ｈｅｘにデータ変換されてマ
イクロプロセッサ１１に読み込まれることになる。
【００３１】この例では、レジスタ１７にラッチされて
いるデータと、内部ＲＯＭ２０のデータとでデータ変換
用のキーワードが作成され、このキーワードに基づいて
データ変換が行われるので、第三者がＲＯＭ２に記憶さ
れているデータからソフトウェアを解析することは更に
困難なものとなる。
【００３２】また、この場合でも、ＲＯＭ２を複数のブ
ロックに分割し、各ブロック毎にレジスタにラッチさせ
るデータを相違させる構成を採用することにより、デー
タ変換を行うためのキーワードを複数の異なるデータと
して設定でき、第三者によるソフトウェアの解析を一層
困難なものにすることができる。
【００３３】なお、前記実施例では、データ変換回路に
おける論理演算として排他的論理和を用いた例を示して
いるが、他の論理演算を行なうように構成してもよく、
或いは複数段構成の論理演算回路としてもよく、この論
理演算回路を複雑化することで、データ変換を更に複雑
なものにでき、第三者によるソフトウェアの解析を更に
確実に防止することができるようになる。
【００３４】
【発明の効果】以上説明したように本発明は、マイクロ
プロセッサを動作させるための情報データを記憶するメ
モリ手段から情報データを読み出し、これをマイクロプ
ロセッサに読み込ませる読込手段に、メモリ手段から読
み出した情報データを所定の規則で変換するデータ変換
回路を備えているので、マイクロプロセッサに読み込ま
せる本来の情報データを予め所定の規則でデータ逆変換
してメモリ手段に記憶させておくことで、本来の情報デ
ータとは全く異なる情報データがメモリ手段に記憶され
ることになり、第三者がメモリ手段の情報データを知得
した場合でも、マイクロプロセッサの本来の情報デー
タ、即ちソフトウェアを解析することが殆ど不可能にす
ることができる効果がある。
【００３５】また、データ変換回路は、データ変換用の
データをレジスタに記憶させ、このデータと読み出した
情報データとを論理演算してデータ変換を行うので、レ
ジスタに記憶されているデータを知らない限り、メモリ
手段に記憶されている情報データから本来のソフトウェ
アを解析することは困難なものとなる。また、このデー
タ変換回路では、内部メモリに記憶されたデータとレジ
スタに記憶されたデータとを論理演算してデータ変換用
のデータを作成することで、内部メモリとレジスタの各
データを知り、かつ論理を知らない限り、メモリ手段に
記憶されている情報データから本来のソフトウェアを解
析することができないため、その解析は極めて困難なも
のとなる。
【００３６】また、本発明の読込方法では、マイクロプ
ロセッサを動作させるための情報データをメモリ手段か
ら読み出し、これを所定の規則でデータ変換して本来の
ソフトウェアに変換した上でマイクロプロセッサに読み
込ませるので、メモリ手段に記憶される情報データは本
来のソフトウェアを構成するデータとは関係のないデー
タとなり、メモリ手段に記憶されている情報データを第
三者が知得した場合でも、そのソフトウェアを解析する
ことは殆ど不可能なものとすることができる。
【図面の簡単な説明】
【図１】本発明を適用したマイクロプロセッサを備える
制御回路のブロック回路図である。
【図２】データ変換回路の第１例のブロック回路図であ
る。
【図３】制御回路のメモリマップ図である。
【図４】データ変換の過程を図解して示す図である。
【図５】データ変換回路の第２例のブロック回路図であ
る。
【図６】内部ＲＯＭに記憶されたデータと、外部ＲＯＭ
に記憶されるデータ及びキーワードと変換されたデータ
の関係を示す図である。
【符号の説明】
１ 処理装置 ２ 外部ＲＯＭ ３ 外部ＲＡＭ ４ データバス ５ アドレスバス １１ マイクロプロセッサ １２，１２Ａ データ変換回路 １４ アドレスデコーダ １５ 排他的論理和ゲート １６ データ切替器 １７ レジスタ １８ 内部アドレスデコーダ １９ 第２排他的論理和ゲート ２０ 内部ＲＯＭ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 マイクロプロセッサと、このマイクロプ
    ロセッサを動作させるための情報データを記憶するメモ
    リ手段と、このメモリ手段に記憶されている前記情報デ
    ータを読み出して前記マイクロプロセッサに読み込ませ
    る読込手段とを備え、前記読込手段にはメモリ手段から
    読み出した情報データを所定の規則で変換するデータ変
    換回路を備えることを特徴とするマイクロプロセッサの
    メモリ情報読込装置
  2. 【請求項２】 データ変換回路は、データ変換用のデー
    タが記憶されるレジスタと、メモリ手段から読み出した
    情報データと前記レジスタのデータとを論理演算して前
    記読み出した情報データをデータ変換する論理回路と、
    前記読み出した情報データとデータ変換した情報データ
    とを選択するデータ切替回路とを備え、前記メモリ手段
    から情報データを読み出してマイクロプロセッサに読み
    込む際に前記データ切替回路でデータ変換した情報デー
    タをマイクロプロセッサに読み込むように切替動作させ
    る請求項１のマイクロプロセッサのメモリ情報読込装
    置。
  3. 【請求項３】 データ変換回路は、データ変換用として
    利用される複数のデータが記憶される内部メモリと、デ
    ータ変換用として利用される他のデータが記憶されるレ
    ジスタと、前記内部メモリから選択的に読み出したデー
    タと前記レジスタのデータとを論理演算してデータ変換
    用のデータを作成する論理回路と、この論理回路から出
    力されるデータに基づいてメモリ手段から読み出した情
    報データをデータ変換する論理回路と、前記メモリ手段
    から読み出した情報データとデータ変換した情報データ
    とを選択するデータ切替回路とを備え、前記メモリ手段
    から情報データを読み出してマイクロプロセッサに読み
    込む際に前記データ切替回路でデータ変換した情報デー
    タをマイクロプロセッサに読み込むように切替動作させ
    る請求項１のマイクロプロセッサのメモリ情報読込装
    置。
  4. 【請求項４】 マイクロプロセッサと、このマイクロプ
    ロセッサとアドレスバス及びデータバスを介して接続さ
    れ、前記マイクロプロセッサを動作させるための情報デ
    ータを記憶する第１の外部メモリと、前記マイクロプロ
    セッサとアドレスバス及びデータバスを介して接続さ
    れ、前記した情報データ以外の情報データを記憶する第
    ２の外部メモリと、前記アドレスバスに出力されるアド
    レスデータにより前記第１及び第２の外部メモリを選択
    するアドレスデコーダと、前記第１及び第２の外部メモ
    リから情報データを読み出して前記マイクロプロセッサ
    に読み込ませる読込回路とを備え、前記読込回路には、
    データ変換用のデータを記憶するレジスタと、前記第１
    の外部メモリから読み出した情報データと前記レジスタ
    のデータとを論理演算して前記読み出した情報データを
    データ変換する論理回路と、前記読み出した情報データ
    とデータ変換した情報データとを選択するデータ切替回
    路と、所定のアドレスデータを認識して前記レジスタに
    データ変換用のデータを記憶させるアドレスデコーダと
    を備えることを特徴とするマイクロプロセッサのメモリ
    情報読込装置。
  5. 【請求項５】 マイクロプロセッサと、このマイクロプ
    ロセッサを動作させるための情報データを記憶するメモ
    リ手段と、このメモリ手段に記憶されている前記情報デ
    ータを読み出して前記マイクロプロセッサに読み込ませ
    る読込手段とを備え、前記読込手段ではメモリ手段から
    読み出した情報データを所定の規則で変換して前記マイ
    クロプロセッサに読み込ませることを特徴とするマイク
    ロプロセッサのメモリ情報読込方法。
JP6111675A 1994-04-28 1994-04-28 マイクロプロセッサのメモリ情報読込装置及び読込方法 Pending JPH07295893A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP6111675A JPH07295893A (ja) 1994-04-28 1994-04-28 マイクロプロセッサのメモリ情報読込装置及び読込方法
GB9508688A GB2288893B (en) 1994-04-28 1995-04-28 Method for protecting a software program, control method and controller
US08/430,375 US5671275A (en) 1994-04-28 1995-04-28 Protection of software programs stored in read-only memory from unauthorized access
JP10204602A JPH11126174A (ja) 1994-04-28 1998-07-21 マイクロプロセッサのメモリ情報読込装置および読込方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6111675A JPH07295893A (ja) 1994-04-28 1994-04-28 マイクロプロセッサのメモリ情報読込装置及び読込方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP10204602A Division JPH11126174A (ja) 1994-04-28 1998-07-21 マイクロプロセッサのメモリ情報読込装置および読込方法

Publications (1)

Publication Number Publication Date
JPH07295893A true JPH07295893A (ja) 1995-11-10

Family

ID=14567344

Family Applications (2)

Application Number Title Priority Date Filing Date
JP6111675A Pending JPH07295893A (ja) 1994-04-28 1994-04-28 マイクロプロセッサのメモリ情報読込装置及び読込方法
JP10204602A Pending JPH11126174A (ja) 1994-04-28 1998-07-21 マイクロプロセッサのメモリ情報読込装置および読込方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP10204602A Pending JPH11126174A (ja) 1994-04-28 1998-07-21 マイクロプロセッサのメモリ情報読込装置および読込方法

Country Status (3)

Country Link
US (1) US5671275A (ja)
JP (2) JPH07295893A (ja)
GB (1) GB2288893B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211802B1 (en) 1998-03-24 2001-04-03 Nec Corporation Semiconductor integrated circuit for performing data transfer
JP2002268947A (ja) * 2001-03-12 2002-09-20 Toppan Printing Co Ltd 暗号化メモリ装置及びｌｓｉ装置
JP2008262413A (ja) * 2007-04-12 2008-10-30 Mega Chips Corp メモリシステム、メモリカード及びコンピュータシステム
JP2009514073A (ja) * 2005-10-28 2009-04-02 芯邦科技（深▲しん▼）有限公司 装置機能が相入れる制御チップを持つ記憶装置及びその製造方法
US8230234B2 (en) 2007-08-06 2012-07-24 Samsung Electronics Co., Ltd. Semiconductor memory devices that are resistant to power attacks and methods of operating semiconductor memory devices that are resistant to power attacks

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5937063A (en) * 1996-09-30 1999-08-10 Intel Corporation Secure boot
US6081908A (en) * 1997-01-31 2000-06-27 Kawasaki Steel Corporation Test method of one chip micro-computer and one chip micro-computer for conducting the test
US6345359B1 (en) * 1997-11-14 2002-02-05 Raytheon Company In-line decryption for protecting embedded software
US6334189B1 (en) 1997-12-05 2001-12-25 Jamama, Llc Use of pseudocode to protect software from unauthorized use
US6480959B1 (en) 1997-12-05 2002-11-12 Jamama, Llc Software system and associated methods for controlling the use of computer programs
US6643775B1 (en) 1997-12-05 2003-11-04 Jamama, Llc Use of code obfuscation to inhibit generation of non-use-restricted versions of copy protected software applications
US6141010A (en) * 1998-07-17 2000-10-31 B. E. Technology, Llc Computer interface method and apparatus with targeted advertising
US6678833B1 (en) 2000-06-30 2004-01-13 Intel Corporation Protection of boot block data and accurate reporting of boot block contents
US20040064457A1 (en) * 2002-09-27 2004-04-01 Zimmer Vincent J. Mechanism for providing both a secure and attested boot
KR100604828B1 (ko) * 2004-01-09 2006-07-28 삼성전자주식회사 펌웨어 암호화 방법 및 해독 방법과 그 처리 장치
JP4335707B2 (ja) 2004-02-06 2009-09-30 Ｎｅｃエレクトロニクス株式会社 プログラム改竄検出装置、及びプログラム改竄検出プログラムおよびプログラム改竄検出方法
KR100641297B1 (ko) * 2005-08-18 2006-11-02 삼성전자주식회사 롬 스크램블 방식의 반도체 장치 및 상기 반도체 장치의동작 방법
EP2096884A1 (en) 2008-02-29 2009-09-02 Koninklijke KPN N.V. Telecommunications network and method for time-based network access
CN110309678B (zh) * 2019-06-28 2021-03-19 兆讯恒达科技股份有限公司 一种内存加扰的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59188897A (ja) * 1983-04-11 1984-10-26 Hitachi Ltd デ−タ処理装置におけるデ−タの秘密保護装置
JPS63266533A (ja) * 1987-04-24 1988-11-02 Hitachi Ltd デ−タ処理装置
JPH03168831A (ja) * 1989-11-29 1991-07-22 Nec Corp プログラム秘匿装置
JPH0644141A (ja) * 1992-07-24 1994-02-18 Nec Corp メモリ情報読出方式

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4319079A (en) * 1979-09-13 1982-03-09 Best Robert M Crypto microprocessor using block cipher
JPS58116571A (ja) * 1981-12-29 1983-07-11 富士通株式会社 マイクロコンピユ−タに於ける命令暗号化方式及びその実施に使用されるマイクロコンピユ−タ
US4525599A (en) * 1982-05-21 1985-06-25 General Computer Corporation Software protection methods and apparatus
US5065429A (en) * 1989-04-03 1991-11-12 Lang Gerald S Method and apparatus for protecting material on storage media
JPH03276345A (ja) * 1990-03-27 1991-12-06 Toshiba Corp マイクロコントローラ
JP2942837B2 (ja) * 1992-01-31 1999-08-30 株式会社セガ・エンタープライゼス セキュリティチェック方法及びゲーム装置並びにそれらに用いられる情報記憶媒体
JP3073590B2 (ja) * 1992-03-16 2000-08-07 富士通株式会社 電子化データ保護システム、使用許諾者側装置および使用者側装置
US5224166A (en) * 1992-08-11 1993-06-29 International Business Machines Corporation System for seamless processing of encrypted and non-encrypted data and instructions
US5416840A (en) * 1993-07-06 1995-05-16 Phoenix Technologies, Ltd. Software catalog encoding method and system
IL110891A (en) * 1993-09-14 1999-03-12 Spyrus System and method for controlling access to data

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59188897A (ja) * 1983-04-11 1984-10-26 Hitachi Ltd デ−タ処理装置におけるデ−タの秘密保護装置
JPS63266533A (ja) * 1987-04-24 1988-11-02 Hitachi Ltd デ−タ処理装置
JPH03168831A (ja) * 1989-11-29 1991-07-22 Nec Corp プログラム秘匿装置
JPH0644141A (ja) * 1992-07-24 1994-02-18 Nec Corp メモリ情報読出方式

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211802B1 (en) 1998-03-24 2001-04-03 Nec Corporation Semiconductor integrated circuit for performing data transfer
JP2002268947A (ja) * 2001-03-12 2002-09-20 Toppan Printing Co Ltd 暗号化メモリ装置及びｌｓｉ装置
JP2009514073A (ja) * 2005-10-28 2009-04-02 芯邦科技（深▲しん▼）有限公司 装置機能が相入れる制御チップを持つ記憶装置及びその製造方法
JP2008262413A (ja) * 2007-04-12 2008-10-30 Mega Chips Corp メモリシステム、メモリカード及びコンピュータシステム
US8230234B2 (en) 2007-08-06 2012-07-24 Samsung Electronics Co., Ltd. Semiconductor memory devices that are resistant to power attacks and methods of operating semiconductor memory devices that are resistant to power attacks

Also Published As

Publication number Publication date
GB2288893A (en) 1995-11-01
GB9508688D0 (en) 1995-06-14
US5671275A (en) 1997-09-23
GB2288893B (en) 1998-11-18
JPH11126174A (ja) 1999-05-11

Similar Documents

Publication Publication Date Title
JPH07295893A (ja) マイクロプロセッサのメモリ情報読込装置及び読込方法
EP0083209B1 (en) A microcomputer for processing instructions of different types
US20050198471A1 (en) Micro-controller for reading out compressed instruction code and program memory for compressing instruction code and storing therein
JP2501874B2 (ja) Ｉｃカ―ド
JP4574994B2 (ja) メモリ外付けマイコン
JP3625340B2 (ja) セキュリティシステム
US6845441B2 (en) User initiated microcode modification
JPH07160392A (ja) キーコード可変キーボード
JPH10240522A (ja) 演算装置
JP2624249B2 (ja) 模倣防止機能付プロセッサ
JPH06230958A (ja) プロセッサ
US6684286B1 (en) High-speed block transfer circuit
JP3019590B2 (ja) マイクロプロセッサ
JP2764024B2 (ja) 記憶装置のテーブル索引方法及び索引装置
KR920006970B1 (ko) 프로그래머블 콘트롤러의 연산처리장치
KR100383001B1 (ko) 엠씨유의 온-보드 프로그램 방법
JPH07334359A (ja) 半導体集積回路装置
JP2754786B2 (ja) 情報処理装置
JPH07129398A (ja) マイクロプロセッサ
JPH04256081A (ja) Ｐｒｏｍ内蔵マイクロコンピュータ
JP2000029768A (ja) メモリ装置
JPH10326186A (ja) プログラム記憶装置およびその記憶方法
JPS6311691B2 (ja)
JPH09311738A (ja) インタフエース拡張カード
JPH04338802A (ja) 高速命令処理方式

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980519