JPH07295601A - エンジン制御装置 - Google Patents
エンジン制御装置Info
- Publication number
- JPH07295601A JPH07295601A JP6088159A JP8815994A JPH07295601A JP H07295601 A JPH07295601 A JP H07295601A JP 6088159 A JP6088159 A JP 6088159A JP 8815994 A JP8815994 A JP 8815994A JP H07295601 A JPH07295601 A JP H07295601A
- Authority
- JP
- Japan
- Prior art keywords
- engine
- cpu
- data
- rom
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Safety Devices In Control Systems (AREA)
- Control By Computers (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
Abstract
(57)【要約】
【目的】本発明の目的は、市場にて容易にＲＯＭの内容
を変更されないようにし、エンジンの破壊を防ぐことに
ある。 【構成】ＲＯＭ内のプログラムにＲＯＭデータが正規の
データであるか否かの判定機能を設け、もし、制御デー
タが変えられたらそれを判定し、ＣＰＵからの制御出力
を停止する。これにより、ＣＰＵバックアップ回路では
ＣＰＵの異常と判断し、ＣＰＵバックアップに切り換
え、必要最低限の走行ができるだけの制御としてしまう
構成とする。 【効果】上記構成により、ユーザー側でのＲＯＭデータ
の変更があった場合、エンジン出力を必要以上に上げる
ことはなく、エンジン制御装置の改造によるエンジン破
壊を防ぐことができる効果がある。
を変更されないようにし、エンジンの破壊を防ぐことに
ある。 【構成】ＲＯＭ内のプログラムにＲＯＭデータが正規の
データであるか否かの判定機能を設け、もし、制御デー
タが変えられたらそれを判定し、ＣＰＵからの制御出力
を停止する。これにより、ＣＰＵバックアップ回路では
ＣＰＵの異常と判断し、ＣＰＵバックアップに切り換
え、必要最低限の走行ができるだけの制御としてしまう
構成とする。 【効果】上記構成により、ユーザー側でのＲＯＭデータ
の変更があった場合、エンジン出力を必要以上に上げる
ことはなく、エンジン制御装置の改造によるエンジン破
壊を防ぐことができる効果がある。
Description
【０００１】
【産業上の利用分野】本発明は、エンジン制御装置に係
り、特に市場での改造防止に関する。
り、特に市場での改造防止に関する。
【０００２】
【従来の技術】従来のエンジン制御装置では、定められ
たプログラムに従い動作するＣＰＵと、上記プログラム
とエンジンに供給する燃料噴射量や点火時期などを決め
る制御データを格納する不揮発性メモリであるＲＯＭが
備えられている。更に、上記ＣＰＵまたはＲＯＭが故障
し、正常なエンジン制御が不可能になった場合、必要最
低限の走行を確保するためにＣＰＵバックアップ装置を
備えている。このような構成のエンジン制御装置として
は特願昭59−142366号公報等がある。上記のようなエン
ジン制御装置では、ＲＯＭには燃料噴射量や点火時期な
どの制御データが格納されており、この制御データによ
りエンジンの特性が決まってしまう。
たプログラムに従い動作するＣＰＵと、上記プログラム
とエンジンに供給する燃料噴射量や点火時期などを決め
る制御データを格納する不揮発性メモリであるＲＯＭが
備えられている。更に、上記ＣＰＵまたはＲＯＭが故障
し、正常なエンジン制御が不可能になった場合、必要最
低限の走行を確保するためにＣＰＵバックアップ装置を
備えている。このような構成のエンジン制御装置として
は特願昭59−142366号公報等がある。上記のようなエン
ジン制御装置では、ＲＯＭには燃料噴射量や点火時期な
どの制御データが格納されており、この制御データによ
りエンジンの特性が決まってしまう。
【０００３】
【発明が解決しようとする課題】上記従来技術では、Ｒ
ＯＭにエンジンの特性を決める制御データが格納されて
いるため、その制御データを変えることによりエンジン
の特性を変えることができる。例えば、点火時期を進角
側にするとエンジンの出力は向上するのが一般的であ
る。そのため、ＲＯＭデータを変更し、エンジン特性を
改造するユーザーもいる。しかし、ユーザー側でＲＯＭ
データを変えると、正規にマッチングした制御データで
はないため最悪にはエンジンを破壊してしまう場合があ
る。例えば、点火時期を進角させるとエンジンの出力は
向上するが、同時にノックングが発生し易くなり、ハー
ドノックの場合、エンジン破壊に至ってしまう。
ＯＭにエンジンの特性を決める制御データが格納されて
いるため、その制御データを変えることによりエンジン
の特性を変えることができる。例えば、点火時期を進角
側にするとエンジンの出力は向上するのが一般的であ
る。そのため、ＲＯＭデータを変更し、エンジン特性を
改造するユーザーもいる。しかし、ユーザー側でＲＯＭ
データを変えると、正規にマッチングした制御データで
はないため最悪にはエンジンを破壊してしまう場合があ
る。例えば、点火時期を進角させるとエンジンの出力は
向上するが、同時にノックングが発生し易くなり、ハー
ドノックの場合、エンジン破壊に至ってしまう。
【０００４】本発明の目的は、市場にて容易にＲＯＭの
内容を変更されないようにし、エンジンの破壊を防ぐこ
とにある。
内容を変更されないようにし、エンジンの破壊を防ぐこ
とにある。
【０００５】
【課題を解決するための手段】ＲＯＭ内のプログラムに
ＲＯＭデータが正規のデータであるか否かの判定機能を
設け、もし、制御データが変えられたらそれを判定し、
ＣＰＵからの制御出力を停止する。これにより、ＣＰＵ
バックアップ装置ではＣＰＵの異常と判断し、ＣＰＵバ
ックアップに切り換え、必要最低限の走行ができるだけ
の制御としてしまう構成とした。
ＲＯＭデータが正規のデータであるか否かの判定機能を
設け、もし、制御データが変えられたらそれを判定し、
ＣＰＵからの制御出力を停止する。これにより、ＣＰＵ
バックアップ装置ではＣＰＵの異常と判断し、ＣＰＵバ
ックアップに切り換え、必要最低限の走行ができるだけ
の制御としてしまう構成とした。
【０００６】
【作用】上記構成により、ユーザー側でのＲＯＭデータ
の変更があった場合、エンジン出力を必要以上に上げる
ことはなく、エンジン制御装置の改造によるエンジン破
壊を防ぐことができる。
の変更があった場合、エンジン出力を必要以上に上げる
ことはなく、エンジン制御装置の改造によるエンジン破
壊を防ぐことができる。
【０００７】
【実施例】以下、本発明の一実施例を図面を用いて説明
する。
する。
【０００８】図１は本発明の構成を示すブロック図であ
る。１はエンジン制御装置、２は上記エンジン制御装置
１によって制御されるエンジンである。上記エンジン２
には図示してないが運転状態を表す様々なセンサが取り
付けられており、上記センサからの信号がエンジン制御
装置１に入力される。エンジン制御装置１は、上記セン
サからの信号を波形処理する入力処理回路４と、上記入
力処理回路４からのセンサ信号を入力しエンジン２の最
適運転状態を演算するＣＰＵ３と、上記ＣＰＵ３で演算
された結果を制御信号として受け、図示していないがエ
ンジン２に取り付けられている燃料噴射装置や点火装置
などのアクチュエータを駆動する出力回路５と、上記Ｃ
ＰＵ３が正常に動作していることを示すプログラムラン
信号３ａを受け、上記ＣＰＵ３が正常に動作していない
とき上記ＣＰＵ３にリセット信号１１ａを与えるＣＰＵ
監視回路１１と、上記リセット信号１１ａが所定回数発
生したときＣＰＵ３が故障と判定してバックアップ切換
信号１２ａを出力し、且つ、車輌が必要最低限の走行可
能なように燃料噴射信号や点火信号を出力するCPUバッ
クアップ回路１２と、上記バックアップ切換信号１２ａ
を受けＣＰＵ３が正常時はＣＰＵ３から出力される制御
信号３ｄを出力し、ＣＰＵ３が故障時はCPUバックアッ
プ回路１２からの制御信号１２ｂの出力に切り換える制
御信号切換回路１３から構成する。上記ＣＰＵ３には制
御用プログラムに従い動作するＭＰＵ７と、このＭＰＵ
７を動作させるプログラム及びエンジンの特性を決める
制御データを格納するＲＯＭ８と，ＭＰＵ７の演算結果
を格納するＲＡＭ９と，上記入力処理回路４からの信号
を受け、また、出力回路５に制御信号を出力するＩ／Ｏ
６が内蔵されている。ここで、上記ＲＯＭ８内のプログ
ラムにはＲＯＭデータが正規のデータであるか否かを判
定する機能を設けてあり、正規のデータではないときは
強制的に上記プログラムラン信号３ａの出力を停止さ
せ、ＣＰＵ３が故障した場合と同様にＣＰＵ監視回路１
１からリセット信号１１ａを出力することでＣＰＵバッ
クアップに切り換える構成とした。
る。１はエンジン制御装置、２は上記エンジン制御装置
１によって制御されるエンジンである。上記エンジン２
には図示してないが運転状態を表す様々なセンサが取り
付けられており、上記センサからの信号がエンジン制御
装置１に入力される。エンジン制御装置１は、上記セン
サからの信号を波形処理する入力処理回路４と、上記入
力処理回路４からのセンサ信号を入力しエンジン２の最
適運転状態を演算するＣＰＵ３と、上記ＣＰＵ３で演算
された結果を制御信号として受け、図示していないがエ
ンジン２に取り付けられている燃料噴射装置や点火装置
などのアクチュエータを駆動する出力回路５と、上記Ｃ
ＰＵ３が正常に動作していることを示すプログラムラン
信号３ａを受け、上記ＣＰＵ３が正常に動作していない
とき上記ＣＰＵ３にリセット信号１１ａを与えるＣＰＵ
監視回路１１と、上記リセット信号１１ａが所定回数発
生したときＣＰＵ３が故障と判定してバックアップ切換
信号１２ａを出力し、且つ、車輌が必要最低限の走行可
能なように燃料噴射信号や点火信号を出力するCPUバッ
クアップ回路１２と、上記バックアップ切換信号１２ａ
を受けＣＰＵ３が正常時はＣＰＵ３から出力される制御
信号３ｄを出力し、ＣＰＵ３が故障時はCPUバックアッ
プ回路１２からの制御信号１２ｂの出力に切り換える制
御信号切換回路１３から構成する。上記ＣＰＵ３には制
御用プログラムに従い動作するＭＰＵ７と、このＭＰＵ
７を動作させるプログラム及びエンジンの特性を決める
制御データを格納するＲＯＭ８と，ＭＰＵ７の演算結果
を格納するＲＡＭ９と，上記入力処理回路４からの信号
を受け、また、出力回路５に制御信号を出力するＩ／Ｏ
６が内蔵されている。ここで、上記ＲＯＭ８内のプログ
ラムにはＲＯＭデータが正規のデータであるか否かを判
定する機能を設けてあり、正規のデータではないときは
強制的に上記プログラムラン信号３ａの出力を停止さ
せ、ＣＰＵ３が故障した場合と同様にＣＰＵ監視回路１
１からリセット信号１１ａを出力することでＣＰＵバッ
クアップに切り換える構成とした。
【０００９】図２にＣＰＵバックアップ切換方法、即ち
ＣＰＵ監視回路１１及びＣＰＵバックアップ回路１２の
動作をタイミング図で説明する。ＣＰＵ３が正常時はＣ
ＰＵ監視回路１１へＣＰＵ３のプログラムが正常に動作
していることを表す所定の時間毎（例えば１０ｍｓ毎）
に反転するパルス信号であるプログラムラン信号３ａが
出力されている。このときはＣＰＵ３は正常動作をして
いるため、リセット信号１１ａはＨＩＧＨに固定され、
ＣＰＵ３は動作を継続する。しかし、ＣＰＵ３の動作が
異常になった場合、このプログラムラン信号３ａがパル
ス信号を出力しなくなる。このとき、ＣＰＵ監視回路１
１から所定時間後に所定時間幅（例えば１００ｍｓ）の
リセット信号１１ａをＬＯＷとしてＣＰＵ３にリセット
をかける。リセット信号１１ａがＨＩＧＨに戻ってもＣ
ＰＵ３からプログラムラン信号３ａが出力されない場
合、リセット信号１１ａは再びＬＯＷの状態になる。CP
U3からプログラムラン信号３ａが出力されない限りこの
状態が繰り返される。CPUバックアップ回路１２ではこ
のリセット信号１１ａを入力し、リセット信号３ａがＬ
ＯＷになる回数が所定回数（例えば４回）に達したと
き、ＣＰＵ３は故障していると判定してバックアップ切
換信号１２ａをＨＩＧＨにして、ＣＰＵバックアップに
切り換える。
ＣＰＵ監視回路１１及びＣＰＵバックアップ回路１２の
動作をタイミング図で説明する。ＣＰＵ３が正常時はＣ
ＰＵ監視回路１１へＣＰＵ３のプログラムが正常に動作
していることを表す所定の時間毎（例えば１０ｍｓ毎）
に反転するパルス信号であるプログラムラン信号３ａが
出力されている。このときはＣＰＵ３は正常動作をして
いるため、リセット信号１１ａはＨＩＧＨに固定され、
ＣＰＵ３は動作を継続する。しかし、ＣＰＵ３の動作が
異常になった場合、このプログラムラン信号３ａがパル
ス信号を出力しなくなる。このとき、ＣＰＵ監視回路１
１から所定時間後に所定時間幅（例えば１００ｍｓ）の
リセット信号１１ａをＬＯＷとしてＣＰＵ３にリセット
をかける。リセット信号１１ａがＨＩＧＨに戻ってもＣ
ＰＵ３からプログラムラン信号３ａが出力されない場
合、リセット信号１１ａは再びＬＯＷの状態になる。CP
U3からプログラムラン信号３ａが出力されない限りこの
状態が繰り返される。CPUバックアップ回路１２ではこ
のリセット信号１１ａを入力し、リセット信号３ａがＬ
ＯＷになる回数が所定回数（例えば４回）に達したと
き、ＣＰＵ３は故障していると判定してバックアップ切
換信号１２ａをＨＩＧＨにして、ＣＰＵバックアップに
切り換える。
【００１０】図３にＲＯＭ８に格納されているデータが
正規であるか否かを判定するプログラムの動作を示すフ
ローチャートである。図３は上記リセット信号１１ａが
LOWからＨＩＧＨになりリセットが解除されてＭＰＵ７
が動き出すときの処理を示している。Ｓ１はＣＰＵ３の
動作モード及びポート割付けなどの初期設定を行う。Ｓ
２はＲＡＭ９の初期設定を行う。Ｓ３ではＲＯＭ８に格
納されているデータを集計する処理ルーチンである。Ｓ
４ではＳ３で集計したデータが正規であるか否かを確認
し正規データである場合はＳ５に進みＲＯＭＯＫ flag
を１とし、正規データでない場合はＳ６に進みＲＯＭＯ
Ｋ flagを０とする。その後は、各種エンジン制御等の
割り込み待ち状態に進む。
正規であるか否かを判定するプログラムの動作を示すフ
ローチャートである。図３は上記リセット信号１１ａが
LOWからＨＩＧＨになりリセットが解除されてＭＰＵ７
が動き出すときの処理を示している。Ｓ１はＣＰＵ３の
動作モード及びポート割付けなどの初期設定を行う。Ｓ
２はＲＡＭ９の初期設定を行う。Ｓ３ではＲＯＭ８に格
納されているデータを集計する処理ルーチンである。Ｓ
４ではＳ３で集計したデータが正規であるか否かを確認
し正規データである場合はＳ５に進みＲＯＭＯＫ flag
を１とし、正規データでない場合はＳ６に進みＲＯＭＯ
Ｋ flagを０とする。その後は、各種エンジン制御等の
割り込み待ち状態に進む。
【００１１】図４に１０ｍｓ毎に起動するプログラムラ
ン信号３ａを発生させるためのプログラムのフローチャ
ートを示す。Ｓ１０では図３の処理で行ったＲＯＭＯＫ
flagの状態を確認し、１の場合はＳ１１に進みプログ
ラムラン信号３ａの出力を反転する。０の場合はプログ
ラムラン信号３ａの出力は反転させずに処理を終了す
る。ＲＯＭＯＫ flagが０の場合は、プログラムラン信
号３ａを反転できないためＣＰＵ監視回路１１でＣＰＵ
３が故障していると判定しＣＰＵバックアップに切り換
える。
ン信号３ａを発生させるためのプログラムのフローチャ
ートを示す。Ｓ１０では図３の処理で行ったＲＯＭＯＫ
flagの状態を確認し、１の場合はＳ１１に進みプログ
ラムラン信号３ａの出力を反転する。０の場合はプログ
ラムラン信号３ａの出力は反転させずに処理を終了す
る。ＲＯＭＯＫ flagが０の場合は、プログラムラン信
号３ａを反転できないためＣＰＵ監視回路１１でＣＰＵ
３が故障していると判定しＣＰＵバックアップに切り換
える。
【００１２】図５は図３のＲＯＭチェック処理Ｓ３を説
明する図である。３０はＲＯＭ８のアドレス領域であ
り、本実施例では３２キロバイトのＲＯＭとする。プロ
グラム及び制御データを格納する領域をアドレス＄００
００から＄７ＦＦＤまでとし、上記＄００００から＄７
ＦＦＤのアドレスのデータを全て加算し、下４桁の加算
結果を記憶する。また、アドレス＄７ＦＦＥ，＄７ＦＦ
Ｆには予め上記アドレス＄００００から＄７ＦＦＤまで
の加算結果を格納しておく。そこで図３のＳ４で上記両
者の値を比較することによってプログラムや制御データ
が変更されたか否かを確認する。また、予め格納するプ
ログラムと制御データの加算値は上記ROM8内のどの領域
に置いても良く、プログラム内に隠し持つことができ
る。尚、図５の例ではプログラムと制御データを纏めて
加算したがプログラムと制御データを分けて加算し、各
々に対してデータが正規であるか確認することもでき
る。また、任意のアドレスに分けて同様に確認すること
も可能である。
明する図である。３０はＲＯＭ８のアドレス領域であ
り、本実施例では３２キロバイトのＲＯＭとする。プロ
グラム及び制御データを格納する領域をアドレス＄００
００から＄７ＦＦＤまでとし、上記＄００００から＄７
ＦＦＤのアドレスのデータを全て加算し、下４桁の加算
結果を記憶する。また、アドレス＄７ＦＦＥ，＄７ＦＦ
Ｆには予め上記アドレス＄００００から＄７ＦＦＤまで
の加算結果を格納しておく。そこで図３のＳ４で上記両
者の値を比較することによってプログラムや制御データ
が変更されたか否かを確認する。また、予め格納するプ
ログラムと制御データの加算値は上記ROM8内のどの領域
に置いても良く、プログラム内に隠し持つことができ
る。尚、図５の例ではプログラムと制御データを纏めて
加算したがプログラムと制御データを分けて加算し、各
々に対してデータが正規であるか確認することもでき
る。また、任意のアドレスに分けて同様に確認すること
も可能である。
【００１３】ユーザー側のＲＯＭの改造は一般的にエン
ジン特性を向上させるために制御データのみを変更し、
プログラムの変更は行わない。よって、以上の方法で、
ROM8上の制御データを変更されてもＣＰＵバックアップ
となって必要最低限の走行しかできなくなり、エンジン
出力を必要以上に上げることはなく、ＲＯＭ改造による
エンジン破壊を防ぐことができる。
ジン特性を向上させるために制御データのみを変更し、
プログラムの変更は行わない。よって、以上の方法で、
ROM8上の制御データを変更されてもＣＰＵバックアップ
となって必要最低限の走行しかできなくなり、エンジン
出力を必要以上に上げることはなく、ＲＯＭ改造による
エンジン破壊を防ぐことができる。
【００１４】
【発明の効果】上記構成により、ユーザー側でのＲＯＭ
データの変更があった場合、エンジン出力を必要以上に
上げることはなく、エンジン制御装置の改造によるエン
ジン破壊を防ぐことができる効果がある。
データの変更があった場合、エンジン出力を必要以上に
上げることはなく、エンジン制御装置の改造によるエン
ジン破壊を防ぐことができる効果がある。
【図１】本発明の構成を示すブロック図である。
【図２】ＣＰＵバックアップへの切り換え方法を示すタ
イミング図である。
イミング図である。
【図３】ＲＯＭの正当性を判定するプログラムのフロー
チャートである。
チャートである。
【図４】プログラムラン信号を派生させるためのプログ
ラムのフローチャートである。
ラムのフローチャートである。
【図５】ＲＯＭのチェック処理内容を示す図である。
１…エンジン制御装置、２…エンジン、３…ＣＰＵ、４
…入力処理回路、５…出力回路、６…Ｉ／Ｏ、７…ＭＰ
Ｕ、８…ＲＯＭ、９…ＲＡＭ、１１…ＣＰＵ監視回路、
１２…ＣＰＵバックアップ回路、１３…制御信号切換回
路。
…入力処理回路、５…出力回路、６…Ｉ／Ｏ、７…ＭＰ
Ｕ、８…ＲＯＭ、９…ＲＡＭ、１１…ＣＰＵ監視回路、
１２…ＣＰＵバックアップ回路、１３…制御信号切換回
路。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０５Ｂ 19/02 Ｃ Ｇ０６Ｆ 11/00 ３５０ Ｆ 12/00 7608−5Ｂ
Claims (3)
- 【請求項１】エンジンの回転を検出する回転検出器と，
上記回転検出器からの信号に基づきエンジンに最適の燃
料供給量または点火時期を演算し、制御信号を出力する
演算装置と，上記演算装置を動作させるためのプログラ
ム及び制御データが格納されている不揮発性メモリと，
上記演算装置の異常を検出し、上記演算装置に代わり上
記制御信号を切り換えるバックアップ手段とを備えたエ
ンジン制御装置において、上記不揮発性メモリ内に格納
されたデータの正当性を検証する機能があり、上記機能
により不揮発性メモリ内のデータが正当ではないと検知
された場合、上記制御信号を上記バックアップ手段から
の信号に切り換えることを特徴としたエンジン制御装
置。 - 【請求項２】請求項１記載のエンジン制御装置におい
て、不揮発性メモリ内に格納されたデータの正当性を検
証する機能は、複数備えたことを特徴としたエンジン制
御装置。 - 【請求項３】請求項２記載のエンジン制御装置におい
て、不揮発性メモリ内に格納されたデータの正当性を検
証する機能の内容は、上記不揮発性メモリ内に格納され
た任意のデータの和をとり、上記データの和と予め格納
おいたデータと一致しているか否かにより判定すること
を特徴としたエンジン制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6088159A JPH07295601A (ja) | 1994-04-26 | 1994-04-26 | エンジン制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6088159A JPH07295601A (ja) | 1994-04-26 | 1994-04-26 | エンジン制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07295601A true JPH07295601A (ja) | 1995-11-10 |
Family
ID=13935151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6088159A Pending JPH07295601A (ja) | 1994-04-26 | 1994-04-26 | エンジン制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07295601A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003097345A (ja) * | 2001-09-27 | 2003-04-03 | Denso Corp | 車両用電子制御装置 |
| JP2007276657A (ja) * | 2006-04-07 | 2007-10-25 | Denso Corp | プログラム管理システム |
-
1994
- 1994-04-26 JP JP6088159A patent/JPH07295601A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003097345A (ja) * | 2001-09-27 | 2003-04-03 | Denso Corp | 車両用電子制御装置 |
| JP2007276657A (ja) * | 2006-04-07 | 2007-10-25 | Denso Corp | プログラム管理システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5802592A (en) | System and method for protecting integrity of alterable ROM using digital signatures | |
| US6085299A (en) | Secure updating of non-volatile memory | |
| JPH03288942A (ja) | マイクロコンピュータにおけるプログラム暴走検出方法 | |
| JP2003022218A (ja) | マイクロコンピュータシステムのメモリ装置に格納されたデータの少なくとも一部分を活性化又は不活性化するための方法及びマイクロコンピュータシステム | |
| JPH07295601A (ja) | エンジン制御装置 | |
| JP2002334024A (ja) | 電子制御装置 | |
| JPH09198258A (ja) | タスクスタックオーバーフロー検出回路 | |
| JPH06160245A (ja) | 車両の異常診断装置 | |
| JPH0750020B2 (ja) | 電子制御装置 | |
| JP2001209531A (ja) | 半導体記憶装置およびプログラム判別システム | |
| US20030037213A1 (en) | Method for protecting a microcomputer system against manipulation of its program | |
| JP2604881B2 (ja) | 産業用機械の制御装置 | |
| US20240036878A1 (en) | Method for booting an electronic control unit | |
| JP2870202B2 (ja) | プロセッサ間相互監視方法及びその装置 | |
| JPH0768929B2 (ja) | 車両用故障診断システム | |
| JP2865128B2 (ja) | メモリ不正アクセス検出方式 | |
| JP2021033700A (ja) | 電子制御装置 | |
| JPH04159440A (ja) | 電子式エンジン制御装置の自己診断方法 | |
| JPH0822419A (ja) | 誤書込防止方式 | |
| JPH05265842A (ja) | 電気的に書き換え可能な読み出し専用メモリのアクセス制御回路 | |
| JPH05274223A (ja) | キャッシュメモリ | |
| JP3598350B2 (ja) | メモリアクセス制御装置 | |
| JP2000227856A (ja) | メモリ制御システム | |
| CN115309132A (zh) | 控制系统 | |
| JPS6260049A (ja) | 外部割込入力制御装置 |