JPH07281949A - Data storing method for storage - Google Patents

Data storing method for storage

Info

Publication number
JPH07281949A
JPH07281949A JP7678294A JP7678294A JPH07281949A JP H07281949 A JPH07281949 A JP H07281949A JP 7678294 A JP7678294 A JP 7678294A JP 7678294 A JP7678294 A JP 7678294A JP H07281949 A JPH07281949 A JP H07281949A
Authority
JP
Japan
Prior art keywords
data
stored
bits
bit width
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7678294A
Other languages
Japanese (ja)
Other versions
JP2723038B2 (en
Inventor
Miki Kato
美樹 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6076782A priority Critical patent/JP2723038B2/en
Publication of JPH07281949A publication Critical patent/JPH07281949A/en
Application granted granted Critical
Publication of JP2723038B2 publication Critical patent/JP2723038B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To reduce an idle area and to effectively store data by setting a control code in the idle area of a storage and then detecting the control code. CONSTITUTION:When the PCM bits are stored in the 8-bit width, it is supposed that the 1st data 1 uses the bit width of the peak value of a series of data. Then lower 8 bits of the data 1 are stored in an address 11 of a memory after the data 1 is regarded as the 10-bit width data, and higher 2 bits of the data 1 are stored in higher 2 bits of an address 12. As the next daa 2 consists of 10 bits, an unused control code 12a is set in an idle area equivalent to 2 bits on the LSB side of the address 12 storing higher bits of the data 2. The data 3 to n-1 can be all stored in the 8-bit width and therefore stored in sequence in the addresses 14-17. The data (n) and its subsequent ones are stored in the 10-bit width and therefore a control code 18a is set in an address 18 after the data n-1 on the address 17 is stored. A write area can be decided by the setting of these control codes.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、記憶装置のデータ格納
方法に関し、特に異なるビット幅のデータを効率よく格
納する方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data storage method for a storage device, and more particularly to a method for efficiently storing data having different bit widths.

【0002】[0002]

【従来の技術】現在、記憶装置へデータを格納する場合
において、例えば、記憶装置をメモリで考えると、メモ
リの容量を広げず、かつ、より多くのデータをメモリに
格納して使用出来るようにする、という要求がある。す
なわち、いかしてメモリを有効に使用するかが問題とな
る。
2. Description of the Related Art At present, when storing data in a storage device, for example, considering the storage device as a memory, it is possible to store more data in the memory without increasing the capacity of the memory. There is a request to do so. In other words, how to effectively use the memory becomes a problem.

【0003】一方、メモリは通常ワード単位でアクセス
され、1ワードのビット数はメモリにより定まってい
る。このため、記憶すべきデータのビット数が1ワード
のビット数と異なる場合には問題が生じる。これを図3
を用いて説明する。図3において、31から315はデ
ータの格納されているアドレス、すなわち各ワードを示
している。
On the other hand, the memory is usually accessed in word units, and the number of bits in one word is determined by the memory. Therefore, a problem occurs when the number of bits of data to be stored is different from the number of bits of one word. Figure 3
Will be explained. In FIG. 3, reference numerals 31 to 315 indicate addresses where data is stored, that is, respective words.

【0004】例えば、10ビットPCMデータを8ビッ
トが1ワードであるメモリ、すなわち8ビット幅メモリ
に格納する場合を考える。この場合、1つのデータは1
0ビットであるため、必ず図3に示すように、2バイト
分のメモリ領域が必要となる。ここで、1ワードが8ビ
ットであるため、1バイトとして表現した。詳述すれば
まず、データ1を格納する場合、その下位8ビット分の
1バイト目のアドレス31に格納する。残りの上位2ビ
ット分は、2バイト目のアドレス32のMSB側の2ビ
ットに格納する。アドレス32はまだ6ビット分の格納
領域が残っているので、次のデータであるデータ2の上
位2ビットを格納し、アドレス33にデータ2の下位8
ビット分を格納する。
For example, consider a case where 10-bit PCM data is stored in a memory in which 8 bits are 1 word, that is, an 8-bit width memory. In this case, 1 data is 1
Since it is 0 bit, a memory area for 2 bytes is always required as shown in FIG. Here, since one word has 8 bits, it is expressed as one byte. More specifically, when data 1 is stored, it is stored in the address 31 of the first byte corresponding to the lower 8 bits. The remaining upper 2 bits are stored in the 2 bits on the MSB side of the address 32 of the second byte. Since the storage area for 6 bits still remains in the address 32, the upper 2 bits of the data 2 which is the next data is stored, and the lower 8 bits of the data 2 are stored in the address 33.
Stores a bit.

【0005】このようにアドレス32のビットは、上
位、下位ビットを4ビットづつ、2分割して2つの異な
るデータを格納している。すなわち、MSB側から2ビ
ット分にデータ1の残りの上位2ビットを格納し、3、
4ビット目は空き領域となり、コード“0”を格納し、
5、6ビット目にはデータ2の上位2ビットのデータを
格納し、7、8ビット目は空き領域となり、コード
“0”を格納している。同様に、データ3以降のデータ
が格納される。かくして図3のようにデータ1データn
+1の格納アドレスが決定される。
In this way, the bits of the address 32 are divided into two, each of which is composed of 4 bits of high-order bits and 4 bits of low-order bits, and stores two different data. That is, the remaining upper 2 bits of the data 1 are stored in 2 bits from the MSB side,
The 4th bit becomes an empty area and stores the code "0",
The upper 2 bits of the data 2 are stored in the 5th and 6th bits, the empty area is stored in the 7th and 8th bits, and the code "0" is stored. Similarly, data after the data 3 is stored. Thus, as shown in FIG. 3, data 1 data n
The +1 storage address is determined.

【0006】このように、上述した例の場合には、上位
2ビットを格納するアドレスには、必ず、2つの異なる
データが格納されており、また4ビット分の空き領域が
発生していた。
As described above, in the above-described example, two different data are always stored in the address storing the upper 2 bits, and a 4-bit free area is generated.

【0007】しかも、特にPCMデータのようなもので
は常に10ビットが必要とは限らない。一般的には、連
続したデータの大きさは急激に変化することはないた
め、次のPCMデータも8ビット以下で納まる。この場
合、PCMデータの上位2ビットを格納するアドレスの
データが00Hになり、この1バイト分は無駄な領域と
なる。すなわち、実データが10ビットで表される場合
は、2種類のデータを格納するために、3バイト分の格
納領域を必要としていたが、8ビット以下で表すことの
できる場合は、2バイト分しか格納領域を必要としない
ため、1バイト分の無駄な領域が発生することになる。
In addition, especially for PCM data, 10 bits are not always required. In general, the size of continuous data does not change abruptly, so that the next PCM data also fits in 8 bits or less. In this case, the address data that stores the upper 2 bits of the PCM data is 00H, and this 1 byte is a useless area. That is, when the actual data is represented by 10 bits, a storage area of 3 bytes is required to store two types of data, but when it can be represented by 8 bits or less, it is equivalent to 2 bytes. Since only the storage area is required, a 1-byte useless area is generated.

【0008】入力データのビット表が異なる他の例とし
てイメージデータがある。かかるイメージデータに対す
るメモリへの格納手法が図4、図5に示す。本例は、前
述のように、画像表示のためのイメージデータの格納方
法であり、1つのメモリにビット幅の異なるイメージデ
ータを混在させる場合の格納方法である。図4(a)に
示す最初のイメージデータは第1番目のメモリプレー
ン4aに格納し、アドレスが“1”〜“5”までの間に
格納される。次に、イメージデータを、図4(b)の
ように格納する場合、6番目のアドレスを先頭アドレス
として“4”画素分が格納される。この場合、図4
(b)に示すように、イメージデータを格納した第1
番目と第2番目のメモリプレーン4a、4bの下に空き
領域が生じる。この空き領域を後に新たなデータの格納
に使用するために、図5のような空き領域情報を生成す
る。図5は、空き領域情報の内容を示す一覧表である。
始めに、イメージデータの下に生じた空き領域番号を
No.1とすると、その先頭アドレスは“1”、画素数
は“5”、ビット幅が“2”というように表される。次
に図4(c)に示すように3番目のイメージデータを
格納する場合、図5に示す空き領域情報の検索を行う。
そして、空き領域No.1に対して、その画素数とビッ
ト幅をイメージデータの画素数とビット幅と比較し、
格納が可能であると判断されるとこの空き領域にイメー
ジデータの格納が行われる。
Image data is another example in which the bit table of input data is different. A method of storing such image data in the memory is shown in FIGS. As described above, this example is a method of storing image data for image display, and is a method of storing image data having different bit widths in one memory. The first image data shown in FIG. 4A is stored in the first memory plane 4a, and is stored between addresses "1" to "5". Next, when the image data is stored as shown in FIG. 4B, "4" pixels are stored with the sixth address as the start address. In this case,
As shown in (b), the first image data is stored.
There is an empty area under the second and second memory planes 4a and 4b. In order to use this free space later for storing new data, free space information as shown in FIG. 5 is generated. FIG. 5 is a list showing the contents of the free area information.
First, the empty area number generated under the image data is No. When it is 1, the leading address is represented by "1", the number of pixels is "5", and the bit width is "2". Next, when storing the third image data as shown in FIG. 4C, the free area information shown in FIG. 5 is searched.
Then, the free area No. 1, the number of pixels and the bit width are compared with the number of pixels and the bit width of the image data,
When it is determined that the image data can be stored, the image data is stored in this empty area.

【0009】このように、本例では、効率的に1つのメ
モリを使用することが出来るが、イメージデータをメモ
リへ後から詰め込んでいく際、図5のような空き領域情
報が必要である。また、図3で示したようなPCMデー
タのメモリへの格納には、この格納方法では、メモリ空
間が2次元的であるため、不向きである。
As described above, in this example, one memory can be efficiently used, but when the image data is packed into the memory later, the empty area information as shown in FIG. 5 is required. Further, this storage method is not suitable for storing PCM data in the memory as shown in FIG. 3 because the memory space is two-dimensional.

【0010】[0010]

【発明が解決しようとする課題】以上のように、まず図
3で示した格納方法では、10ビットで表されるデータ
の内容が8ビットで納まる場合であっても、必ず2バイ
ト分の領域を使用していたため、8ビットで納まるデー
タの比率が高い場合、無駄な領域の比率が高くなる。す
なわち、記憶装置の空き領域が多いという課題を有して
いた。
As described above, in the storage method shown in FIG. 3, first, even if the content of the data represented by 10 bits can be stored in 8 bits, the area for 2 bytes must be stored. Therefore, if the ratio of the data that can be stored in 8 bits is high, the ratio of the useless area becomes high. That is, there is a problem that the storage device has many free areas.

【0011】次に図4、図5で示した方法では、図3に
おけるような空き領域が多い点を解決し、効率的に1つ
のメモリを使用することは出来る。しかしながら、メモ
リ空間が2次元的であるため、画像表示のためのイメー
ジデータの格納には好都合であるが、第1の従来例にお
ける場合のようなPCMデータの格納には、不向きであ
った。また、データを最初からメモリに詰め込んでいる
のではなく、後から詰め込んでいく方法をとっており、
この場合、図3のような空き領域情報が必要となり、デ
ータの格納のために必要な情報が増えるという課題を有
していた。
Next, with the method shown in FIGS. 4 and 5, it is possible to solve the problem that there are many free areas as shown in FIG. 3 and use one memory efficiently. However, since the memory space is two-dimensional, it is convenient for storing image data for image display, but it is not suitable for storing PCM data as in the case of the first conventional example. Also, instead of stuffing the data into the memory from the beginning, we are stuffing it later.
In this case, the free area information as shown in FIG. 3 is required, and there is a problem that the information required for storing data increases.

【0012】本発明の目的は、より改良されたデータ格
納方法を提供することにある。特にPMCデータの格納
に適用して最適な方法を提供することにある。
An object of the present invention is to provide an improved data storage method. Especially, it is to provide an optimum method applied to the storage of PMC data.

【0013】[0013]

【課題を解決するための手段】本発明の記憶装置のデー
タ格納方法は、定められたビット幅の記憶装置に、ビッ
ト幅が不特定であるデータを格納する記憶装置におい
て、書き込みデータのビット幅と、記憶装置によって決
定されるビット幅とを比較し、特定の制御コードによっ
て書き込み領域を判別できることを特徴とする。
According to a data storage method of a storage device of the present invention, a bit width of write data is stored in a storage device having a predetermined bit width and data having an unspecified bit width is stored in the storage device. And the bit width determined by the storage device are compared, and the write area can be determined by a specific control code.

【0014】[0014]

【実施例】以下、本発明を実施例につき図面を用いて詳
細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below with reference to the drawings with reference to the accompanying drawings.

【0015】図1は本発明の一実施例による方法で格納
されたデータのメモリ上での格納状態を示している。図
2は図1におけるデータを格納するメモリ部を含む、本
発明の記憶装置のデータ格納方法を実現するための、全
体ブロック図である。
FIG. 1 shows a storage state on a memory of data stored by a method according to an embodiment of the present invention. FIG. 2 is an overall block diagram for realizing the data storage method of the storage device of the present invention including the memory unit for storing the data in FIG.

【0016】図1において、11から111はデータの
格納されているアドレスであり、12a、18aは特定
の制御コードである。
In FIG. 1, 11 to 111 are addresses where data is stored, and 12a and 18a are specific control codes.

【0017】図2において、21はバッファであり、格
納すべきデータを一時保持する。22はバッファ21か
ら出力される信号をあらかじめ定められた条件によって
検出する検出器であり、その検出出力にもとづき制御器
23はデータに対してビット幅を変化させるための制御
を行い、そしてメモリ24にデータを格納する。
In FIG. 2, reference numeral 21 denotes a buffer, which temporarily holds data to be stored. A detector 22 detects the signal output from the buffer 21 according to a predetermined condition. Based on the detected output, the controller 23 controls the data to change the bit width, and the memory 24 Store the data in.

【0018】まず、図3での例示と同様に10ビットP
CMデータを8ビット幅メモリに格納する場合を考え
る。まず、バッファ21にはあらかじめ定められた1フ
レームのPCMデータが蓄積されている。このデータが
検出器22と制御器23の両方へ伝送される。検出器2
2では、伝送される一連のデータのピーク値を検出す
る。検出された情報を制御器23に伝送し、ここで、書
き込むべき1つのデータのビット幅が決定される。本実
施例の場合では、8ビット幅以内であるか、8ビット幅
より大きいかを検出情報とする。例えば、データが8ビ
ット幅以内であればその検出出力22−1はロウレベル
となり、それより大きいとはハイレベルとなる。なお、
1番目のデータは、伝送される一連のデータのピーク値
のビット幅を用いるものとし、本実施例では、10ビッ
ト幅データとしてみなす。1番目のデータのメモリに格
納された実際のビット幅を示す情報がないからである。
First, as in the example shown in FIG. 3, 10-bit P
Consider a case where CM data is stored in an 8-bit width memory. First, the buffer 21 stores PCM data of a predetermined one frame. This data is transmitted to both detector 22 and controller 23. Detector 2
In 2, the peak value of the series of transmitted data is detected. The detected information is transmitted to the controller 23, where the bit width of one data to be written is determined. In the case of the present embodiment, the detection information is whether it is within the 8-bit width or larger than the 8-bit width. For example, if the data has a width of 8 bits or less, the detection output 22-1 becomes low level, and if it is larger than that, it becomes high level. In addition,
The first data uses the bit width of the peak value of a series of transmitted data, and is regarded as 10-bit width data in this embodiment. This is because there is no information indicating the actual bit width stored in the memory of the first data.

【0019】かかる検出出力22−1にもとづき制御器
23はメモリ24に対するデータ格納を制御する。すな
わち、まず1番目のデータ1については、図1のように
メモリ24のアドレス11にデータ1の下位8ビットを
格納し、アドレス12の上位2ビットにデータ1の上位
2ビットを格納する。そして、データ2以降について検
出器22からの検出出力22−1が有効に作用する。こ
こで、データ2は8ビットよりも大きいデータ(10ビ
ットデータ)、データ3からデータn−1までは8ビッ
ト以内に納まるデータ(8ビットデータ)とし、データ
nからは再び、8ビットでは納まらないデータ(10ビ
ットデータ)とする。
The controller 23 controls data storage in the memory 24 based on the detected output 22-1. That is, for the first data 1, first, the lower 8 bits of the data 1 are stored in the address 11 of the memory 24, and the upper 2 bits of the data 1 are stored in the upper 2 bits of the address 12, as shown in FIG. Then, the detection output 22-1 from the detector 22 effectively acts on the data 2 and thereafter. Here, the data 2 is data larger than 8 bits (10-bit data), the data 3 to the data n-1 is data that can be stored within 8 bits (8-bit data), and the data n is again stored at 8 bits. There is no data (10-bit data).

【0020】データ2は10ビットデータのため、図3
と同様に、2バイト分使用して格納する。一方、データ
3は8ビットデータのため、1バイトで格納する。しか
しながら、1バイト格納したことを示す情報が であ
る。そこで、制御器23は、まず、データ2の上位ビッ
トが格納されているアドレス12の、LSB側から2ビ
ット分の空き領域12aに、制御コードを設定する。本
実施例では、未使用の領域12a“01”という制御コ
ードが設定される。そして、制御器23はメモリ24の
アドレス14に8ビット幅としてのデータ3を格納す
る。データ4〜データn−1はすべて8ビット幅でおさ
まるので、アドレス15〜17に順々に格納される。デ
ータを読みだす場合に、アドレス12の領域12aに
“01”という制御コードがきたら、次のデータから
は、データが1バイトで格納されているということを意
味し、1バイトづつ、データを読みだす。
Since the data 2 is 10-bit data, the data shown in FIG.
Similar to, store 2 bytes. On the other hand, since data 3 is 8-bit data, it is stored in 1 byte. However, the information indicating that 1 byte has been stored is. Therefore, the controller 23 first sets a control code in the 2-bit free area 12a from the LSB side of the address 12 in which the upper bits of the data 2 are stored. In this embodiment, the control code of the unused area 12a "01" is set. Then, the controller 23 stores the data 3 having an 8-bit width in the address 14 of the memory 24. Since data 4 to data n-1 all fit within an 8-bit width, they are stored in addresses 15 to 17 in order. When reading data, if the control code "01" comes in the area 12a of the address 12, it means that the data is stored in 1 byte from the next data, and the data is read 1 byte at a time. I will

【0021】制御器23がデータnを受けると、検出器
22からその出力22−1により当該データが8ビット
では納まらないこと通知される。さらに応答して、デー
タnからは10ビットで格納することを示す第2の制御
コードを制御器23はメモリ24に格納する。すなわ
ち、アドレス17のデータn−1を格納した後で、アド
レス18に制御コード18aを設定する。このコード
は、データの読みだしの際の読みだし情報ともされる。
本実施例では、制御コード18aにFFHを設定してい
る。つまり、アドレス17のデータn−1まで順番に、
データを8ビットづつ読みだしていき、FFHが現れた
ら、制御コードとみなし、次のデータからは、データが
10ビットで表されていることを意味する。従って、ア
ドレス19のデータnは、アドレス110のMSB側か
らの2ビットも読みだす。1つのデータに対し、2バイ
ト分、データが読みだされる。なお、FFHを設定した
場合、8ビットデータのFFHと区別がつかなくなる恐
れがあるため、8ビットデータのFFHの場合は、必ず
10ビットで表すことによって区別することとする。こ
のようにして、アドレス19のデータnから、10ビッ
トでデータを格納することが出来る。
When the controller 23 receives the data n, the detector 22 notifies the output 22-1 that the data cannot be stored in 8 bits. In response, the controller 23 stores in the memory 24 the second control code indicating that the data n is to be stored in 10 bits. That is, after storing the data n-1 of the address 17, the control code 18a is set to the address 18. This code is also referred to as reading information when reading data.
In this embodiment, FFH is set in the control code 18a. That is, data n-1 of address 17 is sequentially
The data is read in 8-bit units, and when FFH appears, it is regarded as a control code, and it means that the data is represented by 10 bits from the next data. Therefore, the data n of the address 19 also reads 2 bits from the MSB side of the address 110. Two bytes of data are read out for one data. When FFH is set, it may be indistinguishable from FFH of 8-bit data. Therefore, FFH of 8-bit data is always represented by 10 bits for distinction. In this way, the data n of the address 19 can be stored in 10 bits.

【0022】制御器2に要求される上述した制御コード
の格納および各データの格納は通常のメモリアクセスの
コントロール回路とデータ生成回路とで容易に実現され
る。例えば、制御器23に8ビット幅のレジスタを用意
し、同レジスタに図1のアドレス12の内容をストア
し、そしてアドレス12に書き込むことで実現される。
The storage of the above-mentioned control code and the storage of each data required for the controller 2 can be easily realized by a control circuit and a data generation circuit for normal memory access. For example, it is realized by preparing an 8-bit width register in the controller 23, storing the contents of the address 12 of FIG.

【0023】本実施例において、8ビットと10ビット
の2種類のデータの格納をとり上げたが、あくまで1実
施例にすぎず、3種類以上の制御コードを設定すること
によって、3種類以上のビット幅のデータを格納するこ
とが可能であるし、制御コードの内容も、ビット幅の判
別のつくものであれば問題はない。
In this embodiment, the storage of two kinds of data of 8 bits and 10 bits is taken up, but this is merely one embodiment, and by setting three or more kinds of control codes, three or more kinds of bits are stored. Width data can be stored, and there is no problem as long as the content of the control code can determine the bit width.

【0024】さらに、データの種類、データの格納場所
が、本実施例では、PCMデータ、メモリとなっている
が、別の種類のものであっても、問題がないことと、図
2の全体ブロック図は、最終的に本実施例で示したよう
なデータの格納を実行出来るものであれば、構成が異な
っていても問題がないことは明白である。
Further, although the type of data and the storage location of the data are PCM data and memory in the present embodiment, there is no problem even if they are different types, and the whole of FIG. It is obvious that there is no problem in the block diagram even if the configuration is different, as long as the data storage as shown in this embodiment can be finally executed.

【0025】[0025]

【発明の効果】従来のデータの格納方法では、空き領域
が多かったが、以上説明したように本発明では、記憶装
置の空き領域に制御コードを設定し、その制御コードを
検出することによって、記憶装置へ格納するためのビッ
ト長を制御し、異なるビット幅のデータを格納すること
を可能にした。これにより、空き領域を削減し、効率よ
くデータを格納することが出来るという効果がある。例
えば、全データ中、8ビット幅のデータの比率を50%
と仮定すると、16%の圧縮が出来、全格納領域1/6
の空き領域をほぼ、なくすことが出来る。
According to the conventional data storage method, there are many free areas, but as described above, the present invention sets the control code in the free area of the storage device and detects the control code. The bit length for storing in the storage device was controlled, and it became possible to store data of different bit widths. As a result, there is an effect that the free area can be reduced and the data can be efficiently stored. For example, the ratio of 8-bit width data in all data is 50%
Assuming that, 16% compression is possible and total storage area is 1/6
You can almost eliminate the empty area.

【0026】また、データを最初から記憶装置に詰め込
んでいるため、第2の従来例のような空き領域情報は不
要となり、記憶装置を縮小することが出来るという効果
がある。さらに、PCMデータのように、1次元のメモ
リ空間へデータを格納したい場合に効果がある。
Further, since the data is packed in the storage device from the beginning, the free area information as in the second conventional example becomes unnecessary, and the storage device can be reduced in size. Further, it is effective when it is desired to store data in a one-dimensional memory space like PCM data.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例による方法により格納された
メモリのデータ格納状態図。
FIG. 1 is a data storage state diagram of a memory stored by a method according to an embodiment of the present invention.

【図2】本発明の方法を実行する全体のシステムブロッ
ク図。
FIG. 2 is an overall system block diagram for performing the method of the present invention.

【図3】従来例によるメモリのデータ格納状態FIG. 3 is a data storage state of a memory according to a conventional example.

【図4】他の従来例によるメモリのデータ格納状態図。FIG. 4 is a data storage state diagram of a memory according to another conventional example.

【図5】図4の従来例による空き領域情報を示す図。FIG. 5 is a diagram showing free area information according to the conventional example of FIG. 4;

【符号の説明】[Explanation of symbols]

11〜111 データの格納されているアドレス 12a,18a 制御コード 21 バッファ 22 検出器 23 制御器 24 メモリ 31〜315 データの格納されているアドレス 4a〜4d メモリプレーン 11-111 Address where data is stored 12a, 18a Control code 21 Buffer 22 Detector 23 Controller 24 Memory 31-315 Address where data is stored 4a-4d Memory plane

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 定められたビット幅の記憶装置に、ビッ
ト幅が不特定であるデータを格納する記憶装置におい
て、書き込みデータのビット幅と、記憶装置によって決
定されるビット幅とを比較し、特定の制御コードによっ
て書き込み領域を判別できるデータ格納方法。
1. A storage device for storing data having an unspecified bit width in a storage device having a predetermined bit width, comparing the bit width of write data with the bit width determined by the storage device, A data storage method that allows the write area to be identified by a specific control code.
【請求項2】 供給されたデータを、定められたビット
幅のメモリの一つのアドレスの当該ビット幅で表わせる
か否かを判定し、表わせるときは第1の情報を表わせな
いときは第2の情報を出力する判定手段と、前記判定手
段が前記第1の情報を発生したときはこれに対応するデ
ータを前記メモリの一つのアドレスに格納し前記第2の
情報を発生したときはこれに対応するデータを前記メモ
リの複数のアドレスにわたって格納するとともに、前記
判定手段からの出力情報が変化する毎にその状態を示す
制御コードを前記メモリに格納する格納手段とを備える
記憶装置のデータ格納装置。
2. It is determined whether or not the supplied data can be represented by the bit width of one address of a memory having a predetermined bit width. If the data can be represented, the first information can be represented. (2) determining means for outputting information, and when the determining means generates the first information, stores data corresponding to the first information in one address of the memory, and when generating the second information, Storing the data corresponding to the above-mentioned data over a plurality of addresses of the memory, and storing the control code indicating the state in the memory each time the output information from the determining means changes, the data storage of the storage device. apparatus.
【請求項3】 前記制御コードは、前記第1の情報から
前記第2の情報に変化したときは前記メモリの前記ビッ
ト幅と同一のビット幅をとり、前記第2の情報から前記
第1の情報に変化したときは前記ビット幅よりも小さい
ビット幅を取る請求項2記載のデータ格納装置。
3. The control code has the same bit width as the bit width of the memory when the first information is changed to the second information, and the control code is changed to the first bit from the second information. The data storage device according to claim 2, wherein a bit width smaller than the bit width is used when the information is changed.
JP6076782A 1994-04-15 1994-04-15 Method of storing data in storage device Expired - Lifetime JP2723038B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6076782A JP2723038B2 (en) 1994-04-15 1994-04-15 Method of storing data in storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6076782A JP2723038B2 (en) 1994-04-15 1994-04-15 Method of storing data in storage device

Publications (2)

Publication Number Publication Date
JPH07281949A true JPH07281949A (en) 1995-10-27
JP2723038B2 JP2723038B2 (en) 1998-03-09

Family

ID=13615178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6076782A Expired - Lifetime JP2723038B2 (en) 1994-04-15 1994-04-15 Method of storing data in storage device

Country Status (1)

Country Link
JP (1) JP2723038B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002014649A (en) * 2000-06-28 2002-01-18 Matsushita Electric Ind Co Ltd Picture display device
JP2002014663A (en) * 2000-06-30 2002-01-18 Matsushita Electric Ind Co Ltd Picture display preprocessing device and picture display device
JP2004302324A (en) * 2003-04-01 2004-10-28 Matsushita Electric Ind Co Ltd On-screen display device
WO2009116115A1 (en) * 2008-03-18 2009-09-24 富士通株式会社 Memory controller and memory system using the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5852720A (en) * 1981-09-24 1983-03-29 Sharp Corp Code discriminating method
JPH02216515A (en) * 1989-02-17 1990-08-29 Kansai Nippon Denki Software Kk System for treating coexisting field

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5852720A (en) * 1981-09-24 1983-03-29 Sharp Corp Code discriminating method
JPH02216515A (en) * 1989-02-17 1990-08-29 Kansai Nippon Denki Software Kk System for treating coexisting field

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002014649A (en) * 2000-06-28 2002-01-18 Matsushita Electric Ind Co Ltd Picture display device
JP2002014663A (en) * 2000-06-30 2002-01-18 Matsushita Electric Ind Co Ltd Picture display preprocessing device and picture display device
JP2004302324A (en) * 2003-04-01 2004-10-28 Matsushita Electric Ind Co Ltd On-screen display device
WO2009116115A1 (en) * 2008-03-18 2009-09-24 富士通株式会社 Memory controller and memory system using the same
JP5035412B2 (en) * 2008-03-18 2012-09-26 富士通株式会社 Memory controller and memory system using the same
US8436865B2 (en) 2008-03-18 2013-05-07 Fujitsu Limited Memory controller and memory system using the same

Also Published As

Publication number Publication date
JP2723038B2 (en) 1998-03-09

Similar Documents

Publication Publication Date Title
US6779100B1 (en) Method and device for address translation for compressed instructions
JP2723038B2 (en) Method of storing data in storage device
US6044484A (en) Method and circuit for error checking and correction in a decoding device of compact disc-read only memory drive
US5337409A (en) Parallel/serial data conversion system
KR950033914A (en) Data Processor Circuits and Processing Methods for Digital Image / Graphics Processing
US6301264B1 (en) Asynchronous data conversion circuit
CN110825658B (en) Flash memory controller and method
US5590279A (en) Memory data copying apparatus
US5450543A (en) Flag-based high-speed I/O data transfer
JP2002050172A (en) Fifo control circuit
JP2000003332A (en) Bi-directional bus size conversion circuit
JP2005032035A (en) Memory data storage method, memory access circuit, and integrated circuit
KR100389760B1 (en) system and method of address management in the FIFO for IPC
JPH04373058A (en) Buffer control system
JPS61156491A (en) Ic card
KR100258933B1 (en) Memory management device and method thereof
KR100219474B1 (en) Printer
JPH082756Y2 (en) Image processing device
JPS61177856A (en) Circuit for detecting change in digital signal
JPS61198277A (en) Character display controller
JPH0133848B2 (en)
JPS62219390A (en) Fifo memory
JP2004280333A (en) Buffer memory device and free space management method for same
KR960042672A (en) Variable length data recording method of digital BC
JPH06342405A (en) Filing system

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971028