JPH0727888B2 - Dry etching method - Google Patents

Dry etching method

Info

Publication number
JPH0727888B2
JPH0727888B2 JP23598485A JP23598485A JPH0727888B2 JP H0727888 B2 JPH0727888 B2 JP H0727888B2 JP 23598485 A JP23598485 A JP 23598485A JP 23598485 A JP23598485 A JP 23598485A JP H0727888 B2 JPH0727888 B2 JP H0727888B2
Authority
JP
Japan
Prior art keywords
mask
optical waveguide
layer
guide
waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP23598485A
Other languages
Japanese (ja)
Other versions
JPS6294936A (en
Inventor
泰文 山田
明 姫野
正夫 河内
盛男 小林
光保 安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP23598485A priority Critical patent/JPH0727888B2/en
Publication of JPS6294936A publication Critical patent/JPS6294936A/en
Publication of JPH0727888B2 publication Critical patent/JPH0727888B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 〔発明の技術範囲〕 本発明はドライエッチング方法、さらに詳細には、光集
積回路などのように積層構造を有する回路部品の製造に
有効なドライエッチング方法に関する。
Description: TECHNICAL FIELD The present invention relates to a dry etching method, and more particularly to a dry etching method effective for manufacturing a circuit component having a laminated structure such as an optical integrated circuit.

〔発明の技術的背景〕[Technical background of the invention]

近年、光集積回路、3次元集積回路などのように大きな
段差および積層構造を有する回路部品の研究が活発化し
ている。これに伴って、段差、積層構造のある基板の加
工は、従来からあるフォトリソ技術では対応しきれなく
なっており、これに適した精密加工方法開発が必要にな
っている。たとえば、光通信、光情報処理の分野で光集
積回路が期待されている。石英系、光導波路と受発光素
子とを複合一体化した石英系光導波回路は、光集積回路
の有効な実現手段である(たとえば特願昭59−167677
号、M.Kawachi et al,Electron.Lerr.,21,31,(198
4)〕。
In recent years, research on circuit components having large steps and a laminated structure such as an optical integrated circuit and a three-dimensional integrated circuit has become active. Accompanying this, the processing of substrates having steps and a laminated structure cannot be handled by conventional photolithography technology, and it is necessary to develop a precision processing method suitable for this. For example, optical integrated circuits are expected in the fields of optical communication and optical information processing. A silica-based optical waveguide circuit in which an optical waveguide and a light emitting / receiving element are combined and integrated is an effective means for realizing an optical integrated circuit (for example, Japanese Patent Application No. 59-167677).
No., M. Kawachi et al, Electron. Lerr., 21, 31, (198
Four)〕.

この石英系光導波回路は、従来は多モード用光回路への
適用が検討され、たとえば第1図のようにリッジ状光回
路が制作されてきた。第1図はリッジ状光回路を示す斜
視図であり、図中、1は基板、2は光導波路、3はファ
イバガイド、4はレーザガイド、5は受光素子ガイド、
6はファイバ、7は半導体レーザ、8は微小反射鏡、9
はアバランシュフォトダイオードである。
The application of this silica-based optical waveguide circuit to a multimode optical circuit has been studied so far, and for example, a ridge-shaped optical circuit has been produced as shown in FIG. FIG. 1 is a perspective view showing a ridge-shaped optical circuit, in which 1 is a substrate, 2 is an optical waveguide, 3 is a fiber guide, 4 is a laser guide, 5 is a light receiving element guide,
6 is a fiber, 7 is a semiconductor laser, 8 is a small reflecting mirror, 9
Is an avalanche photodiode.

このような光回路の光導波路2、ファイバガイド3、レ
ーザガイド4、受光素子ガイド5を形成するにあたって
は、第2図に示すような1枚のフォトマスクパターン10
を用いたドライエッチングにより不要部分の石英系光導
波膜を除去することによって形成させることができる。
光導波路2とガイド3、4、5の位置はフォトマスクパ
ターン10によって定まっているので、プロセス途中での
光導波路2とガイド3、4、5との間の位置合わせは必
要ではなく、高い精度で位置合わせが自動的に実現でき
る。
In forming the optical waveguide 2, the fiber guide 3, the laser guide 4, and the light receiving element guide 5 of such an optical circuit, one photomask pattern 10 as shown in FIG.
It can be formed by removing an unnecessary portion of the silica-based optical waveguide film by dry etching using.
Since the positions of the optical waveguide 2 and the guides 3, 4, 5 are determined by the photomask pattern 10, alignment between the optical waveguide 2 and the guides 3, 4, 5 is not necessary during the process, and high precision is achieved. The alignment can be realized automatically with.

ところで、石英系光導波回路を単一モード系に適用する
場合にあっては、第1図に示す光回路のようにリッジ状
ではなく、クラッド層を厚く形成して、第3図のように
コアを埋め込む構造をとることが望まれる。これは単一
モード系の場合には光電界のクラッド層へのしみ出しが
多くなるため、厚いクラッド層を必要とするためであ
る。すなわち、基板1上に導波路バッファ層2bを形成
し、このバッファ層2b上にコア2aを形成するとともに、
このコア2aおよびバッファ層2bの廻りを厚いクラッド層
2cで覆って前記コア2aなどを埋め込んだ構造になってい
る。
By the way, when the silica-based optical waveguide circuit is applied to a single-mode system, a thick clad layer is formed instead of the ridge shape as in the optical circuit shown in FIG. 1, and as shown in FIG. It is desirable to have a structure in which the core is embedded. This is because, in the case of a single mode system, an optical electric field is more likely to seep into the clad layer, so that a thick clad layer is required. That is, the waveguide buffer layer 2b is formed on the substrate 1, the core 2a is formed on the buffer layer 2b, and
A thick clad layer is formed around the core 2a and the buffer layer 2b.
It has a structure in which the core 2a and the like are embedded by being covered with 2c.

このような埋め込み式の光導波回路を製造する場合、従
来は、ガイドと光導波路を1枚のフォトマスクを用いて
同時に製造することはできず、第4図(a)から(e)
に示すよな工程に基づき製造していた。
In the case of manufacturing such an embedded optical waveguide circuit, conventionally, the guide and the optical waveguide cannot be manufactured at the same time by using one photomask, and thus FIG. 4A to FIG.
It was manufactured based on the process shown in.

まず、第4図(a)に示すように基板1上に形成した石
英系光導波膜2′にフォトマスクパターン10aを用いた
フォトリソグラフィ技術により、マスクパターンを形成
する。なお21はマスク材である。次ぎにドライエッチン
グにより光導波路2を形成し(第4図(b))、その上
に埋め込みクラッド層2cを形成するとともに(第4図
(c))、埋め込みクラッド層2cで埋め込まれた光導波
路2上に、再びマスク材21を形成し、フォトマスクパタ
ーン10bによりガイド部2dをパターン化する(第4図
(d))。さらに、前記クラッド層2cをドライエッチン
グすることによって光導波路2へのファイバ接続用ガイ
ド2dを形成する(第4図(e))。
First, as shown in FIG. 4 (a), a mask pattern is formed on the silica-based optical waveguide film 2'formed on the substrate 1 by the photolithography technique using the photomask pattern 10a. Reference numeral 21 is a mask material. Next, the optical waveguide 2 is formed by dry etching (Fig. 4 (b)), the embedded clad layer 2c is formed thereon (Fig. 4 (c)), and the optical waveguide embedded with the embedded clad layer 2c is formed. A mask material 21 is formed again on the surface 2 and the guide portion 2d is patterned by the photomask pattern 10b (FIG. 4 (d)). Further, the clad layer 2c is dry-etched to form a fiber connecting guide 2d for the optical waveguide 2 (FIG. 4 (e)).

このような工程において、第4図(d)に示された工程
においては、ガイドパターン10bを、既に形成された光
導波路2の位置に対し、誤差1μm以内の精度で設けて
パターン化する必要がある。しかしながら、前記クラッ
ド層2c上には既にマスク材21が積層されているため下層
に形成されている光導波路2を直接目視することは不可
能であり、このため従来のドライエッチング工程では、
ガイドとの導波路との精密な位置合わせを行うことは極
めて困難であった。
In such a step, in the step shown in FIG. 4 (d), it is necessary to pattern the guide pattern 10b with respect to the position of the already formed optical waveguide 2 with an accuracy within an error of 1 μm. is there. However, since the mask material 21 is already laminated on the clad layer 2c, it is impossible to directly visually observe the optical waveguide 2 formed in the lower layer. Therefore, in the conventional dry etching process,
It was extremely difficult to perform precise alignment between the guide and the waveguide.

〔発明の概要〕[Outline of Invention]

本発明は以上の点に鑑みなされたものであり、たとえば
埋め込み石英系光導波路のように、積層構造を有する回
路部品を加工するに際し、上層構造と下層構造とを精度
良好に位置合わせ可能なドライエッチング方法を提供す
ることを目的とするものである。
The present invention has been made in view of the above points, and when processing a circuit component having a laminated structure, such as an embedded silica optical waveguide, a dry structure capable of accurately aligning an upper layer structure and a lower layer structure. It is an object to provide an etching method.

したがって、本発明によるドライエッチング方法は、第
一の被加工材料表面に所望パターンの埋め込みマスクを
形成したのち、エッチングして不要部分を除去して第一
被加工材料表面に下層構造を形成し、前記埋め込みマス
クを残存させたままの第一被加工材料表面上に第二の被
加工材料を積層形成するとともに、前記第二被加工材料
に所望パターンの表面マスクを形成し、この表面マスク
と埋め込みマスクをマスクとしてエッチングして、不要
部分を除去することにより、第一加工材料および第二加
工材料表面に所望構造を形成することを特徴とするもの
である。
Therefore, the dry etching method according to the present invention, after forming a buried mask of a desired pattern on the surface of the first material to be processed, remove unnecessary portions by etching to form a lower layer structure on the surface of the first material to be processed, A second work material is laminated and formed on the surface of the first work material in which the embedded mask remains, and a surface mask having a desired pattern is formed on the second work material, and the surface mask and embedding are performed. It is characterized in that a desired structure is formed on the surfaces of the first processing material and the second processing material by etching using the mask as a mask to remove unnecessary portions.

本発明によれば、積層構造を有する、たとえば回路部品
をエッチングするにあたり、マスク材を表面に形成する
のみならず、上層の第二被加工材料と下層の第二被加工
材料との間にもマスク材を形成し、これらの表面マスク
および埋め込みマスクを用いて上層および下層を一括し
てドライエッチングにより加工することができ、このた
め上層構造および下層構造を精度良好に位置合わせ可能
になる。
According to the present invention, for example, when etching a circuit component having a laminated structure, not only a mask material is formed on the surface, but also between the upper second processing material and the lower second processing material. A mask material can be formed, and the upper layer and the lower layer can be collectively processed by dry etching using the surface mask and the buried mask, and therefore, the upper layer structure and the lower layer structure can be accurately aligned.

〔発明の具体的説明〕[Specific Description of the Invention]

第5図は本発明によるドライエッチング方法をガイド付
埋め込み石英光導波路の製造に適用したときの工程の一
例を示すものであり、図中、31はアモルフォスSi(a−
Si)マスク、32はCrマスクを示し、第4図と同一の符合
は同様なものを示している。
FIG. 5 shows an example of a process when the dry etching method according to the present invention is applied to manufacture of a buried quartz optical waveguide with a guide. In the drawing, 31 is an amorphous Si (a-
Si) mask and 32 are Cr masks, and the same reference numerals as in FIG.

まず、第5図(a)に示すように、基板1上に石英系導
波路用薄膜2′を形成するとともに、光導波路およびガ
イド形状にマスクをパターン化する。この実施例におい
ては、光導波路を形成する部分のマスク材としてアモル
フォスSi(a−Si)マスク31を用い、ガイド部分を形成
する部分にはアモルフォスSi(a−Si)マスク31にCrマ
スク32を積層したものを用いている。
First, as shown in FIG. 5 (a), a silica-based waveguide thin film 2'is formed on a substrate 1, and a mask is patterned into an optical waveguide and a guide shape. In this embodiment, an amorphous Si (a-Si) mask 31 is used as a mask material for forming an optical waveguide, and an amorphous Si (a-Si) mask 31 and a Cr mask 32 are used for forming a guide portion. It uses a stack.

次ぎにアモルフォスSi(a−Si)マスク31およびCrマス
ク32をマスクとして反応性イオンエッチングを行い、前
記石英系光導波膜2′の不要部分を除去し(第5図
(b))、光波導路2およびガイド部2dを形成する。こ
のときガイド部2d上のマスクはアモルフォスSi(a−S
i)マスク31とCrマスク32の二層になっているので、エ
ッチング終了時において、光導波路2上のマスクより
も、ガイド部2d上のマスクよりもマスク厚が厚くなって
いる。このため、エッチング終了後、導波路2上のアモ
ルフォスSi(a−Si)マスク31を除去し、一方ガイド部
2d上のマスク31を残存させたままにしておくことが可能
になる。なお、導波路2上のアモルフォスSi(a−Si)
マスク31を除去するために、たとえば反応性イオンエッ
チング法を用いることができる。
Next, reactive ion etching is performed by using the amorphous Si (a-Si) mask 31 and the Cr mask 32 as masks to remove unnecessary portions of the silica-based optical waveguide film 2 '(Fig. 5 (b)), and the optical waveguide The path 2 and the guide portion 2d are formed. At this time, the mask on the guide portion 2d is made of amorphous Si (a-S
i) Since the mask 31 and the Cr mask 32 have two layers, the mask thickness is thicker than the mask on the optical waveguide 2 and the mask on the guide portion 2d at the end of etching. Therefore, after the etching is completed, the amorphous Si (a-Si) mask 31 on the waveguide 2 is removed, and the guide portion is removed.
It is possible to leave the mask 31 on 2d left. Amorphous Si (a-Si) on the waveguide 2
To remove the mask 31, for example, a reactive ion etching method can be used.

次ぎに、その上にクラッド層2cを形成し、全体を埋め込
む(第5図(c))。このクラッド層2cは、たとえばSi
Cl4、TiCl4などの原料ガスを酸水素炎中で加水分解し、
前記基板1上にガラス微粒子を堆積させ、この後、電気
中で高温にして透明ガラス化する方法〔特願昭58−1473
号、M.Kawachi et al.Electron Lett.,19(1983),58
3〕によって形成することが可能である。このようにク
ラッド層2cを形成することにより、ガイド部2dはマスク
31を装着したまま、クラッド層2cに埋め込まれ、埋め込
みマスク31aとなる。
Next, a clad layer 2c is formed on it and the whole is embedded (FIG. 5 (c)). This clad layer 2c is made of, for example, Si
Source gases such as Cl 4 and TiCl 4 are hydrolyzed in an oxyhydrogen flame,
A method of depositing glass fine particles on the substrate 1 and then making the glass vitrified at a high temperature in electricity [Japanese Patent Application No. 58-1473].
Issue, M. Kawachi et al. Electron Lett., 19 (1983), 58.
3] can be formed. By forming the clad layer 2c in this way, the guide portion 2d is masked.
While the 31 is still attached, it is embedded in the cladding layer 2c and becomes the embedded mask 31a.

このようにクラッド層2cを形成した後、少なくとも導波
路2上面を覆うが、ガラス部2d上面は覆わないように、
アモルフォスSi(a−Si)マスク31を形成(第図
(d))し、反応性イオンエッチングを行い、マスク31
の形成されていないクラッド層2c部分を除去する(第5
図(e)。このとき、ガイド部2d上には埋め込みマスク
31aが形成されているのでガイド部2dまでエッチング除
去されることはない。この結果、基板1上にガイド2dを
有し、かつコア2aがクラッド層2cに埋めまれたガイド付
埋め込み光導波路を形成できる。
After forming the cladding layer 2c in this way, at least the upper surface of the waveguide 2 is covered, but the upper surface of the glass portion 2d is not covered.
An amorphous Si (a-Si) mask 31 is formed (FIG. (D)), and reactive ion etching is performed to form the mask 31.
The portion of the clad layer 2c in which the clad is not formed is removed (fifth
Figure (e). At this time, an embedded mask is placed on the guide portion 2d.
Since 31a is formed, the guide portion 2d is not removed by etching. As a result, a buried optical waveguide with a guide having the guide 2d on the substrate 1 and the core 2a buried in the cladding layer 2c can be formed.

上記実施例において、第5図(a)の工程におけるアモ
ルフォスSi(a−Si)マスク31およびCrマスク32を形成
する方法としては、たとえば第6図に示した方法を用い
ることができる。
In the above embodiment, as a method of forming the amorphous Si (a-Si) mask 31 and the Cr mask 32 in the step of FIG. 5A, for example, the method shown in FIG. 6 can be used.

第6図において、31′はアモルフォスSi膜、32′はCr
膜、40、41はフォトマスク、33はフォトレジストパター
ンである。
In FIG. 6, 31 'is an amorphous silicon film and 32' is Cr.
Films, 40 and 41 are photomasks, and 33 is a photoresist pattern.

まず第6図(a)に示すように基板1上に光導波膜2′
を形成したのち、アモルフォスSi膜31′を全面に形成し
たのち、フォトマスク40を用いて、リフトオフ法により
Crマスク膜32′を形成する。
First, as shown in FIG. 6 (a), the optical waveguide film 2'is formed on the substrate 1.
Then, an amorphous Si film 31 'is formed on the entire surface, and then a photomask 40 is used to perform a lift-off method.
A Cr mask film 32 'is formed.

次ぎに、フォトマスク41を用いて、通常のフォトリソグ
ラフ技術によりレジストパターン33を形成する。このフ
ォトマスク41には、光導波路部分とガイド部分が描かれ
ており、したがって加工プロセス中でガイドと導波路と
の位置合わせを行う必要がなく、自動的に高精度の位置
合わせが実現できる。なお、ここではガイドパターンは
Cr膜32′上に、導波路パターンはアモルフォスSi膜31′
上に形成されるように、若干の位置合わせが必要である
が、下層のCrパターンが単純な形状であり、位置づれの
許容量も大きいので極めて容易である(第6図
(b))。
Next, using the photomask 41, a resist pattern 33 is formed by a normal photolithographic technique. An optical waveguide portion and a guide portion are drawn on the photomask 41. Therefore, it is not necessary to align the guide and the waveguide during the processing process, and highly accurate alignment can be realized automatically. The guide pattern here is
The waveguide pattern is formed on the Cr film 32 'by the amorphous Si film 31'.
Although it requires some alignment as formed above, it is extremely easy because the Cr pattern in the lower layer has a simple shape and a large amount of misalignment is possible (FIG. 6 (b)).

次ぎにレジストパターン33をマスクとして不要部分のCr
膜32′を除去し、ガイド部2dのみCr膜32′が残るように
する(第6図(c))。最後にこのレジストパターン33
をマスクとして反応性イオンエッチングにより不要部分
のアモルフォスSi膜31′を除去することにより、第5図
(a)の状態を形成することが可能である。
Next, using the resist pattern 33 as a mask, unnecessary portions of Cr
The film 32 'is removed so that the Cr film 32' remains only in the guide portion 2d (Fig. 6 (c)). Finally this resist pattern 33
By removing the unnecessary portion of the amorphous Si film 31 'by reactive ion etching using the mask as a mask, the state shown in FIG. 5 (a) can be formed.

また、上述の実施例における第5図(d)の工程におい
て、導波路2上部にのみ、アモルフォスSi(a−Si)マ
スク31を形成し、ガイド2d上部にはアモルフォスSi(a
−Si)マスクが形成されないようにするためには、たと
えば第7図に示す方法を用いるとよい。
Further, in the step of FIG. 5D in the above-mentioned embodiment, the amorphous Si (a-Si) mask 31 is formed only on the upper portion of the waveguide 2, and the amorphous Si (a-Si) mask is formed on the upper portion of the guide 2d.
In order to prevent the -Si) mask from being formed, for example, the method shown in FIG. 7 may be used.

第7図は、第5図および第6図を側面より見た図である
が、まず始めに第7図(a)にように、第5図(c)の
状態のクラッド層2c上にアモルフォスSi膜31′を形成す
る。この結果、資料情報より埋め込みSiマスク31aを直
接目視できなくなる。しかしガイド部2dとして充分大き
なパターンを形成しておくと、クラッド層2cを形成した
場合、表面は平坦にならず、ガイド部分2dに若干の盛り
上がりを生じる。したがって、これを目印としてレジス
ト膜33を塗布したのち、フォトマスク40を用いて位置合
わせを行い、フォトリソ技術を適用すると、第7図
(b)のように導波路2上部のみにレジストマスク33が
形成される。このときフォトマスク40の位置づれ許容量
は充分大きいので、上述のような手段でフォトマスク40
を設けても差支えがない。また基板表面の段差の影響も
問題にならない。
FIG. 7 is a side view of FIGS. 5 and 6. First, as shown in FIG. 7 (a), an amorphous resin is formed on the cladding layer 2c in the state of FIG. 5 (c). A Si film 31 'is formed. As a result, the embedded Si mask 31a cannot be seen directly from the material information. However, if a sufficiently large pattern is formed as the guide portion 2d, the surface is not flat when the clad layer 2c is formed, and the guide portion 2d is slightly raised. Therefore, when the resist film 33 is applied with this as a mark, alignment is performed using the photomask 40, and the photolithography technique is applied, the resist mask 33 is formed only on the upper portion of the waveguide 2 as shown in FIG. 7B. It is formed. At this time, since the positional deviation tolerance of the photomask 40 is sufficiently large, the photomask 40 is formed by the above-described means.
It doesn't matter if you install. Also, the influence of the step on the substrate surface does not matter.

最後にレジストパターン33をマスクとして不要部分のア
モルフォスSi膜31′を除去することにより、第5図
(d)の状態を実現できる。
Finally, the resist pattern 33 is used as a mask to remove the unnecessary portion of the amorphous Si film 31 ', whereby the state shown in FIG. 5D can be realized.

このように本発明によれば、高い位置精度を有するガイ
ド付埋め込み導波路が容易に製造できるという利点を生
じる。
As described above, according to the present invention, there is an advantage that a buried waveguide with a guide having high positional accuracy can be easily manufactured.

なお、この実施例においては、マスク材としてレジス
ト、アモルフォスSi(a−Si)およびCr膜の3種類を用
いたが、本発明はこれに限定されるものではない。この
ようなマスク材としては、ドライエッチングプロセス
で、被加工材料、たとえば石英に対し充分なエッチング
選択比を有し、かつパターン化可能なものであればいか
なるものでもよい。前述のような光導波路を製造する場
合にあっては、ガラス透明化温度にさらされても安定で
あり、ガラス中に拡散しない材料であるのが好ましい。
Although three types of resist, amorphous Si (a-Si) and Cr film were used as the mask material in this embodiment, the present invention is not limited to this. As such a mask material, any material may be used as long as it has a sufficient etching selection ratio with respect to a material to be processed, for example, quartz, and can be patterned by a dry etching process. In the case of manufacturing the above-mentioned optical waveguide, it is preferable that the material is stable even when exposed to the glass-clearing temperature and does not diffuse into the glass.

いずれにしても、このようなマスク材は、被加工材料の
種類などを勘案し、機能的に選択するのがよい。
In any case, such a mask material should be functionally selected in consideration of the type of material to be processed.

このように、本実施例においては、ガイド付埋め込み導
波路制作するにあたり、ガイド上にマスクを装着したま
ま、上部Cr層を積層して、前記マスクを埋め込み、これ
を埋め込みマスクとしてCr層表面に形成した表面マスク
とともに、ドライエッチングにより一括加工可能であ
り、このため、従来困難であったガイドと埋め込み導波
路の精密位置合わせが容易に達成できた。
As described above, in the present embodiment, when manufacturing the embedded waveguide with a guide, the upper Cr layer is laminated while the mask is mounted on the guide, the mask is embedded, and this is used as an embedded mask on the surface of the Cr layer. Since the formed surface mask can be collectively processed by dry etching, precise alignment of the guide and the buried waveguide, which was difficult in the past, could be easily achieved.

第9図は、本発明によるドライエッチング方法の他の実
施例の工程を示す図であり、第8図における光導波路を
製造するためのものである。
FIG. 9 is a diagram showing steps of another embodiment of the dry etching method according to the present invention, which is for manufacturing the optical waveguide shown in FIG.

第8図は、第9図に示される工程によって製造された2
層積層光導波路の斜視図であり、図中、50は下層光導波
路、51はそのコア層、60は上層光導波路、61はそのコア
層、62はクラッド層である。この図より明らかなよう
に、基板1上の図における長手方向にコア層51を有する
光導波路50が平行に複数設けられており、この光導波路
50に直角にクラッド層62上にコア層61を形成した上層光
導波路60が複数設けられている。
FIG. 8 shows 2 manufactured by the process shown in FIG.
FIG. 3 is a perspective view of a layer-stacked optical waveguide, in which 50 is a lower optical waveguide, 51 is a core layer thereof, 60 is an upper optical waveguide, 61 is a core layer thereof, and 62 is a clad layer. As is clear from this figure, a plurality of optical waveguides 50 each having a core layer 51 are provided in parallel in the longitudinal direction in the figure on the substrate 1.
A plurality of upper optical waveguides 60 each having a core layer 61 formed on a clad layer 62 are provided at right angles to 50.

このような2層積層光導波路を製造するにあたっては、
まず、第9図に示すように基板1上にコア層51を形成す
るためのコア膜51aを形成して下層光導波路50となる部
分50aを形成する(第7図(a))。
In manufacturing such a two-layer laminated optical waveguide,
First, as shown in FIG. 9, a core film 51a for forming the core layer 51 is formed on the substrate 1 to form a portion 50a to be the lower optical waveguide 50 (FIG. 7 (a)).

次ぎに、所定形状のパターンを有するフォトマスク70と
マスク材21を用い、ドライエッチングによって下層光導
波路50を形成する(第7図(b))。
Next, the lower layer optical waveguide 50 is formed by dry etching using the photomask 70 having a predetermined pattern and the mask material 21 (FIG. 7B).

さらに、上層光導波路60を構成するクラッド層62a、コ
ア層61a、クラッド層62aを順次積層して上層光導波路60
を形成する層60aを設ける(第9図(c))。このと
き、下層光導波路60上に設けられたマスク21はそのまま
埋め込まれ、埋め込みマスク21aとなる。
Further, the clad layer 62a, the core layer 61a, and the clad layer 62a that constitute the upper optical waveguide 60 are sequentially laminated to form the upper optical waveguide 60.
A layer 60a is formed (FIG. 9 (c)). At this time, the mask 21 provided on the lower optical waveguide 60 is embedded as it is, and becomes the embedded mask 21a.

次ぎに上層光導波膜層60aの表面上に所定パターンを有
するフォトマスクマスク71によって上層光導波路パター
ン形状に、前記上層導波膜層60a上に設けられてマスク
材21を加工する(第9図(d))。
Next, the mask material 21 provided on the upper waveguide film layer 60a is processed into the upper optical waveguide pattern shape by the photomask mask 71 having a predetermined pattern on the surface of the upper optical waveguide film layer 60a (FIG. 9). (D)).

このように構成したのち、前記上層光導波膜層60aに形
成したマスク21および埋め込みマスク21aをマスクとし
てドライエッチングを行い、不要部分を除去することに
より、第8図に示した2層積層光導波路を製造できる。
After the above structure, the mask 21 and the buried mask 21a formed on the upper optical waveguide film layer 60a are used as a mask to perform dry etching to remove unnecessary portions, thereby removing the unnecessary portion, thereby forming the two-layer laminated optical waveguide shown in FIG. Can be manufactured.

なお、この実施例において、第9図(d)の工程で、下
層構造に合わせて上層構造のパターンの若干のマスク合
わせが必要であるが、この場合でもマスク合わせの誤差
許容量は大きく、前記マスク合わせは容易に行うことが
可能である。
In this embodiment, in the step of FIG. 9 (d), it is necessary to slightly align the mask of the pattern of the upper layer structure with the lower layer structure. However, even in this case, the error tolerance of the mask alignment is large. The mask alignment can be easily performed.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明のドライエッチング方法に
よれば、表面に形成したマスクと下層構造上に形成し、
埋め込んだマスクとの2層のマスクを用い、ドライエッ
チングにより上層および下層構造を一括して形成できる
という利点があり、従来の方法で困難であった大きな段
差あるいは積層構造を有する回路部品の制作が容易に行
えるという利点がある。したがって、本発明によるドラ
イエッチング方法、特におきな段差を生じる光集積回路
の制作に有利である。
As described above, according to the dry etching method of the present invention, the mask formed on the surface and the lower layer structure are formed,
There is an advantage that an upper layer structure and a lower layer structure can be collectively formed by dry etching using a two-layer mask including an embedded mask, and it is possible to manufacture a circuit component having a large step or a laminated structure, which is difficult by the conventional method. It has the advantage that it can be done easily. Therefore, it is advantageous in the dry etching method according to the present invention, particularly in the production of an optical integrated circuit having a large level difference.

【図面の簡単な説明】[Brief description of drawings]

第1図は、従来の石英系光導波回路の斜視図、第2図は
前記第1図の光導波回路を製造するために用いるフォト
マスクパターンを示す図、第3図は埋め込み導波路の断
面図、第4図は従来のガイド付埋め込み導波路の製造工
程を示す図、第5図は本発明によるドライエッチングの
一実施例の工程を示す工程図、第6図はガイドおよび光
導波路形状にマスク材をパターン化する工程図、第7図
は導波路上部にのみマスクを形成する工程を説明するた
めの工程図、第8図は2層積層光導波路の斜視図、第9
図は本発明によるドライエッチング方法の他の実施例の
工程図である。 1……基板、2……光導波路、2d……ガイド部、31……
マスク、31a……埋め込みマスク。
FIG. 1 is a perspective view of a conventional silica-based optical waveguide circuit, FIG. 2 is a view showing a photomask pattern used for manufacturing the optical waveguide circuit of FIG. 1, and FIG. 3 is a cross section of a buried waveguide. 4 and 5 are views showing a conventional manufacturing process of a buried waveguide with a guide, FIG. 5 is a process drawing showing a process of one embodiment of dry etching according to the present invention, and FIG. 6 is a guide and an optical waveguide. FIG. 7 is a process drawing for patterning the mask material, FIG. 7 is a process drawing for explaining the process of forming a mask only on the upper portion of the waveguide, and FIG. 8 is a perspective view of a two-layer laminated optical waveguide.
The drawings are process diagrams of another embodiment of the dry etching method according to the present invention. 1 ... Board, 2 ... Optical waveguide, 2d ... Guide part, 31 ...
Mask, 31a ... Embedded mask.

フロントページの続き (72)発明者 河内 正夫 茨城県那珂郡東海村大字白方字白根162番 地 日本電信電話株式会社茨城電気通信研 究所内 (72)発明者 小林 盛男 茨城県那珂郡東海村大字白方字白根162番 地 日本電信電話株式会社茨城電気通信研 究所内 (72)発明者 安 光保 茨城県那珂郡東海村大字白方字白根162番 地 日本電信電話株式会社茨城電気通信研 究所内 (56)参考文献 特開 昭60−17406(JP,A) 特開 昭60−90305(JP,A) 特開 昭61−46911(JP,A) 特開 昭61−73107(JP,A)Front page continuation (72) Masao Kawachi Inventor Masao Kouchi Tokai-mura, Naka-gun, Ibaraki Prefecture 162 Shirahane, Shirahane, Nippon Telegraph and Telephone Corporation Ibaraki Telecommunications Research Institute (72) Morio Kobayashi Tokai-mura, Naka-gun, Ibaraki Prefecture 162 Shirakuji Shirane, Nippon Telegraph and Telephone Corporation, Ibaraki Electro-Communications Research Laboratory (72) Inventor, Anko Mitsuho Tokai-mura, Naka-gun, Ibaraki Prefecture In-house (56) Reference JP-A-60-17406 (JP, A) JP-A-60-90305 (JP, A) JP-A-61-46911 (JP, A) JP-A-61-73107 (JP, A)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】第一の被加工材料表面に所望パターンの埋
めみマスクを形成したのち、エッチングして不要部分を
除去して第一被加工材料表面に下層構造を形成し、前記
埋め込みマスクを残存させたままこの第一被加工材料表
面上に第二の被加工材料を積層形成するとともに、前記
第二被加工材料に所望パターンの表面マスクを形成し、
この表面マスクと埋め込みマスクをマスクとしてエッチ
ングして不要部分を除去することにより、第一加工材料
および第二加工材料表面に所望構造を形成することを特
徴とするドライエッチング方法。
1. A buried mask having a desired pattern is formed on the surface of a first material to be processed, and an unnecessary portion is removed by etching to form a lower layer structure on the surface of the first material to be processed. A second work material is laminated and formed on the surface of the first work material while remaining, and a surface mask having a desired pattern is formed on the second work material,
A dry etching method characterized by forming a desired structure on the surfaces of the first processing material and the second processing material by removing unnecessary portions by etching using the surface mask and the embedded mask as masks.
JP23598485A 1985-10-22 1985-10-22 Dry etching method Expired - Lifetime JPH0727888B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23598485A JPH0727888B2 (en) 1985-10-22 1985-10-22 Dry etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23598485A JPH0727888B2 (en) 1985-10-22 1985-10-22 Dry etching method

Publications (2)

Publication Number Publication Date
JPS6294936A JPS6294936A (en) 1987-05-01
JPH0727888B2 true JPH0727888B2 (en) 1995-03-29

Family

ID=16994090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23598485A Expired - Lifetime JPH0727888B2 (en) 1985-10-22 1985-10-22 Dry etching method

Country Status (1)

Country Link
JP (1) JPH0727888B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681855B1 (en) * 1991-09-27 1993-12-31 Corning Inc METHOD FOR PRODUCING COMPONENTS IN INTEGRATED OPTICS BY ION EXCHANGE USING A SILICON MASK, AND METHODS FOR MAKING AND FINAL REMOVAL OF SAID MASK.
JP4890689B2 (en) * 2001-07-24 2012-03-07 オリンパス株式会社 Three-dimensional structure manufacturing method and oscillator manufacturing method
JP2012128271A (en) * 2010-12-16 2012-07-05 Hitachi Chem Co Ltd Optical fiber connector
JP2012163714A (en) * 2011-02-04 2012-08-30 Hitachi Chem Co Ltd Optical fiber connector and manufacturing method therefor
JP5776333B2 (en) * 2011-05-30 2015-09-09 日立化成株式会社 Optical fiber connector and manufacturing method thereof

Also Published As

Publication number Publication date
JPS6294936A (en) 1987-05-01

Similar Documents

Publication Publication Date Title
US6083843A (en) Method of manufacturing planar lightwave circuits
US6621961B2 (en) Self-alignment hybridization process and component
US6400857B1 (en) Method for making integrated and composite optical devices utilizing prefabricated optical fibers and such devices
JP2784503B2 (en) Guided optical waveguide and method of manufacturing the same
JPH0727888B2 (en) Dry etching method
JP3201864B2 (en) Method for manufacturing quartz optical waveguide component
JPH095549A (en) Optical circuit and method for manufacturing the same
JP2893093B2 (en) Fabrication method of optical waveguide with fiber guide
JP3100698B2 (en) Manufacturing method of waveguide type optical device
JPS6325644B2 (en)
KR100687738B1 (en) Fabrication method of optical module for enabling passive alignment between optical waveguide and optical fiber
JP3133474B2 (en) Manufacturing method of optical waveguide with guide groove
JPH06160656A (en) Manufacture of optical integrated circuit
JP3243021B2 (en) Manufacturing method of optical waveguide device
JPH0664217B2 (en) Fiber-guided optical waveguide
JP3208555B2 (en) Method for manufacturing hybrid optical integrated circuit
JPH05257035A (en) Production of waveguide device
JP2001124961A (en) Optical component mounting substrate and manufacturing method therefor
JPH05264860A (en) Production of optical waveguide element
JP2001264564A (en) Method for manufacturing optical waveguide
JPH08236747A (en) Manufacture of hybrid light integrated circuit
JPH0777210B2 (en) Etching method with steps
JPH04212903A (en) Manufacture of waveguide type optical device
JPH0511135A (en) Method for connecting optical fiber and optical waveguide path
JPH05224041A (en) Optical waveguide and its production

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term