JPH07263291A - 薄膜で構成された集積部品のための基板とその製造法 - Google Patents
薄膜で構成された集積部品のための基板とその製造法Info
- Publication number
- JPH07263291A JPH07263291A JP7010979A JP1097995A JPH07263291A JP H07263291 A JPH07263291 A JP H07263291A JP 7010979 A JP7010979 A JP 7010979A JP 1097995 A JP1097995 A JP 1097995A JP H07263291 A JPH07263291 A JP H07263291A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- channel
- substrate
- intermediate film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
Abstract
膜基板と、集積部品に損傷を与えることなくそれを製造
する方法とを提供する。 【構成】 支持構造体と、この支持構造体の上に配置さ
れた集積部品を作成するための非導電体の薄膜とを有す
る。支持構造体と薄膜との間に、化学的にエッチング可
能な中間膜をさらに有する。少なくとも1つの化学的エ
ッチング・チヤンネルが中間膜を横断している。
Description
部品のための基板と、前記基板を作成する方法とに関す
る。
モリ、マイクロプロセッサのような)電子回路、または
(ミラー、電子発光ダイオード、電気・光学変調器、電
気・音響変調器のような)光学部品またはオプトエレク
トロニクス部品、または(圧力センサ、温度センサのよ
うな)センサであることができる。
ば、薄膜の上に作成することができるすべての素子であ
ることができる。
野に、および薄膜の上に集積回路を作成する分野に、特
に応用することができる。
クスにおける基板の1つの役割は、それらの表面の上に
作成される部品を機械的に支持することである。部品を
実際に作成する時、この支持の役割は特に重要である。
けれども、これらの部品が作成されてしまうと、場合に
よっては、基板は大きな空間を占めることがある。
品を作成することが行われる。これらの薄膜基板の厚さ
は、部品が作成される時の機械的処理および機械的応力
に耐えるのに十分な堅牢性を備えるには通常は不十分で
あるので、基板をさらに厚くすることが製造時に本質的
に重要である。
で、基板を研磨して処理することも可能である。また別
の解決法は、部品を備えた薄い表面膜をそれから引き離
すために、基板を分離することである。
て、基板を2つの部分に分離することである。
作は、部品に修復不可能な損傷を与える機械的応力およ
び/または熱的応力を、多分、部品に加えるであろう。
は、部品の製造のために十分に堅牢でかつ耐性を有する
という必要性と、薄膜基板を得るという要請とを満た
し、特にさらに複雑な構造体の中にそれらを集積するこ
とができる、薄膜構造体を得ることである。
えば、、本発明は、支持構造体と、種々の部品が作成さ
れる非導電体の薄膜とを備えた、集積部品のための基板
に関する。この基板は、化学的にエッチング可能な材料
で作成された中間膜をさらに有する。この中間膜は、支
持構造体を薄膜に連結する。この中間膜を、少なくとも
1個の化学的エッチング・チヤンネルが横断している。
電体材料で作成された1個の膜であることができる、ま
たは部分膜の集合体であることができる。部分膜の集合
体である場合、部分膜の少なくとも1つは、半導体材料
または非導電体材料で作成される。
さを有することが好ましい。
に耐える基板が得られ、およびその中またはその上に部
品が作成される表層の薄膜が、湾曲するまたは分裂する
ことのない基板が得られる。
期間中、薄膜を基板の上にしっかりと保持することであ
り、それにより薄膜にひび割れが起こることが防止され
る。
基板とを分離することができることである。
作成されるので、集積部品が作成された後、この中間膜
を化学的に除去することができ、したがって薄膜が自由
になることができる。この操作の期間中、中間膜に対し
化学的エッチングが行われる。その結果、集積部品は、
機械的応力または熱的応力を少しも受けない。
料の性質が保護されることが要求されるならば、化学的
エッチングの期間中、集積部品を保護するための保護膜
を備えることができる。
たは複数個のチヤンネルがこの中間膜を横断する。これ
らのチヤンネルにより、化学的処理液に浸されている期
間中、中間膜の深さ方向に広範囲に灌流することができ
る。したがって、中間膜をエッチングするための化学物
質がこの中間膜の中を循環することができ、それにより
縁だけでなく、深さ方向にもできるだけ十分に除去を行
うことができる。実際、薄膜を基板から分離する時、薄
膜に損傷を与えないで薄膜を自由にすることは、極めて
重要である。
より、中間膜を非常に急速にかつ均一にエッチングする
ことができる。これらのチヤンネルは中間膜の厚さの中
の任意の位置に作成することができるが、作成を容易に
行うことができるためには、中間膜の表面から作成が行
われる。さらに、チヤンネルの深さは、中間膜の厚さに
達することができる。
とを連結する表面全体にわたって、中間膜の化学的エッ
チングの改良された分布を得るために、直交するチヤン
ネルのネットワークが中間膜を横断して作成される。
ルが蛇形または螺旋形に巻かれて中間膜を横断する。
ットワークまたはチヤンネルのラインは、高速でかつ均
一に分布した化学的エッチングが可能であるために十分
に蜜であることが必要であるが、これらのチヤンネル
は、中間膜を支持する機能に悪い影響を与えないよう
に、その幅が大き過ぎたりまたは断面が大き過ぎること
があってはならない。
学的処理を受けないことが確実に得られるために、1個
または複数個のチヤンネルが膜の縁によって閉じられる
ことが好ましい。チヤンネルの端部を横方向に封止して
いる縁は十分に厚く作成され、それにより化学的処理に
耐えることができる。チヤンネルが開放されていないの
で、中間膜はその周縁において、集積部品の作成処理工
程により影響を受けることが多分ある。
チヤンネルが開放される。チヤンネルを外向きに開放す
ることは、中間膜の周囲の少なくとも一部分をエッチン
グすることにより、そして縁を乾式エッチングの方法に
よりエッチングすることにより、集積部品に影響を与え
ることなく実行することができる。また別の解決方法
は、集積部品の切断ラインに対応する領域の中の膜をエ
ッチングすることである。
記の順次の段階を有する。
作成され、かつほぼ平坦な1つの自由表面を有する中間
膜を、支持構造体の上に作成する段階と、(ロ) 前記
膜を横断する少なくとも1つの化学的エッチング・チヤ
ンネルを作成するために、自由表面を通して中間膜をエ
ッチングする段階、およびそれにより1個または複数個
のチヤンネルを閉じるために膜の中の1つの縁を維持す
る段階と、(ハ) 集積部品の作成のために中間膜の自
由表面の上に非導電体の薄膜を作成する段階、および前
記表面の上のチヤンネルを封止する段階が行われる。前
記薄膜は、中間膜の化学的エッチングにより、支持構造
体から引き離すことができる。
発明の方法では、下記の段階が続けて行われる。
階と、(ホ) 1個または複数個の化学的エッチング・
チヤンネルを開放する段階と、(ヘ) 支持構造体から
薄膜を引き離すために、1個または複数個のチヤンネル
を通して化学的にエッチングすることにより、中間膜を
除去する段階が行われる。
グは、適切なマスクを通しての乾式エッチングまたは湿
式エッチング、またはレーザ処理を行い次に異方的化学
エッチングが行われるエッチング方法のような、従来の
技術により利点を有して行うことができる。後者の方法
は、「マイクロ装置技術92(Micro Syste
m Technologies 92)」、マイクロ・
エレクトロ・オプト・メカニック・システム・アンド・
コンポーネンツに関する第3回国際会議、ベルリン、1
992年10月21日〜23日、vde−verlag
gmbh−ヘルベリ・ライヒル、ベルリン、オッフェ
ンバッハ、のM.アラビはか名の文献「マイクロ装置の
応用における<111>シリコンのレーザ加工および異
方的エッチング(Laser Machining a
nd AnisotropicEtching of
<111> Silicon for Applica
tion in Microsystem)」に開示さ
れている。
グ速度が、他の結晶面のエッチング速度と異なることに
基づいている。
ッチングされるべき膜の局所的溶融により、結晶面<1
11>が破壊される。第2に、化学的処理によりレーザ
・ビームによりエッチングされた領域が除去され、その
時、破壊されない<111>結晶面は「停止」膜として
の役割を果たす。この技術により、その幅と位置が極め
て精密に制御されたチヤンネルを得ることができる。
時、それは1個または複数個のチヤンネルを被覆するで
あろう。それにより、チヤンネルは外部から隔離され
る。
れる熱処理と両立する気体圧力をチヤンネルの上に閉じ
込めるように、制御された雰囲気の中で好都合に実行す
ることができる。
はさらに具体的にいえば、薄膜それ自身を得るために、
いくつかの方法が可能である。
膜を作成し、そしてその後、この膜を研磨して薄膜を得
ることが可能である。
は、この段階では集積部品がまだ作成されていないの
で、全体的には損傷を与えることはない。
用いることが好ましく、本発明に対して最もよく適合し
ている。
置に、分離可能な構造体が作成される。この分離面は、
平坦な表面からこの構造体の中に、希ガスまたは水素イ
オンを注入することにより得ることができる。このこと
により、この面の位置に微小な気体の泡が発生し、それ
により第1に、分離可能な構造体の中で質量の大きな部
分との間に境界が定まり、そして第2に、将来薄膜とな
る部分との間の境界が定まる。分離可能な構造体の1つ
の実施例が、出願中特許第EP−A−0,533,55
1号に開示されている。分離可能な構造体は、将来薄膜
となる構造体部分と接触した分離可能な構造体を配置す
ることにより、中間膜の上に取り付けられる。分離可能
な構造体は、例えば原子間結合により、中間膜と一体化
される。行われる操作が完了した時、熱処理により、微
小な気泡により定められる面に沿って分離が起こる。
り、かつシリコン板またはガラス板のような機械的支持
構造体1と、化学的にエッチング可能な材料で作成され
た中間膜3と、薄膜5と、を有する。
の「基板」を構成する。薄膜5は、半導体材料または非
導電体材料で作成された1個の膜で形成されることもで
きるし、また1組の部分膜で形成されることもできる。
前記部分膜の中の少なくとも1つは、半導体材料または
非導電体材料で作成される。ここで説明される実施例の
場合、薄膜5は単結晶シリコンで作成される。薄膜5の
厚さは、例えば、1μmである。
できる。チヤンネル9が中央領域7を横断している。こ
れらのチヤンネルは、膜3の上側表面と高さが揃ってお
り、そして領域7の中に均一に分布している。
ている。縁13は、チヤンネル9を横方向に閉じてい
る。
さが示されている。図面では、縁13の幅が拡大されて
示されている。
集積部品を作成する際に行われる処理工程の影響を受け
ない。例えば、縁13の幅は4mmであり、一方膜3の
厚さは約10μmである。チヤンネルは、2μmと50
μmとの間の範囲の幅を有する。
接してチヤンネル9を作成することにより、チヤンネル
9が封止される。
ての横断面図である。チヤンネル9の分布と表面11
が、図2に明確に示されている。
縁13により封止されていることを示している。縁13
は、中央領域7との境界を定める。
形成している。
が10μmのチヤンネル9に対し、100μmである。
1つの特徴に従う基板の製造の種々の段階を容易に理解
することができる。
構成する構造体1の上に、化学的にエッチング可能な膜
3が作成される。例えば、厚さが10μmの酸化シリコ
ンの膜が沈着により作成される。この沈着は、化学的蒸
気相沈着により実行することができる。
われて、チヤンネル9が作成される。このエッチング
は、適切なマスクを通しての乾式エッチングまたは湿式
エッチングのいずれかにより、またはレーザ・ビーム処
理と化学的処理とを組み合わせたよく知られた技術によ
り、行うことができる。
可能な構造体のような第2構造体17を取り付ける段階
である。例えばこのことは、ほぼ平坦な表面19を有す
る単結晶シリコンのブロックに関係する。気体の微小な
泡の膜21が、構造体17の中に注入されることにより
前もって作成される。
を構成し、そして構造体17の中で、後で薄膜となる表
層部分23との境界を定める。
3を通して、一体化する操作が行われる。この一体化
は、例えば原子間結合により行われる。このようにし
て、図5に示された装置が得られる。
17から表層部分23を引き離すことができる。引き離
された表層部分が、図1に示されたように、本発明の基
板の薄膜5になる。この薄膜の厚さは約1マイクロメー
トルである。
意ができた。
来の技術により部品が作成される。
コンのような材料で作成された保護膜(図示されていな
い)を備えることができる。
時、支持構造体1から薄膜5を分離することが可能であ
る。
域7を取り囲んでいる縁13が少なくとも除去される。
したがって、チヤンネル9が外側に向かって開放され
る。
に、まず、薄膜にエッチングが行われる。このエッチン
グは、基板の周囲の上で、および集積部品の存在してい
ない領域の中で、乾式法により行うことができる。した
がって、このエッチングは部品に影響を与えることはな
い。
て中間膜にエッチングが行われ、それにより縁の少なく
とも一部分が除去され、そしてチヤンネルが開放され
る。
に中に浸され、それによりチヤンネル9を通して膜3の
体積部分にエッチングが行われる。膜3が酸化シリコン
で作成されているいまの場合には、フッ化水素酸(F
H)の処理液が用いられる。
により、およびこの処理液の可能な撹拌運動により、制
御することができる。
シリコンの膜(図示されていない)により保護される。
の膜に平行な面に沿って少なくとも全体が、構造体1か
ら薄膜5それ自身が引き離される。
のために十分に堅牢な基板が得られる。この十分に堅牢
な基板により、部品に損傷を与えることなく、薄膜を得
ることを可能にする。
に沿っての横断面図。
横断面図。
階を示したA−Aに沿っての横断面図。
を示したA−Aに沿っての横断面図。
の段階を示したA−Aに沿っての横断面図。
た、基板のA−Aに沿っての横断面図。
Claims (14)
- 【請求項1】 支持構造体の上に配置された集積部品を
作成するために前記支持構造体と非導電材料の薄膜とを
有し、かつ前記機械的支持構造体と前記薄膜との間に化
学的にエッチング可能な材料で作成された中間膜をさら
に有し、かつ前記中間膜が少なくとも1つの化学的エッ
チング・チヤンネルを有する、集積部品のための基板。 - 【請求項2】 請求項1記載の基板において、前記化学
的エッチング・チヤンネルが前記中間膜の縁により取り
囲まれる前記基板。 - 【請求項3】 請求項1記載の基板において、前記中間
膜が直交するネットワークに沿って配置されたチヤンネ
ルにより横断されている前記基板。 - 【請求項4】 請求項3記載の基板において、前記ネッ
トワークのピッチが100μmであり、かつ前記チヤン
ネルの幅が10μmである、前記基板。 - 【請求項5】 請求項1記載の基板において、前記薄膜
が半導体材料または非導電体材料で作成される前記基
板。 - 【請求項6】 請求項1記載の基板において、前記薄膜
が単結晶シリコンの膜であり、かつその厚さが約1μm
である、前記基板。 - 【請求項7】 請求項1記載の基板において、前記薄膜
が1組の部分膜で作成され、かつ前記部分膜の少なくと
も1つが半導体材料または非導電体材料で作成される、
前記基板。 - 【請求項8】 請求項1記載の基板において、前記中間
膜が酸化シリコンの膜であり、かつその厚さが約10μ
mである、前記基板。 - 【請求項9】 請求項2記載の基板において、前記縁の
幅が約4μmである前記基板。 - 【請求項10】 (イ) ほぼ平坦な自由表面を有する
中間膜を機械的支持構造体の上に化学的エッチングが可
能である材料を用いて作成する段階と、(ロ) 前記中
間膜を横断する少なくとも1つの化学的エッチング・チ
ヤンネルを作成するために、したがって前記チヤンネル
を閉じるように前記膜に中に1つの縁を残すために、前
記自由表面を通して前記中間膜をエッチングする段階
と、(ハ) 前記自由表面の上の前記チヤンネルを封止
している集積部品の作成のために、前記中間膜のほぼ平
坦な前記自由表面の上に非導電体の薄膜を形成する段階
と、(ニ) 前記薄膜の上に集積部品を作成する段階
と、(ホ) 前記化学的エッチング・チヤンネルの開口
部を作成する段階と、(ヘ) 前記薄膜を前記支持構造
体から引き離すために、前記チヤンネルを通しての化学
的エッチングにより前記中間膜を除去する段階と、を順
次に有する、非導電体材料で作成された前記薄膜の上に
集積部品を製造する方法。 - 【請求項11】 請求項10記載の方法において、前記
段階(ハ)の期間中、前記中間膜の前記自由表面の上に
分離可能な構造体が形成され、かつ前記中間膜の前記自
由表面と接触している前記薄膜を引き離すために前記構
造体が分離される、前記方法。 - 【請求項12】 請求項11記載の方法において、前記
分離可能な構造体を取り付ける前に、前記構造体の中に
前記薄膜の境界を定める分離面を得るために微小な気泡
の膜が前記構造体の中に注入され、かつ前記分離面に沿
って分離を実行するために熱処理が行われる、前記方
法。 - 【請求項13】 請求項10記載の製造法において、閉
じた前記縁の少なくとも1つの部分を除去することによ
り、前記中間膜の前記チヤンネルが開放される、前記製
造法。 - 【請求項14】 請求項10記載の製造法において、前
記集積部品の少なくとも切断線のレベルにおいて、前記
中間膜の前記チヤンネルが開放される、前記製造法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9400834 | 1994-01-26 | ||
FR9400834A FR2715503B1 (fr) | 1994-01-26 | 1994-01-26 | Substrat pour composants intégrés comportant une couche mince et son procédé de réalisation. |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07263291A true JPH07263291A (ja) | 1995-10-13 |
JP3970943B2 JP3970943B2 (ja) | 2007-09-05 |
Family
ID=9459418
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01097995A Expired - Lifetime JP3970943B2 (ja) | 1994-01-26 | 1995-01-26 | 薄膜の上に集積部品を製造する方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5661333A (ja) |
EP (1) | EP0665587B1 (ja) |
JP (1) | JP3970943B2 (ja) |
DE (1) | DE69508816T2 (ja) |
FR (1) | FR2715503B1 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001525991A (ja) * | 1997-05-12 | 2001-12-11 | シリコン・ジェネシス・コーポレーション | 制御された劈開プロセス |
US6790747B2 (en) | 1997-05-12 | 2004-09-14 | Silicon Genesis Corporation | Method and device for controlled cleaving process |
JP2004533726A (ja) * | 2001-06-28 | 2004-11-04 | ジルトロニック アクチエンゲゼルシャフト | 半導体材料からなるフィルムまたは層およびフィルムまたは層の製造方法 |
JP2004535664A (ja) * | 2001-04-13 | 2004-11-25 | コミサリヤ・ア・レネルジ・アトミク | 剥離可能な基板または剥離可能な構造、およびそれらの製造方法 |
JP2005159333A (ja) * | 2003-10-28 | 2005-06-16 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2006080237A (ja) * | 2004-09-08 | 2006-03-23 | Canon Inc | 半導体装置及びその製造方法 |
JP2006521680A (ja) * | 2003-03-25 | 2006-09-21 | アイティーティー・マニュファクチャリング・エンタープライジズ・インコーポレーテッド | 画像増強装置及びそのための電子増倍装置 |
US8993410B2 (en) | 2006-09-08 | 2015-03-31 | Silicon Genesis Corporation | Substrate cleaving under controlled stress conditions |
JP2016503961A (ja) * | 2012-12-21 | 2016-02-08 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 仮貼り合わせ層の被着方法 |
US9362439B2 (en) | 2008-05-07 | 2016-06-07 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled shear region |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5949132A (en) * | 1995-05-02 | 1999-09-07 | Texas Instruments Incorporated | Dambarless leadframe for molded component encapsulation |
FR2744285B1 (fr) * | 1996-01-25 | 1998-03-06 | Commissariat Energie Atomique | Procede de transfert d'une couche mince d'un substrat initial sur un substrat final |
FR2748851B1 (fr) * | 1996-05-15 | 1998-08-07 | Commissariat Energie Atomique | Procede de realisation d'une couche mince de materiau semiconducteur |
DE19630932A1 (de) * | 1996-07-31 | 1998-02-05 | Wacker Siltronic Halbleitermat | Träger für eine Halbleiterscheibe und Verwendung des Trägers |
US20070122997A1 (en) | 1998-02-19 | 2007-05-31 | Silicon Genesis Corporation | Controlled process and resulting device |
US6291313B1 (en) | 1997-05-12 | 2001-09-18 | Silicon Genesis Corporation | Method and device for controlled cleaving process |
US6013563A (en) | 1997-05-12 | 2000-01-11 | Silicon Genesis Corporation | Controlled cleaning process |
US6027988A (en) * | 1997-05-28 | 2000-02-22 | The Regents Of The University Of California | Method of separating films from bulk substrates by plasma immersion ion implantation |
US6548382B1 (en) | 1997-07-18 | 2003-04-15 | Silicon Genesis Corporation | Gettering technique for wafers made using a controlled cleaving process |
FR2773261B1 (fr) * | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
US6180495B1 (en) * | 1998-04-03 | 2001-01-30 | Motorola, Inc. | Silicon carbide transistor and method therefor |
US5933750A (en) * | 1998-04-03 | 1999-08-03 | Motorola, Inc. | Method of fabricating a semiconductor device with a thinned substrate |
US6291326B1 (en) | 1998-06-23 | 2001-09-18 | Silicon Genesis Corporation | Pre-semiconductor process implant and post-process film separation |
US6263941B1 (en) | 1999-08-10 | 2001-07-24 | Silicon Genesis Corporation | Nozzle for cleaving substrates |
US6500732B1 (en) | 1999-08-10 | 2002-12-31 | Silicon Genesis Corporation | Cleaving process to fabricate multilayered substrates using low implantation doses |
FR2809867B1 (fr) * | 2000-05-30 | 2003-10-24 | Commissariat Energie Atomique | Substrat fragilise et procede de fabrication d'un tel substrat |
FR2823599B1 (fr) | 2001-04-13 | 2004-12-17 | Commissariat Energie Atomique | Substrat demomtable a tenue mecanique controlee et procede de realisation |
FR2828579B1 (fr) * | 2001-08-13 | 2004-01-30 | St Microelectronics Sa | Procede de manipulation d'une plaquette de silicium mince |
US8187377B2 (en) | 2002-10-04 | 2012-05-29 | Silicon Genesis Corporation | Non-contact etch annealing of strained layers |
DE10330430A1 (de) * | 2003-07-04 | 2005-02-17 | Schott Ag | Dünnstsubstratträger |
FR2848336B1 (fr) | 2002-12-09 | 2005-10-28 | Commissariat Energie Atomique | Procede de realisation d'une structure contrainte destinee a etre dissociee |
FR2856844B1 (fr) | 2003-06-24 | 2006-02-17 | Commissariat Energie Atomique | Circuit integre sur puce de hautes performances |
FR2857953B1 (fr) | 2003-07-21 | 2006-01-13 | Commissariat Energie Atomique | Structure empilee, et procede pour la fabriquer |
FR2861497B1 (fr) | 2003-10-28 | 2006-02-10 | Soitec Silicon On Insulator | Procede de transfert catastrophique d'une couche fine apres co-implantation |
EP1605502A1 (en) * | 2004-06-08 | 2005-12-14 | Interuniversitair Microelektronica Centrum Vzw | Transfer method for the manufacturing of electronic devices |
EP1605503A3 (en) * | 2004-06-04 | 2008-02-27 | Interuniversitair Microelektronica Centrum ( Imec) | Transfer method for the manufacturing of electronic devices |
FR2889887B1 (fr) | 2005-08-16 | 2007-11-09 | Commissariat Energie Atomique | Procede de report d'une couche mince sur un support |
FR2891281B1 (fr) | 2005-09-28 | 2007-12-28 | Commissariat Energie Atomique | Procede de fabrication d'un element en couches minces. |
US8293619B2 (en) | 2008-08-28 | 2012-10-23 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled propagation |
US7811900B2 (en) | 2006-09-08 | 2010-10-12 | Silicon Genesis Corporation | Method and structure for fabricating solar cells using a thick layer transfer process |
FR2910179B1 (fr) | 2006-12-19 | 2009-03-13 | Commissariat Energie Atomique | PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART |
FR2925221B1 (fr) | 2007-12-17 | 2010-02-19 | Commissariat Energie Atomique | Procede de transfert d'une couche mince |
US8330126B2 (en) | 2008-08-25 | 2012-12-11 | Silicon Genesis Corporation | Race track configuration and method for wafering silicon solar substrates |
US8329557B2 (en) | 2009-05-13 | 2012-12-11 | Silicon Genesis Corporation | Techniques for forming thin films by implantation with reduced channeling |
FR2947098A1 (fr) | 2009-06-18 | 2010-12-24 | Commissariat Energie Atomique | Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince |
FR2978600B1 (fr) | 2011-07-25 | 2014-02-07 | Soitec Silicon On Insulator | Procede et dispositif de fabrication de couche de materiau semi-conducteur |
FR3019374A1 (fr) | 2014-03-28 | 2015-10-02 | Soitec Silicon On Insulator | Procede de separation et de transfert de couches |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1348742A (fr) * | 1962-02-03 | 1964-01-10 | Siemens Ag | Dispositif semi-conducteur |
NL7404364A (nl) * | 1974-04-01 | 1975-10-03 | Philips Nv | Werkwijze en inrichting voor het bewerken van vlakke voorwerpen. |
GB1546758A (en) * | 1975-04-11 | 1979-05-31 | English Electric Valve Co Ltd | Electron-emissive semiconductor devices |
JPS5466777A (en) * | 1977-11-07 | 1979-05-29 | Mitsubishi Electric Corp | Manufacture for semiconductor device |
FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
FR2684801B1 (fr) * | 1991-12-06 | 1997-01-24 | Picogiga Sa | Procede de realisation de composants semiconducteurs, notamment sur gaas ou inp, avec recuperation du substrat par voie chimique. |
-
1994
- 1994-01-26 FR FR9400834A patent/FR2715503B1/fr not_active Expired - Lifetime
-
1995
- 1995-01-24 DE DE69508816T patent/DE69508816T2/de not_active Expired - Lifetime
- 1995-01-24 EP EP95400149A patent/EP0665587B1/fr not_active Expired - Lifetime
- 1995-01-25 US US08/377,835 patent/US5661333A/en not_active Expired - Lifetime
- 1995-01-26 JP JP01097995A patent/JP3970943B2/ja not_active Expired - Lifetime
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001525991A (ja) * | 1997-05-12 | 2001-12-11 | シリコン・ジェネシス・コーポレーション | 制御された劈開プロセス |
US6790747B2 (en) | 1997-05-12 | 2004-09-14 | Silicon Genesis Corporation | Method and device for controlled cleaving process |
JP2004535664A (ja) * | 2001-04-13 | 2004-11-25 | コミサリヤ・ア・レネルジ・アトミク | 剥離可能な基板または剥離可能な構造、およびそれらの製造方法 |
JP2004533726A (ja) * | 2001-06-28 | 2004-11-04 | ジルトロニック アクチエンゲゼルシャフト | 半導体材料からなるフィルムまたは層およびフィルムまたは層の製造方法 |
JP2006521680A (ja) * | 2003-03-25 | 2006-09-21 | アイティーティー・マニュファクチャリング・エンタープライジズ・インコーポレーテッド | 画像増強装置及びそのための電子増倍装置 |
JP2005159333A (ja) * | 2003-10-28 | 2005-06-16 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2006080237A (ja) * | 2004-09-08 | 2006-03-23 | Canon Inc | 半導体装置及びその製造方法 |
US8993410B2 (en) | 2006-09-08 | 2015-03-31 | Silicon Genesis Corporation | Substrate cleaving under controlled stress conditions |
US9356181B2 (en) | 2006-09-08 | 2016-05-31 | Silicon Genesis Corporation | Substrate cleaving under controlled stress conditions |
US9640711B2 (en) | 2006-09-08 | 2017-05-02 | Silicon Genesis Corporation | Substrate cleaving under controlled stress conditions |
US9362439B2 (en) | 2008-05-07 | 2016-06-07 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled shear region |
US11444221B2 (en) | 2008-05-07 | 2022-09-13 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled shear region |
JP2016503961A (ja) * | 2012-12-21 | 2016-02-08 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 仮貼り合わせ層の被着方法 |
Also Published As
Publication number | Publication date |
---|---|
DE69508816T2 (de) | 1999-10-07 |
JP3970943B2 (ja) | 2007-09-05 |
FR2715503B1 (fr) | 1996-04-05 |
EP0665587A1 (fr) | 1995-08-02 |
FR2715503A1 (fr) | 1995-07-28 |
US5661333A (en) | 1997-08-26 |
DE69508816D1 (de) | 1999-05-12 |
EP0665587B1 (fr) | 1999-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3970943B2 (ja) | 薄膜の上に集積部品を製造する方法 | |
US6599436B1 (en) | Formation of interconnections to microfluidic devices | |
US6417075B1 (en) | Method for producing thin substrate layers | |
KR101291086B1 (ko) | 2개의 플레이트들의 어셈블리에 의해 얻어진 구조물을트리밍하는 방법 | |
US6096656A (en) | Formation of microchannels from low-temperature plasma-deposited silicon oxynitride | |
US5006202A (en) | Fabricating method for silicon devices using a two step silicon etching process | |
US6756304B1 (en) | Method for producing via-connections in a substrate and substrate equipped with same | |
US20110089141A1 (en) | Method for the production of multi-stepped substrate | |
CA2406214A1 (en) | Deposited thin films and their use in separation and sarcrificial layer applications | |
JPH03149817A (ja) | シリコンプレートを電気化学的にエッチングする方法 | |
JP3347203B2 (ja) | 微細空洞形成方法及び微細空洞を有する微小装置 | |
US6517736B1 (en) | Thin film gasket process | |
JPS62149132A (ja) | X線ホトリソグラフイに使用するマスクの製造方法及びその結果得られる構成体 | |
US6913971B2 (en) | Layer transfer methods | |
US6368885B1 (en) | Method for manufacturing a micromechanical component | |
JPH07312361A (ja) | ウェハの溶解による微細加工のためのエッチング制御シールおよび溶解ウェハの微細加工方法 | |
JP2002118055A (ja) | アライメントマーク、半導体装置および半導体装置の製造方法 | |
US6723250B1 (en) | Method of producing structured wafers | |
JP2003287551A (ja) | 機械的マイクロストラクチャの補強方法 | |
JP2005039078A (ja) | 薄板基板構造形成用ウエーハ基板、この製造方法およびmems素子の製造方法 | |
JP4652053B2 (ja) | 支持基板へ転送される有用な材料層の面積を増加させる方法 | |
JP2019142209A (ja) | 基板の成膜方法、及び液体吐出ヘッドの製造方法 | |
KR100253586B1 (ko) | 반도체 소자의 셀 애퍼처 마스크 제작방법 | |
US20080268575A1 (en) | Orientation-dependent etching of deposited AIN for structural use and sacrificial layers in MEMS | |
US6808644B2 (en) | Capillary with glass internal surface |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050909 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051209 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070601 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070607 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |