JPH07249955A - Distortion reduced variable attenuator - Google Patents
Distortion reduced variable attenuatorInfo
- Publication number
- JPH07249955A JPH07249955A JP3973894A JP3973894A JPH07249955A JP H07249955 A JPH07249955 A JP H07249955A JP 3973894 A JP3973894 A JP 3973894A JP 3973894 A JP3973894 A JP 3973894A JP H07249955 A JPH07249955 A JP H07249955A
- Authority
- JP
- Japan
- Prior art keywords
- pin diode
- diode attenuator
- signal
- attenuator
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Attenuators (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、二次歪を大幅に低減し
て減衰可変動作を行う低歪可変アッテネータに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a low distortion variable attenuator which greatly reduces secondary distortion and performs attenuation variable operation.
【0002】[0002]
【従来の技術】例えばカーラジオや衛星放送の受信機の
ように、常に受信電界が変動する場合には、AGC(自
動利得制御回路)が使用され、このAGCには可変アッ
テネータが使用されている。図2は従来の可変アッテネ
ータの構成を示す回路図であり、同図に示す可変アッテ
ネータはπ型のピンダイオードアッテネータと呼ばれて
いる。同図において、コンデンサ5,6,7は直流カッ
ト用のコンデンサで、コンデンサ8は交流的に接地をす
るためのコンデンサである。このような構成のπ型のピ
ンダイオードアッテネータでは、バイアス電圧Vbia
sをかけた状態で、制御電圧Vcontを変化させる
と、ピンダイオード13、抵抗10を流れる電流が変化
し、ピンダイオード13の微分抵抗が変わりそのインピ
ーダンスが変化する。この場合、ピンダイオード13の
インピーダンスが大きくなるほど、通過損失が増加す
る。また、抵抗10に流れる電流が変化すると、ピンダ
イオード13と抵抗10の接続点の電位が変化し、抵抗
9、ピンダイオード12,14に流れる電流が変化し、
ピンダイオード12,14のインピーダンスが変化す
る。このためにピンダイオード12,14のインピーダ
ンスの変化によって入出力インピーダンスの整合を取る
ことができる。2. Description of the Related Art An AGC (automatic gain control circuit) is used when a received electric field is constantly changing, such as a car radio or satellite receiver, and a variable attenuator is used for this AGC. . FIG. 2 is a circuit diagram showing a configuration of a conventional variable attenuator, and the variable attenuator shown in FIG. 2 is called a π type pin diode attenuator. In the figure, capacitors 5, 6 and 7 are capacitors for cutting direct current, and a capacitor 8 is a capacitor for grounding in an alternating current. In the π type pin diode attenuator having such a configuration, the bias voltage Vbia is
When the control voltage Vcont is changed while s is applied, the current flowing through the pin diode 13 and the resistor 10 changes, the differential resistance of the pin diode 13 changes, and its impedance changes. In this case, the passage loss increases as the impedance of the pin diode 13 increases. When the current flowing through the resistor 10 changes, the potential at the connection point between the pin diode 13 and the resistor 10 changes, and the current flowing through the resistor 9 and the pin diodes 12 and 14 changes.
The impedance of the pin diodes 12 and 14 changes. Therefore, the impedance of the pin diodes 12 and 14 can be changed to match the input and output impedances.
【0003】このようにして、図2に示す従来のπ型の
ピンダイオードアッテネータによると、入出力のインピ
ーダンスの整合を取りつつ減衰量を調整することができ
る。In this way, according to the conventional π-type pin diode attenuator shown in FIG. 2, the attenuation amount can be adjusted while matching the input / output impedance.
【0004】[0004]
【発明が解決しようとする課題】ところが前述の従来の
π型のピンダイオードアッテネータでは、通過損失を変
化させるピンダイオード13のV−I特性の非線形特性
に基づいて、二次歪が発生するので、所定量以下の回路
歪が要求される場合には使用することができない。However, in the above-mentioned conventional π-type pin diode attenuator, the second-order distortion is generated based on the non-linear characteristic of the VI characteristic of the pin diode 13 which changes the passage loss. It cannot be used when circuit distortion of a predetermined amount or less is required.
【0005】本発明は、前述したような従来のπ型のピ
ンダイオードアッテネータの出力特性に基づいてなされ
たものであり、その目的は、二次歪を大幅に低減して減
衰量の調整が可能な低歪可変アッテネータを提供するこ
とにある。The present invention has been made based on the output characteristics of the conventional π-type pin diode attenuator as described above, and the purpose thereof is to significantly reduce the secondary distortion and adjust the attenuation amount. To provide a low distortion variable attenuator.
【0006】[0006]
【課題を解決するための手段】前記目的を達成するため
に、本発明は、第1の不平衡・平衡回路と、該第1の不
平衡・平衡回路の一方の出力端子に入力端子が接続され
た第1のピンダイオードアッテネータと、前記第1の不
平衡・平衡回路の他方の出力端子に入力端子が接続され
た第2のピンダイオードアッテネータと、前記第1のピ
ンダイオードアッテネータの出力端子が一方の入力端子
に接続され、前記第2のピンダイオードアッテネータの
出力端子が他方の入力端子に接続された第2の不平衡・
平衡回路とを有することを特徴とするものである。In order to achieve the above object, the present invention provides a first unbalanced / balanced circuit and an input terminal connected to one output terminal of the first unbalanced / balanced circuit. A first pin diode attenuator, a second pin diode attenuator having an input terminal connected to the other output terminal of the first unbalanced / balanced circuit, and an output terminal of the first pin diode attenuator. A second unbalanced circuit connected to one input terminal, the output terminal of the second pin diode attenuator being connected to the other input terminal.
And a balance circuit.
【0007】[0007]
【作用】この構成によると、第1の不平衡・平衡回路に
信号が入力すると、第2のピンダイオードアッテネータ
側の平衡出力がアース側に設定される場合、第1のピン
ダイオードアッテネータ側の平衡出力には入力と同相の
出力が得られ、第1のピンダイオードアッテネータ側の
平衡出力がアース側に設定される場合、第2のピンダイ
オードアッテネータ側の平衡出力には入力と逆相の出力
が得られる。従って、第1のピンダイオードアッテネー
タには、入力される信号と同相の信号が入力され、第2
のピンダイオードアッテネータには、入力される信号と
逆相の信号が入力され、第1のピンダイオードアッテネ
ータと第2のピンダイオードアッテネータとからは、入
力信号は互いに逆相で出力され二次歪は同相で出力され
る。そして、第2の不平衡・平衡回路によって、第1の
ピンダイオードアッテネータの出力信号と第2のピンダ
イオードアッテネータの出力信号とが不平衡出力され、
第1のピンダイオードアッテネータ及び第2のピンダイ
オードアッテネータで発生した二次歪は、互いに相殺低
減されるので、出力信号の歪成分を大幅に低減した状態
で減衰量が調整される。With this configuration, when a signal is input to the first unbalanced / balanced circuit, when the balanced output on the second pin diode attenuator side is set to the ground side, the balanced on the first pin diode attenuator side is set. When the output of the same phase as the input is obtained and the balanced output of the first pin diode attenuator side is set to the ground side, the balanced output of the second pin diode attenuator side has the output of the opposite phase to the input. can get. Therefore, the signal having the same phase as the input signal is input to the first pin diode attenuator, and the second pin attenuator
A signal having a phase opposite to that of the input signal is input to the pin diode attenuator of, and the input signals are output in opposite phases from the first pin diode attenuator and the second pin diode attenuator, and the secondary distortion is It is output in the same phase. Then, the output signal of the first pin diode attenuator and the output signal of the second pin diode attenuator are unbalanced output by the second unbalanced / balanced circuit,
The secondary distortions generated in the first pin diode attenuator and the second pin diode attenuator are offset and reduced with respect to each other, so that the attenuation amount is adjusted in a state in which the distortion component of the output signal is significantly reduced.
【0008】[0008]
【実施例】本発明の一実施例を図1を参照して説明す
る。図1は本実施例の構成を示す回路図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to FIG. FIG. 1 is a circuit diagram showing the configuration of this embodiment.
【0009】同図に示すように、トランスを使用した第
1の不平衡・平衡回路1の一次巻線1aの一端はアース
され、二次巻線1bの一端には第1のピンダイオードア
ッテネータ2の入力端子が接続され、他端には第2のピ
ンダイオードアッテネータ3の入力端子が接続されてい
る。そして、トランスを使用した第2の不平衡・平衡回
路4の一次巻線4aの両端に、第1のピンダイオードア
ッテネータ2の出力端子と、第2のピンダイオードアッ
テネータ3の出力端子とがそれぞれ接続され、第2の不
平衡・平衡回路4の二次巻線4bの一端がアースされて
いる。ここで、第1のピンダイオードアッテネータ2及
び第2のピンダイオードアッテネータ3としては、すで
に図2を参照して説明したπ型のピンダイオードアッテ
ネータが使用され、両ピンダイオードアッテネータは、
同一の動作条件で駆動されるようにしてある。As shown in the figure, one end of a primary winding 1a of a first unbalanced / balanced circuit 1 using a transformer is grounded, and one end of a secondary winding 1b is connected to a first pin diode attenuator 2 Input terminal of the second pin diode attenuator 3 is connected to the other end. The output terminal of the first pin diode attenuator 2 and the output terminal of the second pin diode attenuator 3 are connected to both ends of the primary winding 4a of the second unbalanced / balanced circuit 4 using a transformer. One end of the secondary winding 4b of the second unbalanced / balanced circuit 4 is grounded. Here, as the first pin diode attenuator 2 and the second pin diode attenuator 3, the π type pin diode attenuator already described with reference to FIG. 2 is used, and both pin diode attenuators are
They are driven under the same operating conditions.
【0010】第1の不平衡・平衡回路1は、その一次巻
線1aに不平衡型で入力された入力信号を平衡型に変換
し、平衡型で第1のピンダイオードアッテネータ2と、
第2のピンダイオードアッテネータ3とを駆動し、第2
の不平衡・平衡回路4によって、不平衡型で信号を出力
することにより、第1のピンダイオードアッテネータ2
及び第2のピンダイオードアッテネータ3で発生する二
次歪を相殺低減する機能を有している。The first unbalanced / balanced circuit 1 converts an input signal input to the primary winding 1a of the unbalanced type into a balanced type, and a balanced type first pin diode attenuator 2;
It drives the second pin diode attenuator 3 and
An unbalanced type of signal is output by the unbalanced / balanced circuit 4 of the first pin diode attenuator 2
And has a function of canceling and reducing the secondary distortion generated in the second pin diode attenuator 3.
【0011】次に、このような構成の本実施例の動作を
説明する。本実施例において信号が入力されると、入力
信号は第1の不平衡・平衡回路1によって平衡型に変換
される。第1の不平衡・平衡回路1では、第2のピンダ
イオードアッテネータ3側の平衡出力がアースに設定さ
れる場合には、第1のピンダイオードアッテネータ2側
の平衡出力には、入力信号と同相の信号が現われる。ま
た、第1のピンダイオードアッテネータ2側の平衡出力
がアースに設定される場合には、第2のピンダイオード
アッテネータ3側の平衡出力には、入力信号と逆相の信
号が現われる。Next, the operation of this embodiment having such a configuration will be described. When a signal is input in this embodiment, the input signal is converted into a balanced type by the first unbalance / balance circuit 1. In the first unbalanced / balanced circuit 1, when the balanced output on the second pin diode attenuator 3 side is set to ground, the balanced output on the first pin diode attenuator 2 side has the same phase as the input signal. Signal appears. When the balanced output on the first pin diode attenuator 2 side is set to ground, a signal having a phase opposite to the input signal appears on the balanced output on the second pin diode attenuator 3 side.
【0012】このために、第1のピンダイオードアッテ
ネータ2には入力信号と同相の信号が入力され、第2の
ピンダイオードアッテネータ3には入力信号と逆相の信
号が入力される。この場合、第1のピンダイオードアッ
テネータ2と第2のピンダイオードアッテネータ3との
出力端子には、所定の減衰を受けた入力信号が、それぞ
れ逆相で出力され、同時に各ピンダイオードアッテネー
タで発生する二次歪は同相で出力される。このようにし
て、所定の減衰を受けた第1のピンダイオードアッテネ
ータ2の出力信号及び第2のピンダイオードアッテネー
タ3の出力信号と、第1のピンダイオードアッテネータ
2の二次歪及び第2のピンダイオードアッテネータ3の
二次歪とは、第2の不平衡・平衡回路4によって不平衡
型に変換される。この場合、第2の不平衡・平衡回路4
では、第1のピンダイオードアッテネータ2と第2のピ
ンダイオードアッテネータ3からの二つの平衡入力の電
位差を不平衡出力するので、第2の不平衡・平衡回路4
の出力信号では、第1のピンダイオードアッテネータ2
及び第2のピンダイオードアッテネータ3で発生した二
次歪は、互いに相殺されて歪成分が大幅に低減された状
態で信号の減衰の調整が行われる。Therefore, a signal having the same phase as the input signal is input to the first pin diode attenuator 2, and a signal having a phase opposite to the input signal is input to the second pin diode attenuator 3. In this case, the output signals of the first pin diode attenuator 2 and the second pin diode attenuator 3 output the input signals that have been attenuated by the predetermined phases, respectively, and are simultaneously generated by the respective pin diode attenuators. Second-order distortion is output in phase. In this way, the output signal of the first pin diode attenuator 2 and the output signal of the second pin diode attenuator 3 which have undergone predetermined attenuation, the second-order distortion of the first pin diode attenuator 2 and the second pin The second-order distortion of the diode attenuator 3 is converted into an unbalanced type by the second unbalanced / balanced circuit 4. In this case, the second unbalanced / balanced circuit 4
Then, since the potential difference between the two balanced inputs from the first pin diode attenuator 2 and the second pin diode attenuator 3 is unbalancedly output, the second unbalanced / balanced circuit 4
The output signal of the first pin diode attenuator 2
The secondary distortions generated in the second pin diode attenuator 3 cancel each other and the distortion component is significantly reduced, and the signal attenuation is adjusted.
【0013】このように本実施例によると、第1の不平
衡・平衡回路1によって第1のピンダイオードアッテネ
ータ2には、入力信号と同相の信号が入力され、第2の
ピンダイオードアッテネータ3には、入力信号と逆相の
信号が入力され、第2の不平衡・平衡回路4によって、
第1のピンダイオードアッテネータ2及び第2のピンダ
イオードアッテネータ3で発生した二次歪は、互いに相
殺された状態で、第2の不平衡・平衡回路4から所定の
減衰を受けた出力信号が出力される。このために、本実
施例によると、第1のピンダイオードアッテネータ2及
び第2のピンダイオードアッテネータ3での歪を大幅に
低減して、高精度の減衰量の調整が可能になる。As described above, according to this embodiment, the first unbalanced / balanced circuit 1 inputs the signal having the same phase as the input signal to the first pin diode attenuator 2 and the second pin diode attenuator 3. Is input with a signal opposite in phase to the input signal, and by the second unbalance / balance circuit 4,
The second-order distortions generated in the first pin diode attenuator 2 and the second pin diode attenuator 3 cancel each other out, and the second unbalanced / balanced circuit 4 outputs an output signal that has undergone a predetermined attenuation. To be done. For this reason, according to the present embodiment, distortion in the first pin diode attenuator 2 and the second pin diode attenuator 3 can be significantly reduced, and highly accurate adjustment of the attenuation amount becomes possible.
【0014】[0014]
【発明の効果】本発明によると、第1の不平衡・平衡回
路によって第1のピンダイオードアッテネータには、入
力される信号と同相の信号が入力され、第2のピンダイ
オードアッテネータには、入力される信号と逆相の信号
が入力され、第2の不平衡・平衡回路によって、第1の
ピンダイオードアッテネータ及び第2のピンダイオード
アッテネータで発生した二次歪は、互いに相殺されるの
で、歪を大幅に低減した状態で減衰量を高精度で調整す
ることが可能になる。According to the present invention, a signal having the same phase as the input signal is input to the first pin diode attenuator and the input signal is input to the second pin diode attenuator by the first unbalance / balance circuit. A signal having a phase opposite to that of the input signal is input, and the second unbalanced / balanced circuit cancels the secondary distortions generated in the first pin diode attenuator and the second pin diode attenuator. It becomes possible to adjust the amount of attenuation with a high degree of accuracy while significantly reducing.
■ ■
【図1】本発明の一実施例の構成を示す回路図FIG. 1 is a circuit diagram showing a configuration of an embodiment of the present invention.
【図2】従来の可変アッテネータの構成を示す回路図FIG. 2 is a circuit diagram showing a configuration of a conventional variable attenuator.
1 第1の不平衡・平衡回路 2 第1のピンダイオードアッテネータ 3 第2のピンダイオードアッテネータ 4 第2の不平衡・平衡回路 1 1st unbalanced / balanced circuit 2 1st pin diode attenuator 3 2nd pin diode attenuator 4 2nd unbalanced / balanced circuit
Claims (2)
平衡・平衡回路の一方の出力端子に入力端子が接続され
た第1のピンダイオードアッテネータと、前記第1の不
平衡・平衡回路の他方の出力端子に入力端子が接続され
た第2のピンダイオードアッテネータと、前記第1のピ
ンダイオードアッテネータの出力端子が一方の入力端子
に接続され、前記第2のピンダイオードアッテネータの
出力端子が他方の入力端子に接続された第2の不平衡・
平衡回路とを有することを特徴とする低歪可変アッテネ
ータ。1. A first unbalanced / balanced circuit, a first pin diode attenuator having an input terminal connected to one output terminal of the first unbalanced / balanced circuit, and the first unbalanced circuit. A second pin diode attenuator having an input terminal connected to the other output terminal of the balanced circuit, and an output terminal of the first pin diode attenuator connected to one input terminal of the second pin diode attenuator A second unbalanced output terminal connected to the other input terminal
A low distortion variable attenuator having a balanced circuit.
及び前記第2のピンダイオードアッテネータが、π型の
ピンダイオードアッテネータであることを特徴とする請
求項1記載の低歪可変アッテネータ。2. The low distortion variable attenuator according to claim 1, wherein the first pin diode attenuator and the second pin diode attenuator are π type pin diode attenuators.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3973894A JPH07249955A (en) | 1994-03-10 | 1994-03-10 | Distortion reduced variable attenuator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3973894A JPH07249955A (en) | 1994-03-10 | 1994-03-10 | Distortion reduced variable attenuator |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07249955A true JPH07249955A (en) | 1995-09-26 |
Family
ID=12561314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3973894A Pending JPH07249955A (en) | 1994-03-10 | 1994-03-10 | Distortion reduced variable attenuator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07249955A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6870854B1 (en) | 1996-06-21 | 2005-03-22 | Hitachi, Ltd. | Packet switching device and cell transfer method |
-
1994
- 1994-03-10 JP JP3973894A patent/JPH07249955A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6870854B1 (en) | 1996-06-21 | 2005-03-22 | Hitachi, Ltd. | Packet switching device and cell transfer method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3080723B2 (en) | Filter circuit and filter integrated circuit | |
US3753140A (en) | Equalizing network | |
US4525677A (en) | Differential amplifier having high common-mode rejection ratio | |
US5789993A (en) | Amplitude/frequency correcting device and corresponding frequency equalizer | |
JPS61161001A (en) | Variable attenuator | |
US4087737A (en) | Phase shifting circuit | |
US4297660A (en) | Electric circuit using surface acoustic wave device | |
JPH07249955A (en) | Distortion reduced variable attenuator | |
JPH04291524A (en) | Receiver | |
WO2004040755A1 (en) | Filter circuit and radio device | |
US4127750A (en) | Apparatus for transmitting and receiving pulses | |
KR100694632B1 (en) | Transmitter/receiver for bidirectional communication | |
JPH0575384A (en) | Sat phase shift circuit | |
JP2989863B2 (en) | Variable tilt circuit of high frequency amplifier | |
US3242437A (en) | Broad band amplitude limiter | |
US6816005B2 (en) | All pass filter | |
US6400236B1 (en) | Method and apparatus for a radio frequency power divider having un-terminated outputs | |
JP2829473B2 (en) | High frequency variable slope tilt circuit | |
JPS5888911A (en) | Variable attenuator | |
JPH01246909A (en) | Attenuation compensator with notch filter | |
JP3243674B2 (en) | CM type directional coupler | |
JPS62190936A (en) | Relay line equalizer and its using method | |
JPH06209223A (en) | Line equalizer | |
JPH0897677A (en) | Variable resistance attenuator circuit | |
JPH0540587Y2 (en) |