JPH07240600A - Method for wiring equal length to electrical length - Google Patents

Method for wiring equal length to electrical length

Info

Publication number
JPH07240600A
JPH07240600A JP2973394A JP2973394A JPH07240600A JP H07240600 A JPH07240600 A JP H07240600A JP 2973394 A JP2973394 A JP 2973394A JP 2973394 A JP2973394 A JP 2973394A JP H07240600 A JPH07240600 A JP H07240600A
Authority
JP
Japan
Prior art keywords
wiring
length
trace
pattern
corner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2973394A
Other languages
Japanese (ja)
Inventor
Haruhiko Kiyabu
晴彦 木藪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2973394A priority Critical patent/JPH07240600A/en
Publication of JPH07240600A publication Critical patent/JPH07240600A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

PURPOSE:To provide a method for wiring an equal length to an electrical length which can transmit a simultaneous operation signal by bending a wiring to compensate for a difference between a wiring length and an electrical length. CONSTITUTION:A trace (A) comprises the lead frame 5 of a first IC (A), a wiring (A) wired in a zigzag form and the lead frame 6 of a second IC chip (A). A trace (B) comprises the lead frame 7 of a first IC (B), a wiring (B) including a stretched wiring and the like and the lead frame 8 of a second IC chip (B). An electrical length is shortened by induction or reflection in the corner. For that reason, since the number of corner is larger in the trace (A), it is necessary to make the wiring length longer in the trace (A). The wiring of the trace (A) is made longer by a difference in the number of corner between the trace (A) and the trace (B) by examining by what length the electrical length is shortened for every one corner.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、通信機器等に使用され
ているプリント配線板で、複数の同時動作信号の伝送用
配線の伝搬遅延時間を整合させる場合における電気長等
長配線方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for wiring electrical lengths of equal length in a printed wiring board used for communication equipment or the like, in which the propagation delay times of a plurality of wiring lines for transmitting simultaneous operation signals are matched. Is.

【0002】[0002]

【従来の技術】高速信号が走る基板では、配線に生じる
遅延や反射、クロストークといった問題が無視できなく
なる。このため、配線は、単なる接続ではなく、伝送線
路として扱う必要がある。複数の同時動作信号例えば、
クロックとデータ等をそれぞれ別の経路で伝送する高速
ディジタル回路パターンは、それぞれの信号の伝搬遅延
時間を合わせる必要がある。
2. Description of the Related Art In a substrate on which high-speed signals run, problems such as delay, reflection, and crosstalk generated in wiring cannot be ignored. For this reason, the wiring needs to be treated as a transmission line, not just a connection. Multiple simultaneous operation signals, for example
In a high-speed digital circuit pattern that transmits clocks and data via different paths, it is necessary to match the propagation delay time of each signal.

【0003】このような場合の従来の配線は、IC内のリ
ードフレームの長さの違いや、プリント配線板上の配線
の引き回しによる配線長の差等を等長化するために、単
純に同時動作信号用の配線を引き伸ばしたときに、配線
長が同じになるように配線していた。一方の配線の配線
長が配線の引き回し等により延長されると、もう一方の
配線もジグザグに配線する等で、その延長分だけ配線を
長くしていた。
The conventional wiring in such a case is simply made simultaneously in order to equalize the difference in the length of the lead frame in the IC and the difference in the wiring length due to the wiring of the wiring on the printed wiring board. When the wiring for the operation signal was extended, the wiring was made to have the same length. When the wiring length of one wiring is extended by routing the wiring or the like, the other wiring is also arranged in a zigzag manner, so that the wiring is lengthened by the extension.

【0004】[0004]

【発明が解決しようとする課題】しかしながらこのよう
に同時動作信号用の配線を引き伸ばしたときの配線長を
等しく配線すると、実際には折曲げによる配線長の増加
分と電気長の増加分が等しくならず、伝搬遅延時間の差
を生じていた。このため複数の配線に伝送した高速ディ
ジタル信号は同時には伝送されなかった。このことは実
験等により以前より確認されていた。
However, when the wirings for the simultaneous operation signals are extended to have the same wiring length, the increase in the wiring length due to bending and the increase in the electrical length are actually equal to each other. However, there was a difference in propagation delay time. Therefore, high-speed digital signals transmitted to a plurality of wirings were not transmitted at the same time. This has been confirmed by experiments and the like.

【0005】本発明は、以上の問題点を解決するために
なされたもので、配線の折曲げによる配線長と電気長の
差を補正することのできる電気長等長配線方法を提供す
ることを目的とする。
The present invention has been made to solve the above problems, and it is an object of the present invention to provide an electrical length equal length wiring method capable of correcting the difference between the wiring length and the electrical length due to bending of the wiring. To aim.

【0006】[0006]

【課題を解決するための手段】複数の同時動作信号がそ
れぞれの経路で伝送されるディジタル回路で第1の経路
の配線の形状が決定されているパターンの等長配線方法
は、前記第1の経路の配線の形状に応じて、前記第1の
経路の配線の電気長と等しくなるように、第2の経路の
配線の形状を決定する配線方法である。さらに、この配
線方法では、第2の経路の配線の配線長は、ディジタル
信号が前記第2の配線のコーナを通過する時に生じる伝
搬遅延時間の短縮に応じて適宜決定する。もしくは、こ
の配線方法は、前記第2の経路の配線のコーナの角度お
よび配線長を適宜決定する。
A method for equal-length wiring of a pattern in which the shape of the wiring of the first path is determined in a digital circuit in which a plurality of simultaneous operation signals are transmitted through the respective paths is described in the first method. According to the wiring shape of the route, the wiring shape of the second route is determined so as to be equal to the electrical length of the wiring of the first route. Further, in this wiring method, the wiring length of the wiring of the second path is appropriately determined according to the shortening of the propagation delay time that occurs when the digital signal passes through the corner of the second wiring. Alternatively, in this wiring method, the corner angle and the wiring length of the wiring of the second path are appropriately determined.

【0007】[0007]

【作用】同時動作信号の伝送が必要な回路パターンにお
いて、配線A、及び配線Bがあるとする。まず、比較的配
線に自由度の少ない、IC等の実装密度の高い配線Bの形
状を決定する。配線Aは、比較的配線の自由度が高いの
で、配線Bと電気長を等しくするためにジグザグに配線
する。配線Aの配線長は、配線Bの配線長に、電気長の差
に対応する配線長を加えたものとする。この延長する配
線長は、1コーナにつき生じる伝搬遅延時間の短縮に対
する配線長を算出し、配線Aと配線Bのコーナ数の差から
求める。
[Function] It is assumed that there is a wiring A and a wiring B in a circuit pattern that requires transmission of simultaneous operation signals. First, the shape of the wiring B having a relatively low degree of freedom in wiring and a high packing density of ICs and the like is determined. Since the wiring A has a relatively high degree of freedom in wiring, it is arranged in a zigzag manner in order to equalize the electrical length with the wiring B. The wiring length of the wiring A is the wiring length of the wiring B plus the wiring length corresponding to the difference in electrical length. The wiring length to be extended is calculated from the difference in the number of corners of the wiring A and the wiring B by calculating the wiring length with respect to the reduction of the propagation delay time generated in one corner.

【0008】[0008]

【実施例】プリント配線板には2つのICが搭載されてい
るプリント配線板を想定する。2つのICの間には、トレ
ースA,およびBの2つの経路の配線が設けられている。
ここでトレースは配線の物理的な長さを表しているもの
とする。
[Example] A printed wiring board on which two ICs are mounted is assumed. Between the two ICs, the wiring of the two routes of traces A and B is provided.
Here, the trace represents the physical length of the wiring.

【0009】図1に第1の実施例のパターン図を示す。
まずトレースAは、第1のIC1の内部の第1のICチップ
3から第1のICのAのリードフレーム5を通ってプリン
ト配線板に接続される。プリント配線板では、ジグザグ
状に配線された配線Aを通って、第2のICチップ4から
出る第2のICのAのリードフレーム6に接続される。第
2のICチップ4は第2のIC2の内部にある。
FIG. 1 shows a pattern diagram of the first embodiment.
First, the trace A is connected to the printed wiring board from the first IC chip 3 inside the first IC 1 through the lead frame 5 of A of the first IC. In the printed wiring board, it is connected to the lead frame 6 of A of the second IC, which comes out of the second IC chip 4, through the wiring A arranged in a zigzag pattern. The second IC chip 4 is inside the second IC 2.

【0010】次にトレースBは、第1のIC1の内部の第
1のICチップ3から第1のICのBのリードフレーム7を
通ってプリント配線板に接続される。プリント配線板で
は、配線の引き伸ばし等のある配線Bを通って、第2のI
Cチップ4から出る第2のICのBのリードフレーム8に接
続される。
Next, the trace B is connected to the printed wiring board from the first IC chip 3 inside the first IC 1 through the lead frame 7 of B of the first IC. In the printed wiring board, the second I
It is connected to the B lead frame 8 of the second IC that comes out of the C chip 4.

【0011】トレースAは、第1のICのAのリードフレー
ム5の長さ、配線Aの長さ、および第2のICのAのリード
フレーム6の長さの総和であるとする。トレースBは、
第1のICのBのリードフレーム7の長さ、配線Bの長さ、
および第2のICのBのリードフレーム8の長さの総和で
あるとするとトレースA>トレースBである。
It is assumed that the trace A is the sum of the length of the A lead frame 5 of the first IC, the length of the wiring A, and the length of the A lead frame 6 of the second IC. Trace B is
The length of the lead frame 7 of B of the first IC, the length of the wiring B,
And the sum of the lengths of the lead frame 8 of B of the second IC, trace A> trace B.

【0012】一般的に、高速ディジタル信号がコーナ部
を通過するときには、電気長が短縮される。これは、誘
導または反射とよばれる現象が起こるためだと考えられ
ている。このように、コーナがあると電気長が短縮され
ることは、実験により確認されている。
Generally, when a high speed digital signal passes through a corner, the electrical length is shortened. It is thought that this is because a phenomenon called induction or reflection occurs. As described above, it has been confirmed by experiments that the electric length is shortened by the presence of the corner.

【0013】図2に示すようなジグザグパターンを用い
て、コーナ部における電気長の短縮を調べた。直線パタ
ーン、コーナ数12回のジグザグパターン、およびコー
ナ数20回のジグザグパターンにそれぞれ高速ディジタ
ル信号を伝送する。このときの伝送時間を測定し、パタ
ーンの種類ごとに比較したものを図3に示す。なお、こ
れらのパターンの全長は、すべて228.6mmであった。
Using a zigzag pattern as shown in FIG. 2, the shortening of the electrical length at the corner was examined. High-speed digital signals are transmitted in a linear pattern, a zigzag pattern with 12 corners, and a zigzag pattern with 20 corners. The transmission time at this time is measured and compared for each pattern type, which is shown in FIG. The total length of these patterns was 228.6 mm.

【0014】図3に示されるように、コーナ数が多いほ
うが伝搬遅延時間は小さくなる。このことから、同時動
作信号の伝送が必要な回路パターンにおいて、配線を引
き伸ばしたときに実際の配線長を等しく配線すると生じ
る伝搬遅延時間の差の原因は、コーナ部を高速ディジタ
ル信号が通過するときに生じていると考えられる。
As shown in FIG. 3, the larger the number of corners, the shorter the propagation delay time. From this, in the circuit pattern that requires the transmission of simultaneous operation signals, the cause of the difference in propagation delay time that occurs when the actual wiring length is made equal when the wiring is extended is that the high-speed digital signal passes through the corner. It is thought to have occurred in.

【0015】まず、1コーナに対し、パターンが直線の
時と比較してどれだけの電気長の差があるかを調べた。
図3における実験値のうち、ここではピッチ5.08mmの時
を例にとって、実施例を説明する。なお、実験にはガラ
ス布基材エポキシ樹脂プリント配線板を用い、設定入力
信号の周波数は622Mb/sであった。ピッチ5.08mmの時、
12コーナの伝搬遅延時間は1481.3psであり、20コー
ナの伝搬遅延時間は1469.9psである。この伝搬遅延時間
の差は11.4psである。このときのコーナ数の差は8コー
ナである。つまり、ピッチ5.08mmに場合、1コーナにつ
き 約1.4psの伝搬遅延時間が短縮されている。
First, it was examined how much difference in electrical length there was in one corner as compared with the case where the pattern was straight.
Of the experimental values in FIG. 3, the embodiment will be described here by taking the case of a pitch of 5.08 mm as an example. A glass cloth-based epoxy resin printed wiring board was used in the experiment, and the frequency of the set input signal was 622 Mb / s. When the pitch is 5.08 mm,
The propagation delay time at 12 corners is 1481.3 ps, and the propagation delay time at 20 corners is 1469.9 ps. This difference in propagation delay time is 11.4 ps. The difference in the number of corners at this time is 8 corners. In other words, when the pitch is 5.08 mm, the propagation delay time per corner is reduced by about 1.4 ps.

【0016】次に、直線パターンに高速ディジタル信号
を伝送した場合の伝搬遅延時間は、1497.3psである。こ
れは228.6mmの直線パターンに高速ディジタル信号を伝
送したときの伝搬遅延時間である。これより、1コーナ
あたりの伝搬遅延時間の短縮1.4psに相当する配線長
は、約0.214mmである。つまり、ジグザグパターンのよ
うにコーナが存在する配線パターンでは、直線パターン
と伝搬遅延時間を等しくするためには、1コーナにつき
配線長を0.214mm伸ばせばよい。
Next, the propagation delay time when a high-speed digital signal is transmitted in a linear pattern is 1497.3 ps. This is the propagation delay time when a high-speed digital signal is transmitted in a 228.6 mm linear pattern. From this, the wiring length corresponding to a reduction of 1.4 ps in propagation delay time per corner is about 0.214 mm. That is, in a wiring pattern having corners such as a zigzag pattern, the wiring length may be extended by 0.214 mm per corner in order to make the propagation delay time equal to that of the linear pattern.

【0017】第1の実施例の場合、配線Aのコーナは2
0回あり、配線Bのコーナは2回あるので、コーナ数の
差は18である。つまり、全体で0.214(mm)×18=3.85(m
m)を、配線AのICチップのリードフレームとの接続の直
線部分や、ジグザグ配線部分等の調整のしやすい部分で
伸ばせばよい。このジグザグパターンは全長228.6mmで
あるから、その全長に3.85mmを加えた232.45mmが、配線
Aのジグザグパターンの全長となる。
In the case of the first embodiment, the corner of the wiring A is 2
Since there are 0 times and the wiring B has two corners, the difference in the number of corners is 18. In other words, 0.214 (mm) x 18 = 3.85 (m
m) may be extended at a straight line portion of the connection of the wiring A to the lead frame of the IC chip, a zigzag wiring portion, or the like, which is easy to adjust. Since this zigzag pattern has a total length of 228.6 mm, the total length of 3.285 mm is 232.45 mm,
It is the full length of the zigzag pattern of A.

【0018】この値は、周波数622Mb/sのときの計算値
である。一般的にいえば、伝搬遅延時間は周波数の関数
であるので、配線長の具体的な数値は個々の周波数に対
して計算する必要がある。
This value is a calculated value at a frequency of 622 Mb / s. Generally speaking, since the propagation delay time is a function of frequency, it is necessary to calculate a specific value of the wiring length for each frequency.

【0019】このように、ジグザグパターンのコーナ数
に応じて、配線を延長することで伝搬遅延時間の差を簡
単に調節できる。
As described above, the difference in propagation delay time can be easily adjusted by extending the wiring in accordance with the number of corners of the zigzag pattern.

【0020】次に第2の実施例のパターン図を図4に示
す。図4に示したように、この配線のトレースA'の配線
11のコーナ部は、直線パターンを90度に曲げるので
はなく、α=45度で形成されている。
A pattern diagram of the second embodiment is shown in FIG. As shown in FIG. 4, the corner portion of the wiring 11 of the trace A ′ of this wiring is formed at α = 45 degrees instead of bending the linear pattern at 90 degrees.

【0021】図5(a)に示す90度クランクパターンと
図5(b)に示す45度クランクパターンに高速ディジタ
ル信号を伝送させ、伝搬遅延時間を調べた。クランクパ
ターンのパターン種類と伝搬遅延時間の関係を図6に示
す。図6の伝搬遅延時間は、1mあたりの伝送時間に換
算してある。これを見れば明らかなように90度のとき
に比べて45度のときのほうが、パターンが直線である
ときの伝搬遅延時間に近付く。つまり、クランクの角度
によって伝搬遅延時間は変化し、クランクの角度が小さ
いほうが伝搬遅延時間は大きい。
A high-speed digital signal was transmitted to the 90-degree crank pattern shown in FIG. 5 (a) and the 45-degree crank pattern shown in FIG. 5 (b), and the propagation delay time was examined. FIG. 6 shows the relationship between the pattern type of the crank pattern and the propagation delay time. The propagation delay time in FIG. 6 is converted into the transmission time per 1 m. As is apparent from this, the propagation delay time when the pattern is a straight line approaches 45 degrees when the pattern is 45 degrees, as compared with when it is 90 degrees. That is, the propagation delay time changes depending on the crank angle, and the smaller the crank angle, the larger the propagation delay time.

【0022】図6のピッチ2.54mmのときで計算してみ
る。これはクランクパターン1回、つまり2回曲げたと
きの測定値であるのでそのままジグザグパターンのコー
ナ2回として適用するとする。直線パターンの伝搬遅延
時間と45度のときの伝搬遅延時間の差と、直線パター
ンの伝搬遅延時間と90度のときの伝搬遅延時間の差と
を比較してみると、45度のときの差は90度のときの
差の1/2である。第1の実施例において、90度のコ
ーナ1回につき0.214mmの配線を伸ばせばよいことが算
出されているので、図4のようにコーナ部が45度の場
合、ジグザグパターン1コーナにつき0.214mmの1/2の
0.107mmの配線を伸ばせばよい。また、配線Bには90度
のコーナが2回あるので、配線Aは0.107×20−0.214×2
=1.71mm延長すればよい。
Calculation will be made at a pitch of 2.54 mm in FIG. Since this is a measured value when the crank pattern is bent once, that is, twice, it is assumed that it is applied as it is as two corners of the zigzag pattern. Comparing the difference between the propagation delay time of the straight line pattern and the propagation delay time at 45 degrees with the difference between the propagation delay time of the straight line pattern and the propagation delay time at 90 degrees, the difference at the time of 45 degrees Is 1/2 of the difference at 90 degrees. In the first embodiment, it is calculated that 0.214 mm of wiring should be extended for each 90-degree corner, so when the corner portion is 45 degrees as shown in FIG. 1/2 of
Just extend the 0.107mm wiring. Also, since the wiring B has two corners of 90 degrees, the wiring A has a width of 0.107 × 20−0.214 × 2.
= 1.71mm extension is enough.

【0023】トレースA'は、第1のICのAのリードフレ
ーム5の長さ、配線A'の長さ、および第2のICのAのリ
ードフレーム6の長さの総和であるとすると、トレース
A'<トレースAである。配線長や実装できるスペースが
限られているとき等に有効である。
If the trace A'is the sum of the length of the A lead frame 5 of the first IC, the length of the wiring A ', and the length of the A lead frame 6 of the second IC, trace
A '<Trace A. This is effective when the wiring length and the mountable space are limited.

【0024】図7に第3の実施例のパターン図を示す。
高速ディジタル信号がコーナを通過するときに、信号の
反射や誘導が発生し、伝搬遅延時間が短縮されることが
わかっている。このため、コーナの数をへらせば、パタ
ーン全体の伝搬遅延時間の短縮は小さくなる。この場合
も第1の実施例のように1コーナにつき0.214mm延ばせ
ばよい。しかし配線A''の全体のコーナ数は12コー
ナ、配線Bのコーナは2回であるので、全体の配線長は
2.14mm延長させればよい。トレースA''は、第1のICのA
のリードフレーム5の長さ、配線A''の長さ、および第
2のICのAのリードフレーム6の長さとすると、トレー
スA''<トレースAであるので、配線の全長に限りがある
とき等に有効である。また、コーナ数が少ないと、誤差
が小さくなり、複数の同時動作信号の伝送が行ないやす
くなるという効果もある。
FIG. 7 shows a pattern diagram of the third embodiment.
It has been found that when a high-speed digital signal passes through a corner, signal reflection and induction occur and the propagation delay time is shortened. Therefore, if the number of corners is reduced, the reduction of the propagation delay time of the entire pattern becomes small. Also in this case, it is sufficient to extend 0.214 mm per corner as in the first embodiment. However, since the total number of corners of wiring A '' is 12 and the number of corners of wiring B is 2, the total wiring length is
You can extend it by 2.14mm. Trace A '' is the A of the first IC
If the length of the lead frame 5 and the length of the wiring A ″ and the length of the lead frame 6 of the second IC are trace A ″ <trace A, the total length of the wiring is limited. It is effective when. Further, when the number of corners is small, the error becomes small, and there is an effect that a plurality of simultaneous operation signals can be easily transmitted.

【0025】[0025]

【発明の効果】以上詳細に説明したように、同時動作信
号を有する高速ディジタル回路パターンの配線板の配線
方法をこのようにしたので、ジグザグパターンのコーナ
数に応じて配線長を変化させることによって、簡単にコ
ーナ部で生じた伝搬遅延時間の差を補正することができ
る。
As described above in detail, since the wiring method of the wiring board of the high speed digital circuit pattern having the simultaneous operation signal is as described above, the wiring length is changed according to the number of corners of the zigzag pattern. Therefore, it is possible to easily correct the difference in propagation delay time generated in the corner section.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例のパターン図FIG. 1 is a pattern diagram of a first embodiment of the present invention.

【図2】ジグザグパターン[Figure 2] Zigzag pattern

【図3】ジグザグパターン種類と伝搬遅延時間の関係FIG. 3 Relationship between zigzag pattern type and propagation delay time

【図4】本発明の第2の実施例の配線FIG. 4 is a wiring of a second embodiment of the present invention.

【図5】クランクパターン[Fig. 5] Crank pattern

【図6】クランクパターン種類と伝搬遅延時間の関係FIG. 6 Relationship between crank pattern type and propagation delay time

【図7】第3の実施例の配線FIG. 7: Wiring of the third embodiment

【符号の説明】[Explanation of symbols]

1 第1のIC 2 第2のIC 3 第1のICチップ 4 第2のICチップ 5 第1のICのAのリードフレーム 6 第2のICのAのリードフレーム 7 第1のICのBのリードフレーム 8 第2のICのBのリードフレーム 1 1st IC 2 2nd IC 3 1st IC chip 4 2nd IC chip 5 A leadframe of 1st IC 6 A leadframe of 2nd IC 7 B of 1st IC Lead frame 8 B lead frame of the second IC

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 複数の同時動作信号がそれぞれの経路で
伝送されるディジタル回路における配線パターンの電気
長等長配線方法において、 第1の経路の配線の形状を決定し、前記第1の経路の配
線の形状に応じて、第2の経路の配線の形状を決定する
配線方法であることを特徴とする電気長等長配線方法。
1. A wiring pattern of a wiring pattern in a digital circuit in which a plurality of simultaneous operation signals are transmitted through respective paths, in a method of equal length wiring, the shape of the wiring of the first path is determined and the wiring of the first path is determined. An electrical length equal-length wiring method, which is a wiring method for determining the shape of the wiring of the second path according to the shape of the wiring.
【請求項2】 前記第2の経路の配線の配線長を、 ディジタル信号が前記第2の配線のコーナを通過する時
に生じる伝搬遅延時間の短縮に応じて、前記第1の経路
の配線と前記第2の経路の配線のコーナ数の差より適宜
決定することを特徴とする請求項1記載の電気長等長配
線。
2. The wiring length of the wiring of the second route is set to that of the wiring of the first route in accordance with the reduction of the propagation delay time which occurs when a digital signal passes through a corner of the second wiring. The electrical length equal length wiring according to claim 1, wherein the wiring length is appropriately determined based on a difference in the number of corners of the wiring of the second path.
【請求項3】 前記第2の経路の配線のコーナの角度お
よび配線長を適宜決定することを特徴とする請求項1記
載の電気長等長配線。
3. The electrical length equal length wiring according to claim 1, wherein the corner angle and the wiring length of the wiring of the second path are appropriately determined.
JP2973394A 1994-02-28 1994-02-28 Method for wiring equal length to electrical length Pending JPH07240600A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2973394A JPH07240600A (en) 1994-02-28 1994-02-28 Method for wiring equal length to electrical length

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2973394A JPH07240600A (en) 1994-02-28 1994-02-28 Method for wiring equal length to electrical length

Publications (1)

Publication Number Publication Date
JPH07240600A true JPH07240600A (en) 1995-09-12

Family

ID=12284313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2973394A Pending JPH07240600A (en) 1994-02-28 1994-02-28 Method for wiring equal length to electrical length

Country Status (1)

Country Link
JP (1) JPH07240600A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6640332B2 (en) 2000-05-23 2003-10-28 Hitachi, Ltd. Wiring pattern decision method considering electrical length and multi-layer wiring board
US9614525B2 (en) 2014-07-25 2017-04-04 Rohm Co., Ltd. Parallel interface and integrated circuit
JP2018050043A (en) * 2008-03-05 2018-03-29 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ Stretchable and foldable electronic device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6640332B2 (en) 2000-05-23 2003-10-28 Hitachi, Ltd. Wiring pattern decision method considering electrical length and multi-layer wiring board
JP2018050043A (en) * 2008-03-05 2018-03-29 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ Stretchable and foldable electronic device
US9614525B2 (en) 2014-07-25 2017-04-04 Rohm Co., Ltd. Parallel interface and integrated circuit

Similar Documents

Publication Publication Date Title
US7022919B2 (en) Printed circuit board trace routing method
US7038555B2 (en) Printed wiring board for controlling signal transmission using paired inductance and capacitance
US8027391B2 (en) Differential transmission line connector
KR100744535B1 (en) Guard trace pattern reducing the far-end cross-talk and printed circuit board including the pattern
US20060061432A1 (en) Two-layer PCB with impedence control and method of providing the same
US7183491B2 (en) Printed wiring board with improved impedance matching
US6710675B2 (en) Transmission line parasitic element discontinuity cancellation
US10897810B2 (en) High speed signal fan-out method for BGA and printed circuit board using the same
CN109842989B (en) High-speed circuit and high-speed differential line structure thereof
EP1011039B1 (en) Gap-coupling bus system
JPH07240600A (en) Method for wiring equal length to electrical length
US20040090757A1 (en) Printed circuit board
JPH04137652A (en) Semiconductor integrated circuit
JP2003258394A (en) Wiring substrate
US7219322B2 (en) Multiple propagation speeds of signals in layered circuit apparatus
JP2003152290A (en) Printed wiring board
US20030123238A1 (en) Enhanced PCB and stacked substrate structure
Kim et al. TDR/TDT analysis by crosstalk in single and differential meander delay lines for high speed PCB applications
JP2001094032A (en) Semiconductor device
US5903057A (en) Semiconductor device that compensates for package induced delay
JPH05114770A (en) Printed pattern wiring structure
KR20000045926A (en) Impedance test coupon of multi-layer printed circuit board
KR930018710A (en) Balanced Circuit to Reduce Fluid Noise in External Chip Interconnects
US20230335513A1 (en) Designing method and semiconductor device
JP2836972B2 (en) Wiring method

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020910