JPH07212335A - 時分割多重複信方式の送受信機 - Google Patents
時分割多重複信方式の送受信機Info
- Publication number
- JPH07212335A JPH07212335A JP6006482A JP648294A JPH07212335A JP H07212335 A JPH07212335 A JP H07212335A JP 6006482 A JP6006482 A JP 6006482A JP 648294 A JP648294 A JP 648294A JP H07212335 A JPH07212335 A JP H07212335A
- Authority
- JP
- Japan
- Prior art keywords
- time slot
- pll
- reception
- transmission
- loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transceivers (AREA)
- Time-Division Multiplex Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【目的】 電力消費を極力抑え、スプリアス特性を良好
にし、ループフィルタ３の設計が容易なＰＬＬを有する
時分割多重複信方式の送受信機を提供する。 【構成】 送信時に搬送波発振器として働き、受信時に
局部発振器として働く電圧制御発振器４及びループフィ
ルタ３を少なくとも含み、電圧制御発振器４の発振周波
数を制御する位相制御ループを有してなる時分割多重複
信方式の送受信機において、位相制御ループは、送信タ
イムスロット直前の１タイムスロット期間及び受信タイ
ムスロット直前の１タイムスロット期間にそれぞれルー
プが閉じられ、かつ、送信及び受信タイムスロット期間
にそれぞれループが開かれるように構成され、このルー
プが開かれたとき、ループフィルタ３の充電電圧によっ
て電圧制御発振器４の発振周波数が制御される。
にし、ループフィルタ３の設計が容易なＰＬＬを有する
時分割多重複信方式の送受信機を提供する。 【構成】 送信時に搬送波発振器として働き、受信時に
局部発振器として働く電圧制御発振器４及びループフィ
ルタ３を少なくとも含み、電圧制御発振器４の発振周波
数を制御する位相制御ループを有してなる時分割多重複
信方式の送受信機において、位相制御ループは、送信タ
イムスロット直前の１タイムスロット期間及び受信タイ
ムスロット直前の１タイムスロット期間にそれぞれルー
プが閉じられ、かつ、送信及び受信タイムスロット期間
にそれぞれループが開かれるように構成され、このルー
プが開かれたとき、ループフィルタ３の充電電圧によっ
て電圧制御発振器４の発振周波数が制御される。
Description
【０００１】
【産業上の利用分野】本発明は、時分割多重複信方式の
送受信機に係わり、特に、位相制御ループ（以下、これ
をＰＬＬという）内の電圧制御発振器（以下、これをＶ
ＣＯという）が送信時に搬送波発振器として働き、受信
時に局部発振器として働く時分割多重複信方式の送受信
機に関する。
送受信機に係わり、特に、位相制御ループ（以下、これ
をＰＬＬという）内の電圧制御発振器（以下、これをＶ
ＣＯという）が送信時に搬送波発振器として働き、受信
時に局部発振器として働く時分割多重複信方式の送受信
機に関する。
【０００２】
【従来の技術】一般に、時分割多重複信方式が採用され
ているコードレス電話システム、例えば、ヨーロッパに
おいて使用されているＤＥＣＴ方式のデジタルコードレ
ス電話システムでは、１０ｍｓ（ミリ秒）の通話チャネ
ル用フレームを２４個のタイムスロット（１タイムスロ
ットは約４１７μｓ）に分割し、これらタイムスロット
の中の２つのものを通話スロットとして使用している。
これらタイムスロットにおいては、その１つが親スロッ
トとして親電話機となる送受信機（以下、これを親機と
いう）から子電話機となる送受信機（以下、これを子機
という）への送信に使用され、他の１つが子スロットと
して子機から親機への送信に使用されて、親機と子機間
で所望の通話が行われるものである。この場合、親スロ
ットと子スロットは、１２タイムスロット離れて配置さ
れるもので、例えば、第１番目のタイムスロットが親ス
ロットとして使用されたとき、第１３番目のタイムスロ
ットが子スロットとして使用される。
ているコードレス電話システム、例えば、ヨーロッパに
おいて使用されているＤＥＣＴ方式のデジタルコードレ
ス電話システムでは、１０ｍｓ（ミリ秒）の通話チャネ
ル用フレームを２４個のタイムスロット（１タイムスロ
ットは約４１７μｓ）に分割し、これらタイムスロット
の中の２つのものを通話スロットとして使用している。
これらタイムスロットにおいては、その１つが親スロッ
トとして親電話機となる送受信機（以下、これを親機と
いう）から子電話機となる送受信機（以下、これを子機
という）への送信に使用され、他の１つが子スロットと
して子機から親機への送信に使用されて、親機と子機間
で所望の通話が行われるものである。この場合、親スロ
ットと子スロットは、１２タイムスロット離れて配置さ
れるもので、例えば、第１番目のタイムスロットが親ス
ロットとして使用されたとき、第１３番目のタイムスロ
ットが子スロットとして使用される。
【０００３】また、親機と子機間で通話を行う場合、ど
のチャネルのどのタイムスロットを使用するかは、親機
がフレーム毎に決定しており、子機は、自機の通話スロ
ットに割り当てられた時間以外のとき、常時、全てのチ
ャネルの全てのタイムスロットを監視している。そし
て、通話信号は、送信側において、通話内容をデジタル
信号に変換した後、時間圧縮して送信され、受信側にお
いて、時間圧縮された信号を伸長した後、元の通話信号
にするアナログ変換が行われており、実質的に双方向同
時通信が行われるものである。
のチャネルのどのタイムスロットを使用するかは、親機
がフレーム毎に決定しており、子機は、自機の通話スロ
ットに割り当てられた時間以外のとき、常時、全てのチ
ャネルの全てのタイムスロットを監視している。そし
て、通話信号は、送信側において、通話内容をデジタル
信号に変換した後、時間圧縮して送信され、受信側にお
いて、時間圧縮された信号を伸長した後、元の通話信号
にするアナログ変換が行われており、実質的に双方向同
時通信が行われるものである。
【０００４】かかるコードレス電話システムに用いられ
る送受信機（親機及び子機）においては、送信用及び受
信用の２つの発振器を設ける必要があるが、特に、子機
は、軽量化、低消費電力化、低コスト化が要求されてい
るため、１つのＶＣＯを含んだ１つのＰＬＬで構成され
る１つのＰＬＬ発振回路（ＰＬＬシンセサイザ発振回
路）を、受信用の局部発振器と送信用の搬送波発振器に
兼用させることが行われている。しかるに、１つのＰＬ
Ｌ発振回路を送信用と受信用に兼用させると、ＶＣＯを
局部発振器から搬送波発振器に切換える際に、発振周波
数を変更する必要がある。そして、ＤＥＣＴ方式のデジ
タルコードレス電話システムにおいては、この切換えの
ためのロックアップ時間として、送信及び受信タイムス
ロットの直前の１つのタイムスロットをそれぞれ割り当
てているため、各送受信機のＰＬＬ発振回路は、高速ロ
ックアップ型のＰＬＬ、即ち、ループフィルタのＣＲ時
定数を小さくし、ロックアップ時定数を小さくしたＰＬ
Ｌが使用される。
る送受信機（親機及び子機）においては、送信用及び受
信用の２つの発振器を設ける必要があるが、特に、子機
は、軽量化、低消費電力化、低コスト化が要求されてい
るため、１つのＶＣＯを含んだ１つのＰＬＬで構成され
る１つのＰＬＬ発振回路（ＰＬＬシンセサイザ発振回
路）を、受信用の局部発振器と送信用の搬送波発振器に
兼用させることが行われている。しかるに、１つのＰＬ
Ｌ発振回路を送信用と受信用に兼用させると、ＶＣＯを
局部発振器から搬送波発振器に切換える際に、発振周波
数を変更する必要がある。そして、ＤＥＣＴ方式のデジ
タルコードレス電話システムにおいては、この切換えの
ためのロックアップ時間として、送信及び受信タイムス
ロットの直前の１つのタイムスロットをそれぞれ割り当
てているため、各送受信機のＰＬＬ発振回路は、高速ロ
ックアップ型のＰＬＬ、即ち、ループフィルタのＣＲ時
定数を小さくし、ロックアップ時定数を小さくしたＰＬ
Ｌが使用される。
【０００５】ところで、既知の送受信機においては、送
信状態のとき、ＶＣＯを搬送波発振器として機能させ、
送信すべきデジタル信号をＰＬＬ発振回路のＶＣＯに供
給し、ＶＣＯの発振信号をデジタル信号でＦＳＫ変調
し、ＦＳＫ変調搬送波信号を発生するようにしている。
この場合、ＰＬＬ発振回路は、前述のように高速ロック
アップ型のＰＬＬで構成されているため、比較的周波数
の低いデジタル信号がＶＣＯに入力されたとき、ＶＣＯ
のＦＳＫ変調がＰＬＬの周波数制御信号によって打ち消
されてしまうという弊害が生じる。
信状態のとき、ＶＣＯを搬送波発振器として機能させ、
送信すべきデジタル信号をＰＬＬ発振回路のＶＣＯに供
給し、ＶＣＯの発振信号をデジタル信号でＦＳＫ変調
し、ＦＳＫ変調搬送波信号を発生するようにしている。
この場合、ＰＬＬ発振回路は、前述のように高速ロック
アップ型のＰＬＬで構成されているため、比較的周波数
の低いデジタル信号がＶＣＯに入力されたとき、ＶＣＯ
のＦＳＫ変調がＰＬＬの周波数制御信号によって打ち消
されてしまうという弊害が生じる。
【０００６】この弊害を除くため、既知の送受信機にお
いては、送信時に限って、ＶＣＯを搬送波発振器として
機能させるとき、ＰＬＬを待機状態に切換えることによ
ってＶＣＯに供給される周波数制御信号が発生しないよ
うに構成し、送信タイムスロット期間は、ループフィル
タの蓄積充電電圧によってＶＣＯの発振周波数の制御を
行うようにしている。
いては、送信時に限って、ＶＣＯを搬送波発振器として
機能させるとき、ＰＬＬを待機状態に切換えることによ
ってＶＣＯに供給される周波数制御信号が発生しないよ
うに構成し、送信タイムスロット期間は、ループフィル
タの蓄積充電電圧によってＶＣＯの発振周波数の制御を
行うようにしている。
【０００７】図３は、前記既知のコードレス電話システ
ムにおいて、自機に割り当てられた送信及び受信タイム
スロットと、自機のＰＬＬの動作状態及び待機状態を示
す説明図である。
ムにおいて、自機に割り当てられた送信及び受信タイム
スロットと、自機のＰＬＬの動作状態及び待機状態を示
す説明図である。
【０００８】図３に示すように、既知のコードレス電話
システムにおいては、自機の送信タイムスロット及び受
信タイムスロットの各直前の１タイムスロット期間にな
ると、それまで待機状態にあったＰＬＬを動作状態に切
換える。その後、送信タイムスロット期間になったとき
は、再びＰＬＬを動作状態から待機状態に切換えて前述
の弊害を取り除くようにし、一方、受信タイムスロット
に期間になったときは、ＰＬＬを動作状態に維持させ、
その受信タイムスロットに期間が終了した時点で始めて
ＰＬＬを動作状態から待機状態に切換えるようにしてい
る。
システムにおいては、自機の送信タイムスロット及び受
信タイムスロットの各直前の１タイムスロット期間にな
ると、それまで待機状態にあったＰＬＬを動作状態に切
換える。その後、送信タイムスロット期間になったとき
は、再びＰＬＬを動作状態から待機状態に切換えて前述
の弊害を取り除くようにし、一方、受信タイムスロット
に期間になったときは、ＰＬＬを動作状態に維持させ、
その受信タイムスロットに期間が終了した時点で始めて
ＰＬＬを動作状態から待機状態に切換えるようにしてい
る。
【０００９】
【発明が解決しようとする課題】しかしながら、前記既
知のコードレス電話システム（時分割多重複信方式）の
送受信機においては、受信タイムスロット期間に、ＶＣ
Ｏが局部発振器として機能しているとき、ＰＬＬが動作
状態にあるため、ＰＬＬによる電力消費が大きい。ま
た、ＰＬＬが動作状態にあるとき、ＶＣＯの発振信号と
比較される基準周波数信号の漏れ成分がループフィルタ
を介してＶＣＯに印加され、ＶＣＯの発振周波数の近傍
にリファレンススプリアスが発生することがあるが、Ｐ
ＬＬが高速ロックアップ型のものであるため、ループフ
ィルタのカットオフ周波数を低くすることができず、前
記ＰＬＬのスプリアス特性を改善できない。さらに、Ｐ
ＬＬのスプリアス特性とＰＬＬのロックアップ時定数特
性とは、二律背反のものであるため、それらの双方の特
性を良好にするＰＬＬの設計には、多くの時間とコスト
を要するようになる等の問題がある。
知のコードレス電話システム（時分割多重複信方式）の
送受信機においては、受信タイムスロット期間に、ＶＣ
Ｏが局部発振器として機能しているとき、ＰＬＬが動作
状態にあるため、ＰＬＬによる電力消費が大きい。ま
た、ＰＬＬが動作状態にあるとき、ＶＣＯの発振信号と
比較される基準周波数信号の漏れ成分がループフィルタ
を介してＶＣＯに印加され、ＶＣＯの発振周波数の近傍
にリファレンススプリアスが発生することがあるが、Ｐ
ＬＬが高速ロックアップ型のものであるため、ループフ
ィルタのカットオフ周波数を低くすることができず、前
記ＰＬＬのスプリアス特性を改善できない。さらに、Ｐ
ＬＬのスプリアス特性とＰＬＬのロックアップ時定数特
性とは、二律背反のものであるため、それらの双方の特
性を良好にするＰＬＬの設計には、多くの時間とコスト
を要するようになる等の問題がある。
【００１０】本発明は、前記各問題点を除去するもので
あって、その目的は、電力消費を極力抑え、スプリアス
特性を良好にし、かつ、ループフィルタの設計が容易な
ＰＬＬを有する時分割多重複信方式の送受信機を提供す
ることにある。
あって、その目的は、電力消費を極力抑え、スプリアス
特性を良好にし、かつ、ループフィルタの設計が容易な
ＰＬＬを有する時分割多重複信方式の送受信機を提供す
ることにある。
【００１１】
【課題を解決するための手段】前記目的を達成するため
に、本発明は、送信時に搬送波発振器として働き、受信
時に局部発振器として働くＶＣＯ（電圧制御発振器）及
びループフィルタを少なくとも含み、前記ＶＣＯ（電圧
制御発振器）の発振周波数を制御するＰＬＬ（位相制御
ループ）を有してなる時分割多重複信方式の送受信機に
おいて、前記ＰＬＬ（位相制御ループ）は、送信タイム
スロット直前の１タイムスロット期間及び受信タイムス
ロット直前の１タイムスロット期間にそれぞれループが
閉じられ、かつ、送信及び受信タイムスロット期間にそ
れぞれループが開かれるように構成され、このループが
開かれたとき、前記ループフィルタの充電電圧によって
前記電圧制御発振器の発振周波数が制御される手段を備
える。
に、本発明は、送信時に搬送波発振器として働き、受信
時に局部発振器として働くＶＣＯ（電圧制御発振器）及
びループフィルタを少なくとも含み、前記ＶＣＯ（電圧
制御発振器）の発振周波数を制御するＰＬＬ（位相制御
ループ）を有してなる時分割多重複信方式の送受信機に
おいて、前記ＰＬＬ（位相制御ループ）は、送信タイム
スロット直前の１タイムスロット期間及び受信タイムス
ロット直前の１タイムスロット期間にそれぞれループが
閉じられ、かつ、送信及び受信タイムスロット期間にそ
れぞれループが開かれるように構成され、このループが
開かれたとき、前記ループフィルタの充電電圧によって
前記電圧制御発振器の発振周波数が制御される手段を備
える。
【００１２】
【作用】前記手段によれば、送受信機のＰＬＬは、自機
に割り当てられた送信及び受信タイムスロットの各直前
の１タイムスロット期間になると、それまで開いていた
ループが閉じるように制御され、ＰＬＬを動作状態にす
るとともに、送信及び受信タイムスロット期間になる
と、ループが開かれるように制御され、ＰＬＬを待機状
態にする。この場合、送信及び受信タイムスロットの各
直前の１タイムスロット期間に、ＰＬＬを動作状態にし
たとき、ＰＬＬは、その高速ロックアップ機能によって
ループフィルタの充電電圧（ＶＣＯの周波数制御電圧）
が短時間の内に安定化される。続いて、送信及び受信タ
イムスロット期間になると、ＰＬＬは待機状態になる
が、このとき、ＶＣＯは、前記安定化されたループフィ
ルタの充電電圧によって周波数制御されるので、安定な
発振周波数をもった発振信号を送出することができる。
に割り当てられた送信及び受信タイムスロットの各直前
の１タイムスロット期間になると、それまで開いていた
ループが閉じるように制御され、ＰＬＬを動作状態にす
るとともに、送信及び受信タイムスロット期間になる
と、ループが開かれるように制御され、ＰＬＬを待機状
態にする。この場合、送信及び受信タイムスロットの各
直前の１タイムスロット期間に、ＰＬＬを動作状態にし
たとき、ＰＬＬは、その高速ロックアップ機能によって
ループフィルタの充電電圧（ＶＣＯの周波数制御電圧）
が短時間の内に安定化される。続いて、送信及び受信タ
イムスロット期間になると、ＰＬＬは待機状態になる
が、このとき、ＶＣＯは、前記安定化されたループフィ
ルタの充電電圧によって周波数制御されるので、安定な
発振周波数をもった発振信号を送出することができる。
【００１３】このように、前記手段によれば、送受信機
のＰＬＬは、送信及び受信タイムスロットの各直前の１
タイムスロット期間のみ動作状態になり、受信タイムス
ロット期間に動作状態にならないので、その分、ＰＬＬ
の電力消費が抑えられるとともに、受信時にＶＣＯに基
準周波数信号の漏れ成分が供給されなくなって、ＶＣＯ
からリファレンススプリアスが発生することがなくな
り、その上、ＶＣＯにおけるリファレンススプリアスが
発生ないことから、ロックアップ特性のみを重視したル
ープフィルタの設計が可能になり、ループフィルタの設
計が容易になる。
のＰＬＬは、送信及び受信タイムスロットの各直前の１
タイムスロット期間のみ動作状態になり、受信タイムス
ロット期間に動作状態にならないので、その分、ＰＬＬ
の電力消費が抑えられるとともに、受信時にＶＣＯに基
準周波数信号の漏れ成分が供給されなくなって、ＶＣＯ
からリファレンススプリアスが発生することがなくな
り、その上、ＶＣＯにおけるリファレンススプリアスが
発生ないことから、ロックアップ特性のみを重視したル
ープフィルタの設計が可能になり、ループフィルタの設
計が容易になる。
【００１４】
【実施例】本発明の実施例を図面を用いて詳細に説明す
る。
る。
【００１５】図１は、本発明に係わる時分割多重複信方
式の送受信機の一実施例の構成を示すブロック構成図で
ある。
式の送受信機の一実施例の構成を示すブロック構成図で
ある。
【００１６】図１において、１はＰＬＬＩＣ（位相制御
ループ集積回路）、２はチャージポンプ回路、３はルー
プフィルタ、４はＶＣＯ（電圧制御発振器）、５はプリ
スケーラ、６はＰＬＬ制御回路、７は水晶発振器、８は
ＣＰＵ（マイコン制御装置）、９は送受切換器、１０は
ＲＦ受信増幅器、１１は受信フィルタ、１２は周波数コ
ンバータ、１３は中間周波フィルタ、１４は中間周波増
幅器、１５は復調器、１６は送信フィルタ、１７は電力
増幅器、１８はガウシャンフィルタ、１９、２０、２１
は増幅器、２２は信号出力端子、２３は信号入力端子で
ある。
ループ集積回路）、２はチャージポンプ回路、３はルー
プフィルタ、４はＶＣＯ（電圧制御発振器）、５はプリ
スケーラ、６はＰＬＬ制御回路、７は水晶発振器、８は
ＣＰＵ（マイコン制御装置）、９は送受切換器、１０は
ＲＦ受信増幅器、１１は受信フィルタ、１２は周波数コ
ンバータ、１３は中間周波フィルタ、１４は中間周波増
幅器、１５は復調器、１６は送信フィルタ、１７は電力
増幅器、１８はガウシャンフィルタ、１９、２０、２１
は増幅器、２２は信号出力端子、２３は信号入力端子で
ある。
【００１７】そして、ＰＬＬＩＣ１はプリスケーラ５と
ＰＬＬ制御回路６を内蔵し、ＰＬＬ制御回路６は可変分
周器（図示なし）と、水晶発振器７から供給される基準
周波数信号とプリスケーラ５及び可変分周器を介して供
給されるＶＣＯ４の発振信号とを位相比較し、誤差信号
φｐ、φｒを発生する位相比較器（図示なし）を内蔵し
ている。ＰＬＬＩＣ１、チャージポンプ回路２、ループ
フィルタ３、ＶＣＯ４からなる回路部は、ＰＬＬであ
り、これら全体でＰＬＬシンセサイザ発振回路を構成し
ている。また、送受切換器９、ＲＦ受信増幅器１０、受
信フィルタ１１、周波数コンバータ１２、中間周波フィ
ルタ１３、中間周波増幅器１４、復調器１５、信号出力
端子２２からなる回路部は、受信回路を構成し、増幅器
２１、送信フィルタ１６、電力増幅器１７からなる回路
部は、送信回路を構成している。受信信号は、アンテナ
から受信回路を経て信号出力端子２２に供給され、送信
信号は、信号入力端子２３からガウシャンフィルタ１８
を介してＶＣＯ４の変調信号端子（図示なし）に供給さ
れる。ＣＰＵ８は、パワーセーブ（ＰＳ）信号を含んだ
各種の制御信号をＰＬＬ制御回路６に供給するととも
に、送受切換え信号を送受切換器９に供給する。
ＰＬＬ制御回路６を内蔵し、ＰＬＬ制御回路６は可変分
周器（図示なし）と、水晶発振器７から供給される基準
周波数信号とプリスケーラ５及び可変分周器を介して供
給されるＶＣＯ４の発振信号とを位相比較し、誤差信号
φｐ、φｒを発生する位相比較器（図示なし）を内蔵し
ている。ＰＬＬＩＣ１、チャージポンプ回路２、ループ
フィルタ３、ＶＣＯ４からなる回路部は、ＰＬＬであ
り、これら全体でＰＬＬシンセサイザ発振回路を構成し
ている。また、送受切換器９、ＲＦ受信増幅器１０、受
信フィルタ１１、周波数コンバータ１２、中間周波フィ
ルタ１３、中間周波増幅器１４、復調器１５、信号出力
端子２２からなる回路部は、受信回路を構成し、増幅器
２１、送信フィルタ１６、電力増幅器１７からなる回路
部は、送信回路を構成している。受信信号は、アンテナ
から受信回路を経て信号出力端子２２に供給され、送信
信号は、信号入力端子２３からガウシャンフィルタ１８
を介してＶＣＯ４の変調信号端子（図示なし）に供給さ
れる。ＣＰＵ８は、パワーセーブ（ＰＳ）信号を含んだ
各種の制御信号をＰＬＬ制御回路６に供給するととも
に、送受切換え信号を送受切換器９に供給する。
【００１８】前記構成による本実施例の送受信機は、次
のような動作をする。
のような動作をする。
【００１９】始めに、ＰＬＬシンセサイザ発振回路にお
けるＰＬＬの周波数制御動作について説明する。
けるＰＬＬの周波数制御動作について説明する。
【００２０】ＰＬＬＩＣ１は、内蔵のＰＬＬ制御回路６
に、水晶発振器７から供給される基準周波数信号とプリ
スケーラ５及び可変分周器を経て供給されるＶＣＯ４の
発振周波数信号との位相比較を行い、それら２つの信号
の位相差の方向及び大きさに応じていずれかの誤差信号
φｐ、φｒを発生させる。ここで、誤差信号φｐが発生
されると、チャージポンプ回路２内のプルアップ回路
（図示なし）がオンになり、電源電圧がプルアップ回路
を通してループフィルタ３のコンデンサ（図示なし）に
供給され、そのコンデンサの端子電圧を上昇させる。こ
のため、ループフィルタ３の出力端の電圧も上昇し、そ
の上昇電圧がＶＣＯ４の電圧可変リアクタンス素子（図
示なし）に供給されるので、ＶＣＯ４の発振周波数は一
方方向に変化する。一方、誤差信号φｒが発生される
と、チャージポンプ回路２内のプルダウン回路（図示な
し）がオンになり、ループフィルタ３のコンデンサの充
電電圧がプルダウン回路を通して接地点に流れ、コンデ
ンサの端子電圧を減少させる。このため、ループフィル
タ３の出力端の電圧も減少し、その減少電圧がＶＣＯ４
の電圧可変リアクタンス素子に供給されるので、ＶＣＯ
４の発振周波数は他方方向に変化する。そして、ＶＣＯ
４の発振周波数信号は、ＶＣＯ４の出力端からＰＬＬＩ
Ｃ１に供給されるが、ＰＬＬの閉ループ時には、再び前
述のＰＬＬ周波数制御動作が行われるものである。
に、水晶発振器７から供給される基準周波数信号とプリ
スケーラ５及び可変分周器を経て供給されるＶＣＯ４の
発振周波数信号との位相比較を行い、それら２つの信号
の位相差の方向及び大きさに応じていずれかの誤差信号
φｐ、φｒを発生させる。ここで、誤差信号φｐが発生
されると、チャージポンプ回路２内のプルアップ回路
（図示なし）がオンになり、電源電圧がプルアップ回路
を通してループフィルタ３のコンデンサ（図示なし）に
供給され、そのコンデンサの端子電圧を上昇させる。こ
のため、ループフィルタ３の出力端の電圧も上昇し、そ
の上昇電圧がＶＣＯ４の電圧可変リアクタンス素子（図
示なし）に供給されるので、ＶＣＯ４の発振周波数は一
方方向に変化する。一方、誤差信号φｒが発生される
と、チャージポンプ回路２内のプルダウン回路（図示な
し）がオンになり、ループフィルタ３のコンデンサの充
電電圧がプルダウン回路を通して接地点に流れ、コンデ
ンサの端子電圧を減少させる。このため、ループフィル
タ３の出力端の電圧も減少し、その減少電圧がＶＣＯ４
の電圧可変リアクタンス素子に供給されるので、ＶＣＯ
４の発振周波数は他方方向に変化する。そして、ＶＣＯ
４の発振周波数信号は、ＶＣＯ４の出力端からＰＬＬＩ
Ｃ１に供給されるが、ＰＬＬの閉ループ時には、再び前
述のＰＬＬ周波数制御動作が行われるものである。
【００２１】続いて、送受信機における信号送信及び信
号受信の動作について説明する。
号受信の動作について説明する。
【００２２】送信タイムスロットの直前の１つのタイム
スロット期間においては、ＰＬＬシンセサイザ発振回路
のＶＣＯ４が搬送波発振器として動作するように、ＣＰ
Ｕ８からＰＬＬ制御回路内の可変分周器に分周信号（Ｃ
Ｈ）が与えられ、可変分周器の分周比が制御される。そ
して、ＰＬＬにおいては、その分周比に対応して、ＶＣ
Ｏ４の発振周波数信号が搬送波周波数に等しくなるよう
な前述の閉ループ制御が行われる。その結果、ループフ
ィルタ３のコンデンサには、搬送波周波数信号を発生さ
せるための第１の充電電圧が蓄積され、その第１の充電
電圧によりＶＣＯ４が周波数制御されて、ＶＣＯ４から
搬送波周波数信号が発生される。
スロット期間においては、ＰＬＬシンセサイザ発振回路
のＶＣＯ４が搬送波発振器として動作するように、ＣＰ
Ｕ８からＰＬＬ制御回路内の可変分周器に分周信号（Ｃ
Ｈ）が与えられ、可変分周器の分周比が制御される。そ
して、ＰＬＬにおいては、その分周比に対応して、ＶＣ
Ｏ４の発振周波数信号が搬送波周波数に等しくなるよう
な前述の閉ループ制御が行われる。その結果、ループフ
ィルタ３のコンデンサには、搬送波周波数信号を発生さ
せるための第１の充電電圧が蓄積され、その第１の充電
電圧によりＶＣＯ４が周波数制御されて、ＶＣＯ４から
搬送波周波数信号が発生される。
【００２３】続く、送信タイムスロット期間において
は、ＰＬＬは、ＣＰＵ８の制御により待機状態になる
が、ＶＣＯ４は、依然として、ループフィルタ３のコン
デンサの第１の充電電圧で周波数制御されており、搬送
波周波数信号を引き続いて発生する。このとき、信号入
力端子２３に送信信号、例えば、デジタルデータ信号が
供給されると、そのデジタルデータ信号は、ガウシャン
フィルタ４８を介してＶＣＯ４に供給され、ＶＣＯ４か
ら発生される搬送波周波数信号がデジタルデータ信号で
ＦＳＫ変調される。そして、このＦＳＫ変調搬送波信号
は、増幅器１９、２１、送信フィルタ１６、電力増幅器
１７、ＣＰＵ８からの切換え信号によって送信側に切換
えられている送受切換器９をそれぞれ経て、アンテナか
ら送信される。
は、ＰＬＬは、ＣＰＵ８の制御により待機状態になる
が、ＶＣＯ４は、依然として、ループフィルタ３のコン
デンサの第１の充電電圧で周波数制御されており、搬送
波周波数信号を引き続いて発生する。このとき、信号入
力端子２３に送信信号、例えば、デジタルデータ信号が
供給されると、そのデジタルデータ信号は、ガウシャン
フィルタ４８を介してＶＣＯ４に供給され、ＶＣＯ４か
ら発生される搬送波周波数信号がデジタルデータ信号で
ＦＳＫ変調される。そして、このＦＳＫ変調搬送波信号
は、増幅器１９、２１、送信フィルタ１６、電力増幅器
１７、ＣＰＵ８からの切換え信号によって送信側に切換
えられている送受切換器９をそれぞれ経て、アンテナか
ら送信される。
【００２４】次に、受信タイムスロットの直前の１つの
タイムスロット期間においては、ＰＬＬシンセサイザ発
振回路のＶＣＯ４が局部発振器として動作するように、
ＣＰＵ８からＰＬＬ制御回路内の可変分周器に分周信号
（ＣＨ）が与えられ、可変分周器の分周比が制御され
る。そして、ＰＬＬにおいては、分周比に対応して、Ｖ
ＣＯ４の発振周波数信号が局部発振周波数に等しくなる
ような閉ループ制御が行われる。その結果、ループフィ
ルタ３のコンデンサに局部発振周波数信号を発生させる
ための第２の充電電圧が蓄積され、その第２の充電電圧
でＶＣＯ４が周波数制御されて、ＶＣＯ４から局部発振
周波数信号が発生される。
タイムスロット期間においては、ＰＬＬシンセサイザ発
振回路のＶＣＯ４が局部発振器として動作するように、
ＣＰＵ８からＰＬＬ制御回路内の可変分周器に分周信号
（ＣＨ）が与えられ、可変分周器の分周比が制御され
る。そして、ＰＬＬにおいては、分周比に対応して、Ｖ
ＣＯ４の発振周波数信号が局部発振周波数に等しくなる
ような閉ループ制御が行われる。その結果、ループフィ
ルタ３のコンデンサに局部発振周波数信号を発生させる
ための第２の充電電圧が蓄積され、その第２の充電電圧
でＶＣＯ４が周波数制御されて、ＶＣＯ４から局部発振
周波数信号が発生される。
【００２５】これに続く、受信タイムスロット期間にお
いては、ＰＬＬは、ＣＰＵ８の制御により待機状態にな
るが、ＶＣＯ４は、依然として、ループフィルタ３のコ
ンデンサの第２の充電電圧で周波数制御され、局部発振
周波数信号を引き続いて発生する。このとき、アンテナ
で受信されたＲＦ受信信号は、ＣＰＵ８からの切換え信
号によって受信側に切換えられている送受切換器９、Ｒ
Ｆ受信増幅器１０、受信フィルタ１１を経て周波数コン
バータ１２に供給され、一方で、ＶＣＯ４からの局部発
振周波数信号が増幅器１９、２０を経て同様に周波数コ
ンバータ１２に供給される。このため、周波数コンバー
タ１２からは、ＲＦ受信信号を局部発振周波数信号で周
波数変換した中間周波信号が得られ、この中間周波信号
は、中間周波フィルタ１３、中間周波増幅器１４を経て
復調器１５に供給され、そこで復調された後、信号出力
端子２２に供給される。
いては、ＰＬＬは、ＣＰＵ８の制御により待機状態にな
るが、ＶＣＯ４は、依然として、ループフィルタ３のコ
ンデンサの第２の充電電圧で周波数制御され、局部発振
周波数信号を引き続いて発生する。このとき、アンテナ
で受信されたＲＦ受信信号は、ＣＰＵ８からの切換え信
号によって受信側に切換えられている送受切換器９、Ｒ
Ｆ受信増幅器１０、受信フィルタ１１を経て周波数コン
バータ１２に供給され、一方で、ＶＣＯ４からの局部発
振周波数信号が増幅器１９、２０を経て同様に周波数コ
ンバータ１２に供給される。このため、周波数コンバー
タ１２からは、ＲＦ受信信号を局部発振周波数信号で周
波数変換した中間周波信号が得られ、この中間周波信号
は、中間周波フィルタ１３、中間周波増幅器１４を経て
復調器１５に供給され、そこで復調された後、信号出力
端子２２に供給される。
【００２６】ここで、図２は、本実施例の送受信機にお
ける、自機に割り当てられた送信及び受信タイムスロッ
トと送受信機のＰＬＬの動作状態及び待機状態を示す説
明図である。
ける、自機に割り当てられた送信及び受信タイムスロッ
トと送受信機のＰＬＬの動作状態及び待機状態を示す説
明図である。
【００２７】図２に示すように、自機の送信タイムスロ
ット及び受信タイムスロットの各直前の１タイムスロッ
ト期間になると、それまで待機状態にあったＰＬＬを動
作状態に切換え、また、その後に送信タイムスロット期
間になったときは、再びＰＬＬを動作状態から待機状態
に切換えるようにしている点は、図３に図示された既知
の送受信器と同じである。しかるに、本実施例において
は、受信タイムスロットに期間になったときは、ＰＬＬ
を再びＰＬＬを動作状態から待機状態に切換えるように
している点で、図３に図示された既知の送受信機の動作
と異なるものである。
ット及び受信タイムスロットの各直前の１タイムスロッ
ト期間になると、それまで待機状態にあったＰＬＬを動
作状態に切換え、また、その後に送信タイムスロット期
間になったときは、再びＰＬＬを動作状態から待機状態
に切換えるようにしている点は、図３に図示された既知
の送受信器と同じである。しかるに、本実施例において
は、受信タイムスロットに期間になったときは、ＰＬＬ
を再びＰＬＬを動作状態から待機状態に切換えるように
している点で、図３に図示された既知の送受信機の動作
と異なるものである。
【００２８】また、本実施例において、ＰＬＬを待機状
態にする手段としては、例えば、基準周波数信号と発振
信号とを位相比較し、誤差信号φｐ、φｒを発生するＰ
ＬＬ制御回路内の位相比較器の動作を停止させる手段が
簡便であるが、本発明は、そのような手段に限られるも
のではなく、その他にも、ＰＬＬのループ部分を直接開
く手段であれば、どのような手段であってもよい。
態にする手段としては、例えば、基準周波数信号と発振
信号とを位相比較し、誤差信号φｐ、φｒを発生するＰ
ＬＬ制御回路内の位相比較器の動作を停止させる手段が
簡便であるが、本発明は、そのような手段に限られるも
のではなく、その他にも、ＰＬＬのループ部分を直接開
く手段であれば、どのような手段であってもよい。
【００２９】
【発明の効果】以上説明したように、本発明による時分
割多重複信方式の送受信機は、ＰＬＬが、送信及び受信
タイムスロットの各直前の１タイムスロット期間のみ動
作状態になり、受信タイムスロット期間には動作状態に
ならずに待機状態になる。
割多重複信方式の送受信機は、ＰＬＬが、送信及び受信
タイムスロットの各直前の１タイムスロット期間のみ動
作状態になり、受信タイムスロット期間には動作状態に
ならずに待機状態になる。
【００３０】このように、本発明によれば、受信タイム
スロット期間が待機状態になった分だけ、ＰＬＬの電力
消費が抑えられ、送受信機の省電力化が計れるという効
果がある。
スロット期間が待機状態になった分だけ、ＰＬＬの電力
消費が抑えられ、送受信機の省電力化が計れるという効
果がある。
【００３１】また、本発明によれば、受信タイムスロッ
ト期間に、ＰＬＬが待機状態になるので、ＶＣＯ４に基
準周波数信号の漏れ成分が供給されることがなくなり、
受信時に、ＶＣＯ４からのリファレンススプリアスの発
生をなくすことができるという効果がある。
ト期間に、ＰＬＬが待機状態になるので、ＶＣＯ４に基
準周波数信号の漏れ成分が供給されることがなくなり、
受信時に、ＶＣＯ４からのリファレンススプリアスの発
生をなくすことができるという効果がある。
【００３２】さらに、本発明によれば、ＶＣＯ４からの
リファレンススプリアスの発生がなくなることから、ル
ープフィルタ３について、ロックアップ特性のみを重視
した設計を行うことが可能になり、その設計が容易にな
るという効果もある。
リファレンススプリアスの発生がなくなることから、ル
ープフィルタ３について、ロックアップ特性のみを重視
した設計を行うことが可能になり、その設計が容易にな
るという効果もある。
【図１】本発明に係わる時分割多重複信方式の送受信機
の一実施例の構成を示すブロック構成図である。
の一実施例の構成を示すブロック構成図である。
【図２】図１に図示の実施例における送信及び受信タイ
ムスロットと送受信機のＰＬＬの動作状態及び待機状態
を示す説明図である。
ムスロットと送受信機のＰＬＬの動作状態及び待機状態
を示す説明図である。
【図３】既知のコードレス電話システムにおける送信及
び受信タイムスロットと送受信機のＰＬＬの動作状態及
び待機状態を示す説明図である。
び受信タイムスロットと送受信機のＰＬＬの動作状態及
び待機状態を示す説明図である。
１ ＰＬＬＩＣ（位相制御ループ集積回路） ２ チャージポンプ回路 ３ ループフィルタ ４ ＶＣＯ（電圧制御発振器） ５ プリスケーラ ６ ＰＬＬ制御回路 ７ 水晶発振器 ８ ＣＰＵ（マイコン制御装置） １２ 周波数コンバータ １８ ガウシャンフィルタ ２３ 信号入力端子
Claims (2)
- 【請求項１】 送信時に搬送波発振器として働き、受信
時に局部発振器として働く電圧制御発振器及びループフ
ィルタを少なくとも含み、前記電圧制御発振器の発振周
波数を制御する位相制御ループを有してなる時分割多重
複信方式の送受信機において、前記位相制御ループは、
送信タイムスロット直前の１タイムスロット期間及び受
信タイムスロット直前の１タイムスロット期間にそれぞ
れループが閉じられ、かつ、送信及び受信タイムスロッ
ト期間にそれぞれループが開かれるように構成され、こ
のループが開かれたとき、前記ループフィルタの充電電
圧によって前記電圧制御発振器の発振周波数が制御され
ることを特徴とする時分割多重複信方式の送受信機。 - 【請求項２】 前記位相制御ループは、高速ロックアッ
プ型のものであることを特徴とする請求項１に記載の時
分割多重複信方式の送受信機。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6006482A JPH07212335A (ja) | 1994-01-25 | 1994-01-25 | 時分割多重複信方式の送受信機 |
| US08/377,571 US5598405A (en) | 1994-01-25 | 1995-01-23 | Time division multiple access time division duplex type transmitter-receiver |
| DE19502111A DE19502111C2 (de) | 1994-01-25 | 1995-01-24 | TDMA/TDD-Sendeempfänger |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6006482A JPH07212335A (ja) | 1994-01-25 | 1994-01-25 | 時分割多重複信方式の送受信機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07212335A true JPH07212335A (ja) | 1995-08-11 |
Family
ID=11639701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6006482A Pending JPH07212335A (ja) | 1994-01-25 | 1994-01-25 | 時分割多重複信方式の送受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07212335A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015516133A (ja) * | 2012-05-10 | 2015-06-04 | サムスン エレクトロニクス カンパニー リミテッド | 位相固定ループの切替え及び位相雑音の向上技術を用いた送受信機 |
-
1994
- 1994-01-25 JP JP6006482A patent/JPH07212335A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015516133A (ja) * | 2012-05-10 | 2015-06-04 | サムスン エレクトロニクス カンパニー リミテッド | 位相固定ループの切替え及び位相雑音の向上技術を用いた送受信機 |
| US9935666B2 (en) | 2012-05-10 | 2018-04-03 | Samsung Electronics Co., Ltd. | Transceiver using technique for improvement of phase noise and switching of phase lock loop (PLL) |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5598405A (en) | Time division multiple access time division duplex type transmitter-receiver | |
| KR100303703B1 (ko) | 자기조정한계를지니는데이타신호비교기 | |
| JP3310057B2 (ja) | ディジタル移動電話機の高周波回路構成 | |
| KR0143023B1 (ko) | 디지탈 무선전화기의 송수신 신호처리 회로 | |
| US5963100A (en) | Frequency synthesizer having a speed-up circuit | |
| EP0496498A2 (en) | Time-division duplex radio transceiver | |
| JPH08223071A (ja) | 送信機及び送受信機 | |
| JPH0151100B2 (ja) | ||
| US6356770B1 (en) | Composite mobile communication device | |
| US5307378A (en) | Digital radio communication apparatus | |
| US6697606B1 (en) | Transceiver and a telecommunication system having a transceiver | |
| KR100926849B1 (ko) | 송수신기, 디지털 합성기 구동형 위상 동기 루프, 디지털 합성기, 위상 동기 루프, 시스템, 휴대용 유닛, 네트워크 유닛 및 신호 송수신 방법 | |
| JP2001217745A (ja) | 移動電話トランシーバ | |
| JP2003332936A (ja) | 移動体通信装置 | |
| JPH07212335A (ja) | 時分割多重複信方式の送受信機 | |
| JP3203119B2 (ja) | 周波数シンセサイザ回路 | |
| JP3460343B2 (ja) | 送信回路 | |
| JP3015608B2 (ja) | ディジタル携帯電話 | |
| JPH07212333A (ja) | 送受信機の発振回路 | |
| JPH06284037A (ja) | ディジタル移動体通信装置 | |
| JPH06152510A (ja) | ディジタル携帯電話 | |
| JP3302301B2 (ja) | Ｐｌｌ発振器 | |
| KR20020079964A (ko) | 무선 전화기 구조 | |
| JP4394255B2 (ja) | 無線機 | |
| JPH0832465A (ja) | 周波数シンセサイザ |