JPH07175664A - コンパイラ装置 - Google Patents

Abstract

(57)【要約】 【目的】 より演算を高速化することができるオブジェ
クトプログラムを作成する。 【構成】 ソースプログラムＰｓ中に記述された演算処
理部分の中で、予め定められた所定の条件を満たす部分
が、専用演算対象抽出手段１によって専用演算対象とし
て抽出される。演算器構成情報作成手段２は、この専用
演算を行うための専用演算器を構成する演算器構成情報
を作成する。コンパイル手段３は、プログラム中の専用
演算対象については、専用演算器を用いて演算を行うよ
うなオブジェクトコードを作成する。このコンパイル手
段３によるコンパイルの結果として得られる命令および
データと、演算器構成情報とが合成され、オブジェクト
プログラムとして出力される。このオブジェクトプログ
ラムを実行するＣＰＵは、専用演算対象については専用
演算器を構成してこれを実行する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はコンパイラ装置、特に、
高速演算が可能なオブジェクトプログラムを作成するた
めのコンパイラ装置に関する。

【０００２】

【従来の技術】コンピュータプログラムを開発し、これ
を実行させる場合、通常は、所定のプログラム言語を用
いてソースプログラムを作成し、これをＣＰＵが直接実
行できるオブジェクトプログラムの形に変換した後、コ
ンピュータに実行させることになる。このソースプログ
ラムからオブジェクトプログラムへの変換処理に、コン
パイラ装置が利用されている。このコンパイラ装置は、
通常、汎用コンピュータ上で専用のコンパイル用アプリ
ケーションソフトウエアを動作させることにより実現さ
れる。コンパイルにより、ソースプログラム中に記述さ
れた個々の処理が、ＣＰＵ内の演算器で実行できる基本
的な命令とデータとの組み合わせによって表現されるこ
とになる。

【０００３】

【発明が解決しようとする課題】コンパイル処理におい
ては、ソースプログラムをできるだけ効率的なオブジェ
クトプログラムに変換する処理が行われる。別言すれ
ば、できるだけ実行時間が短くなるようなオブジェクト
プログラムが作成される。しかしながら、ＣＰＵ内に用
意された基本演算器の演算機能には制約があるため、複
雑な演算処理をそのまま実行することはできない。その
ため、ソースプログラム内に複雑な演算処理が存在する
と、オブジェクトプログラム内では、このような複雑な
演算処理は、単純な演算処理の組み合わせに置き換えら
れることになる。ＣＰＵの演算時間は、与えられたクロ
ック周波数によって定まり、演算回数が増えるほど演算
時間は長くかかる。このため、複雑な演算処理を含んだ
ソースプログラムをコンパイルして得られるオブジェク
トプログラムは、実行時間が遅いという問題を有する。

【０００４】そこで本発明は、より演算を高速化するこ
とができるオブジェクトプログラムを得ることができる
コンパイラ装置を提供することを目的とする。

【０００５】

【課題を解決するための手段】

(1) 本願第１の発明は、ソースプログラムをオブジェ
クトプログラムに変換するコンパイラ装置において、ソ
ースプログラム中に記述された演算処理部分の中で、予
め定められた所定の条件を満たす演算処理部分を専用演
算対象として抽出する手段と、この専用演算対象に対す
る演算処理を実行するのに適した専用演算器を構成する
ための演算器構成情報を作成する手段と、ソースプログ
ラムをコンパイルする機能を有し、このソースプログラ
ム中の専用演算対象については、専用演算器を用いて演
算を実行できるようにコンパイルを行うコンパイル手段
と、このコンパイル手段によるコンパイルの結果として
得られる命令およびデータに、作成された演算器構成情
報を付加し、これをオブジェクトプログラムとして出力
する手段と、を設けたものである。

【０００６】(2) 本願第２の発明は、上述の第１の発
明に係るコンパイラ装置において、演算器構成情報とし
て、ＦＰＧＡの配線パターンを定義するビットパターン
を用い、演算処理装置に内蔵されたＦＰＧＡによって専
用演算器を構成できるようにしたものである。

【０００７】

【作 用】通常、ＣＰＵ内には、加算、減算、論理和演
算、論理積演算、シフト演算、などの基本的な演算を行
う複数の基本演算器が内蔵されている。そして、ソース
プログラム中にこれらの基本演算器による１回の演算で
は計算できないような複雑な演算処理が含まれている場
合、従来のコンパイラ装置では、この複雑な演算処理を
基本演算器による数回の演算で実行できるように、オブ
ジェクトプログラムの作成を行っていた。本発明に係る
コンパイラ装置では、このような複雑な演算処理につい
ては、専用演算器を構成するための演算器構成情報が作
成される。したがって、本発明に係るコンパイラ装置に
よって作成されたオブジェクトプログラムには、通常の
オブジェクトプログラムに含まれる命令およびデータの
他に、この演算器構成情報が含まれたものとなる。そこ
で、ＣＰＵ内部において、この演算器構成情報に基づい
て専用演算器を構成するようにすれば、複雑な演算処理
でもこの専用演算器によって１回で演算を完了すること
ができるようになり、高速な演算が可能になる。

【０００８】

【実施例】以下、本発明を図示する実施例に基づいて説
明する。ここで述べる実施例は、本願と同一出願人によ
る同日出願：発明の名称「演算処理装置」（整理番号Ａ
０５０７４）に開示されているＣＰＵ（以下、「専用演
算機能をもったＣＰＵ」と呼ぶ）のためのオブジェクト
プログラムを作成するコンパイラ装置についてのもので
ある。別言すれば、本願コンパイラ装置は、この「専用
演算機能をもったＣＰＵ」という新規なＣＰＵを前提に
開発された装置であり、この新規なＣＰＵの内部構造と
密接な関連をもっている。そこで、ここではまず、従来
の一般的なＣＰＵと、この「専用演算機能をもったＣＰ
Ｕ」との構造上の相違点についての説明を行う。

【０００９】はじめに、図１に基づいて、従来の一般的
な演算処理装置（ＣＰＵ）の構成および動作を説明す
る。図１に示す従来の一般的なＣＰＵ１００の基本的な
構成要素は、バスインターフェイス１０、命令デコーダ
２０、制御部３０、レジスタファイル４０、基本演算ユ
ニット５０、プログラムカウンタ６０であり、これらの
各構成要素が１チップ内に収容されている。このＣＰＵ
１００は、バスを介して外部メモリ２００（通常は、Ｒ
ＡＭ）に接続されている。

【００１０】バスインターフェイス１０は、この外部メ
モリ２００との間で情報の受け渡しを行う機能を有す
る。外部メモリ２００内には、このＣＰＵ１００に実行
させるためのオブジェクトプログラムが格納されてい
る。プログラムカウンタ６０は、外部メモリ２００から
オブジェクトプログラムを読み出すために、所定のアド
レス指定を行う機能を有する。すなわち、バスインター
フェイス１０は、プログラムカウンタ６０によって指定
された次命令アドレスによって外部メモリ２００をアク
セスし、次に実行すべき命令およびデータを読み込んで
くる。バスインターフェイス１０によって読み込まれた
命令は、命令デコーダ２０においてデコードされ、デコ
ードされた命令に対応した制御指令が制御部３０に与え
られる。一方、バスインターフェイス１０によって読み
込まれたデータは、レジスタファイル４０を構成する複
数のレジスタのうちのいずれかによって保持される。

【００１１】基本演算ユニット５０は、外部から与えら
れる命令の実行に必要な所定の基本演算を行う複数の演
算器によって構成されている。具体的には、加算、減
算、論理和演算、論理積演算、シフト演算、などの基本
的な演算を行う複数の演算器から構成されている。制御
部３０は、与えられた制御指令に基づいて、基本演算ユ
ニット５０に対して制御信号を送り、各演算器に所定の
演算を実行させる。基本演算ユニット５０内の演算器
は、この制御信号に基づいて、レジスタファイル４０内
の所定のレジスタ内のデータについて所定の演算を行
い、その演算結果を再びレジスタファイル４０内の所定
のレジスタに格納する。こうして、命令デコーダ２０に
よってデコードされた命令に関する演算が完了すると、
制御部３０からプログラムカウンタ６０に完了通知が与
えられる。これにより、プログラムカウンタ６０の示す
アドレス値が更新されることになり、バスインターフェ
イス１０は、更新後のアドレスによって外部メモリ２０
０をアクセスし、次の命令およびデータの読み込みを行
う。

【００１２】以上、従来のＣＰＵ１００の基本構成およ
び基本動作を説明したが、このような構成および動作を
もった装置では、複雑な演算を実行させようとすると、
時間がかかるという問題がある。これを図２に示す簡単
なモデルで説明しよう。いま、説明の便宜上、レジスタ
ファイル４０が７つのレジスタ４１〜４７によって構成
されており、基本演算ユニット５０が基本演算器５１
（加算器）と基本演算器５２（乗算器）とによって構成
されている単純な例を考える。そして、このような構成
において、Ａ＝（Ｂ＋Ｃ）＊Ｄなる演算を行う命令およ
びデータ（Ｂ，Ｃ，Ｄ）が与えられた場合を考えてみ
る。この場合、次のようなステップで演算を行う必要が
ある。まず、図３(a) に示すように、レジスタ４２，４
３にそれぞれデータＢ，Ｃを格納する。そして、基本演
算器５１（加算器）によって（Ｂ＋Ｃ）を演算して求め
る。続いて、図３(b) に示すように、この演算結果（Ｂ
＋Ｃ）を、レジスタ４５に格納するとともに、データＤ
をレジスタ４６に格納する。そして、今度は、基本演算
器５２（乗算器）によって（Ｂ＋Ｃ）＊Ｄを演算して求
める。最後に、図３(c) に示すように、この演算結果
（Ｂ＋Ｃ）＊Ｄを、たとえば、レジスタ４１に格納す
る。かくして、求めるべきデータＡは、レジスタ４１に
得られることになる。

【００１３】このように、基本演算ユニット５０内に予
め用意されている基本演算器だけを用いて複雑な演算を
実行させようとすると、複数のステップに分けた演算処
理を行わざるを得ない。これが、従来のＣＰＵの演算速
度の向上を阻む原因である。

【００１４】図４に示す「専用演算機能をもったＣＰ
Ｕ」では、このような問題が解決できる。図４に示すＣ
ＰＵ３００は、図１に示す従来のＣＰＵ１００に、更
に、専用演算ユニット７０と書き換え可能なメモリ８０
とを付加したものである。ここで、専用演算ユニット７
０は、書き換え可能なメモリ８０内に書き込まれた演算
器構成情報に応じて、所定の専用演算を行う演算器を構
成する機能を有する。この演算器構成情報は、バスイン
ターフェイス１０を介して外部メモリ２００から与えら
れ、書き換え可能なメモリ８０内に書き込まれることに
なる。いわば、専用演算ユニット７０は、任意の演算器
を構成するための部品の集合体であり、書き換え可能な
メモリ８０内に書き込まれた演算器構成情報に基づいて
有機的に結合し、専用演算器を構成する機能をもってい
る。たとえば、外部メモリ２００から、演算器構成情報
として、「（ｘ＋ｙ）＊ｚなる演算を行うための専用演
算器を構成する」ことを示す情報を与えれば、このよう
な情報が書き換え可能なメモリ８０内に書き込まれ、専
用演算ユニット７０内には、「（ｘ＋ｙ）＊ｚなる演算
を行うための専用演算器」が構成されることになる。

【００１５】図５は、こうして構成された専用演算器７
１とレジスタファイル４０との関係を示す図である。い
ま、このような専用演算器７１を用いて、Ａ＝（Ｂ＋
Ｃ）＊Ｄなる演算を行ってみる。この場合、まず、図６
(a) に示すように、レジスタ４３，４４，４５にそれぞ
れデータＢ，Ｃ，Ｄ格納する。そして、専用演算器７１
によって（ｘ＋ｙ）＊ｚなる演算を行い、その結果とし
て得られる（Ｂ＋Ｃ）＊Ｄなる値を、たとえば、図６
(b) に示すように、レジスタ４１に格納する。かくし
て、求めるべきデータＡは、レジスタ４１に得られるこ
とになる。このように、専用演算器７１を用いれば、Ａ
＝（Ｂ＋Ｃ）＊Ｄなる演算を高速に行うことができる。

【００１６】上述の例では、Ａ＝（Ｂ＋Ｃ）＊Ｄなる専
用演算を行う場合を例にとって説明したが、専用演算ユ
ニット７０内には、任意の専用演算器を構成することが
可能である。たとえば、Ａ＝（Ｂ−Ｃ−Ｄ）／Ｅなる専
用演算を行う場合には、このような専用演算器を構成す
ることを示す演算器構成情報を書き換え可能なメモリ８
０内に書き込むようにすればよい。もちろん、専用演算
ユニット７０内には、複数の専用演算器を構成すること
も可能である。

【００１７】本発明に係るコンパイラ装置の基本概念
は、ソースプログラム内に記述された特定の演算処理の
実行を、専用演算ユニット７０内に予め構成された専用
演算器によって行わせる点にある。たとえば、ソースプ
ログラムＰs1の中に、Ａ＝（Ｂ＋Ｃ）＊Ｄなる演算が頻
繁に使用されているのであれば、このソースプログラム
Ｐs1をコンパイルして得られるオブジェクトプログラム
Ｐo1内に、所定の命令、所定のデータとともに、Ａ＝
（Ｂ＋Ｃ）＊Ｄなる演算を行う専用演算器を構成する旨
の演算器構成情報を付加してやればよい。このとき、オ
ブジェクトプログラムのフォーマットとして、命令、デ
ータ、演算器構成情報、の３つの属性を識別しうるフォ
ーマットを用いるようにすれば、バスインターフェイス
１０は、外部メモリ２００から読み込んだオブジェクト
コードを、この３つの属性に分けることができ、命令で
あれば命令デコーダ２０へ送り、データであればレジス
タファイル４０へ送り、演算器構成情報であれば書き換
え可能なメモリ８０へ送る処理を実行することができ
る。書き換え可能なメモリ８０内に、Ａ＝（Ｂ＋Ｃ）＊
Ｄなる演算を行う専用演算器を構成する旨の演算器構成
情報が書き込まれた段階で、専用演算ユニット７０内に
は、Ａ＝（Ｂ＋Ｃ）＊Ｄなる演算を行う専用演算器が構
成される。したがって、以後、Ａ＝（Ｂ＋Ｃ）＊Ｄなる
演算を行う命令が与えられたときには、制御部３０が、
基本演算ユニット５０に代わって専用演算ユニット７０
に対して演算実行の制御信号を与えるようにすれば、基
本演算ユニット５０内の演算器の代わりに、専用演算ユ
ニット７０内に用意された専用演算器を用いて高速演算
を行うことが可能になる。

【００１８】書き換え可能なメモリ８０は、文字どおり
書き換えが可能であるから、別なオブジェクトプログラ
ムを実行する場合には、この内容を書き換えることによ
り、専用演算ユニット７０内に別な専用演算器を構成す
ることができる。たとえば、別なソースプログラムＰs2
の中に、Ａ＝（Ｂ−Ｃ−Ｄ）／Ｅなる演算が頻繁に使用
されているのであれば、このソースプログラムＰs2をコ
ンパイルして得られるオブジェクトプログラムＰo2内
に、Ａ＝（Ｂ−Ｃ−Ｄ）／Ｅなる演算を行う専用演算器
を構成する旨の演算器構成情報を付加しておけばよい。
オブジェクトプログラムＰo1に代わって、オブジェクト
プログラムＰo2を実行すれば、書き換え可能なメモリ８
０内の演算器構成情報が書き換えられ、専用演算ユニッ
ト７０内には、Ａ＝（Ｂ−Ｃ−Ｄ）／Ｅなる演算を行う
専用演算器が構成されることになる。要するに、実行す
るオブジェクトプログラムに応じて、専用演算ユニット
７０内に用意される専用演算器が適宜変化することにな
り、常に実行中のオブジェクトプログラムに必要な専用
演算器が用意された状態になる。

【００１９】ここで、専用演算ユニット７０および書き
換え可能なメモリ８０の好ましい構成例を示しておく。
専用演算ユニット７０としては、ＦＰＧＡ（Field Prog
rammable Gate Array ）を用い、書き換え可能なメモリ
８０としてはＲＡＭを用いるのが好ましい。ＦＰＧＡ
は、図７に示すように、複数の基本素子（ＡＮＤ素子、
ＯＲ素子、フリップフロップ素子などの基本的な論理デ
バイス）を平面上に配列し、これらを互いに格子状の配
線で繋ぎ合わせたものである。ここで、図７において黒
丸で示す各配線の接続点は、実際には図８に示すよう
に、トランジスタＴによって接続／非接続を制御できる
ようになっている。たとえば、トランジスタＴのゲート
に論理“１”が与えられたら接続点は接続状態（導通状
態）となり、論理“０”が与えられたら接続点は非接続
状態（非導通状態）となるように制御される。ここで、
各接続点に設けられたトランジスタＴのゲートを、書き
換え可能なメモリ８０として用意したＲＡＭ内のデータ
の１ビットの論理値で制御するようにすれば、ＲＡＭ内
のビットパターンによって、ＦＰＧＡの配線パターンを
定義することができる。したがって、演算器構成情報
も、所定のビットパターンとして用意することが可能に
なる。たとえば、ＲＡＭ内に「１１１０１０１０１…」
といった所定のビットパターンを書き込めば、図７に示
すようなＦＰＧＡの格子状の配線における所定の接続点
だけが接続状態となり、各基本素子が特定の態様で結合
され、特定の演算機能をもった専用演算器が構成される
ことになる。このように、ＦＰＧＡとＲＡＭとによって
専用演算ユニット７０および書き換え可能なメモリ８０
を構成しておけば、演算器構成情報をビットパターンと
して用意することができ便利である。

【００２０】以上、「専用演算機能をもったＣＰＵ」の
構成および動作について説明した。本発明に係るコンパ
イラ装置は、このようなＣＰＵに与えるためのオブジェ
クトプログラムを作成する機能をもった装置であり、そ
の基本構成を図９のブロック図に示す。この装置は、ソ
ースプログラムＰｓをオブジェクトプログラムＰｏに変
換する機能を有し、専用演算対象抽出手段１、演算器構
成情報作成手段２、コンパイル手段３、オブジェクトプ
ログラム作成手段４、の各手段から構成されている。こ
れらの各手段は、実際には、汎用コンピュータにおいて
動作するソフトウエアによって実現される。

【００２１】専用演算対象抽出手段１は、ソースプログ
ラムＰｓ中に記述された演算処理部分の中で、予め定め
られた所定の条件を満たす演算処理部分を専用演算対象
として抽出する機能をもった手段であり、演算器構成情
報作成手段２は、抽出された専用演算対象に対する演算
処理を実行するのに適した専用演算器を構成するための
演算器構成情報を作成する機能をもった手段である。こ
こで、専用演算対象として抽出する条件は、ＣＰＵ内の
専用演算ユニット内にどのような専用演算器を構成でき
るかを考慮した上で、予め定めておく。たとえば、「加
減乗除の２つ以上の組み合わせからなる演算」というよ
うな条件を定めておけば、Ａ＝（Ｂ＋Ｃ）＊Ｄなる演算
や、Ａ＝（Ｂ−Ｃ−Ｄ）／Ｅなる演算は、専用演算対象
として抽出されることになる。この場合、演算器構成情
報作成手段２は、Ａ＝（Ｂ＋Ｃ）＊Ｄなる演算を行う専
用演算器や、Ａ＝（Ｂ−Ｃ−Ｄ）／Ｅなる演算を行う専
用演算器を構成するための演算器構成情報を作成するこ
とになる。上述したＦＰＧＡにより専用演算器を構成す
るＣＰＵを用いる場合、この演算器構成情報は、ＦＰＧ
Ａの配線パターンを定義するビットパターン情報とな
る。なお、ＦＰＧＡによって所望の演算器を構成するた
めのビットパターンを得る方法は、既に公知の技術であ
るため、ここでは詳しい説明は省略する。

【００２２】一方、コンパイル手段３は、ソースプログ
ラムＰｓをコンパイルする機能をもった従来の一般的な
コンパイラ装置と同様の手段であるが、専用演算対象抽
出手段１において抽出された専用演算対象については、
基本演算器ではなく専用演算器を用いて演算を実行する
ような命令にコンパイルする。たとえば、上述の例のよ
うに、Ａ＝（Ｂ＋Ｃ）＊Ｄなる演算や、Ａ＝（Ｂ−Ｃ−
Ｄ）／Ｅなる演算が、専用演算対象として抽出された場
合には、これらの演算については専用演算器を用いた演
算を行うような命令にコンパイルされることになる。

【００２３】最後のオブジェクトプログラム作成手段４
は、コンパイル手段３によるコンパイルの結果として得
られる命令およびデータに、演算器構成情報作成手段２
によって作成された演算器構成情報を付加し、これをオ
ブジェクトプログラムＰｏとして出力する機能を有す
る。したがって、最終的に作成されるオブジェクトプロ
グラムＰｏは、通常のオブジェクトプログラムに見られ
るような命令およびデータの他に、演算器構成情報が付
加されたものになる。

【００２４】次に、このコンパイラ装置の動作を、具体
的なプログラムに基づいて説明する。いま、たとえば、
図１０に示すようなソースプログラムＰｓが与えられた
場合を考える。このプログラムはＣ言語によって記述さ
れた非常に単純なプログラムである。専用演算対象抽出
手段１は、このソースプログラムＰｓ中に記述された演
算処理部分の中から、予め定められた所定の条件を満た
す演算処理部分を専用演算対象として抽出する。たとえ
ば、「加減乗除の２つ以上の組み合わせからなる演算」
というような条件を定めておけば、ステップＳ２に示す
「ａ＝（ｂ＋ｃ）×ｄ」なる演算が、専用演算対象とし
て抽出されることになり、演算器構成情報作成手段２で
は、「ａ＝（ｂ＋ｃ）×ｄ」なる演算を行う演算器を構
成する情報が作成される。

【００２５】一方、このソースプログラムＰｓは、コン
パイル手段３においてコンパイルされる。このとき、ス
テップＳ２に示す「ａ＝（ｂ＋ｃ）×ｄ」なる演算につ
いては、専用演算器を用いて演算を行うことを示す専用
演算実行コード（命令およびデータ）が作成される。こ
れに対して、他のステップＳ１，Ｓ３については、従来
のコンパイラ装置と同様に、通常のオブジェクトコード
（命令およびデータ）が作成される。最後に、オブジェ
クトプログラム作成手段４において、コンパイル手段３
で作成されたコードと、演算器構成情報作成手段２で作
成された演算器構成情報とが合成され、図１１に示すよ
うなオブジェクトプログラムＰｏが作成される。ここ
で、オブジェクトコードＯ１は、ソースプログラムＰｓ
のステップＳ１の部分をコンパイルした通常のオブジェ
クトコード（命令およびデータ）であり、オブジェクト
コードＯ３は、ソースプログラムＰｓのステップＳ３の
部分をコンパイルした通常のオブジェクトコード（命令
およびデータ）であるが、オブジェクトコードＯ２ａ
は、演算器構成情報作成手段２において作成された演算
器構成情報（「ａ＝（ｂ＋ｃ）×ｄ」なる演算を行う専
用演算器を構成する情報）であり、オブジェクトコード
Ｏ２ｂは、この専用演算器を用いて「ａ＝（ｂ＋ｃ）×
ｄ」なる演算を実行することを示す専用演算実行コード
（命令およびデータ）である。

【００２６】図１１に示すオブジェクトプログラムＰｏ
を、図４に示す外部メモリ２００内に置き、ＣＰＵ３０
０によってこれを実行させれば、オブジェクトコードＯ
２ａは演算器構成情報として書き換え可能なメモリ８０
内に格納され、専用演算ユニット７０内には、「ａ＝
（ｂ＋ｃ）×ｄ」なる演算を行う専用演算器が構成さ
れ、「ａ＝（ｂ＋ｃ）×ｄ」なる演算はこの専用演算器
によって実行されることになる。なお、同じ専用演算器
を利用できる演算については、共通の演算器構成情報を
用いるようにすればよい。たとえば、図１０に示すソー
スプログラムＰｓの末尾に、ステップＳ４として「ｅ＝
（ｆ＋ｇ）×ｈ」なる演算処理が加えられた場合、この
演算は、「ａ＝（ｂ＋ｃ）×ｄ」なる演算を行う専用演
算器によって実行することができるので、これに対する
オブジェクトコードとしては、演算器構成情報は不要に
なる。

【００２７】以上、本発明を図示する実施例に基づいて
説明したが、本発明はこの実施例に限定されるものでは
なく、この他にも種々の態様で実施可能である。たとえ
ば、上述の実施例では、専用演算対象抽出手段１は、
「加減乗除の２つ以上の組み合わせからなる演算」とい
うような条件に基づいて、ソースプログラム中から所定
の専用演算対象を抽出しているが、この条件判断を簡単
に行うためには、具体的な専用演算リストを用意してお
き、このリストに掲載されている演算については、専用
演算対象として抽出するとよい。すなわち、「Ａ＝（Ｂ
＋Ｃ）＊Ｄ」，「Ａ＝（Ｂ−Ｃ−Ｄ）／Ｅ」，…といっ
た多数の演算式のリストを予め作成しておき、ソースプ
ログラム中にこのリストに該当する演算式があった場合
には、これを専用演算対象として抽出するのである。こ
の場合、演算器構成情報作成手段２内には、リストに掲
載された各演算に１対１に対応するように演算器構成情
報を用意しておけば、抽出された専用演算対象について
の演算器構成情報を直ちに得ることができる。

【００２８】

【発明の効果】以上のとおり、本発明に係るコンパイラ
装置によれば、所定の演算については専用演算器を用い
て演算を行うオブジェクトプログラムを生成することが
できるため、演算時間を高速化することが可能になる。

【図面の簡単な説明】

【図１】従来の一般的なＣＰＵの基本構成を示すブロッ
ク図である。

【図２】図１に示すＣＰＵにおける基本演算ユニット５
０の一例を示すブロック図である。

【図３】図２に示す基本演算ユニット５０による簡単な
演算例を示す図である。

【図４】本発明に関連した専用演算機能をもったＣＰＵ
の基本構成を示すブロック図である。

【図５】図４に示すＣＰＵにおける専用演算ユニット７
０の一例を示すブロック図である。

【図６】図５に示す専用演算ユニット７０による簡単な
演算例を示す図である。

【図７】図４に示すＣＰＵの専用演算ユニット７０を構
成するＦＰＧＡの一例を示す回路図である。

【図８】図７に示すＦＰＧＡの接続点の拡大図である。

【図９】本発明に係るコンパイラ装置の基本構成を示す
ブロック図である。

【図１０】本発明に係るコンパイラ装置によるコンパイ
ルの対象となるソースプログラムの一例を示す図であ
る。

【図１１】図１０に示すソースプログラムを、本発明に
係るコンパイラ装置でコンパイルした結果得られるオブ
ジェクトプログラムの構造を示す図である。

【符号の説明】

１…専用演算対象抽出手段 ２…演算器構成情報作成手段 ３…コンパイル手段 ４…オブジェクトプログラム作成手段 １０…バスインターフェイス ２０…命令デコーダ ３０…制御部 ４０…レジスタファイル ４１〜４７…レジスタ ５０…基本演算ユニット ５１…基本演算器（加算器） ５２…基本演算器（乗算器） ６０…プログラムカウンタ ７０…専用演算ユニット ７１…専用演算器 ８０…書き換え可能なメモリ １００…従来のＣＰＵ ２００…外部メモリ ３００…本発明に係るＣＰＵ Ｏ１〜Ｏ３…オブジェクトコード Ｐｓ…ソースプログラム Ｐｏ…オブジェクトプログラム Ｓ１〜Ｓ３…ソースプログラムの各ステップ Ｔ…トランジスタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ソースプログラムをオブジェクトプログ
   ラムに変換するコンパイラ装置であって、 ソースプログラム中に記述された演算処理部分の中で、
   予め定められた所定の条件を満たす演算処理部分を専用
   演算対象として抽出する手段と、 前記専用演算対象に対する演算処理を実行するのに適し
   た専用演算器を構成するための演算器構成情報を作成す
   る手段と、 前記ソースプログラムをコンパイルする機能を有し、前
   記専用演算対象については、前記専用演算器を用いて演
   算を実行できるようにコンパイルを行うコンパイル手段
   と、 前記コンパイル手段によるコンパイルの結果として得ら
   れる命令およびデータに、前記演算器構成情報を付加
   し、これをオブジェクトプログラムとして出力する手段
   と、 を備えることを特徴とするコンパイラ装置。
2. 【請求項２】 請求項１に記載のコンパイラ装置におい
   て、 演算器構成情報として、ＦＰＧＡの配線パターンを定義
   するビットパターンを用い、演算処理装置に内蔵された
   ＦＰＧＡによって専用演算器を構成できるようにしたこ
   とを特徴とするコンパイラ装置。