JPH0715459A - Method and apparatus for discrimination of effective cell in redundant-path coupling unit of asynchronous-transfer-mode switch - Google Patents
Method and apparatus for discrimination of effective cell in redundant-path coupling unit of asynchronous-transfer-mode switchInfo
- Publication number
- JPH0715459A JPH0715459A JP3075331A JP7533191A JPH0715459A JP H0715459 A JPH0715459 A JP H0715459A JP 3075331 A JP3075331 A JP 3075331A JP 7533191 A JP7533191 A JP 7533191A JP H0715459 A JPH0715459 A JP H0715459A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- storage device
- plane
- comparator
- sequence number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は二重のスイッチングプレ
ーンを有する非同期転送モードスイッチの冗長パス結合
ユニットにおける有効セルを識別する方法および装置に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and an apparatus for identifying a valid cell in a redundant path coupling unit of an asynchronous transfer mode switch having a dual switching plane.
【0002】[0002]
【従来の技術】既知の型式の有効性検査装置において
は、冗長パス結合ユニットは各々のデータセルに付与さ
れた一連番号を探索してその一連番号がRAMに記憶さ
れた一連番号と合致しているかまたは1だけ大きいか否
かを検出するようになっている。もしもこれらの条件の
両方が満たされていれば、そのセルは有効であるとみな
され、そしてその一連番号を増加させる。2. Description of the Prior Art In a known type of validity checking device, a redundant path coupling unit searches for a serial number assigned to each data cell and the serial number matches the serial number stored in RAM. It is adapted to detect whether or not it is greater than or equal to 1. If both of these conditions are met, the cell is considered valid and its sequence number is incremented.
【0003】[0003]
【発明が解決しようとする課題】この型式の有効性検査
の一つの不利な点は、もしも同じ2個の連続したセルが
両方のプレーンから失われれば、冗長パス結合ユニット
が、シーケンスカウントが循環するまでいかなるセルの
パスも許容しないことである。64個のセルのシーケン
スは次のとおりである。One disadvantage of this type of validity checking is that if the same two consecutive cells are lost from both planes, the redundant path combining unit causes the sequence count to cycle. It does not allow any cell paths until. The sequence of 64 cells is as follows.
【0004】 プレーン 0 データ 1、2、3、4─── 6
3、0、1、2 プレーン 1 データ 1、2、3、4─── 6
3、0、1、2 もしも、例えば、セル2および3が両方のプレーンにお
いて失われれば、後続するセル4、5、6───63、
0、1がそのサイクルにおいて拒否され、その結果64
個のセル全部が損失になる。その結果、当初のセルの損
失エラーの状態が不必要に延期される。Plane 0 data 1, 2, 3, 4 ─── 6
3, 0, 1, 2 plane 1 data 1, 2, 3, 4 ─── 6
3, 0, 1, 2 if, for example, cells 2 and 3 are lost in both planes, the following cells 4, 5, 6-63,
0 and 1 are rejected in the cycle resulting in 64
All cells are lost. As a result, the original cell loss error condition is unnecessarily postponed.
【0005】[0005]
【課題を解決するための手段】本発明の一つの目的は上
記の不利な点をなくした有効セルを識別する方法および
装置を提供することにある。本発明によれば、二重のス
イッチングプレーンを有する非同期転送モードの冗長パ
ス結合ユニットにおける有効セルを識別する方法におい
て、a) 特定のセルのコールについて送ろうとする最
後のセルが導出されたプレーンを識別し、b) そのセ
ルにつけられた一連番号が記憶装置に記憶された一連番
号よりも大きくないか否かを検査し、c) 特定のコー
ルについて送ろうとする最後のセルが同じプレーンから
導出されたか否かを検査し、、d) そのセルがこのプ
レーンに到着する最後のセルの複製であるか否かを検査
し、そしてe) もしもc)が真でありかつd)が真で
なければ、そのセルを出力記憶装置に送り、そしてその
セルの一連番号を記憶装置に記憶する諸工程を含む方法
が提供される。SUMMARY OF THE INVENTION One object of the present invention is to provide a method and apparatus for identifying valid cells which eliminates the above disadvantages. According to the present invention, in a method of identifying a valid cell in a redundant path combining unit in asynchronous transfer mode with dual switching planes, a) the plane from which the last cell to be sent for a call of a particular cell is derived. Identify, b) check if the sequence number assigned to that cell is greater than the sequence number stored in storage, and c) the last cell to be sent for a particular call is derived from the same plane. , D) check if the cell is a duplicate of the last cell arriving at this plane, and e) if c) is true and d) is not true. , Sending the cell to an output storage device and storing the serial number of the cell in the storage device.
【0006】さらに、本発明によれば、前記方法を実行
する装置において、データを受け入れ、そして伝送する
ように構成されたトランシーバ手段と、トランシーバ手
段と接続され、そしてプレーン識別データおよびセル一
連番号を記憶するように構成された第1記憶装置と、第
1記憶装置内のアドレスされた位置に提示するために、
第1記憶装置をアドレスするために使用されるコール識
別子と、特定のコールに関する一連番号とを記憶するよ
うに構成された第2記憶装置と、第2記憶装置からの一
連番号および第1記憶装置からの一連番号を受け入れ、
そして前記一連番号を比較する第1比較器と、第2記憶
装置からの一連番号および第1記憶装置からの一連番号
を、該一連番号を1だけ増加させるインクリメンターを
介して受け入れ、そして前記一連番号を比較するように
構成された第2比較器と、第1比較器および第2比較器
と接続され、そして第1比較器および第2比較器から発
生した出力信号にしたがって第1記憶装置のための読み
書き制御信号を発生するように構成されたセル受入れ論
理回路とを備えた装置が提供される。Furthermore, according to the invention, in an apparatus for carrying out said method, transceiver means adapted to receive and transmit data, a plane identification data and a cell sequence number connected to the transceiver means. A first storage device configured to store, and for presenting at an addressed location within the first storage device,
A second storage device configured to store a call identifier used to address the first storage device and a serial number for the particular call; a serial number from the second storage device and the first storage device Accepts serial numbers from
And a first comparator for comparing the serial number, a serial number from the second storage device and a serial number from the first storage device, accepted via an incrementer that increments the serial number by 1, and A second comparator configured to compare numbers, the first comparator and the second comparator, and the first storage device according to the output signal generated from the first comparator and the second comparator. And a cell receiving logic circuit configured to generate a read / write control signal for the same.
【0007】[0007]
【実施例】さて、本発明の一実施例を添付図面について
以下に説明する。図1について述べると、交換終端装置
ETには、各々の引込線ILが接続されている。引込線
ILを介して受け入れられたあるコールに関するデータ
セルはスイッチングプレーンP0およびP1の両方に送
られ、その後それぞれのプレーンの出力にスイッチさ
れ、そして冗長パス検査装置RPCUに送られる。それ
故に、冗長パス検査装置RPCUは各々のセルの重複を
受け入れ、そしてプレーン0から受け入れられたセルP
0またはプレーン1から受け入れられたセルP1が引出
線OLに送られるべきかまたは重複として放棄されるべ
きかを決定するようになっている。An embodiment of the present invention will be described below with reference to the accompanying drawings. Referring to FIG. 1, each drop line IL is connected to the exchange termination device ET. A data cell for a call accepted via the drop line IL is sent to both switching planes P0 and P1, then switched to the output of the respective plane and sent to the redundant path checking unit RPCU. Therefore, the redundant path checker RPCU accepts the duplication of each cell and the accepted cell P from plane 0.
It is intended to decide whether the cell P1 received from 0 or plane 1 should be sent to the leader OL or discarded as a duplicate.
【0008】冗長パス検査装置RPCUはこの操作をア
ルゴリズムを遂行することにより行なう。各々のセルに
は、重複のセルを識別できるようにするために、一連番
号をつけてある。冗長パス検査装置RPCUは図2に示
すように探索RAM1を内蔵している。RAM1内に
は、コールを識別するために使用される仮想チャネル標
識VCIにより識別されるあるアドレスにおいて各々の
セルのための一連番号が記憶されている。VCIおよび
一連番号はシフトレジスタ2内に一時的に記憶される。
このVCIはRAM1をアドレスするために使用され、
そして、次の一連番号が最後のセルが受け入れられたプ
レーン識別子PIと共にセル受入れ論理回路3の制御に
よりRAMの中に書き込まれる。この一連番号は第1比
較器4および第2比較器5に送られる。また、第1比較
器4および第2比較器5は、RAM1から、VCIに対
して記憶された予期された一連番号およびプレーン識別
子PIを受け入れる。The redundant path checking unit RPCU performs this operation by executing an algorithm. Each cell is numbered serially so that duplicate cells can be identified. The redundant path inspection device RPCU has a built-in search RAM 1 as shown in FIG. Stored in RAM 1 is a serial number for each cell at some address identified by the virtual channel indicator VCI used to identify the call. The VCI and serial number are temporarily stored in the shift register 2.
This VCI is used to address RAM1
Then, the next serial number is written in the RAM under the control of the cell receiving logic circuit 3 together with the plane identifier PI in which the last cell is received. This serial number is sent to the first comparator 4 and the second comparator 5. The first comparator 4 and the second comparator 5 also accept from RAM 1 the expected sequence number and plane identifier PI stored for the VCI.
【0009】RAM1から比較器5に送られた一連番号
は回路6により1だけ増加される。比較器4および5か
らの出力信号は、RAM1の読取り/書込み操作を制御
するために、セル受入れ論理回路3に送られる。プレー
ン識別子PIはライン7を介してRAM1に送られる。
また、セル受入れ論理回路3はライン8を介してRAM
サイクル開始信号を受け入れる。データはRAM1に書
き込まれ,またRAM1からトランシーバTCにより読
み取られる。RAM1はマイクロプロセッサにより制御
される。The serial number sent from RAM 1 to comparator 5 is incremented by 1 by circuit 6. The output signals from comparators 4 and 5 are sent to cell acceptance logic 3 to control the read / write operations of RAM1. The plane identifier PI is sent to the RAM 1 via the line 7.
Further, the cell receiving logic circuit 3 is connected to the RAM via the line 8.
Accept the cycle start signal. Data is written to RAM1 and read from RAM1 by transceiver TC. RAM1 is controlled by the microprocessor.
【0010】セルが冗長パス検査装置RPCUに到達す
る態様の一例は次のとおりである。 1、2、3、4、5、6 ─── プレーン0 1、2、3、4、5、6 ─── プレーン1 上記はプレーン0およびプレーン1のためのセルのシー
ケンスを表わしている。上記の線を入れたセルは、故障
またはエラーのために失われるので、冗長パス検査装置
RPCUに到着せず、プレーン0のセル1および2が受
け入れられると仮定すると、セル5は有効であるが、冗
長パス検査装置はセル3の一連番号を期待しているため
に、順番通りではないことになる。プレーン1のセル1
および2は、プレーン0に受け入れられたセル1および
2の重複であるので、拒否される。An example of the manner in which the cell reaches the redundant path check device RPCU is as follows. 1,2,3,4,5,6 plane 0 1,2,3,4,5,6 plane 1 The above represents a sequence of cells for plane 0 and plane 1. Assuming that cells 1 and 2 of plane 0 are accepted and cells 5 are valid, the cells with the above lines will be lost due to a failure or error and will not arrive at the redundant path checker RPCU. Since the redundant path inspection device expects the serial number of the cell 3, it is out of order. Cell 1 of plane 1
And 2 are rejected because they are duplicates of cells 1 and 2 accepted on plane 0.
【0011】上記の回路は次のアルゴリズムを遂行す
る。アルゴリズムは特定のVCIについて送るべき最後
のセルが導出されたプレーンを書き入れる。もしもセル
が例えばプレーン0から到着し、そしてその一連番号が
RAM1内に記憶された一連番号よりも大きくなけれ
ば、さらに二つのチェックが次のとおり行なわれる。 1) このVCIについてパスしようとする最後のセル
がこのプレーンから導出されたか。The above circuit performs the following algorithm. The algorithm fills in the plane from which the last cell to send for a particular VCI was derived. If the cell arrives, for example, from plane 0, and its sequence number is not greater than the sequence number stored in RAM1, two more checks are made as follows. 1) Was the last cell to pass for this VCI derived from this plane?
【0012】2) このセルはこのプレーン上に到着す
る最後のセルの重複であるか。これはこのセルの一連番
号がRAM1に記憶された一連番号と同じであるか否か
をチェックすることにより検出することができる。もし
も1)が真でありかつ2)が真でなければ、このセルは
トランシーバの出力F1F0(先入れ先出し)に送ら
れ、そしてRAM1に記憶された一連番号はこのセルの
一連番号である。2) Is this cell a duplicate of the last cell arriving on this plane? This can be detected by checking whether the serial number of this cell is the same as the serial number stored in RAM1. If 1) is true and 2) is not true, this cell is sent to the transceiver output F1F0 (first in first out) and the sequence number stored in RAM1 is the sequence number of this cell.
【0013】冗長パス検査装置RPCUはもしもセルの
一連番号がそのシーケンスにおいて次の番号であればそ
のセルを受け入れる。RAM1に書き込まれた一連番号
は受け入れられたセルの一連番号である。このアルゴリ
ズムは疑似コードで次のとおり示される。 BEGIN Plane-sent-bit:= 0;(Set up variables) Ram-seq-no:=63; When cell arrives on plane do Begin Acceptance Loop If cell-seq-no <>RAM-seq-no then Begin Normal acceptance If cell-seq-no =RAM-seq-no+1 then Begin Cell-accepted:=True; RAM-seq-no:=cell-seq-no; Plane-sent-bit:=This-plane; End; Out of Sequence If Plane-sent-bit=This-plane then Begin Cell-accepted:=True; Out-of-sequence:=True; RAM-seq-no:=cell-seq-no; End; End; Else IF Plane-sent-bit =This-plane then Duplicate-cell-alarm:=True; END. END. 変数 cell-seq-no この入ってくるセルの一連番号 RAM-seq-no このVCIのためにRAM内に保持さ
れた一連番号 Plane-sent-bit このVCIに関する最後のセルが受け
入れられたプレーン This-plane このセルが(0または1)らか導かれ
たプレーン Cell- accepted このセルが出力F1F0に送られてい
るか否かを述べる制御変数 Duplicate-cell-alarm このプレーン上のこのコールに
関する最後のセルの重複であるセルが到着したことをマ
イクロプロセッサに指示する。The redundant path checker RPCU accepts the cell if the sequence number of the cell is the next number in the sequence. The serial number written in RAM1 is the serial number of the accepted cell. This algorithm is shown in pseudo code as follows: BEGIN Plane-sent-bit: = 0; (Set up variables) Ram-seq-no: = 63; When cell arrives on plane do Begin Acceptance Loop If cell-seq-no <> RAM-seq-no then Begin Normal acceptance If cell-seq-no = RAM-seq-no + 1 then Begin Cell-accepted: = True; RAM-seq-no: = cell-seq-no; Plane-sent-bit: = This-plane; End; Out of Sequence If Plane-sent-bit = This-plane then Begin Cell-accepted: = True; Out-of-sequence: = True; RAM-seq-no: = cell-seq-no; End; End; Else IF Plane-sent -bit = This-plane then Duplicate-cell-alarm: = True; END. END. Variable cell-seq-no Serial number of this incoming cell RAM-seq-no Held in RAM for this VCI Sequence number Plane-sent-bit The plane in which the last cell for this VCI was accepted This-plane The plane in which this cell was derived (0 or 1) Cell- accepted Whether or not this cell is being sent to output F1F0 Control variables that describe Duplicate-cell-alarm Indicating that the duplication is a cell of the last cell on this call on the plane arrived in the microprocessor.
【0014】Out of sequence セルが失われたこと、
すなわち、送られたセルがシーケンスから外れている
(順番通りでない)ことをマイクロプロセッサに指示す
る。 このアルゴリズムは先行技術に関する前述した情況のた
めにモジュール64のシーケンス損失をひき起さず、そ
してその他の情況における性能は以前に使用されたアル
ゴリズムの性能と等しい。Out of sequence cells lost,
That is, it indicates to the microprocessor that the cells sent are out of sequence (out of sequence). This algorithm does not cause the sequence loss of module 64 due to the circumstances described above with respect to the prior art, and the performance in other circumstances is equal to that of the previously used algorithm.
【図1】二重のスイッチングプレーンを組込んだ非同期
時モードスイッチの一部分を示した図である。FIG. 1 is a diagram showing a part of an asynchronous mode switch incorporating a dual switching plane.
【図2】本発明の方法を実行するために必要な冗長パス
結合ユニットに組み込まれたハードウェアの一部分を示
した図である。FIG. 2 is a diagram showing a portion of the hardware incorporated in a redundant path coupling unit necessary to carry out the method of the present invention.
1 探索RAM VCI 仮想チャネル標識 RPCU 冗長パス検査装置 2 シフトレジスタ 3 セル受入れ論理回路 4 比較器 5 比較器 7 ライン 8 ライン 1 Search RAM VCI Virtual channel indicator RPCU Redundant path check device 2 Shift register 3 Cell receiving logic circuit 4 Comparator 5 Comparator 7 line 8 line
Claims (2)
同期転送モードスイッチの冗長パス結合ユニットにおけ
る有効セルを識別する方法において、 a) 特定のコールについて送るべき最後のセルが導出
されたプレーンを識別し、 b) そのセルにつけられた一連番号が記憶装置に記憶
された一連番号よりも大きくないか否かを検査し、 c) 特定のコールについて送るべき最後のセルが同じ
プレーンからのものであるか否かを検査し、 d) そのセルがこのプレーンに到着すべき最後のセル
の重複であるか否かを検査し、そして e) もしもc)が真でありかつd)が真でなければ、
そのセルを出力記憶装置に送り、そしてそのセルの一連
番号を記憶装置に記憶する諸工程を含む方法。1. A method of identifying valid cells in a redundant path combining unit of an asynchronous transfer mode switch having dual switching planes, comprising: a) identifying the plane from which the last cell to be sent for a particular call was derived; b) check if the sequence number assigned to that cell is not greater than the sequence number stored in storage, and c) if the last cell to be sent for a particular call is from the same plane. , D) check if the cell is a duplicate of the last cell to arrive in this plane, and e) if c) is true and d) is not true,
A method including the steps of sending the cell to an output storage device and storing the serial number of the cell in the storage device.
いて、データを受け入れ、そして伝送するように構成さ
れたトランシーバ手段と、トランシーバ手段と接続さ
れ、そしてプレーン識別データおよびセル一連番号デー
タを記憶するように構成された第1記憶装置と、第1記
憶装置内のアドレスされた位置に提示するために、第1
記憶装置をアドレスするために使用されるコール識別子
と、特定のコールに関する一連番号とを記憶するように
構成された第2記憶装置と、第2記憶装置からの一連番
号および第1記憶装置からの一連番号を受け入れ、そし
て前記一連番号を比較するように構成された第1比較器
と、第2記憶装置からの一連番号および第1記憶装置か
らの一連番号を、該一連番号を1だけ増加させるインク
リメンターを介して受け入れ、そして前記一連番号を比
較するように構成された第2比較器と、第1比較器およ
び第2比較器と接続され、そして第1比較器および第2
比較器から発生した出力信号により第1記憶装置のため
の読み書き制御信号を発生するように構成されたセル受
入れ論理回路とを備えた装置。2. Apparatus for performing the method of claim 1, wherein the transceiver means is configured to receive and transmit data, and the plane means is connected to the transceiver means and stores plane identification data and cell sequence number data. A first storage device configured to perform, and a first storage device for presenting at an addressed location within the first storage device.
A second storage device configured to store a call identifier used to address the storage device and a serial number for the particular call; a serial number from the second storage device and the first storage device A first comparator configured to accept a sequence number and to compare the sequence numbers and a sequence number from the second storage device and a sequence number from the first storage device increment the sequence number by one. A second comparator configured to receive through the incrementer and to compare the sequence numbers, the first comparator and the second comparator being connected, and the first comparator and the second comparator.
A cell receiving logic circuit configured to generate a read / write control signal for the first memory device in response to the output signal generated from the comparator.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07533191A JP3335646B2 (en) | 1991-04-08 | 1991-04-08 | Method and apparatus for valid cell identification in redundant path coupling unit of asynchronous transfer mode switch |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07533191A JP3335646B2 (en) | 1991-04-08 | 1991-04-08 | Method and apparatus for valid cell identification in redundant path coupling unit of asynchronous transfer mode switch |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0715459A true JPH0715459A (en) | 1995-01-17 |
JP3335646B2 JP3335646B2 (en) | 2002-10-21 |
Family
ID=13573172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07533191A Expired - Lifetime JP3335646B2 (en) | 1991-04-08 | 1991-04-08 | Method and apparatus for valid cell identification in redundant path coupling unit of asynchronous transfer mode switch |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3335646B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6477141B1 (en) | 1998-05-06 | 2002-11-05 | Fujitsu Limited | Communication path quality monitoring method and quality monitoring apparatus |
-
1991
- 1991-04-08 JP JP07533191A patent/JP3335646B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6477141B1 (en) | 1998-05-06 | 2002-11-05 | Fujitsu Limited | Communication path quality monitoring method and quality monitoring apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP3335646B2 (en) | 2002-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4561090A (en) | Integrated self-checking packet switch node | |
US5131041A (en) | Fault tolerant interconnection networks | |
AU618600B2 (en) | Multiprocessor system with a fault locator | |
US5046000A (en) | Single-FIFO high speed combining switch | |
US5278849A (en) | Method and apparatus for identifying valid data cells in a redundant pair combining unit of an asynchronous transfer mode switch | |
US6424632B1 (en) | Method and apparatus for testing packet data integrity using data check field | |
US5222063A (en) | Method and circuit arrangement for reducing the loss of message packets that are transmitted via a packet switching equipment | |
US5153920A (en) | Method and circuit arrangement for the acceptance and forwarding of message cells transmitted according to an asynchronous transfer mode by an asynchronous transfer mode switching equipment | |
CN1132492C (en) | Redundancy termination | |
RU2383067C2 (en) | Method of storing data packets using pointer technique | |
JPH0715459A (en) | Method and apparatus for discrimination of effective cell in redundant-path coupling unit of asynchronous-transfer-mode switch | |
EP0600581A2 (en) | Multiprocessor system transferring abnormality detection signal generated in networking apparatus back to processor in parallel with data transfer route | |
AU682767B2 (en) | Method and device to control a memory | |
JP2692773B2 (en) | Error correction device | |
US6282203B1 (en) | Packet data transmitting apparatus, and method therefor | |
CN100553227C (en) | The devices and methods therefor of network communication | |
JP3132650B2 (en) | Virtual path switching device | |
JP2001211185A (en) | Method for checking data cell transfer in asynchronous exchange system, basic exchange device used therfor and network | |
CA2039223A1 (en) | Method and apparatus for identifying valid cells in a redundant path combining unit of an asynchronous transfer mode switch | |
IE911050A1 (en) | Method and apparatus for identifying valid cells in a¹redundant path combining unit of an asynchronous transfer¹mode switch | |
JP2000261416A (en) | Duplex data transfer circuit | |
US6862266B1 (en) | Loop test apparatus of packet routing bus in communication system and loop test method | |
JP2914858B2 (en) | Exchange switch failure detection system | |
GB2302780A (en) | Packet switching using a hardware router and FIFO proceedure | |
JPH08202666A (en) | Connection network |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100802 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110802 Year of fee payment: 9 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110802 Year of fee payment: 9 |