JPH0713874A - 多重化記憶システム - Google Patents

多重化記憶システム

Info

Publication number
JPH0713874A
JPH0713874A JP5153704A JP15370493A JPH0713874A JP H0713874 A JPH0713874 A JP H0713874A JP 5153704 A JP5153704 A JP 5153704A JP 15370493 A JP15370493 A JP 15370493A JP H0713874 A JPH0713874 A JP H0713874A
Authority
JP
Japan
Prior art keywords
storage device
storage
address
request
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5153704A
Other languages
English (en)
Inventor
Satoshi Izawa
聡 井沢
Hiroyuki Okura
弘行 大倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Microcomputer System Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Microcomputer System Ltd, Hitachi Ltd filed Critical Hitachi Microcomputer System Ltd
Priority to JP5153704A priority Critical patent/JPH0713874A/ja
Publication of JPH0713874A publication Critical patent/JPH0713874A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】 【目的】 記憶システム稼働中の多重化回復コピーを実
行可能とし、また、障害によって多重化が失われるアド
レス範囲を限定して、多重化が失われているデータ量を
減少させ、失われている時間を短縮し、スループットの
向上を図る。 【構成】 上位装置1と上位装置2は、記憶装置10
2、202により二重化された記憶システムに接続され
ている。読み出し禁止ビット104、204によりコピ
ー先の(データが失われている)記憶装置からの読み出
しを禁止し書き込みのみを許可することができる。コピ
ー処理時、ロックアドレス105、205とリクエスト
アドレスとを比較器106、206により比較すること
により、コピー処理の間、指定したアドレスに対するア
クセスを保留させることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、記憶システムに係り、
特に、多重化された記憶システムの障害の復旧処理のた
め、多重化記憶システムを構成する記憶装置間における
コピーを効率的に行うことのできる多重化記憶装置に関
する。
【0002】
【従来の技術】多重化された記憶システムを構成する記
憶装置間でコピーを行い多重化を回復する記憶システム
に関する従来技術として、例えば、特開平3−4015
2号公報、特開平3−48955号公報、特開平3−1
31947号公報等に記載された技術が知られている。
【0003】一般に、多重化記憶システムにおける多重
化回復のためのコピー処理は、ある記憶ブロックのデー
タをコピー元の記憶装置から読み出し、その読み出しデ
ータをコピー先の記憶装置に書き込むことにより行われ
る。このような記憶システムは、コピー元の記憶装置か
らデータを読み出してからコピー先の記憶装置へのデー
タの書き込みの実行が行われるまでの間に、通常の書き
込みリクエストが発生し、このリクエストが実行される
と、これによって、コピー先の記憶装置内に更新された
新しいデータが、コピー元から読み出された古いデータ
により上書きされて誤ったデータが書き込まれるという
問題点を有している。
【0004】このような問題点に対して、前記特開平3
−48955号公報に記載の従来技術は、コピーを開始
してから当該記憶装置へのコピーまでの間に、上位装置
からの通常の書き込みリクエストが、コピーを行おうと
する記憶装置のブロックに対して発行された場合、当該
ブロックに対するコピー処理を停止する制御を行うこと
により前述の問題点を解決するというものである。
【0005】なお、コピー実行中の通常リクエストの処
理について、前述の公報に記載された従来技術では明ら
かにされていない。
【0006】
【発明が解決しようとする課題】前述した従来技術は、
コピーされる側の記憶装置の記憶ブロックのそれぞれに
対する書き込みが行われたか否かを記憶しておき、それ
らの記憶ブロックに対するコピーが実行されるとき、前
記書き込みが行われたか否かの記憶を参照してコピーを
実行するか否かの判断を行う必要があり、これを実現す
るために、そのための記憶素子を記憶システム内に搭載
しなければならず、また、その制御が複雑になるという
問題点を有している。
【0007】本発明の目的は、前述した従来技術の問題
点を解決し、単純なハードウェアにより記憶システム稼
働中の多重化回復コピーを実行することができ、また、
障害によって多重化が失われるアドレス範囲を限定し
て、多重化が失われているデータ量を減少させ、失われ
ている時間を短縮し、記憶システムに対するスループッ
トの向上を図ることのできるのできる信頼性の高い多重
化記憶システムを提供することにある。
【0008】本発明の他の目的は、さらに多重化記憶シ
ステムのハードウェアを削減し、ソフトウェアによる多
重化回復コピーの実行を可能として、多重化回復処理に
柔軟性を持たせた多重化記憶システムを提供することに
ある。
【0009】
【課題を解決するための手段】本発明によれば前記目的
は、多重化記憶システムを構成するそれぞれの記憶装置
が動作可能か否かを示す情報を格納する第1の手段と、
それぞれの記憶装置からのデータの読み出しを許可する
か否かを示す情報を格納する第2の手段と、指定された
アドレス範囲に対するリクエストを指示があるまで保留
させるロック手段とを備え、前記記憶システムの読み出
し処理時、どの記憶装置が格納しているデータを使用す
るかを前記第1及び第2の手段に保持された情報に従っ
て決定し、記憶装置間のコピー処理時、コピー対象とな
る記憶ブロックに対するリクエストを前記ロック手段に
よって保留させた状態で記憶装置間のコピーを行うよう
にすることにより達成される。
【0010】また、前記目的は、前記第1の手段に、記
憶装置毎の所与のアドレス分割単位毎の複数の情報を格
納するようにすることにより達成される。
【0011】前記目的は、さらに、読み出し処理におい
て、前記第2の手段により読み出しが許可されている記
憶装置の一つを選択してその記憶装置からの読み出し処
理を行わせ、その間、他の記憶装置に別のリクエストを
並行して処理させるようにすることにより達成される。
【0012】前記目的は、さらに、前記記憶装置間のコ
ピー処理を、記憶システムに接続された上位装置の制御
の下に行わせるようにすることにより達成される。
【0013】
【作用】本発明は、第1の手段を備えることにより、障
害が発生した記憶装置に対するアクセスを抑止し誤動作
を防止することができ、また、第1の手段及び第2の手
段の作用により、障害等により有効なデータが格納され
ていない記憶装置からの読み出しを防止することができ
る。また、書き込み処理は、読み出し禁止にかかわらず
行うことができるので、コピー中に発行された書き込み
リクエストもコピー先の記憶装置に正しく反映させるこ
とができる。
【0014】いま、ある記憶ブロックに対するコピー処
理に際して、コピー元の記憶装置からの読み出しを実行
してからコピー先の記憶装置への書き込みを実行するま
での間に通常の書き込みリクエストが実行されると、コ
ピー元記憶装置に対しては当該記憶ブロックの更新が正
しく行われるがコピー先記憶装置には前記通常の書き込
みで更新されたデータがコピー元から読み出された古い
データで上書きされてしまい誤ったデータが記憶されて
しまい、誤動作を生じることになる。
【0015】前記ロック手段は、この誤動作を防止する
ために設けられたものであり、コピー元の記憶装置から
のデータ読み出しからコピー先記憶装置へのデータの書
き込みまでの間、通常のリクエスト処理を保留させ、コ
ピーデータの書き込み終了後に保留を解除して通常リク
エストの処理を行わせる制御を行う。
【0016】本発明は、前記第1の手段を前記記憶装置
のアドレス分割単位毎に動作可能か否かを示す複数の情
報を格納とすることにより、記憶装置の特定のアドレス
範囲について動作不能及び読み出し禁止を設定すること
ができ、これにより、実際に動作不能となった部分以外
の部分について、記憶システムを多重化されたままの状
態で使用することができる。この場合、アドレス範囲の
分割単位は、回路基板等の実装単位に関連付けることが
できる。
【0017】また、本発明は、第1の手段及び第2の手
段の情報により、1つのリクエストを処理している間に
他のリクエストの処理を並行して行うことができる。
【0018】さらに、本発明は、多重化回復のためのコ
ピー処理を記憶システムに接続された上位装置によって
行うことが可能であり、記憶システム側に多重化回復の
ためのコピー制御を行う機構を必要としない。
【0019】
【実施例】以下、本発明による多重化記憶システムの実
施例を図面により詳細に説明する。
【0020】図1は本発明の第1の実施例の構成を示す
ブロック図、図2はコピー動作を説明するフローチャー
トである。図1において、1、2は上位装置、15、2
5はリクエスト制御装置、31はコピーバッファ、10
1、201は記憶装置に対する制御装置、102、20
2は記憶装置、103、203は第1の手段を構成する
動作可能ビット格納レジスタ、104、204は第2の
手段を構成する読み出し禁止ビット格納レジスタ、10
5、205はロックアドレスレジスタ、106、206
は比較器、16、26、32、107、108、20
7、108はセレクタである。
【0021】図1に示す本発明の第1の実施例は、本発
明による多重化記憶システムを構成する記憶装置10
2、202と、これらを制御する制御装置101、20
1と、上位装置1、2からのリクエストを制御するリク
エスト制御装置15、25と、コピーするデータを蓄積
するコピーバッファ31と、記憶装置102、202が
動作可能か否かを示す動作可能ビットが格納されるレジ
スタ103、203と、記憶装置102、202からの
読み出しの禁止を示す読み出し禁止ビットが格納される
レジスタ104、204と、指定されたアドレス範囲に
対するリクエストを指示があるまで保留させることを示
すロックアドレスを保持するレジスタ105、205
と、前述のロックを制御する比較器106、206とを
備えて構成されている。
【0022】図1に示す本発明の第1の実施例におい
て、記憶システムは、上位装置1、2からのリクエスト
を指示する信号として、リクエスト信号11、21と、
アドレス信号12、22と、書き込みデータ信号13、
23とを受け、読み出しデータとして、読み出しデータ
信号14、24を出力する。
【0023】リクエスト制御装置15、25は、上位装
置1、2からのリクエストを受け、制御信号17、1
8、27、28により、制御装置101、102に対し
てその動作を指示する。記憶装置102、202は、本
発明の実施例による記憶システムのデータを保持するも
のであり、制御装置101、201の制御により、デー
タの読み出し及び書き込みの動作を実行する。
【0024】動作可能ビット格納レジスタ103、20
3は、それぞれ記憶装置102、記憶装置202が動作
可能であるか否かを示すビットを格納しており、以後の
説明では、このビットの値をA1、A2と呼ぶことにす
る。また、読み出し禁止ビット格納レジスタ104、2
04は、それぞれ記憶装置102、記憶装置202から
の読み出し動作の禁止を示すビットを格納しており、以
後の説明では、このビットの値をP1、P2と呼ぶこと
にする。
【0025】セレクタ107、108、207、208
は、アドレス信号12、22及び書き込みデータ信号1
9、29を、記憶装置101及び201がリクエスト元
である上位装置1、2のどちらからのリクエストを処理
しているかによって切り替えるためのものである。ま
た、ロックアドレスレジスタ105、205及びアドレ
ス比較器106、206は、指定されたアドレス範囲に
対するリクエストを指示があるまで保留させるロック手
段を構成している。
【0026】次に、前述のように構成される本発明の第
1の実施例の動作を、読み出し、書き込み、多重化回復
コピーのそれぞれについて、順に説明する。
【0027】(読み出し動作)図1において、いま、上
位装置1または2から読み出しリクエストが発行される
ものとする。リクエスト制御装置15または25は、こ
のリクエストにより、記憶装置102、202のうち対
応する動作可能ビットA1、A2が“1”で読み出し禁
止ビットP1、P2が“0”となっている記憶装置のう
ちどちらかを選択し、その記憶装置の制御装置101ま
たは201に読み出し動作を指示する。
【0028】制御装置101または102は、記憶装置
102または202が空いていて、かつ、リクエストア
ドレスがロックアドレスと等しくないという条件が成立
するまで待ち、この条件が成立した後、セレクタ107
または207によりアドレスを選択して記憶装置を起動
する。
【0029】リクエスト制御装置15または25は、こ
れにより読み出されたデータをセレクタ16または26
により選択して、上位装置に渡す。
【0030】なお、この読み出し動作は、上位装置1、
2から同時に発行されるリクエストに対し、並行して実
行することができる。
【0031】(書き込み動作)上位装置1または上位装
置2から書き込みのリクエストが発行されると、リクエ
スト制御装置15または25は、記憶装置102、20
2のうち対応する動作可能ビットA1、A2の値が
“1”である全ての記憶装置に対応する制御装置に書き
込みを指示する。この指示を受けた制御装置101、2
01は、それぞれ、記憶装置102または202が空い
ていて、かつ、リクエストアドレスがロックアドレスと
等しくないという条件が成立するまで待ち、この条件が
成立した後、セレクタ107、108、207、208
により、アドレス及び書き込みデータを選択して記憶装
置を起動する。これにより書き込み処理が実行される。
【0032】(多重化回復コピー動作)通常の動作時、
図1に示す記憶システムは、A1=A2=“1”、P1
=P2=“0”の状態とされている。このような状態
で、例えば、記憶装置102側に障害が発生したとす
る。この場合、制御装置101はA1を“0”に変更す
る。その後、記憶装置102が修理されると、記憶装置
102の初期化が行われ、A1=“1”、P1=“1”
が設定される。記憶システムは、前述の障害から修理終
了までの間、記憶装置202で処理を継続している。
【0033】記憶装置102の初期化が行われた時点
で、記憶装置102のデータはクリアされており、2つ
の記憶装置間でデータを一致させるため記憶装置202
から102に対してデータのコピーを行う必要が生じ
る。
【0034】このコピー動作は、リクエスト制御装置1
5の制御により実行される。以下、その動作を図2に示
すフローを参照して説明する。
【0035】(1)まず、リクエスト制御装置15は、
記憶装置の先頭アドレス、この例の場合、アドレスaを
処理アドレスとして取り込み、制御装置101、201
にアドレスaに対するロックを指示する。これにより、
制御装置101、201は、ロックアドレスレジスタ1
05、205にアドレスaをセットする(ステップ40
1、402)。
【0036】(2)次に、リクエスト制御装置15は、
制御装置201に対してアドレスaの読み出しを指示す
る(ステップ403)。
【0037】(3)制御装置201は、アドレスaから
記憶装置のアクセス単位分までのデータをデータを読み
出し、そのデータ14をコピーバッファ31に格納する
(ステップ404)。
【0038】(4)リクエスト制御装置15は、コピー
バッファ31の内容を読み出し、セレクタ32を介して
書き込みデータ19として出力する(ステップ40
5)。
【0039】(5)リクエスト制御装置15は、制御装
置101に対してアドレスaへの書き込みを指示する。
これにより、制御装置101は、記憶装置102のアド
レスaからアクセス単位までにデータの書き込みを行う
(ステップ406)。
【0040】(6)この書き込みの終了後、リクエスト
制御装置15は、制御装置101、201に対してアド
レスaのロックの解除を指示する(ステップ407)。
【0041】(7)リクエスト制御装置15は、アドレ
スaに記憶装置のアクセス単位を加えたアドレスを次の
処理アドレスaとし、そのアドレスaが記憶装置の最後
のアドレスより小さいか否かをチェックする。アドレス
aが記憶装置の最後のアドレスより小さい場合、記憶装
置202から記憶装置102への全てのデータのコピー
が終了していないことを意味しているので、リクエスト
制御装置15は、ステップ402からの処理を繰返し行
ってコピー動作を続ける(ステップ408、409)。
【0042】(8)ステップ409のチェックで、アド
レスaが記憶装置の最後のアドレスより大きい場合、全
てのコピー処理が終了し、記憶装置102と記憶装置2
02の内容が一致したことになる。その後、リクエスト
制御装置15は、制御装置101に対して読み出し禁止
ビットP1をリセットする指示を行う、これにより、A
1=1、P1=0となり、記憶システムの二重化が回復
する(ステップ410)。
【0043】前述した本発明の第1の実施例によれば、
単純なハードウェアにより記憶システム稼働中の多重化
回復のためのコピーを実行することができる。
【0044】前述した本発明の第1の実施例は、記憶シ
ステム内に2つの記憶装置を設け、障害回復後の多重化
回復のためのコピー動作を記憶装置全体に対して行うと
したが、本発明は、各記憶装置を複数の記憶領域に分
け、それらの各記憶領域対応に障害回復後の多重化回復
のためのコピー動作を行わせるようにすることができ
る。この場合、図1において、動作可能ビット格納レジ
スタ103、203及び読み出し禁止ビット格納レジス
タ104、204をそれぞれ複数のビットアレイを格納
できるものとし、それぞれのビットを記憶装置のアドレ
スの所定の分割単位毎に割り当てるように構成すればよ
い。
【0045】この場合の読み出し、書き込み及び多重化
回復の動作は、動作可能ビット及び読み出し禁止ビット
のアクセス時に読み込みまたは書き込みを行うアドレス
に対応したビットを使用して行われる点で前述した本発
明の第1の実施例の場合と異なり、それ以外は第1の実
施例の場合と同一である。
【0046】この場合、障害によって多重化が失われる
アドレス範囲を限定して、多重化が失われているデータ
量を減少させ、データが失われている時間を短縮し、記
憶システムのスループットの向上を図ることができる。
【0047】図3は本発明の第2の実施例の構成を示す
ブロック図、図4はコピー動作を説明するフローチャー
トである。図3において、41は命令実行制御部、43
は主記憶装置である。
【0048】図3に示す本発明の第2の実施例は、多重
化回復のためのコピー動作を上位装置に行わせるように
したもので、記憶システムは、前述した本発明の第1の
実施例からコピーバッファ31とセレクタ32とが除か
れて構成されている。
【0049】この本発明の第2の実施例におけるデータ
の読み出し及び書き込みの動作は、前述した本発明の第
1の実施例の場合と同一である。そして、多重化の回復
のためのコピー動作は、上位装置からの多重化回復命令
として行われ、図示例の場合、上位装置1内の命令レジ
スタIR42にロードされた多重化回復命令を命令実行
制御部41が実行することにより行われる。
【0050】以下、このコピー動作を、前述した本発明
の第1の実施例の場合と同様に、記憶装置102側に障
害が発生し、その後、記憶装置102が修理されたもの
として、図4に示すフローを参照して説明する。
【0051】(1)まず、命令実行制御部41は、記憶
装置の先頭アドレス、この例の場合、アドレスaを処理
アドレスとして取り込み、制御装置101、201にア
ドレスaに対するロックを指示する。これにより、制御
装置101、201は、ロックアドレスレジスタ10
5、205にアドレスaをセットする(ステップ50
1、502)。
【0052】(2)次に、命令実行制御部41は、制御
装置201に対してアドレスaの読み出しを指示する。
この指示により読み出されたデータは、一旦、主記憶装
置43に書き込まれる(ステップ503)。
【0053】(3)命令実行制御部41は、リクエスト
制御装置15を介して、制御装置101に対してアドレ
スaへの書き込みを指示する。これにより、制御装置1
01は、記憶装置102のアドレスaからアクセス単位
までに、前述で主記憶装置43に書き込んだデータを読
み出し、そのデータの書き込みを行う(ステップ50
4)。
【0054】(4)この書き込みの終了後、命令実行制
御部41は、リクエスト制御装置15を介して、制御装
置101、201に対してアドレスaのロックの解除を
指示する(ステップ505)。
【0055】(5)命令実行制御部41は、アドレスa
に記憶装置のアクセス単位を加えたアドレスを次の処理
アドレスaとし、そのアドレスaが記憶装置の最後のア
ドレスより小さいか否かをチェックする。アドレスaが
記憶装置の最後のアドレスより小さい場合、記憶装置2
02から記憶装置102への全てのデータのコピーが終
了していないことを意味しているので、命令実行制御部
41は、ステップ502からの処理を繰返し行ってコピ
ー動作を続ける(ステップ506、507)。
【0056】(6)ステップ507のチェックで、アド
レスaが記憶装置の最後のアドレスより大きい場合、全
てのコピー処理が終了し、記憶装置102と記憶装置2
02の内容が一致したことになる。その後、命令実行制
御部41は、制御装置101に対して読み出し禁止ビッ
トP1をリセットする指示を行う。これにより、A1=
1、P1=0となり、記憶システムの二重化が回復する
(ステップ410)。
【0057】前述した本発明の第2の実施例によれば、
多重化回復のためのコピーの処理を、上位装置の中央処
理装置によって行うことが可能であり、記憶システム側
に多重化回復のためのコピーの制御を行う機構を必要と
せず、多重化回復処理に柔軟性を持たせることができ
る。
【0058】
【発明の効果】以上説明したように本発明によれば、単
純なハードウェアで記憶システム稼働中の多重化回復の
ためのコピーを行うことができ、システムの信頼性の向
上を図ることができ、システムのスループットの向上を
図ることができ、さらに、ハードウェアの削減を図るこ
とができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例の構成を示すブロック図
である。
【図2】コピー動作を説明するフローチャートである。
【図3】本発明の第2の実施例の構成を示すブロック図
である。
【図4】コピー動作を説明するフローチャートである。
【符号の説明】
1、2 上位装置 15、25 リクエスト制御装置 31 コピーバッファ 101、201 記憶装置を制御する制御装置 102、202 記憶装置 103、203 動作可能ビット格納レジスタ 104、204 読み出し禁止ビット格納レジスタ 105、205 ロックアドレスレジスタ 106、206 アドレス比較器 16、26、32、107、108、207、108
セレクタ 41 命令実行制御部 43 主記憶装置

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 複数の記憶装置に同一の情報を格納する
    多重化記憶システムにおいて、それぞれの記憶装置が動
    作可能か否かを示す情報を格納する第1の手段と、それ
    ぞれの記憶装置からの読み出しを許可するか否かを示す
    情報を格納する第2の手段と、指定されたアドレス範囲
    に対するリクエストを指示があるまで保留させるロック
    手段とを備え、前記記憶システムの読み出し処理時、ど
    の記憶装置が格納しているデータを使用するかを前記第
    1及び第2の手段に保持された情報に従って決定し、記
    憶装置間のコピー処理時、コピー対象となる記憶ブロッ
    クに対するリクエストを前記ロック手段によって保留さ
    せた状態で記憶装置間のコピーを行うことを特徴とする
    多重化記憶システム。
  2. 【請求項2】 前記第1の手段が、前記記憶装置のアド
    レス分割単位毎に動作可能か否かを示す複数の情報を格
    納していることを特徴とする請求項1記載の多重化記憶
    装置。
JP5153704A 1993-06-24 1993-06-24 多重化記憶システム Withdrawn JPH0713874A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5153704A JPH0713874A (ja) 1993-06-24 1993-06-24 多重化記憶システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5153704A JPH0713874A (ja) 1993-06-24 1993-06-24 多重化記憶システム

Publications (1)

Publication Number Publication Date
JPH0713874A true JPH0713874A (ja) 1995-01-17

Family

ID=15568289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5153704A Withdrawn JPH0713874A (ja) 1993-06-24 1993-06-24 多重化記憶システム

Country Status (1)

Country Link
JP (1) JPH0713874A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012060276A1 (ja) * 2010-11-01 2012-05-10 かもめエンジニアリング株式会社 アクセス制御方法、アクセス制御装置およびアクセス制御プログラム
WO2015025343A1 (ja) * 2013-08-22 2015-02-26 富士通株式会社 電子回路、情報処理装置、及びメモリ制御方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012060276A1 (ja) * 2010-11-01 2012-05-10 かもめエンジニアリング株式会社 アクセス制御方法、アクセス制御装置およびアクセス制御プログラム
JPWO2012060276A1 (ja) * 2010-11-01 2014-05-12 かもめエンジニアリング株式会社 アクセス制御方法、アクセス制御装置およびアクセス制御プログラム
JP5538560B2 (ja) * 2010-11-01 2014-07-02 かもめエンジニアリング株式会社 アクセス制御方法、アクセス制御装置およびアクセス制御プログラム
US8850047B2 (en) 2010-11-01 2014-09-30 Kamome Engineering, Inc. Access control method, access control apparatus, and access control program
WO2015025343A1 (ja) * 2013-08-22 2015-02-26 富士通株式会社 電子回路、情報処理装置、及びメモリ制御方法

Similar Documents

Publication Publication Date Title
US8365031B2 (en) Soft error correction method, memory control apparatus and memory system
US4163280A (en) Address management system
US5125081A (en) Inter-configuration changing controller based upon the connection and configuration information among plurality of clusters and the global storage
US6542974B2 (en) Method and apparatus for independent and simultaneous access to a common data set
JP4132322B2 (ja) 記憶制御装置およびその制御方法
US6209001B1 (en) Back-up system capable of performing back-up operation at optional time
JPH0713874A (ja) 多重化記憶システム
JPH1021106A (ja) 半導体集積回路
US6857052B2 (en) Multi-processor system including a mode switching controller
JPH1020906A (ja) データ処理装置及びデータ処理方法
JP2904266B2 (ja) バス縮退に対処できるメモリ接続制御装置
JP3177990B2 (ja) 二重化メモリの診断装置
JPS5960547A (ja) インタ−フエイス変換装置
KR19980078238A (ko) 플래쉬 메모리의 오류 처리 장치
JPH0341538A (ja) 主記憶装置
JPH0315214B2 (ja)
JPH0315217B2 (ja)
JPS60142450A (ja) 記憶システム
JPH07319720A (ja) プロセッサの系切替え方式
JPS6049945B2 (ja) バツフア記憶装置
JP2003345515A (ja) ディスク制御装置、ストレージシステム、及びその制御方法
JPH07160594A (ja) 情報処理装置
JPH01501347A (ja) デ−タ処理システムのシステムバスの利用を増大させる装置及び方法
JPH08272696A (ja) 情報処理装置及びメモリ内容回復方法
JPH0541092A (ja) 不揮発性メモリ

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000905