JPH07105335A - Information card - Google Patents

Information card

Info

Publication number
JPH07105335A
JPH07105335A JP26841993A JP26841993A JPH07105335A JP H07105335 A JPH07105335 A JP H07105335A JP 26841993 A JP26841993 A JP 26841993A JP 26841993 A JP26841993 A JP 26841993A JP H07105335 A JPH07105335 A JP H07105335A
Authority
JP
Japan
Prior art keywords
data
initialization
memory
key
rewriting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26841993A
Other languages
Japanese (ja)
Inventor
Masashi Takahashi
正志 高橋
Takashi Ikegami
敬 池上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP26841993A priority Critical patent/JPH07105335A/en
Priority to AU74346/94A priority patent/AU7434694A/en
Priority to EP94115374A priority patent/EP0646892A3/en
Priority to US08/314,629 priority patent/US5504701A/en
Publication of JPH07105335A publication Critical patent/JPH07105335A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide the inexpensive information card used again while rejecting illegal use by an unauthorized party. CONSTITUTION:The card is provided with a rewritable nonvolatile semiconductor memory that stores the number of times or the like and to rewrite the data. When the data are rewritten, whether or not the user is a legal user is judged through key collation. The rewrite of data is limited in one direction from '1' to '0' by a delete control logic 210 and rewrite is initialized from '0' to '1' for a predetermined number of times. The initializing available frequency is stored in a fuse memory 200 or the like. Data in the memory 200 are updated in the case of initializing to limit the initializing for a predetermined frequencies or over.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はプリペイドカード等の情
報カード、詳しくは書換え可能な不揮発性半導体メモリ
を用いてその再使用を可能としたプリペイドカードに関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an information card such as a prepaid card, and more particularly to a prepaid card which can be reused by using a rewritable nonvolatile semiconductor memory.

【0002】[0002]

【従来の技術】従来より、料金前払い式のプリペイドカ
ードとしては、磁気カードが主流となっている。磁気カ
ードはプラスチック等のカードの片面の一部に磁性体を
塗ったもので、この磁性体部分に情報を磁気的に記録し
たものである。しかし、磁気カードは、製造コストは低
いものの、偽造のためのコストも低く、偽造され易いと
いう欠点があった。そこで、偽造コストの高い、したが
って、偽造され難いものとして、ICメモリカードがプ
リペイドカードとして利用されている。このICメモリ
カードにあって情報を記録するメモリ部分(メモリセ
ル)は、書換え不能のフューズメモリで構成され、この
フューズの切断により使用度数をカウント、記録してい
る。
2. Description of the Related Art Magnetic cards have been the mainstream of prepaid prepaid cards. A magnetic card is a plastic card in which a magnetic material is applied to a part of one side, and information is magnetically recorded on the magnetic material. However, although the magnetic card has a low manufacturing cost, it has a drawback that the cost for counterfeiting is low and the magnetic card is easily forged. Therefore, an IC memory card is used as a prepaid card because it has a high forgery cost and is therefore difficult to forge. In this IC memory card, a memory portion (memory cell) for recording information is composed of a non-rewritable fuse memory, and the number of times of use is counted and recorded by cutting the fuse.

【0003】[0003]

【発明が解決しようとする課題】ところが、このような
ICメモリカードをプリペイドカードとして使用する
と、このカードは再使用ができないため、使い捨てとな
り、資源保護、環境汚染の点から好ましいものではなか
った。また、再使用しないためプリペイドカード自体の
製造コストが高いものとなっていた。
However, when such an IC memory card is used as a prepaid card, the card cannot be reused and is therefore disposable, which is not preferable in terms of resource protection and environmental pollution. In addition, since it is not reused, the manufacturing cost of the prepaid card itself is high.

【0004】[0004]

【発明の目的】そこで、本発明は、再使用に供すること
ができ、かつ、不正使用を防止した新しいタイプの情報
カードを提供することを、その目的としている。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a new type of information card which can be reused and which prevents unauthorized use.

【0005】[0005]

【課題を解決するための手段】請求項1に記載の発明
は、複数のメモリセルに格納したデータの書換えが可能
な不揮発性半導体メモリで形成されたユーザメモリと、
このユーザメモリの複数のメモリセルのデータについて
書換えを可能とする書換え手段と、正当使用者を示す鍵
を格納するキー格納手段と、入力した鍵がこのキー格納
手段に格納した鍵と合致した場合、上記書換え手段によ
るデータの書換えを許容する照合手段と、を備えた情報
カードである。
According to a first aspect of the present invention, there is provided a user memory formed of a non-volatile semiconductor memory capable of rewriting data stored in a plurality of memory cells,
When the rewriting means for rewriting the data in the plurality of memory cells of the user memory, the key storing means for storing the key indicating the authorized user, and the input key matches the key stored in the key storing means An information card including: a collating unit that allows rewriting of data by the rewriting unit.

【0006】請求項2に記載の発明は、上記書換え手段
は、上記ユーザメモリのデータの初期化を可能とする初
期化手段と、この初期化手段による初期化可能回数を制
限する初期化制御手段とを含むとともに、上記照合手段
は、入力した鍵が上記キー格納手段に格納した鍵と合致
した場合、この初期化手段による初期化を許容する情報
カードである。
According to a second aspect of the present invention, the rewriting means is an initialization means that enables initialization of the data in the user memory, and an initialization control means that limits the number of times initialization is possible by the initialization means. In addition to the above, the collating means is an information card which permits initialization by the initializing means when the input key matches the key stored in the key storing means.

【0007】また、請求項3に記載した発明は、上記キ
ー格納手段および初期化制御手段はワイヤードロジック
で構成した請求項2に記載の情報カードである。
The invention described in claim 3 is the information card according to claim 2, wherein the key storage means and the initialization control means are constituted by a wired logic.

【0008】[0008]

【作用】請求項1〜請求項3に記載の情報カードでは、
ユーザメモリには発行当初は例えば前払い料金に対応す
るサービス単位(電話の度数等)が記録されている。こ
の情報カードを使用しサービス等を受けると、その受け
たサービスに対応したサービス単位のデータがユーザメ
モリから消去される。すなわち、ユーザメモリのメモリ
セルのデータは例えば「1」から「0」に書き換えられ
るものである。また、例えば予め記録した全てのデータ
が書き換えられる(消去される)と、このユーザメモリ
を初期化することができる。初期化は全てのメモリセル
について再び「1」を格納しておくものである。この初
期化によりこのユーザメモリを再使用可能とするもので
ある。
In the information card according to claims 1 to 3,
At the beginning of issuance, the user memory records service units (such as telephone frequency) corresponding to the prepaid fee, for example. When a service or the like is received using this information card, the data of the service unit corresponding to the received service is erased from the user memory. That is, the data in the memory cell of the user memory is rewritten, for example, from "1" to "0". Further, for example, when all the data recorded in advance is rewritten (erased), this user memory can be initialized. Initialization is to store "1" again for all memory cells. This initialization makes this user memory reusable.

【0009】以上の場合において、この情報カードでは
無権限者による不正使用を防止している。すなわち、情
報カードの使用に際して鍵の入力を求め、この入力され
た鍵が、格納された鍵に合致している場合のみ、データ
の書換え、例えばユーザメモリのデータの初期化を許容
する。さらに、正当権限者であっても、その初期化回数
を制限し、不正使用の原因を未然に排除している。特に
その一部にワイヤードロジックを用いて回路を構成し初
期化回数の制御を行うと、無制限に初期化して使用する
という不正使用の可能性を完全に排除することができ
る。
In the above cases, this information card prevents unauthorized use by unauthorized persons. That is, when the information card is used, a key input is required, and only when the input key matches the stored key, rewriting of data, for example, initialization of data in the user memory is permitted. Further, even a legitimate authority limits the number of times of initialization to eliminate the cause of unauthorized use. In particular, if a circuit is formed by using a wired logic for a part of the circuit and the number of initializations is controlled, it is possible to completely eliminate the possibility of improper use of initialization and use without limitation.

【0010】[0010]

【実施例】以下、本発明の一実施例を図面を参照して説
明する。図1〜図4は一実施例に係る情報カードとして
のプリペイドカードを説明するためのものである。この
プリペイドカードはプラスチックのカード基材にICチ
ップを搭載して構成されるものである。ICチップに
は、図1に示すように、例えばフラッシュメモリで構成
されるメモリアレイ(ユーザメモリ)100と、このメ
モリアレイ100の複数のメモリセルに対して書き込
み、消去等を制御するためのワイヤードロジック等が搭
載されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. 1 to 4 are for explaining a prepaid card as an information card according to an embodiment. This prepaid card is constructed by mounting an IC chip on a plastic card substrate. As shown in FIG. 1, the IC chip includes a memory array (user memory) 100 including, for example, a flash memory, and a wired array for controlling writing, erasing, and the like for a plurality of memory cells of the memory array 100. The logic etc. are installed.

【0011】クロックジェネレータ10は、外部から入
力される同期用クロックに基づいて内部クロックfcを
生成している。コマンドデコーダ20は、外部からのコ
マンド(図4はコマンドのブロック構造を示す)を、内
部クロックfcを利用して取り込んでいる。コマンドデ
コーダ20は、このコマンドに応じて消去制御ロジック
210、読出/書込ロジック110、照合制御ロジック
150に対してイレース(消去)信号、リード/ライト
(読み出し/書き込み)信号、ベリファイ(照合)信号
をそれぞれ出力するものである。コマンドデコーダ20
からの出力信号により、メモリアレイ100の各メモリ
セルに対してそのデータの読み出し、書き込み、また
は、消去を行う構成である。また、ベリファイ信号によ
りキー格納メモリ160に格納した正当使用者を示す鍵
に、入力した鍵を照合するものである。
The clock generator 10 generates an internal clock fc based on a synchronizing clock input from the outside. The command decoder 20 takes in an external command (FIG. 4 shows a block structure of the command) using the internal clock fc. The command decoder 20 sends an erase (erase) signal, a read / write (read / write) signal, and a verify (verify) signal to the erase control logic 210, the read / write logic 110, and the collation control logic 150 according to this command. Are output respectively. Command decoder 20
The data is read, written, or erased from or to each memory cell of the memory array 100 in accordance with an output signal from the memory array 100. Further, the input key is collated with the key indicating the authorized user stored in the key storage memory 160 by the verify signal.

【0012】メモリアレイ100はユーザ用のデータメ
モリとして使用されるものであって、例えばフラッシュ
タイプの不揮発性メモリで構成されて、所定数のメモリ
セルが初期値「1」にセットされている(この「1」に
セットされたメモリセルの数が例えばこのカードで使用
可能な電話の度数に相当する)。なお、そのメモリアレ
イ100へのアクセスは、アドレス制御を行うアドレス
デコーダ120およびデータ制御を行うデータレジスタ
130を介して行われる。140はデータの出力を行う
アウトプットバッファであって、このアウトプットバッ
ファ140はデータレジスタ130を介してメモリアレ
イ100に接続されている。例えばカードリーダ(電話
機等)に出力するデータをいったんバッファリングする
ものである。
The memory array 100 is used as a data memory for a user, and is composed of, for example, a flash type non-volatile memory, and a predetermined number of memory cells are set to an initial value "1" ( The number of memory cells set to "1" corresponds to the number of telephone calls that can be used with this card, for example). The access to the memory array 100 is performed via the address decoder 120 that performs address control and the data register 130 that performs data control. Reference numeral 140 is an output buffer for outputting data, and the output buffer 140 is connected to the memory array 100 via the data register 130. For example, the data output to a card reader (telephone etc.) is temporarily buffered.

【0013】読出/書込制御ロジック110は、外部命
令に応じてメモリアレイ100の各メモリセルについて
のデータの読み出し/書き込みの制御を行う。すなわ
ち、読出/書込制御ロジック110は、データの読み出
し/書き込みのタイミング制御およびVpp制御を行う回
路である。
The read / write control logic 110 controls read / write of data for each memory cell of the memory array 100 according to an external command. That is, the read / write control logic 110 is a circuit that performs timing control of data read / write and Vpp control.

【0014】以下、図2を参照して消去制御ロジック2
10を説明する。消去制御ロジック210は、〜か
ら構成されており、メモリアレイ100の消去可能回数
(初期化回数)を制御している。
Hereinafter, the erase control logic 2 will be described with reference to FIG.
10 will be described. The erase control logic 210 is composed of (1) to (3) and controls the number of erasable times (initialization number) of the memory array 100.

【0015】タイミング制御回路212は、バイナリ
アップカウンタ、コンパレータ等から構成されている。
バイナリアップカウンタは、CRタイマまたはクロック
ジェネレータ10で生成される内部クロックfcをカウ
ントする。コンパレータは、バイナリアップカウンタの
カウンタ値を所定値と比較し、所定のタイミングを生成
する。なお、タイミング制御回路212の信号線C0,
C1には、EPROM200のOE,WEの各端子がそ
れぞれ接続されている。信号線C2の信号はEPROM
200のデータをシフトレジスタ211に取り込む際の
制御信号である。同じく信号線C3からの出力は、シフ
トレジスタ211の内容を右シフトし、格納値を2倍に
するための制御信号である。信号線C2,C3の信号はそ
れぞれ立ち下がりエッジで有効なものである(図3参
照)。
The timing control circuit 212 is composed of a binary up counter, a comparator and the like.
The binary up counter counts the internal clock fc generated by the CR timer or the clock generator 10. The comparator compares the counter value of the binary up counter with a predetermined value and generates a predetermined timing. In addition, the signal line C0 of the timing control circuit 212,
OE and WE terminals of the EPROM 200 are connected to C1. The signal on the signal line C2 is EPROM
This is a control signal when the data of 200 is loaded into the shift register 211. Similarly, the output from the signal line C3 is a control signal for right-shifting the contents of the shift register 211 and doubling the stored value. The signals on the signal lines C2 and C3 are valid at the falling edge (see FIG. 3).

【0016】シフトレジスタ211は、EPROM2
00(フューズメモリで構成しても良い)に接続されて
いる。シフトレジスタ211はEPROM200の出力
値を2倍にするものである。シフトレジスタ211は
(n+1)ビット構成、EPROM200はnビット構
成である。
The shift register 211 is an EPROM 2
00 (which may be a fuse memory). The shift register 211 doubles the output value of the EPROM 200. The shift register 211 has an (n + 1) -bit configuration, and the EPROM 200 has an n-bit configuration.

【0017】このEPROM200は、初期化(消去)
回数を示すカウンタとして機能するもので、メモリアレ
イ100の全データの消去可能回数(初期化可能回数)
を示すデータが格納されるものである。なお、メモリア
レイ100の各メモリセルの初期値は「1」としてい
る。なお、このEPROM200は外部から直接のアク
セスが不可能に構成されている。
This EPROM 200 is initialized (erased).
It functions as a counter that indicates the number of times, and the number of times all data in the memory array 100 can be erased (the number of times that initialization is possible)
Is stored. The initial value of each memory cell of the memory array 100 is “1”. The EPROM 200 is constructed so that it cannot be directly accessed from the outside.

【0018】ORゲート213は、EPROM200
の全データビットに接続されている。すなわち、EPR
OM200の入出力信号線D1〜Dnが入力としてこのO
Rゲート213に接続されており、その出力はANDゲ
ート214に入力されている。また、上記シフトレジス
タ211の入出力D1〜Dnは、EPROM200の出力
D1〜Dnにそれぞれ付加されている。
The OR gate 213 is the EPROM 200.
Connected to all data bits of. That is, EPR
The input / output signal lines D1 to Dn of the OM200 are used as inputs for this O
It is connected to the R gate 213, and its output is input to the AND gate 214. Inputs / outputs D1 to Dn of the shift register 211 are added to outputs D1 to Dn of the EPROM 200, respectively.

【0019】ANDゲート214は、ORゲート21
3の出力と、タイミング制御回路212からの出力C0
の反転出力と、照合制御ロジック150からの書換え
(消去)許容信号ENを入力としている。ANDゲート
214の出力信号は、アドレスデコーダ120に入力さ
れる制御信号ERSであって、この制御信号ERS=
「L」の場合は、メモリアレイ100に対するデータの
消去を禁止し、ERS=「H」の場合は、データの消去
を許容、指示する。
The AND gate 214 is the OR gate 21.
3 and the output C0 from the timing control circuit 212
And the rewriting (erasing) permission signal EN from the collation control logic 150 are input. The output signal of the AND gate 214 is the control signal ERS input to the address decoder 120, and the control signal ERS =
In the case of "L", erasing of data in the memory array 100 is prohibited, and in the case of ERS = "H", erasing of data is permitted and instructed.

【0020】照合制御ロジック回路150は、ベリファ
イコマンドにより、正当使用者を示す鍵と、入力された
鍵とを照合し、一致した場合は書換え(消去)許容信号
ENを、消去制御ロジック回路210(上記ANDゲー
ト214)に出力する構成である。正当使用者を示す鍵
は、該チップのメモリの一部(キー格納手段)160に
格納してある。したがって、この書換え許容信号ENの
入力があって、始めてデータ(メモリアレイ100のデ
ータ、EPROM200の初期化回数データ)の書換え
が可能となる構成である。
The collation control logic circuit 150 collates the key indicating the legitimate user with the input key according to the verify command, and if they match, the rewrite (erase) permission signal EN is output and the erase control logic circuit 210 ( This is a configuration for outputting to the AND gate 214). The key indicating the authorized user is stored in a part (key storage means) 160 of the memory of the chip. Therefore, the data (data of the memory array 100, data of the number of times of initialization of the EPROM 200) can be rewritten only when the rewrite permission signal EN is input.

【0021】以下、プリペイドカードでのデータの書換
えについて説明する。このプリペイドカードにあって
は、外部(カードライタ等)から消去命令(メモリアレ
イ100の初期化命令)を受信すると、消去可能か否か
をチェックし、消去が可能であれば実行し、不可能であ
れば実行しない。また、消去(初期化)が終了すると、
消去可能回数を示すデータを更新する(ビット単位でデ
クリメントする)。なお、メモリアレイ100の初期化
は規定した数のメモリセルをすべて初期値「1」に書き
換えるものである。すなわち、50度数のテレホンカー
ドであれば初期化により改めて50度数の使用が可能と
なるものである。そして、上記書換えにあってのチェッ
クは、使用者が外部から鍵を入力し、この鍵を格納した
鍵と照合する。照合の結果、鍵が一致すれば、初期化を
可能とする。
Rewriting of data with a prepaid card will be described below. In this prepaid card, when an erasing command (initializing command of the memory array 100) is received from the outside (card writer, etc.), it is checked whether erasing is possible. If so, do not execute. Also, when erasing (initialization) is completed,
Updates the data indicating the number of erasable times (decrements in bit units). Note that the memory array 100 is initialized by rewriting all the specified number of memory cells to the initial value "1". That is, if the telephone card has a frequency of 50 degrees, it is possible to use the frequency of 50 degrees again by the initialization. In the rewriting check, the user inputs a key from the outside and collates the key with the stored key. If the keys match as a result of verification, initialization is possible.

【0022】詳しくは、まず、コマンドデコーダ20は
命令コード(図4)を解読する。鍵の照合を求めるコマ
ンド($04,$08)では鍵入力を待つ。鍵入力があ
れば、入力された鍵を、キー格納手段160に格納した
鍵と、照合する(照合制御ロジック150)。鍵が一致
して始めて以下の処理が可能となる。鍵入力がない場合
はこの入力を待つこととなる。
Specifically, first, the command decoder 20 decodes the instruction code (FIG. 4). The command ($ 04, $ 08) requesting key verification waits for key input. If there is a key input, the input key is collated with the key stored in the key storage means 160 (collation control logic 150). Only when the keys match, the following processing becomes possible. If there is no key input, it will wait for this input.

【0023】そして、正当使用者による場合、入力コマ
ンドをコマンドデコーダ20で解読し、消去命令(初期
化命令)であればこれを消去制御ロジック210に渡
す。これを受けて、タイミング制御回路212は、C0
=「L」,C1=「H」として、EPROM200のデ
ータ(初期化可能回数を示すデータ)の読み出しを行
う。図3のはこの時点を示す。したがって、メモリア
レイ100のデータの消去が開始されることとなる。
If the user is an authorized user, the command decoder 20 decodes the input command, and if it is an erase command (initialization command), it is passed to the erase control logic 210. In response to this, the timing control circuit 212 causes the C0
= “L” and C1 = “H”, the data of the EPROM 200 (data indicating the number of times initialization is possible) is read. Figure 3 shows this point. Therefore, erasing of data in the memory array 100 is started.

【0024】次に、タイミング制御回路212はC2に
EPROM200のデータ取り込み用の信号を出力す
る。この時点がである。なお、これと並行してEPR
OM200のデータはORゲート213に入力されてい
る。すなわち、消去制御信号ERSを次表のように制御
し、メモリアレイ100のデータの消去を実行する。な
お、ここではn(初期化可能回数)=3とした。
Next, the timing control circuit 212 outputs a signal for fetching the data of the EPROM 200 to C2. This is the point. In addition, in parallel with this, EPR
The data of the OM 200 is input to the OR gate 213. That is, the erase control signal ERS is controlled as shown in the following table to erase the data in the memory array 100. Here, n (number of times initialization is possible) = 3.

【0025】この後、メモリアレイ100のデータの消
去が終了したら、または、終了したと思われる時点で
(図3の)、タイミング制御回路212は、C0を
「H」とし、メモリアレイ100のデータの消去を終了
する()。次に、C3にEPROM200のデータシ
フト用の信号を出力し、2倍出力がEPROM200に
与えられた時点でC1=「L」とし()、そのデータ
(n)を更新する。
After this, when the erasing of the data in the memory array 100 is completed, or when it is considered that the data has been erased (in FIG. 3), the timing control circuit 212 sets C0 to "H", and the data in the memory array 100 is erased. Finish erasing (). Next, a signal for data shift of the EPROM 200 is output to C3, and when the double output is given to the EPROM 200, C1 = "L" is set (), and the data (n) is updated.

【0026】[0026]

【表】【table】

【0027】上記表からも明かなように3回目以降の消
去命令では、EPROM200のデータb0(D1),b
1(D2),b2(D3)がすべて「0」であってORゲー
ト213が「L」で、かつ、ENが「1」であっても、
ERS=「L」となる。この結果、この消去命令(初期
化命令)は認められず、実行されない。すなわち、EP
ROM200の全てのデータ(メモリセル)が「0」の
場合はERSは「L」であり、その一つでも「1」の場
合はERSは「H」となり得る。なお、ENが「0」の
場合はANDゲート214の出力(ERS)は常に
「L」であり、データの消去は禁止されている。
As is apparent from the above table, in the third and subsequent erase commands, the data b0 (D1), b of the EPROM 200 is erased.
Even if 1 (D2) and b2 (D3) are all "0", the OR gate 213 is "L", and EN is "1",
ERS = “L”. As a result, this erase command (initialization command) is not recognized and is not executed. That is, EP
If all the data (memory cells) in the ROM 200 is "0", the ERS is "L", and if even one of them is "1", the ERS can be "H". When EN is "0", the output (ERS) of the AND gate 214 is always "L", and erasing of data is prohibited.

【0028】[0028]

【発明の効果】本発明は、再使用を可能とし、かつ、一
定回数以上の再使用(不正使用)を防止することによ
り、環境汚染の虞もなく、偽造を防止した安価な情報カ
ードを得ることができる。また、無権限者によるデータ
の書換え、例えばデータの初期化を禁止してその不正使
用を完全に排除している。
Industrial Applicability According to the present invention, an inexpensive information card which prevents forgery and has no risk of environmental pollution by enabling reuse and preventing reuse (unauthorized use) a certain number of times or more is obtained. be able to. In addition, data rewriting by an unauthorized person, for example, data initialization, is prohibited to completely prevent unauthorized use.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係るプリペイドカードの概
略構成を示すブロック図である。
FIG. 1 is a block diagram showing a schematic configuration of a prepaid card according to an embodiment of the present invention.

【図2】本発明の一実施例に係る消去制御ロジックの構
成を示す回路図である。
FIG. 2 is a circuit diagram showing a configuration of an erase control logic according to an embodiment of the present invention.

【図3】本発明の一実施例に係るプリペイドカードでの
処理シーケンスを説明するためのタイミングチャートで
ある。
FIG. 3 is a timing chart for explaining a processing sequence in the prepaid card according to the embodiment of the present invention.

【図4】本発明の一実施例に係るコマンドのデータ構造
を示す図である。
FIG. 4 is a diagram showing a data structure of a command according to an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

100 メモリアレイ(ユーザメモリ) 110 読出/書込制御ロジック(書換え手段,初期化
手段) 150 照合制御ロジック(照合手段) 160 キー格納手段 210 消去制御ロジック(初期化手段,初期化制御手
段) 200 EPROM(初期化制御手段)
100 memory array (user memory) 110 read / write control logic (rewriting means, initialization means) 150 collation control logic (collation means) 160 key storage means 210 erase control logic (initialization means, initialization control means) 200 EPROM (Initialization control means)

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 G06K 19/00 G07F 7/08 G11C 16/06 G07F 7/08 A G11C 17/00 309 F ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical display location G06K 19/00 G07F 7/08 G11C 16/06 G07F 7/08 A G11C 17/00 309 F

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 複数のメモリセルに格納したデータの書
換えが可能な不揮発性半導体メモリで形成されたユーザ
メモリと、 このユーザメモリの複数のメモリセルのデータについて
書換えを可能とする書換え手段と、 正当使用者を示す鍵を格納するキー格納手段と、 入力した鍵がこのキー格納手段に格納した鍵と合致した
場合、上記書換え手段によるデータの書換えを許容する
照合手段とを備えたことを特徴とする情報カード。
1. A user memory formed of a non-volatile semiconductor memory capable of rewriting data stored in a plurality of memory cells, and a rewriting unit capable of rewriting data of a plurality of memory cells of the user memory. A key storage means for storing a key indicating an authorized user, and a collating means for permitting rewriting of data by the rewriting means when the input key matches the key stored in the key storing means. And an information card.
【請求項2】 上記書換え手段は、上記ユーザメモリの
データの初期化を可能とする初期化手段と、 この初期化手段による初期化可能回数を制限する初期化
制御手段とを含むとともに、 上記照合手段は、入力した鍵が上記キー格納手段に格納
した鍵と合致した場合、この初期化手段による初期化を
許容する請求項1に記載の情報カード。
2. The rewriting means includes initialization means for enabling initialization of data in the user memory, and initialization control means for limiting the number of times initialization is possible by the initialization means, and the collation is performed. The information card according to claim 1, wherein the means permits initialization by the initialization means when the input key matches the key stored in the key storage means.
【請求項3】 上記キー格納手段および初期化制御手段
はワイヤードロジックで構成した請求項2に記載の情報
カード。
3. The information card according to claim 2, wherein the key storage means and the initialization control means are configured by a wired logic.
JP26841993A 1993-09-30 1993-09-30 Information card Pending JPH07105335A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP26841993A JPH07105335A (en) 1993-09-30 1993-09-30 Information card
AU74346/94A AU7434694A (en) 1993-09-30 1994-09-29 Memory card
EP94115374A EP0646892A3 (en) 1993-09-30 1994-09-29 Memory card.
US08/314,629 US5504701A (en) 1993-09-30 1994-09-29 Memory card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26841993A JPH07105335A (en) 1993-09-30 1993-09-30 Information card

Publications (1)

Publication Number Publication Date
JPH07105335A true JPH07105335A (en) 1995-04-21

Family

ID=17458229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26841993A Pending JPH07105335A (en) 1993-09-30 1993-09-30 Information card

Country Status (1)

Country Link
JP (1) JPH07105335A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998036377A1 (en) * 1997-02-13 1998-08-20 Rohm Co., Ltd. Portable message unit storage member and its using method
GB2411261A (en) * 2004-02-20 2005-08-24 Hewlett Packard Development Co Standalone memory device for limiting content download

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998036377A1 (en) * 1997-02-13 1998-08-20 Rohm Co., Ltd. Portable message unit storage member and its using method
GB2411261A (en) * 2004-02-20 2005-08-24 Hewlett Packard Development Co Standalone memory device for limiting content download
GB2411261B (en) * 2004-02-20 2007-07-11 Hewlett Packard Development Co Standalone memory device and system and method using such device

Similar Documents

Publication Publication Date Title
EP1019817B1 (en) Secure memory having multiple security levels
US6094724A (en) Secure memory having anti-wire tapping
US4442345A (en) Apparatus for and method of recycling recording carriers, such as credit cards, including non-volatile erasable memories for identification data
US5504701A (en) Memory card
JP4163264B2 (en) Smart card
JP2623332B2 (en) IC card and its operation program writing method
US20020089890A1 (en) Memory device and method for accessing a memory
JPH05217034A (en) Data carrier for storage and processing of data
US5828053A (en) Portable storage medium and portable storage medium issuing system
JPH08110937A (en) Portable data carrier
US20040186947A1 (en) Access control system for nonvolatile memory
JPH07105335A (en) Information card
JPH07105336A (en) Information card
JPH0682344B2 (en) IC card
JPH09106376A (en) Portable information recording medium
JP3302348B2 (en) Portable electronic device and key matching method
JPH01263892A (en) Portable electronic device
JPS6215686A (en) Method and apparatus for releasing user's memory
JPH07105334A (en) Information card
JP4601329B2 (en) Electronic authentication device primary issuing device, electronic authentication device issuing system, electronic authentication device secondary issuing device, electronic authentication device primary issuing method, electronic authentication device issuing method, and electronic authentication device secondary issuing method
US20060282683A1 (en) Flash array read, erase, and program security
JP2000259801A (en) Memory device for ic card with initialization function
JP2022025255A (en) Write protected memory card
JPS62200442A (en) Ic card
JPH087061A (en) Hybrid card and its information control system