JPH0697017A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0697017A
JPH0697017A JP24636792A JP24636792A JPH0697017A JP H0697017 A JPH0697017 A JP H0697017A JP 24636792 A JP24636792 A JP 24636792A JP 24636792 A JP24636792 A JP 24636792A JP H0697017 A JPH0697017 A JP H0697017A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor wafer
semiconductor
polymer resin
surface side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP24636792A
Other languages
English (en)
Inventor
Shuji Watanabe
修治 渡辺
Hiroshi Daiku
博 大工
Kisou Yamada
競 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP24636792A priority Critical patent/JPH0697017A/ja
Publication of JPH0697017A publication Critical patent/JPH0697017A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【目的】 半導体装置の製造方法に関し、薄層化した半
導体ウェハを絶縁性基板に転写する際の接着剤中に気泡
が発生せず、転写した半導体ウェハを支持基板より剥離
する際に半導体素子表面に傷が付かないようにすること
を目的とする。 【構成】 半導体素子を形成したSiウェハ１の前記半導
体素子形成面側に高分子樹脂膜11を塗布して素子表面を
平坦化した後、前記半導体素子形成面側を支持基板２に
接着剤3Aで接着する工程、前記Siウェハ１の素子形成面
の裏面側を研磨して薄層化した後、該Siウェハ１の裏面
側に高分子樹脂膜11を塗布して硬化後、該高分子樹脂膜
11をプラズマエッチングで粗面化した後、該粗面化した
面を接着剤3Bで絶縁性基板４に接着する工程、前記Siウ
ェハ1 の素子形成面側の接着剤3Aを溶解して、Siウェハ
１を支持基板２より分離して薄層化されたSiウェハ１を
絶縁性基板に転写する工程、前記Siウェハ１の素子形成
面側に塗布した高分子樹脂膜11をエッチング除去する工
程を含むことで構成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は固体撮像装置のような半
導体装置の製造方法に係り、特に信号処理素子を形成す
るシリコン（Si）ウェハの絶縁性基板へのマウント方法
に関する。
【０００２】検知素子をエネルギーギャップの狭いイン
ジウム・アンチモン(InSb)、ゲルマニウム・シリコン(G
eSi)のような化合物半導体ウェハに形成すると共に、該
検知素子で得られた検知信号を信号処理する信号処理素
子をSiウェハに形成し、両者の素子間をインジウム（I
n）の金属バンプを用いてバンプ接続したハイブリッド
構造を用いて赤外線撮像装置を形成している。
【０００３】ところで、該撮像装置の高解像度化を図る
ために、化合物半導体ウェハに形成される画素数を増大
する必要があり、それに伴って化合物半導体ウェハや、
Siウェハの面積が大きくなる。
【０００４】
【従来の技術】この化合物半導体ウェハとSiウェハは熱
膨張率が異なっており、この両者のウェハをInの金属バ
ンプで接続した赤外線撮像装置は熱雑音の影響を避ける
ために、動作時には液体窒素温度に冷却して用いてい
る。そのため、このような半導体装置は、動作時の液体
窒素温度より非動作時の室温に到る温度変動によって、
金属バンプの位置ずれや、金属バンプに亀裂が発生し易
く、その欠点を防止するために両者のウェハの熱膨張率
の差ができるだけ、少なくなるようにする工夫が採られ
ている。
【０００５】そのために、信号処理素子を形成したSiウ
ェハを薄層化して絶縁性支持基板に接着剤にて貼着し、
この絶縁性支持基板は化合物半導体ウェハと略等しい熱
膨張率を有するサファイア基板を用いて形成すること
で、化合物半導体ウェハとSiウェハの熱膨張率が異なる
問題を解消し、Siウェハと化合物半導体ウェハとの熱膨
張率差に起因する金属バンプの位置ずれを防止する方法
が採られている。
【０００６】従来の半導体素子を形成したSiウェハを薄
層化してセラミックスのような絶縁性支持基板に貼着す
る方法について述べる。図3(a)に示すように、信号処理
素子等の半導体素子を形成したSiウェハ１の前記素子形
成面側1Aと、石英板よりなる支持基板２とを低融点ワッ
クス（商品名：ミクロワックス）よりなる接着剤3Aを用
いて貼着する。
【０００７】次いで図3(b)に示すように、Siウェハ１の
素子形成面1Aの裏面1B側を研磨剤を用いて研磨し、前記
Siウェハ１を薄層化する。次いで図3(c)に示すように、
薄層化されたSiウェハ１の裏面1B側にエポキシ樹脂( 商
品名: アラルダイト) よりなる接着剤3Bを塗布し、該接
着剤3Bを用いてサファイアよりなる絶縁性基板４と、前
記薄層化したSiウェハ１とを接着する。
【０００８】次いで低融点ワックスよりなる接着剤3A
を、加熱した純水に浸漬することで溶解し、支持基板２
をSiウェハ１より剥離して、図3(d)に示すように、Siウ
ェハ１をサファイアよりなる絶縁性基板４に転写する工
程を採っている。
【０００９】
【発明が解決しようとする課題】前記したSiウェハ１
と、InSbの化合物半導体ウェハとの熱膨張率の差を無く
すために、本来ならばSiウェハ１を10μm 程度の厚さま
で薄層化することが望ましい。
【００１０】然し、従来の方法ではSiウェハ１の裏面側
を研磨して薄層化する際、20μm 以下に研磨して薄層化
すると、研磨によって裏面側の結晶が損傷し、その損傷
の影響がSiウェハ１の表面側に形成した半導体素子に迄
及ぼすようになる。
【００１１】またSiウェハ１を薄層化した後、該Siウェ
ハ１の素子形成面1Aと反対側の裏面1B側と、サファイア
の絶縁性基板４とをエポキシ樹脂の接着剤3Bで貼着する
際に、該接着剤3B中に混入した気泡を除去することが困
難である。
【００１２】この気泡が存在すると、Siウェハ１とInSb
等の化合物半導体ウェハとを金属バンプで圧着接合する
際に、その気泡の部分から歪みが入り、Siウェハ１が欠
けたり、割れたりする欠点がある。
【００１３】また絶縁性基板４にSiウェハ１を貼着して
転写した後、前記Siウェハ１を接着している支持基板２
から、低融点ワックスよりなる接着剤3Aを、加熱せる純
水で溶解して剥離する際に、Siウェハ１の表面に形成し
ている半導体素子表面は保護されていないので、傷等が
形成されて劣化する恐れがある。
【００１４】本発明は上記した種々の問題点を除去し、
サファイアより成る絶縁性基板と、薄層化したSiウェハ
の裏面側を接着剤で接着する際に、接着剤中の気泡が除
去できるようにし、かつ絶縁性基板にSiウェハを貼着し
て転写した後、該Siウェハを支持基板より剥離する際
に、Siウェハの表面に形成した半導体素子表面に傷を与
えないように半導体素子表面を保護することが可能な半
導体装置の製造方法の提供を目的とする。
【００１５】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、請求項１に示すように、半導体素子を形成し
た半導体ウェハの前記半導体素子形成面側に高分子樹脂
膜を塗布した後、前記半導体素子形成面側を支持基板に
接着剤で接着する工程、前記半導体ウェハの素子形成面
の裏面側を研磨して薄層化した後、該半導体ウェハの裏
面側に高分子樹脂膜を塗布して硬化後、該高分子樹脂膜
をプラズマエッチングで粗面化した後、該粗面化した面
を接着剤で絶縁性基板に接着する工程、前記半導体ウェ
ハの素子形成面側の接着剤を溶解して、半導体ウェハを
支持基板より分離して薄層化された半導体ウェハを絶縁
性基板に転写する工程、前記半導体ウェハの素子形成面
側に塗布した高分子樹脂膜をエッチング除去する工程を
含むことを特徴とする。
【００１６】また請求項２に示すように、半導体素子を
形成した半導体ウェハの前記半導体素子形成面側に高分
子樹脂膜を塗布した後、前記半導体素子形成面側を支持
基板に接着剤で接着する工程、前記半導体ウェハの素子
形成面の裏面側を研磨して薄層化した後、該半導体ウェ
ハの裏面側をエッチングして粗面化し、該粗面化した面
を接着剤で絶縁性基板に接着する工程、前記半導体ウェ
ハの素子形成面側の接着剤を溶解して、半導体ウェハを
支持基板より分離して薄層化された半導体ウェハを絶縁
性基板に転写する工程、前記半導体ウェハの素子形成面
側に塗布した高分子樹脂膜をエッチング除去する工程を
含むことを特徴とする。
【００１７】また請求項３に示すように、前記半導体ウ
ェハの裏面の研磨工程と、半導体ウェハの裏面の粗面化
工程、あるいは半導体ウェハの裏面に被着した高分子樹
脂膜の研磨工程と粗面化工程とを併用して繰り返し、Si
ウェハの薄層化する厚さを制御することを特徴とする。
【００１８】
【作用】本発明の半導体装置の製造方法は、半導体素子
を形成したSiウェハの素子形成面側をSi基板の支持基板
に低融点ワックスで接着する以前に該半導体素子の表面
をポリイミド樹脂より成る高分子樹脂膜を塗布して半導
体素子表面を保護する。
【００１９】この工程を採ることによって半導体素子表
面が保護されているので、支持基板に貼着されたSiウェ
ハの裏面側を研磨して薄層化する際にダメージが表面側
に及ぼさなくなる。
【００２０】またSiウェハを薄層化し、サファイアの絶
縁性基板に転写した後、Siの支持基板より剥離する際
に、半導体素子の表面が保護されているので、損傷され
なくなる。
【００２１】またSiウェハの裏面側を研磨して薄層化し
た後、このSiウェハの裏面側をエッチングして、裏面側
を粗面状態にする。するとサファイアの絶縁性支持基板
とSiウェハの裏面側をエポキシ樹脂の接着剤で接着する
際、接着剤中の気泡が、この粗面化されたSiウェハの面
を伝わって除去される。
【００２２】或いは薄層化したSiウェハの裏面側にポリ
イミド樹脂を塗布してこのポリイミド樹脂をプラズマエ
ッチングで粗面状態にする。このようにするとサファイ
アの絶縁性基板とSiウェハの裏面側を接着する接着剤中
の気泡が、前記プラズマエッチングされた粗面状態のポ
リイミド膜を伝わって除去される。
【００２３】
【実施例】
〔第１実施例〕以下、図面を用いて本発明の実施例に付
き詳細に説明する。
【００２４】図1(a)に示すように、半導体素子を形成し
たSiウェハ１の素子形成面1A側にポリイミドより成る高
分子樹脂11を1 〜2 μm の厚さにスピンコート法により
塗布して表面を平坦化した後、ベーキング処理を行う。
【００２５】次いで石英、或いはSiよりなる支持基板２
の表面に低融点ワックスよりなる接着剤3Aを均一な厚さ
になるように加熱して塗布し、該接着剤3Aを用いてSiウ
ェハ１と支持基板２とを接着する。
【００２６】次いで図1(b)に示すように、このようにし
たSiウェハ１の素子形成面と反対の裏面1B側を、該Siウ
ェハ１の厚さが20μm 程度に成る迄、研磨によって薄層
化する。
【００２７】次いでこの研磨したSiウェハ１の裏面1B側
に、ポリイミド樹脂より成る高分子樹脂11を0.5 μm の
厚さにスピナーで塗布後、ベーキングして、酸素または
窒素プラズマでプラズマエッチングして処理し、この高
分子樹脂11の表面に露出した側を凹凸状態に形成する。
【００２８】この硬化したポリイミド樹脂を酸素、また
は窒素プラズマ処理して凹凸状態にする方法は、文献
“日経マイクロデバイス、1992.3、83〜88頁" に記載さ
れている。そして更に上記したSiウェハを薄層にする研
磨方法と、研磨したSiウェハの裏面側にポリイミド樹脂
膜を接着、硬化後、プラズマエッチング処理する粗面化
処理方法を用いて10μm の厚さまでSiウェハ１を薄層化
する。
【００２９】このような研磨工程と粗面化工程を繰り返
して行い、最終的にポリイミド樹脂よりなる高分子樹脂
11を薄層化したSiウェハの裏面に塗布して該高分子樹脂
11をプラズマエッチングして粗面化状態にする。
【００３０】次いで図1(c)に示すように、サファイアよ
り成る絶縁性基板４にエポキシ樹脂（商品名: アラルダ
イト) より成る接着剤3Bを２μm の厚さにスピンコート
し、前記Siウェハ裏面側に粗面化処理して形成した高分
子樹脂膜11と貼り合わせた後、室温で放置して接着剤3B
中の気泡を脱泡する。そして接着後、除々に昇温ベーキ
ングして絶縁性基板４とSiウェハ１との間の接着を確実
にする。
【００３１】この接着剤3Bを塗布後、接着剤3B中に混入
している気泡は、前記粗面化されたポリイミド樹脂膜の
表面を伝わって除去できる。次いで絶縁性基板４とSiウ
ェハ１が確実に接着すると、これ等Siウェハ１、絶縁性
基板４と支持基板２とを、加熱した純水中に浸漬して低
融点ワックスよりなる接着剤3Aを溶解し、支持基板２
と、Siウェハ１を接着した絶縁性基板４とを剥離する。
【００３２】この剥離する工程でSiウェハ１の半導体素
子表面がポリイミド樹脂膜で被覆されているので素子表
面に傷が付くような事故が無くなり、この状態を図1(d)
に示す。このようにして薄層化されたSiウェハ１がサフ
ァイアよりなる絶縁性基板４に転写される。
【００３３】次いで図1(e)に示すように、Siウェハ１の
素子形成面側に接着されているポリイミド樹脂よりなる
高分子樹脂11をアルカリ性の現像液にてエッチングして
除去する。
【００３４】〔第２実施例〕第２実施例を図2(a)より図
2(e)に示す。図2(a)と図2(b)の工程は図1(a)と図1(b)に
示す工程と同様である。
【００３５】次いで図2(c)に示すように、薄層化したSi
ウェハの裏面側をカセイカリ(KOH)のエッチング液を用
いてエッチングして、粗面化する。そして上記した研磨
の方法とエッチングして粗面化する両方の手法を併用し
てSiウェハ１の厚さを10μm の厚さになる迄薄層化す
る。
【００３６】次いで図1(c)に示すように、サファイアよ
り成る絶縁性基板４にエポキシ樹脂（商品名: アラルダ
イト) より成る接着剤3Bを２μm の厚さにスピンコート
し、前記粗面化処理したSiウェハ１の裏面側と接着し、
室温で放置して接着剤3B中の気泡を脱泡する。そして接
着後、除々に昇温ベーキングして絶縁性基板４とSiウェ
ハ１との間の接着を確実にする。
【００３７】この接着剤3Bを塗布後、接着剤3B中に混入
している気泡は、前記粗面化されたSiウェハ１の表面を
伝わって除去できる。次いで絶縁性基板４とSiウェハ１
が確実に接着すると、加熱した純水に、これ等Siウェハ
１、絶縁性基板４と支持基板２とを浸漬し、低融点ワッ
クスよりなる接着剤3Aを溶解し、支持基板２と、Siウェ
ハ１を接着した絶縁性基板４とを剥離する。
【００３８】この剥離する工程で、Siウェハ１の半導体
素子表面がポリイミド樹脂膜で被覆されているので素子
表面に傷が付くような事故が無くなり、この状態を図1
(d)に示す。このようにして薄層化されたSiウェハ１が
サファイアよりなる絶縁性基板４に転写される。
【００３９】次いで図1(e)に示すように、Siウェハ１の
素子形成面側に接着されているポリイミド樹脂よりなる
高分子樹脂をアルカリ性の現像液にてエッチングして除
去する。
【００４０】
【発明の効果】以上述べたように、本発明の半導体装置
の製造方法によると、接着剤中の脱泡が容易で、また絶
縁性基板に薄層化されたSiウェハを転写する際の剥離工
程で半導体素子表面に傷が導入されず、半導体ウェハの
厚さも10μm 以下の厚さに薄層化できる効果がある。
【図面の簡単な説明】
【図１】 本発明の半導体装置の第１実施例の製造工程
を示す断面図である。
【図２】 本発明の半導体装置の第２実施例の製造工程
を示す断面図である。
【図３】 従来の半導体装置の製造工程を示す断面図で
ある。
【符号の説明】
1 Siウェハ 2 支持基板 3A,3B 接着剤 4 絶縁性基板 11 高分子樹脂膜

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子を形成した半導体ウェハ(1)
    の前記半導体素子形成面側に高分子樹脂膜(11)を塗布し
    た後、前記半導体素子形成面側を支持基板(2) に接着剤
    (3A)で接着する工程、 前記半導体ウェハ(1) の素子形成面の裏面側を研磨して
    薄層化した後、該半導体ウェハ(1) の裏面側に高分子樹
    脂膜(11)を塗布して硬化後、該高分子樹脂膜(11)をプラ
    ズマエッチングで粗面化した後、該粗面化した面を接着
    剤(3B)で絶縁性基板(4) に接着する工程、 前記半導体ウェハ(1) の素子形成面側の接着剤(3A)を溶
    解して、半導体ウェハ(1) を支持基板(2) より分離して
    薄層化された半導体ウェハ(1) を絶縁性基板(4) に転写
    する工程、 前記半導体ウェハ(1) の素子形成面側に塗布した高分子
    樹脂膜(11)をエッチング除去する工程を含むことを特徴
    とする半導体装置の製造方法。
  2. 【請求項２】 半導体素子を形成した半導体ウェハ(1)
    の前記半導体素子形成面側に高分子樹脂膜(11)を塗布し
    た後、前記半導体素子形成面側を支持基板(2) に接着剤
    (3A)で接着する工程、 前記半導体ウェハ(1) の素子形成面の裏面側を研磨して
    薄層化した後、該半導体ウェハ(1) の裏面側をエッチン
    グして粗面化し、該粗面化した面を接着剤(3B)で絶縁性
    基板(4) に接着する工程、 前記半導体ウェハ(1) の素子形成面側の接着剤(3A)を溶
    解して、半導体ウェハ(1) を支持基板(2) より分離して
    薄層化された半導体ウェハ(1) を絶縁性基板(4) に転写
    する工程、 前記半導体ウェハ(1) の素子形成面側に塗布した高分子
    樹脂膜(11)をエッチング除去する工程を含むことを特徴
    とする半導体装置の製造方法。
  3. 【請求項３】 請求１、或いは２に記載の半導体ウェハ
    (1) の裏面の研磨工程と、半導体ウェハ(1) の裏面の粗
    面化工程、あるいは半導体ウェハ(1) の裏面に被着した
    高分子樹脂膜(11)の研磨工程と粗面化工程とを併用して
    繰り返し、半導体ウェハの薄層化する厚さを制御するこ
    とを特徴とする半導体装置の製造方法。
JP24636792A 1992-09-16 1992-09-16 半導体装置の製造方法 Withdrawn JPH0697017A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24636792A JPH0697017A (ja) 1992-09-16 1992-09-16 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24636792A JPH0697017A (ja) 1992-09-16 1992-09-16 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0697017A true JPH0697017A (ja) 1994-04-08

Family

ID=17147497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24636792A Withdrawn JPH0697017A (ja) 1992-09-16 1992-09-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0697017A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147023A (ja) * 2007-12-12 2009-07-02 Oki Semiconductor Co Ltd 半導体基板の製造方法
JP2013118324A (ja) * 2011-12-05 2013-06-13 Disco Abrasive Syst Ltd ウエーハの加工方法
CN103221213A (zh) * 2011-01-05 2013-07-24 吉坤日矿日石金属株式会社 覆铜箔层压板及其制造方法
JP2013535838A (ja) * 2010-08-06 2013-09-12 ブルーワー サイエンス アイ エヌ シー． 薄ウェーハーハンドリングのための多層接合層
JP2015513211A (ja) * 2012-01-30 2015-04-30 スリーエム イノベイティブ プロパティズ カンパニー 一時的な基板支持のための装置、複合積層体、方法、及び材料
US9023716B2 (en) 2013-01-25 2015-05-05 Samsung Electronics Co., Ltd. Methods for processing substrates
JPWO2015046235A1 (ja) * 2013-09-25 2017-03-09 芝浦メカトロニクス株式会社 基板処理装置、貼合基板の剥離方法、および接着剤の除去方法
CN113454758A (zh) * 2019-02-25 2021-09-28 三菱电机株式会社 半导体元件的制造方法
CN116879598A (zh) * 2023-09-01 2023-10-13 江苏鹏利芝达恩半导体有限公司 一种用于连接探头卡和半导体检测装置的接口制造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147023A (ja) * 2007-12-12 2009-07-02 Oki Semiconductor Co Ltd 半導体基板の製造方法
JP2016225662A (ja) * 2010-08-06 2016-12-28 ブルーワー サイエンス アイ エヌ シー． 薄ウェーハハンドリングのための多層接合層
JP2013535838A (ja) * 2010-08-06 2013-09-12 ブルーワー サイエンス アイ エヌ シー． 薄ウェーハーハンドリングのための多層接合層
KR20130136975A (ko) * 2010-08-06 2013-12-13 브레우어 사이언스 인코포레이션 박형 웨이퍼 핸들링을 위한 다중 본딩 층
US9263314B2 (en) 2010-08-06 2016-02-16 Brewer Science Inc. Multiple bonding layers for thin-wafer handling
CN103221213A (zh) * 2011-01-05 2013-07-24 吉坤日矿日石金属株式会社 覆铜箔层压板及其制造方法
JP2013118324A (ja) * 2011-12-05 2013-06-13 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2015513211A (ja) * 2012-01-30 2015-04-30 スリーエム イノベイティブ プロパティズ カンパニー 一時的な基板支持のための装置、複合積層体、方法、及び材料
US9412636B2 (en) 2013-01-25 2016-08-09 Samsung Electronics Co., Ltd. Methods for processing substrates
US9023716B2 (en) 2013-01-25 2015-05-05 Samsung Electronics Co., Ltd. Methods for processing substrates
JPWO2015046235A1 (ja) * 2013-09-25 2017-03-09 芝浦メカトロニクス株式会社 基板処理装置、貼合基板の剥離方法、および接着剤の除去方法
CN113454758A (zh) * 2019-02-25 2021-09-28 三菱电机株式会社 半导体元件的制造方法
CN113454758B (zh) * 2019-02-25 2024-04-26 三菱电机株式会社 半导体元件的制造方法
CN116879598A (zh) * 2023-09-01 2023-10-13 江苏鹏利芝达恩半导体有限公司 一种用于连接探头卡和半导体检测装置的接口制造方法
CN116879598B (zh) * 2023-09-01 2023-12-01 江苏鹏利芝达恩半导体有限公司 一种用于连接探头卡和半导体检测装置的接口制造方法

Similar Documents

Publication Publication Date Title
US5268065A (en) Method for thinning a semiconductor wafer
JP3352896B2 (ja) 貼り合わせ基板の作製方法
JP3438369B2 (ja) 部材の製造方法
JP5334411B2 (ja) 貼り合わせ基板および貼り合せ基板を用いた半導体装置の製造方法
EP2162907B1 (fr) Dispositif comportant des composants encastrés dans des cavités d'une plaquette d'accueil et procédé correspondant
JP3974749B2 (ja) 機能素子の転写方法
JP2001326206A (ja) 半導体ウエーハの薄型化方法及び薄型半導体ウエーハ
JP6854895B2 (ja) 高熱伝導性のデバイス基板およびその製造方法
JP3502036B2 (ja) 半導体素子の製造方法および半導体素子
JP4318353B2 (ja) 基板の製造方法
JP2001267592A (ja) 半導体装置の製造方法、背面入射型受光装置の製造方法、半導体装置、及び背面入射型受光装置
JPH10223497A (ja) 貼り合わせ基板の作製方法
JPH0697017A (ja) 半導体装置の製造方法
US20070259509A1 (en) Method of thinning a wafer
JPH06268183A (ja) 半導体装置の製造方法
JP3291805B2 (ja) 固体撮像装置の製造方法
JP2000040677A (ja) 半導体素子の製造方法
JPH03101128A (ja) 半導体チップの製造方法
JP2674411B2 (ja) 半導体装置の製造方法
JPH11243081A (ja) 薄膜半導体装置の製造方法
WO2020008882A1 (ja) デバイス層転写基板の製造方法及びデバイス層転写基板
JPH10294246A (ja) 半導体基板の薄層化の方法
JPH06291292A (ja) 半導体基板の製造方法
JP2003273052A (ja) 裏面研削方法及び半導体装置の製造方法
JP3282198B2 (ja) Ｓｏｉ構造の形成方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991130