JPH0683977A - Plotting system - Google Patents

Plotting system

Info

Publication number
JPH0683977A
JPH0683977A JP4230756A JP23075692A JPH0683977A JP H0683977 A JPH0683977 A JP H0683977A JP 4230756 A JP4230756 A JP 4230756A JP 23075692 A JP23075692 A JP 23075692A JP H0683977 A JPH0683977 A JP H0683977A
Authority
JP
Japan
Prior art keywords
image
buffer
value
register
buffers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4230756A
Other languages
Japanese (ja)
Inventor
Takahiro Sakuraba
孝宏 桜庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4230756A priority Critical patent/JPH0683977A/en
Priority to GB9610749A priority patent/GB2301005B/en
Priority to GB9309818A priority patent/GB2267203B/en
Priority to US08/061,087 priority patent/US5586234A/en
Publication of JPH0683977A publication Critical patent/JPH0683977A/en
Priority to US08/460,804 priority patent/US5572636A/en
Priority to US08/738,604 priority patent/US5850224A/en
Priority to US08/741,355 priority patent/US6052126A/en
Priority to US08/739,217 priority patent/US5940091A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To provide a Z buffer and a newly provided Z register switching mechanism on the plotting system merging plural images by means of Z information, to make the transmission and plotting on the image buffer after plotting on the Z buffer, to make an effective use of a Z buffer, and to enable the high- speed drawing of an image. CONSTITUTION:Three-dimensional data (or image information) passed from a host are developed and written in image buffers 1-3. A value Z of each part of the image is written in Z buffers 1-3 or the value Z of the entire image is written in a Z register 14. When there is an unused Z buffer, the three- dimensional data (or image information) are developed and used for plotting. A merge circuit 15 synthesizes the image taken out from the image buffers 1-3 based on the value Z of Z buffers 1-3 (or the Z register 14) and the synthesized synthesis picture is designed to be displayed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、Z情報を用いて複数の
イメージをマージする描画方式に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a drawing system for merging a plurality of images using Z information.

【0002】[0002]

【従来の技術】従来、2次元グラフィックス表示を行う
場合、ワークステーションや、ターミナルでは、Zバッ
ファを用いた、隠面消去機能を提供している。Zバッフ
ァは描画したい図形の奥行き方向(Z方向)の情報を比
較することにより、既に描画されている図形との前後関
係を検出し、手前ならば描画し、奥なら非描画としたり
することによって陰になる部分を消している(隠面消
去)。
2. Description of the Related Art Conventionally, in the case of performing two-dimensional graphics display, a workstation or terminal has provided a hidden surface erasing function using a Z buffer. The Z buffer compares the depth direction (Z direction) information of the figure to be drawn to detect the front-back relationship with the already drawn figure. I erased the shaded parts (hidden surface removal).

【0003】また、図3に示すように、複数の描画ユニ
ット21、22、23が別々にイメージバッファ1、
2、3に描画した3次元の図形を、Zバッファ中のZ情
報を利用してZマージ回路24で読み出して合成し、1
つの画面を構成している。
Further, as shown in FIG. 3, a plurality of drawing units 21, 22, 23 are separately provided in the image buffer 1,
Using the Z information in the Z buffer, the Z merge circuit 24 reads the three-dimensional figures drawn in a few steps and synthesizes them.
It consists of two screens.

【0004】図3において、背景を描画する描画ユニッ
ト21、車1を描画する描画ユニット22、車2を描画
する描画ユニット23によってそれぞれ描画された各図
形をZマージ回路24で合成し、合成した合成画面を表
示する。このように、複雑な画面も、複数の描画ユニッ
ト21、22、23で分担して展開・描画することによ
り、1台の描画ユニットで描画する場合よりも、高速に
画面作成できる。以下図3の構成および動作を簡単に説
明する。
In FIG. 3, figures drawn by the drawing unit 21 for drawing the background, the drawing unit 22 for drawing the car 1, and the drawing unit 23 for drawing the car 2 are combined by the Z merge circuit 24 and combined. Display the composite screen. In this way, even a complicated screen can be created at a higher speed than in the case of drawing by one drawing unit by sharing and expanding and drawing by the plurality of drawing units 21, 22, 23. The configuration and operation of FIG. 3 will be briefly described below.

【0005】図3は、従来技術の説明図を示す。図3に
おいて、描画ユニット21は、イメージバッファ1およ
びZバッファ1を持ち、描画したい3次元データを展開
してイメージバッファ1に描画すると共にそのときの各
画素のZ値をそれぞれZバッファ1に書き込むものであ
る。
FIG. 3 shows an explanatory view of the prior art. In FIG. 3, the drawing unit 21 has an image buffer 1 and a Z buffer 1, expands the three-dimensional data to be drawn and draws it in the image buffer 1, and writes the Z value of each pixel at that time into the Z buffer 1. It is a thing.

【0006】描画ユニット22は、イメージバッファ2
およびZバッファ2を持ち、同様に3次元データをそれ
ぞれ展開して描画したり、Z値を書き込んだりするもの
である。
The drawing unit 22 includes an image buffer 2
Similarly, it has a Z buffer 2 and similarly develops and draws three-dimensional data and writes Z values.

【0007】描画ユニット23は、イメージバッファ3
およびZバッファ3を持ち、同様に3次元データをそれ
ぞれ展開して描画したり、Z値を書き込んだりするもの
である。
The drawing unit 23 includes an image buffer 3
Similarly, it has a Z buffer 3 and similarly develops and draws three-dimensional data and writes Z values.

【0008】Zマージ回路24は、イメージバッファ1
とZバッファ1、イメージバッファ2とZバッファ2、
イメージバッファ3とZバッファ3をもとにZマージ、
即ち画素について最も前に存在するものを表示して陰影
処理を行うものである。
The Z-merge circuit 24 is provided in the image buffer 1
And Z buffer 1, image buffer 2 and Z buffer 2,
Z merge based on image buffer 3 and Z buffer 3,
That is, the pixel existing first is displayed to perform the shadow processing.

【0009】合成画面25は、Zマージ回路24によっ
て、合成された後の画面である。次に、動作を説明す
る。 (1) 図示外のホストから渡された3次元データを描
画ユニット21が展開などしてイメージバッファ1に描
画すると共に各画素のZ値をZバッファ1に書き込む。
同様に、描画ユニット22、描画ユニット23もイメー
ジバッファ2、3に描画すると共に各画素のZ値をZバ
ッファ2、3に書き込む。
The composite screen 25 is a screen after being composited by the Z merge circuit 24. Next, the operation will be described. (1) The drawing unit 21 develops the three-dimensional data passed from a host (not shown) and draws it in the image buffer 1 and writes the Z value of each pixel in the Z buffer 1.
Similarly, the drawing units 22 and 23 also draw in the image buffers 2 and 3 and write the Z value of each pixel in the Z buffers 2 and 3.

【0010】(2) Zマージ回路24がZバッファ
1、2、3から画素毎に読み出したZ値のうちの前の
(小さい)値を持つもののイメージバッファ1、2、3
のいずれからのイメージを読み出すことを全画素につい
て繰り返し、合成画像を生成する。
(2) The image buffers 1, 2, 3 having the previous (smaller) Z value read out from the Z buffers 1, 2, 3 by the Z merge circuit 24 for each pixel.
The reading of the image from which is repeated for all pixels to generate a composite image.

【0011】以上によって、ここでは、図示のように、
背景、車1、車2について前のイメージ(Z値の小さい
車2(Z値が“10”))を表示、次にZ値の小さい車
1(Z値が“20”)を表示、次にZ値の小さい背景
(Z値が“200”)を表示する。
Due to the above, here, as shown in the figure,
Background, car 1 and car 2 are displayed with the previous images (car 2 with small Z value (Z value is "10")), then car 1 with small Z value (Z value is "20"), next A background with a small Z value (Z value "200") is displayed on.

【0012】[0012]

【発明が解決しようとする課題】従来は上述した図3の
ように複数の描画ユニット21、22、23が並列に3
次元データをイメージバッファ1、2、3およびZバッ
ファ1、2、3にそれぞれ書き込み、Zマージ回路24
がこれらのうち最も前にある図形(画素)を表示して後
ろの図形を非描画として陰影処理を行うことにより、高
速に描画処理を行うことができた。しかし、図3に示す
ような背景に複数の物体が動き回るような使用例はシミ
ュレーションなどで良く用いられ、複雑は背景を予め完
成させた画像をパターンとして準備し、状況に合わせて
転送して描画して使用することがある。このような場
合、Zバッファの値を全て同一として設定した場合に
は、画素数の多いZバッファに同じ値(ここでは背景の
Z値=200)を書き込むこととなり、大容量のZバッ
ファを有効利用しているとは言えないという問題があっ
た。
Conventionally, a plurality of drawing units 21, 22, 23 are arranged in parallel as shown in FIG.
The dimensional data is written in the image buffers 1, 2, 3 and the Z buffers 1, 2, 3 respectively, and the Z merge circuit 24
However, the drawing process can be performed at high speed by displaying the foremost figure (pixel) among these and performing the shading process while leaving the latter figure as the non-drawing. However, a usage example in which a plurality of objects move around in the background as shown in FIG. 3 is often used in simulations, and complicatedly, an image in which the background is completed in advance is prepared as a pattern, and transferred and drawn according to the situation. May be used. In such a case, if the Z buffer values are all set to be the same, the same value (here, the background Z value = 200) is written to the Z buffer having a large number of pixels, and the large capacity Z buffer is effective. There was a problem that I could not say that I was using it.

【0013】本発明は、これらの問題を解決するため
に、Zバッファと新たに設けたZレジスタの切替え機構
を持ち、Zバッファに描画した後にイメージバッファに
転送描画し、Zバッファの有効利用を図ると共にイメー
ジの高速描画を可能にすることを目的としている。
In order to solve these problems, the present invention has a switching mechanism of a Z buffer and a newly provided Z register, and after drawing in the Z buffer, transfer drawing is performed in the image buffer to effectively use the Z buffer. The aim is to enable high-speed drawing of the image.

【0014】[0014]

【課題を解決するための手段】図1を参照して課題を解
決するための手段を説明する。図1において、イメージ
バッファ1、2、3は、イメージを展開して描画するも
のである。
[Means for Solving the Problems] Means for solving the problems will be described with reference to FIG. In FIG. 1, image buffers 1, 2, and 3 are used to develop and draw an image.

【0015】Zバッファ1、2、3は、イメージの各部
分(例えば各画素)のZ値を書き込むものである。Zレ
ジスタ14は、イメージの全体のZ値を書き込むもので
ある。
The Z buffers 1, 2, and 3 are for writing the Z value of each portion (for example, each pixel) of the image. The Z register 14 writes the Z value of the entire image.

【0016】マージ回路15は、Z値をもとに複数のイ
メージバッファ1、2、3に描画されたイメージを合成
するものである。
The merge circuit 15 synthesizes the images drawn in the plurality of image buffers 1, 2 and 3 based on the Z value.

【0017】[0017]

【作用】本発明は、図1に示すように、ホストから渡さ
れた3次元データ(あるいはイメージ情報)を展開して
イメージバッファ1、2、3に描画すると共に当該イメ
ージの各部分(例えば各画素)のZ値をZバッファ1、
2、3あるいは当該イメージの全体のZ値をZレジスタ
14に書き込み、未使用のZバッファ1があるときに3
次元データ(あるいはイメージ情報)を展開・描画に使
用し、マージ回路15がZバッファ1、2、3(あるい
はZレジスタ14)のZ値をもとにいずれかのイメージ
バッファ1、2、3から取り出したイメージを合成し、
この合成した合成画像を表示するようにしている。
According to the present invention, as shown in FIG. 1, the three-dimensional data (or image information) passed from the host is expanded and drawn in the image buffers 1, 2, and 3 and each part of the image (for example, each Pixel) Z value is Z buffer 1,
2, 3 or the entire Z value of the image is written in the Z register 14, and when there is an unused Z buffer 1, it becomes 3
The dimensional data (or image information) is used for development / drawing, and the merge circuit 15 uses one of the image buffers 1, 2 and 3 based on the Z value of the Z buffers 1, 2 and 3 (or Z register 14). Combine the retrieved images,
This composited composite image is displayed.

【0018】この際、未使用のZバッファ1にイメージ
を展開して描画し、描画後のイメージをイメージバッフ
ァ1に転送して書き込むと共にZレジスタ14にZ値を
設定し、高速描画を行うようにしている。
At this time, the image is expanded and drawn in the unused Z buffer 1, the image after drawing is transferred to the image buffer 1 and written, and the Z value is set in the Z register 14 to perform high speed drawing. I have to.

【0019】従って、Zバッファ1、2、3と新たに設
けたZレジスタ14の切替機構設け、Zバッファ1に描
画した後にイメージバッファ1に転送描画することによ
り、Zバッファというメモリ資源の有効利用を図ると共
にイメージの高速描画を行うことが可能となる。
Therefore, a switching mechanism for the Z buffers 1, 2 and 3 and the newly provided Z register 14 is provided, and after drawing in the Z buffer 1 and transferred to the image buffer 1, the memory resources called the Z buffer are effectively used. It is possible to achieve high speed drawing of an image.

【0020】[0020]

【実施例】次に、図1および図2を用いて本発明の実施
例の構成および動作を順次詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the construction and operation of an embodiment of the present invention will be described in detail with reference to FIGS.

【0021】図1は、本発明の1実施例構成図を示す。
図1において、描画ユニット11は、図示外のホストか
ら渡された3次元データ(あるいはイメージ情報)を展
開してイメージバッファ1に描画すると共にそのときの
各画素のZ値をZバッファ1に書き込んだり、背景画な
どのイメージ情報をZバッファ1に描画したり、この描
画したZバッファ1上の背景画などのイメージ情報をイ
メージバッファ1に高速転送したりなどするものであ
る。
FIG. 1 shows a block diagram of an embodiment of the present invention.
In FIG. 1, the drawing unit 11 develops three-dimensional data (or image information) passed from a host (not shown), draws it in the image buffer 1, and writes the Z value of each pixel at that time into the Z buffer 1. The image information such as the background image is drawn in the Z buffer 1, and the image information such as the drawn background image on the Z buffer 1 is transferred to the image buffer 1 at high speed.

【0022】描画ユニット12は、図示外のホストから
渡された3次元データ(あるいはイメージ情報)を展開
してイメージバッファ2に描画すると共にそのときの各
画素のZ値をZバッファ2に書き込むものである。
The drawing unit 12 develops three-dimensional data (or image information) passed from a host (not shown) and draws it in the image buffer 2 and writes the Z value of each pixel at that time into the Z buffer 2. Is.

【0023】描画ユニット13は、図示外のホストから
渡された3次元データ(あるいはイメージ情報)を展開
してイメージバッファ3に描画すると共にそのときの各
画素のZ値をZバッファ3に書き込むものである。
The drawing unit 13 develops three-dimensional data (or image information) passed from a host (not shown) and draws it in the image buffer 3 and writes the Z value of each pixel in the Z buffer 3 at that time. Is.

【0024】イメージバッファ1、2、3は、イメージ
情報を展開して描画するものである。Zバッファ1、
2、3は、イメージ情報の各画素のZ値を格納するもの
である。イメージ情報の陰影処理を行うときに、これら
Zバッファ1、2、3のうちのZ値の小さい(手前)画
素をイメージバッファ1、2、3から取り出して画像合
成して陰影処理を行うためのものである。
The image buffers 1, 2, and 3 are for expanding and drawing the image information. Z buffer 1,
Reference numerals 2 and 3 store the Z value of each pixel of the image information. When performing the shading processing of the image information, a pixel having a small Z value (front) of the Z buffers 1, 2 and 3 is taken out from the image buffers 1, 2 and 3 and image-synthesized to perform the shading processing. It is a thing.

【0025】Zレジスタ14は、イメージバッファ1に
描画されたイメージの全体のZ値を格納するものであ
る。これは、イメージバッファ1に描画されたイメージ
のZ値が同一のときに当該Zレジスタ14に設定し、メ
モリ資源の効率使用を図ると共に、未使用のZバッファ
1に3次元データを展開・描画し、これをイメージバッ
ファ1に転送し、結果として高速描画を可能とするため
のものである。
The Z register 14 stores the Z value of the entire image drawn in the image buffer 1. This is to set in the Z register 14 when the Z value of the image drawn in the image buffer 1 is the same so as to efficiently use the memory resources, and to develop and draw the three-dimensional data in the unused Z buffer 1. Then, this is transferred to the image buffer 1, and as a result, high-speed drawing is possible.

【0026】Zマージ回路15は、陰影処理を行うもの
であって、Zバッファ1、2、3あるいはZレジスタ1
4から取り出したZ値のうち最も小さい(手前)の画素
のイメージをイメージバッファ1、2、3から読み出し
て画像合成するものである。
The Z-merge circuit 15 is for performing shading processing, and includes the Z-buffers 1, 2, 3 or the Z-register 1.
The image of the smallest (front) pixel of the Z-values fetched from No. 4 is read from the image buffers 1, 2, and 3 and image-synthesized.

【0027】合成画面16は、Zマージ回路15によっ
て合成した後の合成画面である。ここでは、 ・描画ユニット11は、背景をイメージバッファに描画
し、Z値が“200” ・描画ユニット12は、車1をイメージバッファに描画
し、Z値が図示のように“20”、背景が“255” ・描画ユニット13は、車2をイメージバッファに描画
し、Z値が図示のように“10”、背景が“255” とする。そして、Zレジスタ14を描画ユニット11に
設けたとする。
The composite screen 16 is a composite screen after being composited by the Z merge circuit 15. Here, the drawing unit 11 draws the background in the image buffer and the Z value is "200". The drawing unit 12 draws the car 1 in the image buffer and the Z value is "20" as shown in the background. The drawing unit 13 draws the car 2 in the image buffer, and the Z value is "10" and the background is "255" as shown in the figure. Then, it is assumed that the Z register 14 is provided in the drawing unit 11.

【0028】この状態で、動作について、図2を用いて
詳細に説明する。図2において、S1は、ホストがZレ
ジスタ使用通知を描画ユニット11に行う。
The operation in this state will be described in detail with reference to FIG. In FIG. 2, in step S1, the host sends a Z register use notification to the drawing unit 11.

【0029】S2は、描画ユニット11がZ値の書込み
Z値レジスタの出力指定を行い、Zレジスタ14への書
込み可の状態に切り替える(設定する)。S3は、ホス
トが描画指示を描画ユニット11に通知する。
In S2, the drawing unit 11 designates the output of the Z value write Z value register, and switches (sets) the state in which writing to the Z register 14 is enabled. In S3, the host notifies the drawing unit 11 of the drawing instruction.

【0030】S4は、S3の通知によって渡された3次
元データ(あるいはイメージ情報)を解析してイメージ
バッファ1に描画する。ここでは、背景をイメージバッ
ファ1に描画すると共にZレジスタ14に全体として1
つのZ値を例えば図1のZレジスタ14に示すように、
Z値“200”として書き込む。
In step S4, the three-dimensional data (or image information) delivered by the notification in step S3 is analyzed and drawn in the image buffer 1. Here, the background is drawn in the image buffer 1 and the Z register 14 is set to 1 as a whole.
For example, as shown in the Z register 14 of FIG.
Write as Z value "200".

【0031】S5は、ホストが描画指示を描画ユニット
12に通知する。S6は、S5の通知によって渡された
3次元データ(あるいはイメージ情報)を解析してイメ
ージバッファ2に描画すると共に各画素のZ値をZバッ
ファ2に書き込む。ここでは、図1に示すように、車1
のイメージを展開してイメージバッファ2に描画すると
共に、Z値を図示のようにZバッファ2に書き込む。
In step S5, the host notifies the drawing unit 12 of the drawing instruction. In S6, the three-dimensional data (or image information) passed by the notification in S5 is analyzed and drawn in the image buffer 2, and the Z value of each pixel is written in the Z buffer 2. Here, as shown in FIG.
Image is expanded and drawn in the image buffer 2, and the Z value is written in the Z buffer 2 as shown.

【0032】S7は、ホストが描画指示を描画ユニット
13に通知する。S8は、S6の通知によって渡された
3次元データ(あるいはイメージ情報)を解析してイメ
ージバッファ3に描画すると共に各画素のZ値をZバッ
ファ3に書き込む。ここでは、図1に示すように、車2
のイメージを展開してイメージバッファ3に描画すると
共に、Z値を図示のようにZバッファ3に書き込む。
In step S7, the host notifies the drawing unit 13 of the drawing instruction. In S8, the three-dimensional data (or image information) passed by the notification in S6 is analyzed and drawn in the image buffer 3, and the Z value of each pixel is written in the Z buffer 3. Here, as shown in FIG.
Image is developed and drawn in the image buffer 3, and the Z value is written in the Z buffer 3 as shown.

【0033】S9は、ホストが描画指示(背景)を描画
ユニット12に通知する。これは、ホストが未使用のZ
バッファ1に対して、他の背景を描画するように描画ニ
ット11に通知する。
In step S9, the host notifies the drawing unit 12 of a drawing instruction (background). This is an unused Z
The drawing unit 11 is notified to the buffer 1 to draw another background.

【0034】S10は、S9で背景(イメージ)を渡さ
れた描画ニット11が背景をZバッファに解析して描画
する。S11は、Zマージ回路15が ・イメージバッファ1、Zレジスタ14 ・イメージバッファ2、Zバッファ2 ・イメージバッファ3、Zバッファ3 のうちのZレジスタ14、Zバッファ2、Zバッファ3
から各画素毎に取り出したZ値のうち小さい(手前)の
画素を決め、この決めた画素のイメージをイメージバッ
ファ1、2、3のうちの該当するものから読み出し、マ
ージを行い、手前のイメージを表示、奥のイメージを非
表示とするように合成を行う。
In step S10, the drawing unit 11 to which the background (image) is transferred in step S9 analyzes the background in the Z buffer and draws it. In S11, the Z merge circuit 15 is provided with: • image buffer 1, Z register 14 • image buffer 2, Z buffer 2 • image buffer 3, Z buffer 3 among Z register 14, Z buffer 2, Z buffer 3
The smallest (front) pixel of the Z values extracted for each pixel from is determined, the image of the determined pixel is read from the corresponding one of the image buffers 1, 2, 3 and merged to obtain the previous image. Is displayed, and the image at the back is hidden.

【0035】S12は、S11で合成した後のイメージ
を図示外のディスプレイ上に表示する。次に、S13
は、ホストが描画指示(背景の切替え)を描画ユニット
12に通知する。
In step S12, the image synthesized in step S11 is displayed on a display (not shown). Next, S13
The host notifies the drawing unit 12 of the drawing instruction (switching the background).

【0036】S14は、描画ユニット11がS13の背
景の切替え指示に対応して、S15で描画しておいたZ
バッファ1から背景(イメージ)を取り出してイメージ
バッファ1に高速転送する。これにより、Zバッファ1
からイメージバッファ1に背景(イメージ)が高速に描
画されることとなる。
In S14, the Z drawn by the drawing unit 11 in S15 in response to the background switching instruction in S13.
The background (image) is taken out from the buffer 1 and transferred to the image buffer 1 at high speed. This allows the Z buffer 1
Therefore, the background (image) is drawn in the image buffer 1 at high speed.

【0037】S16は、Zマージを行う。これは、Zマ
ージ回路15が ・イメージバッファ1、Zレジスタ14 ・イメージバッファ2、Zバッファ2 ・イメージバッファ3、Zバッファ3 のうちのZレジスタ14、Zバッファ2、Zバッファ3
から各画素毎に取り出したZ値のうち小さい(手前)の
画素を決め、この決めた画素のイメージをイメージバッ
ファ1、2、3のうちの該当するものから読み出し、マ
ージを行い、手前のイメージを表示、奥のイメージを非
表示とするように合成を行う。
In step S16, Z merge is performed. This is because the Z merging circuit 15 has: • image buffer 1 and Z register 14 • image buffer 2 and Z buffer 2 • image buffer 3 and Z buffer 3 among Z register 14, Z buffer 2 and Z buffer 3
The smallest (front) pixel of the Z values extracted for each pixel from is determined, the image of the determined pixel is read from the corresponding one of the image buffers 1, 2, 3 and merged to obtain the previous image. Is displayed, and the image at the back is hidden.

【0038】S17は、S16で合成した後のイメージ
を図示外のディスプレイ上に表示する。以上のように、
ここでは、背景をイメージバッファ1に描画すると共に
そのときの全体のZ値(ここでは“200”)をZレジ
スタ14に書き込み、他のイメージバッファ2とZバッ
ファ2、およびイメージバッファ3とZバッファ3にそ
れぞれ車1、車2を描画し、この状態でZマージした合
成画面16を図示のように表示する。この合成画面16
を表示している間にZバッファ1に次の背景を描画して
おき(S10)、次にこのZバッファ1からイメージバ
ッファ1に高速転送してマージを行い、新たな背景を持
つ合成画面16を迅速に生成して表示する。これらによ
り、Zレジスタ14を設けたことにより、Zバッファ1
を有効利用、ここでは次の背景の解析・描画用に使用
し、高速に背景をマージして表示することが可能とな
る。
In step S17, the image combined in step S16 is displayed on a display (not shown). As mentioned above,
Here, the background is drawn in the image buffer 1, and the entire Z value (here, "200") at that time is written in the Z register 14, and the other image buffers 2 and 2 and the image buffers 3 and Z buffers are written. The cars 1 and 2 are drawn on 3 respectively, and in this state, the Z-merged composite screen 16 is displayed as shown in the figure. This composite screen 16
While the is being displayed, the next background is drawn in the Z buffer 1 (S10), then the Z buffer 1 is transferred at high speed to the image buffer 1 for merging, and the composite screen 16 having a new background is displayed. To quickly generate and display. Because of these, the Z buffer 1 is provided by providing the Z register 14.
Is effectively used, which is used for the next background analysis / drawing, and the backgrounds can be merged and displayed at high speed.

【0039】[0039]

【発明の効果】以上説明したように、本発明によれば、
Zバッファ1、2、3の他に新たにZレジスタ14を設
け、Zバッファ1に描画した後にイメージバッファ1に
転送描画する構成を採用しているため、Zバッファとい
うメモリ資源の有効利用を図ることができると共に、未
使用の当該Zバッファにイメージを予め描画しておき、
これをイメージバッファに転送して高速に描画を行うこ
とができる。
As described above, according to the present invention,
In addition to the Z buffers 1, 2, and 3, a new Z register 14 is provided, and a structure is adopted in which after drawing in the Z buffer 1 and then transferring and drawing in the image buffer 1, the memory resource called the Z buffer is effectively used. It is possible to draw the image in the unused Z buffer in advance,
This can be transferred to the image buffer for high speed drawing.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の1実施例構成図である。FIG. 1 is a configuration diagram of an embodiment of the present invention.

【図2】本発明の動作説明図である。FIG. 2 is an operation explanatory diagram of the present invention.

【図3】従来技術の説明図である。FIG. 3 is an explanatory diagram of a conventional technique.

【符号の説明】[Explanation of symbols]

11、12、13:描画ユニット 14:Zレジスタ 15:Zマージ回路 16:合成画面 11, 12, 13: Drawing unit 14: Z register 15: Z merge circuit 16: Composite screen

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】Z情報を用いて複数のイメージをマージす
る描画方式において、 イメージを描画するイメージバッファと、 イメージの各部分(例えば各画素)のZ値を書き込むZ
バッファと、 必要に応じて設けるイメージの全体のZ値を書き込むZ
レジスタ(14)と、 Z値をもとに複数のイメージバッファに描画されたイメ
ージを合成するマージ回路(15)とを備え、 ホストから渡された3次元データ(あるいはイメージ情
報)を展開して上記イメージバッファに書き込むと共に
当該イメージの各部分(例えば各画素)のZ値を上記Z
バッファあるいは当該イメージの全体のZ値を上記Zレ
ジスタ(14)に書き込み、未使用の上記Zバッファが
あるときに3次元データ(あるいはイメージ情報)を展
開・描画に使用し、 上記マージ回路(15)がZバッファ(あるいはZレジ
スタ(14))のZ値をもとにイメージバッファから取
り出したイメージを合成し、この合成した合成画像を表
示するように構成したことを特徴とする描画方式。
1. In a drawing method for merging a plurality of images using Z information, an image buffer for drawing an image and a Z value for writing a Z value of each part (for example, each pixel) of the image are written.
Z to write the buffer and optionally the overall Z value of the image
It comprises a register (14) and a merge circuit (15) for synthesizing images drawn in a plurality of image buffers based on Z values, and develops three-dimensional data (or image information) passed from the host. The Z value of each portion (for example, each pixel) of the image is written in the image buffer and the Z value is set to the Z value.
The Z value of the buffer or the entire image is written in the Z register (14), and when there is an unused Z buffer, three-dimensional data (or image information) is used for development / drawing, and the merge circuit (15) is used. ) Composes the images taken out from the image buffer based on the Z value of the Z buffer (or Z register (14)), and displays the composited image.
【請求項2】上記未使用のZバッファにイメージを展開
して描画し、これをイメージバッファに転送して書き込
むと共にZレジスタ(14)にZ値を設定し、高速描画
を行うように構成したことを特徴とする請求項1記載の
描画方式。
2. A structure in which an image is expanded and drawn in the unused Z buffer, transferred to the image buffer and written, and a Z value is set in the Z register (14) to perform high speed drawing. The drawing method according to claim 1, wherein:
JP4230756A 1992-05-15 1992-08-31 Plotting system Withdrawn JPH0683977A (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP4230756A JPH0683977A (en) 1992-08-31 1992-08-31 Plotting system
GB9610749A GB2301005B (en) 1992-05-15 1993-05-12 Three dimensional graphics drawing apparatus to be used in texture mapping
GB9309818A GB2267203B (en) 1992-05-15 1993-05-12 Three-dimensional graphics drawing apparatus, and a memory apparatus to be used in texture mapping
US08/061,087 US5586234A (en) 1992-05-15 1993-05-13 Parallel processing three-dimensional drawing apparatus for simultaneously mapping a plurality of texture patterns
US08/460,804 US5572636A (en) 1992-05-15 1995-06-02 Three-dimensional graphics drawing apparatus
US08/738,604 US5850224A (en) 1992-05-15 1996-10-29 Three dimensional parallel drawing apparatus for synthesizing graphics data with image data using a pixel depth buffer and an image depth register
US08/741,355 US6052126A (en) 1992-05-15 1996-10-29 Parallel processing three-dimensional drawing apparatus for simultaneously mapping a plurality of texture patterns
US08/739,217 US5940091A (en) 1992-05-15 1996-10-29 Three-dimensional graphic drawing apparatus wherein the CPU and the three-dimensional drawing mechanism access memory via a memory control unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4230756A JPH0683977A (en) 1992-08-31 1992-08-31 Plotting system

Publications (1)

Publication Number Publication Date
JPH0683977A true JPH0683977A (en) 1994-03-25

Family

ID=16912786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4230756A Withdrawn JPH0683977A (en) 1992-05-15 1992-08-31 Plotting system

Country Status (1)

Country Link
JP (1) JPH0683977A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100387634B1 (en) * 1997-12-25 2003-06-18 가부시키가이샤 허드슨 Image output device
WO2006001506A1 (en) * 2004-06-25 2006-01-05 Ssd Company Limited Image mixing apparatus and pixel mixer
JP2009111935A (en) * 2007-11-01 2009-05-21 Sun Corp Technology of combining two-dimensional image
JP2013099494A (en) * 2011-11-07 2013-05-23 Square Enix Holdings Co Ltd Rendering system, rendering server, control method thereof, program, and recording medium
JP2013099511A (en) * 2011-11-07 2013-05-23 Square Enix Holdings Co Ltd Rendering system, rendering server, control method thereof, program, and recording medium

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100387634B1 (en) * 1997-12-25 2003-06-18 가부시키가이샤 허드슨 Image output device
WO2006001506A1 (en) * 2004-06-25 2006-01-05 Ssd Company Limited Image mixing apparatus and pixel mixer
JP2009111935A (en) * 2007-11-01 2009-05-21 Sun Corp Technology of combining two-dimensional image
JP2013099494A (en) * 2011-11-07 2013-05-23 Square Enix Holdings Co Ltd Rendering system, rendering server, control method thereof, program, and recording medium
JP2013099511A (en) * 2011-11-07 2013-05-23 Square Enix Holdings Co Ltd Rendering system, rendering server, control method thereof, program, and recording medium
US9665334B2 (en) 2011-11-07 2017-05-30 Square Enix Holdings Co., Ltd. Rendering system, rendering server, control method thereof, program, and recording medium
US9717988B2 (en) 2011-11-07 2017-08-01 Square Enix Holdings Co., Ltd. Rendering system, rendering server, control method thereof, program, and recording medium

Similar Documents

Publication Publication Date Title
US7161603B2 (en) Image rendering device and image rendering method
EP0548586A2 (en) An extendable multiple image-buffer for graphics systems
EP0740272A2 (en) Method and apparatus for fast rendering of three-dimensional objects
US7554554B2 (en) Rendering apparatus
SE458401B (en) DATA DISPLAY SYSTEM INCLUDING A CENTRAL PROCESSING UNIT AND A DISPLAY DEVICE WHEN PICTURES ARE UPDATED SIGNIFICANTLY INDEPENDENT OF THE PERIODS THAT IMAGE BUFFER DEVICES REFRESH THE DISPLAY
JPH10275460A (en) Memory device and picture processing device using this
JPH07501164A (en) Video/graphics memory system
Gharachorloo Super buffer: a systolic vlsi graphics engine for real time raster image generation (graphics)
US6172686B1 (en) Graphic processor and method for displaying a plurality of figures in motion with three dimensional overlay
JPH0683977A (en) Plotting system
JPH02123422A (en) Computer output apparatus
KR0165464B1 (en) Apparatus and method of span rendering for graphics
JPH1069548A (en) Computer graphics system
EP0148575A2 (en) Horizontal smooth scrolling system and method for a video display generator
JP2004348169A (en) Sample density in graphic system, and/or dynamic adjustment of some rendering paths
JPS6242280A (en) Graphic display device
JPS6242279A (en) Graphic display device
JPH0916807A (en) Multiscreen display circuit
JP2951666B2 (en) Clipping method, graphic system and workstation
JPH0527151B2 (en)
JPH11203486A (en) Translucent object display method and image display device using the method
JPH06131247A (en) Frame buffer
GB2227148A (en) Apparatus and method for using a test window in a graphics subsystem which incorporates hardware to perform clipping of images
JPH05303651A (en) Method for processing of picture element information and device thereof
JPH08123401A (en) Multiple moving picture display device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991102