JPH0683775A - データ処理システム - Google Patents

データ処理システム

Info

Publication number
JPH0683775A
JPH0683775A JP5011526A JP1152693A JPH0683775A JP H0683775 A JPH0683775 A JP H0683775A JP 5011526 A JP5011526 A JP 5011526A JP 1152693 A JP1152693 A JP 1152693A JP H0683775 A JPH0683775 A JP H0683775A
Authority
JP
Japan
Prior art keywords
command
retry
initiator
program
responder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5011526A
Other languages
English (en)
Other versions
JP2675955B2 (ja
Inventor
David A Elko
デイビッド、アーレン、エルコ
Jeffrey A Frey
ジェフリー、アラン、フレイ
Audrey A Helffrich
オードリー、アン、ヘルフリッチ
Jeffrey M Nick
ジェフリー、マーク、ニック
Michael D Swanson
マイケル、ダスティン、スワンソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0683775A publication Critical patent/JPH0683775A/ja
Application granted granted Critical
Publication of JP2675955B2 publication Critical patent/JP2675955B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • G06F11/1402Saving, restoring, recovering or retrying
    • G06F11/1474Saving, restoring, recovering or retrying in transactions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/82Solving problems relating to consistency
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/825Indexing scheme relating to error detection, to error correction, and to monitoring the problem or solution involving locking

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Retry When Errors Occur (AREA)

Abstract

(57)【要約】 【目的】 相互接続を形成するリンク内に真のあるいは
見かけのエラーがあるときその結合ファシリティ内での
データ構造と制御構造との間に一致性を維持すること。 【構成】 プログラム制御コマンド実行手段、コマンド
状態記憶エリアを含む制御記憶手段、およびデータ記憶
手段を含むコマンドレスポンダ(10)と、このコマン
ドレスポンダにコマンド実行手段により行われるべきア
クションおよびそれにより生じる応答のもどしを要求す
るコマンドを通信するためのコマンドイニシエータであ
ってコマンドレスポンダに第1コマンドを送り上記コマ
ンド状態記憶エリアの一部を識別してそれを予約するコ
マンドイニシエータ(11)と、このコマンドイニシエ
ータからの第2コマンドに応じて予約される部分を、第
2コマンドに関係する状態情報を記憶するために選択的
に特定するためのプログラム順序づけ手段を備えたデー
タ処理システム。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は一つのカップリングファ
シリティによるデータ処理システムの相互接続に関し、
より詳細には、以前に受信していないコマンドの実際の
終了状態のプログラムを通知することによりその相互接
続を形成するリンク内に真のあるいは見かけのエラーが
あるときその結合ファシリティ内でのデータ構造と制御
構造との間に一致性を維持する技術に関する。
【0002】
【従来の技術】データ処理システムにおいて、データ構
造とシステム制御構造は1個の中央処理コンプレックス
(CPC)上で走行する数個のプログラム間で共用さ
れ、あるいは共用ファシリティを用いて数個のCPCの
間で共用されうる。
【0003】コマンドはこの共用ファシリティに一つの
リンクを介してチャンネル装置により送られる。このチ
ャンネルはそのコマンドの実行によるその共用ファシリ
ティからの要求に対する応答を期待する。所定の時間内
に応答がなければ、あるいはそのチャンネルがそのリン
ク上の信号エラーを検出すれば、そのエラー条件がプロ
グラムに知らされる。この時点でそのプログラムは欠陥
となったコマンドとそのコマンド用に保持される自由資
源を回復しなければならない。このコマンドが、エラー
発生後も共用ファシリティでまだ実行中であれば、その
プログラムはこの回復アクションを完了するにあたって
大きな困難性に直面する。
【0004】共用ファシリティは共用制御およびデータ
構造にアクセスするプログラム制御のコマンド実行プロ
セッサを与える。共用記憶手段はシステムまたは大域型
の制御構造用のシステム記憶手段とCPCプログラム発
生のデータおよびリスト構造用の記憶手段を含む。これ
ら構造のすべては1個のCPC内のプログラム間または
複数のCPC間で共用しうる。コマンドは複数のリンク
を介して入る。リンクバッファを設けてコマンドおよび
(または)データを受け、そしてCPCおよび(また
は)プログラムへのこのリンクを介しての転送のための
応答を記憶する。共用ファシリティが複数のCPCを相
互接続する場合には、システムコンプレックス(Sysple
x )が形成されて独立したCPCのすべてから1個のシ
ステムイメージを形成する。
【0005】プログラムが一つの共用データアイテムX
を順次化するためのロックを得たような状況を考えてみ
る。この順次化後にプログラムは、共用記憶手段にXを
書込み、そしてその位置にXについての新しい値を記憶
するためのコマンドを出すことにより共用ファシリティ
内のXの内容を更新しようとする。しかしながら、その
コマンドの実行中にそのプログラムにエラーが生じる。
このコマンドの回復には順次化を放棄して他のプログラ
ムにデータを使用しうるようにする。
【0006】
【発明が解決しようとする課題】異なるCPCで走行す
る第2のプログラムがXについての順次化を得る。この
順次化が得られると、そのプログラムはデータアイテム
Xの一致と不変性をもつものと考える。このプログラム
はXを読取り、Xを更新しあるいはXを削除したい場合
がある。夫々の場合、前に欠陥となったコマンドの連続
的実行により問題が生じる。例えば、続けて2回のXの
読取において、記憶がそれら読取動作間に生じるとすれ
ば異なる値となりうる。プログラムはこれをエラーとみ
ることになる。すなわちそれがそのデータについての順
次化を所有するからである。他の問題は、プログラムが
Xを読取り、主記憶手段内のXを更新してXを共用ファ
シリティに書きもどすことによりXの更新を試みた場合
に生じる。前のコマンドによる次の記憶によりこの更新
が失われる。最後に第2のプログラムがXの削除を選ぶ
とすれば、欠陥とされたコマンドの再実行は削除後にX
の古いバージョンを回復する。いずれの場合にも第2プ
ログラムによる修正アクションはエラーとみなされる。
【0007】それ故、データまたは制御構造の一致性を
維持する機能とシステムを共用ファシリティ内に設ける
ことが非常に重要になる。共用ファシリティ内でアクシ
ョンを開始するプログラムは一つのコマンドが受信され
たか、受信されて実行されたか、あるいは受信されたが
アボートされたかを決定することが出来なくてはならな
い。このプログラムは究極的にそのアクションの結果を
受けなくてはならず、あるいはそのアクションが再要求
されるべきことを決定しなければならない。
【0008】本発明の目的はプログラムと共用ファシリ
ティ間のリンクに真のエラーまたは見かけのエラーが生
じたとき複数のプログラムにより共用されるそのファシ
リティ内の制御構造およびデータ構造の間に一致性を保
存することである。
【0009】本発明の他の目的は複数のリンク上で複数
のコマンドイニシエータから実行されるべきコマンドを
受け、一つのコマンドイニシエータでの選択により、通
常の応答がコマンドレスポンダにより通信されない場合
にコマンドイニシエータによる次の回復用のコマンドに
関係する状態および(または)データを保存するコマン
ドレスポンダを提供することである。
【0010】
【課題を解決するための手段】これら目的および他の特
徴および利点は複数の中央処理コンプレックス(CP
C)を相互接続すると共にそれらにより共用される構造
づけられた電子的記憶手段(SES)からなる本発明の
好適な実施例に含まれる。独立したデータ処理システム
の一つのシステムコンプレックス(Sysplex )への結合
はユーザに1つのシステムのイメージを与える。
【0011】
【作用】SESは1個以上のCPCで動作するプログラ
ムの形の複数のコマンドイニシエータに対するコマンド
レスポンダとして機能する。夫々のCPCは1以上のメ
ッセージ伝送リンクを介してSESにコマンドを送る。
一つのCPCチャンネルは実行のためコマンドへの送信
後、所定の時間内にSESから応答を受けることを期待
する。もし応答が所定の時間内にないなら、あるいはそ
のチャンネルが他のエラーを検出したならば、その事実
を要求を出したプログラムに知らせなくてはならない。
そのコマンドを送ったリンクにも実際上の問題があるこ
ともありうるが、応答の遅れはSESが混みすぎている
ため、およびそのコマンドの実行がまだ処理中であるた
めである。CPCチャンネルはコマンドの実行が終了
し、あるいはコマンドが入る前の状態にすべてのSES
データをもどすことにより否定されてしまうまでエラー
のプログラムへの通知を遅れさせる。
【0012】SESはコマンドを実行するための、電子
的記憶手段に記憶される大型のプログラムSESプロセ
ッサと、CPCとの通信用のリンクハードウェアからな
る。この記憶手段は大域またはシステム制御およびデー
タ構造およびコマンドイニシエータ発生のデータ構造を
有する。SES内の構造のすべてはすべてのイニシエー
タにより共用され、操作され、そして可能であればSE
S内のコマンドの同時実行を可能にする。共用構造の一
致性および正確度はその構造を他の者がアクセスしてい
るときプログラムによりそれへのアクセスを防止するロ
ックの使用により維持出来る。前述したようにロック
は、リンク上にエラーとして生じるものからの回復を試
みるとき二つのイニシエータ間のデータの不一致を防止
する。これは、エラーと考えられるコマンドが遅延され
るからである。遅延したコマンドの以降の実行はコマン
ドの完了に基づくプログラミングにより制御される順序
を妨害する。
【0013】SES内のデータまたは制御構造の一致は
SES内のコマンド静止機能を与えることにより、リン
クエラーとして生じる状態において維持される(米国特
許出願第860330号明細書参照)。CPCチャンネ
ルがリンクエラーを検知するとそのリンク上のコマンド
を静止させるための要求としてリンクのハードウェアに
より解釈される信号をSESに送る。これにより、SE
Sはそのリンクに関連するインジケータをセットする。
次のコマンドが他のリンクに入ると、そのコマンドをサ
ービスするSESプロセッサはすべてのインジケータを
走査していずれかがセットされていればコマンド実行の
スタートを防止する。
【0014】コマンド静止要求が入った後に、そのコマ
ンドは正しい実行を完了しあるいは静止の前になされた
変更はコマンド受信前の状態に構造をもどすために行わ
れない。これが行われると、インジケータがリセットさ
れる。CPCプログラムのオプションとして、SES内
の再試行エリアはSES内でコマンドが実行するときデ
ータおよび状態を累積するために別にとっておくことが
出来る。この静止動作後にプログラムは保存されたデー
タまたは状態をアクセスすることができ、そして回復に
他のアクションが必要であればそれを決定する。プログ
ラムはこのコマンドの完全な実行の結果と状態を受けあ
るいはこのコマンドが再び送られるべきことを決定す
る。
【0015】本発明の詳細な説明は再試行能力の有効な
処理を行ういくつかの望ましい特徴を示している。再試
行バッファを除き、随意に特定のプログラムが一連のコ
マンドを出す。すべてのプログラムについて再試行バッ
ファについての記憶スペースは不要である。再試行情報
の細分性は各コマンドである。バッファは一連のコマン
ドの内のすべてのコマンドの追跡が不要であるため比較
的小さくてもよい。すべてのコマンドは、一つのコマン
ドに関連するデータが再試行バッファへのアクセスによ
り使用可能であるため再試行する必要はない。コマンド
応答がそのリンクの障害により受信されなければイニシ
エータが他の機能リンクを介して再試行バッファ内のデ
ータをとり出す。
【0016】
【実施例】図1のブロック図は本発明を実施しうる一般
化された環境を示すものである。これは1以上のリンク
12を介して1以上のコマンドイニシエータ11から入
るコマンドに応答するコマンドレスポンダ10を含む。
リンク12の実際の構成はいろいろである。リンク12
は大きな並列バスまたは直列に伝送を行う光ファイバ対
またはそのようなリンクの束でよい。いずれにしても、
コマンドレスポンダ10はコマンドイニシエータ11
の、データを伴ってもよい要求で実行されるコマンドを
受け、そしてデータを伴ってもよい応答をもどす。直列
に複数のコマンドを送る1個のコマンドイニシエータ1
1を用いても、図示のように複数のイニシエータ11を
用いてもよい。いずれの場合でもコマンドイニシエータ
11から見てリンク12に実際のまたは見掛けの問題が
ある場合にレスポンダ10でのコマンド実行の正しい順
序を保存することが重要である。
【0017】図2のブロックは本発明の実施に好適な環
境の詳細を示すものである。これは少なくとも2個の独
立したデータ処理システムの、ユーザに一つのシステム
イメージを示すシステムコンプレックス(シスプレック
ス=Sysplex )への結合を示している。独立したデータ
処理システム15は中央処理コンプレックスCPC1お
よびCPC2で示してある。CPC1およびCPC2は
夫々IBM ES/9000 データ処理システムでよい。
【0018】ES/9000 データ処理システム15は1個以
上の中央処理ユニット(CPU)16と、主メモリ17
と、チャンネルシステム18とからなる。主メモリ17
は例えばIBM MVS/SP制御プログラムのようなオペレーテ
ィングシステム20の制御により動作する複数の記憶さ
れたアプリケーションあるいはユーティリティプログラ
ム19(P1〜P9)により処理されたデータを記憶す
る。障害トレランスおよび(または)拡張されたパフォ
ーマンスが必要なシスプレックス環境ではP1およびP
2のようなプログラム19の内のいくつかがシステム1
5内でコピーされる。
【0019】チャンネルシステム18は夫々のシステム
15を種々の周辺ユニットに接続する複数のチャンネル
サブシステム(CSS)を含む。これら周辺ユニットの
或るものは例えば磁気テープ、プリンタ、直接アクセス
記憶装置(DASD)または例えばユーザ端末の接続を
行う通信制御ユニットのような種々のI/Oユニット2
1である。I/O装置22は二つのシステムにより共用
される。チャンネルシステム18は図2では構造化電子
記憶手段(SES)23に接続されている。このSES
23については後に詳述する。
【0020】システム15を種々の周辺ユニットに接続
する図2のパス24は好適にはユニット間に直列・双方
向の情報転送を行う光ファイバ対である。米国特許第5
003558号および同第5025458号の各明細書
はシステム15と例えばSES23の間の直列データ伝
送の同期化とデコードのためのCSSの種々の態様を示
している。複数バイトのメッセージフレームの伝送は図
1について述べたコマンドと応答の通信用の手段であ
る。
【0021】図2と図1を比較すると、コマンドレスポ
ンダ10はSES23または共用I/O装置22であ
る。図1のリンク12は図2のパス24である。図2に
おいて図1のコマンドイニシエータ11はシステム1
5、プログラム19またはチャンネルシステム18のC
SSである。
【0022】図3は図2のSES23のブロック図であ
る。これはSESを、シスプレックスをつくるいくつか
の独立したシステムにより共用される知能大容量記憶手
段にする機能的ハードウェアおよび記憶プログラムを示
すものである。
【0023】SES23の知能は図3でCPC1および
CPC2(図2のデータ処理システム15)で示される
コマンドイニシエータからSESに入るコマンドを実行
するプログラムおよびデータ記憶手段31を有する1以
上のSESプロセッサ30により与えられる。光ファイ
バ対24を介して直列に伝送されるコマンドおよび応答
メッセージはシステム15のチャンネルサブシステム
(CSS)を対応するリンクアダプタ(LA)32に相
互接続する。リンクハードウェアおよびバッファ23は
光ファイバリンク24に入る直列ビットを同期化しデコ
ードするためのCSS内のそれと両立しうるハードウェ
アを含む。1以上のリンクバッファが夫々のリンク24
に与えられる。各バッファはコマンドを受けて記憶する
部分、CPCへの応答を記憶する部分およびコマンドま
たは応答に含まれるデータを記憶する部分を含む。
【0024】シスプレックス環境では複数のシステム1
5間でのワークロードを分散しそれらの間でデータを共
用しうるような有効性を達成するために、いくつかのデ
ータおよび制御構造がSES23内に中央化される。こ
れらの構造はSES23内の大型記憶装置34内に記憶
されるデータおよび制御オブジェクトで表わされる。記
憶装置34は電子的なものであり電力系の障害の場合の
バックアップ用補助電池電源を準備することにより不揮
発性となっている。
【0025】図3に示すように、大容量記憶装置34内
のオブジェクトは大域オブジェクト35、キャッシュオ
ブジェクト36およびリストオブジェクト37を含むこ
とが出来る。これらオブジェクトは、SES23に入り
記憶装置31内でプログラムシーケンス38,39,4
0に夫々応じてSESプロセッサ30により実行される
コマンドにより処理される。大域オブジェクト35は全
体のシスプレックス制御を行う。キャッシュオブジェク
ト36は関連する登録簿と共にDASDとシステム15
の個々のCPUに関連するキャッシュとの間で中間レベ
ルのキャッシュを与える。データの一致性は共用されて
種々のレベルでキャッシュされるデータについて維持さ
れる。種々のオブジェクトが記憶装置34内でつくら
れ、変更され、または削除されるとき、大型記憶装置管
理プログラムシーケンス41がSESに入るコマンドに
応じてそれらオブジェクトに対するスペースとアドレス
可能性をつくったり削除したりする。ロック管理プログ
ラム42は現在のアクセスが完了するまで他のコマンド
イニシエータによるアクセスに対し種々のオブジェクト
のロックを要求するコマンドに応答する。
【0026】全シスプレックス制御はシステムワーク待
ち行列43、タイマ44およびシステム間メッセージハ
ンドラ45に関連する記憶装置31内のプログラムシー
ケンスにより実行される。コマンドがリンクハードウェ
アおよびバッファ33から入り、リンク管理プログラム
46およびリンクメッセージ管理プログラム47のシー
ケンスにより解析されると、ワーク管理プログラム48
とワーク経路指定プログラム49がSESプロセッサ3
0による適正なプログラムシーケンスの実行を開始させ
る。記憶装置34とリンクバッファ33のデータ部分と
の間のデータ転送はDMA制御プログラム50により行
われる。
【0027】複数のCPUおよびプログラムアクセスS
ESを含む複数のシステム15により支援されるシスプ
レックスでは、SES内のオブジェクトの内容を変更す
るプログラム要求が正しい順序で参照されねばならな
い。一つのコマンドは大型記憶装置34内の複数のオブ
ジェクトをアクセス出来、そしてそれらアクセスがすべ
てのコマンドイニシエータにより原始的に生じなければ
ならない。他のコマンドについての記憶アクセスはそれ
らオブジェクトのいずれかが前のコマンドにより取出さ
れ、あるいは記憶されている期間中、そのオブジェクト
に対し許可されない。それらオブジェクトが記憶されつ
つある期間には記憶型オブジェクトに対し取出しアクセ
スは許可されない。一つのコマンドによりアクセスされ
るオブジェクトはコマンドイニシエータから見て前のす
べてのコマンドのそれらの後であってすべての次のコマ
ンドのそれらの前に生じなくてはならない。
【0028】複数のユーザ間でデータが共用されるとき
には夫々のユーザのアクセスおよび更新が他のユーザに
対し直列に行われなくてはならない。これを制御するた
めに複数のユーザ間でのデータの共用を与えるシステム
(これは単一または複数のシステムである)はロック機
構を用いる。一人のユーザがデータアクセスの前にシス
テムからロックを許可されねばならない。このロックは
一時にユーザにシステムにより許可されて直列性を保証
する。単一システムの場合にはこれらロックはシステム
の主記憶装置に維持されて非常に高度のパフォーマンス
を与える。複数のシステム間でも同じレベルのパフォー
マンスが、データ共用を行うべきときには必要となる。
【0029】非常に応答性が高く、オーバヘッドの低い
機構がSES内に支持されて結合したシステムにおける
ロック要求を支援する。非常に高レベルのパフォーマン
スがSES23をシステム15に相互接続するリンク2
4上の特殊な低オーバヘッドプロトコルで達成される。
コマンドの直列実行について前述した、コマンドの原始
性と記憶手段の同時性を与えるルールはリンク24に実
際または見掛けの問題があっても、他のコマンドイニシ
エータについてのエラー回復についての協調を必要とせ
ずに本発明により維持される。可能性のある問題を検出
するイニシエータは他の関連するシステムによるSES
内のデータおよび機能へのアクセスを失うことなく回復
手順を実行しうる。
【0030】図2において、プログラム19がSES2
3の使用を要求するとき、それがチャンネルサブシステ
ム(CSS)18内のチャンネルとSES23に送られ
るべきメモリ17内のコマンドを識別する送信メッセー
ジ命令を実行する。
【0031】図3において、リンク24に入るコマンド
メッセージはリンクアダプタ32に入り、リンクハード
ウェアとバッファ33により並列とされ記憶される。S
ESプロセッサ30に送られる割込みはリンク管理プロ
グラム46とリンク管理プログラム47のプログラムシ
ーケンスを活性化して適正なプログラムモジュールによ
るそのコマンドの実行を開始させる。応答が組立てら
れ、リンクハードウェアおよびバッファ33に送られ、
リンクアダプタ32によりリンク24を介してコマンド
イニシエータに送られる。
【0032】以上、複数のコマンドイニシエータにより
共用されるデータについての一致性と正確な値を保証す
るためにSESによるコマンドの直列実行を保存する必
要性を述べた。コマンドの実行により種々のエラーが生
じた場合には、正確な状態に置かれたデータでコマンド
を完了させる必要がある。コマンドは成功裡にあるいは
バックアウトとして知られる技術により完了しうる。す
なわち、コマンドの実行がスタートしなかったがごとく
に前の状態にエラーがもどされる前にデータに対し行わ
れた変更である。一つのコマンドを開始させるプログラ
ムに通常もどされる応答はコマンドの完了状態を、それ
が正しく完了したかエラーを伴うかには関係なく反映す
る。
【0033】チャンネルサブシステム(CSS)がプロ
グラムを開始するコマンドの送信メッセージ命令に応答
した後に、CSSはSES23へのリンク24がそのメ
ッセージが送られた後エラーとなったかを決定しあるい
はCSSが送信メッセージ命令の実行プロセス中にエラ
ーを検出する。CSSまたはリンク24上のリンクアダ
プタ32がデータを送っていないときにはそれらは同期
を維持するためのアイドル文字を交換する。これらアイ
ドルがCSSに入らない場合には、状態インジケータに
その事実を示して次に限定されるサブチャンネル内に状
態係属状態を記憶する。見掛けのエラーはCSSがコマ
ンド送信から所定の時間後にSESからの応答を受ける
についての障害により示される。応答が入らない理由は
SESが使用中であったため、そして、コマンドは実行
されているが応答がまだ組立てられてもどされてはいな
いためでありうる。これも状態係属状態を与える。プロ
グラムを開始するコマンドはこの状態係属状態をテスト
し、セットされればエラー状態を得るためにテストサブ
チャンネル命令を実行する。このとき回復手順は再試行
バッファを用いる本発明の機能により、プログラム開始
コマンドにより開始される。これについて詳述する。
【0034】プログラムにより監視しうるサブチャンネ
ルにエラーが入れられると、SESでのコマンドの正し
い直列化を保持し、他のいかなるプログラム開始コマン
ドとの協調をも必要としないプログラム開始コマンドに
より正しい回復アクションを与えるために満足されねば
ならない二つの要件がある。第一に、プログラムは実行
が静止とされているコマンドを、正しく完了したかある
いは全く完了しないかについて知らねばならない。第二
に他のプログラム開始コマンドから次に入るコマンド
は、エラーが入り静止とされたコマンドが完了したかあ
るいは全く実行されないかがわかるまでSESでの実行
をスタートしてはならない。
【0035】コマンド静止機能はこれら二つの要件を達
成するためにSES23に与えられる。図3において、
大型記憶装置34内の大域オブジェクト35の内の一つ
はインジケータベクトル51である。インジケータベク
トル51はSES23を有するリンクアダプタ32の夫
々について一つの2進ビットをもつ。図示の例ではイン
ジケータベクトル51に8個のビットがある。コマンド
静止機能は前記米国特許出願第860330号の明細書
に示されている。
【0036】図3においては記憶装置34内の他の大域
オブジェクト35がある。これは状態記憶装置63であ
る。プログラム開始コマンドはコマンドについてのSE
S23での実行中の状態および(または)データを集め
て記憶するために記憶装置34内のエリアを選択的に除
外する。任意の時点で上述のコマンド静止機能からの回
復の部分としてあるいは何らかの理由により、プログラ
ムは一つのコマンドの終了状態を決定するために状態記
憶エリア63にアクセスすることが出来る。本発明によ
るこのエリアの構造と使用を次に述べる。
【0037】図4は図3の状態記憶装置63の詳細を示
すものである。状態記憶装置63は複数のCPC15で
形成されるシスプレックス用の制御構造を与える大域記
憶装置35の部分である。状態記憶装置63は再試行バ
ッファ64となる複数の固定サイズの部分に分割され
る。SESの構造とプログラミングはこのシステム内の
再試行バッファ64の最大数Nを決定する。再試行バッ
ファ64に加えて、大域記憶装置内の4個の他の入力が
本発明の実施において使用される。それらは再試行バッ
ファ位置ポインタ65、再試行ベクトル位置ポインタ6
6、再試行インデクスリミット67および再試行ベクト
ル68である。これらの値の使用を次に述べる。
【0038】再試行バッファ位置ポインタ65はN個の
再試行バッファ64を含む一連の位置のはじめのアドレ
スを指定する。これは夫々のSESで固定であり、イニ
シエータには使用出来ない。再試行インデクスリミット
67は固定であってイニシエータに割当てうる再試行バ
ッファ64の最大数Nを示す。一つの再試行バッファが
コマンドの実行中に使用の要求を受けるときイニシエー
タにより使用されるのが再試行インデクスである。
【0039】本発明の一つの特徴は再試行バッファ64
が、すべての考えられるイニシエータについて比較的大
きな数を要求する特定のプログラムまたはコマンドイニ
シエータに永久的に割当てられる必要がないことであ
る。本発明では再試行バッファ64は特定のプログラム
およびコマンド列について必要に応じてイニシエータに
動的に割当てられる。再試行ベクトル68はこの目的で
用いられる。
【0040】プログラムまたはイニシエータが一つの再
試行バッファ64の使用を要求するとき、二つのコマン
ドがSESに送られる。第一は読取再試行ベクトルであ
る。このコマンドは実行されるときにイニシエータに再
試行ベクトル68と再試行インデクスリミット67をも
どす。再試行ベクトル68はSES内につくられるN個
の再試行バッファ64の夫々について2進ビット69を
有する。対応する再試行バッファ64が割当てられる
と、その2進ビット69は2進数“1”の状態となる。
使用可能であれば“0”でもよい。イニシエータは再試
行ベクトル68を検査し、“0”となったビット位置を
選択し、そして選択されたビット位置に等しい値を有す
る再試行インデクスと呼ばれるフィールド70を含む他
のコマンド、セット再試行バッファ、従って特定の再試
行バッファ64を出す。このコマンドの実行は大域記憶
装置35内の再試行ベクトル68の対応ビット位置69
を“1”にセットする。
【0041】数個のCPC、プログラムまたはイニシエ
ータが再試行バッファ64の割当を要求することがあ
る。一つのイニシエータが再試行ベクトル68内の一つ
のビットのセットを要求し、そしてSESがそれが他の
イニシエータにすでに割当てられていることを見出した
ときには、セット再試行バッファコマンドが実行されて
いないことを示す応答が第二のイニシエータにもどされ
る。この第二のイニシエータは再び読取再試行ベクトル
コマンドを出して再試行ベクトル68の現在の内容にも
とづく他の再試行バッファ64の予約を試みる。一つの
イニシエータが再試行バッファの使用要求をやめるとき
には、それはその再試行インデクスにより再試行バッフ
ァを識別するコマンドを出して再試行ベクトル68内の
対応するビット69を“0”にリセットする。
【0042】再試行バッファ64が一つのイニシエータ
に割当てられていれば、その位置が再試行インデクスフ
ィールド70により反映される。そのイニシエータが予
約された再試行バッファに記録されるべき状態を要求す
るときにはコマンドはその番号を有するフィールドを含
む。この再試行インデクス番号フィールドが“0”であ
れば、SESは状態情報を記憶するために必要なプログ
ラムシーケンスを実行する必要がなく、かくして、イニ
シエータにより出されるコマンドにより要求されないと
きに状態記憶を行わないことによりSESのパフォーマ
ンスを向上させる。
【0043】図4は、再試行バッファが一つのコマンド
内の再試行インデクス番号70により指定されるときS
ESにより記憶される情報を示す。前の応答コード71
と前の状態条件72は通常コマンド要求によりもどされ
る。これらはコマンド受信によるSES内のデータと構
造の基本状態を反映する。これらはイニシエータおよび
プログラムに、実行が正しく完了したかあるいは完了し
ていなかったことを通知する。そのコマンドが完了しな
かった場合には、ハードウェアまたはプログラムのエラ
ーのようなものを生じさせ、あるいは影響されるべきで
ないデータがそのコマンドにより行われるべきアクショ
ンと一致した状態になかったというその結果の基本的な
理由がそれらフィールドに記憶される。
【0044】再試行バッファ64を指定するイニシエー
タによりコマンドが出されると、そのコマンド内の一つ
のフィールドはシーケンスをもって出される他のコマン
ドに関係するコマンドについて固有の値であるバージョ
ン番号を含む。この値は再試行バージョン番号フィール
ド73に記憶される。プログラムにエラー状態が知らさ
れると、読取再試行バッファコマンドが出される。再試
行インデクスで識別される再試行バッファの内容はもど
される。プログラムは回復の一部としてもどされた再試
行バージョン番号73を問題のコマンドのバージョン番
号と比較する。それらが等しければ再試行情報の残部は
問題のコマンドについて有効である。もし等しくなけれ
ばその情報は他のコマンドに関係したものであり、問題
のコマンドは再発行されることになる。
【0045】記憶された残りの再試行情報はコマンド回
復情報74、構造ID75、データ位置76を特定する
他のコマンドを含む。データにより動作する、SESに
出されたコマンドは通常名前またはIDによりそのデー
タを識別する。SESはその情報を用いてそれらの名前
を図3でキャッシュオブジェクト36またはリストオブ
ジェクト37として示される構造記憶装置内の物理的位
置に変換する。再試行インデクスがコマンドで特定され
てそのコマンドがイニシエータにデータをもどすことで
あるときには、読取再試行バッファコマンドの実行によ
り構造ID75とデータ位置76は識別された構造78
からそのイニシエータへデータ77をもどすために用い
られる。
【0046】図5は図2のCPC15とチャンネルシス
テム18の構造と機能の間の、SES23内の再試行バ
ッファ64の指定に関する関係を示す。CPC1は2個
のパス80と81によりSES23に接続される。チャ
ンネルシステム18はCHPID1とCHPID2(チ
ャンネルパスID)で示されるパス80と81に接続さ
れた構造およびロジック82を有する。パス80と81
の他端には図3のリンクアダプタ(LA)32が接続さ
れる。これらをLA1,LA2で示す。図3は更にリン
クハードウェアおよびバッファ33を示しており、これ
らはリンクバッファ83,84,85で示される。各リ
ンクバッファは一つのコマンド、関連したデータおよび
データを含むコマンドへの応答を記憶することが出来
る。
【0047】CPC1のようなCPC15は多数のサブ
チャンネル86を有する。一つのサブチャンネルはCP
C15の主メモリ内の一つの制御ブロックであり、通常
は特定のI/O装置に関連する。いくつかのサブチャン
ネルがI/O命令に応答するように構成され、他はメッ
セージ命令に応答する。メッセージサブチャンネルはS
ES23にコマンドを送るために用いられるものであ
る。CPC15の初期化中にメッセージサブチャンネル
86が識別される。多数の制御テーブルがつくられる。
プロセス中、各メッセージサブチャンネル86は関連す
るCHPIDについて解析される。関連するパスが呼出
されてSESがそのIDをもどし、夫々のパスについて
そのパス上のリンクバッファの数を示す。図5に示すよ
うにCPC1は3個のリンクバッファ83,84,85
を有するCHPID1,2を介して通信を行うための3
本のサブチャンネル86をつくる。この3なる数はCP
C1についてSES23により同時に扱うことの出来る
コマンドの最大数である。
【0048】各サブチャンネル86は使用可能なCHP
IDを識別するためのフィールド87を含む。また各C
HPIDにつき2進ビットからなる論理パスマスク88
がそれに含まれる。CPCとSESの動作中、パス80
または81が動作不能となることがあり、その場合には
関連するビットが“0”にセットされてサブチャンネル
によるそのパスの使用を防止する。図5に示すように、
CPC1は3個のリンクバッファを用いており、それ故
使用を予約される3個までの再試行バッファ64を有す
ることが出来る。CPC1はSESへの2本のパス8
0,81を有するから、その1本が障害を生じたとき、
他のパスを用いて予約された再試行バッファ64へのア
クセスが可能である。
【0049】図5においてCPC2は夫々1個のリンク
バッファを有するLA3とLA4を通り2本のパス8
9,90を介してSES23に接続される。CPC2は
それ故2個の再試行バッファ64を予約出来る。CPC
2による予約はCPC1のそれに伴って生じ、夫々が使
用可能なものから一つの再試行バッファを動的に予約す
る。
【0050】
【発明の効果】本発明によれば、プログラムと共用ファ
シリティ間のリンクに真のエラーまたは見かけのエラー
が生じたとき複数のプログラムにより共用されるそのフ
ァシリティ内の制御構造およびデータ構造の間に一致性
を保存することができる。
【図面の簡単な説明】
【図1】本発明を実施するための一般的な環境を示すブ
ロック図である。
【図2】システム型データと制御構造の共用を行うため
に本発明を組込んだデータ処理システムコンプレックス
のブロック図である。
【図3】本発明の実施に必要なプロセッサとプログラム
を示す構造化電子記憶装置(SES)のブロック図であ
る。
【図4】本発明によるSES内の再試行バッファの論理
構造を示すブロック図である。
【図5】再試行バッファについて本発明を実施する際の
CPCとSESの間の関係を示すブロック図である。
【符号の説明】
10 コマンドレスポンダ 11 コマンドイニシエータ 12 リンク 15 データ処理システム 16 CPU 17 主メモリ 18 チャンネルシステム 19 アプリケーションプログラム 20 オペレーティングシステム 21,22 I/O装置 23 SES 24 パス 30 SESプロセッサ 31 データおよびプログラム記憶装置 32 リンクアダプタ 33 リンクハードウェアおよびバッファ 34 大容量記憶装置 35 大域オブジェクト 36 キャッシュオブジェクト 37 リストオブジェクト
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェフリー、アラン、フレイ アメリカ合衆国ニューヨーク州、フィッシ ュキル、グリーンヒル、ドライブ、24エー (72)発明者 オードリー、アン、ヘルフリッチ アメリカ合衆国ニューヨーク州、ポーキプ シー、モネル、アベニュ、6 (72)発明者 ジェフリー、マーク、ニック アメリカ合衆国ニューヨーク州、フィッシ ュキル、プリマス、ロード、43 (72)発明者 マイケル、ダスティン、スワンソン アメリカ合衆国ニューヨーク州、ポーキプ シー、カレッジ、アベニュ、95

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】プログラム制御コマンド実行手段と、コマ
    ンド状態記憶エリアを含む制御記憶手段と、データ記憶
    手段とを含むコマンドレスポンダ、 このコマンドレスポンダに接続され、このコマンドレス
    ポンダに上記コマンド実行手段により行われるべきアク
    ションおよびそのアクションにより生じる応答のもどし
    を要求するコマンドを通信するためのコマンドイニシエ
    ータであって、上記コマンドレスポンダに第1コマンド
    を送り上記コマンド状態記憶エリアの一部を識別してそ
    れを予約するコマンドイニシエータ、および上記コマン
    ド実行手段に接続され、上記コマンドイニシエータから
    の第2コマンドに応じて上記予約される部分を、上記第
    2コマンドに関係する状態情報を記憶するために選択的
    に特定するための第1プログラム順序づけ手段を備えた
    データ処理システム。
  2. 【請求項2】前記コマンド実行手段に接続され、前記コ
    マンドイニシエータからの第3コマンドに応答して前記
    予約された部分を特定し前記状態情報を上記コマンドイ
    ニシエータに通信するための第2プログラム順序づけ手
    段を更に備えた請求項1のデータ処理システム。
  3. 【請求項3】前記コマンド実行手段に接続され、前記コ
    マンドイニシエータからの第4コマンドに応じて前記予
    約された部分を特定して他のコマンドイニシエータによ
    る使用のために上記部分を解放する第3プログラム順序
    づけ手段を更に備えた請求項2のデータ処理システム。
  4. 【請求項4】前記コマンドイニシエータを前記コマンド
    レスポンダに接続する複数の通信路を更に備え、前記第
    1、第2、第3または第4コマンドが上記通信路の内の
    任意の動作する1個を介して上記コマンドレスポンダに
    通信を行う請求項3のデータ処理システム。
  5. 【請求項5】前記制御記憶手段は、 前記コマンド状態記憶エリアの夫々再試行バッファを含
    む前記複数の部分の夫々に対応した1個の2進ビットか
    らなる再試行ベクトルであって、上記関連した再試行バ
    ッファが予約されたか予約されないかを示す一つのビッ
    トの第1または第2の2進状態で示す再試行ベクトルを
    含み、 前記コマンドイニシエータにより送られる前記第1コマ
    ンドは、 上記コマンドイニシエータへの上記再試行ベクトルの通
    信を要求する第1コマンド、および上記第2の2進状態
    にある一つの2進ビットの上記再試行ベクトルにおける
    2進ビット位置に対応する再試行インデクス番号を送る
    第2コマンドを含んでおり、 前記コマンドレスポンダは上記再試行インデクス番号に
    対応する上記制御記憶手段内の上記再試行ベクトル内の
    2進ビットを第1の2進状態にセットし、それにより使
    用すべき対応する再試行バッファを予約するための手段
    を含んでいる請求項4のデータ処理システム。
  6. 【請求項6】前記コマンドイニシエータからの前記第2
    コマンドは再試行インデクス番号フィールドと再試行バ
    ージョン番号を含み、前記コマンド実行手段は上記再試
    行インデクス番号フィールド内の非ゼロ再試行インデク
    ス番号に応じて上記再試行バージョン番号とコマンドに
    関係する状態情報を、上記再試行インデクス番号で特定
    された前記再試行バッファに記憶するものであり、上記
    再試行バージョン番号は同一の再試行バッファを特定す
    る数個のコマンドの内の夫々に対し固有の値を持ってい
    る請求項5のデータ処理システム。
  7. 【請求項7】前記コマンドイニシエータが前記第3コマ
    ンドに応じて前記コマンドレスポンダによりもどされる
    前記状態情報内の前記再試行バージョン番号に応答して
    上記状態情報の残りの部分が有効かどうかを決定する手
    段を含んでいる請求項6のデータ処理システム。
  8. 【請求項8】前記コマンドレスポンダは、 前記通信路の夫々に接続され、実行のためのコマンドを
    受けて前記コマンドイニシエータに接続された応答を記
    憶する1個以上の通信路バッファを含み、合計X個の通
    信路バッファが設けられており、X個のコマンドの同時
    実行およびX個の再試行バッファの予約が上記コマンド
    イニシエータについて行うことが出来るものである 請求項7のデータ処理システム。
JP5011526A 1992-03-30 1993-01-27 データ処理システム Expired - Lifetime JP2675955B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/860,378 US5392397A (en) 1992-03-30 1992-03-30 Command execution system for using first and second commands to reserve and store second command related status information in memory portion respectively
US860378 1992-03-30

Publications (2)

Publication Number Publication Date
JPH0683775A true JPH0683775A (ja) 1994-03-25
JP2675955B2 JP2675955B2 (ja) 1997-11-12

Family

ID=25333093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5011526A Expired - Lifetime JP2675955B2 (ja) 1992-03-30 1993-01-27 データ処理システム

Country Status (2)

Country Link
US (1) US5392397A (ja)
JP (1) JP2675955B2 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2566717B2 (ja) 1992-03-30 1996-12-25 インターナショナル・ビジネス・マシーンズ・コーポレイション 条件付きオペレーション提供装置及び方法
US5758157A (en) * 1992-12-31 1998-05-26 International Business Machines Corporation Method and system for providing service processor capability in a data processing by transmitting service processor requests between processing complexes
US5758339A (en) * 1996-05-31 1998-05-26 International Business Machines Corporation Method of identifying shared and unshared information using system chapters, a sysplex chapter, a table of contents, and a header
US5887135A (en) * 1996-08-15 1999-03-23 International Business Machines Corporation System and method for management of object transitions in an external storage facility accessed by one or more processors
US6035424A (en) * 1996-12-09 2000-03-07 International Business Machines Corporation Method and apparatus for tracking processing of a command
US6647508B2 (en) 1997-11-04 2003-11-11 Hewlett-Packard Development Company, L.P. Multiprocessor computer architecture with multiple operating system instances and software controlled resource allocation
US6381682B2 (en) 1998-06-10 2002-04-30 Compaq Information Technologies Group, L.P. Method and apparatus for dynamically sharing memory in a multiprocessor system
US6332180B1 (en) 1998-06-10 2001-12-18 Compaq Information Technologies Group, L.P. Method and apparatus for communication in a multi-processor computer system
US6633916B2 (en) 1998-06-10 2003-10-14 Hewlett-Packard Development Company, L.P. Method and apparatus for virtual resource handling in a multi-processor computer system
US6260068B1 (en) 1998-06-10 2001-07-10 Compaq Computer Corporation Method and apparatus for migrating resources in a multi-processor computer system
US6542926B2 (en) * 1998-06-10 2003-04-01 Compaq Information Technologies Group, L.P. Software partitioned multi-processor system with flexible resource sharing levels
US6199179B1 (en) 1998-06-10 2001-03-06 Compaq Computer Corporation Method and apparatus for failure recovery in a multi-processor computer system
US6237000B1 (en) 1998-05-01 2001-05-22 International Business Machines Corporation Method and apparatus for previewing the results of a data structure allocation
US7013305B2 (en) * 2001-10-01 2006-03-14 International Business Machines Corporation Managing the state of coupling facility structures, detecting by one or more systems coupled to the coupling facility, the suspended state of the duplexed command, detecting being independent of message exchange
JP2000222208A (ja) * 1999-01-29 2000-08-11 Mitsubishi Electric Corp 情報処理装置、命令割当て制御方法、命令割当て制御装置および命令割当て制御プログラムを記録したコンピュータで読取り可能な記録媒体
US6963882B1 (en) 2000-10-02 2005-11-08 International Business Machines Corporation Method and apparatus for processing a list structure
US6862595B1 (en) 2000-10-02 2005-03-01 International Business Machines Corporation Method and apparatus for implementing a shared message queue using a list structure
US6859866B2 (en) * 2001-10-01 2005-02-22 International Business Machines Corporation Synchronizing processing of commands invoked against duplexed coupling facility structures
US6910158B2 (en) * 2001-10-01 2005-06-21 International Business Machines Corporation Test tool and methods for facilitating testing of duplexed computer functions
US6813726B2 (en) * 2001-10-01 2004-11-02 International Business Machines Corporation Restarting a coupling facility command using a token from another coupling facility command
US6954817B2 (en) * 2001-10-01 2005-10-11 International Business Machines Corporation Providing at least one peer connection between a plurality of coupling facilities to couple the plurality of coupling facilities
US6944787B2 (en) * 2001-10-01 2005-09-13 International Business Machines Corporation System-managed duplexing of coupling facility structures
US7099935B2 (en) * 2001-10-01 2006-08-29 International Business Machines Corporation Dynamically determining whether to process requests synchronously or asynchronously
GB0207967D0 (en) * 2002-04-08 2002-05-15 Ibm Data processing arrangement and method
GB0207969D0 (en) 2002-04-08 2002-05-15 Ibm Data processing arrangement and method
US7120746B2 (en) * 2002-09-09 2006-10-10 International Business Machines Corporation Technique for data transfer
US8560776B2 (en) * 2008-01-29 2013-10-15 International Business Machines Corporation Method for expediting return of line exclusivity to a given processor in a symmetric multiprocessing data processing system
JP2009259089A (ja) * 2008-04-18 2009-11-05 Nec Corp プログラム実行経路追跡装置、プログラム実行経路追跡方法、及びプログラム
US10310923B1 (en) 2014-08-28 2019-06-04 Seagate Technology Llc Probabilistic aging command sorting
KR20180051272A (ko) * 2016-11-08 2018-05-16 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US10831403B2 (en) 2017-05-19 2020-11-10 Seagate Technology Llc Probabalistic command aging and selection

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5491156A (en) * 1977-12-28 1979-07-19 Fujitsu Ltd Data processing system
JPS62197858A (ja) * 1986-02-26 1987-09-01 Hitachi Ltd システム間デ−タベ−ス共用方式
JPH0368034A (ja) * 1989-08-07 1991-03-25 Mitsubishi Electric Corp チェックポイント再試行方式
JPH03232052A (ja) * 1990-02-07 1991-10-16 Nec Corp 共有データの排他アクセス方式

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4400773A (en) * 1980-12-31 1983-08-23 International Business Machines Corp. Independent handling of I/O interrupt requests and associated status information transfers
US4423480A (en) * 1981-03-06 1983-12-27 International Business Machines Corporation Buffered peripheral system with priority queue and preparation for signal transfer in overlapped operations
US4648031A (en) * 1982-06-21 1987-03-03 International Business Machines Corporation Method and apparatus for restarting a computing system
US4697266A (en) * 1983-03-14 1987-09-29 Unisys Corp. Asynchronous checkpointing system for error recovery
US4785394A (en) * 1986-09-19 1988-11-15 Datapoint Corporation Fair arbitration technique for a split transaction bus in a multiprocessor computer system
US5278958A (en) * 1988-01-27 1994-01-11 Kabushiki Kaisha Toshiba Method and apparatus for selecting a keyboard on a computer system
US5155810A (en) * 1989-01-10 1992-10-13 Bull Hn Information Systems Inc. Dual FIFO peripheral with combinatorial logic circuitry
JPH03189752A (ja) * 1989-12-08 1991-08-19 Internatl Business Mach Corp <Ibm> データ処理システム
US5170472A (en) * 1991-03-28 1992-12-08 International Business Machines Corp. Dynamically changing a system i/o configuration definition
KR960001750B1 (en) * 1991-07-30 1996-02-05 Hitachi Ltd Scsi controller and the method for use on an information
US5301326A (en) * 1991-09-24 1994-04-05 Microsoft Corporation Method and system for controlling the execution of an application program

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5491156A (en) * 1977-12-28 1979-07-19 Fujitsu Ltd Data processing system
JPS62197858A (ja) * 1986-02-26 1987-09-01 Hitachi Ltd システム間デ−タベ−ス共用方式
JPH0368034A (ja) * 1989-08-07 1991-03-25 Mitsubishi Electric Corp チェックポイント再試行方式
JPH03232052A (ja) * 1990-02-07 1991-10-16 Nec Corp 共有データの排他アクセス方式

Also Published As

Publication number Publication date
US5392397A (en) 1995-02-21
JP2675955B2 (ja) 1997-11-12

Similar Documents

Publication Publication Date Title
JP2675955B2 (ja) データ処理システム
US11755435B2 (en) Cluster availability management
US4819159A (en) Distributed multiprocess transaction processing system and method
US5339405A (en) Command quiesce function
US5282272A (en) Interrupt distribution scheme for a computer bus
US5261109A (en) Distributed arbitration method and apparatus for a computer bus using arbitration groups
US5546582A (en) Extension of two phase commit protocol to distributed participants
US5191649A (en) Multiprocessor computer system with data bus and ordered and out-of-order split data transactions
JPH02228744A (ja) データ処理システム
EP0304556B1 (en) High availability multiprocessing
US5423044A (en) Shared, distributed lock manager for loosely coupled processing systems
US5317739A (en) Method and apparatus for coupling data processing systems
US5748883A (en) Distributed device status in a clustered system environment
EP0357768B1 (en) Record lock processor for multiprocessing data system
EP0305068B1 (en) Controlling asynchronously operating peripherals
US4396984A (en) Peripheral systems employing multipathing, path and access grouping
US5276828A (en) Methods of maintaining cache coherence and processor synchronization in a multiprocessor system using send and receive instructions
US4979097A (en) Method and apparatus for interconnecting busses in a multibus computer system
US5442785A (en) Method and apparatus for passing messages between application programs on host processors coupled to a record lock processor
US5271020A (en) Bus stretching protocol for handling invalid data
CA2310099A1 (en) Computer system transparent data migration
JPH04310148A (ja) データの単位を高速度でアクセスする方法
WO1988008584A1 (en) Method and apparatus for implementing multiple lock indicators in a multiprocessor computer system
US5450590A (en) Authorization method for conditional command execution
US5410650A (en) Message control system for data communication system