JPH066135A - Crystal oscillator - Google Patents

Crystal oscillator

Info

Publication number
JPH066135A
JPH066135A JP18060392A JP18060392A JPH066135A JP H066135 A JPH066135 A JP H066135A JP 18060392 A JP18060392 A JP 18060392A JP 18060392 A JP18060392 A JP 18060392A JP H066135 A JPH066135 A JP H066135A
Authority
JP
Japan
Prior art keywords
inverter
mos transistor
channel mos
channel
crystal oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18060392A
Other languages
Japanese (ja)
Other versions
JP3229900B2 (en
Inventor
Yasuhiro Sakurai
保宏 桜井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP18060392A priority Critical patent/JP3229900B2/en
Publication of JPH066135A publication Critical patent/JPH066135A/en
Application granted granted Critical
Publication of JP3229900B2 publication Critical patent/JP3229900B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)

Abstract

PURPOSE:To realize a 3rd overtone crystal oscillator with less current consumption. CONSTITUTION:An output of a 1st inverter 11 connects with a gate of a 2nd inverter 13, and an output of the 2nd inverter 13 connects with a gate of a 3rd inverter 15. Then an output of the 3rd inverter 15 and a gate of the 1st inverter 11 are connected by a feedback resistor 3 to form an inverting amplifier, which is used for the oscillation circuit to obtain the crystal oscillator.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は反転増幅器を用いる水晶
発振器の構成に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a crystal oscillator structure using an inverting amplifier.

【0002】[0002]

【従来の技術】コンピーュタや画像処理用電子機器など
に対する動作の高速化の要求は、年々強くなってきてい
る。これらの電子機器は、システムの内部に発振周波数
の安定な基準信号源を有し、この基準信号源からの信号
によって、各回路の動作のタイミングを制御している。
したがって、これらの電子機器の動作を高速にするため
には、基準信号源の発振周波数を高くする必要がある。
2. Description of the Related Art The demand for faster operation of computers and electronic devices for image processing has been increasing year by year. These electronic devices have a reference signal source with a stable oscillation frequency inside the system, and the timing of the operation of each circuit is controlled by the signal from this reference signal source.
Therefore, in order to speed up the operation of these electronic devices, it is necessary to increase the oscillation frequency of the reference signal source.

【0003】電子機器の中の基準信号源として、もっと
も多用されているのは水晶発振器であり、通常はAT板
と呼ばれる水晶振動子を用いて発振器を構成している。
A crystal oscillator is most often used as a reference signal source in electronic equipment. Usually, a crystal oscillator called an AT plate is used to form the oscillator.

【0004】AT板の水晶振動子は、厚さが薄ければ薄
いほど発振周波数が高いという特徴があるが、同時に厚
さが薄くなればなるほど、工業的に量産は難しいという
側面も有している。現在の工業技術においては、発振周
波数が30MHz程度のAT板の水晶振動子が、量産に
おける限界となっている。
The crystal resonator of the AT plate is characterized in that the thinner the thickness, the higher the oscillation frequency, but at the same time, the thinner the thickness, the more difficult it is for industrial mass production. There is. In the current industrial technology, the AT plate crystal oscillator having an oscillation frequency of about 30 MHz is the limit in mass production.

【0005】しかしながら、最近の電子機器の要求する
基準信号源の発振周波数としては、50MHzや100
MHzなどという高い周波数になっており、基本波を用
いたAT板の水晶発振器では対応ができなくなってきて
いる。そこで、AT板の水晶振動子の基本波を用いるの
ではなく、基本波の3倍の周波数で発振させる水晶発振
器が注目を集めている。このような水晶発振器は、3次
オーバートーン型水晶発振器と呼ばれている。
However, the oscillation frequency of the reference signal source required by recent electronic equipment is 50 MHz or 100 MHz.
Since the frequency is as high as MHz, the crystal oscillator of AT plate using the fundamental wave cannot support it. Therefore, instead of using the fundamental wave of the crystal oscillator of the AT plate, a crystal oscillator that oscillates at a frequency three times the fundamental wave has attracted attention. Such a crystal oscillator is called a third-order overtone crystal oscillator.

【0006】3次オーバートーン型水晶発振器は、基本
波での発振を抑制し、基本波の3倍の周波数で発振する
ように何らかの工夫が必要であり、発振回路の帰還抵抗
を小さくすることによってオーバートーンモードでの発
振が可能であることが、たとえば下記の学会にて報告さ
れている。
The third-order overtone type crystal oscillator needs some means to suppress oscillation at the fundamental wave and oscillate at a frequency three times as high as the fundamental wave. By reducing the feedback resistance of the oscillation circuit, The possibility of oscillation in the overtone mode has been reported, for example, at the following academic conference.

【0007】電子情報通信学会創立70周年記念総合全
国大会 507 「CMOSオーバートーン水晶発振
器」 土岐 政弘 服部 伸一 1987年
National Institute of Electronics, Information and Communication Engineers 70th Anniversary National Convention 507 "CMOS Overtone Crystal Oscillator" Masahiro Toki Shinichi Hattori 1987

【0008】以下図面を用いて従来の3次オーバートー
ン型水晶発振器の構成を説明する。図3は発振インバー
タと帰還抵抗と水晶振動子、およびコンデンサとを用い
た従来の構成の3次オーバートーン型水晶発振器におけ
る発振回路部分を示す回路図である。水晶発振器には、
発振回路以外に出力バッファなどが含まれるが、それら
については詳細な説明を省略する。
The structure of a conventional third-order overtone crystal oscillator will be described below with reference to the drawings. FIG. 3 is a circuit diagram showing an oscillation circuit portion in a third-order overtone type crystal oscillator having a conventional configuration using an oscillation inverter, a feedback resistor, a crystal oscillator, and a capacitor. For crystal oscillators,
An output buffer and the like are included in addition to the oscillator circuit, but detailed description thereof will be omitted.

【0009】図3に示すように、発振インバータ1と帰
還抵抗3と水晶振動子5とを並列に接続し、それらの接
続点と電源との間に、コンデンサ7およびコンデンサ9
をそれぞれ接続している。
As shown in FIG. 3, an oscillating inverter 1, a feedback resistor 3 and a crystal oscillator 5 are connected in parallel, and a capacitor 7 and a capacitor 9 are provided between their connection points and a power source.
Are connected respectively.

【0010】前述の文献によれば、帰還抵抗3の値をあ
る限度以下にすると、基本波での発振ができなくなり、
オーバートーンモードで発振するようになる。その限度
の抵抗値は、使用する水晶振動子1の基本波の周波数に
よって決まり、基本波の周波数が高いほど、その基本波
で発振できなくなる限度の抵抗値は小さくなる。たとえ
ば基本波の周波数が10MHz程度の水晶振動子の場
合、基本波での発振ができなくなる限度の帰還抵抗3の
値は約30kΩである。
According to the above-mentioned document, when the value of the feedback resistor 3 is set to a certain limit or less, the fundamental wave cannot oscillate,
It will oscillate in overtone mode. The resistance value of the limit is determined by the frequency of the fundamental wave of the crystal resonator 1 used, and the higher the frequency of the fundamental wave, the smaller the resistance value of the limit at which the fundamental wave cannot oscillate. For example, in the case of a crystal oscillator having a fundamental wave frequency of about 10 MHz, the value of the feedback resistor 3 at which the oscillation of the fundamental wave is disabled is about 30 kΩ.

【0011】そこで図3に示す従来の3次オーバートー
ン型水晶発振器においては、たとえば36MHzの発振
周波数を得る場合は、水晶振動子1の基本波を12MH
zとし、帰還抵抗3の抵抗値を30kΩ以下に設定し
て、3次のオーバートーンモードでの発振を実現してい
た。
Therefore, in the conventional third-order overtone type crystal oscillator shown in FIG. 3, when the oscillation frequency of 36 MHz is obtained, the fundamental wave of the crystal oscillator 1 is set to 12 MH.
z and the resistance value of the feedback resistor 3 is set to 30 kΩ or less to realize oscillation in the third-order overtone mode.

【0012】[0012]

【発明が解決しようとする課題】しかしながら、通常の
AT板の水晶振動子は基本波の周波数で発振しようとす
る性質が強く、前述のように帰還抵抗3の値を小さくし
ただけでは、3次オーバートーンモードでの発振は困難
である。そのため発振インバータ1の駆動力を大きくす
ることで発振起動性を高くしたり、あるいは基本波より
も3次オーバートーンモードの方が発振しやすい特殊な
水晶振動子を用いたりしている。
However, the crystal oscillator of the ordinary AT plate has a strong tendency to oscillate at the frequency of the fundamental wave, and if the value of the feedback resistor 3 is reduced as described above, the third order Oscillation in overtone mode is difficult. Therefore, the driving force of the oscillating inverter 1 is increased to improve the oscillation startability, or a special crystal oscillator that is easier to oscillate in the third overtone mode than in the fundamental wave is used.

【0013】このような特殊な水晶振動子を用いた場合
でも、通常のAT板の水晶振動子を基本波の周波数で発
振させる場合に比べて、発振しにくいことに変わりはな
く、やはり発振インバータ1の駆動力を大きくすること
よって発振起動性を高くしている。
Even when such a special crystal oscillator is used, it is still difficult to oscillate as compared with the case of oscillating the crystal oscillator of the ordinary AT plate at the frequency of the fundamental wave, and the oscillation inverter is still present. The oscillation startability is increased by increasing the driving force of 1.

【0014】発振インバータの駆動力を大きくするとい
うことは、たとえばMOSトランジスタで構成する発振
インバータならば、MOSトランジスタのチャネル長を
短くするか、あるいはチャネル幅を広くするということ
である。これらはいずれも発振インバータの貫通電流を
増大させ、発振回路の消費電流を増加させることにな
る。
Increasing the driving power of the oscillation inverter means, for example, in the case of an oscillation inverter formed of MOS transistors, the channel length of the MOS transistors is shortened or the channel width is widened. All of these increase the through current of the oscillation inverter and increase the current consumption of the oscillation circuit.

【0015】すなわち従来の3次オーバートーン型水晶
発振器においては、発振起動性を高めるために駆動力の
大きい発振インバータを使用せざるを得ず、そのため消
費電流が多くなるという問題がある。
That is, in the conventional third-order overtone type crystal oscillator, there is no choice but to use an oscillating inverter having a large driving force in order to enhance the oscillation starting property, which causes a problem that the current consumption increases.

【0016】本発明の目的は上記課題点を解決し、従来
よりも消費電流の少ない3次オーバートーン型水晶発振
器を提供することである。
An object of the present invention is to solve the above problems and to provide a third-order overtone type crystal oscillator which consumes less current than the conventional one.

【0017】[0017]

【課題を解決するための手段】上記目的を達成するため
に本発明の水晶発振器の構成は、第1のインバータの出
力を第2のインバータのゲートに接続し、この第2のイ
ンバータの出力を第3のインバータのゲートに接続し、
この第3のインバータの出力と第1のインバータのゲー
トとを、抵抗値が30kΩ以下である帰還抵抗を介して
接続することにより反転増幅器を形成し、この反転増幅
器を発振回路に用いることを特徴としている。
In order to achieve the above object, the structure of the crystal oscillator according to the present invention is such that the output of the first inverter is connected to the gate of the second inverter, and the output of the second inverter is connected. Connected to the gate of the third inverter,
The inverting amplifier is formed by connecting the output of the third inverter and the gate of the first inverter via a feedback resistor having a resistance value of 30 kΩ or less, and the inverting amplifier is used in an oscillation circuit. I am trying.

【0018】[0018]

【作用】発振回路の発振起動性を高くする方法には、前
述の発振インバータの駆動力を大きくすることのほか
に、反転増幅期の増幅率を大きくするという方法があ
る。本発明においては、従来の3次オーバートーン型水
晶発振器の発振インバータの役割を、3個のインバータ
の直列3段構成で実現している。
As a method of increasing the oscillation startability of the oscillator circuit, there is a method of increasing the amplification factor in the inverting amplification period in addition to increasing the driving force of the oscillation inverter described above. In the present invention, the role of the oscillation inverter of the conventional third-order overtone type crystal oscillator is realized by the serial three-stage configuration of three inverters.

【0019】この3個のインバータの直列3段構成は、
それぞれのインバータの増幅作用の相乗効果により、き
わめて増幅率が高くなるため、1つ1つのインバータの
駆動力をそれほど大きくしなくても、3次オーバートー
ンモードでの発振が可能である。すなわち、貫通電流の
比較的少ないインバータで発振回路を構成することがで
き、発振回路の消費電流を少なくすることができる。
The serial three-stage configuration of these three inverters is
Since the amplification factor is extremely high due to the synergistic effect of the amplification action of each inverter, oscillation in the third overtone mode is possible without increasing the driving force of each inverter so much. That is, the oscillator circuit can be configured with an inverter having a relatively small through current, and the current consumption of the oscillator circuit can be reduced.

【0020】さらに本発明においては、それぞれのイン
バータの波形整形効果が、発振回路の消費電流を減少さ
せることに大きく寄与している。インバータの消費電流
は、貫通電流と充放電電流との和であるが、このうち貫
通電流は発振に寄与しない無駄な電流であるから、でき
る限り減らすことが望ましい。
Further, in the present invention, the waveform shaping effect of each inverter greatly contributes to the reduction of the current consumption of the oscillation circuit. The current consumption of the inverter is the sum of the through current and the charging / discharging current. Of these, the through current is a useless current that does not contribute to oscillation, so it is desirable to reduce it as much as possible.

【0021】インバータの貫通電流は、ゲートへの入力
電圧が反転電圧付近にあるときに最も多くなるから、正
弦波などのように反転電圧付近をゆっくりと横切るよう
な波形がゲートに入力された場合は貫通電流が多く、矩
形波のように反転電圧を瞬間的に横切るような波形がゲ
ートに入力された場合は貫通電流が少ない。
Since the through current of the inverter becomes maximum when the input voltage to the gate is near the inversion voltage, when a waveform such as a sine wave that slowly traverses around the inversion voltage is input to the gate. Has a large through current, and when a waveform such as a rectangular wave that instantaneously crosses the inversion voltage is input to the gate, the through current is small.

【0022】本発明の構成においては、第1のインバー
タのゲートに入力する波形は正弦波であるが、第1のイ
ンバータの波形整形効果によって第1のインバータの出
力、すなわち第2のインバータの入力は矩形波に近くな
り、さらに第2のインバータの波形整形効果によって、
第3のインバータの入力はより矩形波に近くなる。した
がって、第2のインバータと第3のインバータの貫通電
流は非常に少ない。
In the configuration of the present invention, the waveform input to the gate of the first inverter is a sine wave, but the output of the first inverter, that is, the input of the second inverter, is generated by the waveform shaping effect of the first inverter. Becomes closer to a rectangular wave, and due to the waveform shaping effect of the second inverter,
The input of the third inverter is closer to a square wave. Therefore, the through current of the second inverter and the third inverter is very small.

【0023】[0023]

【実施例】以下図面により本発明の一実施例を詳述す
る。図1は本発明の構成における水晶発振器の発振回路
部分を示す一実施例である。図1において、従来の構成
を示す図3と同一要素には同一番号を付し、説明を省略
する。また出力バッファなど発振回路以外の部分につい
ては、詳細な説明を省略する。
An embodiment of the present invention will be described in detail below with reference to the drawings. FIG. 1 is an embodiment showing an oscillation circuit portion of a crystal oscillator in the configuration of the present invention. In FIG. 1, the same elements as those of FIG. 3 showing the conventional configuration are denoted by the same reference numerals and the description thereof is omitted. Further, detailed description of parts other than the oscillation circuit such as the output buffer will be omitted.

【0024】図1に示すように、第1のインバータ11
の出力を、第2のインバータ13のゲートに接続し、第
2のインバータ13の出力を、第3のインバータ15の
ゲートに入力する。さらに第3のインバータ15の出力
と、第1のインバータ11のゲートとの間に、30kΩ
以下の帰還抵抗3を接続して反転増幅器を形成する。
As shown in FIG. 1, the first inverter 11
Is connected to the gate of the second inverter 13, and the output of the second inverter 13 is input to the gate of the third inverter 15. Furthermore, between the output of the third inverter 15 and the gate of the first inverter 11, 30 kΩ
The following feedback resistor 3 is connected to form an inverting amplifier.

【0025】この帰還抵抗3に並列に水晶振動子5を接
続し、これらの接続点と電源とのあいだにコンデンサ7
およびコンデンサ9を接続して発振回路を構成する点
は、従来の水晶発振器と同様である。
A crystal oscillator 5 is connected in parallel with the feedback resistor 3, and a capacitor 7 is provided between these connection points and the power supply.
The point that the oscillation circuit is configured by connecting the capacitor 9 and the capacitor 9 is similar to the conventional crystal oscillator.

【0026】図1に示す実施例の、発振回路全体の消費
電流は、3つのインバータそれぞれの貫通電流と充放電
電流との和である。このうち貫通電流の低減によって、
本発明の目的である消費電流の低減が達成されてること
を以下に説明する。
The current consumption of the entire oscillation circuit of the embodiment shown in FIG. 1 is the sum of the through current and charge / discharge current of each of the three inverters. Of these, due to the reduction of the through current,
It will be described below that the reduction of current consumption, which is the object of the present invention, has been achieved.

【0027】まず充放電電流について説明する。第1の
インバータ11は、第2のインバータ13のゲートを駆
動しているだけであり、また第2のインバータ13は第
3のインバータ15のゲートを駆動しているだけである
から、第1のインバータ11と第2のインバータ13と
の充放電電流は非常に小さい。第3のインバータ15の
充放電電流は、水晶振動子などの負荷を駆動するために
必要不可欠な電流であり、従来例と同じ大きさになって
いる。
First, the charge / discharge current will be described. Since the first inverter 11 is only driving the gate of the second inverter 13, and the second inverter 13 is only driving the gate of the third inverter 15, the first inverter 11 is The charging / discharging current of the inverter 11 and the second inverter 13 is very small. The charge / discharge current of the third inverter 15 is an indispensable current for driving a load such as a crystal oscillator, and has the same magnitude as that of the conventional example.

【0028】したがって、図1に示した実施例において
は、第1のインバータ11と第2のインバータ13の充
放電電流分だけ、わずかではあるが従来例よりも充放電
電流は増加している。
Therefore, in the embodiment shown in FIG. 1, the charge / discharge current is slightly increased by the charge / discharge current of the first inverter 11 and the second inverter 13 as compared with the conventional example.

【0029】次に貫通電流について説明する。第1のイ
ンバータ11のゲートに入力する信号は、第1のインバ
ータ11で増幅されるのみならず、第2のインバータ1
3でも増幅され、さらに第3のインバータ15でも増幅
される。
Next, the through current will be described. The signal input to the gate of the first inverter 11 is not only amplified by the first inverter 11 but also the second inverter 1
3 is also amplified, and is further amplified by the third inverter 15.

【0030】したがって、図1の構成による反転増幅器
は増幅率がきわめて高く、第1のインバータ11と第2
のインバータ13、および第3のインバータ15の駆動
力が小さくても、3次オーバートーンモードでの発振が
可能である。
Therefore, the inverting amplifier having the configuration shown in FIG. 1 has an extremely high amplification factor, and the first inverter 11 and the second inverter 11
Even if the driving power of the inverter 13 and the third inverter 15 is small, the oscillation in the third overtone mode is possible.

【0031】前述のように、駆動力が小さいインバータ
は貫通電流が小さいから、図1の構成の各インバータ
は、従来例における発振インバータに比べ、それぞれ貫
通電流を小さくすることができる。
As described above, since an inverter having a small driving force has a small through current, each inverter having the configuration of FIG. 1 can have a smaller through current as compared with the oscillation inverter in the conventional example.

【0032】また第1のインバータ11のゲートに入力
する信号波形は、水晶振動子5によって制約されている
ので正弦波であるが、第1のインバータ11の波形整形
効果によって、第2のインバータ13のゲートの入力波
形は矩形波に近くなり、さらに第2のインバータ13の
波形整形効果によって、第3のインバータ15のゲート
の入力波形はほぼ矩形波になる。
The signal waveform input to the gate of the first inverter 11 is a sine wave because it is restricted by the crystal unit 5, but the second inverter 13 is affected by the waveform shaping effect of the first inverter 11. The input waveform of the gate of the third inverter 15 becomes close to a rectangular wave, and the waveform shaping effect of the second inverter 13 makes the input waveform of the gate of the third inverter 15 substantially rectangular.

【0033】したがって、前述のように、第2のインバ
ータ13と第3のインバータ15との貫通電流は非常に
小さく、発振回路全体の貫通電流は、ほぼ第1のインバ
ータ11の貫通電流に等しい。
Therefore, as described above, the shoot-through current between the second inverter 13 and the third inverter 15 is very small, and the shoot-through current of the entire oscillation circuit is substantially equal to the shoot-through current of the first inverter 11.

【0034】以上の説明で明らかなように、図1に示し
た発振回路においては、従来例に比べ貫通電流の低減が
達成されており、このことが充放電電流のわずかな増加
を補って、全体として発振回路の消費電流の低減を果た
しているのである。
As is clear from the above description, in the oscillation circuit shown in FIG. 1, the reduction of the through current is achieved as compared with the conventional example, which compensates for the slight increase in the charging / discharging current. The overall consumption of the oscillator circuit is reduced.

【0035】ところで前述のように、第1のインバータ
11の波形整形効果により、第2のインバータ13と第
3のインバータ15とのゲートには、矩形波に近い信号
が入力している。
By the way, as described above, due to the waveform shaping effect of the first inverter 11, a signal close to a rectangular wave is input to the gates of the second inverter 13 and the third inverter 15.

【0036】そこで、少なくとも第2のインバータ13
と第3のインバータ15とを相補型電界効果(CMO
S)トランジスタで形成すれば、これらのインバータは
動作の反転の時にのみ電流が流れることになり、より一
層の消費電流の低減が達成できる。これが本発明の第2
の特徴である。
Therefore, at least the second inverter 13
And the third inverter 15 with complementary field effect (CMO
If they are formed by S) transistors, current flows in these inverters only when the operation is inverted, and further reduction of current consumption can be achieved. This is the second aspect of the present invention.
Is a feature of.

【0037】次に本発明の他の実施例により、本発明の
第3および第4の特徴を説明する。図2は本発明の構成
における水晶発振器の発振回路部分を示す一実施例であ
り、図1における3つのインバータをすべてCMOSト
ランジスタで形成したものである。図2において、第1
の実施例を示す図1と同一要素には同一番号を付し、説
明を省略する。また出力バッファなど発振回路以外の部
分については、詳細な説明を省略する。
Next, the third and fourth features of the present invention will be described with reference to another embodiment of the present invention. FIG. 2 is an embodiment showing the oscillation circuit portion of the crystal oscillator in the configuration of the present invention, in which all three inverters in FIG. 1 are formed by CMOS transistors. In FIG. 2, the first
1 showing the embodiment of FIG. Further, detailed description of parts other than the oscillation circuit such as the output buffer will be omitted.

【0038】図2に示すように、第1のPチャネルMO
Sトランジスタ17と第1のNチャネルMOSトランジ
スタ19とで第1のインバータ11を構成し、第2のP
チャネルMOSトランジスタ21と第2のNチャネルM
OSトランジスタ23とで第2のインバータ13を構成
し、第3のPチャネルMOSトランジスタ25と第3の
NチャネルMOSトランジスタ27とで第3のインバー
タ15を構成する。
As shown in FIG. 2, the first P channel MO
The S-transistor 17 and the first N-channel MOS transistor 19 form a first inverter 11 and a second P-channel MOS transistor.
Channel MOS transistor 21 and second N channel M
The OS transistor 23 forms the second inverter 13, and the third P-channel MOS transistor 25 and the third N-channel MOS transistor 27 form the third inverter 15.

【0039】ここで各々のMOSトランジスタの大きさ
を異ならせる。これは後述するように、チャネル長ある
いはチャネル幅を異なるように構成する。その他の構成
は、図1と同様である。
Here, the size of each MOS transistor is made different. As will be described later, this is configured so that the channel length or the channel width is different. Other configurations are the same as those in FIG.

【0040】図1の実施例の説明において述べたよう
に、水晶振動子5などの負荷を駆動しているのは第3の
インバータ15のみである。第2のインバータ13は第
3のインバータ15のゲートを駆動しているだけであ
り、また第1のインバータ11は第2のインバータ13
のゲートを駆動しているだけである。
As described in the description of the embodiment of FIG. 1, only the third inverter 15 drives the load such as the crystal unit 5. The second inverter 13 is only driving the gate of the third inverter 15, and the first inverter 11 is the second inverter 13 only.
It is only driving the gate of.

【0041】このような構成をCMOSインバータによ
って形成した場合には、通常前段のインバータの駆動力
は後段のインバータの駆動力の1/4以下でよいことが
知られている。
It is known that when such a structure is formed by a CMOS inverter, the driving force of the inverter in the preceding stage is usually ¼ or less of the driving force of the inverter in the succeeding stage.

【0042】したがって、第2のインバータ13の駆動
力を第3のインバータ15の駆動力の1/4以下にする
ことができ、さらに第1のインバータ11の駆動力を第
2のインバータ13の駆動力の1/4以下にすることが
できる。
Therefore, the driving power of the second inverter 13 can be reduced to ¼ or less of the driving power of the third inverter 15, and the driving power of the first inverter 11 can be driven by the second inverter 13. It can be less than 1/4 of the force.

【0043】すなわち本発明においては、第1のインバ
ータ11の駆動力を非常に小さくすることが可能であ
る。
That is, in the present invention, the driving force of the first inverter 11 can be made extremely small.

【0044】前述のように駆動力の小さいインバータは
貫通電流も小さいから、第1のインバータ11の駆動力
を非常に小さくすることができるということは、第1の
インバータ11の貫通電流を非常に小さくすることがで
きるということである。
As described above, since an inverter having a small driving force has a small through current, the fact that the driving force of the first inverter 11 can be made very small means that the through current of the first inverter 11 is very small. It means that it can be made smaller.

【0045】さらに、前述のように、本発明による水晶
発振器においては、発振回路全体の貫通電流は第1のイ
ンバータ11の貫通電流にほぼ等しい。
Further, as described above, in the crystal oscillator according to the present invention, the through current of the entire oscillation circuit is substantially equal to the through current of the first inverter 11.

【0046】したがって、第3のインバータ15よりも
第2のインバータ13の駆動力を小さくし、さらに第2
のインバータ13よりも第1のインバータ11の駆動力
を小さくすることにより、発振回路全体の貫通電流を非
常に小さくすることができ、消費電流の大幅な低減が可
能となるのである。
Therefore, the driving force of the second inverter 13 is made smaller than that of the third inverter 15, and
By making the driving force of the first inverter 11 smaller than that of the inverter 13, the through current of the entire oscillation circuit can be made extremely small, and the consumption current can be greatly reduced.

【0047】インバータの駆動力を小さくするというこ
とは、MOSトランジスタで構成するインバータにおい
ては、チャネル幅を狭くするかあるいはチャネル長を長
くするということである。
Reducing the driving power of the inverter means narrowing the channel width or lengthening the channel length in the inverter composed of MOS transistors.

【0048】図2において、各々のMOSトランジスタ
の大きさが異なっているのは、このことを示している。
さらに詳しく述べると、図2の構成は以下のようになっ
ている。
This is shown in FIG. 2 in which the size of each MOS transistor is different.
More specifically, the configuration of FIG. 2 is as follows.

【0049】すなわち図2において、第1のPチャネル
MOSトランジスタ17と第2のPチャネルMOSトラ
ンジスタ21、および第3のPチャネルMOSトランジ
スタ25のチャネル長を等しくし、また第1のNチャネ
ルMOSトランジスタ19と第2のNチャネルMOSト
ランジスタ23、および第3のNチャネルMOSトラン
ジスタ27のチャネル長を等しくしておき、第2のPチ
ャネルMOSトランジスタ21のチャネル幅を、第3の
PチャネルMOSトランジスタ25のチャネル幅よりも
狭くし、第1のPチャネルMOSトランジスタ17のチ
ャネル幅を、第2のPチャネルMOSトランジスタ21
のチャネル幅よりも狭くし、また第2のNチャネルMO
Sトランジスタ23のチャネル幅を、第3のNチャネル
MOSトランジスタ27のチャネル幅よりも狭くし、第
1のNチャネルMOSトランジスタ19のチャネル幅
を、第2のNチャネルMOSトランジスタ23のチャネ
ル幅よりも狭くしておくことにより、第3のインバータ
15よりも第2のインバータ13の駆動力を小さくし、
さらに第2のインバータ13よりも第1のインバータ1
1の駆動力を小さくしている。これが本発明の第3の特
徴である。
That is, in FIG. 2, the channel lengths of the first P-channel MOS transistor 17, the second P-channel MOS transistor 21, and the third P-channel MOS transistor 25 are made equal, and the first N-channel MOS transistor is also made. 19, the second N-channel MOS transistor 23, and the third N-channel MOS transistor 27 have the same channel length, and the second P-channel MOS transistor 21 has a channel width equal to that of the third P-channel MOS transistor 25. Narrower than the channel width of the first P-channel MOS transistor 17 and the channel width of the first P-channel MOS transistor 17
Narrower than the channel width of the second N-channel MO
The channel width of the S transistor 23 is made narrower than that of the third N-channel MOS transistor 27, and the channel width of the first N-channel MOS transistor 19 is made smaller than that of the second N-channel MOS transistor 23. By making it narrower, the driving force of the second inverter 13 is made smaller than that of the third inverter 15,
Furthermore, the first inverter 1 is better than the second inverter 13.
The driving force of 1 is reduced. This is the third feature of the present invention.

【0050】あるいは図2において、第1のPチャネル
MOSトランジスタ17と第2のPチャネルMOSトラ
ンジスタ21、および第3のPチャネルMOSトランジ
スタ25のチャネル幅を等しくし、また第1のNチャネ
ルMOSトランジスタ19と第2のNチャネルMOSト
ランジスタ23、および第3のNチャネルMOSトラン
ジスタ27のチャネル幅を等しくしておき、第2のPチ
ャネルMOSトランジスタ21のチャネル長を、第3の
PチャネルMOSトランジスタ25のチャネル長よりも
狭くし、第1のPチャネルMOSトランジスタ17のチ
ャネル長を、第2のPチャネルMOSトランジスタ21
のチャネル長よりも狭くし、また第2のNチャネルMO
Sトランジスタ23のチャネル長を、第3のNチャネル
MOSトランジスタ27のチャネル長よりも狭くし、第
1のNチャネルMOSトランジスタ19のチャネル長
を、第2のNチャネルMOSトランジスタ23のチャネ
ル長よりも狭くしておくことにより、第3のインバータ
15よりも第2のインバータ13の駆動力を小さくし、
さらに第2のインバータ13よりも第1のインバータ1
1の駆動力を小さくしている。これが本発明の第4の特
徴である。
Alternatively, in FIG. 2, the channel widths of the first P-channel MOS transistor 17, the second P-channel MOS transistor 21, and the third P-channel MOS transistor 25 are made equal, and the first N-channel MOS transistor is also made. 19, the second N-channel MOS transistor 23, and the third N-channel MOS transistor 27 have the same channel width, and the second P-channel MOS transistor 21 has a channel length equal to that of the third P-channel MOS transistor 25. The channel length of the first P-channel MOS transistor 17 is smaller than that of the second P-channel MOS transistor 21.
Narrower than the channel length of the second N-channel MO
The channel length of the S transistor 23 is made narrower than that of the third N-channel MOS transistor 27, and the channel length of the first N-channel MOS transistor 19 is made smaller than that of the second N-channel MOS transistor 23. By making it narrower, the driving force of the second inverter 13 is made smaller than that of the third inverter 15,
Furthermore, the first inverter 1 is better than the second inverter 13.
The driving force of 1 is reduced. This is the fourth feature of the present invention.

【0051】[0051]

【発明の効果】以上の説明で明らかなように、インバー
タの直列3段構成と30kΩ以下の帰還抵抗とにより反
転増幅器を形成し、この反転増幅器を用いて水晶発振回
路を形成することにより、インバータの貫通電流を減少
させることができる。とくにインバータをCMOSで構
成し、さらに第3のインバータよりも第2のインバータ
の駆動力を小さくし、第2のインバータよりも第1のイ
ンバータの駆動力を小さくすることによって貫通電流を
大幅に減少させることができる。これにより消費電流の
少ない3次オーバートーン型水晶発振器を提供すること
が可能となり、その効果は非常に大きい。
As is apparent from the above description, an inverting amplifier is formed by a series three-stage configuration of an inverter and a feedback resistance of 30 kΩ or less, and a crystal oscillation circuit is formed by using this inverting amplifier. Through current can be reduced. In particular, the through current is significantly reduced by configuring the inverter with a CMOS, further reducing the driving force of the second inverter than that of the third inverter, and making the driving force of the first inverter smaller than that of the second inverter. Can be made. This makes it possible to provide a third-order overtone type crystal oscillator with low current consumption, and the effect is very large.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例における水晶発振回路を示す
回路図である。
FIG. 1 is a circuit diagram showing a crystal oscillator circuit according to an embodiment of the present invention.

【図2】本発明の一実施例における水晶発振回路を示す
回路図である。
FIG. 2 is a circuit diagram showing a crystal oscillator circuit according to an embodiment of the present invention.

【図3】従来例における水晶発振回路を示す回路図であ
る。
FIG. 3 is a circuit diagram showing a crystal oscillation circuit in a conventional example.

【符号の説明】[Explanation of symbols]

1 発振インバータ 5 水晶振動子 11 第1のインバータ 13 第2のインバータ 15 第3のインバータ 17 第1のPチャネルMOSトランジスタ 19 第1のNチャネルMOSトランジスタ 21 第2のPチャネルMOSトランジスタ 23 第2のNチャネルMOSトランジスタ 25 第3のPチャネルMOSトランジスタ 27 第3のNチャネルMOSトランジスタ 1 Oscillation Inverter 5 Crystal Oscillator 11 First Inverter 13 Second Inverter 15 Third Inverter 17 First P-Channel MOS Transistor 19 First N-Channel MOS Transistor 21 Second P-Channel MOS Transistor 23 Second N-channel MOS transistor 25 Third P-channel MOS transistor 27 Third N-channel MOS transistor

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 第1のインバータの出力を第2のインバ
ータのゲートに接続し、第2のインバータの出力を第3
のインバータのゲートに接続し、第3のインバータの出
力と第1のインバータのゲートとを、帰還抵抗を介して
接続することにより反転増幅器を形成し、反転増幅器を
発振回路に用いることを特徴とする水晶発振器。
1. The output of the first inverter is connected to the gate of the second inverter, and the output of the second inverter is connected to the third inverter.
And an output of the third inverter and a gate of the first inverter are connected via a feedback resistor to form an inverting amplifier, and the inverting amplifier is used in an oscillation circuit. A crystal oscillator that does.
【請求項2】 すくなくとも第2のインバータおよび第
3のインバータは、相補型電界効果トランジスタで形成
することを特徴とする請求項1に記載の水晶発振器。
2. The crystal oscillator according to claim 1, wherein at least the second inverter and the third inverter are formed by complementary field effect transistors.
【請求項3】 第1のPチャネルMOSトランジスタと
第1のNチャネルMOSトランジスタとにより第1のイ
ンバータを構成し、第2のPチャネルMOSトランジス
タと第2のNチャネルMOSトランジスタとにより第2
のインバータを構成し、第3のPチャネルMOSトラン
ジスタと第3のNチャネルMOSトランジスタとにより
第3のインバータを構成し、第1のPチャネルMOSト
ランジスタと第2のPチャネルMOSトランジスタと第
3のPチャネルMOSトランジスタとのチャネル長を等
しくし、第1のNチャネルMOSトランジスタと第2の
NチャネルMOSトランジスタと第3のNチャネルMO
Sトランジスタとのチャネル長を等しくし、第2のPチ
ャネルMOSトランジスタのチャネル幅を、第3のPチ
ャネルMOSトランジスタのチャネル幅よりも狭くし、
第1のPチャネルMOSトランジスタのチャネル幅を、
第2のPチャネルMOSトランジスタのチャネル幅より
も狭くし、第2のNチャネルMOSトランジスタのチャ
ネル幅を、第3のNチャネルMOSトランジスタのチャ
ネル幅よりも狭くし、第1のNチャネルMOSトランジ
スタのチャネル幅を、第2のNチャネルMOSトランジ
スタのチャネル幅よりも狭くしたことを特徴とする請求
項1に記載の水晶発振器。
3. A first inverter is constituted by the first P-channel MOS transistor and the first N-channel MOS transistor, and a second inverter is constituted by the second P-channel MOS transistor and the second N-channel MOS transistor.
The third inverter is configured by the third P-channel MOS transistor and the third N-channel MOS transistor, and the first P-channel MOS transistor, the second P-channel MOS transistor, and the third P-channel MOS transistor are configured. The channel lengths of the P-channel MOS transistor and the first N-channel MOS transistor, the second N-channel MOS transistor, and the third N-channel MO are equalized.
The channel length of the S-transistor is made equal, the channel width of the second P-channel MOS transistor is made narrower than the channel width of the third P-channel MOS transistor,
The channel width of the first P-channel MOS transistor is
The channel width of the second N-channel MOS transistor is narrower than that of the second P-channel MOS transistor, and the channel width of the second N-channel MOS transistor is narrower than that of the third N-channel MOS transistor. The crystal oscillator according to claim 1, wherein the channel width is narrower than the channel width of the second N-channel MOS transistor.
【請求項4】 第1のPチャネルMOSトランジスタと
第1のNチャネルMOSトランジスタとにより第1のイ
ンバータを構成し、第2のPチャネルMOSトランジス
タと第2のNチャネルMOSトランジスタとにより第2
のインバータを構成し、第3のPチャネルMOSトラン
ジスタと第3のNチャネルMOSトランジスタとにより
第3のインバータを構成し、第1のPチャネルMOSト
ランジスタと第2のPチャネルMOSトランジスタと第
3のPチャネルMOSトランジスタとのチャネル幅を等
しくし、第1のNチャネルMOSトランジスタと第2の
NチャネルMOSトランジスタと第3のNチャネルMO
Sトランジスタとのチャネル幅を等しくし、第2のPチ
ャネルMOSトランジスタのチャネル長を、第3のPチ
ャネルMOSトランジスタのチャネル長よりも長くし、
第1のPチャネルMOSトランジスタのチャネル長を、
第2のPチャネルMOSトランジスタのチャネル長より
も長くし、第2のNチャネルMOSトランジスタのチャ
ネル長を、第3のNチャネルMOSトランジスタのチャ
ネル長よりも長くし、第1のNチャネルMOSトランジ
スタのチャネル長を、第2のNチャネルMOSトランジ
スタのチャネル長よりも長くしたことを特徴とする請求
項1に記載の水晶発振器。
4. A first inverter is constituted by the first P-channel MOS transistor and the first N-channel MOS transistor, and a second inverter is constituted by the second P-channel MOS transistor and the second N-channel MOS transistor.
The third inverter is configured by the third P-channel MOS transistor and the third N-channel MOS transistor, and the first P-channel MOS transistor, the second P-channel MOS transistor, and the third P-channel MOS transistor are configured. The channel widths of the P-channel MOS transistor and the first N-channel MOS transistor, the second N-channel MOS transistor, and the third N-channel MO are made equal.
The channel width of the S transistor is made equal, and the channel length of the second P channel MOS transistor is made longer than the channel length of the third P channel MOS transistor.
The channel length of the first P-channel MOS transistor is
The channel length of the second N-channel MOS transistor is made longer than that of the second P-channel MOS transistor, and the channel length of the second N-channel MOS transistor is made longer than that of the third N-channel MOS transistor. The crystal oscillator according to claim 1, wherein the channel length is made longer than the channel length of the second N-channel MOS transistor.
JP18060392A 1992-06-16 1992-06-16 Crystal oscillator Expired - Fee Related JP3229900B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18060392A JP3229900B2 (en) 1992-06-16 1992-06-16 Crystal oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18060392A JP3229900B2 (en) 1992-06-16 1992-06-16 Crystal oscillator

Publications (2)

Publication Number Publication Date
JPH066135A true JPH066135A (en) 1994-01-14
JP3229900B2 JP3229900B2 (en) 2001-11-19

Family

ID=16086143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18060392A Expired - Fee Related JP3229900B2 (en) 1992-06-16 1992-06-16 Crystal oscillator

Country Status (1)

Country Link
JP (1) JP3229900B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6933795B2 (en) 2002-06-12 2005-08-23 Seiko Epson Corporation Oscillating circuit and a semiconductor integrated circuit
JP2009081859A (en) * 2007-09-05 2009-04-16 Seiko Epson Corp Oscillator, and electronic device having oscillator

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7834710B2 (en) 2007-09-05 2010-11-16 Seiko Epson Corporation Oscillator circuit and electronic device having oscillator circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6933795B2 (en) 2002-06-12 2005-08-23 Seiko Epson Corporation Oscillating circuit and a semiconductor integrated circuit
JP2009081859A (en) * 2007-09-05 2009-04-16 Seiko Epson Corp Oscillator, and electronic device having oscillator

Also Published As

Publication number Publication date
JP3229900B2 (en) 2001-11-19

Similar Documents

Publication Publication Date Title
US4321562A (en) Crystal oscillator circuit capable of changing the number of inverter stages coupled in series
US6975174B1 (en) Clock oscillator
JP3017010B2 (en) Variable delay line
US6995620B2 (en) Oscillator having multi-phase complementary outputs
JPH06104638A (en) Current-/voltage-controlled high-speed oscillator circuit
JPH098612A (en) Latch circuit
JP3023591B2 (en) Voltage controlled oscillator
JP2003046377A (en) Ring oscillator circuit and delay circuit
US6278336B1 (en) Low-current oscillator with hysteresis input buffer
WO2010084838A1 (en) Oscillator circuit
JP3229900B2 (en) Crystal oscillator
JPS584492B2 (en) Dynamitsukubunshiyu Cairo
US7511584B2 (en) Voltage controlled oscillator capable of operating in a wide frequency range
JPH0254698B2 (en)
JP2004023109A (en) Oscillation circuit and semiconductor integrated circuit
JP2002026694A (en) Voltage controlled oscillator
JPH07202646A (en) Voltage controlled oscillation circuit
JP2005006025A (en) Ring oscillation circuit
JPS63260316A (en) Oscillation circuit
US5675294A (en) Single pin crystal oscillator circuit
US5909151A (en) Ring oscillator circuit
KR200362974Y1 (en) Oscillator having latch type amplifier
JP2000049571A (en) Voltage control oscillator
JPH05145341A (en) Crystal oscillator
JP2000269742A (en) Inverter for oscillation and amplification, oscillation circuit, and frequency divider

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees