JPH0659283A - Method and device for inspecting tft-lcd - Google Patents

Method and device for inspecting tft-lcd

Info

Publication number
JPH0659283A
JPH0659283A JP13379693A JP13379693A JPH0659283A JP H0659283 A JPH0659283 A JP H0659283A JP 13379693 A JP13379693 A JP 13379693A JP 13379693 A JP13379693 A JP 13379693A JP H0659283 A JPH0659283 A JP H0659283A
Authority
JP
Japan
Prior art keywords
tft
discharge
data line
lcd
gate line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13379693A
Other languages
Japanese (ja)
Inventor
Isamu Takahashi
勇 高橋
Tadashi Oshimi
正 押見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TERENIKUSU KK
Original Assignee
TERENIKUSU KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TERENIKUSU KK filed Critical TERENIKUSU KK
Priority to JP13379693A priority Critical patent/JPH0659283A/en
Priority to US08/121,798 priority patent/US5428300A/en
Publication of JPH0659283A publication Critical patent/JPH0659283A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

PURPOSE:To provide a method and a device capable of simply and rapidly inspecting the connection relation of each TFT, connection conditions of gate lines and data lines themselves and the presence and the absence of short circuits between gate lines and data lines in a TFT-LCD. CONSTITUTION:In an active color LCD using TFTs, cell capacitors of LCD are charged through data lines by turning ON TFTs, then the charged condition is hold by turning OFF TFTs, discharge is executed through the source and the drain of the TFTs and the resistances connected to an earth side, it is judged whether the functions of the TFT-LCD and the wiring conditions are normal or not by the current or voltage waveforms during the discharge.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、アクティブマトリクス
カラー−LCDとして使用されているTFT−LCDの
検査を行う為の方法及びこれを使用する装置に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and an apparatus using the same for inspecting a TFT-LCD used as an active matrix color LCD.

【0002】[0002]

【従来の技術】近年液晶によるカラー表示としては、ア
クティブマトリックス型LCDが大勢を占めているが、
これは、一定の短い期間だけ液晶に必要な信号を書き込
み、それ以外の期間は、液晶に対する入力回路のゲート
を開いた状態として信号を保持し、液晶はいわばダイナ
ミックメモリーとしての機能を果たす点に特徴がある。
2. Description of the Related Art In recent years, active matrix type LCDs have become dominant as color displays using liquid crystals.
This is because the necessary signals are written to the liquid crystal only for a certain short period, and the signals are held as the gate of the input circuit to the liquid crystal is opened during the other periods, and the liquid crystal functions as a dynamic memory. There are features.

【0003】そして、上記のような信号を書き込むため
の必要な期間だけゲートを閉じ、その余の時間はゲート
を開いた作動を行うために、TFT(Thin Fil
mTransistor)即ち電界効果型トランジスタ
(FET)が通常使用されている。
In order to perform the operation of opening the gate for the rest of the time, the gate is closed for a necessary period for writing the signal as described above.
An mTransistor, that is, a field effect transistor (FET) is normally used.

【0004】そして、最近の液晶を使用したカラーディ
スプレイ装置において、アクティブマトリックス方式の
中では、TFT−LCDを使用している方式が増大して
いる。
In recent years, in color display devices using liquid crystals, among active matrix systems, systems using TFT-LCD are increasing.

【0005】TFT−LCDの概略は、図1に示す通り
であるが、1枚の液晶ディスプレイ装置における画素が
多数であるため、各画素に対応して配置されたTFT
4、及びそのゲート線3、データ線5もまた極めて多数
となる。
An outline of the TFT-LCD is as shown in FIG. 1. However, since a single liquid crystal display device has a large number of pixels, the TFT arranged corresponding to each pixel.
4 and its gate lines 3 and data lines 5 are also extremely large.

【0006】これらのTFTの機能,TFT4とデータ
線5又はゲート線3との接続関係、更には、ゲート線
間、データ線間の関係が常に正常であるとは限らない。
The functions of these TFTs, the connection relation between the TFT 4 and the data line 5 or the gate line 3, and further the relation between the gate lines and between the data lines are not always normal.

【0007】従って、これらの状態が正常であるか否か
を事前に検査することが、液晶ディスプレイ装置におい
ては不可欠である。
Therefore, it is essential for the liquid crystal display device to inspect whether these conditions are normal or not.

【0008】にも拘らず、従来TFT−LCDにおける
前記の点に関する効率的な検査方法は確立されておら
ず、このため前記の点について事前の検査を行わずにT
FT−LCDの装置を組立てるか、又はせいぜい1個1
個のTFTについて、その周囲の接続線との関係をチェ
ックするのが、これまでの大勢であった。
Despite this, a conventional efficient inspection method for the above-mentioned points in the TFT-LCD has not been established, and therefore, the above-mentioned points are not tested in advance and T
Assemble the FT-LCD device, or at most 1
Up to now, it has been a great deal to check the relationship between each TFT and the connection line around it.

【0009】他方、液晶セルコンデンサー(及びこれと
並列に接続された補助用コンデンサー)に、TFTによ
るON、OFFをコントロールしながら、データ線から
の電圧入力によって蓄電を行い、その放電をさせたうえ
で、放電による荷電量を以って上記の各点の接続関係が
正常であるか否かを判断する方法も提唱されている。
On the other hand, a liquid crystal cell capacitor (and an auxiliary capacitor connected in parallel with the liquid crystal cell capacitor) is charged and discharged by voltage input from a data line while controlling ON / OFF by a TFT. Then, a method of judging whether or not the connection relation of each of the above points is normal by using the amount of electric charge due to discharge is also proposed.

【0010】しかしながら、荷電量を測定するためには
別途測定用の積分器(実際には積分用コンデンサー)及
び、これに関する測定器具を別途設けることが必要とな
る。
However, in order to measure the charge amount, it is necessary to separately provide a measuring integrator (actually an integrating capacitor) and a measuring instrument related thereto.

【0011】しかし、別途測定用の積分器及びこれに関
する測定器具を設けることは極めて煩雑であり、また検
査を行なううえでの経済効率に反する。
However, it is extremely complicated to separately provide an integrator for measurement and a measuring instrument related to the integrator, and it is against the economic efficiency in performing the inspection.

【0012】[0012]

【発明が解決を必要とする課題】本発明は、TFT−L
CDにおいて、積分用コンデンサー及びこれに関する測
定器具を設けることなしに、前記の各点が正常であるか
否かを、簡便且つ効率的に検査できる方法及びそのため
の装置を提供することを目的としている。
SUMMARY OF THE INVENTION The present invention is a TFT-L.
It is an object of the present invention to provide a method and a device therefor capable of simply and efficiently inspecting whether or not each of the above points is normal in a CD without providing an integrating capacitor and a measuring instrument related thereto. .

【0013】[0013]

【課題を解決するための手段】上記の如き課題を解決す
るため、本発明の構成は、TFTを使用したアクティブ
カラーLCDにおいて、TFTをONとして、LCDの
セルコンデンサーにデータラインを通じて充電を行い、
次に、TFTをOFFの状態として当該充電状態を保持
した後、再度TFTをONとして、TFTのソース及び
ドレインを通じて、アース側に接続している抵抗を通し
て放電を行い、且つ放電における電流波形又は電圧波形
によって、TFTの機能、更には配線の接続状態が正常
であるか否かを判断するTFT−LCDの検査方法から
なり、
In order to solve the above problems, the structure of the present invention is, in an active color LCD using a TFT, turning on the TFT and charging the cell capacitor of the LCD through a data line,
Next, after keeping the charged state by turning off the TFT, the TFT is turned on again to discharge through the resistor connected to the ground side through the source and drain of the TFT, and the current waveform or voltage in the discharge. It consists of a TFT-LCD inspection method that determines whether the function of the TFT and the connection state of the wiring are normal depending on the waveform.

【0014】またその為の装置として、TFTのソース
側と接続されている抵抗を導通する電流又は、当該抵抗
の両端における電圧の波形を検出する波形検出器を備え
たことによる検査装置からなる。
As a device therefor, an inspection device is provided which is provided with a waveform detector for detecting a waveform of a current conducted through a resistor connected to the source side of the TFT or a voltage across the resistor.

【0015】[0015]

【発明の作用】図2に従って、本発明の基本原理を説明
する。
The basic principle of the present invention will be described with reference to FIG.

【0016】図2は、本願発明における1個の液晶セル
の容量及びTFTがアレイの場合において附加される補
助容量によるセルコンデンサーC(実際には、TFT
がアレイの段階では、附加された補助容量自体がセルコ
ンデンサーCを構成し、液晶が各セルに封入された後
には、該補助容量と、液晶セル自身が有する容量とが、
セルコンデンサーCを構成することになる。)と、こ
れにドレイン側を介して接続されるTFT及びTFTの
ソース側に接続されるデータ線、TFTのゲート側に接
続されているゲート線を示すほか、TFTのソース側と
接続されている抵抗Rとデータ線との間に介在する第
1スイッチS,抵抗Rを導通する電流の波形を検査
する検査装置11及び抵抗Rと該検査装置との間に介
在する第2スイッチSが示されている。
FIG. 2 shows a cell capacitor C s (actually, the TFT, which is the capacitance of one liquid crystal cell in the present invention and the auxiliary capacitance added when the TFT is an array).
In the array stage, the added auxiliary capacitance itself constitutes the cell capacitor C s, and after the liquid crystal is enclosed in each cell, the auxiliary capacitance and the capacitance of the liquid crystal cell itself are
It will constitute the cell capacitor C s . ), A TFT connected to the TFT via the drain side, a data line connected to the source side of the TFT, a gate line connected to the gate side of the TFT, and also connected to the source side of the TFT. second switch interposed between the resistance R g and the data line and the first switch S d, the resistance R g inspecting apparatus for inspecting a waveform of the current to conduct 11 and resistor R g and the inspection device interposed between the S r is indicated.

【0017】図2の回路に対し、図3に示すようなゲー
ト電圧V,及びデータ電圧Vを印加し、当初スイッ
チSをONの状態とした場合には、セルコンデンサー
は、データ電圧Vによってゲート電圧Vのパル
ス電圧が存在する期間中充電される。
When the gate voltage V G and the data voltage V D as shown in FIG. 3 are applied to the circuit of FIG. 2 and the switch S d is initially turned on, the cell capacitor C s is The data voltage V D charges the gate voltage V G during the period when the pulse voltage is present.

【0018】尚、第1スイッチSをONとしている期
間では、第2スイッチSはOFFとしている。これ
は、データ電圧Vを検査装置11によって測定する必
要がないからである。
The second switch S r is off during the period when the first switch S d is on. This is because it is not necessary to measure the data voltage V D by the inspection device 11.

【0019】次に、ゲート電圧Vのパルスの導通期間
を過ぎて、TFTがOFFとなった段階では、TFTの
ソース及びドレイン間の抵抗は、TFTがゲート電圧V
によってONの場合に比し10ないし10倍の大
きさとなるので、セルコンデンサCに充電された電荷
はせいぜい漏洩によって順次減少する程度であって、充
電された状態は維持される。
Next, when the TFT is turned off after the conduction period of the pulse of the gate voltage V G has passed, the resistance between the source and drain of the TFT is as follows:
Since the size of G is 10 5 to 10 6 times as large as in the case of ON, the charge charged in the cell capacitor C s is at most gradually reduced by leakage, and the charged state is maintained.

【0020】次に、再びゲート電圧Vのパルスの導通
によってTFTのソースとドレインとの間がONとなっ
たときに、第1スイッチSをOFFとし、該ドレイン
と波形検査器との間に介在するスイッチSをONとし
た場合には、セルコンデンサCに蓄電された電荷は、
ドレイン及びソースに接続された抵抗Rを通じて放電
されることになる。
Next, when the source and drain of the TFT are turned on again by the conduction of the pulse of the gate voltage V G , the first switch S d is turned off and the drain and the waveform inspector are connected. When the switch S r interposed in is turned on, the electric charge stored in the cell capacitor C s is
It will be discharged through the resistor R g connected to the drain and the source.

【0021】尚、第1スイッチSをOFFとするの
は、放電電流によって、データ電源側に、不要なアクシ
デントを生じさせない為であるが、第1スイッチS
は、本発明の製造の不可欠な構成要素ではない。
The reason why the first switch S d is turned off is that the discharge current does not cause an unnecessary accident on the data power supply side, but the first switch S d is turned off.
d is not an essential component of the manufacture of the present invention.

【0022】但し、抵抗Rは、TFT−LCDが製造
途中の段階で、各端子にガードリングが接続されている
場合には、各TFTのドレインと、ガードリングを含め
たアース間の抵抗であり、またガードリングを外した場
合には、検出器11側における測定の便宜のために、人
為的に接続された抵抗であって、通常TFTがONとな
っている場合のソースとドレインとの間の抵抗
(Ron)100分の1以下の程度に設計されている抵
抗である。
However, the resistance R g is a resistance between the drain of each TFT and the ground including the guard ring when a guard ring is connected to each terminal at the stage of manufacturing the TFT-LCD. If the guard ring is removed, for convenience of measurement on the detector 11 side, the resistance is artificially connected, and the source and drain are normally connected when the TFT is ON. The resistance (R on ) is a resistance designed to be 1/100 or less.

【0023】第2スイッチSをONとすることによっ
て、放電に基づく電流又は電圧は波形検査装置によって
キャッチされるが、第2スイッチSも又本発明の不可
欠な構成要素ではない。
By turning on the second switch S r , the current or voltage based on the discharge is caught by the waveform inspection device, but the second switch S r is not an essential component of the present invention either.

【0024】放電による電圧又は電流の波形の検査は、
アナログ方式としてオシロスコープを使用してもよい
が、より正確な判定のためには出力電圧又は電流の値を
コンピュータに入力し、これによって時系列的に電圧又
は電流波形をグラフによって表示することも可能であ
り、このような方式によって、スピーディな測定を実現
することができる。
The inspection of the waveform of voltage or current due to discharge is
An oscilloscope may be used as an analog method, but for more accurate judgment, it is also possible to input the output voltage or current value into the computer and thereby display the voltage or current waveform in a graph in time series. Therefore, speedy measurement can be realized by such a method.

【0025】放電による電圧又は電流の波形の一部は、
図3の(d)に示すような鋸歯状波を呈するが、その時
定数は、概ねT=C(Ron+R)である。
Part of the waveform of voltage or current due to discharge is
A sawtooth wave as shown in FIG. 3D is exhibited, but its time constant is approximately T = C s (R on + R g ).

【0026】セルコンデンサーCの大きさも事前に判
明している以上、Rを導通する電流波時定数が予めの
予測と一致している場合にはTFTのセルコンデンサ
ー、ゲート線及びデータ線との接続関係は、正常である
ことが判明する。
Since the size of the cell capacitor C s is also known in advance, if the current wave time constant for conducting R g matches the prediction in advance, the cell capacitor of the TFT, the gate line and the data line are The connection relationship of is found to be normal.

【0027】これに対し、放電による電圧又は電流の時
定数Tが変化し、波形が予めの予測と一致していない場
合には、通常RonまたはCの値が規格から変動して
いることを意味しており、これはTFTまたはその周辺
の接続関係が異常であることを表わすことになる。
On the other hand, when the time constant T of the voltage or current due to discharge changes and the waveform does not match the prediction in advance, the value of R on or C s usually changes from the standard. Which means that the connection relation of the TFT or its periphery is abnormal.

【0028】他方、抵抗Rgに何らの電流が導通しない
場合には、セルコンデンサーCに荷電が蓄電されなか
ったことになり、TFTとゲート線、データ線との何れ
かの接続関係に異常が存在したことになる。
On the other hand, if no current is conducted to the resistor Rg, it means that the cell capacitor C s has not been charged, and the connection relation between the TFT and the gate line or the data line is abnormal. It has existed.

【0029】ここで、放電出力と、各素子又は接続関係
の異常に関する具体例に即して説明する。実施例1にお
いて後述するように、実際のTFT−LCDの検査で
は、各画素に対応して配列されたTFTの各行に対する
複数のゲート線及び各TFTの列に対する複数のデータ
線を設け、これらの複数のゲート線及び複数のデータ線
を、スイッチを順次切り換えて、リレーを使用して全画
素に対応したTFT−LCDの機能、配線の接続状態が
正常か否かを判断している。
Here, a specific example of discharge output and abnormality in each element or connection will be described. As will be described later in Example 1, in the actual inspection of the TFT-LCD, a plurality of gate lines for each row of TFTs arranged corresponding to each pixel and a plurality of data lines for each column of TFTs are provided. A plurality of gate lines and a plurality of data lines are sequentially switched, and a relay is used to determine whether the function of the TFT-LCD corresponding to all pixels and the connection state of wiring are normal.

【0030】このような場合、図4(a)に示すよう
に、データ線が、TFTとTFTとの間において断
線している場合には、Cs1及びCs2には充電が行な
われないので、図4(b)の各放電波形に示すように、
s1、Cs2には放電波形は現われない。これに対
し、Cs3には充電が行なわれ、かつ放電出力が現われ
る。即ち、図4(b)のようなゲート毎の変化による放
電出力波形の相違によって、データ線の断線を察知でき
る。
In such a case, as shown in FIG. 4A, when the data line is disconnected between the TFT 2 and the TFT 3 , C s1 and C s2 are charged. Therefore, as shown in each discharge waveform in FIG. 4 (b),
No discharge waveform appears in C s1 and C s2 . On the other hand, C s3 is charged and a discharge output appears. That is, the disconnection of the data line can be detected by the difference in the discharge output waveform due to the change in each gate as shown in FIG.

【0031】図5(a)に示すように、ゲート線が、T
FTとTFTとの間で断線している場合には、C
s1、Cs2においては充電が行なわれないので、放電
出力が現われない。これに対し、Cs1は充電が行なわ
れ、放電出力が現われる。即ち、各ゲート線毎の放電波
形の図5(b)の如き相違によって、ゲート線の断線の
箇所を知ることができる。
As shown in FIG. 5A, the gate line is T
If there is a disconnection between FT 1 and TFT 2 , C
Since charging is not performed in s1 and C s2 , no discharge output appears. On the other hand, C s1 is charged and discharge output appears. That is, it is possible to know the location of the disconnection of the gate line by the difference in the discharge waveform for each gate line as shown in FIG.

【0032】図6(a)に示すように、TFTに接続
するゲート線が、データ線とショートした場合には、T
FTにおいて、放電出力を測定したとしても、データ
線がゲート線と接続しているため、TFTと接続して
いるゲート線を電源と接続した状態で出力波形を求めた
場合、ゲート印加電圧自体がデータ端子に現われ、図6
(b)のTFTの如き出力波形となる。但し、通常出
力波形を求める際、波形入力回路をは、高い増幅率をも
って増幅しているため、出力の測定値を飽和し、測定不
能としてしまうことが多い。他のデータ線とショートし
ていないゲート線に対応するTFT、TFTでは、
測定値に各ゲート線をその電源と接続させたとしても、
データ線がショートした部位を解してアースに接続され
ているため、図6(b)のTFT、TFTに示すよ
うなアース電圧による水平な出力を読み出すことにな
る。即ち、図6(b)の如き異常な出力波形によって、
データ線とゲート線とのショートを察知することができ
る。
As shown in FIG. 6A, when the gate line connected to the TFT 2 is short-circuited with the data line, T
In FT 2 , even if the discharge output is measured, since the data line is connected to the gate line, if the output waveform is obtained with the gate line connected to TFT 2 connected to the power supply, the gate applied voltage Itself appears in the data terminal and is shown in FIG.
The output waveform is similar to that of the TFT 2 in (b). However, when the normal output waveform is obtained, since the waveform input circuit amplifies with a high amplification factor, the measured value of the output is often saturated and measurement becomes impossible. In the TFT 1 and TFT 3 corresponding to the gate line which is not short-circuited with other data lines,
Even if you connect each gate line to the power supply for the measured value,
Since the shorted portion of the data line is connected to the ground, the horizontal output due to the ground voltage as shown in TFT 1 and TFT 3 in FIG. 6B is read. That is, due to the abnormal output waveform as shown in FIG.
It is possible to detect a short circuit between the data line and the gate line.

【0033】尤も、TFTのゲートとソースとが、シ
ョートしている場合においても、TFTを通じて、ゲ
ート線からの電源入力が測定されるため、前記データ線
とゲート線とのショートと全く同様の出力波形が生ずる
ことになる。この場合には、実際にTFTの部位を検
査して、図6(b)のTFTに示すが如き飽和出力
が、データ線とゲート線との間のショートに由来する
か、又はTFTのゲートとソース間のショートなのか、
データ線とゲート線との間のショートなのかを確認する
必要がある。
Even if the gate and the source of the TFT 2 are short-circuited, the power supply input from the gate line is measured through the TFT 3 , so that it is exactly the same as the short circuit between the data line and the gate line. Will result in an output waveform of In this case, the portion of the TFT 2 is actually inspected, and the saturation output as shown in the TFT 2 of FIG. 6B is derived from the short circuit between the data line and the gate line, or the saturation output of the TFT. Is it a short between the gate and the source,
It is necessary to check if there is a short circuit between the data line and the gate line.

【0034】図7(a)に示すように、TFTのゲート
とドレインとの間がショートしている場合には、データ
線とゲート線とは、TFTのゲートとドレインとを介し
て接続されていることになり、ゲート線をONとした状
態で放電出力を測定した場合には、TFTのONのとき
の抵抗Ronと、検出抵抗Rによって分圧された出力
即ち、出力に対するR/(Ron+R)が生ずるこ
とになる。実際には、ゲートとドレインとの間に存在す
る僅かなキャパシタンス等の存在によって、多少の時間
遅れが生じ、図7(b)に示すような略直線状の立ち上
がり状態を示した後、一定の出力値を示すことになる。
即ち、図7(b)の如き出力によって、TFTのゲート
とドレインとの間のショートを察知することができる。
As shown in FIG. 7A, when the gate and drain of the TFT are short-circuited, the data line and gate line are connected via the gate and drain of the TFT. Therefore, when the discharge output is measured with the gate line turned on , the output divided by the resistance R on when the TFT is on and the detection resistance R g , that is, R g / (R on + R g ) will occur. In reality, the presence of a slight capacitance or the like between the gate and the drain causes a slight time delay, and after a substantially linear rising state as shown in FIG. It will indicate the output value.
That is, a short circuit between the gate and drain of the TFT can be detected by the output as shown in FIG.

【0035】図8(a)に示すように、TFTのソース
とドレインとのあいだがショートしている場合には、ゲ
ート線からの電圧又は電流を介して、Cに充電するこ
とができない。このため、放電は現われない。但し、ゲ
ート線とデータ線との間のTFTを介した結合容量が存
在するため、図8(b)に示すような速やかな減衰曲線
(一般にこのような減衰曲線を、「ゲート印加電圧の回
り込み曲線」という)が現われる。即ち、図8(b)の
如き減衰曲線によって、TFTのソースとドレインとの
間のショートを察知することができる。
As shown in FIG. 8 (a), if the between the source and the drain of the TFT are short-circuited via a voltage or current from the gate line, it can not be charged to the C s. Therefore, no discharge appears. However, since there is a coupling capacitance between the gate line and the data line via the TFT, a rapid attenuation curve as shown in FIG. "Curve") appears. That is, a short circuit between the source and the drain of the TFT can be detected from the attenuation curve as shown in FIG.

【0036】尤も、Cがキャパシタンスとしての機能
を果たさず、両極がショートしている場合、及びTFT
のドレインとCとがショートしている場合において
も、充電及び放電が不可能であり、同様に図8(b)の
如き出力波形を示すことになる。この場合には、図8
(b)の如き出力曲線がTFTのソース、ドレイン間の
ショートに由来するのか、Cの両極のショートに由来
するのか、更にはTFTのドレインとCとのショトに
由来するのかを実際に検査することが必要である。
However, when C s does not function as a capacitance and both electrodes are short-circuited, and when the TFT is
In the case where the drain and C s are short-circuited also, it is impossible to charge and discharge, will exhibit such output waveform as well FIG. 8 (b). In this case,
Whether the output curve as shown in (b) originates from a short circuit between the source and drain of the TFT, a short circuit between the two electrodes of C s , and further a short circuit between the drain of the TFT and C s. It is necessary to inspect.

【0037】TFTのゲートとゲート線との間が切断さ
れている場合には、TFTを介することによるCの充
電が行なわれないため、これによる放電出力波形も現わ
れない。この場合の出力波形は、ゲート線とデータ線と
の間の浮遊容量及びデータ線の接続抵抗Rによる図9
(b)のような放電出力となる。但し、当該放電出力
は、ソース、ドレイン間のショートあるいはCのショ
ートの場合の放電出力よりも更に小さい放電出力となっ
ている。TFTのソース側とデータ線との間がショート
している場合においても、Cに対する充電及び放電が
行なわれる為、図9(b)と同じような出力波形が得ら
れる。この場合には、TFTのゲート線又はソース線の
何れがショートしているかを具体的に点検することが必
要である。このように、放電出力波形によって、TFT
−LCDの機能、配線の接続状態の何れが必要であるか
についておよそ察知することができる。
If the gate of the TFT is disconnected from the gate line, C s is not charged through the TFT, and the discharge output waveform due to this does not appear. The output waveform in this case is shown in FIG. 9 due to the stray capacitance between the gate line and the data line and the connection resistance R g of the data line.
The discharge output is as shown in (b). However, the discharge power has a smaller discharge power than the discharge output for the source, short or C s between the drain short. In the case where between the source side and the data lines of the TFT are short-circuited also, since the charging and discharging of C s is performed, it is similar output waveform and FIG. 9 (b) is obtained. In this case, it is necessary to specifically check whether the gate line or the source line of the TFT is short-circuited. Thus, depending on the discharge output waveform, the TFT
-It is possible to roughly know whether the function of the LCD or the connection state of the wiring is necessary.

【実施例】以上の如き作動原理を前提として、本願発明
の実施例について説明する。
EXAMPLE An example of the present invention will be described on the premise of the above operating principle.

【0038】[0038]

【実施例1】図10は、本発明において、実際に使用さ
れる実施例を示す。
Embodiment 1 FIG. 10 shows an embodiment actually used in the present invention.

【0039】即ち、請求項2記載のように各画素に対応
して配列されたTFTの各行のゲート線G,G,…
…Gに対し、スイッチSg1,Sg2,………Sgm
を設け、同様に各TFTの列に対するデータ線D,D
,D,……Dに対し、スイッチSd1,Sd2
……Sdnを設け、かつ波形検査装置に対しても、各デ
ータ線に対応して、スイッチSr1,Sr2,……S
rnを設けている。
That is, the gate lines G 1 , G 2 , ... Of each row of TFTs arranged corresponding to each pixel as described in claim 2 .
... with respect to G m, switch S g1, S g2, ......... S gm
Similarly, the data lines D 1 and D for the columns of each TFT are similarly provided.
2 , D 3 , ... D n , switches S d1 , S d2 ,
... S dn is provided, and the switches S r1 , S r2 , ... S are provided corresponding to each data line even in the waveform inspection device.
rn is provided.

【0040】図10において、リレーを使用して、スイ
ッチSg1,Sg2,……Sgnを順次切替え、且つス
イッチSd1,Sd2,……Sdm,Sr1,Sr2
……Srnを順次切り替えた場合には、当該切替によっ
て、全画素に対応したTFTの接続関係が正常か異常か
が順次効率的に検査することが可能となる。尚、図10
においては、各データ線において、リレーと接続した部
位と、アースに接続した部位との間に設けられている抵
抗Rは、放電出力測定の便宜のための抵抗であるが、
測定誤差を少なくするため、TFTがONとなっている
場合の抵抗値Ronに対し、約100分の1以下の大き
さに設計されている。
In FIG. 10, the relays are used to sequentially switch the switches S g1 , S g2 , ... S gn , and the switches S d1 , S d2 , ... S dm , S r1 , S r2 ,
... When S rn is sequentially switched, it becomes possible to sequentially and efficiently inspect whether the connection relationship of the TFTs corresponding to all pixels is normal or abnormal by the switching. Incidentally, FIG.
In, in each data line, the resistance R g provided between the part connected to the relay and the part connected to the ground is a resistance for convenience of discharge output measurement,
In order to reduce the measurement error, the resistance value R on when the TFT is ON is designed to be about 1/100 or less.

【0041】他方、測定を行うための増幅器の入力イン
ピーダレスは、極めて大きく設計されている。
On the other hand, the input impederlessness of the amplifier for making the measurement is designed to be very large.

【0042】このような場合、図6(a)に示すよう
に、データ線とゲート線との間がショートしたとして
も、大抵の電流は、抵抗Rg1、Rg2、…を通過し、
増幅器の入力機側に、ゲート電源がそのまま入力される
ことを防止し、増幅器及び測定計を保護することができ
る。
In such a case, as shown in FIG. 6A, even if the data line and the gate line are short-circuited, most of the current passes through the resistors R g1 , R g2 ,.
It is possible to prevent the gate power supply from being directly input to the input unit side of the amplifier and protect the amplifier and the measuring meter.

【0043】[0043]

【実施例2】図10に示すような全TFTに対する検査
を可能とする装置において、特に、図11(イ)に示す
ように、全セルコンデンサーに対し充電を行った場合、
図11(ロ)に示すように各セルコンデンサーに正常な
波形が得られた場合には、全体が正常に作動できること
になる。
[Embodiment 2] In an apparatus capable of inspecting all TFTs as shown in FIG. 10, particularly when all cell capacitors are charged as shown in FIG.
When a normal waveform is obtained in each cell capacitor as shown in FIG. 11B, the whole can operate normally.

【0044】これに対し、図11(ハ)に示すように所
々離れた場所において、時定数Tが異常値を示した場合
には、TFT又はLCD自体に異常が存在することが判
明し、特に、放電波形が得られない場合には、当該場所
におけるTFTと,ゲート線又はデータ線の何れかとの
接続が断線していることを意味している。
On the other hand, when the time constant T shows an abnormal value at some distant places as shown in FIG. 11C, it is found that the TFT or LCD itself has an abnormality. If the discharge waveform cannot be obtained, it means that the connection between the TFT and the gate line or the data line at that location is broken.

【0045】図11(ニ)に示すように、特定列の全部
又は一部(図11(ニ)においては一部を示している)
放電波形が得られない場合には、当該列を接続している
データ線自体の接続に異常があることを示している。
As shown in FIG. 11D, all or a part of the specific column (a part is shown in FIG. 11D).
When the discharge waveform is not obtained, it means that there is an abnormality in the connection of the data line itself connecting the column.

【0046】同様に、図11(ホ)に示すように、特定
の行のゲート線について放電波形が得られない場合に
は、当該行のゲート線の接続に異常があることを示して
いる。
Similarly, as shown in FIG. 11 (e), when the discharge waveform cannot be obtained for the gate line of a specific row, it means that the connection of the gate line of the row is abnormal.

【0047】[0047]

【実施例3】図10に示す全TFTに対する検査が可能
である装置において、特に、図12(イ)のように、ゲ
ート線について1行置きにセルコンデンサーの充電を行
った場合、図12(ロ)のように、当該1行置きに従っ
て、放電波形が得られた場合には、接続が正常であるこ
とを裏付けている。
[Embodiment 3] In the device capable of inspecting all TFTs shown in FIG. 10, in particular, when the cell capacitors are charged every other row with respect to the gate line as shown in FIG. When the discharge waveform is obtained according to the every other line as in (b), it confirms that the connection is normal.

【0048】これに対し、図12(ハ)のように、本来
ONとしていないゲート線について、放電波形が得られ
た場合には、当該部位におけるゲート線に隣接する部位
との間にショートが存在することを裏付けている。
On the other hand, as shown in FIG. 12C, when a discharge waveform is obtained for a gate line that is not originally ON, a short circuit exists between the part and the part adjacent to the gate line. It supports what you do.

【0049】[0049]

【実施例4】図10に示す全TFTの検査が可能である
装置において、特に、図13(イ)に示すように、デー
タ線の列について1列置きに充電を行った後、本願発明
の放電を行った場合、図13(ロ)に示すように、当該
1列置きに各セルコンデンサーからの放電波形が得られ
た場合には、少なくとも当該充電が行われたTFTの接
続は正常であることが判明する。
[Embodiment 4] In the device capable of inspecting all the TFTs shown in FIG. 10, particularly, as shown in FIG. When discharging is performed, as shown in FIG. 13B, at least when the discharging waveform from each cell capacitor is obtained every other column, the connection of at least the charged TFT is normal. It turns out.

【0050】これに対し、図13(ハ)に示すように、
充電を行っていない列のデータ線に、放電波形が得られ
た場合には、データ線に隣接する部位との間にショート
が存在することを裏付けていることになる。
On the other hand, as shown in FIG.
When the discharge waveform is obtained on the data line of the column which is not charged, it confirms that a short circuit exists between the data line and the portion adjacent to the data line.

【0051】尚、上記の如きTFT−LCDの全体の状
況の検査を行うには、個々のTFTの配列に対応した表
示板を用い、これに従って異常な部位を表示した場合に
は、異常部位の検索に極めて好都合である。
In order to inspect the entire condition of the TFT-LCD as described above, a display plate corresponding to the arrangement of the individual TFTs is used. Very convenient for searching.

【実施例5】一般に、正常な場合におけるセルコンデン
サーCは事前に予め判明しており、又R,Ron
その範囲がおよそ判明している。
Fifth Embodiment In general, the cell capacitor C s in a normal case is known in advance, and the ranges of R g and R on are also known.

【0052】従って、前記各素子及び接続関係が正常で
ある場合には、図2の波形検査器が検出する放電電圧又
は放電電流の上限及び下限は、図14に示すようにおの
ずと定まることになる。
Therefore, when the respective elements and the connection relation are normal, the upper and lower limits of the discharge voltage or the discharge current detected by the waveform inspector of FIG. 2 are naturally determined as shown in FIG. .

【0053】従って、実際の検出された放電電圧又は放
電電流による出力が、図14に示す上限及び下限の範囲
にあるか否かを判断することによって、TFT−LCD
の各素子の機能、配線の接続状態が正常であるか否かが
判断できることになる。
Therefore, the TFT-LCD is judged by judging whether the output by the actual detected discharge voltage or discharge current is in the range of the upper limit and the lower limit shown in FIG.
It is possible to judge whether the function of each element and the connection state of the wiring are normal.

【0054】そして実施例5においては、図10に示す
ように、各画素に対応して配列されたTFTの各行のゲ
ート線G、G、……Gに対し、スイッチSg1
g2、………Sgmを設け、同様に各TFTの列に対
するデータ線D、D、D、……Dに対し、スイ
ッチSd1、Sd2、……Sdnを設け、かつ波形検査
装置に対しても、各データ線に対応して、スイッチS
r1、Sr2、……Srnを設け、リレーを使用して、
スイッチSg1、Sg2、……Sgnを順次切替え、且
つデータ用スイッチSd1、Sd2、……Sdm、リレ
ー用スイッチSr1、Sr2、……Srnを順次切り替
えた場合には、当該切替によって、全画素に対応したT
FTの接続関係が正常か異常かを順次効率的に検査する
が、当該検査の際、リレー側に検出器11としてオッシ
ロスコープを接続し、各データライン及びゲートライン
の切替毎に出力放電波形が、図14に示すような最大出
力と最小出力とによる範囲内にあるか否かを判別し、各
素子の機能、配線の接続状態が正常であるか否かを判断
する。
[0054] Then, in the fifth embodiment, as shown in FIG. 10, gate lines G 1 of each row of the TFT are arranged to correspond to each pixel, G 2, with respect ...... G m, the switch S g1,
S g2, the ......... S gm provided, likewise the data lines D 1 for the columns of the TFT, D 2, D 3, to ...... D n, the switch S d1, S d2, the ...... S dn provided, Also for the waveform inspection device, the switch S is provided corresponding to each data line.
r1 , S r2 , ... S rn are provided and a relay is used.
When the switches S g1 , S g2 , ... S gn are sequentially switched, and the data switches S d1 , S d2 , ... S dm and the relay switches S r1 , S r2 , ... S rn are sequentially switched. , T corresponding to all pixels by the switching
Whether the connection relationship of FT is normal or abnormal is sequentially inspected efficiently. At the time of the inspection, an oscilloscope is connected as the detector 11 to the relay side, and the output discharge waveform is changed every switching of each data line and gate line. It is determined whether or not it is within the range of the maximum output and the minimum output as shown in FIG. 14, and it is determined whether or not the function of each element and the connection state of the wiring are normal.

【0055】オッシロスコープを使用する場合には、必
然的に目視による判断を行ない、かつ異常が発生したデ
ータ線及びゲート線の組み合わせの部位について具体的
な検討を行なうことになるが、このような目視の判断が
必要である点において、多数の液晶を有する場合の測定
には必ずしも適当ではない。
When the oscilloscope is used, a visual judgment is inevitably made, and a specific examination is made on the portion of the combination of the data line and the gate line where the abnormality has occurred. However, it is not always suitable for the measurement when a large number of liquid crystals are included.

【0056】[0056]

【実施例6】実施例6もまた、実施例5の場合と同様、
放電出力波形が最大出力と最小出力との間にあるか否か
を検出する構成を示すが、図15に示すように、放電後
複数個の所定時間を設定し、該所定時間における放電出
力の最大値又は最小値を予め定め、各所定時間毎の放電
電圧又は放電電流が、正常値の範囲内にあるか否かをマ
イクロコンピュータによって判別し、これによって素子
の機能、配線の接続状態が正常であるか否かを判断して
いる。
[Sixth Embodiment] A sixth embodiment is similar to the fifth embodiment.
A configuration for detecting whether or not the discharge output waveform is between the maximum output and the minimum output is shown. As shown in FIG. 15, a plurality of predetermined times are set after the discharge and the discharge output at the predetermined time is set. The maximum or minimum value is set in advance, and the microcomputer determines whether the discharge voltage or discharge current at each predetermined time is within the range of normal values, and the function of the element and the connection state of the wiring are normal. It is determined whether or not

【0057】実施例6では、実施例5の場合のように、
全ての放電出力について目視することは不要である。
In the sixth embodiment, as in the fifth embodiment,
It is not necessary to visually check all discharge outputs.

【0058】実際の放電曲線は、図15に示すように、
浮遊キャパシタンスのため、当初立ち上がり曲線を示す
が、その後は通常の放電曲線である指数関数に従って減
少するので、初期の立ち上りが終了した直後の時間及び
その後2、3の所定時間(図15におけるt、t
びtによって示される時間)を選択して検査すれば、
前記判断が実現できる。
The actual discharge curve is as shown in FIG.
Because of the stray capacitance, it initially shows a rising curve, but thereafter, it decreases according to an exponential function which is a normal discharge curve, so that the time immediately after the initial rising is finished and a predetermined time of a few times thereafter (t 1 in FIG. 15). , T 2 and t 3 ), and
The judgment can be realized.

【0059】[0059]

【実施例7】実施例7は、ゲート線及びデータ線のアー
スとの間において存在する、浮遊キャパシタンスを考慮
した構成を示す。
[Embodiment 7] Embodiment 7 shows a structure in which stray capacitance existing between the gate line and the ground of the data line is taken into consideration.

【0060】ゲート線及びデータ線は何れもアースとの
間において浮遊キャパシタンスが存在し、このため駆動
点からの距離が遠くなるに従って遅れた状態でゲートが
ONとなり、所定時間を経た後に、OFFとなったとし
ても、Cに対し、図16(a)に示すような矩形状の
パルスが印加される訳ではなく、図16(b)に示すよ
うな立ち上がり出力が緩慢な印加電流又は印加電圧がイ
ンプットされ、これに基く充電及び放電が行われること
になる。
Since both the gate line and the data line have stray capacitance with the ground, the gate turns on with a delay as the distance from the driving point increases, and turns off after a lapse of a predetermined time. even since, to C s, does not mean that a rectangular pulse as shown in FIG. 16 (a) is applied, and FIG. 16 (b) rising output shown in the slow applied current or applied voltage Is input, and charging and discharging are performed based on this.

【0061】この為、ゲート側の駆動点からの距離が遠
くなるTFT及びLCDにおいては、必然的に放電出力
もまた図17(a)に示すような典型的な指数関数では
なく、図17(b)に示すような、立ち上がりがやや緩
慢で、しかも放電時の曲線も緩慢なものとなり易い。
Therefore, in the TFT and the LCD whose distance from the driving point on the gate side is long, the discharge output is not necessarily a typical exponential function as shown in FIG. As shown in b), the rising is slightly slow, and the curve at the time of discharge tends to be slow.

【0062】従って、実施例5又は6における正常の出
力放電曲線の上限及び下限もTFT−LCDの位置によ
って個別的に異なり、本来ならば各ゲート線及びデータ
線毎に上限及び下限の放電出力を表示することが望まし
い。
Therefore, the upper and lower limits of the normal output discharge curve in Example 5 or 6 also differ depending on the position of the TFT-LCD, and originally, the upper and lower discharge outputs are set for each gate line and data line. It is desirable to display.

【0063】しかしながら、各TFT−LCDにおい
て、このような上限出力及び下限出力を特定し、検査す
ることは極めて煩雑である。
However, it is extremely complicated to specify and inspect such upper limit output and lower limit output in each TFT-LCD.

【0064】実施例7においては、図18に示すよう
に、ゲート線及びデータ線の順序に従ってTFT−LC
Dをグループ毎に区分けし、該グループ毎に、正常な放
電出力の上限及び下限を設定している。
In the seventh embodiment, as shown in FIG. 18, the TFT-LC is arranged according to the order of the gate line and the data line.
D is divided into groups, and the upper and lower limits of normal discharge output are set for each group.

【0065】これによって、各ゲート線及びデータ線の
配列の順序に基づくグループ毎に、正確な放電の上限及
び下限の出力が得られることになり、ひいては正確な検
査が可能となる。
As a result, accurate output of the upper and lower limits of the discharge can be obtained for each group based on the arrangement order of the gate lines and the data lines, which in turn enables accurate inspection.

【0066】実際の検査の区分けの数は、各ゲート線及
び各データ線の数にもよるが、各データ線及び各ゲート
線毎に3乃至5個の区分けを行い、9(3×3)乃至2
5(5×5)のグループに分けることが多い。
The number of divisions of the actual inspection depends on the number of each gate line and each data line, but 3 to 5 divisions are made for each data line and each gate line, and 9 (3 × 3) Through 2
Often divided into 5 (5 x 5) groups.

【0067】尚、この場合実施例5に示すオッシロスコ
ープを使用する方法及び実施例6に示すマイクロコンピ
ュータを使用する方法の何れをも採用することができ
る。
In this case, both the method using the oscilloscope shown in the fifth embodiment and the method using the microcomputer shown in the sixth embodiment can be adopted.

【0068】[0068]

【実施例8】実施例8は、TFTがOFFとなっている
場合におけるリーク抵抗であるRoffが正常であるか
否かを判断する方法を示す。
[Embodiment 8] Embodiment 8 shows a method for judging whether or not R off, which is the leak resistance when the TFT is OFF, is normal.

【0069】リーク抵抗Roffは、Cを充電した
後、TFTをOFFとした時間Tの間のCの緩慢な
放電の程度を支配する。
[0069] leakage resistance R off, after charging the C s, govern the degree of slow discharge of C s during the time T h where the TFT turned OFF.

【0070】Ron及びRoffが正常な場合の、C
の充放電状態及び、検出放電出力を図19(a)とし、
onが正常値よりも小さい値であって、Roffが正
常の場合のCの放電状態及びこれに基く出力は、図1
9(b)のように、放電時の時定数が小さいため、速や
かな放電曲線を示すことになる。
C s when R on and R off are normal
19 (a) shows the charge / discharge state and the detected discharge output of
The discharge state of C s and the output based on this when R on is smaller than the normal value and R off is normal are shown in FIG.
As shown in FIG. 9 (b), since the time constant during discharge is small, a quick discharge curve is shown.

【0071】この場合実施例5、6に示すような、検出
された放電出力が最大出力及び最小出力の間にあるか否
かとの判断を機械的に当てはめた場合には、図19
(b)の出力は、放電値が速やかに減衰するため、最小
出力を下回り、異常な出力を示すことになる。
In this case, when the judgment as to whether or not the detected discharge output is between the maximum output and the minimum output is mechanically applied as shown in Examples 5 and 6, FIG.
The output of (b) is below the minimum output because the discharge value is rapidly attenuated, and an abnormal output is shown.

【0072】確かにRonのみに着目した場合には、こ
れは異常な出力ということになる(但し、通常Ron
正常値よりも小さい値であっても、これが極端に小さい
値でない限り、良品である場合が多い。)。
Certainly, when focusing on only R on , this is an abnormal output (however, even if R on is usually smaller than the normal value, as long as it is not extremely small, It is often a good product.)

【0073】これに対し、リーク抵抗Roffが正常か
否かに着目した場合には、図19(b)の下側の放電出
力測定曲線に着目しただけでは、この点を判別すること
ができない。
On the other hand, when attention is paid to whether the leak resistance R off is normal, this point cannot be discriminated only by focusing on the discharge output measurement curve on the lower side of FIG. 19B. .

【0074】TFTをOFFとした時点の時間を基準と
した場合、TFTのリーク抵抗Roffを導通する放電
出力電圧は、e=E・exp(−t/Coff)で
ある(但し、E:TFTをOFFとした時点におけるC
の両極間の電圧値を示す。この場合、リークする時間
をTh1,Th2の2種類とした場合の放電出力電圧e
,eは、 e=E・exp(−Th1/Coff) e=E・exp(−Th2/Coff) である(但し、図2における抵抗Rは、Roffより
も遥かに小さいので、これを無視している。)
With reference to the time when the TFT is turned off , the discharge output voltage for conducting the leak resistance R off of the TFT is e = E · exp (-t / C s R off ) (however, E: C when the TFT is turned off
The voltage value between both poles of s is shown. In this case, the discharge output voltage e when the leak time is set to two types of Th1 and Th2
1, e 2 is e 1 = E · exp (-T h1 / C s R off) e 2 = E · exp (-T h2 / C s R off) ( where the resistance R g in FIG. 2 , R off , so it is ignored.)

【0075】そして、Th1及びTh2を経過した後、
それぞれTFTをONとすることによって、生ずるC
の放電出力は、 e’=e・exp(−t/Con)・R/(Ron+R) ≒e・exp(−t/Con)・R/Ron’=e・exp(−t/Con)・R/(Ron+R) ≒e・exp(−t/Con)・R/Ron である(但し、tは、それぞれTFTをONとした地点
を基準とした時間経過を表わす。尚、図2におけるR
は、Ronよりも遥かに小さいので、これを無視してい
る。)。
Then, after the passage of T h1 and T h2 ,
By the ON the TFT, respectively, resulting C s
The discharge output of e 1 ′ = e 1 · exp (−t / C s R on ) · R g / (R on + R g ) ≈e 1 · exp (−t / C s R on ) · R g / R on e 2 ′ = e 2 · exp (−t / C s R on ) · R g / (R on + R g ) ≈e 2 · exp (−t / C s R on ) · R g / R on Yes (however, t represents the passage of time with respect to the point where each TFT is turned on. Note that R g in FIG.
Is much smaller than R on and ignores it. ).

【0076】このような場合、異なるリーク時間
h1,Th2を設定した後の出力電圧e’,e
の波形が、さして違わない場合には、これはRoff
値が正常であって、e、eの値がさして違っていな
いからにほかならない。
In such a case, the output voltages e 1 ′ and e 2 ′ after setting different leak times T h1 and T h2.
If the waveforms of 1 are not so different, this is because the value of R off is normal and the values of e 1 and e 2 are not so different.

【0077】即ち、図19(c)、(d)に示すよう
に、図19(a)、(b)に対応した場合において、異
なるリーク時間Th1、Th2を設定した場合には、図
19(d)の出力測定波形e’は、図19(b)の出
力波形e’とさして違わないことが判別され、この場
合のリーク抵抗Roffが正常であることが判断される
わけである。
That is, as shown in FIGS. 19 (c) and 19 (d), when different leak times T h1 and T h2 are set in the cases corresponding to FIGS. 19 (a) and 19 (b), It is determined that the output measurement waveform e 2 ′ of 19 (d) does not differ from the output waveform e 1 ′ of FIG. 19 (b), and it is determined that the leak resistance R off in this case is normal. Is.

【0078】このようにリーク抵抗Roffが正常であ
るか否かは、リークする時間Tを2種類設定し、各リ
ーク時間に対応する測定出力波形を対比することによっ
て判別することが可能となる。
As described above, whether or not the leak resistance R off is normal can be determined by setting two kinds of leak time T h and comparing measured output waveforms corresponding to each leak time. Become.

【0079】[0079]

【発明の効果】以上のとおり、本願発明の方法によっ
て、極めて簡単な構成でありながら、迅速にTFT−L
CDが正常であるか否かの点、及びTFTとその周囲の
回路の接続関係が正常であるか否かの点、更には、各行
のゲート線及び各列のデータ線の接続状態、ゲート線同
士のショートの有無、データ線同士のショートの有無等
が判明できる。特に、請求項9記載の、最大放電出力及
び最小放電出力を設定した方法は、迅速かつ簡単に前記
の点を測定できるとともに、TFTがOFFとなってい
る場合にのリーク抵抗Roffが正常であるか否かの点
をも簡単に判別することが可能となる。
As described above, according to the method of the present invention, the TFT-L can be quickly manufactured with an extremely simple structure.
The CD is normal, the connection between the TFT and the circuits around it is normal, and the connection between the gate lines in each row and the data lines in each column, and the gate lines. Whether or not there is a short circuit between the data lines and whether or not there is a short circuit between the data lines can be determined. Particularly, the method of setting the maximum discharge output and the minimum discharge output according to claim 9 can measure the above points quickly and easily, and the leak resistance R off when the TFT is OFF is normal. It is possible to easily determine whether or not there is any.

【0080】このように、本願発明は、TFT−LCD
の製造工程において、現実にその機能をチェックできる
ことを可能ならしめるので、本願発明の価値は絶大であ
る。
As described above, the present invention is a TFT-LCD.
Since it is possible to actually check the function in the manufacturing process of, the value of the present invention is enormous.

【0081】[0081]

【図面の簡単な説明】[Brief description of drawings]

【図1】:基本回路図 本発明の前提事項であるTFT−LCD回路の基本構成
を示す。
FIG. 1 is a basic circuit diagram showing a basic configuration of a TFT-LCD circuit which is a prerequisite of the present invention.

【図2】:電圧波形グラフ 本発明の前提となる各素子の作用原理を示す。FIG. 2 is a voltage waveform graph showing the principle of operation of each element that is a premise of the present invention.

【図3】:出力波形グラフ 本発明の基本原理を示す。FIG. 3: Output waveform graph showing the basic principle of the present invention.

【図4】(a)、(b):回路図及び検出側の出力グラ
フ データ線が断線した場合の状況及びこれに基づく各TF
T−LCDの出力状況を示す。
4 (a) and (b): Circuit diagram and output graph on detection side Situation when data line is broken and each TF based on it
The output status of the T-LCD is shown.

【図5】(a)、(b):回路図及び検出側の出力グラ
フ ゲート線が断線した場合の状況及びこれに基づく各TF
T−LCDの出力状況を示す。
5 (a), (b): Circuit diagram and output graph of detection side Situation when gate line is broken and each TF based on this
The output status of the T-LCD is shown.

【図6】(a)、(b):回路図及び検出側の出力グラ
フ データ線とゲート線とがショートした状況及びこれに基
くTFT−LCDの出力状況を示す。
6A and 6B are a circuit diagram and an output graph on the detection side, showing a situation where a data line and a gate line are short-circuited and an output situation of a TFT-LCD based on the situation.

【図7】(a)、(b):回路図及び検出側の出力グラ
フ TFTのゲートとドレインとがショートした場合の回路
図及 びこの場合の出力波形を示す。
7A and 7B are a circuit diagram and an output graph on the detection side. FIG. 7A shows a circuit diagram when a gate and a drain of a TFT are short-circuited and an output waveform in this case.

【図8】(a)、(b):回路図及び検出側の出力グラ
フ TFTのソートとドレインとがショートした場合の回路
図及 びこの場合の出力波形を示す。
8A and 8B are a circuit diagram and an output graph on the detection side. FIG. 8A shows a circuit diagram in the case where the TFT sort and the drain are short-circuited and an output waveform in this case.

【図9】(a)、(b):回路図及び検出側の出力グラ
フ TFTのゲートとゲート線とがショートした場合の回路
図 及びこの場合の出力波形を示す。
9A and 9B are a circuit diagram and an output graph of a detection side, a circuit diagram when a gate of a TFT and a gate line are short-circuited, and an output waveform in this case.

【図10】:全体回路図 本発明を具体的に実現する実施例1の回路の構成を示
す。
FIG. 10: Overall circuit diagram showing a circuit configuration of a first embodiment for specifically realizing the present invention.

【図11】:TFT−LCDの配列を模擬した表示版の
平面図 本発明を具体的に実現する実施例2の回路の構成を示
す。
FIG. 11 is a plan view of a display plate simulating an arrangement of TFT-LCDs, showing a circuit configuration of a second embodiment specifically realizing the present invention.

【図12】:TFT−LCDの配列を模擬した表示版の
平面図 本発明を具体的に実現する実施例3の回路の構成を示
す。
FIG. 12: Plan view of a display plate simulating the arrangement of TFT-LCDs. FIG. 12 shows a circuit configuration of a third embodiment for specifically realizing the present invention.

【図13】:TFT−LCDの配列を模擬した表示版の
平面図 本発明を具体的に実現する実施例4の回路の構成を示
す。
FIG. 13: Plan view of a display plate simulating the arrangement of TFT-LCDs. FIG. 13 shows a circuit configuration of embodiment 4 for specifically realizing the present invention.

【図14】:出力放電グラフ 実施例5の作動原理を示す。14 is an output discharge graph showing the operating principle of Example 5. FIG.

【図15】:出力放電グラフ 実施例6の作動原理を示す。FIG. 15: Output discharge graph The operating principle of Example 6 is shown.

【図16】(a)、(b):TFT−LCDの部位によ
って、異なる印加入力が行われることを示すグラフ 実施例7の作動原理を示す。
16A and 16B are graphs showing that different application inputs are performed depending on the part of the TFT-LCD. FIG. 16 shows the operating principle of the seventh embodiment.

【図17】(a)、(b):TFT−LCDの位置によ
って、異なる放電出力が得られることを示すグラフ 実施例7の作動原理を示す。
17 (a), (b): Graph showing that different discharge outputs are obtained depending on the position of the TFT-LCD. FIG. 17 shows the operating principle of Example 7.

【図18】:TFT−LCDをゲート線及びデータ線に
沿ってグループ別に区分けしたことを示す模式図 実施例7の構成を示す。
FIG. 18: Schematic diagram showing that the TFT-LCD is divided into groups along the gate lines and the data lines. FIG. 18 shows the configuration of Example 7.

【図19】(a)、(b)、(c)、(d):Cの充
電並びに放電特性及び検出側の放電出力を示すグラフ 実施例8の作動原理を示す。
19 (a), (b), (c), (d): Graph showing charging and discharging characteristics of C s and discharge output on the detection side. FIG. 19 shows the operating principle of Example 8.

【符合の説明】[Explanation of sign]

1:液晶(LCD) 2:画素電極 3:ゲート線 4:TFT 5:データ線 6:共通電極 7:カラーフィルター 8:偏光板 9:ガラス基板 11:検査器 1: Liquid crystal (LCD) 2: Pixel electrode 3: Gate line 4: TFT 5: Data line 6: Common electrode 7: Color filter 8: Polarizing plate 9: Glass substrate 11: Inspection device

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/784 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H01L 29/784

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】TFTを使用したアクティブカラー−LC
Dにおいて、TFTをONとして、LCDのセルコンデ
ンサーにデータラインを通じて充電を行い、次にTFT
をOFFの状態として当該充電状態を保持した後、再度
TFTをONとして、TFTのソース及びドレインを通
じて、アース側に接続している抵抗を通して放電を行
い、且つ放電における電流波形又は電圧波形によって、
TFT−LCDの機能、配線の接続状態が正常であるか
否かを判断するTFT−LCDの検査方法
1. An active color-LC using a TFT.
In D, the TFT is turned on, the cell capacitor of the LCD is charged through the data line, and then the TFT
After keeping the state of charge in the OFF state, the TFT is turned on again, discharging is performed through the resistor connected to the ground side through the source and drain of the TFT, and the current waveform or voltage waveform in the discharge causes
TFT-LCD inspection method for determining whether the functions of the TFT-LCD and the wiring connection state are normal
【請求項2】複数のTFTに接続されたゲート線、デー
タ線の配列に従って各データ線毎及び各ゲート線毎に順
次検査を行い、TFT−LCDにおける全TFTの機能
上の異常、又はTFTと周囲の配線との接続の異常及び
特定のゲート線、データ線の接続の異常を察知すること
を特徴とする請求項1記載の検査方法
2. A functional abnormality of all TFTs in a TFT-LCD or a TFT is detected by sequentially inspecting each data line and each gate line according to an arrangement of gate lines and data lines connected to a plurality of TFTs. The inspection method according to claim 1, wherein an abnormality in connection with surrounding wiring and an abnormality in connection with a specific gate line or data line are detected.
【請求項3】ゲート線について1行おきにセルコンデン
サーの充電を行い、ゲート線間のショートの有無を検査
することを特徴とする請求項2記載の検査方法
3. The inspection method according to claim 2, wherein the cell capacitors are charged every other row with respect to the gate lines, and the presence or absence of a short circuit between the gate lines is inspected.
【請求項4】データ線について1列おきにセルコンデン
サーの充電を行い、データ線間のショートの有無を検査
することを特徴とする請求項2記載の検査方法
4. The inspection method according to claim 2, wherein the cell capacitors of the data lines are charged every other column, and the presence or absence of a short circuit between the data lines is inspected.
【請求項5】TFTのソース側と接続されている抵抗を
導通する電流又は、該抵抗の両端電圧の波形検出器を備
えたことを特徴とする請求項1記載の検査方法を行う装
5. An apparatus for performing an inspection method according to claim 1, further comprising a waveform detector of a current conducted through a resistor connected to the source side of the TFT or a voltage across the resistor.
【請求項6】複数のTFTに接続されたゲート線及びデ
ータ線の順次配列に対し、これらのゲート線及びデータ
線との接続を順次切り替えるリレーを備え、該リレーと
波形検出器とを接続させたことを特徴とする請求項5記
載の検査方法を行う装置
6. A relay, which sequentially switches the connection between the gate line and the data line for a sequential arrangement of the gate line and the data line connected to a plurality of TFTs, and connects the relay and the waveform detector. An apparatus for performing the inspection method according to claim 5.
【請求項7】LCDの各セルに対応した表示単位を有す
る表示板を備え、検査の結果の正常及び異常の部位を各
液晶数に対応した位置の表示板によって表示することを
特徴とする請求項6記載の検査方法を行う装置
7. A display plate having a display unit corresponding to each cell of the LCD is provided, and normal and abnormal parts of the inspection result are displayed by the display plate at the position corresponding to each liquid crystal number. A device for performing the inspection method according to Item 6.
【請求項8】TFT−LCDの機能及び配線の接続状態
が正常である場合の放電電流又は放電電圧の最大の場合
の放電状態及び最小の場合の放電状態を予め設定し、実
際の放電電流又は放電電圧が前記最大の場合の放電状態
及び最小の場合の放電状態の範囲内にあるか否かを判断
することを特徴とする請求項1記載のTFT−LCDの
検査方法
8. A discharge state when the function of the TFT-LCD and the connection state of the wiring are normal or a discharge state when the discharge voltage is maximum and a discharge state when the discharge voltage is minimum are preset, and the actual discharge current or 2. The method for inspecting a TFT-LCD according to claim 1, wherein it is judged whether or not the discharge voltage is within the range of the maximum discharge state and the minimum discharge state.
【請求項9】複数のTFTに接続されたゲート線及びデ
ータ線の順次配列に対し、これらのゲート線及びデータ
線との接続を順次切り替えるリレーを備え、該リレーと
オッシロスコープとを接続させ、各ゲート線毎及び各デ
ータ線毎に出力される放電電流又は放電電圧のオッシロ
スコープの映像が、最大値による放電曲線及び最小値に
よる放電曲線の範囲内にあるか否かを判断することを特
徴とする請求項9記載の検査方法
9. A relay for sequentially switching the connection between the gate line and the data line for a sequential arrangement of the gate line and the data line connected to a plurality of TFTs, the relay and the oscilloscope being connected to each other, It is characterized by determining whether or not the image of the oscilloscope of the discharge current or the discharge voltage output for each gate line and each data line is within the range of the discharge curve by the maximum value and the discharge curve by the minimum value. The inspection method according to claim 9.
【請求項10】複数のTFTに接続されたゲート線及び
データ線の順次配列に対し、これらのゲート線及びデー
タ線との接続を順次切り替えるリレーを備え、該リレー
とマイクロコンピュータとを接続させ、マイクロコンピ
ュータに各ゲート線毎及び各データ線毎に出力される放
電電流又は放電電圧が、各所定時間毎に設定された放電
電流又は放電電圧の最大値及び最小値の範囲内にあるか
否かを判断することを特徴とする請求項9記載の検査方
10. A relay for sequentially switching the connection between the gate line and the data line with respect to a sequential arrangement of the gate line and the data line connected to a plurality of TFTs, and connecting the relay and the microcomputer, Whether the discharge current or discharge voltage output to the microcomputer for each gate line and each data line is within the range of the maximum value and the minimum value of the discharge current or discharge voltage set at each predetermined time 10. The inspection method according to claim 9, wherein
【請求項11】複数のTFTに接続されたゲート線及び
データ線の順次配列に対し、これらのゲート線及びデー
タ線との接続を順次切り替えるリレーを備え、ゲート線
及びデータ線の配列順序に従ってTFT−LCDを複数
のグループに区分けし、各グルーブ毎に、最大の場合の
放電電流又は最小の場合の放電電流を予め設定すること
を特徴とする請求項9記載の検査方法
11. A TFT having a relay for sequentially switching the connection between the gate line and the data line with respect to the sequential arrangement of the gate line and the data line connected to the plurality of TFTs, and the TFT according to the arrangement order of the gate line and the data line. The LCD is divided into a plurality of groups, and the maximum discharge current or the minimum discharge current is preset for each groove.
【請求項12】TFTをOFFの状態とする時間を2種
類設定し、各設定時間に対応した放電電流又は放電電圧
を比較することによって、特にTFTがOFFとなって
いる状態のリーク抵抗が正常か否かを特に検査すること
を特徴とする請求項1記載の検査方法
12. By setting two kinds of time for turning off the TFT and comparing the discharge current or discharge voltage corresponding to each set time, the leak resistance in the state where the TFT is turned off is normal. The inspection method according to claim 1, further comprising inspecting whether or not
JP13379693A 1992-04-27 1993-04-26 Method and device for inspecting tft-lcd Pending JPH0659283A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP13379693A JPH0659283A (en) 1992-04-27 1993-04-26 Method and device for inspecting tft-lcd
US08/121,798 US5428300A (en) 1993-04-26 1993-09-15 Method and apparatus for testing TFT-LCD

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP15107092 1992-04-27
JP4-151070 1992-04-27
JP13379693A JPH0659283A (en) 1992-04-27 1993-04-26 Method and device for inspecting tft-lcd

Publications (1)

Publication Number Publication Date
JPH0659283A true JPH0659283A (en) 1994-03-04

Family

ID=26468039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13379693A Pending JPH0659283A (en) 1992-04-27 1993-04-26 Method and device for inspecting tft-lcd

Country Status (1)

Country Link
JP (1) JPH0659283A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07318980A (en) * 1994-03-30 1995-12-08 Nec Corp Liquid crystal display panel
JPH08110365A (en) * 1994-10-12 1996-04-30 Furontetsuku:Kk Device and method for inspecting thin-film transistor
US6891532B2 (en) 2001-04-23 2005-05-10 Wintest Corporation Apparatus and method for inspecting picture elements of an active matrix type display board
CN103698648A (en) * 2013-12-23 2014-04-02 合肥京东方光电科技有限公司 Line detecting device
CN105259719A (en) * 2015-09-22 2016-01-20 成都天马微电子有限公司 Discharging circuit of display panel, and display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01144093A (en) * 1987-12-01 1989-06-06 Tel Kyushu Kk Inspection of electric circuit
JPH023299A (en) * 1988-06-18 1990-01-08 Teru Kyushu Kk Laser repair device
JPH02282288A (en) * 1988-12-29 1990-11-19 Matsushita Electric Ind Co Ltd Production of active matrix substrate with which detection and repair of spot defect are possible
JPH03200121A (en) * 1989-12-13 1991-09-02 Internatl Business Mach Corp <Ibm> Analog test method of thin film transistor array and device therefor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01144093A (en) * 1987-12-01 1989-06-06 Tel Kyushu Kk Inspection of electric circuit
JPH023299A (en) * 1988-06-18 1990-01-08 Teru Kyushu Kk Laser repair device
JPH02282288A (en) * 1988-12-29 1990-11-19 Matsushita Electric Ind Co Ltd Production of active matrix substrate with which detection and repair of spot defect are possible
JPH03200121A (en) * 1989-12-13 1991-09-02 Internatl Business Mach Corp <Ibm> Analog test method of thin film transistor array and device therefor

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07318980A (en) * 1994-03-30 1995-12-08 Nec Corp Liquid crystal display panel
JPH08110365A (en) * 1994-10-12 1996-04-30 Furontetsuku:Kk Device and method for inspecting thin-film transistor
US6891532B2 (en) 2001-04-23 2005-05-10 Wintest Corporation Apparatus and method for inspecting picture elements of an active matrix type display board
CN103698648A (en) * 2013-12-23 2014-04-02 合肥京东方光电科技有限公司 Line detecting device
CN103698648B (en) * 2013-12-23 2016-04-06 合肥京东方光电科技有限公司 Line detection apparatus
CN105259719A (en) * 2015-09-22 2016-01-20 成都天马微电子有限公司 Discharging circuit of display panel, and display device
CN105259719B (en) * 2015-09-22 2018-05-18 成都天马微电子有限公司 The discharge circuit and display device of a kind of display panel

Similar Documents

Publication Publication Date Title
JP3143714B2 (en) LCD panel array test method
KR100394923B1 (en) Testing method of array substrate
JP2620405B2 (en) Test method for TFT / LCD
US6265889B1 (en) Semiconductor test circuit and a method for testing a semiconductor liquid crystal display circuit
KR101129618B1 (en) Liquid crystal display panel, method for testing the same, and method for fabricating the same
US5428300A (en) Method and apparatus for testing TFT-LCD
US5377030A (en) Method for testing active matrix liquid crystal by measuring voltage due to charge in a supplemental capacitor
US5057775A (en) Method of testing control matrices for flat-panel displays
US20020140650A1 (en) Liquid crystal display device
JP2672260B2 (en) TFT-LCD inspection method
KR20020050037A (en) Liquid Crystal Display for Examination of Signal Line
KR20060044426A (en) Method for testing a tft array
JPH0643490A (en) Method for manufacturing and inspecting active matrix substrate and manufacture of liquid crystal display device
US6252566B1 (en) Compensation process for a disturbed capacitive circuit and application to matrix display screens
JPH0659283A (en) Method and device for inspecting tft-lcd
JP4473427B2 (en) Array substrate inspection method and inspection apparatus
JPH1097203A (en) Display device
JP2900019B2 (en) Inspection method for liquid crystal display cell
US8786305B2 (en) Test circuit and test method for detecting electrical defect in TFT-LCD
JP4107601B2 (en) Array substrate inspection method and inspection apparatus
JPH0320721A (en) Picture display device
JPS6244717A (en) Display device
JP3268102B2 (en) Array substrate
JP3021738U (en) Inspection device for TFT-LCD
JPH086047A (en) Method for inspecting active matrix substrate