JPH0653414A - Microwave integrated circuit - Google Patents

Microwave integrated circuit

Info

Publication number
JPH0653414A
JPH0653414A JP4225102A JP22510292A JPH0653414A JP H0653414 A JPH0653414 A JP H0653414A JP 4225102 A JP4225102 A JP 4225102A JP 22510292 A JP22510292 A JP 22510292A JP H0653414 A JPH0653414 A JP H0653414A
Authority
JP
Japan
Prior art keywords
substrate
circuit
passive
semiconductor substrate
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4225102A
Other languages
Japanese (ja)
Inventor
Takuo Kashiwa
卓夫 柏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4225102A priority Critical patent/JPH0653414A/en
Publication of JPH0653414A publication Critical patent/JPH0653414A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Waveguide Connection Structure (AREA)
  • Waveguides (AREA)

Abstract

PURPOSE:To obtain a microwave integrated circuit in which chip size is prevented from increasing due to occupation of wide region on a substrate by passive circuits. CONSTITUTION:Passive elements, e.g. capacitors 2 and resistor elements, requiring no fine patterning and constituting a passive circuit in a function circuit are formed on the rear surface of a semiconductor substrate 6.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は半導体基板上に回路素
子を形成してなるマイクロ波集積回路に関し、特に受動
回路を構成する受動素子を半導体基板の裏面側に形成し
たものに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a microwave integrated circuit having circuit elements formed on a semiconductor substrate, and more particularly to a microwave integrated circuit having passive elements forming a passive circuit formed on the back surface side of the semiconductor substrate.

【0002】[0002]

【従来の技術】図5は従来の半導体基板上に回路素子を
形成してなるマイクロ波集積回路の一部の構成を説明す
るための図であり、図5(a) は上記マイクロ波集積回路
の基板表面の構造を模式的に示す斜視図、図5(b) は図
5(a) のVb−Vb線断面図である。
2. Description of the Related Art FIG. 5 is a diagram for explaining a part of the structure of a conventional microwave integrated circuit in which circuit elements are formed on a semiconductor substrate, and FIG. 5 (a) is the microwave integrated circuit. 5B is a perspective view schematically showing the structure of the substrate surface of FIG. 5, and FIG. 5B is a sectional view taken along line Vb-Vb of FIG. 5A.

【0003】図において、200はマイクロ波集積回路
(以下マイクロ波ICともいう。)を構成する受動回路
で、該集積回路の半導体基板6の表面上には抵抗素子1
0及びキャパシタ20が近接して配置されている。上記
抵抗素子10の両端部は、それぞれ上記基板6上に形成
されたストリップ線路1a,1bの一端側に接続されて
おり、一方のストリップ線路1bの他端側はエアーブリ
ッジ配線14を介して、上記キャパシタ20を構成する
上地電極7に接続されている。またこのキャパシタ20
を構成する下地電極8はバイアホール4内に形成された
バイアホール内配線5に接続されており、さらにこのバ
イアホール内配線5は半導体基板6の裏面側に形成され
たグランド導電体16に接続されている。
In the figure, reference numeral 200 denotes a passive circuit which constitutes a microwave integrated circuit (hereinafter also referred to as microwave IC), and a resistance element 1 is provided on the surface of a semiconductor substrate 6 of the integrated circuit.
0 and the capacitor 20 are arranged close to each other. Both ends of the resistance element 10 are connected to one end sides of strip lines 1a and 1b formed on the substrate 6, respectively, and the other end side of one strip line 1b is connected via an air bridge wiring 14, It is connected to the upper electrode 7 forming the capacitor 20. Also, this capacitor 20
Is connected to the wiring 5 in the via hole formed in the via hole 4, and the wiring 5 in the via hole is connected to the ground conductor 16 formed on the back surface side of the semiconductor substrate 6. Has been done.

【0004】なお、ここでは上記マイクロ波ICを構成
するトランジスタやダイオード等からなる能動回路は図
示していないが、上記半導体基板6の表面上に搭載され
ている。また15は上記ストリップ線路1a,1bと抵
抗素子10とのコンタクト部、9はストリップ線路1
a,1bと基板6とを絶縁する絶縁膜で、これは上記キ
ャパシタ20の誘電体膜ともなっている。
Although not shown here, an active circuit composed of a transistor, a diode and the like which compose the microwave IC is mounted on the surface of the semiconductor substrate 6. Further, 15 is a contact portion between the strip lines 1a and 1b and the resistance element 10, and 9 is the strip line 1
An insulating film that insulates a and 1b from the substrate 6, which also serves as a dielectric film of the capacitor 20.

【0005】次に動作について説明する。このような構
成のマイクロ波ICの受動回路200は、ストリップ線
路1aの終端を高周波的に接地する機能を有しており、
つまりマイクロ波集積回路200で使用される直流電流
はキャパシタ20によって阻止されるが、マイクロ波並
みの高周波電流は上記キャパシタ20を通過し、上記バ
イアホール4を介して接地される。
Next, the operation will be described. The passive circuit 200 of the microwave IC having such a configuration has a function of grounding the terminal end of the strip line 1a in high frequency,
That is, the direct current used in the microwave integrated circuit 200 is blocked by the capacitor 20, but the high frequency current equivalent to the microwave passes through the capacitor 20 and is grounded through the via hole 4.

【0006】[0006]

【発明が解決しようとする課題】ところで、従来のマイ
クロ波ICでは、通常基板材料として、電荷移動度の高
いGaAs等を用いており、また基板は、高周波伝送線
路の誘電体としての役割を持つため、パターン幅の小さ
い配線でもって所定の線路インピーダンスが得られるよ
う裏面側をポリッシング等の加工により研磨してその厚
みを薄くしてある。このためマイクロ波IC用の半導体
基板は、その裏面側が表面側に比べて荒い状態となって
おり、回路素子はすべて半導体基板表面上に作製されて
いた。
By the way, in the conventional microwave IC, GaAs or the like having a high charge mobility is usually used as a substrate material, and the substrate serves as a dielectric of the high frequency transmission line. Therefore, the back surface side is polished by processing such as polishing to reduce the thickness so that a predetermined line impedance can be obtained even with a wiring having a small pattern width. Therefore, the back side of the semiconductor substrate for the microwave IC is rougher than the front side, and all the circuit elements are formed on the front surface of the semiconductor substrate.

【0007】ところが、回路素子のうち特にキャパシタ
(容量素子)2等は半導体基板表面上の広い面積を占有
することとなり、またキャパシタ2とストリップ線路1
とは回路の特性インピーダンスの変動を抑えるため、上
下に重ならないよう配置する必要があり、このようなこ
とからIC等のチップサイズが大きくなってしまうとい
う問題点があった。
However, among the circuit elements, the capacitor (capacitance element) 2 and the like occupy a large area on the surface of the semiconductor substrate, and the capacitor 2 and the strip line 1 are included.
In order to suppress the fluctuation of the characteristic impedance of the circuit, it is necessary to arrange them so that they do not overlap vertically, which causes a problem that the chip size of the IC or the like becomes large.

【0008】この発明は上記のような問題点を解消する
ためになされたもので、受動回路が基板上で広い領域を
占有することによるチップサイズの増大を回避すること
ができるマイクロ波集積回路を得ることを目的とする。
The present invention has been made in order to solve the above problems, and provides a microwave integrated circuit capable of avoiding an increase in chip size due to a passive circuit occupying a large area on a substrate. The purpose is to get.

【0009】[0009]

【課題を解決するための手段】そこで本件発明者は受動
素子ではファインパターンの加工が不要であり、表面が
多少荒い状態となっている基板面上にも形成可能である
ことに着目し、マイクロ波用基板の裏面側に受動素子を
搭載した構造のマイクロ波集積回路を得た。
The inventor of the present invention has focused on the fact that a passive element does not require fine pattern processing and can be formed even on a substrate surface having a slightly rough surface. We obtained a microwave integrated circuit with passive elements mounted on the back side of the wave board.

【0010】すなわち、この発明に係るマイクロ波集積
回路は、半導体基板の裏面側に形成された受動素子と、
上記半導体基板を貫通するバイアホール内に形成され、
上記基板表面側の配線と基板裏面側の受動素子とを接続
するバイアホール内配線とを備えたものである。
That is, the microwave integrated circuit according to the present invention includes a passive element formed on the back surface side of a semiconductor substrate,
Formed in a via hole penetrating the semiconductor substrate,
The wiring on the front surface side of the substrate and the wiring in the via hole for connecting the passive element on the rear surface side of the substrate are provided.

【0011】この発明は上記マイクロ波集積回路におい
て、上記受動素子として半導体基板の裏面側に抵抗素子
及び容量素子を形成し、これらの素子を組み合わせて所
定の機能を有する受動回路を構成したものである。
According to the present invention, in the above microwave integrated circuit, a resistive element and a capacitive element are formed as the passive elements on the back side of a semiconductor substrate, and these elements are combined to form a passive circuit having a predetermined function. is there.

【0012】この発明は上記マイクロ波集積回路におい
て、上記受動素子として半導体基板の裏面側に容量素子
を形成し、上記バイアホール内配線を誘導素子として上
記容量素子と組み合わせて所定の機能を有する受動回路
を構成したものである。
In the microwave integrated circuit according to the present invention, a capacitive element is formed on the back surface side of a semiconductor substrate as the passive element, and the wiring in the via hole is used as an inductive element in combination with the capacitive element to perform a passive function. It is a circuit configuration.

【0013】[0013]

【作用】この発明においては、受動回路を構成する受動
素子を半導体基板の裏面側に形成したから、半導体基板
表面上で受動回路が占有する領域を不要とでき、この結
果基板の外形寸法を規定する基板表面領域の大きさを縮
小してチップサイズの縮小を図ることができる。
According to the present invention, since the passive elements forming the passive circuit are formed on the back surface side of the semiconductor substrate, the area occupied by the passive circuit on the front surface of the semiconductor substrate can be eliminated, and as a result, the external dimensions of the substrate can be defined. The chip size can be reduced by reducing the size of the substrate surface area.

【0014】[0014]

【実施例】以下本発明の実施例を図について説明する。 実施例1.図1は本発明の第1の実施例によるマイクロ
波ICを説明するための図であり、図1(a) は上記マイ
クロ波ICを構成する受動回路の等価回路図、図1(b)
は上記受動回路を実現するための基板上の構造を示す断
面図、図1(c) は上記受動回路部分の基板の裏面構造を
示す裏面図である。
Embodiments of the present invention will be described below with reference to the drawings. Example 1. FIG. 1 is a diagram for explaining a microwave IC according to a first embodiment of the present invention. FIG. 1 (a) is an equivalent circuit diagram of a passive circuit constituting the microwave IC, FIG. 1 (b).
Is a sectional view showing a structure on a substrate for realizing the passive circuit, and FIG. 1C is a rear view showing a rear surface structure of the substrate of the passive circuit portion.

【0015】図において、101はストリップ線路1を
キャパシタ2を介して接地してなる、本実施例のマイク
ロ波ICの受動回路で、ここではファインパターンの加
工が不要でその形成プロセスが比較的簡単なキャパシタ
2を半導体基板6の裏面側に形成しており、また基板材
料として、電荷移動度の高いGaAsを用いている。ま
た、マイクロ波ICに搭載した能動素子は図示していな
いが、上記GaAs基板6上に形成されている。
In the figure, 101 is a passive circuit of the microwave IC of the present embodiment in which the strip line 1 is grounded via a capacitor 2. Here, the fine pattern is not required to be processed and its forming process is relatively simple. The capacitor 2 is formed on the back surface side of the semiconductor substrate 6, and GaAs having a high charge mobility is used as the substrate material. Although not shown, the active element mounted on the microwave IC is formed on the GaAs substrate 6.

【0016】また上記キャパシタ2は、半導体基板6の
裏面上にキャパシタ用上地電極7と、その下側に誘電体
膜9を介して形成されたキャパシタ用下地電極8とから
構成されており、上記上地電極7は上記基板6のバイア
ホール4内に形成されたバイアホール内配線5により基
板表面上のストリップ線路1に接続されている。
The capacitor 2 is composed of a capacitor upper electrode 7 on the back surface of the semiconductor substrate 6 and a capacitor base electrode 8 formed below the capacitor upper electrode 7 with a dielectric film 9 interposed therebetween. The upper electrode 7 is connected to the strip line 1 on the surface of the substrate by the wiring 5 in the via hole formed in the via hole 4 of the substrate 6.

【0017】次に製造方法について説明する。図2は上
記マイクロ波ICの製造工程の概略を説明するための断
面図であり、まず図2(a) に示すように、ポリッシング
等により裏面側が研磨加工されたGaAs基板6の表面
側の所定領域上にストリップ線路1を形成するととも
に、これに近接してバイアホール4を形成し、さらに該
バイアホール4の内面上に基板裏面側に達するようバイ
アホール内配線5を形成する。ここで上記バイアホール
4の深さはバイアホール内配線5が半導体基板6の裏面
に達するよう、該半導体基板6の基板厚に相当する深さ
としている。
Next, the manufacturing method will be described. FIG. 2 is a cross-sectional view for explaining the outline of the manufacturing process of the microwave IC. First, as shown in FIG. 2 (a), a predetermined surface side of a GaAs substrate 6 whose back side is polished by polishing or the like is used. The strip line 1 is formed on the region, the via hole 4 is formed in the vicinity of the strip line 1, and the wiring 5 in the via hole is formed on the inner surface of the via hole 4 so as to reach the back surface side of the substrate. Here, the depth of the via hole 4 is set to a depth corresponding to the substrate thickness of the semiconductor substrate 6 so that the via hole wiring 5 reaches the back surface of the semiconductor substrate 6.

【0018】次に、半導体基板6の裏面上にキャパシタ
用上地電極7を、これが上記バイアホール内配線5の底
面露出部分と接触するように形成し(図2(b) )、続い
て裏面全面に誘電体膜9を堆積する(図2(c) )。
Next, a capacitor upper electrode 7 is formed on the back surface of the semiconductor substrate 6 so that it contacts the exposed bottom surface of the via hole wiring 5 (FIG. 2 (b)). A dielectric film 9 is deposited on the entire surface (FIG. 2 (c)).

【0019】その後、上記誘電体膜9の下側にキャパシ
タ用下地電極8を、上記キャパシタ用上地電極7と対向
するよう形成する(図2(d) )。ここでキャパシタの形
成には、蒸着,CVD等の成膜方法を用いる。
Thereafter, a capacitor base electrode 8 is formed below the dielectric film 9 so as to face the capacitor upper electrode 7 (FIG. 2 (d)). Here, for forming the capacitor, a film forming method such as vapor deposition or CVD is used.

【0020】このように本実施例では、基板上で比較的
大きな面積を占めるキャパシタ2を半導体基板6の裏面
に形成しているため、キャパシタが占める基板表面上の
領域が不要となる。この結果基板の外形寸法を規定して
いる、基板の表面領域の大きさを縮小してチップの小型
化を図ることができる。また従来はストリップ線路1
は、その回路の特性変動が生ずるのを回避するため、キ
ャパシタ2と重ならないようにこれとは別の領域に配置
する必要があったが、本実施例では、キャパシタ2を基
板裏面側に形成したことにより、ストリップ線路はキャ
パシタの位置とは無関係にその配設領域を設定できる。
As described above, in this embodiment, since the capacitor 2 occupying a relatively large area on the substrate is formed on the back surface of the semiconductor substrate 6, the region occupied by the capacitor on the substrate surface is unnecessary. As a result, the size of the surface area of the substrate, which defines the outer dimensions of the substrate, can be reduced, and the size of the chip can be reduced. In the past, stripline 1
In order to prevent the characteristic variation of the circuit from occurring, it is necessary to dispose the capacitor 2 in a region other than the capacitor 2 so as not to overlap the capacitor 2. However, in this embodiment, the capacitor 2 is formed on the back surface side of the substrate. By doing so, the stripline can set its disposition region irrespective of the position of the capacitor.

【0021】実施例2.図3は本発明の第2の実施例に
よるマイクロ波ICを説明するための図であり、図3
(a) は上記マイクロ波ICを構成する受動回路の等価回
路図、図3(b) は上記受動回路を実現するための基板上
の構造を示す断面図である。
Example 2. 3 is a diagram for explaining a microwave IC according to a second embodiment of the present invention.
FIG. 3A is an equivalent circuit diagram of a passive circuit forming the microwave IC, and FIG. 3B is a sectional view showing a structure on a substrate for realizing the passive circuit.

【0022】図において、102は本実施例のマイクロ
波ICの受動回路で、ここでは該受動回路102はマイ
クロ波ICでの不要な周波数帯域の発振を防止する、つ
まり上記マイクロ波ICの内部回路により信号処理され
た不要な周波数帯域の信号を接地側にアースする回路構
成となっている。
In the figure, reference numeral 102 denotes a passive circuit of the microwave IC of this embodiment. Here, the passive circuit 102 prevents oscillation of an unnecessary frequency band in the microwave IC, that is, the internal circuit of the microwave IC. The circuit configuration is such that an unnecessary frequency band signal processed by is grounded to the ground side.

【0023】すなわち、上記受動回路102は、ストリ
ップ線路1と、その一端と接地との間に挿入された第1
のキャパシタ2aと、該第1のキャパシタ2aと並列に
接続された、ストリップ線路1側の抵抗素子10及び接
地側の第2のキャパシタ2bからなる直列接続体とから
構成されている。
That is, the passive circuit 102 includes a strip line 1 and a first line inserted between one end of the strip line 1 and the ground.
2a and a series connection body composed of a resistance element 10 on the strip line 1 side and a second capacitor 2b on the ground side, which are connected in parallel with the first capacitor 2a.

【0024】ここで、上記抵抗素子10は半導体基板6
の裏面へのイオン注入等により、半導体基板6のバイア
ホール4の近傍部分に形成された拡散層から構成されて
いる。また上記第1のキャパシタ2aは、半導体基板6
の裏面上にその一端がバイアホール内配線5に、他端が
上記抵抗素子10の拡散層に接するよう形成された上地
電極7aと、該上地電極7aの下側に誘電体層9を介し
て形成された下地電極8aとから構成されており、また
第2のキャパシタ2bは、上記半導体基板6の裏面上
に、一部が上記拡散層10の他端と接するよう形成され
た上地電極7bと、その下側に誘電体層9を介して形成
された下地電極8bとから構成されている。上記抵抗素
子10は等価回路より明らかなようにグランド3に対し
て直流的に浮いたフローティング状態になっており、該
抵抗素子10によりキャパシタ用上地電極7a,7b間
が接続されている。
Here, the resistance element 10 is the semiconductor substrate 6
Of the diffusion layer formed in the vicinity of the via hole 4 of the semiconductor substrate 6 by ion implantation or the like on the back surface of the semiconductor substrate 6. Further, the first capacitor 2a is formed on the semiconductor substrate 6
An upper surface electrode 7a formed so that one end thereof is in contact with the via hole wiring 5 and the other end is in contact with the diffusion layer of the resistance element 10, and a dielectric layer 9 is formed below the upper surface electrode 7a. The second capacitor 2b is formed on the back surface of the semiconductor substrate 6 so that a part of the second capacitor 2b is in contact with the other end of the diffusion layer 10. It is composed of an electrode 7b and a base electrode 8b formed below the electrode 7b with a dielectric layer 9 interposed therebetween. As is clear from the equivalent circuit, the resistance element 10 is in a floating state in which it is floating in a direct current manner with respect to the ground 3, and the resistance element 10 connects between the capacitor upper electrodes 7a and 7b.

【0025】またこの受動回路102の形成は、図2
(a) に示すように半導体基板6内にバイアホール4及び
バイアホール内配線5を形成した後、半導体基板6のバ
イアホール近傍部分に抵抗素子10としての拡散層を形
成し、その後は図2(b) 〜図4(d) に示すようにして第
1及び第2のキャパシタ2a,2bを半導体基板6の裏
面側に形成することにより行う。
The formation of the passive circuit 102 is shown in FIG.
As shown in (a), after forming the via hole 4 and the wiring 5 in the via hole in the semiconductor substrate 6, a diffusion layer as the resistance element 10 is formed in the vicinity of the via hole of the semiconductor substrate 6, and thereafter, as shown in FIG. This is performed by forming the first and second capacitors 2a and 2b on the back surface side of the semiconductor substrate 6 as shown in FIGS.

【0026】また図3(c) はこのように構成された本実
施例のマイクロ波ICチップをパッケージ12に実装し
た状態を示しており、上記マイクロ波ICチップは、導
電性ペースト11によりパッケージ12のチップ載置面
上に固着されている。この実装状態では、キャパシタ用
下地電極8a,8bは導電性ペースト11を介して、グ
ランド3を兼ねる導電性パッケージ12へ接地されるこ
ととなる。なお、マイクロ波ICチップのこのようなパ
ッケージ12への実装には、導電性ペースト11を用い
ることにより、上記基板6の裏面側に形成された誘電体
膜9の損傷を防ぐことができる。
FIG. 3 (c) shows a state in which the microwave IC chip of this embodiment having the above-mentioned structure is mounted on the package 12. The microwave IC chip is formed by the conductive paste 11 in the package 12 It is fixed on the chip mounting surface. In this mounted state, the capacitor base electrodes 8a and 8b are grounded to the conductive package 12 which also functions as the ground 3 through the conductive paste 11. By using the conductive paste 11 for mounting the microwave IC chip on such a package 12, it is possible to prevent the dielectric film 9 formed on the back surface side of the substrate 6 from being damaged.

【0027】このように本実施例では、半導体基板6の
裏面側に、受動回路102を構成する抵抗素子10及び
キャパシタ2a,2bを形成したので、上記実施例と同
様、抵抗素子及びキャパシタが占める基板表面上の領域
が不要となり、この結果基板の外形寸法を規定している
基板表面領域を縮小してチップの小型化を図ることがで
きる。
As described above, in this embodiment, since the resistance element 10 and the capacitors 2a and 2b constituting the passive circuit 102 are formed on the back surface side of the semiconductor substrate 6, the resistance element and the capacitor occupy the same as in the above embodiments. The area on the surface of the substrate becomes unnecessary, and as a result, the area of the surface of the substrate which defines the external dimensions of the substrate can be reduced, and the chip can be miniaturized.

【0028】実施例3.図4は本発明の第3の実施例に
よるマイクロ波ICを説明するための図であり、図4
(a) は上記マイクロ波ICを構成する受動回路の等価回
路図、図4(b) は上記受動回路を実現するための基板上
の構造を示す断面図である。図において、103は本実
施例のマイクロ波ICの受動回路で、ここでは該受動回
路103は典型的なローパスフィルタの回路構成となっ
ている。
Example 3. 4 is a diagram for explaining a microwave IC according to a third embodiment of the present invention.
FIG. 4A is an equivalent circuit diagram of a passive circuit forming the microwave IC, and FIG. 4B is a sectional view showing a structure on a substrate for realizing the passive circuit. In the figure, 103 is a passive circuit of the microwave IC of the present embodiment, in which the passive circuit 103 has a typical low-pass filter circuit configuration.

【0029】すなわち、上記受動回路103は、第1及
び第2のインダクタ13a,13bと、該各インダクタ
の一端と接地3との間に接続されたキャパシタ2とから
構成されている。
That is, the passive circuit 103 is composed of the first and second inductors 13a and 13b and the capacitor 2 connected between one end of each inductor and the ground 3.

【0030】ここでは、GaAs基板6の所定部分に近
接して第1,第2のバイアホール4a,4bを形成し、
各バイアホール内に形成したバイアホール内配線5a,
5bをそれぞれ上記第1及び第2のインダクタ13a,
13bとして用い、さらに上記基板6の裏面側に上記隣
接するバイアホール内配線5a,5bの裏面露出面と接
するようキャパシタ用上地電極7を形成し、該電極7上
に誘電体膜9を介してキャパシタ用下地電極8を形成し
ている。
Here, the first and second via holes 4a and 4b are formed in the vicinity of a predetermined portion of the GaAs substrate 6,
In-via-hole wiring 5a formed in each via hole,
5b denote the first and second inductors 13a, 13a,
13b, a capacitor upper electrode 7 is formed on the back surface side of the substrate 6 so as to be in contact with the back surface exposed surfaces of the adjacent via hole wirings 5a and 5b, and a dielectric film 9 is provided on the electrode 7. To form the capacitor base electrode 8.

【0031】この実施例では、バイアホール内配線5
a,5bをインダクタとして用い、上記バイアホール内
配線を、基板裏面側に形成したキャパシタ2の上地電極
7により接続して、フィルタ回路を構成したので、上記
キャパシタが占める基板表面領域が不要となり、この結
果基板の外形寸法を縮小してチップの小型化を図ること
ができる。
In this embodiment, the wiring 5 in the via hole
Since a and 5b are used as inductors and the wiring in the via hole is connected by the upper electrode 7 of the capacitor 2 formed on the back surface side of the substrate to form a filter circuit, the substrate surface area occupied by the capacitor becomes unnecessary. As a result, the external dimensions of the substrate can be reduced, and the chip can be miniaturized.

【0032】[0032]

【発明の効果】以上のように本発明に係るマイクロ波集
積回路によれば、受動回路を構成する受動素子を半導体
基板の裏面側に形成したので、半導体基板表面上で受動
回路が占有する領域を不要とでき、この結果基板の外形
寸法を規定する基板表面領域の大きさを縮小してチップ
サイズの縮小を図ることができる効果がある。
As described above, according to the microwave integrated circuit of the present invention, since the passive elements forming the passive circuit are formed on the back surface side of the semiconductor substrate, the area occupied by the passive circuit on the front surface of the semiconductor substrate. Is unnecessary, and as a result, there is an effect that the size of the substrate surface region that defines the outer dimensions of the substrate can be reduced to reduce the chip size.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例によるマイクロ波集積回
路を説明するための図であり、図1(a) はマイクロ波集
積回路を構成する受動回路の等価回路図、図1(b) は上
記マイクロ波ICの半導体基板における受動回路部分の
断面構造図、図1(c) は上記半導体基板の受動回路部分
の裏面構造を示す裏面図である。
FIG. 1 is a diagram for explaining a microwave integrated circuit according to a first embodiment of the present invention, FIG. 1 (a) is an equivalent circuit diagram of a passive circuit constituting the microwave integrated circuit, and FIG. ) Is a sectional structure view of a passive circuit portion of the semiconductor substrate of the microwave IC, and FIG. 1C is a rear view showing a rear surface structure of the passive circuit portion of the semiconductor substrate.

【図2】上記マイクロ波集積回路の受動回路を形成する
工程を示す断面図である。
FIG. 2 is a cross-sectional view showing a step of forming a passive circuit of the microwave integrated circuit.

【図3】本発明の第2の実施例によるマイクロ波集積回
路を説明するための図であり、図3(a) はマイクロ波集
積回路を構成する受動回路の等価回路図、図3(b) は上
記第2実施例のマイクロ波ICの半導体基板における受
動回路部分の断面構造図、図3(c) は上記第2実施例の
マイクロ波ICをパッケージに実装した状態を示す図で
ある。
FIG. 3 is a diagram for explaining a microwave integrated circuit according to a second embodiment of the present invention, FIG. 3 (a) is an equivalent circuit diagram of a passive circuit constituting the microwave integrated circuit, and FIG. ) Is a sectional structure view of a passive circuit portion of the semiconductor substrate of the microwave IC of the second embodiment, and FIG. 3C is a view showing a state in which the microwave IC of the second embodiment is mounted in a package.

【図4】本発明の第3の実施例によるマイクロ波集積回
路を説明するための図であり、図4(a) はマイクロ波集
積回路を構成する受動回路の等価回路図、図4(b) は上
記第3実施例のマイクロ波ICの半導体基板における受
動回路部分の断面構造図である。
FIG. 4 is a diagram for explaining a microwave integrated circuit according to a third embodiment of the present invention, FIG. 4 (a) is an equivalent circuit diagram of a passive circuit forming the microwave integrated circuit, and FIG. 8] is a sectional structural view of a passive circuit portion in the semiconductor substrate of the microwave IC of the third embodiment.

【図5】従来のマイクロ波集積回路を説明するための図
であり、図5(a) は該マイクロ波集積回路の受動回路部
分の概略構成を模式的に示す斜視図、図5(b) は図5
(a) のVb−Vb線断面の構造を示す図である。
FIG. 5 is a diagram for explaining a conventional microwave integrated circuit, FIG. 5 (a) is a perspective view schematically showing a schematic configuration of a passive circuit portion of the microwave integrated circuit, and FIG. Figure 5
It is a figure which shows the structure of the Vb-Vb line cross section of (a).

【符号の説明】[Explanation of symbols]

1 ストリップ線路 2,2a,2b キャパシタ 3 グランド 4,4a,4b バイアホール 5,5a,5b バイアホール内配線 6 半導体基板 7,7a,7b キャパシタ用上地電極 8,8a,8b キャパシタ用下地電極 9 誘電体膜 10 抵抗素子 11 導電性ペースト 12 パッケージ 13,13a,13b インダクタ 14 エアーブリッジ配線 15 コンタクト部 16 グランド用導電体 101,102,103 マイクロ波ICの受動回路部
1 Strip Line 2, 2a, 2b Capacitor 3 Ground 4, 4a, 4b Via Hole 5, 5a, 5b Wiring in Via Hole 6 Semiconductor Substrate 7, 7a, 7b Top Electrode for Capacitor 8, 8a, 8b Base Electrode for Capacitor 9 Dielectric film 10 Resistive element 11 Conductive paste 12 Package 13, 13a, 13b Inductor 14 Air bridge wiring 15 Contact part 16 Conductor for ground 101, 102, 103 Passive circuit part of microwave IC

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01P 1/00 Z 3/08 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H01P 1/00 Z 3/08

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に回路素子を構成し、該回
路素子に配線を施してなるマイクロ波集積回路におい
て、 上記半導体基板の裏面側に形成された受動素子と、 上記半導体基板を貫通するバイアホール内に形成され、
上記基板表面側の配線と基板裏面側の受動素子とを接続
するバイアホール内配線とを備えたことを特徴とするマ
イクロ波集積回路。
1. A microwave integrated circuit in which a circuit element is formed on a semiconductor substrate and wiring is provided to the circuit element, wherein a passive element formed on the back surface side of the semiconductor substrate and the semiconductor substrate are penetrated. Formed in the via hole,
A microwave integrated circuit comprising: wiring on the front surface side of the substrate and wiring in a via hole connecting the passive element on the rear surface side of the substrate.
【請求項2】 請求項1記載のマイクロ波集積回路にお
いて、 上記受動素子として半導体基板の裏面側に抵抗素子及び
容量素子を形成し、 これらの素子を組み合わせて所定の機能を有する受動回
路を構成したことを特徴とするマイクロ波集積回路。
2. The microwave integrated circuit according to claim 1, wherein a resistive element and a capacitive element are formed on the back surface side of a semiconductor substrate as the passive element, and these elements are combined to form a passive circuit having a predetermined function. A microwave integrated circuit characterized by the above.
【請求項3】 請求項1記載のマイクロ波集積回路にお
いて、 上記受動素子として半導体基板の裏面側に容量素子を形
成し、 上記バイアホール内配線を誘導素子として容量素子と組
み合わせて所定の機能を有する受動回路を構成したこと
を特徴とするマイクロ波集積回路。
3. The microwave integrated circuit according to claim 1, wherein a capacitive element is formed as the passive element on a back surface side of a semiconductor substrate, and the wiring in the via hole is combined with the capacitive element as an inductive element to perform a predetermined function. A microwave integrated circuit comprising a passive circuit having the same.
JP4225102A 1992-07-31 1992-07-31 Microwave integrated circuit Pending JPH0653414A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4225102A JPH0653414A (en) 1992-07-31 1992-07-31 Microwave integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4225102A JPH0653414A (en) 1992-07-31 1992-07-31 Microwave integrated circuit

Publications (1)

Publication Number Publication Date
JPH0653414A true JPH0653414A (en) 1994-02-25

Family

ID=16824018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4225102A Pending JPH0653414A (en) 1992-07-31 1992-07-31 Microwave integrated circuit

Country Status (1)

Country Link
JP (1) JPH0653414A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2832855A1 (en) * 2001-11-27 2003-05-30 St Microelectronics Sa Integrated circuit with inductance comprises spiral channel in which metal deposit forms inductance winding
US6830970B2 (en) 2001-10-10 2004-12-14 Stmicroelectronics, S.A. Inductance and via forming in a monolithic circuit
US7139176B2 (en) 2001-12-26 2006-11-21 Fujitsu Limited Circuit substrate and method for fabricating the same
JP2007019149A (en) * 2005-07-06 2007-01-25 Seiko Epson Corp Electronic substrate, manufacturing method thereof and electronic equipment
WO2009125492A1 (en) * 2008-04-11 2009-10-15 三菱電機株式会社 Power divider

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5080789A (en) * 1973-10-30 1975-07-01
JPS5285489A (en) * 1976-01-09 1977-07-15 Hitachi Ltd Semiconductor reactance element
JPS61263147A (en) * 1985-05-15 1986-11-21 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS62120061A (en) * 1985-11-20 1987-06-01 Fujitsu Ltd Manufacture of semiconductor device
JPS63244761A (en) * 1987-03-31 1988-10-12 Toshiba Corp High-frequency planer circuit device
JPH04114463A (en) * 1990-09-05 1992-04-15 Toshiba Corp Monolithic microwave integrated circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5080789A (en) * 1973-10-30 1975-07-01
JPS5285489A (en) * 1976-01-09 1977-07-15 Hitachi Ltd Semiconductor reactance element
JPS61263147A (en) * 1985-05-15 1986-11-21 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS62120061A (en) * 1985-11-20 1987-06-01 Fujitsu Ltd Manufacture of semiconductor device
JPS63244761A (en) * 1987-03-31 1988-10-12 Toshiba Corp High-frequency planer circuit device
JPH04114463A (en) * 1990-09-05 1992-04-15 Toshiba Corp Monolithic microwave integrated circuit

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6830970B2 (en) 2001-10-10 2004-12-14 Stmicroelectronics, S.A. Inductance and via forming in a monolithic circuit
FR2832855A1 (en) * 2001-11-27 2003-05-30 St Microelectronics Sa Integrated circuit with inductance comprises spiral channel in which metal deposit forms inductance winding
US7139176B2 (en) 2001-12-26 2006-11-21 Fujitsu Limited Circuit substrate and method for fabricating the same
JP2007019149A (en) * 2005-07-06 2007-01-25 Seiko Epson Corp Electronic substrate, manufacturing method thereof and electronic equipment
US7746663B2 (en) 2005-07-06 2010-06-29 Seiko Epson Corporation Electronic substrate and electronic device
JP4572759B2 (en) * 2005-07-06 2010-11-04 セイコーエプソン株式会社 Semiconductor device and electronic equipment
US8284566B2 (en) 2005-07-06 2012-10-09 Seiko Epson Corporation Electronic substrate
US8416578B2 (en) 2005-07-06 2013-04-09 Seiko Epson Corporation Manufacturing method for an electronic substrate
US9087820B2 (en) 2005-07-06 2015-07-21 Seiko Epson Corporation Electronic substrate
US9496202B2 (en) 2005-07-06 2016-11-15 Seiko Epson Corporation Electronic substrate
WO2009125492A1 (en) * 2008-04-11 2009-10-15 三菱電機株式会社 Power divider
US8471647B2 (en) 2008-04-11 2013-06-25 Mitsubishi Electric Corporation Power divider

Similar Documents

Publication Publication Date Title
EP1273017B1 (en) Distributed capacitor
KR100364009B1 (en) Multi-layer Capacitor, Wiring Substrate, Decoupling Circuit and High Frequency Circuit
JP4256575B2 (en) RF passive circuit and RF amplifier with via hole
US5431987A (en) Noise filter
JP2001168234A (en) Grounding plane for semiconductor chip
US6215171B1 (en) IC module
EP1303171A2 (en) Electronic circuit unit suitable for miniaturization
KR20010049422A (en) High Frequency Module
JPH0318112A (en) Fitting structure for chip type noise filter
JPH0653414A (en) Microwave integrated circuit
US5465007A (en) High frequency transistor with reduced parasitic inductance
JPH06181119A (en) Composite lc parts
JPH0897367A (en) Semiconductor device
JPH08236698A (en) Semiconductor device
JP2000004071A (en) Electronic circuit unit
US6700177B2 (en) Compact, surface-mounting-type, electronic-circuit unit
JP2690709B2 (en) Semiconductor device
JPH05206286A (en) Semiconductor integrated circuit
JP2705237B2 (en) Semiconductor device having MIM capacitor
JP2000252164A (en) Multilayer ceramic filter
JP3029929B2 (en) Noise filter
JPS605055B2 (en) semiconductor equipment
JP2001060827A (en) Microstrip line type voltage controlled oscillator
JP2000151306A (en) Semiconductor device
JPS634662A (en) Electronic circuit device