JPH0652691A - Semiconductor disk device - Google Patents

Semiconductor disk device

Info

Publication number
JPH0652691A
JPH0652691A JP20364992A JP20364992A JPH0652691A JP H0652691 A JPH0652691 A JP H0652691A JP 20364992 A JP20364992 A JP 20364992A JP 20364992 A JP20364992 A JP 20364992A JP H0652691 A JPH0652691 A JP H0652691A
Authority
JP
Japan
Prior art keywords
write
flash
data
flash eeprom
disk device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20364992A
Other languages
Japanese (ja)
Inventor
Kunio Ueda
国生 上田
Hiroyuki Sakamoto
広幸 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP20364992A priority Critical patent/JPH0652691A/en
Publication of JPH0652691A publication Critical patent/JPH0652691A/en
Pending legal-status Critical Current

Links

Landscapes

  • Memory System (AREA)
  • Read Only Memory (AREA)

Abstract

PURPOSE:To improve the life of a semiconductor disk device using a flash EEPROM. CONSTITUTION:Two kinds of flash EEPROMs (11-1)-(11-m), (12-1)-(12-n) whose writing units differ from each other coexist and the chips of these flash EEPROMs are selectively used according to the data size of writing data. Consequently, the most suitable chip is selected among the plural kinds of flash EEPROMs (11-1)-(11-m), (12-1)-(12-n) having different writing units so as to be written according to the data size of writing data. Consequently, the life of the whole device is lengthened without lowering the operating speed by effectively utilizing flash EEPROMs having the limit of the number of times for erasing.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、電気的に一括消去の
可能な不揮発メモリであるフラッシュEEPROMを備
えた半導体ディスク装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor disk device equipped with a flash EEPROM which is a non-volatile memory capable of electrically erasing all at once.

【0002】[0002]

【従来の技術】従来のワークステーションやパーソナル
コンピュータ等の情報処理装置の多くは、記憶装置とし
て磁気ディスク装置を用いていた。磁気ディスク装置
は、記録の信頼性が高い、ビット単価が安いなどの利点
がある反面、装置のサイズが大きい、物理的な衝撃に弱
いなどの欠点を持つ。
2. Description of the Related Art Many conventional information processing apparatuses such as workstations and personal computers use magnetic disk devices as storage devices. The magnetic disk device has advantages such as high recording reliability and a low bit unit price, but has drawbacks such as a large device size and weak physical shock.

【0003】すなわち、磁気ディスク装置は、磁気ヘッ
ドを回転ディスク表面に走らせることによって、データ
を回転ディスク上に磁気的に書き込む、あるいはそれら
を読み出すという動作原理である。この回転ディスクや
磁気ヘッドといった機械的な可動部分は、装置に物理的
な衝撃が与えられることによって当然誤動作や故障が発
生する恐れがある。またそのような機械的可動部を必要
とする事が、装置全体のサイズを小さくする障害となっ
ている。
That is, the magnetic disk drive is based on the operating principle of magnetically writing data on the rotating disk or reading them by running a magnetic head on the surface of the rotating disk. Mechanically movable parts such as the rotating disk and the magnetic head may naturally malfunction or fail due to physical impact on the device. Further, the need for such a mechanically movable portion is an obstacle to reducing the size of the entire device.

【0004】このため、磁気ディスク装置は、机上に固
定して使用するデスクトップタイプのコンピュータで用
いるにはあまり支障とならないが、持ち運び可能で小型
なラップトップコンピュータやノートブックコンピュー
タにおいては、これらの欠点は大きな問題となる。
For this reason, the magnetic disk device does not hinder the use of a desktop type computer fixedly mounted on a desk, but in the case of a portable and small laptop computer or notebook computer, these drawbacks are encountered. Is a big problem.

【0005】そこで、近年、装置のサイズが小さく物理
的な衝撃にも強いシリコンディスク装置に注目が集まっ
ている。シリコンディスク装置とは、電気的に一括消去
が可能な不揮発メモリであるフラッシュEEPROM
を、従来の磁気ディスク装置などと同様にパーソナルコ
ンピュータなどの2次記憶装置として用いるものであ
る。このシリコンディスク装置には、磁気ディスク装置
のような機械的な可動部分がないため、物理的な衝撃に
よる誤動作や故障は発生しにくい。また、装置としての
サイズも小さくなる等の利点がある。
Therefore, in recent years, attention has been focused on a silicon disk device which is small in size and resistant to physical shock. The silicon disk device is a flash EEPROM that is a non-volatile memory that can be electrically erased all together.
Is used as a secondary storage device such as a personal computer like a conventional magnetic disk device. Since this silicon disk device does not have a mechanically movable part like a magnetic disk device, malfunctions and failures due to physical shocks are unlikely to occur. Further, there is an advantage that the size of the device is reduced.

【0006】しかし、このシリコンディスク装置の構成
要素であるフラッシュメモリは、同一のセル(ビット)
にデータの書き込みと消去を繰り返し行うことによっ
て、そのセルの記録の信頼性が劣化してゆくため、その
回数には限界がある。通常、フラッシュEEPROMの
書き込み/消去可能回数は、10の5乗程度以下のオー
ダーで、この数字はシリコンディスク装置を磁気ディス
ク装置などと同様にコンピュータの記憶装置として用い
るには、必ずしも充分な値とはいえない。
However, the flash memory which is a constituent element of this silicon disk device has the same cell (bit).
By repeatedly writing and erasing data in the cell, the reliability of recording in the cell deteriorates, and the number of times is limited. Normally, the number of write / erase times of a flash EEPROM is on the order of about 10 5 or less, and this number is not a sufficient value to use a silicon disk device as a storage device of a computer like a magnetic disk device. I can't say.

【0007】また、フラッシュEEPROMはその製品
種ごとに、書き込みや消去を行う際に扱うデータの最低
単位が定められており、少量のデータの書き込みや消去
を必要としている場合でも、必ずその最低単位分のデー
タをまとめて扱わなくてはならない。その結果無駄に書
き込みや消去を行うセルが出てくるため、信頼性の劣化
も早まる。これらのことから、フラッシュEEPROM
にデータの書き込みや消去を行う際には、必要最低限の
範囲で行うことを考えなければならない。
Further, the minimum unit of data to be handled when writing or erasing the flash EEPROM is defined for each product type, and even if a small amount of data needs to be written or erased, the minimum unit is always required. You have to deal with minute data collectively. As a result, some cells needlessly be written or erased, and the reliability is deteriorated quickly. From these things, flash EEPROM
When writing or erasing data, it is necessary to consider doing within the minimum necessary range.

【0008】しかし一方、書き込みや消去単位の小さい
種類のフラッシュEEPROMは、それらの単位の大き
いフラッシュメモリに比べて、同容量で比較すると一般
にデータ書替えにかかる時間が長い(製品種によっても
異なるが、ある実際の例では前者が数秒かかるのに対し
後者は10msと、100倍のオーダーの開きがある)
という欠点がある。これは、例えば、書き込みや消去単
位の小さい種類のフラッシュEEPROMにサイズの大
きいデータを書き込む場合には、書き込みや消去を繰り
返し行なう必要が生じるためである。したがって、シリ
コンディスク装置を前者のタイプのフラッシュEEPR
OMのみで構成することは、動作速度の点で得策とはい
えない。
On the other hand, the flash EEPROM of a type having a small writing or erasing unit generally takes a longer time to rewrite data when compared with the flash memory having a larger unit of the same capacity (though it depends on the product type, In one actual example, the former takes a few seconds, while the latter has a difference of 100 ms, which is 10 ms.)
There is a drawback that. This is because, for example, when writing large-sized data to a flash EEPROM of a type having a small writing or erasing unit, it is necessary to repeatedly perform writing and erasing. Therefore, the silicon disk device is used as a flash EEPR of the former type.
It is not a good idea to use only OM in terms of operating speed.

【0009】[0009]

【発明が解決しようとする課題】従来では、書き込み単
位の大きいフラッシュEEPROMを使用すると、無駄
に書き込みを行うセルが出てくるために信頼性の劣化が
早まり、また書き込み単位の小さいフラッシュEEPR
OMを使用すると書き込みに要する時間が長くなる欠点
があった。
Conventionally, when a flash EEPROM having a large writing unit is used, the reliability of the flash EEPROM is deteriorated because a cell in which writing is performed unnecessarily occurs, and the flash EEPROM having a small writing unit is used.
The use of OM has a drawback that the time required for writing becomes long.

【0010】この発明はこのような点に鑑みてなされた
もので、書き込み単位の異なる複数種のフラッシュEE
PROMを書き込みデータのデータサイズや種類に応じ
て選択的に使用できるようにし、高速動作が可能でしか
も装置全体としての寿命を長くすることができる半導体
ディスク装置を提供することを目的とする。
The present invention has been made in view of the above circumstances, and a plurality of types of flash EE having different write units are used.
It is an object of the present invention to provide a semiconductor disk device which enables a PROM to be selectively used according to the data size and type of write data, enables high-speed operation, and extends the life of the entire device.

【0011】[0011]

【課題を解決するための手段および作用】この発明は、
フラッシュEEPROMを備えた半導体ディスク装置に
おいて、書き込み単位が互いに異なる複数種のフラッシ
ュEEPROMチップと、これらフラッシュEEPRO
Mチップをリード/ライトアクセスするメモリアクセス
手段と、書き込みデータのデータサイズに応じてライト
アクセス対象のフラッシュEEPROMチップが切り替
えられるように、前記メモリアクセス手段のアクセス先
を制御するアクセス先制御手段とを具備することを特徴
とする。
Means and Actions for Solving the Problems
In a semiconductor disk device including a flash EEPROM, a plurality of types of flash EEPROM chips having different write units and the flash EEPROM
A memory access unit for performing read / write access to the M chip and an access destination control unit for controlling an access destination of the memory access unit so that the flash EEPROM chip to be write-accessed can be switched according to the data size of write data. It is characterized by having.

【0012】この半導体ディスク装置においては、書き
込み単位が互いに異なる複数種のフラッシュEEPRO
Mチップが混在されており、それらフラッシュEEPR
OMチップが書き込みデータのデータサイズに応じて選
択的に使用される。したがって、書き込みデータのデー
タサイズから、書き込み単位の異なる複数種のフラッシ
ュEEPROMチップの中から最も適したチップを選び
書き込みを行うことができ、消去回数に限界のあるフラ
ッシュEEPROMを有効に利用して動作速度の低下を
招かずに装置全体としての寿命を延ばすことが可能とな
る。
In this semiconductor disk device, a plurality of types of flash EEPRO having different write units are used.
Mixed M chips, flash EEPR
The OM chip is selectively used according to the data size of write data. Therefore, from the data size of the write data, the most suitable chip can be selected from a plurality of types of flash EEPROM chips having different write units and writing can be performed, and the flash EEPROM having a limited erase count can be used effectively. It is possible to extend the life of the entire device without lowering the speed.

【0013】[0013]

【実施例】以下、図面を参照してこの発明の実施例を説
明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0014】図1にはこの発明の一実施例に係わる半導
体ディスク装置の構成が示されている。この半導体ディ
スク装置10は、ハードディスク装置やフロッピーディ
スク装置の代替としてパーソナルコンピュータの2次記
憶装置として使用されるものであり、例えば、PCMC
IAインターフェース、またはIDEインターフェース
を有する。この半導体ディスク装置10は、データ記憶
用素子としてフラッシュメモリ群11を備えている。こ
のフラッシュメモリ群11は、複数のフラッシュEEP
ROMチップ11−1〜11−m,12−1〜12−n
から構成されている。
FIG. 1 shows the configuration of a semiconductor disk device according to an embodiment of the present invention. The semiconductor disk device 10 is used as a secondary storage device of a personal computer as an alternative to a hard disk device or a floppy disk device.
It has an IA interface or an IDE interface. The semiconductor disk device 10 includes a flash memory group 11 as a data storage element. This flash memory group 11 includes a plurality of flash EEPs.
ROM chips 11-1 to 11-m, 12-1 to 12-n
It consists of

【0015】これらフラッシュEEPROMチップ11
−1〜11−m,12−1〜12−nにおいては、書き
込みや消去を行う際に扱うデータ量に最低単位が定まっ
ており、その単位分のデータが一括して扱われる。ここ
では、一例として、フラッシュEEPROM11−1〜
11−mは1バイト単位で書き込みを行える種類とし、
フラッシュメモリ12−1〜12−nは512バイトか
ら成るページ単位でしか書き込みを行えない種類である
場合を想定する。この場合、1バイト単位で書き込みを
行える種類のフラッシュEEPROMとしては例えばN
OR型のフラッシュEEPROMを使用することが好ま
しく、また512バイト単位で書き込みを行える種類の
フラッシュEEPROMとしてはNAND型のフラッシ
ュEEPROMを使用することが好ましい。
These flash EEPROM chips 11
In -1 to 11-m and 12-1 to 12-n, the minimum unit is set for the amount of data to be handled when writing or erasing, and the data for that unit is handled collectively. Here, as an example, the flash EEPROM 11-1 to
11-m is a type that can be written in 1-byte units,
It is assumed that the flash memories 12-1 to 12-n are of a type in which writing can be performed only in page units of 512 bytes. In this case, as a flash EEPROM of a type capable of writing in 1-byte units, for example, N
It is preferable to use an OR-type flash EEPROM, and it is preferable to use a NAND-type flash EEPROM as a type of flash EEPROM capable of writing in units of 512 bytes.

【0016】また、この半導体ディスク装置10は、コ
ントローラ13、およびホストインターフェース14を
備えている。コントローラ13は、ホストインターフェ
ース14を介してホストCPU1から供給されるディス
クアクセス要求に応じて、フラッシュEEPROMチッ
プ11−1〜11−m,12−1〜12−nをアクセス
制御する。ホストインターフェース13は、ホストシス
テムバスに接続可能なハードディスク装置と同様に例え
ばIDEインターフェースに準拠した40ピンのピン配
置、またはICカードスロットに装着可能なICカード
と同様に例えばPCMCIAインターフェースに準拠し
た68ピンのピン配置を有している。
The semiconductor disk device 10 also includes a controller 13 and a host interface 14. The controller 13 controls access to the flash EEPROM chips 11-1 to 11-m, 12-1 to 12-n in response to a disk access request supplied from the host CPU 1 via the host interface 14. The host interface 13 has, for example, a pin arrangement of 40 pins conforming to the IDE interface like the hard disk device connectable to the host system bus, or 68 pins conforming to the PCMCIA interface like the IC card that can be mounted in the IC card slot. It has a pin arrangement of.

【0017】コントローラ13は、アドレス変換回路1
31、データバッファ132、およびリード・ライト制
御回路133から構成されている。アドレス変換回路1
31は、ホストCPU1から供給されるディスクアクセ
スのためのアドレスをフラッシュメモリ群11をアクセ
スするためのアドレスに変換する。このアドレス変換回
路131には、ホストCPU1から送られてきたコマン
ドに含まれるアクセスすべきドライブ番号、ヘッド番
号、シリンダ番号、セクタ番号などの情報と、フラッシ
ュメモリ群11のフラッシュメモリ番号やその中でのメ
モリアドレスとの対応関係が定義されたアドレス変換テ
ーブル131aが設けられている。このアドレス変換テ
ーブル131aの具体的構成については、図5および図
6を参照して後述する。
The controller 13 uses the address conversion circuit 1
31, a data buffer 132, and a read / write control circuit 133. Address conversion circuit 1
Reference numeral 31 converts an address for disk access supplied from the host CPU 1 into an address for accessing the flash memory group 11. The address conversion circuit 131 includes information such as a drive number, a head number, a cylinder number, and a sector number to be accessed included in the command sent from the host CPU 1, the flash memory number of the flash memory group 11 and the like. There is provided an address conversion table 131a in which the correspondence relationship with the memory address is defined. The specific configuration of the address conversion table 131a will be described later with reference to FIGS.

【0018】データバッファ132は、ホストCPU1
から送られてきた書き込みデータやフラッシュメモリ群
11からの読み出しデータを一時的に保持する。リード
・ライト制御回路133は、フラッシュメモリ群11に
おけるフラッシュEEPROM11−1〜11−m,1
2−1〜12−nの選択、およびその選択したフラッシ
ュEEPROMに対するデータのリード/ライト制御等
を行なう。この場合、リード・ライト制御回路133
は、アドレス変換回路131から出力されるメモリ番号
に対応するフラッシュEEPROMを選択するために、
フラッシュEEPROM11−1〜11−m,12−1
〜12−nにアクティブステートのチップイネーブル信
号CEを選択的に供給する。また、リード・ライト制御
回路133は、アドレス変換回路131から出力される
メモリアドレスを先頭アドレスとして発生し、そしてホ
ストCPU1から送られてきたデータサイズ分のデータ
リード/ライト動作が実行されるように、その先頭アド
レスを順次カウントアップする。リード動作/ライト動
作の切り替えは、ホストCPU1から送られてきたコマ
ンドに含まれるリード/ライト指示情報によって制御さ
れる。
The data buffer 132 is the host CPU 1
The write data sent from the flash memory and the read data from the flash memory group 11 are temporarily held. The read / write control circuit 133 includes the flash EEPROMs 11-1 to 11-m, 1 in the flash memory group 11.
2-1 to 12-n are selected, and data read / write control for the selected flash EEPROM is performed. In this case, the read / write control circuit 133
In order to select the flash EEPROM corresponding to the memory number output from the address conversion circuit 131,
Flash EEPROM 11-1 to 11-m, 12-1
The chip enable signal CE in the active state is selectively supplied to .about.12-n. Further, the read / write control circuit 133 generates a memory address output from the address conversion circuit 131 as a head address, and executes a data read / write operation for the data size sent from the host CPU 1. , The start address is sequentially incremented. The switching between the read operation and the write operation is controlled by the read / write instruction information included in the command sent from the host CPU 1.

【0019】さらに、リード・ライト制御回路133
は、書き込みデータのデータサイズが512バイトより
も小さいか否かに応じて、フラッシュEEPROMチッ
プ11−1〜11−mと、フラッシュEEPROMチッ
プ12−1〜12−nの2つのチップグループの一方を
選択する。この場合、リード・ライト制御回路133
は、書き込みデータのデータサイズが512バイトより
も小さい際には、その書き込みデータをフラッシュEE
PROMチップ11−1〜11−mの1つに書き込み、
また512バイト以上の書き込みデータについてはフラ
ッシュEEPROMチップ12−1〜12−nに書き込
みを行なう。次に、図2および図3を参照して、フラッ
シュEEPROM11−1〜11−m、12−1〜12
−nそれぞれの書き込み単位/消去単位を説明する。
Further, the read / write control circuit 133
Depending on whether or not the data size of the write data is smaller than 512 bytes, one of two chip groups of the flash EEPROM chips 11-1 to 11-m and the flash EEPROM chips 12-1 to 12-n is selected. select. In this case, the read / write control circuit 133
If the data size of the write data is smaller than 512 bytes, write the write data to the flash EE
Write to one of the PROM chips 11-1 to 11-m,
The write data of 512 bytes or more is written in the flash EEPROM chips 12-1 to 12-n. Next, with reference to FIGS. 2 and 3, the flash EEPROMs 11-1 to 11-m, 12-1 to 12
-N Each write unit / erase unit will be described.

【0020】図2には、フラッシュEEPROM11−
1の書き込み単位/消去単位が示されている。図示のよ
うに、フラッシュEEPROM11−1は、その消去ブ
ロックのサイズが例えば4Kバイトであり、その4Kバ
イトの各消去ブロック内では1バイト単位で書き込みが
実行されるように構成されている。このフラッシュEE
PROM11−1においては、例えば、第1の消去ブロ
ックを一旦消去した後においては、1バイト単位のデー
タ書き込みを消去動作なしで最大4K回行なうことがで
きる。
FIG. 2 shows a flash EEPROM 11-.
One write / erase unit is shown. As shown in the figure, the flash EEPROM 11-1 has an erase block size of, for example, 4 Kbytes, and is configured to execute writing in 1-byte units in each erase block of 4 Kbytes. This flash EE
In the PROM 11-1, for example, after erasing the first erase block once, data writing in 1-byte units can be performed up to 4K times without erasing operation.

【0021】図3には、フラッシュEEPROM12−
1の書き込み単位/消去単位が示されている。図示のよ
うに、フラッシュEEPROM12−1は、その消去ブ
ロックのサイズが例えば4Kバイトであり、その4Kバ
イトの各消去ブロック内では512バイト単位で書き込
みが実行されるように構成されている。このフラッシュ
EEPROM12−1においては、例えば、第1の消去
ブロックを一旦消去した後においては、512バイト単
位のデータ書き込みを消去動作なしで最大8回行なうこ
とができる。次に、図4を参照して、アドレス変換回路
131の具体的構成の一例を説明する。
FIG. 3 shows a flash EEPROM 12-.
One write / erase unit is shown. As shown in the figure, the flash EEPROM 12-1 is configured such that the erase block has a size of, for example, 4 Kbytes, and writing is performed in units of 512 bytes in each erase block of 4 Kbytes. In this flash EEPROM 12-1, for example, after once erasing the first erase block, data writing in units of 512 bytes can be performed up to 8 times without erasing operation. Next, an example of a specific configuration of the address conversion circuit 131 will be described with reference to FIG.

【0022】図示のように、変換テーブル131aは、
第1および第2の変換テーブル131a−1,131a
−2を備えている。第1の変換テーブル131a−1
は、フラッシュEEPROM11−1〜11−mからな
る第1チップグループを選択する際に使用される変換テ
ーブルであり、ディスクアクセスのためのアドレスとフ
ラッシュEEPROM11−1〜11−mに割り当てら
れたメモリ番号およびメモリアドレスとの対応が定義さ
れている。また、第2の変換テーブル131a−2は、
フラッシュEEPROM12−1〜12−nからなる第
2チップグループを選択する際に使用される変換テーブ
ルであり、ディスクアクセスのためのアドレスとフラッ
シュEEPROM12−1〜12−nに割り当てられた
メモリ番号およびメモリアドレスとの対応が定義されて
いる。
As shown, the conversion table 131a is
First and second conversion tables 131a-1 and 131a
-2 is provided. First conversion table 131a-1
Is a conversion table used when selecting the first chip group consisting of the flash EEPROMs 11-1 to 11-m, and is an address for disk access and a memory number assigned to the flash EEPROMs 11-1 to 11-m. And the correspondence with the memory address is defined. Also, the second conversion table 131a-2 is
It is a conversion table used when selecting the second chip group consisting of the flash EEPROMs 12-1 to 12-n, and is an address for disk access, a memory number assigned to the flash EEPROMs 12-1 to 12-n, and a memory. The correspondence with the address is defined.

【0023】これら第1および第2の変換テーブル13
1a−1,131a−2のどちらを使用するかは、テー
ブル選択回路132によって決定される。すなわち、テ
ーブル選択回路132は、データサイズが512バイト
よりも小さい場合にはフラッシュEEPROM11−1
〜11−mが使用されるように変換テーブル131a−
1を選択し、データサイズが512バイト以上の場合に
はフラッシュEEPROM12−1〜12−nが使用さ
れるように変換テーブル131a−2を選択する。次
に、図5および図6を参照して、変換テーブル131a
−1,131a−2の具体的構成例を説明する。
These first and second conversion tables 13
Which of 1a-1 and 131a-2 is used is determined by the table selection circuit 132. That is, when the data size is smaller than 512 bytes, the table selection circuit 132 uses the flash EEPROM 11-1.
~ 11-m are used so that the conversion table 131a-
1 is selected, and the conversion table 131a-2 is selected so that the flash EEPROMs 12-1 to 12-n are used when the data size is 512 bytes or more. Next, referring to FIGS. 5 and 6, the conversion table 131a
A specific configuration example of -1, 131a-2 will be described.

【0024】図5には、変換テーブル131a−1に定
義されるディスクアドレス(HDアドレス)とフラッシ
ュアドレス(Flashアドレス)の対応の一例が示さ
れている。前述したように、ホストCPU1からのディ
スクアドレスはドライブ番号、ヘッド番号、シリンダ番
号、セクタ番号から構成されるので、それらドライブ番
号、ヘッド番号、シリンダ番号、セクタ番号からなるア
ドレスに対応して、フラッシュEEPROM11−1〜
11−mを指定するためのメモリ番号とチップ内メモリ
アドレスが定義されている。
FIG. 5 shows an example of correspondences between disk addresses (HD addresses) and flash addresses (Flash addresses) defined in the conversion table 131a-1. As described above, the disk address from the host CPU 1 is composed of the drive number, the head number, the cylinder number, and the sector number. Therefore, the flash address corresponding to the drive number, the head number, the cylinder number, and the sector number. EEPROM 11-1 to
A memory number and an in-chip memory address for designating 11-m are defined.

【0025】ここで、メモリ番号#1−1はフラッシュ
EEPROM11−1を示し、メモリ番号#1−nはフ
ラッシュEEPROM11−mを示している。例えば、
ホストCPU1からのディスクアドレスに対応するメモ
リ番号が“#1−1”の時は、リードライト制御回路1
33によってフラッシュEEPROM11−1に対応す
るチップイネーブル信号CEがアクティブステートに設
定される。この結果、フラッシュEEPROM11−1
がアクセス可能となり、ホストCPU1からのディスク
アドレスに対応するメモリアドレスによって指定される
位置へのデータ書き込み、またはその位置からのデータ
読み出しが実行される。同様に、ホストCPU1からの
ディスクアドレスに対応するメモリ番号が“#1−m”
の時は、リードライト制御回路133によってフラッシ
ュEEPROM11−mに対応するチップイネーブル信
号CEがアクティブステートに設定され、フラッシュE
EPROM11−mがアクセスされる。
Here, the memory number # 1-1 indicates the flash EEPROM 11-1, and the memory number # 1-n indicates the flash EEPROM 11-m. For example,
When the memory number corresponding to the disk address from the host CPU 1 is “# 1-1”, the read / write control circuit 1
The chip enable signal CE corresponding to the flash EEPROM 11-1 is set to the active state by 33. As a result, the flash EEPROM 11-1
Becomes accessible and data writing to a position designated by a memory address corresponding to a disk address from the host CPU 1 or data reading from that position is executed. Similarly, the memory number corresponding to the disk address from the host CPU 1 is “# 1-m”.
At this time, the read / write control circuit 133 sets the chip enable signal CE corresponding to the flash EEPROM 11-m to the active state, and the flash E
EPROM 11-m is accessed.

【0026】図6には、変換テーブル131a−2に定
義されるディスクアドレス(HDアドレス)とフラッシ
ュアドレス(Flashアドレス)との対応の一例が示
されている。この変換テーブル131a−2において
も、ドライブ番号、ヘッド番号、シリンダ番号、セクタ
番号からなるディスクアドレスに対応して、フラッシュ
EEPROM12−1〜12−nを指定するためのメモ
リ番号とチップ内メモリアドレスが定義されている。
FIG. 6 shows an example of correspondences between disk addresses (HD addresses) and flash addresses (Flash addresses) defined in the conversion table 131a-2. Also in this conversion table 131a-2, the memory number and the in-chip memory address for designating the flash EEPROMs 12-1 to 12-n are associated with the disk address including the drive number, the head number, the cylinder number, and the sector number. It is defined.

【0027】ここで、メモリ番号#2−1はフラッシュ
EEPROM12−1を示し、メモリ番号#2−nはフ
ラッシュEEPROM12−nを示している。例えば、
ホストCPU1からのディスクアドレスに対応するメモ
リ番号が“#2−1”の時は、リードライト制御回路1
33によってフラッシュEEPROM12−1に対応す
るチップイネーブル信号CEがアクティブステートに設
定される。この結果、フラッシュEEPROM12−1
がアクセス可能となり、ホストCPU1からのディスク
アドレスに対応するメモリアドレスによって指定される
位置へのデータ書き込み、またはその位置からのデータ
読み出しが実行される。同様に、ホストCPU1からの
ディスクアドレスに対応するメモリ番号が“#2−n”
の時は、リードライト制御回路133によってフラッシ
ュEEPROM12−nに対応するチップイネーブル信
号CEがアクティブステートに設定され、フラッシュE
EPROM12−nがアクセスされる。次に、図7のフ
ローチャートを参照して、フラッシュメモリ群11のラ
イトアクセス制御動作を説明する。
Here, the memory number # 2-1 indicates the flash EEPROM 12-1, and the memory number # 2-n indicates the flash EEPROM 12-n. For example,
When the memory number corresponding to the disk address from the host CPU 1 is “# 2-1”, the read / write control circuit 1
The chip enable signal CE corresponding to the flash EEPROM 12-1 is set to the active state by 33. As a result, the flash EEPROM 12-1
Becomes accessible and data writing to a position designated by a memory address corresponding to a disk address from the host CPU 1 or data reading from that position is executed. Similarly, the memory number corresponding to the disk address from the host CPU 1 is “# 2-n”.
At this time, the read / write control circuit 133 sets the chip enable signal CE corresponding to the flash EEPROM 12-n to the active state, and the flash E
EPROM 12-n is accessed. Next, the write access control operation of the flash memory group 11 will be described with reference to the flowchart of FIG.

【0028】ホストCPU1からデータの書き込み要求
が発生した場合、まず半導体ディスク装置10上のアク
セスすべきドライブ番号、ヘッド番号、シリンダ番号、
セクタ番号などのディスクアドレス情報と共に、データ
サイズを示す情報がホストCPU1からアドレス変換回
路131に送られる。アドレス変換回路131は、その
データサイズが512バイトよりも小さいか否かを検出
し(ステップS11)、その検出結果に応じて参照する
変換テーブルを決定する。
When a data write request is issued from the host CPU 1, first, the drive number, head number, cylinder number, and the like on the semiconductor disk device 10 to be accessed.
Information indicating the data size is sent from the host CPU 1 to the address conversion circuit 131 together with the disk address information such as the sector number. The address conversion circuit 131 detects whether the data size is smaller than 512 bytes (step S11), and determines the conversion table to be referred to according to the detection result.

【0029】例えば、データサイズが512バイトより
も小さい場合には、アドレス変換のために前述の変換テ
ーブル131a−1が使用され、その変換テーブル13
1a−1が参照されることによって、送られてきたドラ
イブ番号などの情報が、フラッシュメモリ群11のフラ
ッシュメモリ番号やその中でのアドレスに変換される
(ステップS12)。そして、その変換されたメモリ番
号(ここでは、#1−1、…#1−mのうちのいずれ
か)に対応するフラッシュEEPROM11−1〜11
−mの1つに対してチップイネーブル信号CEが発生さ
れて、そのフラッシュEEPROMがライトアクセスさ
れる(ステップS13,S14)。
For example, when the data size is smaller than 512 bytes, the aforementioned conversion table 131a-1 is used for address conversion, and the conversion table 13a-1 is used.
By referring to 1a-1, the transmitted information such as the drive number is converted into the flash memory number of the flash memory group 11 and the address therein (step S12). Then, the flash EEPROMs 11-1 to 11 corresponding to the converted memory number (here, one of # 1-1, ... # 1-m).
The chip enable signal CE is generated for one of -m, and the flash EEPROM is write-accessed (steps S13 and S14).

【0030】一方、データサイズが512バイト以上の
場合には、アドレス変換のために変換テーブル131a
−2が使用され、その変換テーブル131a−2が参照
されることによって、送られてきたドライブ番号などの
情報が、フラッシュメモリ群11のフラッシュメモリ番
号やその中でのアドレスに変換される(ステップS1
5)。そして、その変換されたメモリ番号(ここでは、
#2−1、…#2−nのうちのいずれか)に対応するフ
ラッシュEEPROM12−1〜12−nの1つに対し
てチップイネーブル信号CEが発生されて、そのフラッ
シュEEPROMがライトアクセスされる(ステップS
16,S17)。
On the other hand, when the data size is 512 bytes or more, the conversion table 131a is used for address conversion.
-2 is used and the conversion table 131a-2 is referred to, whereby the information such as the drive number sent is converted into the flash memory number of the flash memory group 11 and the address therein (step S1
5). And the converted memory number (here,
# 2-1, ... # 2-n) corresponding to one of the flash EEPROMs 12-1 to 12-n, a chip enable signal CE is generated, and the flash EEPROM is write-accessed. (Step S
16, S17).

【0031】このようにして、データサイズが512バ
イトよりも小さい書き込みデータについてはその書き込
み先はフラッシュEEPROM11−1〜11−mに選
定され、データサイズが512バイト以上の書き込みデ
ータについてはその書き込み先はフラッシュEEPRO
M12−1〜12−nに選定される。
In this way, the write destination for the write data having a data size smaller than 512 bytes is selected to the flash EEPROMs 11-1 to 11-m, and the write destination for the write data having a data size of 512 bytes or more. Is flash EEPRO
Selected as M12-1 to 12-n.

【0032】一般に、コンピュータシステムにおいて
は、ハードディスク装置やフロッピーディスク装置等の
2次記憶装置に書き込まれるデータは、大きく次の2種
類に分かれる。ひとつは、ユーザが記憶させておきたい
ユーザデータであり、もうひとつはユーザの直接の要求
とは別にファイルシステムなどによって作られる管理情
報であり、その内容はファイルやディレクトリなどを管
理するための情報である。ディスク装置の書き込み/読
み出しの最小単位は1セクタ(512バイト、または1
024バイト)であるので、ユーザデータの書き込み/
読み出し際のデータサイズは少なくとも512バイト以
上になるのが通常である。これに対し、管理情報につい
ては、その性質上アドレスやフラグや何かのカウンタの
ようなものが主な構成要素であるため、その書き替えの
ためのデータサイズは数バイト程度であることが通常で
ある。また、このような管理情報は、ユーザデータに比
し、そのデータ更新のためのデータ書替え動作が頻繁に
必要とされる。
Generally, in a computer system, data written in a secondary storage device such as a hard disk device or a floppy disk device is roughly classified into the following two types. One is user data that the user wants to store, and the other is management information that is created by a file system or the like in addition to the user's direct request, and the contents are information for managing files and directories. Is. The minimum unit of writing / reading of the disk device is 1 sector (512 bytes, or 1
024 bytes), user data write /
The data size at the time of reading is usually at least 512 bytes or more. On the other hand, with regard to management information, because of its nature, such as addresses, flags and some kind of counters are the main components, so the data size for rewriting is usually a few bytes. Is. In addition, such management information requires a data rewriting operation for updating the data more frequently than user data.

【0033】このため、実際には、この半導体ディスク
装置10においては、サイズは少量だが頻繁に内容を書
き換える必要のある管理情報については1バイト単位で
書き込みを行えるフラッシュEEPROM11−1〜1
1−mに書き込まれ、また管理情報よりもサイズが大き
く少量の書き換えをあまり頻繁に必要としないユーザデ
ータについては、EEPROM12−1〜12−nに書
き込まれることになる。
Therefore, in actuality, in the semiconductor disk device 10, the flash EEPROMs 11-1 to 11-1 in which the management information which is small in size but needs to be rewritten frequently can be written in 1-byte units.
User data that is written in 1-m and that is larger in size than the management information and that does not require a small amount of rewriting frequently is written in the EEPROMs 12-1 to 12-n.

【0034】以上のように、この実施例においては、書
き込みデータのデータサイズから、書き込み単位が1バ
イトと512バイトの2種類のフラッシュEEPROM
の中から書き込み先のチップを選択して書き込みを行う
ことができるので、無駄な書き込みや消去動作の回数を
減少できるようになり、消去回数に限界のあるフラッシ
ュメモリ11を有効に利用して動作速度の低下を招かず
に装置全体としての寿命を延ばすことが可能となる。次
に、この発明の第2実施例を説明する。
As described above, according to this embodiment, two types of flash EEPROMs, the writing unit of which is 1 byte and 512 bytes, are selected according to the data size of the write data.
Since the writing destination chip can be selected from among the writing destinations and writing can be performed, the number of unnecessary writing and erasing operations can be reduced, and the flash memory 11 having a limited erasing count can be used effectively. It is possible to extend the life of the entire device without lowering the speed. Next, a second embodiment of the present invention will be described.

【0035】図8には、第2実施例に係わる半導体ディ
スク装置10Aの構成が示されている。この半導体ディ
スク装置10Aは、特にFAT(File Alloc
ation Table)ファイルシステムのハードデ
ィスク装置またはフロッピーディスク装置の代替として
使用するに好適な構成をなすものである。
FIG. 8 shows the structure of a semiconductor disk device 10A according to the second embodiment. This semiconductor disk device 10A is particularly suitable for FAT (File Alloc).
The present invention has a configuration suitable for use as a substitute for a hard disk device or a floppy disk device of an application table) file system.

【0036】すなわち、FATファイルシステムにおい
ては、前述の管理情報はディスク装置内の特定の場所に
まとめて記録される。つまり、書き込むデータがFAT
やディレクトリのような管理情報の場合と、ユーザデー
タの場合とでは、ホストCPU1から指定されるディス
ク上の書き込み位置の範囲は明確に異なり、混在はしな
いということである。
That is, in the FAT file system, the above-mentioned management information is collectively recorded at a specific place in the disk device. In other words, the data to write is FAT
The range of writing positions on the disk designated by the host CPU 1 is clearly different between management information such as a directory and user data, and user data, and they do not coexist.

【0037】このため、図8に示されているように、第
2実施例の半導体ディスク装置10Aにおいては、1バ
イトで書き込みが可能な1個のフラッシュEEPROM
11−1と、512バイトで書き込みが可能な複数個の
フラッシュEEPROM12−1〜12−nとによって
フラッシュメモリ群11Aを構成すると共に、フラッシ
ュEEPROM11−1には管理情報の書き込みセクタ
位置に対応するアドレスを割り当て、またユーザデータ
の書き込みセクタ位置に対応するアドレスはフラッシュ
EEPROM12−1〜12−nに割り当てるようにア
ドレス変換回路131Aを構成している。図9には、ア
ドレス変換回路131Aに設けられている変換テーブル
131bの構成の一例が示されている。
Therefore, as shown in FIG. 8, in the semiconductor disk device 10A of the second embodiment, one flash EEPROM capable of writing with 1 byte is used.
11-1 and a plurality of flash EEPROMs 12-1 to 12-n capable of writing with 512 bytes configure a flash memory group 11A, and the flash EEPROM 11-1 has an address corresponding to a write sector position of management information. The address conversion circuit 131A is configured so that the addresses corresponding to the write sector positions of the user data are allocated to the flash EEPROMs 12-1 to 12-n. FIG. 9 shows an example of the configuration of the conversion table 131b provided in the address conversion circuit 131A.

【0038】この変換テーブル131bには、管理情報
を書き込むためのディスク上のFAT領域がフラッシュ
EEPROM11−1に、ユーザデータ領域がフラッシ
ュEEPROM12−1〜12−nに割り当てられるよ
うに、ドライブ番号、ヘッド番号、シリンダ番号、セク
タ番号からなるディスクアドレスとメモリ番号とチップ
内メモリアドレスからなるフラッシュメモリアドレスと
が定義されている。
In the conversion table 131b, a drive number and a head are assigned so that the FAT area on the disk for writing the management information is allocated to the flash EEPROM 11-1 and the user data area is allocated to the flash EEPROMs 12-1 to 12-n. A disk address including a number, a cylinder number, and a sector number, and a flash memory address including a memory number and an in-chip memory address are defined.

【0039】ここで、メモリ番号#1はフラッシュEE
PROM11−1を示し、また、メモリ番号#2−1は
フラッシュEEPROM12−1、メモリ番号#2−n
はフラッシュEEPROM12−nを示している。FA
T領域をアクセスする際には、ホストCPU1からのデ
ィスクアドレスに対応するメモリ番号は常に“#1”と
なる。この結果、リードライト制御回路133によって
フラッシュEEPROM11−1に対応するチップイネ
ーブル信号CEがアクティブステートに設定され、管理
情報のリード/ライトがフラッシュEEPROM11−
1に対して実行される。また、ユーザデータ領域をアク
セスする際には、ホストCPU1からのディスクアドレ
スに対応するメモリ番号は常に“#2−1”以降の値と
なる。この結果、リードライト制御回路133によって
フラッシュEEPROM11−1に対応するチップイネ
ーブル信号CEがアクティブステートに設定され、ユー
ザデータのリード/ライトがフラッシュEEPROM1
2−1〜12−nに対して実行される。次に、図10の
フローチャートを参照して、第2実施例におけるフラッ
シュメモリ群11Aのライトアクセス制御動作を説明す
る。
Here, the memory number # 1 is the flash EE.
The PROM 11-1 is shown, and the memory number # 2-1 is the flash EEPROM 12-1 and the memory number # 2-n.
Indicates a flash EEPROM 12-n. FA
When accessing the T area, the memory number corresponding to the disk address from the host CPU 1 is always "# 1". As a result, the read / write control circuit 133 sets the chip enable signal CE corresponding to the flash EEPROM 11-1 to the active state, and the read / write of management information is performed by the flash EEPROM 11-.
Executed for 1. Also, when accessing the user data area, the memory number corresponding to the disk address from the host CPU 1 is always a value after "# 2-1". As a result, the read / write control circuit 133 sets the chip enable signal CE corresponding to the flash EEPROM 11-1 to the active state, and the read / write of the user data is performed by the flash EEPROM1.
2-1 to 12-n. Next, the write access control operation of the flash memory group 11A in the second embodiment will be described with reference to the flowchart in FIG.

【0040】ホストCPU1からデータの書き込み要求
が発生した場合、まず半導体ディスク装置10上のアク
セスすべきドライブ番号、ヘッド番号、シリンダ番号、
セクタ番号などのディスクアドレス情報がホストCPU
1からアドレス変換回路131Aに送られる。アドレス
変換回路131Aは、変換テーブル131bを参照し
て、ドライブ番号、ヘッド番号、シリンダ番号、セクタ
番号などからなるディスクアドレスをフラッシュメモリ
アドレスに変換して、メモリ番号が“#1”か否かを検
出する(ステップS21,S22)。
When a data write request is issued from the host CPU 1, first, a drive number, a head number, a cylinder number to be accessed on the semiconductor disk device 10,
Disk address information such as sector number is stored in the host CPU
1 to the address conversion circuit 131A. The address conversion circuit 131A refers to the conversion table 131b, converts a disk address including a drive number, a head number, a cylinder number, a sector number, etc. into a flash memory address, and determines whether or not the memory number is "# 1". It is detected (steps S21 and S22).

【0041】メモリ番号が“#1”の場合、つまり書き
込み先がFAT領域である場合には、その変換されたメ
モリ番号#1に対応するフラッシュEEPROM11−
1に対してチップイネーブル信号CEが発生されて、そ
のフラッシュEEPROM11−1がライトアクセスさ
れる(ステップS23,S24)。
When the memory number is "# 1", that is, when the write destination is the FAT area, the flash EEPROM 11-corresponding to the converted memory number # 1.
A chip enable signal CE is generated for 1 and the flash EEPROM 11-1 is write-accessed (steps S23 and S24).

【0042】一方、メモリ番号が“#1”ではない場
合、つまり書き込み先がユーザデータ領域である場合に
は、その変換されたメモリ番号(ここでは、#2−1、
…#2−nのうちのいずれか)に対応するフラッシュE
EPROM12−1〜12−nの1つに対してチップイ
ネーブル信号CEが発生されて、そのフラッシュEEP
ROMがライトアクセスされる(ステップS25,S2
6)。
On the other hand, when the memory number is not "# 1", that is, when the writing destination is the user data area, the converted memory number (here, # 2-1,
... Flash E corresponding to any one of # 2-n)
The chip enable signal CE is generated for one of the EPROMs 12-1 to 12-n, and the flash EEP signal is generated.
The ROM is write-accessed (steps S25 and S2).
6).

【0043】以上のように、この第2実施例において
も、書き込み単位が1バイトと512バイトの2種類の
フラッシュEEPROMの中から最適なチップを選択し
て書き込みを行うことができるので、無駄な書き込みや
消去動作の回数を減少できるようになり、消去回数に限
界のあるフラッシュメモリ11を有効に利用して動作速
度の低下を招かずに装置全体としての寿命を延ばすこと
が可能となる。
As described above, also in the second embodiment, since the optimum chip can be selected and written from the two types of flash EEPROMs in which the write unit is 1 byte and 512 bytes, it is useless. The number of writing and erasing operations can be reduced, and the flash memory 11 having a limited number of erasing operations can be effectively used to extend the life of the entire device without lowering the operating speed.

【0044】尚、以上の説明に於いては、フラッシュE
EPROMの扱えるデータの最低単位について具体的な
数字を示しているが、これらは必ずしもこの数字通りで
なくとも構わない。例えば、データ書き込み単位が25
6バイトのフラッシュEEPROMとデータ書き込み単
位が512バイトのフラッシュEEPROMとを混在せ
しめ、256バイトのフラッシュEEPROMにデータ
サイズが小さく書替え頻度の高い管理情報を書き込み、
512バイトのフラッシュEEPROMにユーザデータ
を書き込むように構成しても良い。また、半導体ディス
ク装置に装備するフラッシュEEPROMチップの書き
込み単位の種類や個数も、複数でさえあればいくつであ
ってもよい。
In the above description, the flash E
Although specific numbers are shown for the minimum unit of data that can be handled by the EPROM, these numbers do not necessarily have to be exactly these numbers. For example, the data writing unit is 25
The 6-byte flash EEPROM and the flash EEPROM of which the data writing unit is 512 bytes are mixed, and the management information of small data size and high rewriting frequency is written in the 256-byte flash EEPROM.
User data may be written in a 512-byte flash EEPROM. Also, the type and number of writing units of the flash EEPROM chip provided in the semiconductor disk device may be any number as long as it is plural.

【0045】[0045]

【発明の効果】以上詳記したようにこの発明によれば、
書き込み単位の異なる複数種のフラッシュEEPROM
を書き込みデータのデータサイズや種類に応じて選択的
に使用できるようになり、高速動作が可能でしかも半導
体ディスク装置全体としての寿命を長くすることができ
る。
As described above in detail, according to the present invention,
Multiple types of flash EEPROMs with different writing units
Can be selectively used according to the data size and type of write data, high-speed operation is possible, and the life of the semiconductor disk device as a whole can be extended.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の第1実施例に係る半導体ディスク装
置を示すブロック図。
FIG. 1 is a block diagram showing a semiconductor disk device according to a first embodiment of the present invention.

【図2】同第1実施例の半導体ディスク装置に設けられ
ている第1のフラッシュEEPROMチップの書き込み
単位/消去単位を説明するための図。
FIG. 2 is a view for explaining a writing unit / erasing unit of a first flash EEPROM chip provided in the semiconductor disk device of the first embodiment.

【図3】同第1実施例の半導体ディスク装置に設けられ
ている第2のフラッシュEEPROMチップの書き込み
単位/消去単位を説明するための図。
FIG. 3 is a diagram for explaining a writing unit / erasing unit of a second flash EEPROM chip provided in the semiconductor disk device of the first embodiment.

【図4】同第1実施例の半導体ディスク装置に設けられ
ているアドレス変換回路の構成の一例を示すブロック
図。
FIG. 4 is a block diagram showing an example of a configuration of an address conversion circuit provided in the semiconductor disk device of the first embodiment.

【図5】同第1実施例の半導体ディスク装置に設けられ
ている第1の変換テーブルの内容を示す図。
FIG. 5 is a diagram showing the contents of a first conversion table provided in the semiconductor disk device of the first embodiment.

【図6】同第1実施例の半導体ディスク装置に設けられ
ている第2の変換テーブルの内容を示す図。
FIG. 6 is a diagram showing the contents of a second conversion table provided in the semiconductor disk device of the first embodiment.

【図7】同第1実施例の半導体ディスク装置の動作を説
明するフローチャート。
FIG. 7 is a flowchart for explaining the operation of the semiconductor disk device of the first embodiment.

【図8】この発明の第2実施例に係る半導体ディスク装
置を示すブロック図。
FIG. 8 is a block diagram showing a semiconductor disk device according to a second embodiment of the present invention.

【図9】同第2実施例の半導体ディスク装置に設けられ
ている変換テーブルの内容を示す図。
FIG. 9 is a diagram showing the contents of a conversion table provided in the semiconductor disk device of the second embodiment.

【図10】同第2実施例の半導体ディスク装置の動作を
説明するフローチャート。
FIG. 10 is a flowchart for explaining the operation of the semiconductor disk device according to the second embodiment.

【符号の説明】[Explanation of symbols]

10…半導体ディスク装置、11…フラッシュメモリ、
13…コントローラ、14…ホストインターフェース、
131…アドレス変換回路、131a…変換テーブル、
132…データバッファ、133…リード・ライト制御
回路。
10 ... Semiconductor disk device, 11 ... Flash memory,
13 ... Controller, 14 ... Host interface,
131 ... Address conversion circuit, 131a ... Conversion table,
132 ... Data buffer, 133 ... Read / write control circuit.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 フラッシュEEPROMを備えた半導体
ディスク装置において、 書き込み単位が互いに異なる複数種のフラッシュEEP
ROMチップと、 これらフラッシュEEPROMチップをリード/ライト
アクセスするメモリアクセス手段と、 書き込みデータのデータサイズに応じてライトアクセス
対象のフラッシュEEPROMチップが切り替えられる
ように、前記メモリアクセス手段のアクセス先を制御す
るアクセス先制御手段とを具備することを特徴とする半
導体ディスク装置。
1. A semiconductor disk device including a flash EEPROM, wherein a plurality of types of flash EEP having different write units are used.
A ROM chip, a memory access unit for read / write access to these flash EEPROM chips, and an access destination of the memory access unit are controlled so that the flash EEPROM chip to be write-accessed can be switched according to the data size of write data. A semiconductor disk device comprising: an access destination control unit.
【請求項2】 前記複数種のフラッシュEEPROMチ
ップには、第1の書き込み単位を有する第1のフラッシ
ュEEPROMチップと、前記第1の書き込み単位より
も小さい第2の書き込み単位を有する第2のフラッシュ
EEPROMチップとを含んでいることを特徴とする請
求項1記載の半導体ディスク装置。
2. The plurality of types of flash EEPROM chips include a first flash EEPROM chip having a first write unit and a second flash having a second write unit smaller than the first write unit. 2. The semiconductor disk device according to claim 1, further comprising an EEPROM chip.
【請求項3】 前記アクセス先制御手段は、前記書き込
みデータのデータサイズが前記第1の書き込み単位より
も小さいか否かを検出する検出手段を含み、前記第1の
書き込み単位よりもデータサイズの小さい書き込みデー
タについては前記第2のフラッシュEEPROMチップ
に書き込まれ、前記第1の書き込み単位以上のデータサ
イズを持つ書き込みデータについては前記第1のフラッ
シュEEPROMチップに書き込まれるように、前記検
出手段の検出結果に応じて前記メモリアクセス手段のア
クセス先を制御することを特徴とする請求項2記載の半
導体ディスク装置。
3. The access destination control means includes a detection means for detecting whether or not the data size of the write data is smaller than the first write unit, and has a data size smaller than that of the first write unit. Detecting by the detecting means so that small write data is written in the second flash EEPROM chip, and write data having a data size larger than the first write unit is written in the first flash EEPROM chip. 3. The semiconductor disk device according to claim 2, wherein the access destination of said memory access means is controlled according to the result.
【請求項4】 フラッシュEEPROMを備えた半導体
ディスク装置において、 第1の書き込み単位を有する第1のフラッシュEEPR
OMチップ、および前記第1の書き込み単位よりも小さ
い第2の書き込み単位を有する第2のフラッシュEEP
ROMチップを有するフラッシュEEPROMチップ群
と、 これらフラッシュEEPROMチップをリード/ライト
アクセスするメモリアクセス手段と、 ユーザデータが前記第1のフラッシュEEPROMチッ
プに書き込まれ、そのユーザデータの格納位置を管理す
るための管理情報が前記第2のフラッシュEEPROM
チップに書き込まれるように、書き込みデータの種類に
応じて前記メモリアクセス手段によるライトアクセス対
象のフラッシュEEPROMチップを切り替える手段と
を具備することを特徴とする半導体ディスク装置。
4. A semiconductor disk device having a flash EEPROM, wherein a first flash EEPR having a first write unit is provided.
OM chip and second flash EEP having a second write unit smaller than the first write unit
A group of flash EEPROM chips having ROM chips, a memory access means for making read / write access to these flash EEPROM chips, and user data written in the first flash EEPROM chip to manage a storage position of the user data. The management information is the second flash EEPROM.
A semiconductor disk device, comprising means for switching the flash EEPROM chip to be write-accessed by the memory access means according to the type of write data so that the data is written in the chip.
JP20364992A 1992-07-30 1992-07-30 Semiconductor disk device Pending JPH0652691A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20364992A JPH0652691A (en) 1992-07-30 1992-07-30 Semiconductor disk device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20364992A JPH0652691A (en) 1992-07-30 1992-07-30 Semiconductor disk device

Publications (1)

Publication Number Publication Date
JPH0652691A true JPH0652691A (en) 1994-02-25

Family

ID=16477547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20364992A Pending JPH0652691A (en) 1992-07-30 1992-07-30 Semiconductor disk device

Country Status (1)

Country Link
JP (1) JPH0652691A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005043394A1 (en) * 2003-10-31 2005-05-12 Matsushita Electric Industrial Co., Ltd. Information recording medium, information recording medium accessing apparatus and accessing method
WO2006046425A1 (en) * 2004-10-29 2006-05-04 Matsushita Electric Industrial Co., Ltd. Nonvolatile storage device and nonvolatile storage system
US7353324B2 (en) 2003-09-29 2008-04-01 Kabushiki Kaisha Toshiba Semiconductor storage device and method of controlling the same
JP2009099149A (en) * 2007-10-15 2009-05-07 A-Data Technology Co Ltd Control method of adaptive hybrid density memory storage device, and adaptive hybrid density memory storage device
WO2011121870A1 (en) * 2010-03-29 2011-10-06 パナソニック株式会社 Data recording device, and data recording method
JP2014115959A (en) * 2012-12-12 2014-06-26 Dainippon Printing Co Ltd Ic card, data erasure processing method, and data erasure processing program
JP2014179086A (en) * 2013-03-13 2014-09-25 Seagate Technology Llc Apparatus, system and method for selecting among non-volatile memory units having different minimum addressable data unit sizes, and computer readable medium

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8904142B2 (en) 2003-09-23 2014-12-02 Kabushiki Kaisha Toshiba Semiconductor memory system controlling writing of data to nonvolatile memories using consecutive logical addresses
US8706978B2 (en) 2003-09-29 2014-04-22 Kabushiki Kaisha Toshiba Semiconductor storage device having nonvolatile flash and ram with simultaneous data copy and data receive
US8397035B2 (en) 2003-09-29 2013-03-12 Kabushiki Kaisha Toshiba Semiconductor memory system with first and second nonvolatile memories storing user and management data and a controller controlling read/write of the memories and having simultaneous data transfer in and out of one of the memories
US8001337B2 (en) 2003-09-29 2011-08-16 Kabushiki Kaisha Toshiba Memory system with controller for managing management data and reverse flag for reversing write data
US7353324B2 (en) 2003-09-29 2008-04-01 Kabushiki Kaisha Toshiba Semiconductor storage device and method of controlling the same
US7958287B2 (en) 2003-09-29 2011-06-07 Kabushiki Kaisha Toshiba Semiconductor storage device and method of controlling the same
US7958288B2 (en) 2003-09-29 2011-06-07 Kabushiki Kaisha Toshiba Semiconductor storage device and method of controlling the same
US7996634B2 (en) 2003-09-29 2011-08-09 Kabushiki Kaisha Toshiba Memory system with controller for managing management data and reverse flag for reversing write data
JP4722704B2 (en) * 2003-10-31 2011-07-13 パナソニック株式会社 INFORMATION RECORDING MEDIUM, ACCESS DEVICE AND ACCESS METHOD FOR INFORMATION RECORDING MEDIUM
US8185705B2 (en) 2003-10-31 2012-05-22 Panasonic Corporation Information recording medium, information recording medium accessing apparatus and accessing method
JPWO2005043394A1 (en) * 2003-10-31 2007-11-29 松下電器産業株式会社 INFORMATION RECORDING MEDIUM, ACCESS DEVICE AND ACCESS METHOD FOR INFORMATION RECORDING MEDIUM
WO2005043394A1 (en) * 2003-10-31 2005-05-12 Matsushita Electric Industrial Co., Ltd. Information recording medium, information recording medium accessing apparatus and accessing method
WO2006046425A1 (en) * 2004-10-29 2006-05-04 Matsushita Electric Industrial Co., Ltd. Nonvolatile storage device and nonvolatile storage system
JP2009099149A (en) * 2007-10-15 2009-05-07 A-Data Technology Co Ltd Control method of adaptive hybrid density memory storage device, and adaptive hybrid density memory storage device
KR101521958B1 (en) * 2007-10-15 2015-05-20 에이-데이타 테크놀로지 캄파니 리미티드 Hybrid density Memory storage device
JP2011209915A (en) * 2010-03-29 2011-10-20 Panasonic Corp Device and method for recording data
CN102792319A (en) * 2010-03-29 2012-11-21 松下电器产业株式会社 Data recording device, and data recording method
WO2011121870A1 (en) * 2010-03-29 2011-10-06 パナソニック株式会社 Data recording device, and data recording method
JP2014115959A (en) * 2012-12-12 2014-06-26 Dainippon Printing Co Ltd Ic card, data erasure processing method, and data erasure processing program
JP2014179086A (en) * 2013-03-13 2014-09-25 Seagate Technology Llc Apparatus, system and method for selecting among non-volatile memory units having different minimum addressable data unit sizes, and computer readable medium

Similar Documents

Publication Publication Date Title
JP3105092B2 (en) Semiconductor memory device
US10055147B2 (en) Systems and methods for a mass data storage system having a file-based interface to a host and a non-file-based interface to secondary storage
US7302534B2 (en) Dual media storage device
KR101200670B1 (en) Mass storage accelerator
US6262918B1 (en) Space management for managing high capacity nonvolatile memory
US8208322B2 (en) Non-volatile memory control
US8327068B2 (en) Memory module, memory controller, nonvolatile storage, nonvolatile storage system, and memory read/write method
US5175842A (en) Data storage control system capable of reading data immediately after powered on
US7552311B2 (en) Memory device with preread data management
US20080098159A1 (en) Memory system including flash memory and merge method thereof
KR100610647B1 (en) A mass storage device having both xip function and storage fuction
KR20080096228A (en) Flash memory device and flash memory system
JPH08328762A (en) Semiconductor disk device and memory management method therefor
US20080126683A1 (en) Memory system
KR100882740B1 (en) Method and storage device of mapping a nonvolatile memory based on map history
KR101515621B1 (en) Solid state disk device and random data processing method thereof
JPH0652691A (en) Semiconductor disk device
CN102362263A (en) SSD controller, and method for operating an SSD controller
WO2007049850A1 (en) A mass storage device having both xip function and storage function
US8812767B2 (en) Method of controlling memory, memory control circuit, storage device and electronic device
KR19990055972A (en) A secondary memory device using flash memory having a block reallocation function and a method thereof
JPH09198201A (en) Semiconductor disk device and method for controlling number of rewriting thereof
JP2005149620A (en) Storage device and file system
JPH0728741A (en) Semiconductor disk device