JPH0644759B2 - Congestion control method - Google Patents

Congestion control method

Info

Publication number
JPH0644759B2
JPH0644759B2 JP7535787A JP7535787A JPH0644759B2 JP H0644759 B2 JPH0644759 B2 JP H0644759B2 JP 7535787 A JP7535787 A JP 7535787A JP 7535787 A JP7535787 A JP 7535787A JP H0644759 B2 JPH0644759 B2 JP H0644759B2
Authority
JP
Japan
Prior art keywords
buffer memory
congestion
switching node
stage
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7535787A
Other languages
Japanese (ja)
Other versions
JPS63240236A (en
Inventor
崇夫 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP7535787A priority Critical patent/JPH0644759B2/en
Publication of JPS63240236A publication Critical patent/JPS63240236A/en
Publication of JPH0644759B2 publication Critical patent/JPH0644759B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、パケット交換網における輻輳制御方式に関す
る。
TECHNICAL FIELD The present invention relates to a congestion control method in a packet switching network.

(従来の技術) パケット交換方式においては、個々の通信は論理的に設
定されるのみで、伝送、交換の物理的なリソースを個々
の通信チャネルごとに確保することは行なわれず、通信
すべき情報量が物理的なリソースの容量を一時的に越え
てしまう輻輳の問題が常に存在する。
(Prior art) In the packet switching method, individual communication is only set logically, and physical resources for transmission and switching are not secured for each communication channel, and information to be communicated is set. There is always the problem of congestion, where the amount temporarily exceeds the capacity of physical resources.

これに対して従来は、プロトコルによりフロー制御を行
ない輻輳を防止していた。しかしこの方法は制御が複雑
であるためスループットが低下し、高速通信には適用し
にくいものであった。そこで最近のディジタル伝送技
術、光通信技術の進歩による高速性、高品質性を取入れ
た新しい通信方式である高速パケット通信では、網内の
プロトコルはできるだけ簡単化し、原則として網のedge
to edgeで高速なプロトコル処理を行なう方向にある。
網内では上記輻輳の問題に対しては、受信可/受信不可
(RR/RNR・・・・Receive Ready/Receive Not Ready)を送信
する程度の簡単な制御にとどめ、大容量化の著しいメモ
リ素子、伝送路を生かして、確率的に輻輳を減らすよう
にする。
On the other hand, conventionally, flow control is performed by a protocol to prevent congestion. However, this method is difficult to apply to high-speed communication because the throughput is reduced because of the complicated control. Therefore, in high-speed packet communication, which is a new communication method that incorporates high speed and high quality due to recent advances in digital transmission technology and optical communication technology, the protocol in the network is simplified as much as possible, and in principle the edge of the network is
There is a trend toward high-speed protocol processing at to edge.
Receiving / not receiving in the network for the above congestion problem
(RR / RNR ... ・ Receive Ready / Receive Not Ready) is limited to simple control, and memory elements and transmission paths with large capacity are used to reduce congestion probabilistically.

(発明が解決しようとする問題点) 前記従来技術においては、伝送待ち、交換待ち用のバッ
ファ・メモリが一杯になり、それ以上の受信が不可能と
なると、前段のバッファメモリに対し、受信不可(RNR)
信号を送信し、当該バッファメモリに対する新たなパケ
ットの送信を停止させる。そうすると今度は前段のバッ
ファが一杯になり、さらにその前段のメモリに対して受
信不可信号を送信するという状態が起きやすくなる。一
般に一つのバッファメモリ(あるいは交換ノード)に対し
ては、バス形、マトリクス形のスイッチ等を介して複数
のバッファメモリが結合されており、上記のような輻輳
がネットワークのどこかに生じると、それが連鎖的にネ
ットワークの広い範囲に広がって行き、最初に輻輳が生
じたバッファメモリには無関係な通信に対しても影響を
及ぼしてしまうということになる。高速パケット交換に
おいては、バッファ・メモリの容量等をかなり余裕を持
って設計することにより、輻輳の確率を著しく下げると
いう方針が取られ、通常のトラヒックに対する輻輳耐力
はかなり高くなると考えられるが、ネットワークの一部
に障害が発生し、その部分のトラヒックの疎通が停止す
ると、上記輻輳状態も十分に起こる可能性がある。
(Problems to be Solved by the Invention) In the above-mentioned conventional technique, when the buffer memory for transmission waiting and exchange waiting becomes full and further reception becomes impossible, the buffer memory in the previous stage cannot receive. (RNR)
A signal is transmitted and the transmission of a new packet to the buffer memory is stopped. Then, this time, the buffer in the previous stage becomes full, and the state in which the reception disable signal is transmitted to the memory in the previous stage is likely to occur. Generally, for one buffer memory (or switching node), a plurality of buffer memories are connected via a bus type, a matrix type switch, etc., and when the above congestion occurs somewhere in the network, This means that it spreads over a wide area of the network in a chained manner, affecting communication that is irrelevant to the buffer memory where congestion first occurred. In high-speed packet switching, the policy is to reduce the probability of congestion significantly by designing the buffer memory capacity etc. with a considerable margin, and it is considered that the congestion resistance against normal traffic will be considerably high. If a failure occurs in a part of the network and the communication of traffic in that part is stopped, the above congestion state may sufficiently occur.

(問題点を解決するための手段) 本発明は、パケット交換網における輻輳制御方式であっ
て、網内のある交換ノードあるいは交換ノード内のある
バッファ・メモリにおいて輻輳が生じた場合、該交換ノ
ードあるいは該バッファメモリは交換ノード制御装置間
あるいはバッファメモリ制御回路間に設置される制御信
号転送手段を用いて前段の交換ノードあるいはバッファ
メモリに受信不可信号と輻輳段数n(初期値=1)を表
わす信号を送信して前段の交換ノードあるいはバッファ
メモリからの送信を一時停止させ、該前段の交換ノード
あるいはバッファメモリは、後段からの該受信不可信号
によって送信を停止中に自ノードあるいは自バッファメ
モリが輻輳した場合は該前段の交換ノードあるいはバッ
ファメモリのさらに前段の交換ノードあるいはバッファ
メモリに対し、前記制御信号転送手段を用いて受信不可
信号と輻輳段数n+1を送信し、以上の動作を輻輳段数
が予め定められた数Nになるまで繰返すことにより前記
問題点を解決する輻輳制御方式である。
(Means for Solving Problems) The present invention is a congestion control method in a packet switching network, wherein when congestion occurs in a certain switching node in the network or a certain buffer memory in the switching node, the switching node Alternatively, the buffer memory expresses the unreceivable signal and the congestion stage number n (initial value = 1) in the preceding exchange node or buffer memory by using the control signal transfer means installed between the exchange node control devices or between the buffer memory control circuits. A signal is transmitted to temporarily stop the transmission from the switching node or the buffer memory in the preceding stage, and the switching node or the buffer memory in the preceding stage is If there is congestion, there is a switching node in the preceding stage or a switching node in the preceding stage of the buffer memory. Solves the above-mentioned problem by transmitting an unreceivable signal and the number of congestion stages n + 1 to the buffer memory using the control signal transfer means, and repeating the above operation until the number of congestion stages reaches a predetermined number N. It is a congestion control method.

(作用) 本発明においては、受信不可信号に輻輳段数を示す情報
を付加して輻輳したバッファメモリ(あるいは交換ノー
ド、以後簡単のため単にバッファメモリと言う)から前
段のバッファメモリに送出し、輻輳段数が予め定められ
た一定値に到達した場合には、たとえバッファメモリが
輻輳してもさらにその前段への受信不可信号の送出を停
止することによって、広範囲への輻輳状態の伝播を防止
する。
(Function) In the present invention, the information indicating the number of congestion stages is added to the unreceivable signal and the buffer memory that is congested (or the exchange node, hereinafter simply referred to as buffer memory for simplicity) is sent to the buffer memory in the previous stage, and congestion occurs. When the number of stages reaches a predetermined constant value, even if the buffer memory is congested, the transmission of the unreceivable signal to the preceding stage is stopped to prevent the congestion state from propagating to a wide area.

(実施例) 以下本発明を図面を参照して説明する。(Examples) The present invention will be described below with reference to the drawings.

第1図は本発明の実施例を示す断面図である。本発明は
交換機内で多段に接続されたバッファメモリのレベルに
も、ネットワーク内で多段に接続された交換ノードのレ
ベルにも同様に適用可能なものであるが、第1図には前
者の場合の例を示した。
FIG. 1 is a sectional view showing an embodiment of the present invention. The present invention can be applied to the level of the buffer memories connected in multiple stages in the exchange as well as the level of the switching nodes connected in multiple stages in the network, but FIG. 1 shows the former case. An example of

第1図において、スイッチ・マトリクス12,22,32,42が
バッファメモリ10,11,20,21,…,40,41によって多段に接
続されている。この構成において、例えばスイッチマト
リクス12の特定の出線に対するトラヒックが一時的に増
大し、その結果バッファメモリ10が満杯となり輻輳状態
に陥いったとする。バッファメモリ10の制御回路(第1
図では省略)は、スイッチマトリクス22を介してバッフ
ァメモリ10に結合されているバッファメモリ20,21に輻
輳段数n=1という情報を付加した受信不可信号を送信
する。実際には、バッファメモリ20、21の制御回路
から、バッファメモリ20、21の制御回路へ、図では
省略されているが、専用の制御信号転送線路あるいは制
御信号転送用スイッチを介して、受信不可信号が送信さ
れる。バッファメモリ20,21はその結果、バッファメモ
リ10に対するパケットの送信を停止する。そうすると、
今度はバッファメモリ20,21が輻輳しやすい状態とな
る。例えば第1図に示すようにバッファメモリ20が輻輳
したとすると、バッファメモリ20の制御回路は、バッフ
ァメモリ10の輻輳の場合と同様に、受信不可信号を前段
のバッファメモリ30,31に送信する。この送信も、前記
と同様の制御信号転送線路あるいは制御信号転送用スイ
ッチを介して送信される。但し輻輳段数情報nは1つ増
加させて2とする。今輻輳段数の上限:N=2と設定す
ると、上記の受信不可信号受信の結果、バッファメモリ
31が輻輳状態に陥っても、受信不可信号をさらに前段に
送出することは行なわず、その結果バッファメモリ40,4
1からバッファメモリ31宛送られて来るパケットは廃棄
されることになる。以後各バッファメモリの輻輳状態が
解消するまでこの状態が続く。
In FIG. 1, switch matrices 12, 22, 32, 42 are connected in multiple stages by buffer memories 10, 11, 20, 21, ..., 40, 41. In this configuration, it is assumed that, for example, the traffic to a specific outgoing line of the switch matrix 12 temporarily increases, and as a result, the buffer memory 10 becomes full and falls into a congestion state. Control circuit of buffer memory 10 (first
(Not shown in the figure) transmits a reception disable signal to which the information of the number of congestion stages n = 1 is added to the buffer memories 20 and 21 coupled to the buffer memory 10 via the switch matrix 22. In reality, from the control circuit of the buffer memories 20 and 21 to the control circuit of the buffer memories 20 and 21, although not shown in the figure, reception is not possible via a dedicated control signal transfer line or control signal transfer switch. The signal is transmitted. As a result, the buffer memories 20 and 21 stop transmitting packets to the buffer memory 10. Then,
This time, the buffer memories 20 and 21 are easily congested. For example, if the buffer memory 20 is congested as shown in FIG. 1, the control circuit of the buffer memory 20 sends the reception disable signal to the buffer memories 30 and 31 in the previous stage, as in the case of the congestion of the buffer memory 10. . This transmission is also transmitted via the control signal transfer line or the control signal transfer switch similar to the above. However, the congestion stage number information n is increased by 1 to 2. Now, if the upper limit of the number of congestion stages: N = 2 is set, as a result of the above reception-not-ready signal reception, the buffer memory
Even if 31 falls into the congestion state, the reception not possible signal is not sent to the previous stage, and as a result, the buffer memory 40, 4
Packets sent from 1 to the buffer memory 31 will be discarded. After that, this state continues until the congestion state of each buffer memory is resolved.

(発明の効果) 以上述べたように本発明によれば、ネットワークの一部
の輻輳が広い範囲に伝播して行くのを避けることができ
る。一方単に、輻輳したら受信不可は送らず到来するパ
ケットを廃棄する方法に比べると、多段につながったい
くつかのバッファメモリを使って特定の出回線に対する
ピークトラヒックを吸収することが出来、通常のトラヒ
ックに対する耐力を増加させることができる。
(Effect of the Invention) As described above, according to the present invention, it is possible to prevent the congestion of a part of the network from propagating in a wide range. On the other hand, compared to the method of discarding incoming packets without sending unrecoverable packets when congestion occurs, it is possible to absorb peak traffic to a specific outgoing line by using several buffer memories connected in multiple stages, and normal traffic can be absorbed. The proof stress can be increased.

【図面の簡単な説明】 第1図は本発明の実施例を示す説明図である。 第1図において、12,22,32,42はスイッチマトリクス、1
0,11,20,21,30,31,40,41はバッファメモリである。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is an explanatory view showing an embodiment of the present invention. In FIG. 1, 12, 22, 32 and 42 are switch matrices, and 1
0,11,20,21,30,31,40,41 are buffer memories.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】パケット交換網における輻輳制御方式であ
って、網内のある交換ノードあるいは交換ノード内のあ
るバッファ・メモリにおいて輻輳が生じた場合、該交換
ノードあるいは該バッファメモリは交換ノード制御装置
間あるいはバッファメモリ制御回路間に設置される制御
信号転送手段を用いて前段の交換ノードあるいはバッフ
ァメモリに受信不可信号と輻輳段数n(初期値=1)を
表わす信号を送信して前段の交換ノードあるいはバッフ
ァメモリからの送信を一時停止させ、該前段の交換ノー
ドあるいはバッファメモリは、後段からの該受信不可信
号によって送信を停止中に自ノードあるいは自バッファ
メモリが輻輳した場合は該前段の交換ノードあるいはバ
ッファメモリのさらに前段の交換ノードあるいはバッフ
ァメモリに対し、前記制御信号転送手段を用いて受信不
可信号と輻輳段数n+1を送信し、以上の動作を輻輳段
数が予め定められた数Nになるまで繰返すことを特徴と
する輻輳制御方式。
1. A congestion control system in a packet switching network, wherein when congestion occurs in a certain switching node in the network or a certain buffer memory in the switching node, the switching node or the buffer memory is a switching node control device. Between the buffer nodes and the buffer memory control circuit, a reception signal and a signal indicating the congestion stage number n (initial value = 1) are transmitted to the switching node in the preceding stage or the buffer memory by using the control signal transfer means provided in the preceding switching node. Alternatively, the transmission from the buffer memory is temporarily stopped, and the switching node or the buffer memory at the preceding stage is the switching node at the preceding stage when the node itself or the buffer memory is congested while the transmission is stopped by the reception disable signal from the succeeding stage. Or for the exchange node or buffer memory in the previous stage of the buffer memory, Congestion Control serial control signal transfer means transmits the unreceivable signal congestion number n + 1 by using, characterized in that repeated until the number N that is determined in advance operation congestion stages above.
JP7535787A 1987-03-27 1987-03-27 Congestion control method Expired - Lifetime JPH0644759B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7535787A JPH0644759B2 (en) 1987-03-27 1987-03-27 Congestion control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7535787A JPH0644759B2 (en) 1987-03-27 1987-03-27 Congestion control method

Publications (2)

Publication Number Publication Date
JPS63240236A JPS63240236A (en) 1988-10-05
JPH0644759B2 true JPH0644759B2 (en) 1994-06-08

Family

ID=13573896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7535787A Expired - Lifetime JPH0644759B2 (en) 1987-03-27 1987-03-27 Congestion control method

Country Status (1)

Country Link
JP (1) JPH0644759B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2536656B2 (en) * 1989-11-06 1996-09-18 日本電気株式会社 Terminal interface device

Also Published As

Publication number Publication date
JPS63240236A (en) 1988-10-05

Similar Documents

Publication Publication Date Title
US4970720A (en) Packet communication exchange including dummy packet transmission
US6246692B1 (en) Packet switching fabric using the segmented ring with resource reservation control
EP0373161B1 (en) Switching arrangement and method
EP0366935B1 (en) High-speed switching system with flexible protocol capability
EP0245996B1 (en) Method of and switch for switching information
CA1193692A (en) Collision avoiding system and protocol for a two path multiple access digital communications system
US20040100954A1 (en) Packet switching fabric having a segmented ring with token based resource control protocol and output queuing control
EP0146292B1 (en) Fast circuit switching system
US20080247410A1 (en) Creating A Low Bandwidth Channel Within A High Bandwidth Packet Stream
JPH021665A (en) Congestion control method
EP0685951B1 (en) Line interface devices for fast-packet networks
US6301256B1 (en) Selection technique for preventing a source port from becoming a destination port in a multi-port bridge for a local area network
US7130271B1 (en) Relaying apparatus
EP2067320B1 (en) Interface with multilevel packet preemption based on balancing of start and end indicators
JPH0644759B2 (en) Congestion control method
US7743196B2 (en) Interface with multiple packet preemption based on start indicators of different types
US20040174890A1 (en) Network switch chip and method for cascading the same
JP2008294851A (en) Pon system
WO1986003640A1 (en) Communication system and method
JP3284801B2 (en) Congestion notification method in frame distribution / multiplexing apparatus
US7385970B1 (en) Method and apparatus for balancing bandwidth among multiple ports of a network element
KR100249512B1 (en) Method of information rate control using the becn bit for framerelay network access subsystem
JPH0556063A (en) Switching system
JP3414349B2 (en) Switching system
KR20010037982A (en) Information Rate Control Method for Frame Relay Network Access Subsystem