JPH06342736A - Manufacture of laminated type ceramic chip capacitor - Google Patents

Manufacture of laminated type ceramic chip capacitor

Info

Publication number
JPH06342736A
JPH06342736A JP15435493A JP15435493A JPH06342736A JP H06342736 A JPH06342736 A JP H06342736A JP 15435493 A JP15435493 A JP 15435493A JP 15435493 A JP15435493 A JP 15435493A JP H06342736 A JPH06342736 A JP H06342736A
Authority
JP
Japan
Prior art keywords
layer
green sheet
laminated
dielectric
dielectric green
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15435493A
Other languages
Japanese (ja)
Other versions
JP3190177B2 (en
Inventor
Yukie Nakano
幸恵 中野
Tomohiro Arashi
友宏 嵐
Akira Sato
陽 佐藤
Takeshi Nomura
武史 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=15582329&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH06342736(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP15435493A priority Critical patent/JP3190177B2/en
Publication of JPH06342736A publication Critical patent/JPH06342736A/en
Application granted granted Critical
Publication of JP3190177B2 publication Critical patent/JP3190177B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

PURPOSE:To thin a dielectric green sheet layer by a method wherein the dielectric green sheet layer and an inner electrode paste layer are formed alternately on a carrier film, two or more laminated bodies, having a plurality of dielectric green sheet layers, are laminated and they are fired. CONSTITUTION:The laminated type ceramic chip capacitor 1 has a capacitor chip body 10 which constitutes a laminated body having a dielectric green sheet layer 2 of 2 to 50 layers formed by alternately laminating a dielectric green sheet layer 2 and an inner electrode paste layer 3, and the outermost layer in the direction of lamination forms a protective layer made of dielectric layer material. Two or more layers are laminated on the laminated body and they are fired. Besides, an external electrode 4, which is communicated to the inner electrode paste layer 3, is provided on the surface of the capacitor chip body 10. As a result, the dielectric green sheet layer 2 can be thinned and they can also be brought into a multilayer state.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、積層型セラミックチッ
プコンデンサの製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a multilayer ceramic chip capacitor.

【0002】[0002]

【従来の技術】電子機器の小型化にともない、各種の積
層型セラミックチップコンデンサは小型化および大容量
化が求められている。
2. Description of the Related Art With the miniaturization of electronic equipment, various multilayer ceramic chip capacitors are required to be miniaturized and have a large capacity.

【0003】積層型セラミックチップコンデンサは通
常、誘電体層用のペーストと内部電極層用のペーストと
をシート法や印刷法等により交互に積層し、一体同時焼
成して製造される。
A multilayer ceramic chip capacitor is usually manufactured by alternately laminating a paste for a dielectric layer and a paste for an internal electrode layer by a sheet method, a printing method, etc., and integrally firing them.

【0004】積層方法としては、キャリアフィルム上に
誘電体層用ペーストを用いてドクターブレード法等によ
りグリーンシート層を形成し、この上に内部電極層用ペ
ーストを印刷したのち、これらを1層ずつ剥離、積層し
て積層体とするいわゆるシート法がある。その他、例え
ばスクリーン印刷法を用いて、キャリアフィルム上に誘
電体層用ペーストおよび内部電極用ペーストを交互に印
刷して積層体を得、積層終了後にキャリアフィルムから
剥離してグリーンチップ体とする方法も用いられてい
る。
As a laminating method, a green sheet layer is formed on a carrier film by using a dielectric layer paste by a doctor blade method or the like, and an internal electrode layer paste is printed on the green sheet layer. There is a so-called sheet method in which a laminate is formed by peeling and laminating. In addition, a method of alternately printing a dielectric layer paste and an internal electrode paste on a carrier film using a screen printing method to obtain a laminate, and peeling from the carrier film after completion of lamination to obtain a green chip body Is also used.

【0005】積層型セラミックチップコンデンサを小型
化、大容量化する方法として、1層あたりの誘電体層の
厚さを薄くし、誘電体層の積層数を増加させる方法が考
えられる。しかし、1層あたりの誘電体層の厚さを薄く
するためには、製造上いくつかの問題点がある。
As a method of reducing the size and increasing the capacity of the multilayer ceramic chip capacitor, a method of reducing the thickness of each dielectric layer and increasing the number of laminated dielectric layers can be considered. However, there are some problems in manufacturing in order to reduce the thickness of each dielectric layer.

【0006】前記シート法を用いる場合、誘電体グリー
ンシート層の1層あたりの厚さが10μm 以下では、シ
ート厚さが薄すぎるため剥離・積層時のハンドリングが
困難である。
When the above-mentioned sheet method is used, if the thickness of each dielectric green sheet layer is 10 μm or less, the sheet thickness is too thin, so that handling during peeling and lamination is difficult.

【0007】また、前記印刷法の例で記述した、キャリ
アフィルム上で積層体を得る方法を用いる場合、通常内
部電極層を印刷した部分と印刷してない誘電体グリーン
シート層のみのマージン部分とで段差が生じる。誘電体
層を多層積層する場合、生じる段差のため、誘電体グリ
ーンシート層のマージン部分の変形が著しくなる。この
変形のため、焼成後の積層型セラミックチップコンデン
サで内部電極層間の短絡等の問題が生じやすくなる。
When the method for obtaining a laminate on a carrier film, which is described in the example of the printing method, is used, the internal electrode layer is usually printed and the unprinted dielectric green sheet layer only is provided. Causes a step. When the dielectric layers are laminated in multiple layers, the margins of the dielectric green sheet layer are significantly deformed due to the step difference. Due to this deformation, a problem such as a short circuit between the internal electrode layers easily occurs in the laminated ceramic chip capacitor after firing.

【0008】このような理由により、誘電体グリーンシ
ート層として200層をこえるような多層構造をもちか
つ誘電体グリーンシート層の厚さが10μm 以下となる
ような積層型セラミックチップコンデンサの製造は従来
困難であった。
For these reasons, it has been conventional to manufacture a multilayer ceramic chip capacitor having a multilayer structure of more than 200 dielectric green sheet layers and a dielectric green sheet layer thickness of 10 μm or less. It was difficult.

【0009】特開昭61−204921号公報には薄層
型の積層型セラミックチップコンデンサの製造方法が提
案されている。この方法では、表面層に接着剤層を形成
したキャリアフィルムaと、単層の誘電体グリーンシー
ト層のみを形成した別のキャリアフィルムbとを、キャ
リアフィルムaの接着剤層面と誘電体グリーンシート層
面とを対向させて配置し、キャリアフィルムbの裏面か
ら誘電体グリーンシート層をキャリアフィルムaの接着
剤層に加圧接着したのちキャリアフィルムbを剥離す
る。次いで得られたキャリアフィルムa上の誘電体グリ
ーンシート層上に内部電極ペースト層を印刷する。さら
に、内部電極層上にキャリアフィルムb上に形成した別
の単層の誘電体グリーンシート層を同様に接着し、キャ
リアフィルムbを剥離する。このような操作を繰り返し
て誘電体グリーンシート層と内部電極ペースト層との交
互積層構造体を得る。この提案では、1層の厚さ約20
μmでの積層が可能になったとされているが、前記誘電
体グリーンシート層の1層の厚さが10μm 程度以下で
は加圧圧着後の誘電体グリーンシート層からキャリアフ
ィルムbを剥離することは難しく、多層構造をもちかつ
誘電体グリーンシート層の厚さが10μm 程度以下とな
るような積層型セラミックチップコンデンサの製造は困
難である。
Japanese Unexamined Patent Publication (Kokai) No. 61-204921 proposes a method for manufacturing a thin layer type multilayer ceramic chip capacitor. In this method, a carrier film a having an adhesive layer formed on the surface layer thereof and another carrier film b having only a single-layer dielectric green sheet layer are provided on the adhesive layer surface of the carrier film a and the dielectric green sheet. The dielectric green sheet layer is pressure-bonded from the back surface of the carrier film b to the adhesive layer of the carrier film a, and then the carrier film b is peeled off. Then, an internal electrode paste layer is printed on the dielectric green sheet layer on the obtained carrier film a. Further, another single-layer dielectric green sheet layer formed on the carrier film b is similarly adhered on the internal electrode layer, and the carrier film b is peeled off. By repeating such an operation, an alternating laminated structure of the dielectric green sheet layers and the internal electrode paste layers is obtained. In this proposal, the thickness of one layer is about 20.
It is said that lamination with a thickness of 10 μm is possible, but if the thickness of one of the dielectric green sheet layers is about 10 μm or less, the carrier film b cannot be peeled from the dielectric green sheet layer after pressure bonding. It is difficult to manufacture a multilayer ceramic chip capacitor having a multilayer structure and a dielectric green sheet layer having a thickness of about 10 μm or less.

【0010】[0010]

【発明が解決しようとする課題】本発明の目的は、積層
型セラミックチップコンデンサを製造するに際し、誘電
体グリーンシート層厚を従来より薄層化し、さらに積層
数を増大することが可能な方法を提供することにある。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a method for manufacturing a multilayer ceramic chip capacitor, which is capable of making the dielectric green sheet layer thinner than before and further increasing the number of layers. To provide.

【0011】[0011]

【課題を解決するための手段】このような目的は、下記
(1)〜(8)の本発明により達成される。 (1)キャリアフィルム上に誘電体グリーンシート層と
内部電極ペースト層とを交互に形成し、2〜50層の誘
電体グリーンシート層をもつ積層体を得、この積層体の
2以上を積層して焼成する積層型セラミックチップコン
デンサの製造方法。 (2)前記積層体からキャリアフィルムを剥離した後こ
れを積層する上記(1)の積層型セラミックチップコン
デンサの製造方法。 (3)前記積層体を積層した後キャリアフィルムを剥離
する上記(1)の積層型セラミックチップコンデンサの
製造方法。 (4)前記誘電体グリーンシート層の厚さが0.5〜5
0μm である上記(1)〜(3)のいずれかの積層型セ
ラミックチップコンデンサの製造方法。 (5)前記誘電体グリーンシート層の厚さが0.5〜1
0μm である上記(4)の積層型セラミックチップコン
デンサの製造方法。 (6)前記内部電極ペースト層の厚さが、0.5〜5μ
m である上記(1)〜(5)のいずれかの積層型セラミ
ックチップコンデンサの製造方法。 (7)前記内部電極ペースト層の面積が、前記誘電体グ
リーンシート層の面積の10%以上である上記(1)〜
(6)のいずれかの積層型セラミックチップコンデンサ
の製造方法。 (8)前記2以上の積層体を積層して得たグリーンチッ
プ体が、誘電体グリーンシート層と内部電極ペースト層
との交互積層構造をもち、積層方向の最外層が誘電体グ
リーンシート材料の保護層となっている上記(1)〜
(7)のいずれかの積層型セラミックチップコンデンサ
の製造方法。
These objects are achieved by the present invention described in (1) to (8) below. (1) Dielectric green sheet layers and internal electrode paste layers are alternately formed on a carrier film to obtain a laminate having 2 to 50 dielectric green sheet layers, and two or more of the laminates are laminated. A method of manufacturing a multilayer ceramic chip capacitor that is fired by firing. (2) The method for producing a multilayer ceramic chip capacitor according to the above (1), in which the carrier film is peeled from the laminated body and then laminated. (3) The method for manufacturing a multilayer ceramic chip capacitor according to (1) above, in which the carrier film is peeled off after laminating the laminated body. (4) The thickness of the dielectric green sheet layer is 0.5 to 5
The method for producing a multilayer ceramic chip capacitor according to any one of (1) to (3) above, wherein the thickness is 0 μm. (5) The thickness of the dielectric green sheet layer is 0.5 to 1
The method for producing a multilayer ceramic chip capacitor according to (4) above, wherein the thickness is 0 μm. (6) The thickness of the internal electrode paste layer is 0.5 to 5 μm.
The method for manufacturing a multilayer ceramic chip capacitor according to any one of (1) to (5) above, wherein m is m. (7) The area of the internal electrode paste layer is 10% or more of the area of the dielectric green sheet layer.
(6) The method for manufacturing a multilayer ceramic chip capacitor according to any one of (6). (8) A green chip body obtained by laminating two or more laminated bodies has an alternating laminated structure of a dielectric green sheet layer and an internal electrode paste layer, and the outermost layer in the laminating direction is a dielectric green sheet material. Above (1), which is a protective layer
(7) A method for manufacturing a multilayer ceramic chip capacitor according to any one of (7).

【0012】[0012]

【作用および効果】本発明の積層型セラミックチップコ
ンデンサの製造方法は、キャリアフィルム上に誘電体グ
リーンシート層と内部電極ペースト層とを交互に形成
し、2層以上の誘電体グリーンシート層をもつ第1の積
層体を得る。次いで、得られた第1の積層体をキャリア
フィルムから剥離し、この第1の積層体をさらに2以上
積層する。あるいは得られた第1の積層体のキャリアフ
ィルムを剥離せず、積層体どうし対面させてキャリアフ
ィルム裏面から押圧して積層し、その後にキャリアフィ
ルムを剥離する。このような処理を繰り返して第1の積
層体をさらに2以上積層して任意の積層数をもつグリー
ンチップ体を得、これを焼成して積層型セラミックチッ
プコンデンサを製造する。
According to the method of manufacturing the multilayer ceramic chip capacitor of the present invention, the dielectric green sheet layers and the internal electrode paste layers are alternately formed on the carrier film to have two or more dielectric green sheet layers. A first laminated body is obtained. Next, the obtained first laminate is peeled from the carrier film, and two or more of the first laminate are further laminated. Alternatively, the carrier film of the obtained first laminated body is not peeled off, the laminated bodies are made to face each other and pressed from the back surface of the carrier film to be laminated, and then the carrier film is peeled off. By repeating such a process, two or more first laminated bodies are further laminated to obtain a green chip body having an arbitrary number of laminated bodies, and this is fired to manufacture a laminated ceramic chip capacitor.

【0013】すなわち、形成した誘電体グリーンシート
層に内部電極ペースト層を印刷した誘電体グリーンシー
ト層を1層のみで剥離せずに、誘電体グリーンシート層
を2層以上もつ前記第1の積層体としたものを剥離する
ため、剥離するシート積層体の合計厚さが十分あり、ハ
ンドリング時のグリーンシートの破損や静電気の発生等
によるキャリアフィルムへの再付着等の困難は解消され
る。
That is, the first laminated layer having two or more dielectric green sheet layers without peeling the dielectric green sheet layer obtained by printing the internal electrode paste layer on the formed dielectric green sheet layer by only one layer. Since the whole body is peeled off, the total thickness of the sheet laminated body to be peeled off is sufficient, and the difficulty of redepositing on the carrier film due to damage of the green sheet during handling, generation of static electricity, etc. is eliminated.

【0014】さらに第1の積層体は、内部電極ペースト
層と誘電体グリーンシート層との面積の差により生じる
段差等の原因による内部電極間の短絡等の事故を防止す
るために積層数を制限する。したがって、焼成後のこの
ような事故の発生を防止できる。そのため、誘電体層の
さらなる薄層化と多層化とが実現し、積層型セラミック
チップコンデンサの小型化、大容量化が実現する。
Further, in the first laminated body, the number of laminated layers is limited in order to prevent an accident such as a short circuit between the internal electrodes due to a step caused by a difference in area between the internal electrode paste layer and the dielectric green sheet layer. To do. Therefore, the occurrence of such an accident after firing can be prevented. Therefore, the dielectric layer can be further thinned and multilayered, and the multilayer ceramic chip capacitor can be downsized and its capacity can be increased.

【0015】[0015]

【具体的構成】以下、本発明の具体的構成について詳細
に説明する。
Specific Structure The specific structure of the present invention will be described in detail below.

【0016】本発明により製造される積層型セラミック
チップコンデンサの構成例を図1に示す。
FIG. 1 shows an example of the structure of a multilayer ceramic chip capacitor manufactured according to the present invention.

【0017】〔積層型チップコンデンサの構造〕図1に
示されるように、積層型セラミックチップコンデンサ1
は、誘電体層2と内部電極層3とが交互に積層された構
成のコンデンサチップ体10をもち、積層方向の最外層
は誘電体層材料の保護層であり、このコンデンサチップ
体10表面に、内部電極層3と導通する外部電極4を有
する。コンデンサチップ体10の形状に特に制限はない
が、通常、直方体状とされる。また、その寸法にも特に
制限はなく、用途に応じて適当な寸法とすればよいが、
通常、(0.5〜5.6mm)×(0.5〜5.0mm)×
(0.5〜1.9mm)程度である。内部電極層3は、そ
の端面がコンデンサチップ体10の対向する2表面に交
互に露出するように積層され、外部電極4は、コンデン
サチップ体10の前記対向する2表面に形成され、所定
のコンデンサ回路を構成する。
[Structure of Multilayer Chip Capacitor] As shown in FIG.
Has a capacitor chip body 10 in which dielectric layers 2 and internal electrode layers 3 are alternately laminated, and the outermost layer in the laminating direction is a protective layer of a dielectric layer material. , And an external electrode 4 that is electrically connected to the internal electrode layer 3. The shape of the capacitor chip body 10 is not particularly limited, but is usually a rectangular parallelepiped shape. Also, the size is not particularly limited, and may be an appropriate size according to the application,
Usually (0.5 to 5.6 mm) x (0.5 to 5.0 mm) x
(0.5 to 1.9 mm). The internal electrode layers 3 are laminated so that their end faces are alternately exposed on the two opposing surfaces of the capacitor chip body 10, and the external electrodes 4 are formed on the two opposing surfaces of the capacitor chip body 10 to form a predetermined capacitor. Make up the circuit.

【0018】〔原料および材料〕以下、本発明に用いる
原料および材料について説明する。
[Raw Materials and Materials] Raw materials and materials used in the present invention will be described below.

【0019】<キャリアフィルム>キャリアフィルムの
材質としては剥離時の適当な柔軟性と、支持体としての
剛性とを持つものであればどのようなものでもよく、通
常ポリエチレンテレフタレート(PET)等のポリエス
テルなどが好ましく用いられる。
<Carrier Film> As the material of the carrier film, any material may be used as long as it has appropriate flexibility at the time of peeling and rigidity as a support, and is usually polyester such as polyethylene terephthalate (PET). Etc. are preferably used.

【0020】<誘電体層用ペースト>誘電体層用ペース
トは、誘電体原料と有機ビヒクルとを混練して製造され
る。
<Dielectric Layer Paste> The dielectric layer paste is manufactured by kneading a dielectric material and an organic vehicle.

【0021】誘電体原料の組成に特に制限はなく、通常
このような積層型セラミックチップコンデンサ1に用い
られるものであれば、温度補償用材料でも高誘電率系材
料でもどのようなものでもよい。材質としても、例えば
チタン酸バリウム系であっても鉛含有ペロブスカイト系
であってもよく、その組成についても特に制限はない。
There is no particular limitation on the composition of the dielectric material, and any material, such as a temperature compensating material or a high dielectric constant material, may be used as long as it is usually used for such a multilayer ceramic chip capacitor 1. The material may be, for example, a barium titanate-based material or a lead-containing perovskite-based material, and the composition thereof is not particularly limited.

【0022】例えば温度補償用のチタン酸バリウム系材
料としては、BaO−TiO2 −Nd23 −Sm2
3 系その他、また高誘電率系の鉛含有ペロブスカイト材
料としては、Pb(Mg1/3 Nb2/3 )O3 −PbTi
3 系その他種々の組成のものがいずれも好ましく用い
られる。
For example, as a barium titanate-based material for temperature compensation, BaO--TiO 2 --Nd 2 O 3 --Sm 2 O is used.
Pb (Mg 1/3 Nb 2/3 ) O 3 -PbTi is used as a lead-containing perovskite material of 3 series and other high dielectric constants.
Any of O 3 and various other compositions are preferably used.

【0023】誘電体層用ペースト中の誘電体原料の含有
量は通常30〜80重量%程度である。また、通常は平
均粒子径0.1〜5μm 程度の粉末として用いられる。
The content of the dielectric material in the dielectric layer paste is usually about 30 to 80% by weight. Further, it is usually used as a powder having an average particle size of about 0.1 to 5 μm.

【0024】有機ビヒクルとは、バインダを有機溶剤中
に溶解したものである。有機ビヒクルに用いるバインダ
は特に限定されず、エチルセルロース等の通常の各種バ
インダから適宜選択すればよい。また、用いる有機溶剤
も特に限定されず、テルピネオール、ブチルカルビトー
ル、アセトン、トルエン等の各種有機溶剤から適宜選択
すればよい。
The organic vehicle is a binder dissolved in an organic solvent. The binder used for the organic vehicle is not particularly limited, and may be appropriately selected from various ordinary binders such as ethyl cellulose. The organic solvent used is not particularly limited, and may be appropriately selected from various organic solvents such as terpineol, butyl carbitol, acetone and toluene.

【0025】このような有機ビヒクルのペースト中の含
有量に特に制限はなく、通常の含有量、例えば、バイン
ダは1〜10重量%程度、溶剤は10〜50重量%程度
とすればよい。また、ペースト中には、必要に応じて各
種分散剤、可塑剤、誘電体、絶縁体等から選択される添
加物が含有されていてもよい。これらの総含有量は、1
0重量%以下とすることが好ましい。
The content of such an organic vehicle in the paste is not particularly limited, and the usual content may be, for example, 1 to 10% by weight of the binder and 10 to 50% by weight of the solvent. Further, the paste may contain additives selected from various dispersants, plasticizers, dielectrics, insulators and the like, if necessary. The total content of these is 1
It is preferably 0% by weight or less.

【0026】<内部電極層用ペースト>内部電極層用ペ
ーストは、通常このような積層型セラミックチップコン
デンサに用いられているものであれば特に制限はない。
用いる誘電体材料に適した電極材料を選択すればよく、
下記の各種導電性金属や合金からなる導電材、あるいは
焼成後に下記の導電材となる各種酸化物、有機金属化合
物、レジネート等と、前記した有機ビヒクルとを混練し
て調製する。
<Internal Electrode Layer Paste> The internal electrode layer paste is not particularly limited as long as it is usually used in such a laminated ceramic chip capacitor.
It is sufficient to select an electrode material suitable for the dielectric material used,
A conductive material made of various conductive metals or alloys described below, or various oxides, organometallic compounds, resinates, etc., which become the conductive material described below after firing, and the organic vehicle described above are kneaded to prepare.

【0027】用いられる導電材としては、Ag、Pt、
Pd、Au、Ni、Co、Fe、Cu等の金属あるいは
それらの合金が挙げられる。合金を用いた場合は合金中
の前記金属の含有量は95重量%以上であることが好ま
しい。
The conductive materials used are Ag, Pt,
Examples thereof include metals such as Pd, Au, Ni, Co, Fe and Cu, and alloys thereof. When an alloy is used, the content of the metal in the alloy is preferably 95% by weight or more.

【0028】〔積層方法〕以下積層方法を説明する。[Lamination Method] The lamination method will be described below.

【0029】<第1の積層工程>前記誘電体層用ペース
トおよび内部電極用ペーストを用い、キャリアフィルム
上に誘電体グリーンシート層と内部電極ペースト層とを
交互に形成し、2層以上の誘電体グリーンシート層をも
ち、交互積層構造を有する積層体とする。この第1の積
層工程によって得られる積層体を第1の積層体とする。
この際、誘電体グリーンシート層の1層あたりの厚さ
は、0.5〜50μm が好ましい。本発明の製造方法は
この程度の厚さで好ましく適用させることができるが、
さらに本発明の製造方法の効果が、より一層顕著になる
誘電体グリーンシート層の1層あたりの厚さとしては
0.5〜10μm 、さらには0.5〜8μm である。こ
の程度の厚さの誘電体グリーンシート層は、後述する焼
成により通常30μm 程度以下、さらには0.2〜5μ
m 程度の厚さをもつ誘電体層2となる。誘電体グリーン
シート層の1層あたりの厚さが厚すぎると取得容量が少
なくなり、高容量化には適さない。一方誘電体グリーン
シート層厚が前記範囲より薄すぎるものは、均一な誘電
体層を形成することが困難となり、短絡不良が多発する
という問題が生じやすい。
<First Laminating Step> Using the dielectric layer paste and the internal electrode paste, dielectric green sheet layers and internal electrode paste layers are alternately formed on a carrier film to form two or more dielectric layers. A laminated body having a body green sheet layer and having an alternate laminated structure. The laminated body obtained by the first laminating step is referred to as a first laminated body.
At this time, the thickness of each dielectric green sheet layer is preferably 0.5 to 50 μm. Although the manufacturing method of the present invention can be preferably applied in this thickness,
Further, the effect of the manufacturing method of the present invention becomes more remarkable, and the thickness of each dielectric green sheet layer is 0.5 to 10 μm, and further 0.5 to 8 μm. The dielectric green sheet layer having such a thickness is normally about 30 μm or less, more preferably 0.2 to 5 μm, by firing described later.
The dielectric layer 2 has a thickness of about m. If the thickness of each of the dielectric green sheet layers is too large, the acquisition capacity decreases, which is not suitable for increasing the capacity. On the other hand, if the thickness of the dielectric green sheet layer is smaller than the above range, it becomes difficult to form a uniform dielectric layer, and short-circuit defects frequently occur.

【0030】第1の積層工程での各誘電体グリーンシー
ト層の形成方法は、このような厚さの層を均一に形成で
きる方法であれば制限はなく、例えばスクリーン印刷
法、ドクターブレード法、カーテンコーター法等を用い
ればよい。
The method of forming each dielectric green sheet layer in the first laminating step is not limited as long as it can uniformly form a layer having such a thickness, and for example, a screen printing method, a doctor blade method, The curtain coater method or the like may be used.

【0031】内部電極ペースト層厚さは0.5〜5μm
、特に0.5〜3.5μm が好ましい。内部電極ペー
スト層厚さが厚すぎると、積層数を減少せざるをえなく
なり取得容量が少なくなり、高容量化しにくく、さらに
積層に際して内部電極を印刷した部分と印刷してないマ
ージン部分との段差が大きくなりすぎ、短絡不良が生じ
やすくなる。一方、薄すぎると均一に設層することがむ
ずかしく、電極途切れが発生しやすくなる。
The internal electrode paste layer thickness is 0.5 to 5 μm.
Especially, 0.5 to 3.5 μm is preferable. If the internal electrode paste layer thickness is too thick, the number of layers will have to be reduced, and the acquired capacity will decrease, making it difficult to increase the capacity. Furthermore, when stacking the internal electrodes, there is a step between the printed area and the unprinted margin area. Becomes too large, and short circuit defects are likely to occur. On the other hand, if it is too thin, it is difficult to form a uniform layer, and electrode breakage easily occurs.

【0032】また、内部電極ペースト層の面積は、誘電
体グリーンシート層の面積の10%以上、特に30%以
上である。面積がせますぎる場合は、取得容量が少なく
なり、薄層化する意味が無くなる。また、内部電極ペー
スト層の面積は、通常誘電体グリーンシート層の90%
以下程度である。
The area of the internal electrode paste layer is 10% or more, especially 30% or more of the area of the dielectric green sheet layer. If the area is too small, the acquisition capacity is reduced, and there is no point in making the layer thinner. The area of the internal electrode paste layer is usually 90% of that of the dielectric green sheet layer.
It is about the following.

【0033】内部電極ペースト層の形成方法について
も、このような層を均一に形成できる方法であれば制限
はないが、通常スクリーン印刷法が好ましく用いられ
る。
The method of forming the internal electrode paste layer is not limited as long as it can uniformly form such a layer, but the screen printing method is usually preferably used.

【0034】第1の積層工程での積層数は誘電体グリー
ンシート層数が2〜50層、好ましくは2〜20層であ
る。誘電体グリーンシート層が1層では従来のシート法
と同じであり、誘電体グリーンシート層の積層数が多す
ぎると内部電極層間の短絡不良等の問題が生じやすくな
る。
The number of layers in the first laminating step is such that the number of dielectric green sheet layers is 2 to 50 layers, preferably 2 to 20 layers. A single dielectric green sheet layer is the same as the conventional sheet method, and if the number of laminated dielectric green sheet layers is too large, problems such as a short circuit between internal electrode layers tend to occur.

【0035】<第2の積層工程>このようにして得た第
1の積層体を2以上用い、その必要数を積層したグリー
ンチップ体とするために第2の積層工程を行なう。
<Second Laminating Step> Two or more of the first laminated bodies thus obtained are used, and the second laminating step is carried out to obtain a required number of laminated green chip bodies.

【0036】第2の積層工程は、キャリアフィルム上の
第1の積層体をキャリアフィルムから剥離し、誘電体グ
リーンシート層と内部電極ペースト層とが交互になるよ
うに通常のグリーンシート積層法と同様の方法で積層し
て第2の積層体とする。通常は積層機等を用いて積層す
ればよい。
In the second laminating step, the first laminated body on the carrier film is peeled off from the carrier film, and a normal green sheet laminating method is applied so that the dielectric green sheet layers and the internal electrode paste layers alternate with each other. A second laminated body is obtained by laminating in the same manner. Usually, it may be laminated using a laminating machine or the like.

【0037】さらに、積層方向の最外層となる層には、
前記した厚さの誘電体グリーンシート層より厚い誘電体
グリーンシート材料層を用い、保護層とすることが好ま
しい。
Further, the outermost layer in the stacking direction is
It is preferable to use a dielectric green sheet material layer thicker than the above-mentioned thickness of the dielectric green sheet layer as the protective layer.

【0038】また、第2の積層工程は次のように行って
もよい。すなわち、第1の積層体のキャリアフィルムを
剥離せず、キャリアフィルムの付いた2組の積層体どう
しを対面させる。ついで一方のキャリアフィルム裏面を
固定し、他方のキャリアフィルム裏面から押圧して積層
体どうしを積層し、その後一方または両方のキャリアフ
ィルムを剥離して積層体の積層ユニットを得る。次に、
キャリアフィルムを剥離して得られた積層ユニットの表
面に、別の第1の積層体や積層ユニットを同様に積層し
てその後キャリアフィルムを剥離する。この積層、剥離
の処理を繰り返して第2の積層体を作製し、前記保護層
をもつ任意の所望の積層数をもつグリーンチップ体を得
る。この工程でも、2層以上の誘電体グリーンシート層
をもつ積層体からキャリアフィルムを剥離するため、誘
電体グリーンシート層が剥離時に破損する等の事故を防
止できる。本発明の方法では、これら上記の2方式のう
ちいずれを用いてもよく、用いる器材および設備等を考
慮して選択すればよい。
The second laminating step may be carried out as follows. That is, the carrier film of the first laminate is not peeled off, and the two sets of laminates with the carrier film are faced to each other. Then, the back surface of one carrier film is fixed, the back surface of the other carrier film is pressed to laminate the laminates, and then one or both carrier films are peeled off to obtain a laminate unit of the laminate. next,
Another first laminated body or laminated unit is similarly laminated on the surface of the laminated unit obtained by peeling the carrier film, and then the carrier film is peeled off. This stacking and peeling process is repeated to produce a second stacked body, and a green chip body having the desired number of stacked layers having the protective layer is obtained. Even in this step, since the carrier film is peeled from the laminate having two or more dielectric green sheet layers, it is possible to prevent accidents such as damage of the dielectric green sheet layers at the time of peeling. In the method of the present invention, either of these two methods may be used, and it may be selected in consideration of the equipment and equipment to be used.

【0039】本発明の方法に従えば、容易に薄層を多数
積層することが可能であり、誘電体グリーンシート層の
総積層数が4〜500層、特に100〜500層程度の
グリーンチップ体を得ることができる。
According to the method of the present invention, it is possible to easily laminate a large number of thin layers, and the total number of laminated dielectric green sheet layers is 4 to 500 layers, particularly about 100 to 500 layers. Can be obtained.

【0040】〔脱バインダ処理〕次いで得られたグリー
ンチップ体を熱圧着し、所定サイズに切断した後、脱バ
インダ処理を行う。焼成前に行なわれる脱バインダ処理
は、通常の条件で行えばよく、用いた材質や目的により
決めればよい。一般的な条件を以下に示す。
[Binder Removal Treatment] Next, the obtained green chip body is subjected to thermocompression bonding, cut into a predetermined size, and then subjected to binder removal treatment. The binder removal treatment performed before firing may be performed under normal conditions, and may be determined depending on the material used and the purpose. The general conditions are shown below.

【0041】昇温速度:5〜300℃/時間、 保持温度:200〜600℃、 温度保持時間:0.5〜24時間、特に5〜20時間、 雰囲気:空気中Temperature rising rate: 5 to 300 ° C./hour, holding temperature: 200 to 600 ° C., temperature holding time: 0.5 to 24 hours, especially 5 to 20 hours, atmosphere: in air

【0042】〔焼成〕グリーンチップ体焼成の条件は、
誘電体層用ペーストおよび内部電極層用ペースト中の導
電材の種類に応じて適宜決定されればよい。一般的には
下記の条件で行われる。
[Firing] The firing conditions for the green chip body are as follows:
It may be appropriately determined according to the types of conductive materials in the dielectric layer paste and the internal electrode layer paste. Generally, it is performed under the following conditions.

【0043】昇温速度:50〜500℃/時間、 保持温度:1000〜1400℃、 温度保持時間:0.5〜8時間、 冷却速度:50〜500℃/時間Temperature rising rate: 50 to 500 ° C./hour, holding temperature: 1000 to 1400 ° C., temperature holding time: 0.5 to 8 hours, cooling rate: 50 to 500 ° C./hour

【0044】〔外部電極4形成〕上記のようにして得ら
れたコンデンサチップ体に、例えばバレル研磨やサンド
ブラストなどにより端面研磨を施し、外部電極用ペース
トを印刷ないし転写して焼成し、外部電極4を形成す
る。外部電極用ペーストの焼成条件は、例えば、600
〜800℃にて10分間〜1時間程度とすることが好ま
しい。
[Formation of External Electrode 4] The capacitor chip body obtained as described above is subjected to end face polishing by, for example, barrel polishing or sandblasting, and the external electrode paste is printed or transferred and baked to form the external electrode 4 To form. The firing conditions for the external electrode paste are, for example, 600
It is preferable to set the temperature to about 800 ° C. for about 10 minutes to 1 hour.

【0045】そして、必要に応じ、外部電極4表面に、
めっき等により被覆層を形成する。
Then, if necessary, on the surface of the external electrode 4,
A coating layer is formed by plating or the like.

【0046】このようにして製造された積層型セラミッ
クチップコンデンサ1は、ハンダ付等によりプリント基
板上などに実装され、各種電子機器等に使用される。
The multilayer ceramic chip capacitor 1 thus manufactured is mounted on a printed circuit board or the like by soldering or the like, and is used in various electronic devices or the like.

【0047】[0047]

【実施例】以下、本発明の具体的実施例を挙げ、本発明
をさらに詳細に説明する。
EXAMPLES Hereinafter, the present invention will be described in more detail with reference to specific examples of the present invention.

【0048】実施例1 下記の各ペーストを調製した。Example 1 The following pastes were prepared.

【0049】誘電体層用ペースト 粒径0.1〜1μm のBaTiO3 、(MgCO34
・Mg(OH)2 ・5H2 O、MnCO3 、BaCO
3 、CaCO3 、SiO2 、Y23 等の粉末を、焼成
によりBaTiO3 として100モル%、MgOに換算
して2モル%、MnOに換算して0.2モル%、BaO
に換算して3モル%、CaOに換算して3モル%、Si
2 に換算して6モル%、Y23 として2モル%の組
成となるように混合し、ボールミルにより16時間湿式
混合し、次いでスプレードライヤーで乾燥させて、誘電
体原料とした。この誘電体原料100重量部と、アクリ
ル樹脂4.8重量部、塩化メチレン40重量部、トリク
ロロエタン20重量部、ミネラルスピリット6重量部お
よびアセトン4重量部とをボールミルで混合してペース
ト化した。
Dielectric layer paste : BaTiO 3 , (MgCO 3 ) 4 having a particle size of 0.1 to 1 μm
· Mg (OH) 2 · 5H 2 O, MnCO 3, BaCO
Powders of 3 , CaCO 3 , SiO 2 , Y 2 O 3 and the like are fired to obtain 100 mol% as BaTiO 3 , 2 mol% converted to MgO, 0.2 mol% converted to MnO, BaO
3 mol% in terms of Ca, 3 mol% in terms of CaO, Si
The mixture was mixed so as to have a composition of 6 mol% in terms of O 2 and 2 mol% as Y 2 O 3 , wet-mixed for 16 hours by a ball mill, and then dried by a spray dryer to obtain a dielectric material. 100 parts by weight of this dielectric material, 4.8 parts by weight of acrylic resin, 40 parts by weight of methylene chloride, 20 parts by weight of trichloroethane, 6 parts by weight of mineral spirit and 4 parts by weight of acetone were mixed by a ball mill to form a paste.

【0050】内部電極層用ペースト 平均粒径0.8μm のNi粒子100重量部と、有機ビ
ヒクル(エチルセルロース樹脂8重量部をブチルカルビ
トール92重量部に溶解したもの)40重量部およびブ
チルカルビトール10重量部とを3本ロールにより混練
し、ペースト化した。
Internal electrode layer paste : 100 parts by weight of Ni particles having an average particle size of 0.8 μm, 40 parts by weight of an organic vehicle (8 parts by weight of ethyl cellulose resin dissolved in 92 parts by weight of butyl carbitol) and 10 parts of butyl carbitol. 3 parts by weight were kneaded with 3 parts by weight to form a paste.

【0051】外部電極用ペースト 平均粒径0.5μm のCu粒子100重量部と、有機ビ
ヒクル(エチルセルロース樹脂8重量部をブチルカルビ
トール92重量部に溶解したもの)35重量部およびブ
チルカルビトール7重量部とを混練し、ペースト化し
た。
External electrode paste 100 parts by weight of Cu particles having an average particle size of 0.5 μm, 35 parts by weight of organic vehicle (8 parts by weight of ethyl cellulose resin dissolved in 92 parts by weight of butyl carbitol) and 7 parts by weight of butyl carbitol The parts were kneaded to form a paste.

【0052】上記誘電体層用ペーストおよび内部電極層
用ペーストを用い、キャリアフィルム上にドクターブレ
ード法により厚さ6μm の誘電体グリーンシート層を形
成し、この上に厚さ3μm の内部電極ペースト層を印刷
した。この作業を5回繰り返して誘電体グリーンシート
層数5層の第1の積層体を得た。この第1の積層体をキ
ャリアフィルムより剥離して、積層機により積層体数で
40体第2の積層工程を行って第2の積層体を得、熱圧
着した後、切断して誘電体グリーンシート層の積層数2
00の第2の積層体を得た。なお、第1の積層体をキャ
リアフィルムより剥離し、積層機により第2の積層工程
を行なう際、積層不良の発生はなかった。また、第2の
積層体の積層方向の最外層の両層にはドクターブレード
法により作成した30μm の厚さの誘電体グリーンシー
ト材料の層を各5枚用いて保護層とした。
Using the above dielectric layer paste and internal electrode layer paste, a dielectric green sheet layer having a thickness of 6 μm was formed on a carrier film by a doctor blade method, and an internal electrode paste layer having a thickness of 3 μm was formed thereon. Printed. This operation was repeated 5 times to obtain a first laminate having 5 dielectric green sheet layers. This first laminated body is peeled off from the carrier film, and the second laminated body is obtained by performing a second laminating step with 40 laminated bodies by a laminating machine, thermocompression-bonded and then cut to obtain a dielectric green. Number of laminated sheet layers 2
A second stack of No. 00 was obtained. When the first laminated body was peeled from the carrier film and the second laminating step was performed by the laminating machine, no laminating failure occurred. Further, as both outermost layers in the laminating direction of the second laminated body, five layers of a dielectric green sheet material having a thickness of 30 μm prepared by a doctor blade method were used as protective layers.

【0053】得られたグリーンチップ体を常法に従って
切断、脱バインダ処理後、還元雰囲気中で1240℃、
2時間焼成を行った。焼成後、再酸化を目的としてアニ
ール処理を行い、コンデンサチップ体10を得た。
The obtained green chip body was cut and debindered by a conventional method, and then at 1240 ° C. in a reducing atmosphere.
Firing was performed for 2 hours. After firing, annealing treatment was performed for the purpose of reoxidation, and a capacitor chip body 10 was obtained.

【0054】得られたコンデンサチップ体10の端面を
サンドブラストにて研磨した後、上記外部電極用ペース
トを前記端面に転写し、N2 +H2 雰囲気中で800℃
にて10分間焼成して外部電極4を形成し、積層型セラ
ミックチップコンデンサ1を得た。
After polishing the end surface of the obtained capacitor chip body 10 by sandblasting, the above external electrode paste is transferred to the end surface, and the temperature is set to 800 ° C. in an N 2 + H 2 atmosphere.
Then, the external electrodes 4 were formed by firing for 10 minutes to obtain a multilayer ceramic chip capacitor 1.

【0055】得られた試料は、誘電体層2の積層数が2
00層で、誘電体層2の1層あたりの厚さが4μm 、内
部電極層3の厚さが2μm で、サイズは、3.2mm×
1.6mm×1.5mmであった。得られた試料を用い、下
記の評価を行った。なお、短絡不良の発生はほとんど認
められなかった。結果を表1にまとめて示す。
The obtained sample has two dielectric layers 2 stacked.
00 layers, the thickness of each dielectric layer 2 is 4 μm, the thickness of the internal electrode layer 3 is 2 μm, and the size is 3.2 mm ×
It was 1.6 mm × 1.5 mm. The following evaluation was performed using the obtained sample. Almost no short circuit failure was observed. The results are summarized in Table 1.

【0056】<短絡不良、絶縁抵抗>ヒューレットパッ
カード社製の高抵抗計(HP-4329A)を用い、室温にて10
V 印加して測定した。なお、絶縁抵抗1kΩ以下のもの
を短絡不良とした。
<Short circuit failure, insulation resistance> Using a high resistance meter (HP-4329A) manufactured by Hewlett-Packard Co., 10 at room temperature
V was applied and measured. It should be noted that one having an insulation resistance of 1 kΩ or less was regarded as a short circuit failure.

【0057】<容量、損失>ヒューレットパッカード社
製のインピーダンスアナライザー(HP-4284A)を用いて容
量、損失(tan δ)を測定した。
<Capacity and Loss> The capacity and loss (tan δ) were measured using an impedance analyzer (HP-4284A) manufactured by Hewlett-Packard Company.

【0058】<破壊電圧>自動昇圧試験機を用いて測定
した。
<Breakdown voltage> It was measured using an automatic booster tester.

【0059】<絶縁抵抗の加速寿命>200℃にて25
V の電界下で加速試験を行い、抵抗が2×105 Ω以下
になるまでの時間を寿命時間とした。
<Accelerated life of insulation resistance> 25 at 200 ° C.
An acceleration test was performed under an electric field of V, and the time until the resistance became 2 × 10 5 Ω or less was defined as the life time.

【0060】[0060]

【表1】 [Table 1]

【0061】実施例2 誘電体グリーンシート層厚さを3μm としたほかは実施
例1と同様にして積層型セラミックチップコンデンサ1
を得た。なお、第1の積層体をキャリアフィルムより剥
離し、積層機により第2の積層工程を行なう際、積層不
良の発生はなかった。
Example 2 A multilayer ceramic chip capacitor 1 was prepared in the same manner as in Example 1 except that the thickness of the dielectric green sheet layer was 3 μm.
Got When the first laminated body was peeled from the carrier film and the second laminating step was performed by the laminating machine, no laminating failure occurred.

【0062】得られた試料は、誘電体層2の積層数が2
00層で、誘電体層2の1層あたりの厚さが2μm 、内
部電極層3の厚さが2μm で、サイズは、3.2mm×
1.6mm×1.1mmであった。得られた試料を用い、実
施例1と同様の評価を行った。なお、短絡不良の発生は
ほとんど認められなかった。結果を表1にまとめて示
す。
In the obtained sample, the number of laminated dielectric layers 2 was 2
00 layers, the thickness of each dielectric layer 2 is 2 μm, the thickness of the internal electrode layer 3 is 2 μm, and the size is 3.2 mm ×
It was 1.6 mm × 1.1 mm. The same evaluation as in Example 1 was performed using the obtained sample. Almost no short circuit failure was observed. The results are summarized in Table 1.

【0063】実施例3 誘電体層用ペーストとして、実施例1と同じ誘電体原料
100重量部と、エチルセルロース樹脂12重量部をブ
チルカルビトール88重量部に溶解した有機ビヒクルを
34重量部と、テルピネオール50重量部とを3本ロー
ル型混練機を用いて混練してペーストとしたものを用
い、内部電極用ペーストは実施例1と同じものを用た。
Example 3 As a dielectric layer paste, 100 parts by weight of the same dielectric material as in Example 1, 34 parts by weight of an organic vehicle obtained by dissolving 12 parts by weight of ethyl cellulose resin in 88 parts by weight of butyl carbitol, and terpineol 50 parts by weight was kneaded with a three-roll type kneader to form a paste, and the same internal electrode paste as in Example 1 was used.

【0064】キャリアフィルム上にスクリーン印刷法に
より厚さ3.5μm の誘電体グリーンシート層と厚さ3
μm の内部電極ペースト層とを交互に印刷し、誘電体グ
リーンシート層数10層の第1の積層体を得た。この第
1の積層体をキャリアフィルムより剥離して、積層機に
より第2の積層工程を行い、誘電体グリーンシート層の
積層数310層の第2の積層体を得た。なお、第1の積
層体をキャリアフィルムより剥離し、積層機により第2
の積層工程を行なう際、積層不良の発生はなかった。ま
た、第2の積層体の積層方向の最外層の両層にはドクタ
ーブレード法により作成した30μm の厚さの誘電体グ
リーンシート材料の層を各5枚用いて保護層とした。得
られたグリーンチップ体を実施例1と同様に処理して積
層型セラミックチップコンデンサ1を得た。
A dielectric green sheet layer having a thickness of 3.5 μm and a thickness of 3 were formed on the carrier film by screen printing.
An internal electrode paste layer having a thickness of μm was printed alternately to obtain a first laminate having 10 dielectric green sheet layers. The first laminated body was peeled from the carrier film, and the second laminating step was performed by a laminating machine to obtain a second laminated body having 310 layers of dielectric green sheet layers. The first laminate was peeled from the carrier film, and the
When performing the laminating step of No. 1, no laminating failure occurred. Further, as both outermost layers in the laminating direction of the second laminated body, five layers of a dielectric green sheet material having a thickness of 30 μm prepared by a doctor blade method were used as protective layers. The obtained green chip body was treated in the same manner as in Example 1 to obtain a multilayer ceramic chip capacitor 1.

【0065】得られた試料は、誘電体層2の1層あたり
の厚さが2.5μm 、内部電極層3の厚さが2.0μm
で、サイズは3.2mm×1.6mm×1.6mmであった。
得られた試料を用い、実施例1と同様の評価を行った。
なお、短絡不良の発生はほとんど認められなかった。得
られた結果を表1にまとめて示す。
The obtained sample has a dielectric layer 2 having a thickness of 2.5 μm and an internal electrode layer 3 having a thickness of 2.0 μm.
The size was 3.2 mm × 1.6 mm × 1.6 mm.
The same evaluation as in Example 1 was performed using the obtained sample.
Almost no short circuit failure was observed. The obtained results are summarized in Table 1.

【0066】実施例4 第1の積層体の誘電体グリーンシート層の積層数を5層
とし、積層機による第2の積層工程での第1の積層体の
積層数を62としたほかは実施例3と同様にして積層型
セラミックチップコンデンサ1を得た。なお、第1の積
層体をキャリアフィルムより剥離し、積層機により第2
の積層工程を行なう際、積層不良の発生はなかった。
Example 4 Implementation was carried out except that the number of laminated dielectric green sheet layers of the first laminated body was set to 5 and the number of laminated layers of the first laminated body in the second laminating step by the laminating machine was set to 62. A multilayer ceramic chip capacitor 1 was obtained in the same manner as in Example 3. The first laminate was peeled from the carrier film, and the
When performing the laminating step of No. 1, no laminating failure occurred.

【0067】得られた試料は、誘電体層2の1層あたり
の厚さが2.5μm 、内部電極層3の厚さが2.0μm
で、サイズは3.2mm×1.6mm×1.6mmであった。
得られた試料を用い、実施例1と同様の評価を行った。
なお、短絡不良の発生はほとんど認められなかった。結
果を表1にまとめて示す。
The obtained sample had a dielectric layer 2 having a thickness of 2.5 μm and an internal electrode layer 3 having a thickness of 2.0 μm.
The size was 3.2 mm × 1.6 mm × 1.6 mm.
The same evaluation as in Example 1 was performed using the obtained sample.
Almost no short circuit failure was observed. The results are summarized in Table 1.

【0068】実施例5 第1の積層体の誘電体グリーンシート層の積層数を31
層とし、積層機による第2の積層工程での第1の積層体
の積層数を10としたほかは実施例3と同様にして積層
型セラミックチップコンデンサ1を得た。なお、第1の
積層体をキャリアフィルムより剥離し、積層機により第
2の積層工程を行なう際、積層不良の発生はなかった。
Example 5 The number of laminated dielectric green sheet layers of the first laminated body was 31.
A multilayer ceramic chip capacitor 1 was obtained in the same manner as in Example 3 except that the number of layers of the first laminated body was 10 in the second laminating step by the laminating machine. When the first laminated body was peeled from the carrier film and the second laminating step was performed by the laminating machine, no laminating failure occurred.

【0069】得られた試料は、誘電体層2の1層あたり
の厚さが2.5μm 、内部電極層3の厚さが2.0μm
で、サイズは3.2mm×1.6mm×1.6mmであった。
得られた試料を用い、実施例1と同様の評価を行った。
なお、短絡不良の発生はほとんど認められなかった。結
果を表1にまとめて示す。
The obtained sample has a dielectric layer 2 having a thickness of 2.5 μm and an internal electrode layer 3 having a thickness of 2.0 μm.
The size was 3.2 mm × 1.6 mm × 1.6 mm.
The same evaluation as in Example 1 was performed using the obtained sample.
Almost no short circuit failure was observed. The results are summarized in Table 1.

【0070】実施例6 実施例3と同様にしてキャリアフィルム上に誘電体グリ
ーンシート層数10層の第1の積層体を得た。
Example 6 A first laminate having 10 dielectric green sheet layers was obtained on a carrier film in the same manner as in Example 3.

【0071】この第1の積層体を積層したキャリアフィ
ルムを2本準備し、一方のキャリアフィルムを支持台に
固定した。ついで、他方のキャリアフィルム上の積層体
と前記一方のキャリアフィルム上の積層体とが対面する
位置にそれぞれを配置し、前記他方のキャリアフィルム
積層面の裏面から押圧して2体の第1の積層体を積層さ
せた。次に前記他方のキャリアフィルムを積層体より剥
離した。剥離により得られた積層体表面に、同様の方法
で第1の積層体を積層する操作を繰り返し、誘電体グリ
ーンシート層数で200層の第2の積層体を得た。な
お、第1の積層体どうしの積層やキャリアフィルムを剥
離する際の剥離作業等による積層不良の発生はなかっ
た。また、第2の積層体の積層方向の最外層の両層には
ドクターブレード法により作成した30μm の厚さの誘
電体グリーンシート材料の層を各5枚用いて保護層とし
た。得られたグリーンチップ体を実施例1と同様に処理
して積層型セラミックチップコンデンサ1を得た。
Two carrier films laminated with this first laminate were prepared, and one carrier film was fixed to a support base. Then, the laminated body on the other carrier film and the laminated body on the one carrier film are arranged at positions facing each other, and pressed from the back surface of the laminated surface of the other carrier film to form the first body of the two bodies. The laminated bodies were laminated. Next, the other carrier film was peeled from the laminate. The operation of laminating the first laminate on the surface of the laminate obtained by peeling by the same method was repeated to obtain a second laminate of 200 dielectric green sheet layers. It should be noted that there was no occurrence of stacking failure due to stacking of the first stacks or peeling work when peeling the carrier film. Further, as both outermost layers in the laminating direction of the second laminated body, five layers of a dielectric green sheet material having a thickness of 30 μm prepared by a doctor blade method were used as protective layers. The obtained green chip body was treated in the same manner as in Example 1 to obtain a multilayer ceramic chip capacitor 1.

【0072】得られた試料は、誘電体層の1層あたりの
厚さが2.5μm 、内部電極層の厚さが2.0μm で、
サイズは3.2mm×1.6mm×1.1mmであった。得ら
れた試料を用い、実施例1と同様の評価を行った。な
お、短絡不良の発生はほとんど認められなかった。結果
を表1にまとめて示す。
The obtained sample had a dielectric layer having a thickness of 2.5 μm and an internal electrode layer having a thickness of 2.0 μm.
The size was 3.2 mm x 1.6 mm x 1.1 mm. The same evaluation as in Example 1 was performed using the obtained sample. Almost no short circuit failure was observed. The results are summarized in Table 1.

【0073】比較例1 キャリアフィルム上に実施例1と同様にして厚さ4μm
の誘電体層を1層形成し、次に厚さ4μm の内部電極ペ
ースト層を印刷の後、積層のために剥離作業を行った
が、作業中の誘電体グリーンシート層の破損等のため、
積層不可能であった。
Comparative Example 1 A film having a thickness of 4 μm was formed on a carrier film in the same manner as in Example 1.
1 dielectric layer was formed, and then an internal electrode paste layer with a thickness of 4 μm was printed, and then peeling work was performed for lamination, but due to damage to the dielectric green sheet layer during work, etc.,
It was impossible to stack.

【0074】比較例2 誘電体層の厚さを6μm としたほかは比較例1と同様の
作業を行ったが、作業中の誘電体グリーンシート層の破
損等のため、積層不可能であった。
Comparative Example 2 The same operation as in Comparative Example 1 was carried out except that the thickness of the dielectric layer was set to 6 μm, but the dielectric green sheet layer was damaged during the operation and the lamination was impossible. .

【0075】比較例3 実施例3と同様にスクリーン印刷法により、厚さ6μm
の誘電体グリーンシート層および厚さ4μm の内部電極
ペースト層を交互に、誘電体グリーンシート層数で10
0層積層した。このとき、積層方向の最外層の保護層厚
さは150μmとした。これをグリーンチップ体として
実施例1と同様にして積層型セラミックチップコンデン
サ1を得た。得られた試料を用いて短絡不良の評価を行
ったところ、79%の短絡不良が発生していた。
Comparative Example 3 By the screen printing method as in Example 3, the thickness was 6 μm.
Alternately, the dielectric green sheet layers and the internal electrode paste layers with a thickness of 4 μm are alternately arranged, and the
0 layers were laminated. At this time, the thickness of the outermost protective layer in the stacking direction was 150 μm. Using this as a green chip body, a multilayer ceramic chip capacitor 1 was obtained in the same manner as in Example 1. When the short-circuit failure was evaluated using the obtained sample, 79% of the short-circuit failures occurred.

【0076】比較例4 積層数を誘電体グリーンシート層数で200層としたほ
かは比較例3と同様にして積層型セラミックチップコン
デンサ1を得た。得られた試料を用いて短絡不良の評価
を行ったところ、98%の短絡不良が発生していた。
Comparative Example 4 A multilayer ceramic chip capacitor 1 was obtained in the same manner as in Comparative Example 3 except that the number of laminated layers was 200 as the number of dielectric green sheet layers. When the short-circuit defect was evaluated using the obtained sample, 98% of the short-circuit defects occurred.

【0077】比較例1〜4の積層不良率および短絡不良
率を表2にまとめて示した。
Table 2 shows the stacking failure rate and the short circuit failure rate of Comparative Examples 1 to 4.

【0078】[0078]

【表2】 [Table 2]

【0079】表1および表2より明らかなように、本発
明の製造方法によれば、誘電体グリーンシート層厚を薄
層化し、さらに多層化することが可能となる。
As is clear from Tables 1 and 2, according to the manufacturing method of the present invention, it is possible to reduce the thickness of the dielectric green sheet layer and further increase the number of layers.

【図面の簡単な説明】[Brief description of drawings]

【図1】積層型セラミックチップコンデンサの構成例を
示す断面図である。
FIG. 1 is a cross-sectional view showing a configuration example of a multilayer ceramic chip capacitor.

【符号の説明】[Explanation of symbols]

1 積層型セラミックチップコンデンサ 10 コンデンサチップ体 2 誘電体層 3 内部電極層 4 外部電極 1 Multilayer Ceramic Chip Capacitor 10 Capacitor Chip Body 2 Dielectric Layer 3 Internal Electrode Layer 4 External Electrode

───────────────────────────────────────────────────── フロントページの続き (72)発明者 野村 武史 東京都中央区日本橋一丁目13番1号 ティ ーディーケイ株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Takeshi Nomura 1-13-1 Nihonbashi, Chuo-ku, Tokyo TDC Corporation

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 キャリアフィルム上に誘電体グリーンシ
ート層と内部電極ペースト層とを交互に形成し、2〜5
0層の誘電体グリーンシート層をもつ積層体を得、この
積層体の2以上を積層して焼成する積層型セラミックチ
ップコンデンサの製造方法。
1. A dielectric green sheet layer and an internal electrode paste layer are alternately formed on a carrier film,
A method for producing a laminated ceramic chip capacitor, comprising: obtaining a laminated body having 0 dielectric green sheet layers; laminating two or more of the laminated bodies and firing them.
【請求項2】 前記積層体からキャリアフィルムを剥離
した後これを積層する請求項1の積層型セラミックチッ
プコンデンサの製造方法。
2. The method for producing a multilayer ceramic chip capacitor according to claim 1, wherein the carrier film is peeled from the laminate and then laminated.
【請求項3】 前記積層体を積層した後キャリアフィル
ムを剥離する請求項1の積層型セラミックチップコンデ
ンサの製造方法。
3. The method for manufacturing a laminated ceramic chip capacitor according to claim 1, wherein the carrier film is peeled off after the laminated bodies are laminated.
【請求項4】 前記誘電体グリーンシート層の厚さが
0.5〜50μm である請求項1〜3のいずれかの積層
型セラミックチップコンデンサの製造方法。
4. The method for manufacturing a multilayer ceramic chip capacitor according to claim 1, wherein the dielectric green sheet layer has a thickness of 0.5 to 50 μm.
【請求項5】 前記誘電体グリーンシート層の厚さが
0.5〜10μm である請求項4の積層型セラミックチ
ップコンデンサの製造方法。
5. The method of manufacturing a multilayer ceramic chip capacitor according to claim 4, wherein the dielectric green sheet layer has a thickness of 0.5 to 10 μm.
【請求項6】 前記内部電極ペースト層の厚さが、0.
5〜5μm である請求項1〜5のいずれかの積層型セラ
ミックチップコンデンサの製造方法。
6. The internal electrode paste layer has a thickness of 0.
The method for producing a multilayer ceramic chip capacitor according to any one of claims 1 to 5, wherein the thickness is 5 to 5 µm.
【請求項7】 前記内部電極ペースト層の面積が、前記
誘電体グリーンシート層の面積の10%以上である請求
項1〜6のいずれかの積層型セラミックチップコンデン
サの製造方法。
7. The method for manufacturing a multilayer ceramic chip capacitor according to claim 1, wherein the area of the internal electrode paste layer is 10% or more of the area of the dielectric green sheet layer.
【請求項8】 前記2以上の積層体を積層して得たグリ
ーンチップ体が、誘電体グリーンシート層と内部電極ペ
ースト層との交互積層構造をもち、積層方向の最外層が
誘電体グリーンシート材料の保護層となっている請求項
1〜7のいずれかの積層型セラミックチップコンデンサ
の製造方法。
8. A green chip body obtained by laminating two or more laminated bodies has an alternating laminated structure of a dielectric green sheet layer and an internal electrode paste layer, and an outermost layer in the laminating direction is a dielectric green sheet. The method for producing a multilayer ceramic chip capacitor according to any one of claims 1 to 7, which serves as a protective layer of a material.
JP15435493A 1993-06-01 1993-06-01 Manufacturing method of multilayer ceramic chip capacitor Expired - Lifetime JP3190177B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15435493A JP3190177B2 (en) 1993-06-01 1993-06-01 Manufacturing method of multilayer ceramic chip capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15435493A JP3190177B2 (en) 1993-06-01 1993-06-01 Manufacturing method of multilayer ceramic chip capacitor

Publications (2)

Publication Number Publication Date
JPH06342736A true JPH06342736A (en) 1994-12-13
JP3190177B2 JP3190177B2 (en) 2001-07-23

Family

ID=15582329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15435493A Expired - Lifetime JP3190177B2 (en) 1993-06-01 1993-06-01 Manufacturing method of multilayer ceramic chip capacitor

Country Status (1)

Country Link
JP (1) JP3190177B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0709866A2 (en) 1994-10-31 1996-05-01 TDK Corporation Manufacturing method and manufacturing apparatus for ceramic electronic components
US5745335A (en) * 1996-06-27 1998-04-28 Gennum Corporation Multi-layer film capacitor structures and method
US6411494B1 (en) 2000-04-06 2002-06-25 Gennum Corporation Distributed capacitor
JP2007234829A (en) * 2006-02-28 2007-09-13 Tdk Corp Method for manufacturing laminated ceramic electronic component
JP2011135036A (en) * 2009-12-23 2011-07-07 Samsung Electro-Mechanics Co Ltd Laminated ceramic capacitor and method of manufacturing the same
JP5510561B2 (en) * 2011-01-12 2014-06-04 株式会社村田製作所 Multilayer ceramic capacitor

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0709866A2 (en) 1994-10-31 1996-05-01 TDK Corporation Manufacturing method and manufacturing apparatus for ceramic electronic components
US5716481A (en) * 1994-10-31 1998-02-10 Tdk Corporation Manufacturing method and manufacturing apparatus for ceramic electronic components
US5745335A (en) * 1996-06-27 1998-04-28 Gennum Corporation Multi-layer film capacitor structures and method
US6411494B1 (en) 2000-04-06 2002-06-25 Gennum Corporation Distributed capacitor
JP2007234829A (en) * 2006-02-28 2007-09-13 Tdk Corp Method for manufacturing laminated ceramic electronic component
JP2011135036A (en) * 2009-12-23 2011-07-07 Samsung Electro-Mechanics Co Ltd Laminated ceramic capacitor and method of manufacturing the same
JP5510561B2 (en) * 2011-01-12 2014-06-04 株式会社村田製作所 Multilayer ceramic capacitor
US9355781B2 (en) 2011-01-12 2016-05-31 Murata Manufacturing Co., Ltd. Laminated ceramic capacitor

Also Published As

Publication number Publication date
JP3190177B2 (en) 2001-07-23

Similar Documents

Publication Publication Date Title
US7042707B2 (en) Multilayer ceramic capacitor
US7324326B2 (en) Electronic device and the production method
KR101358488B1 (en) Dielectric ceramic composition and electronic device
US20170076866A1 (en) Multilayer electronic component
JP2003017356A (en) Laminated electronic component and manufacturing method therefor
JP5423977B2 (en) Manufacturing method of multilayer ceramic electronic component
JP5293951B2 (en) Electronic components
JP2017059815A (en) Laminate electronic component
JP2002305127A (en) Monolithic ceramic electronic component and method of manufacturing the same
JP2762427B2 (en) Multilayer ceramic chip capacitors
CN110310830B (en) Laminated ceramic electronic component
KR20070015444A (en) Electronic component, multilayer ceramic capacitor, and method for fabricating same
JP2004319435A (en) Conductive particle, conductive paste, electronic part, laminated ceramic capacitor and manufacturing method of the same
JP3190177B2 (en) Manufacturing method of multilayer ceramic chip capacitor
JP2007258279A (en) Laminate ceramic electronic component, and manufacturing method thereof
JP2784982B2 (en) Multilayer ceramic chip capacitors
KR20080023173A (en) A conductive paste, a multilayer ceramic electronic device and the method of production thereof
JP3134024B2 (en) Multilayer ceramic chip capacitors
JP2007149780A (en) Multilayered ceramic electronic component and its manufacturing method
JP2975459B2 (en) Multilayer ceramic chip capacitors
JP2001284161A (en) Method for manufacturing nickel powder, paste for electrode and electronic component
CN114551101A (en) Laminated electronic component
JP4001241B2 (en) Multilayer ceramic electronic component and paste for multilayer ceramic electronic component
JP2007081339A (en) Conductive paste, laminated ceramic electronic component and method of manufacturing the same
JP4626455B2 (en) Manufacturing method of multilayer electronic component

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20001027

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010502

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080518

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090518

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090518

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100518

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130518

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140518

Year of fee payment: 13

EXPY Cancellation because of completion of term