JPH0629969A - Random number generating circuit using nonlinear circuit - Google Patents

Random number generating circuit using nonlinear circuit

Info

Publication number
JPH0629969A
JPH0629969A JP3020441A JP2044191A JPH0629969A JP H0629969 A JPH0629969 A JP H0629969A JP 3020441 A JP3020441 A JP 3020441A JP 2044191 A JP2044191 A JP 2044191A JP H0629969 A JPH0629969 A JP H0629969A
Authority
JP
Japan
Prior art keywords
linear
circuit
nonlinear
random number
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3020441A
Other languages
Japanese (ja)
Other versions
JP3145720B2 (en
Inventor
Yoshitake Watanabe
嘉武 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIKO DENSHI KK
Original Assignee
NIKO DENSHI KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIKO DENSHI KK filed Critical NIKO DENSHI KK
Priority to JP02044191A priority Critical patent/JP3145720B2/en
Publication of JPH0629969A publication Critical patent/JPH0629969A/en
Application granted granted Critical
Publication of JP3145720B2 publication Critical patent/JP3145720B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To improve the linear complexity of L cryptography of linear calculation type by combining a nonlinear circuit with the combination between a linear feedback shift register and a key register. CONSTITUTION:A nonlinear circuit 5 defines an m-variable nonlinear function Z on a function GF(2) as shown in the equation by using a threshold level (t) (t=2<d>+1, (d>0)) to realize the nonlinear function whose number of variables is expressed as m=2<d+1>+1. Furthermore, a content of a key register 3 is constant. A linear feedback shift register 2 and a key register 3 are combined by ANDs 4 to form a random number generating circuit 1, and ANDs 4 between the linear feedback shift register 2 and the key register 3 are inputted to a nonlinear circuit 5. Since the random numbers obtained therefrom has very large linear complexity, the analysis is difficult, and random number series with high statistical randomness is generated, random numbers with high security are obtained. Furthermore, the nonlinearization of the random numbers is automatically attained at a high speed by the nonlinear circuit.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、暗号通信への応用を目
的として構成された、非線形関数を利用した簡単な乱数
発生回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a simple random number generating circuit using a non-linear function, which is constructed for the purpose of application to cryptographic communication.

【0002】[0002]

【従来の技術】安全性の高い暗号機を実現するために
は、良質の乱数を高速で発生できる簡単な機構が不可欠
である。また、そのためには、乱数発生機構のビルディ
ングブロックとなる基本的な乱数発生回路を開発してお
くことが必要である。
2. Description of the Related Art A simple mechanism capable of generating high-quality random numbers at high speed is indispensable for realizing a highly secure encryption machine. For that purpose, it is necessary to develop a basic random number generation circuit that is a building block of the random number generation mechanism.

【0003】暗号としては、特公昭50−22363号
公報に示されている線形フィードバック・シフトレジス
タを用いて作成される線形演算型のL暗号と、単文字換
字表の所望数を選択使用して作成される非線形演算型の
P暗号とがある。
As the cipher, a linear operation type L cipher created by using a linear feedback shift register disclosed in Japanese Patent Publication No. 50-22363 and a desired number of single character substitution tables are selected and used. There is a non-linear operation type P cipher created.

【0004】L暗号は、2n段の線形フィードバック・
シフトレジスタを用いて、原文(nビット)を鍵(nビ
ット)で暗号文(nビット)に線形変換するブロック暗
号であり、P暗号は、例えば0から15までの整数を要素
とする換字表を16表用意し、原文(64ビット)、鍵(64
ビット)をそれぞれ4ビットづつ16ブロックに区切っ
て、原文および鍵の4ビットタップルを0から15までの
10進数で表現し、選択された換字表行列で原文を暗号文
に非線形変換するブロック暗号である。
The L-cipher is a 2n-stage linear feedback
A block cipher that uses a shift register to linearly convert an original text (n bits) into a ciphertext (n bits) with a key (n bits). The P-cipher is, for example, a conversion table having integers from 0 to 15 as elements. 16 tables are prepared, the original text (64 bit), the key (64
Each 4 bits) is divided into 16 blocks of 4 bits each, and the 4-bit taple of the original text and the key is divided into 0 to 15
It is a block cipher that is expressed in decimal and non-linearly converts the original text into ciphertext using the selected substitution table matrix.

【0005】このP暗号は、見掛け上は、上記した例で
は、原文(64ビット)を鍵(64ビット)で暗号文(64ビ
ット)に非線形変換するサイズ64ビットのブロック暗号
であるが、実際は、原文(4ビット)を鍵(4ビット)
で暗号文(4ビット)に非線形変換するサイズ4ビット
のブロック暗号である。
In the above example, the P-cipher is apparently a block cipher of size 64 bits in which the original text (64 bits) is non-linearly converted into a ciphertext (64 bits) with a key (64 bits). , Original text (4 bits) key (4 bits)
It is a block cipher with a size of 4 bits that is non-linearly converted into a ciphertext (4 bits).

【0006】[0006]

【発明が解決しようとする課題】このように、暗号に
は、線形演算型のL暗号と非線形演算型のP暗号とがあ
るが、L暗号は暗号化の演算が線形であるので、原文と
暗号文とのペアが漏洩すると、鍵およびフィードバック
係数が代数的に解かれてしまうと云う問題点があった。
As described above, there are two types of ciphers, a linear operation type L cipher and a non-linear operation type P cipher. However, since the L cipher has a linear encryption operation, If the pair with the ciphertext is leaked, there is a problem that the key and the feedback coefficient are algebraically solved.

【0007】また、P暗号は、非線形演算型であること
から、基本的にはL暗号に比べて高い暗号強度を持って
いるのであるが、小ブロックサイズ性であるため、選択
平文攻撃によって簡単に換字表行列および鍵が復元され
てしまい、十分な量のペアが第三者に漏洩すると、既知
平文攻撃によっても同様な事態が生じると云う問題点が
ある。
Further, since the P-cipher is a non-linear operation type, it basically has a higher cipher strength than the L-cipher, but since it has a small block size, it can be easily executed by a selective plaintext attack. When the substitution matrix and the key are restored and a sufficient amount of pairs are leaked to a third party, there is a problem that a similar situation may occur due to a known plaintext attack.

【0008】さらに、P暗号文は、換字表行列を利用し
て手作業的に暗号化するので、原文の暗号化および暗号
文の原文化に手間暇がかかると云う問題点がある。
Further, since the P ciphertext is manually encrypted by using the substitution table matrix, there is a problem that the encryption of the original text and the original culture of the ciphertext take time and effort.

【0009】そこで、本発明は、上記した従来技術にお
ける問題点を解消すべく創案されたもので、L暗号の線
形性と云う弱点を非線形回路で補うことを技術的課題と
し、もって暗号強度すなわち線形複雑度を飛躍的に高め
ることを目的とする。
Therefore, the present invention was devised to solve the above-mentioned problems in the prior art. The technical problem is to compensate the weakness called linearity of L cryptography with a non-linear circuit. The purpose is to dramatically increase linear complexity.

【0010】[0010]

【課題を解決するための手段】上記技術的課題を解決す
る本発明の手段は、n次のフィードバック多項式を有す
るM系列を発生する線形フィードバック・シフトレジス
タとn段の鍵レジスタとを有する乱数発生源回路と、線
形フィードバック・シフトレジスタと鍵レジスタとの論
理積を入力する非線形回路とから構成すること、そし
て、非線形回路の関数であるGF(2) 上のm変数非線形関
数z=f(x1,x2,・・・,xm ) を、閾値tを用いて
数式
The means for solving the above technical problem is to provide a random number generator having a linear feedback shift register for generating an M sequence having an n-th order feedback polynomial and an n-stage key register. A source circuit and a non-linear circuit that inputs the logical product of a linear feedback shift register and a key register, and an m-variable non-linear function z = f (x on GF (2) which is a function of the non-linear circuit. equation using 1, x 2, ···, a x m), the threshold value t

【数1】と定義し、閾値tを、 t=2d +1 (d>0) 同様に、変数の個数mを、 m=2d+1 +1 と設定すること、にある。## EQU1 ## and the threshold value t is t = 2 d +1 (d> 0). Similarly, the number of variables m is set to m = 2 d + 1 +1.

【0011】[0011]

【作用および実施例】以下、本発明の作用を、本発明の
実施例を示す図面および表そして数式を参照しながら説
明する。なお、以下の説明では、1個の線形フィードバ
ック、シフトレジスタと1個の鍵レジスタとを結合し、
この結合物の出力を非線形回路を通して非線形化するビ
ルディングブロックとしての乱数発生回路を対象とす
る。
The operation of the present invention will be described below with reference to the drawings, tables and mathematical formulas showing the embodiments of the present invention. In the following description, one linear feedback, shift register and one key register are combined,
The target is a random number generation circuit as a building block that nonlinearizes the output of this combination through a nonlinear circuit.

【0012】GF(2)上のm変数非線形関数z=f(x
1,x2,・・・,xm )を閾値tを用いて数式
M-variable nonlinear function on GF (2) z = f (x
1 , x 2 , ..., x m ) using the threshold value t

【数1】に示す通りに定義する。非線形関数zは、入力
変数の算術和が或る閾値以上であれば1を出力し、それ
以外の場合は0を出力するブール関数である。例とし
て、m=4、t=2の場合に対ての真理値表を
It is defined as shown in [Equation 1]. The non-linear function z is a Boolean function that outputs 1 if the arithmetic sum of the input variables is greater than or equal to a certain threshold value, and outputs 0 otherwise. As an example, the truth table for m = 4 and t = 2

【表1】 に示す。この[Table 1] Shown in. this

【表1】の場合のブール関数は、 z=x1x2+x1x3+x2x3+x2x4+x3x4 である。但し、+は論理和を示す。The Boolean function in the case of [Table 1] is z = x 1 x 2 + x 1 x 3 + x 2 x 3 + x 2 x 4 + x 3 x 4 . However, + indicates a logical sum.

【0013】数式Formula

【数1】で与えられた論理関数を、GF(2)上のm変数
多項式で表現すると、GF(2)上のm変数関数zは、 z=f(x1,x2,・・・xm ) z,xi εGF
(2) となり、全てGF(2)上のm変数多項式として数式
If the logical function given by [Equation 1] is expressed by an m-variable polynomial on GF (2), the m-variable function z on GF (2) is z = f (x 1 , x 2 , ... x m ) z, x i εGF
(2) and all formulas as m-variable polynomials on GF (2)

【数2】 として表される。ここで、係数ai1・・・ imは、数式[Equation 2] Expressed as Here, the coefficient a i1 ...

【数3】 に従って定まる。[Equation 3] According to.

【0014】この数式This formula

【数2】と数式[Formula 2] and mathematical formula

【数3】を[Formula 3]

【表1】に示したm変数関数zに適用すると、 z=x1x2+x1x3+x1x4+x2x3+x2x4+x3x4+x1x2x3x4 となる。但し、+は排他的論理和を示す。When applied to the m-variable function z shown in [Table 1], z = x 1 x 2 + x 1 x 3 + x 1 x 4 + x 2 x 3 + x 2 x 4 + x 3 x 4 + x 1 x 2 x 3 x 4 Become. However, + indicates an exclusive OR.

【0015】次に、GF(2)上のm変数非線形関数を数
Next, the m-variable nonlinear function on GF (2) is expressed by

【数2】のように多項式表現した場合の多項式fの次数
を求める。m変数非線形関数の真理表において、出力z
の列に出現する1の個数をN(m,t) で表せば、このN
(m,t) は数式
## EQU00002 ## The degree of the polynomial f in the case of the polynomial expression as shown in FIG. In the truth table of the m-variable nonlinear function, the output z
If N (m, t) is the number of 1s appearing in the column,
(m, t) is a mathematical formula

【数4】 で与えられる。但し、この数式[Equation 4] Given in. However, this formula

【数4】において、tは閾値を表す。In Equation 4, t represents a threshold value.

【0016】ここで、{ mi mod 2}を mi とし、
{N(m,t) mod 2}をB(m,t)とすると、 B(m,t)= mt m t+1 +・・+ mm (但し、+は排他的論理和である)となり、これによっ
て、数式
Where { m C i mod 2} is m B i ,
{N (m, t) mod 2} When the B (m, t), B (m, t) = m B t + m B t + 1 + ·· + m B m ( where + is the exclusive Which is the disjunction)

【数2】に示された多項式の次数は、 〔B(m,t) =1の時はm次、B(m,t) =0の時は(m−
1)次以下〕 となることが分かる。ところで、2項係数 mi (i=0,
1, ・・・,m) の母関数は、数式
The degree of the polynomial shown in [Equation 2] is [m-th order when B (m, t) = 1 and (m− when B (m, t) = 0]
1) the following and below]. By the way, the binomial coefficient m C i (i = 0,
The generating function of (1, ..., m) is

【数5】 で与えられるので、GF(2)での2項係数 mi (i=0,
1, ・・・,m) の母関数も同様にして、数式
[Equation 5] The binomial coefficient m B i (i = 0,
Similarly, the generating function of (1, ..., m)

【数6】 で与えられることになる。[Equation 6] Will be given in.

【0017】変数の個数をm=2d (d>0)とする
と、数式
Assuming that the number of variables is m = 2 d (d> 0),

【数6】は数式Is a mathematical formula

【数7】 となるので、〔変数の個数が2の累乗の場合の非線形関
数を多項式表現したとき、その次数は変数の個数に等し
い〕とすることができる。数式
[Equation 7] Therefore, [when the nonlinear function in the case where the number of variables is a power of 2 is represented by a polynomial, the degree thereof is equal to the number of variables]. Formula

【数7】においてxt-1 次以下の項は1だけであるか
ら、B(2d ,t)=1 QED である。
In equation (7), the number of terms less than the order of x t −1 is only 1, so that B (2 d , t) = 1 QED.

【0018】また、数式[Mathematical formula-see original document]

【数6】において、0≦s<2d 、t<2d とし、2d
=gとすると、数式
In Equation 6, 0 ≦ s <2 d , t <2 d, and 2 d
= G, the formula

【数8】 を得ることができ、これにより、〔変数の個数が2d
sでかつ閾値tがs<tの場合の多項式の次数は2d
ある〕とすることができる。数式
[Equation 8] Which gives [[the number of variables is 2 d +
If s and the threshold t is s <t, the degree of the polynomial is 2 d ]. Formula

【数8】において、(t-1)次以下の項は〔1+x 〕
s(但し、+は排他的論理和である)であるから、B(m,
t) =0 QED である。
In [Equation 8], the terms below the (t-1) th order are [1 + x]
Since s (however, + is an exclusive OR), B (m,
t) = 0 QED.

【0019】このことから、変数の個数が2d +sで、
かつ閾値tが1<t<sの場合の多項式の次数は、 〔B(s,t-1) =0のとき2d 、B(s,t-1) =1のとき2
d +s〕 となる。
From this, the number of variables is 2 d + s,
In addition, the order of the polynomial when the threshold value t is 1 <t <s is 2 d when [B (s, t-1) = 0 and 2 when B (s, t-1) = 1.
d + s].

【0020】このようにして、各閾値および入力変数の
個数に応じて多項式関数の次数が求められるが、非線形
関数を暗号に応用するためには、真理値表における出力
列の0と1の個数が等しくなければならない。従って、
変数の個数mは2t−1となる。また、出力系列の複雑
性を増して、解析を難しくするためには、多項式の次数
が大であることが望ましい。ところで、変数の個数mが
d ≦m<2d+1 の範囲にあるときの多項式の次数は2
d で一定である。故に、最小の変数で最大の複雑性を得
るためには、m=2d +1とすれば良いことになる。こ
のことから、閾値t=2d +1 d>0、変数の個数m
=2d+1 +1となる。
In this way, the order of the polynomial function is obtained according to each threshold value and the number of input variables. In order to apply the nonlinear function to cryptography, the number of 0s and 1s in the output sequence in the truth table is obtained. Must be equal. Therefore,
The number of variables m is 2t-1. Further, in order to increase the complexity of the output sequence and make the analysis difficult, it is desirable that the polynomial has a large degree. By the way, when the number m of variables is in the range of 2 d ≦ m <2 d + 1 , the degree of the polynomial is 2
It is constant at d . Therefore, in order to obtain the maximum complexity with the minimum variable, it is sufficient to set m = 2 d +1. From this, the threshold value t = 2 d +1 d> 0 and the number of variables m
= 2d + 1 + 1 .

【0021】例として、θ=21 +1=3、m=22
1=5、とした場合について、真理値表を
As an example, θ = 2 1 + 1 = 3, m = 2 2 +
The truth table for 1 = 5

【表2】 に示す。この場合のブルー関数zは、 z=x1x2x3+x1x2x4+x1x2x5+x1x3x4+x1x3x5 +x1x4x5+x2x3x4+x2x3x5+x2x4x5+x3x4x5 となる。なお、+は論理和を示す。また、多項式は、f
(x1,x2,x3,x4,x5)=x1x2x3+x1x2x4+x1x2x5+x1x3x4 +x1x3x5+x1x4x5+x2x3x4+x2x3x5 +x2x4x5+x3x4x5+x1x2x3x4 +x1x2x3x5+x1x2x4x5+x1x3x4x5 +x2x3x4x5+x1x2x3x4x5 となる。なお、+は排他的論理和である。
[Table 2] Shown in. The blue function z in this case is z = x 1 x 2 x 3 + x 1 x 2 x 4 + x 1 x 2 x 5 + x 1 x 3 x 4 + x 1 x 3 x 5 + x 1 x 4 x 5 + x 2 x 3 the x 4 + x 2 x 3 x 5 + x 2 x 4 x 5 + x 3 x 4 x 5. In addition, + indicates a logical sum. Also, the polynomial is f
(x1, x2, x3, x4, x5) = x 1 x 2 x 3 + x 1 x 2 x 4 + x 1 x 2 x 5 + x 1 x 3 x 4 + x 1 x 3 x 5 + x 1 x 4 x 5 + x 2 x 3 x 4 + x 2 x 3 x 5 + x 2 x 4 x 5 + x 3 x 4 x 5 + x 1 x 2 x 3 x 4 + x 1 x 2 x 3 x 5 + x 1 x 2 x 4 x 5 + x 1 x 3 the x 4 x 5 + x 2 x 3 x 4 x 5 + x 1 x 2 x 3 x 4 x 5. In addition, + is an exclusive OR.

【0022】次に、上記した閾値t=2d +1 d>
0、変数の個数m=2d+1 +1とした非線形関数による
M系列の非線形化について説明する。M系列を発生する
線形フィードバック・シフトレジスタのフィードバック
多項式(原始既約多項式)の次数をn次とする。この線
形フィードバック・シフトレジスタに論理回路である上
記した非線形関数を付加して非線形な2元乱数系列を発
生させる。ここで云う非線形化とは、系列を発生する等
価な線形フィードバック・シフトレジスタの段数を元の
段数nよりも格段に大にすることを意味する。
Next, the above-mentioned threshold value t = 2 d +1 d>
Non-linearization of the M sequence by a non-linear function with 0 and the number of variables m = 2 d + 1 +1 will be described. The degree of the feedback polynomial (primitive irreducible polynomial) of the linear feedback shift register that generates the M sequence is n. A non-linear binary random number sequence is generated by adding the above-mentioned non-linear function, which is a logic circuit, to this linear feedback shift register. The term "non-linearization" used herein means that the number of stages of an equivalent linear feedback shift register that generates a sequence is significantly larger than the original number n of stages.

【0023】n段の線形フィードバック・シフトレジス
タとn段の鍵レジスタそして非線形回路とから構成され
る2元乱数発生回路の基本的構成を
A basic configuration of a binary random number generating circuit composed of n stages of linear feedback shift registers, n stages of key registers and a non-linear circuit is shown.

【図1】に示す。このFIG. 1 shows. this

【図1】において、非線形回路5は、前に説明した非線
形関数、すなわち閾値t=2d +1 d>0、変数の個
数m=2d+1 +1とした非線形関数を実現したものであ
り、また鍵レジスタ3の内容は一定である。線形フィー
ドバック・シフトレジスタ2と鍵レジスタ3とは論理積
4で結合されて乱数発生源回路1を構成し、この線形フ
ィードバック・シフトレジスタ2と鍵レジスタ3との論
理積4が非線形回路5に入力される。
In FIG. 1, a non-linear circuit 5 realizes the non-linear function described above, that is, a non-linear function with a threshold value t = 2 d +1 d> 0 and the number of variables m = 2 d + 1 +1. The contents of the key register 3 are constant. The linear feedback shift register 2 and the key register 3 are combined by a logical product 4 to form a random number generation circuit 1, and the logical product 4 of the linear feedback shift register 2 and the key register 3 is input to the nonlinear circuit 5. To be done.

【0024】線形フィードバック・シフトレジスタ2お
よび鍵レジスタ3の内部状態をn次元のベクトル Y=(y1,y2, ・・・・,yn ) およびK=(k1,k2, ・・
・・,kn )と表す。定数ベクトルである鍵ベクトルにつ
いては、数式
The internal states of the linear feedback shift register 2 and the key register 3 are represented by n-dimensional vectors Y = (y 1 , y 2, ..., Y n ) and K = (k 1 , k 2 ,.
···, K n ). For a key vector that is a constant vector, the formula

【数9】 と云う条件を付け、かつm=2d+1 +1≦nとする。た
だし、dはd≧0なる整数である。数式
[Equation 9] Then, m = 2 d + 1 + 1 ≦ n. However, d is an integer satisfying d ≧ 0. Formula

【数1】に従って、非線形関数zを、数式The non-linear function z is given by

【数10】 に変形する。鍵ベクトルKは定数ベクトルであって、そ
の中に含まれる1の個数mは、条件により(2d+1
1)である。対応する線形フィードバック・シフトレジ
スタ2のシフトレジスタ・ベクトルYの元を取り出して
改めてm次元のベクトルXを、X=(x1,x2, ・・・・,x
m ) とすると、数式
[Equation 10] Transforms into. The key vector K is a constant vector, and the number m of 1's contained in it is (2 d + 1 +
1). The element of the corresponding shift register vector Y of the linear feedback shift register 2 is taken out, and the m-dimensional vector X is newly defined as X = (x 1 , x 2 ,.
m )

【数10】は数式[Equation 10] is a mathematical formula

【数11】 となり、この数式[Equation 11] And this formula

【数11】は、数式[Equation 11] is a mathematical formula

【数1】のmおよび閾値tに、m=2d+1 +1、および
t=2d +1と云う条件を付けたものにほかならない。
It is nothing but the condition that m = 2 d + 1 +1 and t = 2 d +1 are added to m and the threshold value t of the equation (1).

【0025】ところで、等価な出力系列を与える線形フ
ィードバック、シフトレジスタ2の最小の段数、すなわ
ち線形複雑度は、非線形を表現する多項式の次数に依存
することが知られている。閾値t=2d +1、m=2
d+1 +1の場合の多項式の次数は、前記したように2
d+1 である。また、nが奇数の場合の線形複雑度#L
(n,degf)は、数式
By the way, it is known that the linear feedback that gives an equivalent output sequence, the minimum number of stages of the shift register 2, that is, the linear complexity depends on the degree of the polynomial expressing the nonlinearity. Threshold value t = 2 d + 1, m = 2
The degree of the polynomial in the case of d + 1 +1 is 2 as described above.
It is d + 1 . Also, the linear complexity #L when n is an odd number
(n, degf) is the formula

【数12】 で与えられることが知られている。ただし、degfは多項
式の次数を示す。従って、
[Equation 12] It is known to be given in. However, degf indicates the degree of the polynomial. Therefore,

【図1】に示された本発明による回路が発生する2元系
列の線形複雑度は、数式
1 shows the linear complexity of a binary sequence generated by the circuit according to the present invention shown in FIG.

【数13】 で与えられる。[Equation 13] Given in.

【0026】この数式This formula

【数13】で与えられる2元系列の線形複雑度の具体的な
数値は、例えばn=61、d=4のように選んだ場合は、
次数は25 =32となるから、線形複雑度#L(n,degf)
は、数式
When the specific numerical value of the linear complexity of the binary sequence given by [Equation 13] is selected such as n = 61 and d = 4,
Since the order is 2 5 = 32, the linear complexity #L (n, degf)
Is the formula

【数14】 に示す通りとなる。従って、線形等価な多項式を求める
ためには、約3.2*1018ビットの出力系列が必要となる。
さらに、この出力系列の周期長は261−1=2.3*1018
あるから、必要とする系列長は、全周期の約1.4 倍とな
る。
[Numerical equation 14] It becomes as shown in. Therefore, to obtain a linearly equivalent polynomial, an output sequence of about 3.2 * 10 18 bits is needed.
Furthermore, since the cycle length of this output sequence is 2 61 −1 = 2.3 * 10 18 , the required sequence length is about 1.4 times the total period.

【0027】なお、本発明回路により生成される乱数
は、上記した特性の他に、線形フィードバック・シフト
レジスタ2の周期と等しい周期p=2n −1を有してお
り、また0の個数=2n-1 −1に対して1の個数=2
n-1 と成る特性を有している。
The random number generated by the circuit of the present invention has a period p = 2 n −1 equal to the period of the linear feedback shift register 2 in addition to the above characteristics, and the number of 0 = The number of 1s = 2 for 2 n-1 −1
It has the characteristic of being n-1 .

【0028】[0028]

【発明の効果】本発明は、上記した構成となっているの
で、以下に示す効果を奏する。線形フィードバック・シ
フトレジスタと鍵レジスタとの組合せ物に非線形回路を
組合せただけであるので、その回路構成が極めて簡単で
あり、もって乱数発生機構のビルディングブロックとし
て極めて有効である。
Since the present invention has the above-mentioned structure, it has the following effects. Since the non-linear circuit is simply combined with the combination of the linear feedback shift register and the key register, the circuit configuration is extremely simple and, therefore, is extremely effective as a building block of the random number generation mechanism.

【0029】得られる乱数は、その線形複雑度が極めて
大であるので、その解析が困難であり、また統計的にラ
ンダムな良質な乱数系列を発生するので、安全性の高い
乱数を得ることができる。
Since the obtained random number has a very large linear complexity, it is difficult to analyze it, and a statistically random high-quality random number sequence is generated. Therefore, a highly safe random number can be obtained. it can.

【0030】乱数の非線形化は、非線形回路により自動
的にかつ高速に達成するので、暗号化および復号化を素
早くかつ正確に行うことができ、もって安全性の高い暗
号通信を素早くかつ正確に達成できる。
Since the non-linearization of random numbers is automatically and rapidly achieved by a non-linear circuit, encryption and decryption can be performed quickly and accurately, and thus highly secure cryptographic communication can be achieved quickly and accurately. it can.

【0031】[0031]

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の基本的な回路構成の一実施例を示す回
路図。
FIG. 1 is a circuit diagram showing an embodiment of a basic circuit configuration of the present invention.

【符号の説明】[Explanation of symbols]

1 ; 乱数発生源回路 2 ; 線形フィードバック・シフトレジスタ 3 ; 鍵レジスタ 4 ; 論理積 5 ; 非線形回路 1; Random number source circuit 2; Linear feedback shift register 3; Key register 4; Logical product 5; Non-linear circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】n次のフィードバック多項式を有するM系
列を発生する線形フィードバック・シフトレジスタ(2)
とn段の鍵レジスタ(3) とを有する乱数発生源回路(1)
と、前記線形フィードバック・シフトレジスタ(2) と鍵
レジスタ(3)との論理積(4) を入力する非線形回路(5)
とから構成され、前記非線形回路(5)の関数であるGF(2)
上のm変数非線形関数z=f(x1,x2,・・・,xm )
を、閾値tを用いて数式 【数1】 と定義し、閾値tを、 t=2d +1 (d>0) 同様に、変数の個数mを、 m=2d+1 +1 と設定した非線形回路を用いた乱数発生回路。
1. A linear feedback shift register (2) for generating an M sequence having an nth order feedback polynomial.
Random number generation circuit (1) having an n-stage key register (3)
And a non-linear circuit (5) that inputs the logical product (4) of the linear feedback shift register (2) and the key register (3)
GF (2), which is a function of the nonlinear circuit (5)
The above m-variable nonlinear function z = f (x 1 , x 2 , ..., x m ).
Using the threshold t, And a threshold value t is t = 2 d +1 (d> 0). Similarly, a random number generation circuit using a non-linear circuit in which the number of variables m is set to m = 2 d + 1 +1.
JP02044191A 1991-01-21 1991-01-21 Random number generator using non-linear circuit Expired - Lifetime JP3145720B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02044191A JP3145720B2 (en) 1991-01-21 1991-01-21 Random number generator using non-linear circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02044191A JP3145720B2 (en) 1991-01-21 1991-01-21 Random number generator using non-linear circuit

Publications (2)

Publication Number Publication Date
JPH0629969A true JPH0629969A (en) 1994-02-04
JP3145720B2 JP3145720B2 (en) 2001-03-12

Family

ID=12027137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02044191A Expired - Lifetime JP3145720B2 (en) 1991-01-21 1991-01-21 Random number generator using non-linear circuit

Country Status (1)

Country Link
JP (1) JP3145720B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997011423A3 (en) * 1995-09-22 1997-05-22 United Technologies Automotive A method of generating secret identification numbers
US5696828A (en) * 1995-09-22 1997-12-09 United Technologies Automotive, Inc. Random number generating system and process based on chaos
WO1999009471A1 (en) * 1997-08-18 1999-02-25 Picturetel Corporation Hardware efficient implementation of software efficient pseudo-random number generator
WO2003083806A1 (en) * 2002-04-01 2003-10-09 Fdk Corporation Encryptor/decryptor and encrypting/decrypting device using the same
KR100839177B1 (en) * 2005-01-21 2008-06-23 김월영 Locking apparatus for using cipher algorithm

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997011423A3 (en) * 1995-09-22 1997-05-22 United Technologies Automotive A method of generating secret identification numbers
US5696828A (en) * 1995-09-22 1997-12-09 United Technologies Automotive, Inc. Random number generating system and process based on chaos
WO1999009471A1 (en) * 1997-08-18 1999-02-25 Picturetel Corporation Hardware efficient implementation of software efficient pseudo-random number generator
WO2003083806A1 (en) * 2002-04-01 2003-10-09 Fdk Corporation Encryptor/decryptor and encrypting/decrypting device using the same
KR100839177B1 (en) * 2005-01-21 2008-06-23 김월영 Locking apparatus for using cipher algorithm

Also Published As

Publication number Publication date
JP3145720B2 (en) 2001-03-12

Similar Documents

Publication Publication Date Title
US5142579A (en) Public key cryptographic system and method
KR101246490B1 (en) A closed galois field cryptographic system
JP4127472B2 (en) Data conversion apparatus, data conversion method and program for data conversion apparatus, and computer-readable recording medium
US7079651B2 (en) Cryptographic method and apparatus for non-linearly merging a data block and a key
KR100610367B1 (en) The multiplication method and apparatus for preventing in Galois field, the apparatus for inversion in Galois field and the apparatus for AES byte substitution operation
JP2005215688A (en) Hardware encryption/decryption apparatus using s-box operation, and method for the same
US11606189B2 (en) Method and apparatus for improving the speed of advanced encryption standard (AES) decryption algorithm
JP3180836B2 (en) Cryptographic communication device
CN111064562A (en) Implementation method of AES algorithm on FPGA
Masoodi et al. Symmetric Algorithms I
JP3145720B2 (en) Random number generator using non-linear circuit
Asci et al. k-Order Fibonacci polynomials on AES-like cryptology
JP2006517036A (en) Apparatus and method for manipulating masked data
JP2012049765A (en) Confidentiality-enhanced processing operation apparatus and quantum cryptographic communication terminal provided with the same
KR100350207B1 (en) Method for cryptographic conversion of l-bit input blocks of digital data into l-bit output blocks
KR102405821B1 (en) Improved white-box encryption apparatus of aria block cipher
JPH09251267A (en) Encryption device and encryption method
RU2024209C1 (en) Binary information coding device
Krulikovskyi et al. Ukrainian National Encryption Standards for FPGA Based Embedded Systems
Lablans Modified Reversible Radix-n Machine Computations with Novel N-state Carry Functions: Applications in Cryptography
Siddavaatam et al. A novel architecture with scalable security having expandable computational complexity for stream ciphers
Lablans The Finite Lab-Transform (FLT) for Invertible Functions in Cryptography
Jain et al. An Inner Round Pipeline Architecture Hardware Core for AES
Sadiq et al. Proposal for Scrambled Method based on NTRU
Ahmed Tariq et al. Proposal of Two Secure Compression Algorithms

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090105

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090105

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100105

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100105

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110105

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120105

Year of fee payment: 11