JPH06268530A

JPH06268530A - 誤りパターン演算回路

Info

Publication number: JPH06268530A
Application number: JP5056101A
Authority: JP
Inventors: Junko Nakase; 純子中瀬
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1993-03-16
Filing date: 1993-03-16
Publication date: 1994-09-22

Abstract

(57)【要約】【目的】対応可能な最大フラグ数が大きい場合にも、回
路規模が小さくて演算効率のよい誤りパターン演算回路
を提供する。【構成】シンドロームおよびイレージャフラグ情報に基
づいた値は、Ｎ行（Ｎ＋１）列のマトリックス状にレジ
スタが配置されているレジスタ部４に格納される。この
値を、マルチプレクサ部１を介してガロア体積和器２０
およびガロア体逆元器３に与えて演算を行なわせ、演算
結果をレジスタ部４に格納する動作を繰り返す。この動
作は、プログラム部６に格納されたプログラムに基づい
て、制御部５によりレジスタ部４に対して掃き出し法に
基づく演算を行なうように制御される。この演算によ
り、最大Ｎ個の誤りパターンが求められる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタルＶＴＲ等の
ディジタルデータの記録再生装置、あるいはディジタル
通信装置において、再生あるいは受信された符号語の誤
りを訂正する装置に係り、特に、符号語に付加されたイ
レージャフラグ情報をもとに、前記符号語の誤りを訂正
するための誤りパターンを算出する誤りパターン演算回
路に関する。

【０００２】

【従来の技術】誤り訂正符号の復号方法として、符号語
のどのシンボルが誤っているかを示すイレージャフラグ
（以下、単にフラグと書く）を用いて訂正する方法があ
る。

【０００３】この訂正方法はイレージャ訂正とよばれ、
例えば誤り訂正符号化を２重に行った積符号の復号にお
いて外符号の復号方法として用いられている。積符号に
ついて、図８（ａ）に示す。積符号の復号ではまず内符
号の復号を行い、この際訂正できない符号語に対し図８
（ｂ）のようにフラグを立てる。外符号の復号では、こ
のフラグをもとにイレージャ訂正を実行する。イレージ
ャ訂正では、フラグの位置（フラグ位置）により符号語
のどのシンボルが誤っているかという情報が与えられ
る。従って、フラグ位置で示されるシンボルにおける誤
りパターン（シンボル中の誤っているビットを“１”
に、正しいビットを“０”で表したパターン）を演算に
より求め、フラグ位置のシンボルと誤りパターンとの排
他的論理和を求めることにより訂正が実行できる。上記
誤りパターンは連立方程式を解くことにより求められ
る。例えばパリティ数４、フラグ数４の場合の連立方程
式は次のように与えられる。

【０００４】

【数１】

【０００５】

【数２】

【０００６】

【数３】

【０００７】

【数４】

【０００８】ただしｓ０〜ｓ３は再生あるいは受信され
た符号語のデータから求められるシンドローム、Ａ、
Ｂ、Ｃ、Ｄはフラグ位置を示すガロア体の元（フラグ情
報）、ｅ１〜ｅ４はそれぞれフラグ位置Ａ、Ｂ、Ｃ、Ｄ
に対応する誤りパターンである。上記の積符号のイレー
ジャ訂正、および、上記誤りパターンが上記連立方程式
より算出されることについては、“デジタルビデオ記録
技術”（日刊工業新聞社，１９９０年，江藤良純他著）
の１０９ページから１１９ページを参照されたい。

【０００９】ところで、上記（数１）乃至（数４）は、
ｅ１乃至ｅ４を未知数とする連立方程式である。連立方
程式として与えられる式の数は、シンドロームの数すな
わちパリティ数に等しい。また未知数の数は、フラグ数
に等しい。すなわち、フラグ数がパリティ数以下のとき
に、式の数が未知数の数より多いかまたは等しいため連
立方程式を解くことが可能となる。なお、式において’
＋’はガロア体の加算を表し’・’はガロア体の乗算を
表している。また除算はガロア体で逆元をとることに相
当する。以降の式においても同様である。誤りパターン
ｅ１乃至ｅ４は上記（数１）乃至（数４）を解くことに
より以下の式で求められる。

【００１０】

【数５】

【００１１】

【数６】

【００１２】

【数７】

【００１３】

【数８】

【００１４】（数５）乃至（数８）においては、分母、
分子の計算を別々に行い、分母の逆元を分子に乗ずる。
この場合、誤りパターンｅ１乃至ｅ４のそれぞれにつ
き、ガロア体加算が１０回、ガロア体乗算が８回、ガロ
ア体逆元演算が１回必要である。従ってｅ１乃至ｅ４を
全て求めるにはこの４倍の演算が必要であり、ガロア体
加算が４０回、ガロア体乗算が１６回、ガロア体逆元演
算が４回となる。これら全ての演算に専用の演算器を設
けるとするとガロア体加算器が４０個、ガロア体乗算器
が１６個、ガロア体逆元器が４個となり回路規模が大き
くなりすぎて実現不可能である。そのため通常、一つの
演算器で複数の演算を実行することにより演算器の数を
低減する。この場合、各演算器の入力を切り替えるマル
チプレクサを備え、演算器の出力を保持するレジスタを
設ける。さらにこれらマルチプレクサ、レジスタを制御
する制御部を設ける。制御部には、演算をどのように演
算器に割り当てるか、演算結果をどのレジスタに割り当
てるかを定めたプログラム部を備える。プログラム部で
は、演算ステップに応じたマルチプレクサ、レジスタの
制御信号を出力する。

【００１５】

【発明が解決しようとする課題】近年、伝送速度の高速
化、あるいはデジタル符号を記録媒体へ記録する際の記
録密度の高密度化に伴い、符号誤りが発生しやすい事態
となっており、符号誤りの訂正技術はますます重要にな
ってきている。この誤り訂正技術における訂正能力の向
上のためには、符号語のパリティ数を増やし、最大訂正
数、すなわち誤りパターンを演算する回路（誤りパター
ン演算回路）で対応可能な最大フラグ数を増す必要があ
る。しかし、フラグ数が増えるに従って、（数１）乃至
（数４）に示したような誤りパターンを求めるための式
は複雑化する。

【００１６】このため、上記従来の技術によれば、最適
な演算器の数、レジスタの構成を定める作業、またそれ
ら演算器、レジスタを用いてどのように演算を実行する
かを定めるプログラムの作成作業が非常に煩雑で、時間
を要する作業となる。

【００１７】また、入力されるフラグ数は一定ではない
ため、対応可能な最大フラグ数（以下、最大対応フラグ
数と称する）がＮである誤りパターン演算回路において
は、フラグ数がＮ、（Ｎ−１）、…、２、１のＮ種類の
場合のそれぞれについて、誤りパターン演算を実行する
ためのプログラムを備える必要がある。

【００１８】このため、誤りパターン演算回路において
対応可能な最大フラグ数が増加すると、プログラムを格
納するためのリードオンリメモリ（ＲＯＭ）の容量が増
加し、誤りパターン演算回路の回路規模が大きくなる。

【００１９】本発明の目的は、対応可能な最大フラグ数
が大きい場合にも、回路規模が小さくて演算効率のよい
誤りパターン演算回路を提供することにある。

【００２０】

【課題を解決するための手段】上記課題を解決するた
め、本発明によれば、符号語に基づいて算出され符号語
内に発生した誤りの状態を示す情報であるシンドローム
と、符号語に付加されて入力される符号語内の誤ったシ
ンボル位置を示す情報にもとづいて生成されるイレージ
ャフラグ情報とに基づき、Ｎを２以上の整数として符号
語に対して最大Ｎ個の誤りパターンを求める誤りパター
ン演算回路において、ガロア体における乗算および、ま
たは加算の演算を行なうためのＮ個のガロア体積和手段
と、ガロア体における逆元を求める演算を行なうための
ガロア体逆元手段と、ガロア体積和手段およびガロア体
逆元手段のそれぞれへ入力すべき情報を切り替えて与え
るための切替部を備える切替手段と、ガロア体積和手段
およびガロア体逆元手段の演算結果を保持するための複
数の記憶部を有する記憶手段であって、複数の記憶部が
Ｎ行（Ｎ＋１）列のマトリックス状に配置されている記
憶手段とを備えることができる。

【００２１】さらに、ガロア体積和手段、ガロア体逆元
手段、切替手段、および記憶手段を制御するための制御
手段を備えることができる。この制御手段は、前記記憶
手段に前記シンドロームおよびイレージャフラグ情報に
基づく値を格納する初期値格納手段と、格納された値を
前記切替手段を介して前記ガロア体積和手段およびガロ
ア体逆元手段に与えて演算を行なわせ、該演算の結果を
前記複数の記憶部に格納する動作を繰り返し、該動作の
繰り返しにより代数学における連立方程式の解法の一つ
である掃き出し法に基づく演算を行ない、最大Ｎ個の誤
りパターンを求めるための複数のステップを有する掃き
出し演算手段と、これらの複数のステップを起動させる
掃き出し演算起動手段とを備えることができる。

【００２２】

【作用】符号語に基づいて算出され、前記符号語内に発
生した誤りの状態を示す情報であるシンドロームと、前
記符号語に付加されて入力される前記符号語内の誤りが
発生したシンボルを示す情報にもとづいて生成されるイ
レージャフラグ情報とに基づき、Ｎを２以上の整数とし
て前記符号語に対して最大Ｎ個の誤りパターンを求める
誤りパターン演算回路において、前記シンドロームおよ
びイレージャフラグ情報に基づいた値を、Ｎ行（Ｎ＋
１）列のマトリックス状に配置されているレジスタ群に
格納する。このレジスタ群に格納された値を、複数のマ
ルチプレクサを介して複数のガロア体積和器およびガロ
ア体逆元器に与えて演算を行なわせ、この演算の結果を
レジスタ群に格納する動作を繰り返す。この動作の繰り
返しにより、マトリックス状に配置されているレジスタ
群に対して代数学における行列に対する掃き出し法に基
づく演算を行ない、最大Ｎ個の誤りパターンを求める。

【００２３】本発明においては、掃き出し法で用いるＮ
行（Ｎ＋１）列の行列の各成分に、上記レジスタ群を構
成するレジスタを対応させることにより、演算結果のレ
ジスタへの割り当てを規則的に行うことが可能となる。

【００２４】同様に、Ｎ個のガロア体積和器を、（Ｎ＋
１）列のうち演算が必要な右Ｎ列の演算に対応させるこ
とにより、１行当たりの演算をプログラムの１ステップ
で実行できる。

【００２５】また、各ガロア体積和器を各列の演算に専
用に用いることが可能となるため、演算器に対する演算
の割り当てが容易になる。

【００２６】このように、誤りパターン演算を規則的な
動作により実行できるため、レジスタ群（レジスタ
部）、複数のマルチプレクサ（マルチプレクサ部）の制
御が容易になる。従って、制御信号のビット数を減らす
ことができ、プログラムを格納するためのプログラム部
の回路規模を低減できる。

【００２７】また掃き出し法に基づいた演算を行うこと
により、入力フラグ数がＮより小さいときもフラグ数Ｎ
のときと同じプログラムの一部分、および、同じレジス
タ部、マルチプレクサ部、ガロア体積和器、ガロア体逆
元器により誤りパターンを求めることが可能となる。こ
のためプログラムを共用でき、さらに回路規模を低減で
きる。

【００２８】ところで、掃き出し法とは、行列を用いて
連立方程式を解く方法であり、例えば、“線形代数学”
（尾野寺他著，共立出版，１９８０年）で説明されてい
る。この原理について簡単に説明する。

【００２９】まず、未知数の個数と方程式の個数が等し
い連立１次方程式を、係数からなるＮ行Ｎ列の行列Ａ
と、未知数からなる１行Ｎ列の行列ｘ、また定数項から
なる１行Ｎ列の行列ｂを用いてＡｘ＝ｂと表す。

【００３０】ここで、ＳをＮ次の正則行列とすればＳＡ
ｘ＝Ｓｂが成り立つ。さらに、ＳＡ＝Ｅ（ただしＥはＮ
次の基本行列）ならばｘ＝Ｓｂが解である。そこでＮ行
（Ｎ＋１）列の行列（Ａ：ｂ）を作り、この行列に基本
行変形を行ってＡをＥになるようにし、Ｓ（Ａ：ｂ）＝
（ＳＡ：Ｓｂ）＝（Ｅ：Ｓｂ）とできればＳｂが解とな
る。このような解法を掃き出し法という。

【００３１】掃き出し法で用いる基本行変形は、（１）
ある行をｔ倍する（ｔは０以外）、（２）ある行のｔ倍
を他の行に加える、の２種類である。ガロア体の演算に
置き換えると、（１）はガロア体の乗算、あるいは逆元
演算にあたる。また（２）はガロア体の積和演算にあた
る。乗算は積和演算ＸＹ＋ＺでＺ＝０とすれば実行でき
るため、誤りパターン演算を掃き出し法で実行する場合
に必要となる演算器はガロア体積和器と逆元器である。

【００３２】掃き出し法では、行変形を行うことにより
行列Ａの左の列から順に基本行列の成分にしていく。基
本行列の要素に変換された列については、以降の演算を
行うの必要がない。１列目を変形するのに、１行当たり
２乃至（Ｎ＋１）列目のＮ個の成分について演算する必
要がある。１列目自体については、結果が基本行列の成
分である１または０になることがわかっているので演算
の必要はない。また２列目を変形するには、１行当たり
３乃至（Ｎ＋１）列目の（Ｎ−１）個の成分について演
算する必要がある。３列目以降についても同様であり、
基本行列への変換が進行するにつれ、１行当たり必要な
演算の回数が減っていく。従って１行当たり必要な積和
演算または乗算の回数の最大値は、１列目を変換すると
きに必要な演算の数に等しくＮ回である。

【００３３】

【実施例】まず、図７（ａ）に、本発明による誤りパタ
ーン演算回路を備える誤り訂正装置の構成の一例を示
す。

【００３４】この訂正装置７００は１符号語につき最大
４つのイレージャフラグを用いてイレージャ訂正を実行
する装置であり、入力としては符号語入力とイレージャ
フラグ入力を有する。

【００３５】上記符号語入力と、イレージャフラグ入力
との関係を図７（ｂ）に示す。例として符号長が８シン
ボル（８バイト）の符号語を考える。符号語を構成する
シンボルの値は、入力順にｒ7、ｒ6、ｒ5、ｒ4、ｒ3、
ｒ2、ｒ1、ｒ0であったとする（ｒ0、ｒ1、ｒ2、ｒ3、
ｒ4、ｒ5、ｒ6、ｒ7は、すべて８ビットの値）。このと
き、誤りがある部分（図７（ｂ）においてはｒ3、ｒ6の
２か所）の入力と同期してフラグが入力される。

【００３６】入力された符号語からは、シンドローム演
算回路７２により、シンドロームｓ0、ｓ1、ｓ2、ｓ3が
生成される。また、入力されたフラグからは、生成部７
３によりフラグ情報Ａ、Ｂ、Ｃ、Ｄが生成される。

【００３７】シンドロームｓ0、ｓ1、ｓ2、ｓ3およびフ
ラグ情報Ａ、Ｂ、Ｃ、Ｄは、誤りパターン演算回路７５
に入力されて、誤りパターンｅ0、ｅ1、ｅ2、ｅ3が演算
される。この誤りパターンｅ0、ｅ1、ｅ2、ｅ3は、訂正
回路７４に入力される。一方、符号語入力は、遅延メモ
リ７１により遅延をかけられ、誤りパターンｅ0、ｅ1、
ｅ2、ｅ3と同期して、訂正回路７４に入力される。訂正
回路７４においては、入力された符号語が誤りパターン
ｅ0、ｅ1、ｅ2、ｅ3により訂正されて出力される。

【００３８】本発明の第１の実施例について説明する。

【００３９】図２は、最大対応フラグ数が４の誤りパタ
ーン演算回路の構成を示したものである。演算器として
４個のガロア体積和器２１〜２４とガロア体逆元器３を
１個備える。また、これら演算器への入力を切り替える
マルチプレクサ部１０を備える。さらに、演算器の出力
を保持する４行５列のレジスタ４１からなるレジスタ部
４０を備える。

【００４０】上記マルチプレクサ部１０およびレジスタ
部４０は、掃き出し法プログラム部６０を有する制御部
５０により制御される。またガロア体積和器２１乃至２
４は積和演算Ｘ・Ｙ＋Ｚにおける係数Ｙを共通にし、
Ｘ、Ｚ入力については独立に有している。

【００４１】次に、誤りパターン演算回路を用いて、入
力フラグ数が４のときを例にとり誤りパターンを求める
手順について説明する。

【００４２】入力フラグ数が４のとき、解くべき連立方
程式は先程（数１）乃至（数４）で与えられた。掃き出
し法では、連立方程式を行列として解く。図３を用いて
掃き出し法の原理を説明する。

【００４３】まず、連立方程式の左辺の係数と右辺を列
方向に配置する。１行目乃至４行目にはそれぞれ（数
１）乃至（数４）が対応している。この４行５列の行列
のうち、左の４行４列が基本行列になるように行列変換
する。この結果得られる５列目の成分が、誤りパターン
となる。このアルゴリズムを、図２の誤りパターン演算
回路に適用する。

【００４４】図２の誤りパターン演算回路では、４行５
列のレジスタ４１（Ｒ１１乃至Ｒ４５）が図３で示した
行列の各成分に対応している。なお、レジスタ部４０を
構成する複数のレジスタ４１は上段から順に１行乃至４
行とし、左から順に１列乃至５列とする。また、複数の
レジスタ４１を区別するために、以後Ｒ１１乃至Ｒ４５
と記述する。

【００４５】まず、初期設定として、Ｒ１１乃至Ｒ１４
に（数１）の左辺の係数である１を設定する。また（数
２）の左辺の係数としてＲ２１＝Ａ、Ｒ２２＝Ｂ、Ｒ２
３＝Ｃ、Ｒ２４＝Ｄを設定する。同様に（数３）の左辺
の係数として、Ｒ３１＝Ａ²、Ｒ３２＝Ｂ²、Ｒ３３＝Ｃ
²、Ｒ３４＝Ｄ²を設定し、（数４）の左辺の係数とし
て、Ｒ４１＝Ａ³、Ｒ４２＝Ｂ³、Ｒ４３＝Ｃ³、Ｒ４４
＝Ｄ³を設定する。さらに、Ｒ１５＝ｓ0、Ｒ２５＝ｓ
1、Ｒ３５＝ｓ2、Ｒ４５＝ｓ3を設定する。この状態で
掃き出し法のプログラムを実行する。

【００４６】図４に、掃き出し法プログラム部６０に格
納されたプログラムの各ステップの内容を示す。例え
ば、ステップ１では、レジスタ第１行の要素にＲ２１を
乗じた値と第２行の要素を加え合わせた値を新たに第２
行の要素とすることを示している。これは第２行の各列
ごとでは次のような演算になる。すなわち、第１列；Ｒ２１＝Ｒ１１・Ｒ２１＋Ｒ２１＝１・Ａ＋Ａ
＝０第２列；Ｒ２２＝Ｒ１２・Ｒ２１＋Ｒ２２＝１・Ａ＋Ｂ
＝Ａ＋Ｂ第３列；Ｒ２３＝Ｒ１３・Ｒ２１＋Ｒ２３＝１・Ａ＋Ｃ
＝Ａ＋Ｃ第４列；Ｒ２４＝Ｒ１４・Ｒ２１＋Ｒ２４＝１・Ａ＋Ｄ
＝Ａ＋Ｄ第５列；Ｒ２５＝Ｒ１５・Ｒ２１＋Ｒ２５＝ｓ0・Ａ＋
ｓ1 第１列については演算結果が０になることが分かってい
るので演算の必要がない。従って、第２乃至５列の４列
についてＲ２１を係数とする積和演算を行う。この場
合、第２列の演算にはガロア体積和器２１、第３列の演
算にはガロア体積和器２２、第４列の演算にはガロア体
積和器２３、第５列の演算にはガロア体積和器２４を割
り当てる。

【００４７】同様にステップ２では、第１列；Ｒ３１＝Ｒ１１・Ｒ３１＋Ｒ３１＝０第２列；Ｒ３２＝Ｒ１２・Ｒ３１＋Ｒ３２第３列；Ｒ３３＝Ｒ１３・Ｒ３１＋Ｒ３３第４列；Ｒ３４＝Ｒ１４・Ｒ３１＋Ｒ３４第５列；Ｒ３５＝Ｒ１５・Ｒ３１＋Ｒ３５というように、第２列乃至第５列についてＹ＝Ｒ３１と
して積和演算を行う。

【００４８】同様にステップ３では、第１列；Ｒ４１＝Ｒ１１・Ｒ４１＋Ｒ４１＝０第２列；Ｒ４２＝Ｒ１２・Ｒ４１＋Ｒ４２第３列；Ｒ４３＝Ｒ１３・Ｒ４１＋Ｒ４３第４列；Ｒ４４＝Ｒ１４・Ｒ４１＋Ｒ４４第５列；Ｒ４５＝Ｒ１５・Ｒ４１＋Ｒ４５というように、第２列乃至第５列についてＹ＝Ｒ４１と
して積和演算を行う。この状態でＲ１１＝１、Ｒ２１乃
至Ｒ４１＝０となり第１列についての操作が終了する。
従って以降の演算では、第１列について考慮する必要は
ない。

【００４９】次に第２列の操作を行う。まずステップ４
でＲ２２を１にするため第２行にＲ２２の逆元（１／Ｒ
２２）を乗ずる。すなわち、第２列；Ｒ２２＝Ｒ２２・(１／Ｒ２２)＝１第３列；Ｒ２３＝Ｒ２３・(１／Ｒ２２) 第４列；Ｒ２４＝Ｒ２４・(１／Ｒ２２) 第５列；Ｒ２５＝Ｒ２５・(１／Ｒ２２) （１／Ｒ２２）は、ステップ３においてガロア体逆元器
３により求める。また乗算は、各ガロア体積和器２１乃
至２４において、Ｚ入力（Ｚ１乃至Ｚ４）を０にするこ
とにより実行できる。第２列については、演算結果が１
となることが分かっているので演算の必要はなく、第３
乃至５列の３列について、それぞれガロア体積和器２２
乃至２４を用いて演算を行う。

【００５０】次に、ステップ５では、Ｒ１２を０にする
操作を行う。すなわち、第２行にＲ１２を乗じた値と第
１行との加算を行う。つまり、第２列；Ｒ１２＝Ｒ２２・Ｒ１２＋Ｒ１２＝０第３列；Ｒ１３＝Ｒ２３・Ｒ１２＋Ｒ１３第４列；Ｒ１４＝Ｒ２４・Ｒ１２＋Ｒ１４第５列；Ｒ１５＝Ｒ２５・Ｒ１２＋Ｒ１５とする。このとき、第２列については、演算結果が０と
なることがわかっているので演算の必要はない。すなわ
ち、第３列乃至５列の３列について、Ｒ１２を係数とす
る積和演算を行う。

【００５１】同様に、ステップ６においてはＲ３２、ス
テップ７においてはＲ４２を０とするための操作とし
て、それぞれＲ３２、Ｒ４２を係数とする積和演算を行
う。ステップ７が終了した時点で第２列についての操作
が終了する。従って以降の演算では第１、２列について
考慮する必要がない。

【００５２】次に、第３列の操作を行う。まず、ステッ
プ８において、Ｒ３３を１にするため第３行にＲ３３の
逆元（１／Ｒ３３）を乗ずる。すなわち、第３列；Ｒ３３＝Ｒ３３・(１／Ｒ３３)＝１第４列；Ｒ３４＝Ｒ３４・(１／Ｒ３３) 第５列；Ｒ３５＝Ｒ３５・(１／Ｒ３３）（１／Ｒ３３）は、ステップ７でガロア体逆元器３によ
り求められる。第３列については、演算結果が１になる
ことが分かっているので演算の必要がなく、第４、５列
の２列についてそれぞれガロア体積和器２３、２４を用
いて演算を行う。

【００５３】次に、ステップ９においては、Ｒ１３を０
にする操作を行う。すなわち、第３行にＲ１３を乗じた
値と第３行との加算を行う。すなわち、第３列；Ｒ１３＝Ｒ３３・Ｒ１３＋Ｒ１３＝０第４列；Ｒ１４＝Ｒ３４・Ｒ１３＋Ｒ１４第５列；Ｒ１５＝Ｒ３５・Ｒ１３＋Ｒ１５とする。このとき、第３列については、演算結果が０と
なることがわかっているので演算の必要はない。すなわ
ち、第４、５列の２列について、Ｒ１３を係数とする積
和演算を行う。

【００５４】同様に、ステップ１０においてはＲ２３、
ステップ１１においてはＲ４３を０とするための操作と
して、それぞれＲ２３、Ｒ４３を係数とする積和演算を
行う。ステップ１１が終了した時点で、第３列について
の操作が終了する。従って以降の演算では第１乃至３列
について考慮する必要がない。

【００５５】次に第４列の操作を行う。まずステップ１
２において、Ｒ４４を１にするため第４行にＲ４４の逆
元（１／Ｒ４４）を乗ずる。すなわち、第４列；Ｒ４４＝Ｒ４４・（１／Ｒ４４)＝１第５列；Ｒ４５＝Ｒ４５・(１／Ｒ４４) （１／Ｒ４４）は、ステップ１１においてガロア体逆元
器３により求められる。第４列については、演算結果が
１になることが分かっているので演算の必要がなく、５
列についてのみガロア体積和器２４を用いて演算を行
う。

【００５６】次に、ステップ１３においては、Ｒ１４を
０にする操作を行う。すなわち、第４行にＲ１４を乗じ
た値と第１行との加算を行う。すなわち、第４列；Ｒ１４＝Ｒ４４・Ｒ１４＋Ｒ１４＝１・Ｒ１４
＋Ｒ１４＝０第５列；Ｒ１５＝Ｒ４５・Ｒ１４＋Ｒ１４とする。このとき、第４列については演算結果が０とな
ることがわかっているので、演算の必要はない。すなわ
ち、第５列についてＲ１４を係数とする積和演算を行
う。

【００５７】同様に、ステップ１４においてはＲ２４、
ステップ１５においてはＲ３４を０とするための操作と
して、それぞれＲ２４、Ｒ３４を係数とする積和演算を
行う。ステップ１５が終了した時点で、第４列について
の操作が終了する。すなわち、この時点でレジスタ部４
０を構成するレジスタのうち左４行４列のレジスタの値
は、Ｒ１１、Ｒ２２、Ｒ３３、Ｒ４４は１、それ以外は
０となり、４次の基本行列となっている。従って誤りパ
ターンはそれぞれｅ１＝Ｒ１５、ｅ２＝Ｒ２５、ｅ３＝
Ｒ３５、ｅ４＝Ｒ４５というように定まる。

【００５８】次に、イレージャフラグ数が３以下であっ
た場合の誤りパターン演算回路の動作について説明す
る。

【００５９】まず、イレージャフラグ数が３であった場
合について説明する。この場合は３行４列のレジスタが
必要となる。このため、４行５列のレジスタ部４０のう
ち上３行の３行と１乃至３、５列目の４列を用いる。こ
のとき、初期設定として、Ｒ１１乃至Ｒ１３に“１”を
設定する。またＲ２１＝Ａ、Ｒ２２＝Ｂ、Ｒ２３＝Ｃ、
Ｒ３１＝Ａ²、Ｒ３２＝Ｂ²、Ｒ３３＝Ｃ²、Ｒ１５＝ｓ
0、Ｒ２５＝ｓ1、Ｒ３５＝ｓ2を設定する。この場合は
Ｒ１１を左上に持つ３行３列の行列を基本行列に変換し
た時点のＲ１５、Ｒ２５、Ｒ３５の値が誤りパターンで
ある。

【００６０】すなわち、フラグ数が３のときは、４行目
と４列目についての演算は不要である。従って図４に示
した演算ステップでは、ステップ３、７の４行目に関す
る演算、及びステップ１１乃至１５を実行する必要がな
い。

【００６１】イレージャフラグ数が２の場合は、上２行
の２行と１、２、５列目の３列のレジスタ４１を用い
る。このとき初期設定としてＲ１１、Ｒ１２に１を設定
する。またＲ２１＝Ａ、Ｒ２２＝Ｂ、Ｒ１５＝ｓ0、Ｒ
２５＝ｓ1を設定する。この場合はＲ１１を左上に持つ
２行２列の行列を基本行列に変換した時点のＲ１５、Ｒ
２５の値が誤りパターンとなる。すなわち、フラグ数が
２のときは３、４行目と３、４列目についての演算は不
要である。従って図４に示した演算ステップではステッ
プ２、ステップ３の３、４行目に関する演算、及びステ
ップ６乃至１５を実行する必要がない。イレージャフラ
グ数が１の場合はｓ０＝Ｅ１となりシンドロームの値が
直接誤りパターンとなるので演算の必要がない。

【００６２】このように、誤りパターンを求めるのに必
要な演算ステップはフラグ数に依存する。従って不要な
演算ステップを飛ばして必要な演算ステップ（以下有効
ステップと書く）のみを実行する構成も可能である。す
なわち、フラグ数Ｍ＝３のときは、有効ステップとし
て、図４で示した演算ステップのうちステップ１乃至１
０の全１０ステップを実行する。またＭ＝２のときは有
効ステップとしてステップ１、３乃至５の全４ステップ
を実行する。

【００６３】このような処理を実行する制御部５０の構
成を図５に示す。イレージャフラグ数を数えるカウンタ
７を設けると共に、フラグ数により掃き出し法プログラ
ム部６０のアドレスを制御するアドレス制御部８を設け
る。アドレス制御部８ではフラグ数に応じて上述の有効
ステップに対応するアドレスを順次、掃き出し法プログ
ラム部６０に与える。掃き出し法プログラム部６０では
与えられたアドレスに格納された制御信号ｃ１、ｃ２を
出力する。制御信号ｃ１、ｃ２はそれぞれマルチプレク
サ制御、レジスタ制御の信号であり、それぞれ複数のマ
ルチプレクサまたはレジスタを制御するための複数の制
御信号のまとまりである。有効ステップを制御部５０に
おいて選択できるように構成することにより、フラグ数
２乃至４についてプログラムを共用することができ、演
算に要するステップもフラグ数に応じて最小にできる。

【００６４】また、１ステップの演算に必要なガロア体
積和器の数およびレジスタの列数はフラグ数に依存する
ため、フラグ数に応じて不要なガロア体積和器、レジス
タの動作を停止することも可能である。この場合の制御
部の構成を図６に示す。この制御部５０’においては、
図５に示した制御部５０に、新たに、制御信号を選択す
る選択回路９、１０を設けたものである。これら選択回
路９、１０は、フラグ数により制御され、掃き出し法プ
ログラム部６０から出力される制御信号ｃ１、ｃ２か動
作停止信号のいづれかを選択し出力する。ただし、図２
におけるマルチプレクサ部１０、レジスタ部４０を構成
する複数のマルチプレクサ、レジスタの一つ一つについ
てこの選択は独立に行われる。

【００６５】例えば、フラグ数が３のときは、ガロア体
積和器２３とレジスタＲ１４乃至Ｒ４４の動作を停止す
ればよい。このため、選択回路９では、ガロア体積和器
２３のマルチプレクサの制御信号として動作停止信号を
選択する。また、選択回路１０では、同様にレジスタＲ
１４乃至Ｒ４４の制御信号として動作停止信号を選択す
る。選択回路９に入力する動作停止信号としては、例え
ばマルチプレクサの出力を“０”にするような信号を用
いる。また、選択回路１０に入力する動作停止信号とし
ては、例えばレジスタをデータ保持状態にする信号を用
いる。このように構成することにより、演算器、レジス
タの動作を必要最低限に抑えることができる。

【００６６】そのため、図４の制御部を用いる場合の効
果に加え、さらに消費電力も低減できる。トランジスタ
のＯＮ／ＯＦＦによって電力を消費するＣＭＯＳトラン
ジスタにより誤りパターン演算回路を集積した場合に、
この効果は特に大きい。

【００６７】上述の実施例は、容易に最大対応フラグ数
Ｎ（Ｎは２以上の整数）の場合に拡張できる。この場
合、ガロア体逆元器３を１個とガロア体積和器Ｎ個とそ
れらの入力を切り替えるマルチプレクサ部を備え、Ｎ行
（Ｎ＋１）列のレジスタ部を備える。さらに、それらを
未知数がＮのときの掃き出し法プログラムを有する制御
部により制御すればよい。なお、レジスタは必ずしもＮ
行（Ｎ＋１）列全て備える必要はない。例えば左上のレ
ジスタＲ１１は値として“１”しかとらないため、固定
値“１”を保持させてレジスタを省略できる。同様に、
他のレジスタについても省略した構成も可能である。ま
たレジスタの配置は必ずしも行列に対応させる必要はな
い。このような最大対応フラグ数がＮの誤りパターン演
算回路の構成を、本発明の第２の実施例として図１に示
す。

【００６８】図１においては、演算器として、ガロア体
積和器２０をＮ個とガロア体逆元器３を１個備える。ま
た、これら演算器の入力を切り替えるマルチプレクサ部
１を備える。さらに、演算器の出力を保持するＮ行（Ｎ
＋１）列のレジスタ部４を備える。

【００６９】上記マルチプレクサ部１およびレジスタ部
４は、掃き出し法プログラム部６を有する制御部５によ
り制御される。ガロア体積和器２０は、Ｘ、Ｙ、Ｚを入
力としＸ・Ｙ＋Ｚを出力する。また、ガロア体逆元器３
は、Ｘを入力とし（１／Ｘ）を出力する。ただし、Ｘ、
Ｙ、Ｚはガロア体の元を示しており、’・’、’
＋’、’／’はそれぞれガロア体の乗算、加算、逆元演
算を示している。制御部５では、レジスタ部４とマルチ
プレクサ部１に対し掃き出し法のアルゴリズムに基づい
た制御を行い、誤りパターンを求めるための演算を実行
させる。誤りパターン演算を、掃き出し法に基づいた規
則的な動作により実行するため、レジスタ部４、マルチ
プレクサ部１の制御が容易になる。従って、制御信号の
ビット数を減らすことができ、制御部５の回路規模を低
減できる。また、掃き出し法に基づいた演算を行うこと
により、入力フラグ数がＮより小さいときもフラグ数Ｎ
のときと同じ演算により誤りパターンを求めることが可
能となる。このため、プログラムを共用でき、さらに回
路規模を低減できる。

【００７０】

【発明の効果】本発明では、掃き出し法で用いるＮ行
（Ｎ＋１）列の行列の各成分に上記レジスタ部を構成す
るレジスタを対応させることにより、演算結果のレジス
タ割り当てを規則的に行うことが可能となる。同様に、
Ｎ個のガロア体積和器を（Ｎ＋１）列のうち演算が必要
な右Ｎ列の演算に対応させることによりガロア体積和器
を規則的に動作させることが可能となる。このように、
誤りパターン演算を規則的な動作により実行するため、
レジスタ部、マルチプレクサ部の制御が容易になる。従
って制御信号のビット数を減らすことができ、プログラ
ム部の回路規模を低減できる。

【００７１】また、掃き出し法に基づいた演算を行うこ
とにより、入力フラグ数がＮより小さいときも、フラグ
数Ｎのときと同じ演算により誤りパターンを求めること
が可能となる。そのため、プログラムを共用でき、さら
に回路規模を低減できる。

【００７２】また、必要な演算のみを行うよう制御する
ことにより消費電力も低減できる。トランジスタのＯＮ
／ＯＦＦにより電力を消費するＣＭＯＳトランジスタに
より誤りパターン演算回路を集積した場合にこの効果は
特に大きい。

【００７３】また本発明の構成を用いれば最大対応フラ
グ数に関わらず同じ規則に基づいて設計を行えるためハ
ードウェア化が効率よく行えるという利点がある。

【図面の簡単な説明】

【図１】本発明の第２の実施例の構成を示す図である。

【図２】本発明の第１の実施例の構成を示す図である。

【図３】掃き出し法を説明するための図である。

【図４】掃き出し法プログラム部の内容を示す図であ
る。

【図５】図２の制御部の構成を示す図である。

【図６】図２の制御部の別の構成を示す図である。

【図７】誤り訂正装置の構成を示す図である。

【図８】イレージャ訂正を説明するための図である。

【符号の説明】

１…マルチプレクサ部、２０，２１，２２，２３，２４
…ガロア体積和器、３…ガロア体逆元器、４，４０…レ
ジスタ部、４１…レジスタ、５，５０…制御部、６，６
０…掃き出し法プログラム部、７…カウンタ、８…アド
レス制御部、９，１０…選択回路。

Claims

【特許請求の範囲】

【請求項１】誤り訂正符号の復号を行なうことにより入
力データの誤りを訂正する装置における演算回路であっ
て、入力データに基づいて算出され、前記入力データ内
に発生した誤りの状態を示す情報であるシンドローム
と、前記入力データに付加されて入力される前記入力デ
ータ内の誤ったシンボルを示す情報にもとづいて生成さ
れるイレージャフラグ情報とに基づき、Ｎを２以上の整
数として前記入力データに対して最大Ｎ個の誤りパター
ンを求める誤りパターン演算回路において、ガロア体における乗算および、または加算の演算を行な
うためのＮ個のガロア体積和手段と、ガロア体における逆元を求める演算を行なうためのガロ
ア体逆元手段と、前記ガロア体積和手段およびガロア体逆元手段のそれぞ
れへ入力すべき情報を切り替えて与えるための切替部を
備える切替手段と、前記ガロア体積和手段およびガロア体逆元手段の演算結
果を保持するための複数の記憶部を有する記憶手段であ
って、前記複数の記憶部が、Ｎ行（Ｎ＋１）列のマトリ
ックスに対応した記憶手段とを備え、さらに、前記ガロア体積和手段、前記ガロア体逆元手段、前記切
替手段、および前記記憶手段を制御するための制御手段
を備えて、前記制御手段は、前記記憶手段に、前記シンドロームおよびイレージャフ
ラグ情報に基づいて値を格納する初期値格納手段と、前記格納された値を前記切替手段を介して前記ガロア体
積和手段およびガロア体逆元手段に与えて演算を行なわ
せ、該演算の結果を前記複数の記憶部に格納する動作を
繰り返し、該動作の繰り返しにより前記記憶手段に対し
て代数学における行列に対する掃き出し法に基づく演算
を行ない、最大Ｎ個の誤りパターンを求めるための複数
のステップを有する掃き出し演算手段と、前記複数のステップを起動させる掃き出し演算起動手段
と、を備えることを特徴とする誤りパターン演算回路。
【請求項２】請求項１において、前記掃き出し演算起動
手段は、入力されたイレージャフラグ情報の個数がＮよりも小さ
い場合に、前記掃き出し演算手段の複数のステップのう
ちの一部のみを起動することを特徴とする誤りパターン
演算回路。
【請求項３】請求項２において、イレージャフラグ情報
の個数がＮよりも小さいＬである場合に、Ｌ個のガロア
体積和手段のみを演算可能な状態にするための積和省電
力手段を備えることを特徴とする誤りパターン演算回
路。
【請求項４】請求項２において、イレージャフラグ情報
の個数がＮよりも小さいＬである場合に、前記記憶部の
内の一部のみを記憶可能な状態にするための記憶部省電
力手段を備えることを特徴とする誤りパターン演算回
路。