JPH06253226A - Receiver in common use for digital and analog signal - Google Patents

Receiver in common use for digital and analog signal

Info

Publication number
JPH06253226A
JPH06253226A JP5033227A JP3322793A JPH06253226A JP H06253226 A JPH06253226 A JP H06253226A JP 5033227 A JP5033227 A JP 5033227A JP 3322793 A JP3322793 A JP 3322793A JP H06253226 A JPH06253226 A JP H06253226A
Authority
JP
Japan
Prior art keywords
phase
output
frequency
signal
intermediate frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5033227A
Other languages
Japanese (ja)
Inventor
Hideki Oto
秀起 大戸
Shuji Abe
修二 安部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5033227A priority Critical patent/JPH06253226A/en
Publication of JPH06253226A publication Critical patent/JPH06253226A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide an inexpensive system with simple configuration having lots of common use parts while receiving both an analog modulation signal and a digital modulation signal. CONSTITUTION:An input signal is up-converted by an oscillation output from a 1st local oscillator 12 at a 1st frequency converter 11 and fed to a distributer 14 as a 1st intermediate frequency signal. Phase detectors 15, 16 are connected to two output terminals of the distributer 14 and oscillation outputs from a voltage controlled oscillator 21 are received respectively with a phase difference of 90 deg.. Phase synchronization is executed with a predetermined frequency by a PLL circuit. When an analog modulation signal is inputted, the phase detector 15 acts as a mixer and 2nd frequency conversion is realized to obtain a 2nd intermediate frequency (down-convert signal). Moreover, when a digital modulation signal is inputted, outputs of the phase detectors 15, 16 are I axis demodulation component and Q axis demodulation component.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、衛星放送やケーブル
テレビジョン(CATV)伝送において、デジタル画像
伝送が導入され、従来のアナログ伝送と混在して伝送さ
れた場合に有効なデジタルアナログ共用受信装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital / analog shared receiver which is effective when digital image transmission is introduced in satellite broadcasting or cable television (CATV) transmission and is transmitted together with conventional analog transmission. Regarding

【0002】[0002]

【従来の技術】従来の受信システムは、アナログ受信装
置とデジタル受信装置とは独立している。
2. Description of the Related Art In a conventional receiving system, an analog receiving device and a digital receiving device are independent.

【0003】図2(A)はケーブルテレビジョン(CA
TV)伝送による信号を受信するダブルスーパーチュー
ナを示している。入力周波(RF)(周波数50〜10
00MHz)は、第1の周波数変換器81において、第
1の局部発振器82からの局発と混合され、入力周波数
の上限よりも高い第1の中間周波数信号に変換され、第
1の帯域通過フィルタ83を介して2の周波数変換器8
4に導入される。第1の中間周波信号は、第2の周波数
変換器84で第2の局部発振器85からの局部発振出力
と混合され、の第2の中間周波信号に再度変換され、第
2の帯域通過フィルタ86を介して取り出される。この
例では、入力周波数を50MHz〜1GHzとして、第
1の中間周波数を1.2GHz、第2の中間周波数を4
5.75MHzとしている。この第2の中間周波の信号
は、この後段に接続される検波回路に入力されて復調さ
れる。
FIG. 2A shows a cable television (CA).
2 shows a double super tuner receiving a signal by (TV) transmission. Input frequency (RF) (frequency 50 to 10
00 MHz) is mixed with the local oscillator from the first local oscillator 82 in the first frequency converter 81, converted into a first intermediate frequency signal higher than the upper limit of the input frequency, and the first band pass filter. 2 through 8 a frequency converter 8
Introduced in 4. The first intermediate frequency signal is mixed in the second frequency converter 84 with the local oscillation output from the second local oscillator 85 and is again converted into the second intermediate frequency signal of the second band pass filter 86. Taken out through. In this example, the input frequency is 50 MHz to 1 GHz, the first intermediate frequency is 1.2 GHz, and the second intermediate frequency is 4 GHz.
It is set to 5.75 MHz. The signal of the second intermediate frequency is input to the detection circuit connected to the subsequent stage and demodulated.

【0004】図2(B)は、デジタル伝送により伝送さ
れる16QAM変調信号の復調回路例を示している。チ
ューナ90で受信され、中間周波とされた信号は、帯域
通過フィルタ91を介して位相検波器92、93に供給
される。位相検波器92、93には、局部発振器94か
らのキャリアが与えられるもので、位相検波器92には
直接、また位相検波器93にはπ/2移相器95を介し
て与えられている。これにより、位相検波器92、93
からは、直交検波成分がそれぞれ得られ、それぞれの成
分はデータ再生部としての4値−2値変換器96a、9
6bに供給される。4値−2値変換器96a、96bで
は、それぞれ4値のAM信号を2系列の2値パルスに変
換し、再生データQ、Iとして出力する。
FIG. 2B shows an example of a demodulation circuit for a 16QAM modulated signal transmitted by digital transmission. The signal received by the tuner 90 and converted into the intermediate frequency is supplied to the phase detectors 92 and 93 via the bandpass filter 91. The phase detectors 92 and 93 are supplied with the carrier from the local oscillator 94, and are directly supplied to the phase detector 92 and to the phase detector 93 via the π / 2 phase shifter 95. . As a result, the phase detectors 92, 93
Quadrature detection components are obtained from the respective components, and the respective components are quaternary-to-binary converters 96a, 9 as a data reproducing unit.
6b. The four-value / two-value converters 96a and 96b respectively convert the four-valued AM signal into two series of binary pulses and output them as reproduction data Q and I.

【0005】また、位相検波器96a、96bの出力
は、クロック同期回路97及び搬送波再生回路98に供
給される。搬送波再生回路98は、検出したシンボルの
位相と特定の位相情報との差から誤差信号を検出し、こ
れを局部発振器94の発振周波数制御端子に供給してい
る。クロック同期回路97は、入力したシンボル位相に
同期して内部クロックを作成し、4値−2値変換器96
a、96bへデータ再生のために供給している。
The outputs of the phase detectors 96a and 96b are supplied to a clock synchronization circuit 97 and a carrier wave recovery circuit 98. The carrier recovery circuit 98 detects an error signal from the difference between the detected phase of the symbol and the specific phase information, and supplies this to the oscillation frequency control terminal of the local oscillator 94. The clock synchronization circuit 97 creates an internal clock in synchronization with the input symbol phase, and the 4-value / binary converter 96
It is supplied to a and 96b for data reproduction.

【0006】[0006]

【発明が解決しようとする課題】上記したように、従来
では同一の伝送媒体の中でアナログとデジタルの伝送が
混在することはほとんど例がない。しかし、最近では、
デジタル画像圧縮技術の進歩により、CATVにおける
多チャンネル化の方法として、アナログ伝送に加えてデ
ジタル画像伝送を行うことが考えられる。しかし、既存
のシステムはアナログ伝送受信システムであるために、
受信側に問題が生じる。
As described above, in the past, there is almost no case where analog and digital transmissions are mixed in the same transmission medium. But recently,
Due to the progress of digital image compression technology, it is conceivable to perform digital image transmission in addition to analog transmission as a method of increasing the number of channels in CATV. However, because the existing system is an analog transmission and reception system,
Problems occur on the receiving side.

【0007】そこでこの発明は、アナログ変調信号でも
デジタル変調信号でも受信できるようにし、しかも共用
部分を多くすることができるアナログデジタル受信装置
を提供することを目的とする。
Therefore, an object of the present invention is to provide an analog / digital receiving device which can receive both analog modulated signals and digital modulated signals and can increase the number of common parts.

【0008】[0008]

【課題を解決するための手段】この発明は、第1の局部
発振手段からの局部発振出力と入力信号を乗算すること
により高域周波数に周波数変換された第1の中間周波信
号を得る第1の周波数変換器と、 前記第1の周波数変
換器からの前記第1の中間周波を導出する第1の帯域通
過フィルタと、 前記第1の帯域通過フィルタの出力を
第1及び第2の出力部に分配する分配器と、 前記第1
の出力部と第2の出力部にそれぞれ接続された第1、第
2の位相検波器と、 前記第1の位相検波器の出力を第
2の中間周波を導出する第2の帯域通過フィルタ若しく
は第1の直交検波成分導出端子に選択的に導出するスイ
ッチと、 前記第1と第2の位相検波器に互いに所定の
位相差を持たせてそれぞれ位相同期ループを用いること
により発生させた第2の局部発振出力を供給する第2の
局部発振手段とを備えるものである。
The present invention provides a first intermediate frequency signal frequency-converted to a high frequency by multiplying an input signal by a local oscillation output from a first local oscillation means. A frequency converter, a first bandpass filter for deriving the first intermediate frequency from the first frequency converter, and outputs of the first bandpass filter to first and second output sections. A distributor for distributing to the first, and the first
The first and second phase detectors respectively connected to the output section and the second output section of the second phase pass filter, and a second bandpass filter for deriving a second intermediate frequency from the output of the first phase detector or A switch for selectively deriving to a first quadrature detection component deriving terminal, and a second quadrature generated by using a phase-locked loop in which each of the first and second phase detectors has a predetermined phase difference. The second local oscillation means for supplying the local oscillation output of

【0009】[0009]

【作用】上記の手段によりデジタル変調信号入力時に
は、第1、第2の位相検波器及び第2の局部発振手段に
より直交検波若しくは準同期検波を実現してQ軸成分及
びI軸成分を得ることができる。またアナログ変調信号
受信時は、第1の周波数変換器でアップコンバートを得
られ、次の第1の位相検波器で、第2の中間周波数に変
換するダウンコンバートを得ることができる。
When the digital modulation signal is input by the above means, the quadrature detection or the quasi-coherent detection is realized by the first and second phase detectors and the second local oscillating means to obtain the Q axis component and the I axis component. You can When receiving the analog modulation signal, the first frequency converter can obtain up-conversion, and the next first phase detector can obtain down-conversion to convert to the second intermediate frequency.

【0010】[0010]

【実施例】以下、この発明の実施例を図面を参照して説
明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0011】図1はこの発明の一実施例である。入力端
子10には高周波信号が導入され、第1の周波数変換器
12に供給される。この第1の周波数変換器11には、
第1の局部発振器12からの局部発振出力が供給されて
いる。これにより入力信号と局部発振出力が乗算され、
入力信号は高域周波数に周波数変換(アップコンバー
ト)された第1の中間周波信号となる。第1の中間周波
信号は、第1の帯域通過フィルタ13により不要成分を
除去されて導出された後、分配器14に供給される。
FIG. 1 shows an embodiment of the present invention. A high frequency signal is introduced into the input terminal 10 and supplied to the first frequency converter 12. In this first frequency converter 11,
The local oscillation output from the first local oscillator 12 is supplied. This multiplies the input signal by the local oscillator output,
The input signal becomes a first intermediate frequency signal that has been frequency-converted (up-converted) to a high frequency. The first intermediate frequency signal is supplied to the distributor 14 after the unnecessary components are removed by the first band-pass filter 13 and derived.

【0012】分配器14は、入力信号を第1及び第2の
出力部に分配する。第1の出力部の信号は第1の位相検
波器15に供給され、第2の出力部の信号は第2の位相
検波器16に供給される。第1の位相検波器15の出力
は、スイッチ17の入力端に供給されており、このスイ
ッチ17は、入力信号を帯域通過フィルタ18若しくは
出力端子19に導出する。また第2の位相検波器16の
出力は、出力端子20に導出される。
The distributor 14 distributes the input signal to the first and second outputs. The signal of the first output section is supplied to the first phase detector 15, and the signal of the second output section is supplied to the second phase detector 16. The output of the first phase detector 15 is supplied to the input end of a switch 17, and the switch 17 guides the input signal to a bandpass filter 18 or an output terminal 19. The output of the second phase detector 16 is led to the output terminal 20.

【0013】第1と第2の位相検波器15、16に対し
ては、互いに90°の位相差を持たせてそれぞれ位相同
期ループを用いることにより発生させた第2の局部発振
出力を供給されている。即ち、電圧制御発振器21の出
力は、第1の位相検波器15に直接供給され、第2の位
相検波器16に対しては90°移相器22を介して供給
されている。電圧制御発振器21の出力は、位相同期ル
ープ回路(PLL回路)25に導入されている。PLL
回路25は、電圧制御発振器21の発振出力と固定局部
発振器27の固定発振出力とを位相比較し、その誤差を
検出し、低域通過フィルタ26により平滑し、この平滑
出力を制御信号として電圧制御発振器21の周波数及び
位相制御端に供給している。
The first and second phase detectors 15 and 16 are supplied with a second local oscillation output generated by using a phase locked loop with a phase difference of 90 °. ing. That is, the output of the voltage controlled oscillator 21 is directly supplied to the first phase detector 15 and is supplied to the second phase detector 16 via the 90 ° phase shifter 22. The output of the voltage controlled oscillator 21 is introduced into the phase locked loop circuit (PLL circuit) 25. PLL
The circuit 25 compares the oscillation output of the voltage controlled oscillator 21 and the fixed oscillation output of the fixed local oscillator 27 in phase, detects an error between them, smoothes them by the low-pass filter 26, and performs voltage control using this smoothed output as a control signal. It is supplied to the frequency and phase control end of the oscillator 21.

【0014】上記の実施例において、今、デジタル変調
信号が入力されているものとする。この場合スイッチ1
7は、位相検波器15の出力をI軸成分として出力端子
19に導出する。高周波信号は、第1の周波数変換器1
1でアップコンバートされ、直交検波部に送られる。即
ち、位相検波器15及び16により直交検波あるいは準
同期検波が実行され、出力端19にはI軸復調成分、出
力端子20にはQ軸復調成分が得られる。固定局部発振
器27が固定発振の場合は準同期直交検波となり、電圧
制御型、あるいは数値制御型の場合同期検波となる。
In the above embodiment, it is assumed that a digital modulation signal is being input now. In this case switch 1
7 outputs the output of the phase detector 15 to the output terminal 19 as an I-axis component. The high frequency signal is the first frequency converter 1
Up-converted by 1 and sent to the quadrature detection unit. That is, quadrature detection or quasi-synchronous detection is executed by the phase detectors 15 and 16, and an I-axis demodulation component is obtained at the output end 19 and a Q-axis demodulation component is obtained at the output terminal 20. If the fixed local oscillator 27 is fixed oscillation, quasi-synchronous quadrature detection is performed, and if it is a voltage control type or a numerical control type, synchronous detection is performed.

【0015】次に、アナログ変調信号が入力した場合
は、第1の周波数変換器11においてアップコンバート
され、第1の位相検波器15において第1の中間周波信
号と局部発振出力との掛け算(混合)が実行され、出力
としては第2の中間周波信号への変換(ダウンコンバー
ト)が実現される。このときはスイッチ17は位相検波
器15からの第2の中間周波信号を帯域通過フィルタ1
8に導入する。
Next, when the analog modulation signal is input, it is up-converted in the first frequency converter 11, and the first phase detector 15 multiplies (mixes) the first intermediate frequency signal and the local oscillation output. ) Is performed, and conversion (down conversion) into a second intermediate frequency signal is realized as an output. At this time, the switch 17 sends the second intermediate frequency signal from the phase detector 15 to the band pass filter 1
Introduce to 8.

【0016】つまり、上記の回路は、デジタル受信時
は、シングルスーパーIQ復調器として動作する。この
ときの第1の中間周波信号の周波数と、発振器21の発
振出力周波数はほぼ等しい。よって、I軸成分、Q軸成
分はほとんどベースバンドの信号となっている。また、
位相検波器15、16は複素乗算器により構成される。
この復調の後、アナログデジタル変換され、データ再生
が行われる。次に、アナログ受信時は、ダブルスーパー
チューナとして動作する。この時の第2の中間周波信号
の周波数2ndIFと、第1の中間周波信号の周波数1st
IFと、発振器21の発振出力周波数2ndLOとの関係
は、 2ndIF=1stIF−2ndLOが成立するようになって
いる。
That is, the above circuit operates as a single super IQ demodulator during digital reception. The frequency of the first intermediate frequency signal at this time is substantially equal to the oscillation output frequency of the oscillator 21. Therefore, the I-axis component and the Q-axis component are almost baseband signals. Also,
The phase detectors 15 and 16 are composed of complex multipliers.
After this demodulation, analog-to-digital conversion is performed and data reproduction is performed. Next, during analog reception, it operates as a double super tuner. At this time, the frequency 2ndIF of the second intermediate frequency signal and the frequency 1st of the first intermediate frequency signal
The relationship between the IF and the oscillation output frequency 2ndLO of the oscillator 21 is such that 2ndIF = 1stIF-2ndLO.

【0017】この発明は上記の実施例に限定されるもの
ではない。図1(B)に示すように構成しても良い。先
の実施例と同一部分には同一符号を付し、異なる部分に
ついて説明する。即ち、出力端子19、20のI軸復調
成分、Q軸復調成分は、搬送波再生ループ回路31に導
入される。
The present invention is not limited to the above embodiment. It may be configured as shown in FIG. The same parts as those in the previous embodiment are designated by the same reference numerals, and different parts will be described. That is, the I-axis demodulation component and the Q-axis demodulation component of the output terminals 19 and 20 are introduced into the carrier wave reproduction loop circuit 31.

【0018】搬送波再生ループ回路31は、I軸、Q軸
復調成分を用いて、シンボル位相と所定の位相との誤差
信号を求めるようになっている。例えば、I軸復調成
分、Q軸復調成分をデジタル変換し、複素乗算器に入力
する。複素乗算器では例えば数値制御発振器からの発振
データを、cos特性と、sin特性のデータに変換し
たものと、I軸成分、Q軸成分をそれぞれ複素演算し、
実数部データと虚数部データを得ている。このデータ
は、位相比較器に供給される。位相比較器では、実数部
データと虚数部データとで表される位相が、所定の位相
(例えばシンボル位相)からずれている量、つまり位相
誤差を出力する。この位相誤差により上記数値制御発振
器を制御しシンボル位相と発振位相が同期するようにし
ている。この制御の過程に得られる位相誤差情報は、直
交検波部における同期ずれも示しているので、例えばこ
のずれ情報を電圧制御発振器21の周波数制御(AF
C)用として用いることができる。よって、デジタル受
信時では、スイッチ32が搬送波再生ループ回路31の
出力を、電圧制御発振器21に導入するように切り換え
られ、アナログ受信の時は、先の実施例と同様に低域通
過フィルタ26の出力が電圧制御発振器21の制御端子
に供給される。
The carrier recovery loop circuit 31 is adapted to obtain an error signal between the symbol phase and a predetermined phase using the I-axis and Q-axis demodulation components. For example, the I-axis demodulation component and the Q-axis demodulation component are digitally converted and input to the complex multiplier. In the complex multiplier, for example, the oscillation data from the numerically controlled oscillator is converted into data of cos characteristic and sin characteristic, and I-axis component and Q-axis component are respectively subjected to complex operation,
The real part data and the imaginary part data are obtained. This data is supplied to the phase comparator. The phase comparator outputs the amount of deviation of the phase represented by the real part data and the imaginary part data from a predetermined phase (for example, the symbol phase), that is, a phase error. The numerically controlled oscillator is controlled by this phase error so that the symbol phase and the oscillation phase are synchronized. Since the phase error information obtained in the process of this control also indicates the synchronization shift in the quadrature detection unit, for example, this shift information is used for the frequency control (AF) of the voltage controlled oscillator 21.
It can be used for C). Therefore, at the time of digital reception, the switch 32 is switched so as to introduce the output of the carrier recovery loop circuit 31 into the voltage controlled oscillator 21, and at the time of analog reception, the low pass filter 26 of the low pass filter 26 is used as in the previous embodiment. The output is supplied to the control terminal of the voltage controlled oscillator 21.

【0019】上述したようにこのシステムは、デジタル
復調装置に対して、スイッチ18、帯域通過フィルタ1
8を設けることにより、位相検波器15をアナログ受信
のための混合器として活用することができる。逆に言え
ば、位相比較器15を第2の周波数変換器として用いる
アップダウンコンバータに対して、位相比較器16、9
0°移相器22を設けることにより容易にデジタル復調
器として活用することができる。
As described above, this system is applied to the digital demodulation device by using the switch 18 and the band pass filter 1.
By providing 8, the phase detector 15 can be utilized as a mixer for analog reception. Conversely speaking, for the up-down converter using the phase comparator 15 as the second frequency converter, the phase comparators 16 and 9 are used.
By providing the 0 ° phase shifter 22, it can be easily utilized as a digital demodulator.

【0020】さらに、この発明において、第1の局部発
振器12を電圧制御型の発振器としアナログ受信時に
は、搬送波再生ループ回路の出力をAFC制御電圧とし
て第1の周波数変換部の発振器にフィードバックするよ
うに利用してもよい。
Further, in the present invention, the first local oscillator 12 is a voltage control type oscillator, and at the time of analog reception, the output of the carrier recovery loop circuit is fed back to the oscillator of the first frequency conversion unit as an AFC control voltage. You may use it.

【0021】[0021]

【発明の効果】以上説明したようにこの発明によれば、
アナログ変調信号でもデジタル変調信号でも受信できる
ようにし、しかも共用部分も多く、構成が簡単で安価な
システムを実現するのに有効である。
As described above, according to the present invention,
This is effective for realizing an inexpensive system that allows reception of both analog modulated signals and digital modulated signals and has many common parts.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の実施例を示すブロック図。FIG. 1 is a block diagram showing an embodiment of the present invention.

【図2】従来のアナログ受信機及びデジタル受信機を示
すブロック図。
FIG. 2 is a block diagram showing a conventional analog receiver and digital receiver.

【符号の説明】[Explanation of symbols]

11…第1の周波数変換器、12…第1の局部発振器、
13…帯域通過フィルタ、14…分配器、15、16…
位相検波器、17…スイッチ、18…帯域通過フィル
タ、21…電圧制御発振器、25…PLL回路、26…
低域通過フィルタ、27…固定発振器。
11 ... 1st frequency converter, 12 ... 1st local oscillator,
13 ... Band pass filter, 14 ... Distributor, 15, 16 ...
Phase detector, 17 ... Switch, 18 ... Band pass filter, 21 ... Voltage controlled oscillator, 25 ... PLL circuit, 26 ...
Low-pass filter, 27 ... Fixed oscillator.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 第1の局部発振手段からの局部発振出力
と入力信号を乗算することにより高域周波数に周波数変
換された第1の中間周波信号を得る第1の周波数変換器
と、 前記第1の周波数変換器からの前記第1の中間周波を導
出する第1の帯域通過フィルタと、 前記第1の帯域通過フィルタの出力を第1及び第2の出
力部に分配する分配器と、 前記第1の出力部と第2の出力部にそれぞれ接続された
第1、第2の位相検波器と、 前記第1の位相検波器の出力を第2の中間周波を導出す
る第2の帯域通過フィルタ若しくは第1の直交検波成分
導出端子に選択的に導出するスイッチと、 前記第1と第2の位相検波器に互いに所定の位相差を持
たせてそれぞれ位相同期ループを用いることにより発生
させた第2の局部発振出力を供給する第2の局部発振手
段とを具備したことを特徴とするデジタルアナログ共用
受信装置。
1. A first frequency converter for obtaining a first intermediate frequency signal frequency-converted to a high frequency band by multiplying a local oscillation output from a first local oscillation means and an input signal; A first bandpass filter for deriving the first intermediate frequency from a first frequency converter; a distributor for distributing the output of the first bandpass filter to first and second output sections; First and second phase detectors respectively connected to the first output section and the second output section, and a second band pass for deriving a second intermediate frequency from the output of the first phase detector It is generated by using a filter or a switch for selectively deriving to the first quadrature detection component deriving terminal and a phase-locked loop with the first and second phase detectors having a predetermined phase difference from each other. A second local oscillator output providing a second Digital analog common receiving apparatus characterized by comprising a part oscillating means.
JP5033227A 1993-02-23 1993-02-23 Receiver in common use for digital and analog signal Pending JPH06253226A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5033227A JPH06253226A (en) 1993-02-23 1993-02-23 Receiver in common use for digital and analog signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5033227A JPH06253226A (en) 1993-02-23 1993-02-23 Receiver in common use for digital and analog signal

Publications (1)

Publication Number Publication Date
JPH06253226A true JPH06253226A (en) 1994-09-09

Family

ID=12380578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5033227A Pending JPH06253226A (en) 1993-02-23 1993-02-23 Receiver in common use for digital and analog signal

Country Status (1)

Country Link
JP (1) JPH06253226A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825833A (en) * 1995-01-31 1998-10-20 Mitsumi Electric Co., Ltd. Digital and analog reception apparatus
US7283795B2 (en) 2003-09-30 2007-10-16 Sharp Kabushiki Kaisha Receiver device having improved selectivity characteristics

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825833A (en) * 1995-01-31 1998-10-20 Mitsumi Electric Co., Ltd. Digital and analog reception apparatus
US7283795B2 (en) 2003-09-30 2007-10-16 Sharp Kabushiki Kaisha Receiver device having improved selectivity characteristics

Similar Documents

Publication Publication Date Title
KR960015838B1 (en) Receiver adaptively operable for multiple transmission system
US6133964A (en) Digital demodulator and method therefor
US5440268A (en) AFC circuit for QPSK demodulator
US5809088A (en) Digital carrier wave restoring device and method for use in a television signal receiver
US5841814A (en) Sampling system for radio frequency receiver
US5438591A (en) Quadrature amplitude modulation type digital radio communication device and method for preventing abnormal synchronization in demodulation system
US5857004A (en) Digital data receiver
GB2162007A (en) Frequency converting circuit
US20060067431A1 (en) Circuit and method for recovering a carrier
KR0124594B1 (en) Decoding system in hdtv
KR19980064403A (en) Broadcast receiver
KR100189370B1 (en) An automatic gain controller of quadrature phase shift keying demodulator
AU662537B2 (en) Clock signal generator for a digital television receiver
US6175269B1 (en) Demodulation unit and method of demodulating a quadrature
US5754252A (en) Multi-standard television receiver
JP2001136223A (en) Demodulator and demodulating method
JPH07250115A (en) Digital data reception device
JPH06253226A (en) Receiver in common use for digital and analog signal
JP3350068B2 (en) Digital modulation wave demodulator
US6088401A (en) QAM signal receiver
CA2284948C (en) Complex phase-locked loop demodulator for low-if and zero-if radio receivers
JP3383318B2 (en) Digital modulation wave demodulator
JP3359927B2 (en) Demodulator for quadrature amplitude modulation digital radio equipment.
JPH1056489A (en) Digital modulation signal demodulator
JPH07143199A (en) Digital signal demodulator